JP2008282928A - Method of manufacturing semiconductor device, and semiconductor device - Google Patents
Method of manufacturing semiconductor device, and semiconductor device Download PDFInfo
- Publication number
- JP2008282928A JP2008282928A JP2007124858A JP2007124858A JP2008282928A JP 2008282928 A JP2008282928 A JP 2008282928A JP 2007124858 A JP2007124858 A JP 2007124858A JP 2007124858 A JP2007124858 A JP 2007124858A JP 2008282928 A JP2008282928 A JP 2008282928A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor device
- hole
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、半導体装置の製造方法及び半導体装置に関する。 The present invention relates to a semiconductor device manufacturing method and a semiconductor device.
半導体装置の製造方法及び半導体装置としては、例えば特許文献１に記載の技術が知られている。この文献に記載の技術も含め、従来一般に知られている技術について説明する。こうした一般的な技術では、まず、例えば単結晶シリコンなどの半導体材料から形成された導電性を有する半導体基板を準備する。この準備された半導体基板の表面の所定位置に対し、例えばポリイミドなどを用いて所定パターンにてエッチングマスク（レジスト）を形成するとともに、当該半導体基板の厚み方向に径の大きな孔（大径孔）を形成する。次に、回転塗布及び圧力調整を通じて、この大径孔が形成された半導体基板の表面には例えば感光性ポリイミド絶縁膜を堆積させ、半導体基板に形成された大径孔の内部には感光性ポリイミド絶縁膜を充填する。その後、露光及び現像を通じて、こうした絶縁膜が内部に充填された大径孔よりも径が小さい小径孔を形成し、その小径孔の内部に金属材料を埋め込む。そして、小径孔に埋め込まれた金属材料が半導体基板裏面に露出するまで、半導体基板の裏面を研削し、これを貫通電極とする。このようにして、半導体基板に貫通電極が形成される。
ところで、上記一般的な技術を用いて、半導体基板の表面から深層に至るほどの深い孔を該半導体基板に形成しようとすると、半導体基板が厚いため、深い孔が完成する前に、半導体基板表面のレジストが全て削られてしまうことがある。このように、半導体基板表面のレジストが全て削られ、所望とする位置以外の箇所が露出するようなことがあると、半導体基板表面のうちの所望としない箇所まで削られることとなる。そのため、半導体基板の所望箇所に所望の深さの孔を形成することが難しくなり、この深い孔が協働する半導体素子も所望とする機能を発揮することができなくなるおそれがある。 By the way, if an attempt is made to form a deep hole in the semiconductor substrate from the surface of the semiconductor substrate to the deep layer using the above general technique, the semiconductor substrate surface before the deep hole is completed because the semiconductor substrate is thick. All of the resist may be removed. As described above, when the resist on the surface of the semiconductor substrate is all removed and a portion other than the desired position is exposed, the portion of the semiconductor substrate surface that is not desired is removed. For this reason, it is difficult to form a hole having a desired depth at a desired location on the semiconductor substrate, and the semiconductor element in which the deep hole cooperates may not be able to perform a desired function.
これに対し、上記レジストの形成材料であるポリイミドよりも（当然のことながら、半導体基板を構成する単結晶シリコンよりも）エッチングされる速度が遅い、すなわち、エッチング選択比の大きい新規な材料によって、エッチングマスクを形成することが考えられる（この場合、エッチングマスクはハードマスクとなる）。しかしながら、エッチング選択比の大きな新規な材料を用いてエッチングマスクを形成することは、そうした新規な材料を扱う新規なエッチングマスク形成プロセスが必要となることを意味する。こうした新規なエッチングマスク形成プロセスを導入すると、半導体装置の製造プロセスが複雑となり、ひいては、半導体装置の製造コストが増大してしまうおそれがある。 On the other hand, a new material having a slower etching rate than that of polyimide, which is a material for forming the resist (as a matter of course, single crystal silicon constituting the semiconductor substrate), that is, a large etching selectivity, It is conceivable to form an etching mask (in this case, the etching mask becomes a hard mask). However, forming an etching mask using a new material having a high etching selectivity means that a new etching mask forming process for handling such a new material is required. If such a new etching mask forming process is introduced, the manufacturing process of the semiconductor device becomes complicated, and as a result, the manufacturing cost of the semiconductor device may increase.
本発明は、こうした実情に鑑みてなされたものであって、その目的は、半導体基板の深層にまで至る深い孔を形成する工程を製造プロセス中に含む半導体装置であっても、通常の半導体プロセスを通じて製造することのできる半導体装置の製造方法及びこの製法によって製造された半導体装置を提供することにある。 The present invention has been made in view of such circumstances, and the object thereof is to perform a normal semiconductor process even in a semiconductor device including a step of forming a deep hole reaching a deep layer of a semiconductor substrate in the manufacturing process. The present invention provides a method for manufacturing a semiconductor device that can be manufactured through the manufacturing method and a semiconductor device manufactured by this manufacturing method.
こうした目的を達成するため、請求項１に記載の発明では、半導体基板に半導体素子を作製する素子作製工程と、当該半導体装置の構成要素として、所望の位置で開口する層間膜を前記半導体基板の上表面に形成する層間膜形成工程とを備える半導体装置の製造方法として、前記層間膜形成工程にて形成された層間膜をエッチングマスクとして利用して、前記半導体基板の表面から該半導体基板の深層に至る孔を形成する孔形成工程を備えることとした。
In order to achieve such an object, according to the invention described in
半導体装置の製造方法としてのこのような方法では、層間膜形成工程を通じて、所望の位置で開口する層間膜が半導体基板上表面に形成される。そして、この層間膜は、孔形成工程においてエッチングマスクとして利用される。一般的に、エッチングマスクとして利用される層間膜は、半導体基板の構成材料よりもエッチングされる速度が遅い。換言すれば、そうした層間膜は、エッチング選択比が極めて大きい材料で形成されており、いわゆるハードマスクとなる。したがって、孔形成工程にて形成しようとする孔が半導体基板の表面から該半導体基板の深層に至る深い孔であったとしても、ハードマスクのエッチング選択比が極めて大きいため、背景技術の欄に記載した、深い孔が完成する前にエッチングマスク（ハードマスク）が全て削られてしまうようなことがほとんど生じなくなる。また、そうしたエッチングマスクはそもそも層間膜であるため、新規な材料を扱う新規なエッチングマスク形成プロセスは不要であり、通常の半導体プロセスを通じてエッチングマスクを形成することができるようになる。したがって、半導体装置の製造プロセスは複雑なものとはならず、半導体装置の製造コストが増大することが少なくなる。このように、半導体装置の製造方法としての上記方法によれば、半導体基板の深層にまで至る深い孔を形成する工程を製造プロセス中に含む半導体装置であっても、通常の半導体プロセスを通じて製造することができるようになる。 In such a method as a method for manufacturing a semiconductor device, an interlayer film opening at a desired position is formed on the surface of the semiconductor substrate through an interlayer film forming step. This interlayer film is used as an etching mask in the hole forming step. In general, an interlayer film used as an etching mask is etched at a slower rate than a constituent material of a semiconductor substrate. In other words, such an interlayer film is formed of a material having an extremely high etching selectivity, and becomes a so-called hard mask. Therefore, even if the hole to be formed in the hole forming step is a deep hole extending from the surface of the semiconductor substrate to the deep layer of the semiconductor substrate, the etching selectivity of the hard mask is extremely large, so that it is described in the background art column. In addition, the etching mask (hard mask) is hardly scraped before the deep hole is completed. In addition, since such an etching mask is originally an interlayer film, a new etching mask forming process for handling a new material is unnecessary, and an etching mask can be formed through a normal semiconductor process. Therefore, the manufacturing process of the semiconductor device is not complicated, and the manufacturing cost of the semiconductor device is reduced. Thus, according to the above method as a method for manufacturing a semiconductor device, even a semiconductor device including a step of forming a deep hole reaching a deep layer of a semiconductor substrate in the manufacturing process is manufactured through a normal semiconductor process. Will be able to.
ところで、こうした孔形成工程の実行後に実行されることのある、孔の内部に導電材料を埋め込む導電材料埋め込み工程において、孔の深層部から表層部まで偏りなく均一に導電材料を埋め込むためには、あるいは、上記孔形成工程の実行後であって、上記導電材料埋め込み工程の実行前に実行されることのある、孔の内表面に所定膜厚にて絶縁膜を形成する絶縁膜形成工程において、孔の内表面の深層部から表層部まで偏りなく均一に絶縁膜を形成するためには、孔の開口を広げておくことが望ましい。すなわち、孔の開口の面取りを行う工程を備えることが望ましい。しかしながら、そうした工程を追加することは、半導体装置の製造プロセスを簡易にするどころか、逆に、複雑にする要因となりうる。 By the way, in the conductive material embedding step of embedding a conductive material in the inside of the hole, which may be performed after the hole forming step, in order to embed the conductive material uniformly from the deep layer portion to the surface layer portion of the hole, Alternatively, in the insulating film forming step of forming an insulating film with a predetermined thickness on the inner surface of the hole, which may be executed after the hole forming step and before the conductive material embedding step, In order to form an insulating film uniformly from the deep layer portion to the surface layer portion of the inner surface of the hole, it is desirable to widen the opening of the hole. That is, it is desirable to include a step of chamfering the opening of the hole. However, the addition of such steps can be a factor that complicates the manufacturing process of the semiconductor device, rather than simplifying the manufacturing process.
その点、例えば請求項２に記載の発明のように、前記半導体基板を、単結晶シリコンから構成される半導体基板とし、エッチングマスクとして利用される前記層間膜は、前記半導体基板の表面が酸化されることで形成されるＬＯＣＯＳ酸化膜であることが望ましい。 In this respect, for example, as in the invention described in claim 2, the semiconductor substrate is a semiconductor substrate made of single crystal silicon, and the interlayer film used as an etching mask is oxidized on the surface of the semiconductor substrate. It is desirable that the LOCOS oxide film be formed.
詳しくは、半導体基板の表面が酸化されることで形成されるＬＯＣＯＳ酸化膜は、半導体装置を構成する層間膜の１つとして一般的に用いられており、そうしたＬＯＣＯＳ酸化膜は、単結晶シリコンから構成される半導体基板と比較して非常に堅く、エッチング選択比は極めて大きい。ただし、ＬＯＣＯＳ酸化膜には、その形成過程に起因して、中央部から端部に向けて徐々に膜厚が薄くなるバーズビーク部が形成される。そうしたＬＯＣＯＳ酸化膜の端部は、ＬＯＣＯＳ酸化膜の中央部と比較して膜厚が薄いため、その硬度も小さく、孔形成工程におけるエッチングを通じて、ＬＯＣＯＳ酸化膜の中央部よりも多く削られることになる。すなわち、ＬＯＣＯＳ酸化膜の端部は、孔形成工程の進行に伴い、中央部に向けて後退することになる。こうしたＬＯＣＯＳ酸化膜端部の後退により、孔の開口は広がり、孔は、面取り工程が実行されたような断面形状となる。このように、上記請求項４に記載の方法によれば、半導体装置の製造プロセスを複雑にすることなく開口の広い孔を形成することができるようになり、ひいては、導電材料埋め込み工程における導電材料の埋め込みや、絶縁膜形成工程における絶縁膜の形成を好適に行うことができるようになる。なお、このようにして形成された孔（溝）は、半導体基板に作製される複数の半導体素子が互いに干渉などの悪影響を及ぼしあうことを抑制する、例えば素子間分離（アイソレーション）として機能する。 Specifically, a LOCOS oxide film formed by oxidizing the surface of a semiconductor substrate is generally used as one of interlayer films constituting a semiconductor device. Such a LOCOS oxide film is made of single crystal silicon. It is very hard compared with the semiconductor substrate to be constructed, and the etching selectivity is extremely large. However, in the LOCOS oxide film, due to the formation process, a bird's beak portion whose thickness gradually decreases from the central portion toward the end portion is formed. Since the end portion of such a LOCOS oxide film is thinner than the central portion of the LOCOS oxide film, its hardness is small, and the end portion of the LOCOS oxide film is etched more than the central portion of the LOCOS oxide film through etching in the hole forming process. Become. That is, the end portion of the LOCOS oxide film recedes toward the central portion as the hole forming process proceeds. By such retreat of the end portion of the LOCOS oxide film, the opening of the hole is widened, and the hole has a cross-sectional shape as if the chamfering process was performed. As described above, according to the method of the fourth aspect, a hole having a wide opening can be formed without complicating the manufacturing process of the semiconductor device. As a result, the conductive material in the conductive material embedding step can be formed. And the formation of the insulating film in the insulating film forming step can be suitably performed. The holes (grooves) formed in this way function as, for example, element isolation (isolation) for suppressing a plurality of semiconductor elements manufactured in the semiconductor substrate from adversely affecting each other such as interference. .
また、上記請求項１または２に記載の方法において、例えば請求項３に記載の発明のように、前記孔形成工程にて形成された前記孔の内部に導電材料を埋め込む導電材料埋め込み工程を備えることとしてもよい。こうした方法によって形成された孔（溝）も、例えば上記素子間分離（アイソレーション）として機能することができる。なお、こうした方法において、例えば請求項４に記載の発明のように、前記導電材料として、金属材料を採用することとしてもよい。ちなみに、このように金属材料を採用すると、半導体基板を構成するシリコンと金属材料との界面には、ショットキー障壁が形成されることになる。さらに、そうした導電材料の埋め込み工程では、例えば請求項５に記載の発明のように、スパッタリングを通じて、前記孔の内部に導電材料を埋め込むこととしてもよい。
The method according to
また、ところで、通常、半導体基板は導電性を有している。そのため、孔に埋め込まれた導電材料あるいは金属材料と半導体基板との電気的な絶縁性が保たれないおそれがある。その点、例えば請求項６に記載の発明では、前記導電材料埋め込み工程を実行する前に、前記孔形成工程にて形成された前記孔の内表面に所定膜厚にて絶縁膜を形成する絶縁膜形成工程を備えることとした。これにより、孔に埋め込まれた導電材料あるいは金属材料と半導体基板との電気的な絶縁性が保たれるようになる。特に、上記請求項４に記載の方法と併用することで、上記ショットキー障壁は形成されなくなる。なお、そうした絶縁膜の形成方法としては、例えば請求項７に記載の発明のように、前記絶縁膜形成工程では、化学気相成長を通じて、前記孔の内表面に前記絶縁膜を形成することとしてもよい。また、請求項８に記載の発明のように、前記所定膜厚は、前記半導体基板と前記導電材料との電気的な絶縁が前記半導体装置の動作時においても維持される膜厚に設定されていることが望ましい。 In addition, normally, a semiconductor substrate has conductivity. Therefore, there is a possibility that the electrical insulation between the conductive material or metal material embedded in the hole and the semiconductor substrate cannot be maintained. In this regard, for example, in the invention described in claim 6, before performing the conductive material embedding step, the insulating film is formed with a predetermined film thickness on the inner surface of the hole formed in the hole forming step. A film forming step was provided. As a result, the electrical insulation between the conductive material or metal material embedded in the hole and the semiconductor substrate is maintained. In particular, when used in combination with the method according to claim 4, the Schottky barrier is not formed. As a method for forming such an insulating film, for example, as in the invention according to claim 7, in the insulating film forming step, the insulating film is formed on the inner surface of the hole through chemical vapor deposition. Also good. According to another aspect of the present invention, the predetermined film thickness is set to a film thickness at which electrical insulation between the semiconductor substrate and the conductive material is maintained even during operation of the semiconductor device. It is desirable.
また、そうした方法において、例えば請求項９に記載の発明では、前記導電材料埋め込み工程を実行した後に、前記導電材料が露出するまで前記半導体基板の裏面から研磨する研磨工程を備えることとした。これにより、裏面に露出した導電材料は、例えば半導体装置の貫通電極として機能することができる。なお、そうした前記研磨工程では、例えば請求項１０に記載の発明のように、研磨布を用いる機械研磨を通じて、前記導電材料が露出するまで前記半導体基板の裏面から研磨することしてもよい。
In such a method, for example, the invention according to claim 9 includes a polishing step of polishing from the back surface of the semiconductor substrate until the conductive material is exposed after the conductive material embedding step. Thereby, the conductive material exposed on the back surface can function as a through electrode of the semiconductor device, for example. In such a polishing step, for example, as in the invention described in
既述した通り、エッチングマスクとして利用される層間膜は、半導体基板の構成材料よりもエッチング速度が遅い。換言すれば、そうした層間膜は、半導体基板よりも硬度が大きい。その点、例えば請求項１１に記載の製造方法のように、前記層間膜形成工程では、前記半導体基板の周縁部に前記層間膜を形成するとよい。こうした製法にて製造された半導体装置は、半導体基板の周縁部に形成された硬度の大きな層間膜がフレームとして機能するため、例えば当該半導体装置に外力が加わったとしても、半導体基板に作製された半導体素子を好適に保護することができるようになる。特に、上記請求項２に記載の製法との併用により製造された半導体装置は、半導体素子の保護機能が高くなる。
As already described, the interlayer film used as an etching mask has an etching rate slower than that of the constituent material of the semiconductor substrate. In other words, such an interlayer film has a hardness higher than that of the semiconductor substrate. In this regard, for example, as in the manufacturing method according to
一方、上記目的を達成するため、例えば請求項１２に記載の発明では、所定の機能を有する半導体素子と半導体基板の表面からその深層に至る孔とを前記半導体基板に備える半導体装置として、所望の位置で開口し、前記半導体基板の上表面に形成され、前記孔を形成する際にエッチングマスクとして用いられた層間膜が、前記孔の周囲に残されていることとした。こうした構造を有する半導体装置は、上記請求項１に記載の製造方法を通じて製造される。そのため、半導体装置としてのこのような構造によれば、上記請求項１に準じた効果が得られるようになる。すなわち、当該半導体装置を製造するプロセスは複雑にならず、製造コストが増大することを抑制することができるようになる。
On the other hand, in order to achieve the above object, for example, in the invention described in
また、上記請求項１２に記載の構造において、例えば請求項１３に記載の発明では、前記半導体基板は、単結晶シリコンから構成される半導体基板であり、前記層間膜は、前記半導体基板の表面が酸化されることで形成されたＬＯＣＯＳ酸化膜であることとした。こうした構造を有する半導体装置は、上記請求項２に記載の製造方法を通じて製造される。そのため、半導体装置としてのこのような構造によれば、上記請求項２に準じた効果が得られるようになる。
Moreover, in the structure according to
なお、そうした構造を有する半導体装置では、例えば請求項１４に記載の発明のように、前記ＬＯＣＯＳ酸化膜端部のバーズビーク部は、当該ＬＯＣＯＳ酸化膜中央部に向けて後退している。すなわち、そうした構造を有する半導体装置では、例えば請求項１５に記載の発明のように、前記ＬＯＣＯＳ酸化膜端部のバーズビーク部から前記孔の内表面にかけて、断面視同一曲率の曲面が形成されている。さらに換言すれば、そうした構造を有する半導体装置では、例えば請求項１６に記載の発明のように、前記ＬＯＣＯＳ酸化膜端部のバーズビーク部における、前記半導体基板表面側の断面視曲率は、前記孔の開口部における断面視曲率とが同一となっている。このように、半導体装置が上記請求項１４〜１６に記載の構造を有しているとき、上記請求項２に記載の製法を通じて製造された半導体装置である可能性は高くなる。 In the semiconductor device having such a structure, the bird's beak portion at the end of the LOCOS oxide film recedes toward the central portion of the LOCOS oxide film, as in the invention described in claim 14, for example. That is, in a semiconductor device having such a structure, a curved surface having the same curvature in cross section is formed from the bird's beak at the end of the LOCOS oxide film to the inner surface of the hole as in the invention described in claim 15, for example. . In other words, in a semiconductor device having such a structure, for example, as in the invention described in claim 16, the cross-sectional view curvature on the semiconductor substrate surface side in the bird's beak portion of the LOCOS oxide film end portion is The sectional view curvature at the opening is the same. Thus, when the semiconductor device has the structure according to any one of claims 14 to 16, there is a high possibility that the semiconductor device is manufactured through the manufacturing method according to claim 2.
また、上記請求項１２〜１６のいずれかに記載の構造において、例えば請求項１７に記載の発明では、前記孔の内部に導電材料が埋め込まれていることとした。これにより、上記請求項３に準じた効果が得られるようになる。
In the structure according to any one of
同様に、上記請求項１７に記載の構造において、例えば請求項１８に記載の発明のように、前記孔の内表面と前記導電材料との間には絶縁膜が所定膜厚にて形成されていることとすれば、上記請求項６に準じた効果が得られるようになる。なお、そうした構造において、例えば請求項１９に記載の発明のように、前記所定膜厚は、前記半導体基板と前記導電材料との電気的な絶縁が前記半導体装置の動作時においても維持される膜厚に設定されていることとすれば、上記請求項７に準じた効果が得られるようになる。 Similarly, in the structure according to claim 17, for example, as in the invention according to claim 18, an insulating film is formed between the inner surface of the hole and the conductive material with a predetermined film thickness. If it is, the effect according to the said Claim 6 comes to be acquired. In such a structure, for example, as in the invention described in claim 19, the predetermined film thickness is a film in which electrical insulation between the semiconductor substrate and the conductive material is maintained even during operation of the semiconductor device. If the thickness is set, the effect according to the seventh aspect can be obtained.
さらに、こうした構造において、例えば上記請求項２０に記載の発明のように、前記孔は、前記半導体基板の表面から裏面に至る貫通孔であることとすれば、上記請求項９に準じた効果を奏する半導体装置が製造されるようになる。
Furthermore, in such a structure, if the hole is a through hole extending from the front surface to the back surface of the semiconductor substrate, for example, as in the invention described in
またさらに、例えば請求項２１に記載の発明のように、前記層間膜は、前記半導体基板の周縁部に形成されていることとすれば、上記請求項１１に準じた効果を奏する半導体装置が製造されるようになる。
Still further, for example, as in the invention described in claim 21, if the interlayer film is formed on the peripheral portion of the semiconductor substrate, a semiconductor device having an effect according to the above-described
以下、本発明に係る半導体装置の製造方法及び半導体装置の一実施の形態について、図１〜図３を参照して説明する。なお、図１（ａ）〜（ｃ）は、本発明に係る半導体装置の製造方法の一実施の形態について、その製造プロセスを示す側面断面図であり、図２（ａ）〜（ｄ）は、図１（ａ）〜（ｃ）に示す製造プロセスに続く製造プロセスを示す側面断面図である。また、図３は、本発明に係る半導体装置の一実施の形態について、その断面構造を側面から示す側面断面図である。 Hereinafter, a semiconductor device manufacturing method and a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. FIGS. 1A to 1C are side cross-sectional views showing a manufacturing process of an embodiment of a method for manufacturing a semiconductor device according to the present invention. FIGS. 2A to 2D are FIGS. FIG. 2 is a side cross-sectional view showing a manufacturing process subsequent to the manufacturing process shown in FIGS. FIG. 3 is a side sectional view showing a sectional structure of an embodiment of the semiconductor device according to the present invention from the side.
はじめに、図１及び図２を併せ参照しつつ、本発明に係る半導体装置の製造方法の一実施の形態について説明する。なお、この製法を用いることで、図３にその側面断面構造を示す後述の半導体装置が製造されることになる。 First, an embodiment of a method of manufacturing a semiconductor device according to the present invention will be described with reference to FIGS. By using this manufacturing method, a semiconductor device described later whose side cross-sectional structure is shown in FIG. 3 is manufactured.
半導体装置を製造するにあたり、まず、準備工程として、例えば単結晶シリコン（Ｓｉ）から構成された所定の厚さの半導体基板１０を準備する。
In manufacturing a semiconductor device, first, as a preparation process, for example, a
半導体基板１０を準備すると、熱酸化マスク形成工程として、半導体基板１０の表面ＲＳの全面に対し、例えばＣＶＤ（化学気相成長）等を通じて、耐酸化性を有する例えばシリコン窒化膜（ＳｉＮ）４０を所定の膜厚にて形成する。そして、半導体基板１０の表面ＲＳ全面に形成されたシリコン窒化膜４０を、図１（ａ）に示すように、所望の位置（本実施の形態では略中央）を残してエッチング除去する。こうして形成されたシリコン窒化膜４０は、続く熱酸化工程において、熱酸化マスクとして機能する。
When the
熱酸化マスク形成工程を終えると、続く熱酸化工程として、シリコン窒化膜４０が形成された半導体基板１０を酸化性雰囲気に晒すことで、シリコンと酸素、あるいは、シリコンと水分を化学反応させる。こうした熱酸化により、図１（ｂ）に示すように、半導体基板１０の表面ＲＳのうちのシリコン窒化膜４０に覆われていない部分に、ＬＯＣＯＳ酸化膜（ＳｉＯ２）１２が形成される。ちなみに、半導体基板１０の表面ＲＳのうちのシリコン窒化膜４０に覆われている部分は基本的に熱酸化されない。ただし、シリコン窒化膜４０に覆われているとはいえ、シリコン窒化膜４０端部の直下においては、該シリコン窒化膜４０と半導体基板１０の表面ＲＳとの間に上記酸化性雰囲気が入り込むため、半導体基板１０を構成するシリコンは熱酸化されてしまう。こうしたＬＯＣＯＳ酸化膜１２の形成過程に起因して、同図１（ｂ）中に一点鎖線で囲むように、ＬＯＣＯＳ酸化膜１２の中央部から端部に向けて徐々に膜厚が薄くなる、いわゆるバーズビーク部１２ａが形成されることになる。
When the thermal oxidation mask formation process is finished, as a subsequent thermal oxidation process, the
熱酸化工程を終えると、続く熱酸化マスク除去工程として、図１（ｃ）に示すように、半導体基板１０の表面ＲＳの略中央に形成されていたシリコン窒化膜４０をエッチング除去する。このようにして、所望の位置で開口するエッチングマスクが半導体基板１０の上表面にＬＯＣＯＳ酸化膜１２にて形成されることになる。なお、図１（ａ）に示す熱酸化マスク形成工程、図１（ｂ）に示す熱酸化工程、及び、図１（ｃ）に示す熱酸化マスク除去工程によって、特許請求の範囲に記載の層間膜形成工程が構成されており、これらは一般的な半導体プロセスから構成されている。したがって、新規な材料を扱う新規なエッチングマスク形成プロセスは不要となる。また、これら一連の層間膜形成工程を通じて形成されたＬＯＣＯＳ酸化膜１２は、図２を参照しつつ後述する貫通電極形成工程において、ハードマスクとして機能することとなる。
When the thermal oxidation process is completed, as a subsequent thermal oxidation mask removal process, as shown in FIG. 1C, the
半導体基板１０の表面ＲＳにＬＯＣＯＳ酸化膜１２が形成されると、図２（ａ）に示すように、孔形成工程として、半導体基板１０の表面ＲＳからこの半導体基板１０の深層に至る孔１１ａを例えばドライエッチングを通じて形成する。
When the
ところで、一般に、こうした孔形成工程の実行後に実行されることのある、孔１１ａの内部に金属材料を埋め込む金属材料埋め込み工程において、孔１１ａの深層部から表層部まで偏りなく均一に導電材料を埋め込むためには、あるいは、上記孔形成工程の実行後であって、上記金属材料埋め込み工程の実行前に実行されることのある、孔１１ａの内表面に所定膜厚にて絶縁膜を形成する絶縁膜形成工程において、孔１１ａの内表面の深層部から表層部まで偏りなく均一に絶縁膜を形成するためには、孔１１ａの開口を広げておくことが望ましい。換言すれば、孔１１ａの開口の面取りを行う工程を備えることが望ましい。しかしながら、そうした工程を追加することは、半導体装置の製造プロセスを簡易にするどころか、逆に複雑にする要因となりうる。
By the way, in general, in a metal material embedding step of embedding a metal material in the
その点、本実施の形態では、既述したように、ＬＯＣＯＳ酸化膜１２をハードマスクとして機能させることとしている。ＬＯＣＯＳ酸化膜１２は、半導体装置を構成する層間膜の１つとして一般的に用いられており、そうしたＬＯＣＯＳ酸化膜１２は、単結晶シリコンから構成される半導体基板１０と比較して非常に堅く、エッチング選択比は極めて大きい。ただし、ＬＯＣＯＳ酸化膜１２には、既述したように、その形成過程に起因して、中央部から端部に向けて徐々に膜厚が薄くなるバーズビーク部１２ａが形成される。そうしたＬＯＣＯＳ酸化膜１２のバーズビーク部１２ａは、ＬＯＣＯＳ酸化膜１２の中央部と比較して膜厚が薄いため、その硬度も小さく、上記孔形成工程におけるドライエッチングを通じて、ＬＯＣＯＳ酸化膜１２の中央部よりも多く削られることになる。すなわち、ＬＯＣＯＳ酸化膜１２のバーズビーク部１２ａは、孔形成工程の進行に伴い、図２（ａ）に二点差線にて示すように、中央部に向けて後退することになる。こうしたＬＯＣＯＳ酸化膜１２端部の後退により、孔１１ａの開口は広がり、孔１１ａは面取り工程が実行されたような断面形状となる。このように、本実施の形態によれば、エッチングマスクとしてＬＯＣＯＳ酸化膜１２を採用したことにより、半導体装置の製造プロセスを複雑にすることなく開口の広い孔１１ａを形成することができるようになる。なお、こうした孔形成工程を通じて形成された孔１１ａは、図２（ａ）に示すように、断面視略同一曲率の曲面Ｒが形成されている。換言すれば、ＬＯＣＯＳ酸化膜１２端部のバーズビーク部１２ａにおける、半導体基板１０表面側の断面視曲率は、孔１１ａの開口部における断面視曲率とが同一となっている。
In this regard, in this embodiment, as described above, the
こうして孔形成工程を終え、孔１１ａが半導体基板１０に形成されると、続く絶縁膜形成工程として、図２（ｂ）に示すように、孔１１ａの内表面も含む半導体基板１０の表面の全面に対し、例えばＣＶＤ（化学気相成長）を通じて、電気的な絶縁性を有する例えばシリコン酸化膜（ＳｉＯ２）２０を所定の膜厚にて形成する。このようにして形成されたシリコン酸化膜２０は、図２（ｂ）に示すように、ＬＯＣＯＳ酸化膜１２の上表面並びに半導体基板１０の表面ＲＳはもちろんのこと、孔１１ａの内表面（内側壁及び底面）のうち深層部から表層部まで偏りなく、均一の膜厚にて、覆うこととなる。ちなみに、シリコン酸化膜２０は、後述する研磨工程を通じて完成する貫通電極と半導体基板１０との電気的な絶縁が、当該半導体装置の動作時においても維持することができる膜厚に設定されている。
When the hole forming step is finished and the
こうして絶縁膜形成工程を終え、シリコン酸化膜２０が形成されると、続く金属材料埋め込み工程として、孔１１ａの内表面を含む半導体基板１０の表面（正確には、シリコン酸化膜２０の上表面）の全面に対し、例えばスパッタリングを実行する。この金属材料埋め込み工程（スパッタリング）では、孔１１ａに対しては、その深層部から表層部まで偏りなく均一に例えばアルミニウムを埋め込む一方、ＬＯＣＯＳ酸化膜１２上表面に形成されたシリコン酸化膜２０上表面に対しては、同じくアルミニウム膜を所定膜厚に成膜する。そして、図２（ｃ）に示すように、シリコン酸化膜２０上表面の全面に形成されたアルミニウム膜を、所望の位置（本実施の形態では略中央）を残してエッチング除去する。
When the insulating film forming step is finished and the
こうして金属材料埋め込み工程を終え、アルミニウム膜がエッチング除去されると、続く研磨工程として、図２（ｄ）に示すように、例えば研磨布を用いた機械研磨を通じて、上記孔１１ａに埋め込まれたアルミニウムが露出するまで、半導体基板１０の裏面から機械研磨される。こうして貫通電極３０が完成することになる。なお、図２（ａ）に示す孔形成工程、図２（ｂ）に示す絶縁膜形成工程、図２（ｃ）に示す金属材料埋め込み工程、及び、図２（ｄ）に示す研磨工程によって、特許請求の範囲に記載の素子作製工程の一部が構成されている。実際には、このような半導体プロセスだけでなく、他にも、例えば半導体基板１０内部に不純物を導入するウェル形成工程等の半導体プロセスが実行されて半導体素子が作製されることになるが、一般に知られた技術であるため、ここでのこれ以上の説明を割愛する。
When the metal material embedding step is finished and the aluminum film is removed by etching, as a subsequent polishing step, as shown in FIG. 2 (d), the aluminum embedded in the
以上説明した半導体装置の製造方法を通じて製造される、本実施の形態の半導体装置は、図３に示す構造を有することになる。 The semiconductor device of the present embodiment manufactured through the semiconductor device manufacturing method described above has the structure shown in FIG.
詳しくは、同図３に示すように、半導体装置１は、基本的に、例えば単結晶シリコン（Ｓｉ）から構成された所定の厚さの半導体基板１０を備えており、この半導体基板１０には、上記素子作製工程を通じて、所定の機能を有する図示しない半導体素子が複数作製されている。
Specifically, as shown in FIG. 3, the
また、半導体装置１は、半導体基板１０の所望の位置（本実施の形態では半導体基板１０の略中央）に、該半導体基板１０の表面ＲＳから裏面ＢＳに至る、平面視円形状の、例えばアルミニウム（Ａｌ）から形成された貫通電極３０を有している。この貫通電極３０を埋め込む貫通孔１１の表面、すなわち、貫通電極３０と貫通孔１１との間には、図３に示すように、シリコン酸化膜（ＳｉＯ２、絶縁膜）２０が所定の膜厚にて形成されている。なお、こうしたシリコン酸化膜２０は上記絶縁膜形成工程を通じて形成され、貫通電極３０は上記研磨工程を通じて完成する。ちなみに、シリコン酸化膜２０は、半導体装置１の動作時においても、半導体基板１０と貫通電極３０との電気的な絶縁が維持される膜厚に設定されている。
Further, the
さらに、図３に示すように、半導体基板１０の表面ＲＳのうち、上記貫通孔１１の開口の周囲には、半導体基板１０の表面ＲＳが酸化されることによって形成されるＬＯＣＯＳ酸化膜（エッチングマスク）１２が該半導体基板１０と一体となって形成されている（残されている）。ちなみに、このＬＯＣＯＳ酸化膜１２は、上述した層間膜形成工程にて形成され、同じく上述した孔形成工程においてエッチングマスクとして用いられる。
Further, as shown in FIG. 3, a LOCOS oxide film (etching mask) formed by oxidizing the surface RS of the
以上のような構造を有することで、半導体基板１０に作製された半導体素子（図示略）は、貫通孔１１に形成された貫通電極３０を通じて電源と電気的に接続される。そして電源から駆動電圧の供給を受け、各半導体素子は所定の機能を発揮し、半導体装置１は動作することとなる。
With the above structure, the semiconductor element (not shown) manufactured on the
なお、本発明に係る半導体装置の製造方法及び半導体装置は、上記実施の形態で例示した方法及び構造に限られるものではなく、本実施の形態を適宜変更した例えば次の形態として実行することもできる。 The semiconductor device manufacturing method and the semiconductor device according to the present invention are not limited to the method and the structure exemplified in the above embodiment, and may be executed as the following embodiment, which is appropriately modified from the present embodiment. it can.
上記実施の形態では、貫通電極３０を形成するための貫通孔１１（孔１１ａ）の周囲にのみ、ＬＯＣＯＳ酸化膜１２を形成していたが、これに限らない。例えば半導体基板１０の周縁部に貫通電極３０を複数形成する必要がある場合には、図４にその斜視構造を示すように、半導体基板１０の向かい合う１組の対辺に沿ってＬＯＣＯＳ酸化膜１２が形成された半導体装置１ａとしてもよい。ＬＯＣＯＳ酸化膜１２は、半導体基板１０よりも硬度が大きいことは既述した通りである。したがって、上記構造を採用することにより、半導体基板１０に形成されたＬＯＣＯＳ酸化膜１２がフレームとして機能するため、例えば当該半導体装置１ａに外力が加わったとしても、半導体基板１０に作製された半導体素子を好適に保護することができるようになる。なお、半導体基板１０の向かい合う１組の対辺に沿ってのみＬＯＣＯＳ酸化膜１２を形成することに限らず、半導体基板１０の向かい合う２組の対辺に沿ってＬＯＣＯＳ酸化膜１２を形成することとしてもよい。逆に、半導体基板１０の１辺に沿ってのみＬＯＣＯＳ酸化膜１２を形成することとしてもよい。要は、半導体基板１０の周縁部にＬＯＣＯＳ酸化膜１２を形成すれば、上記効果に準じた効果を得ることはできる。
In the above embodiment, the
上記実施の形態（変形例を含む）では、上記研磨工程（図２（ｄ）参照）において、研磨布を用いた機械研磨を通じて、アルミニウムが露出するまで半導体基板１０の裏面から研磨することとしていたが、これに限らない。要は、貫通電極３０が完成すればよいのであって、機械研磨に限らず、任意の研磨手段を採用することができる。もっとも、孔１１ａに埋め込まれたアルミニウムを貫通電極３０として機能させるため、研磨工程が必要であったが、貫通電極３０としての機能が不要であれば、研磨工程を割愛することとしてもよい。そうした場合、半導体基板１０の表面ＲＳから深層に至る孔１１ａ及びこの孔１１ａに埋め込まれたアルミニウムは、半導体基板１０に作製される半導体素子の素子間分離として機能することになる。
In the above-described embodiment (including the modification), in the polishing step (see FIG. 2D), polishing is performed from the back surface of the
上記実施の形態（変形例を含む）では、上記絶縁膜形成工程（図２（ｂ）参照）において、例えば化学気相成長法を通じて、半導体基板１０の孔１１ａに通常のシリコン酸化膜２０を所定の膜厚にて形成していたがこれに限らない。他に例えば、ＴＥＯＳ膜等を形成し、半導体基板１０の孔１１ａを覆う被覆性を向上することとしてもよい。さらに、こうした化学気相成長法に限らず、孔１１ａが形成された半導体基板１０を酸化性雰囲気に晒すことで、シリコンと酸素、あるいは、シリコンと水分を化学反応させる熱酸化膜を絶縁膜として形成することとしてもよい。これによっても、化学気相成長法を通じて形成されたシリコン酸化膜２０に準じた効果を得ることはできる。もっとも、半導体基板１０が導電性を有しないのであれば、すなわち、半導体基板１０と該半導体基板１０の孔１１ａに埋め込まれたアルミニウムとの電気的な絶縁性が維持されるのであれば、絶縁膜形成工程自体を割愛することとしてもよい。これによっても、所期の目的を達成することはできる。
In the above-described embodiment (including the modification), in the insulating film formation step (see FIG. 2B), a normal
上記実施の形態（変形例を含む）では、上記金属材料埋め込み工程（図２（ｃ）参照）において、例えばスパッタリングを用いて孔１１ａ内部にアルミニウムを埋め込むでいたが、スパッタリングに限らない。要は、孔１１ａにアルミニウムを埋め込むことができればよいのであって、その埋め込み手法については任意である。また、埋め込む金属材料としてもアルミニウムに限らず、他に例えば、アルミニウム系合金や銅を埋め込むこととしてもよい。さらに、金属材料にも限らない。要は、導電性を有していればよいのであって、導電材料であればよい。もっとも、半導体基板１０の孔１１ａ内部に導電材料を埋め込まなくとも、半導体基板１０に作製される半導体素子の素子間分離として十分に機能するのであれば、金属材料埋め込み工程（導電材料埋め込み工程）自体を割愛することとしてもよい。これによっても、所期の目的を達成することはできる。
In the above-described embodiment (including the modification), in the metal material embedding step (see FIG. 2C), for example, aluminum is embedded in the
上記実施の形態（変形例を含む）では、層間膜形成工程（図２（ａ）〜（ｃ）参照）において、半導体基板１０の表面を酸化することによってＬＯＣＯＳ酸化膜１２を形成し、これをハードマスクとして用いていたがこれに限らない。他に例えば、半導体装置１を構成する層間膜として、シリコン窒化膜やＴＥＯＳ等を用いることができる。こうした層間膜自体あるいは層間膜と同一の材料にて形成されたエッチングマスクも、エッチング選択比が極めて大きい材料で形成されているため、いわゆるハードマスクとなり、上記実施の形態に準じた効果を得ることができるようになる。
In the above embodiment (including modifications), the
１、１ａ…半導体装置、１０…半導体基板、１１…貫通孔、１１ａ…孔、１２…ＬＯＣＯＳ酸化膜（エッチングマスク）、１２ａ…バーズビーク部、２０…シリコン酸化膜（絶縁膜）、３０…貫通電極、４０…シリコン窒化膜（熱酸化マスク）、ＢＳ…裏面、ＲＳ…表面。
DESCRIPTION OF
Claims (21)
前記層間膜形成工程にて形成された層間膜をエッチングマスクとして利用して、前記半導体基板の表面から該半導体基板の深層に至る孔を形成する孔形成工程を備えることを特徴とする半導体装置の製造方法。 Manufacturing of a semiconductor device comprising: an element manufacturing step of manufacturing a semiconductor element on a semiconductor substrate; and an interlayer film forming step of forming an interlayer film opening at a desired position on the upper surface of the semiconductor substrate as a component of the semiconductor device A method,
A hole forming step of forming a hole from the surface of the semiconductor substrate to a deep layer of the semiconductor substrate using the interlayer film formed in the interlayer film forming step as an etching mask. Production method.
エッチングマスクとして利用される前記層間膜は、前記半導体基板の表面が酸化されることで形成されるＬＯＣＯＳ酸化膜であることを特徴とする請求項１に記載の半導体装置の製造方法。 The semiconductor substrate is a semiconductor substrate composed of single crystal silicon,
2. The method of manufacturing a semiconductor device according to claim 1, wherein the interlayer film used as an etching mask is a LOCOS oxide film formed by oxidizing the surface of the semiconductor substrate.
所望の位置で開口し、前記半導体基板の上表面に形成され、前記孔を形成する際にエッチングマスクとして用いられた層間膜が、前記孔の周囲に残されていることを特徴とする半導体装置。 A semiconductor device comprising a semiconductor element having a predetermined function and a hole extending from the surface of the semiconductor substrate to a deep layer thereof in the semiconductor substrate,
A semiconductor device having an opening at a desired position, formed on an upper surface of the semiconductor substrate and used as an etching mask when forming the hole, is left around the hole. .
前記層間膜は、前記半導体基板の表面が酸化されることで形成されたＬＯＣＯＳ酸化膜であることを特徴とする請求項１２に記載の半導体装置。 The semiconductor substrate is a semiconductor substrate composed of single crystal silicon,
13. The semiconductor device according to claim 12, wherein the interlayer film is a LOCOS oxide film formed by oxidizing the surface of the semiconductor substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007124858A JP2008282928A (en) | 2007-05-09 | 2007-05-09 | Method of manufacturing semiconductor device, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007124858A JP2008282928A (en) | 2007-05-09 | 2007-05-09 | Method of manufacturing semiconductor device, and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008282928A true JP2008282928A (en) | 2008-11-20 |
Family
ID=40143512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007124858A Pending JP2008282928A (en) | 2007-05-09 | 2007-05-09 | Method of manufacturing semiconductor device, and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008282928A (en) |
-
2007
- 2007-05-09 JP JP2007124858A patent/JP2008282928A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5289830B2 (en) | Semiconductor device | |
| JP5149603B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2009027008A (en) | Semiconductor device, and manufacturing method thereof | |
| US20150228531A1 (en) | Integrated circuit device and method for manufacturing same | |
| JP2008258622A (en) | Nanowire transistor and manufacturing method therefor | |
| KR100469913B1 (en) | Manufacturing method for semiconductor device | |
| KR100981530B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2005197692A (en) | Dual-damascene patterning method of semiconductor element | |
| JP2006287185A (en) | Manufacturing method of semiconductor element | |
| JP2004022551A (en) | Manufacturing method of semiconductor device | |
| JP2008282928A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| JP5502468B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP5116069B2 (en) | Method for manufacturing flash memory device | |
| JP2009054879A (en) | Method of manufacturing integrated circuit | |
| JP2005197694A (en) | Process for forming interconnection of semiconductor integrated circuit | |
| JP2000216371A (en) | Charge transfer device, and its manufacture | |
| JP4551263B2 (en) | Manufacturing method of semiconductor device | |
| JP2006049401A (en) | Semiconductor device and its manufacturing method | |
| JP5670639B2 (en) | Manufacturing method of semiconductor device | |
| JPH11233611A (en) | Method of forming isolated region of semiconductor device | |
| JP2008160064A (en) | Manufacturing method of semiconductor device | |
| KR100673238B1 (en) | Method of forming a damascene pattern in a semiconductor device | |
| TWI470736B (en) | Air-gap structure for interconnection and method of making the same | |
| KR100753033B1 (en) | Method for fabricating semiconductor device | |
| JP2007027406A (en) | Manufacturing method of semiconductor device |