JP2008277660A - Lga semiconductor mounting structure - Google Patents
Lga semiconductor mounting structure Download PDFInfo
- Publication number
- JP2008277660A JP2008277660A JP2007121795A JP2007121795A JP2008277660A JP 2008277660 A JP2008277660 A JP 2008277660A JP 2007121795 A JP2007121795 A JP 2007121795A JP 2007121795 A JP2007121795 A JP 2007121795A JP 2008277660 A JP2008277660 A JP 2008277660A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting structure
- semiconductor mounting
- lga semiconductor
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は半導体集積回路実装構造に関し、特にLGA(Land Grid Array)半導体実装構造に関する。 The present invention relates to a semiconductor integrated circuit mounting structure, and more particularly to an LGA (Land Grid Array) semiconductor mounting structure.
以前のLGA半導体実装構造中が、対外電気接続用とする複数の金属パッドが製品の底面にアレイ状に設置されることに比べ、現在のLGA半導体実装構造中は、対外電気接続用とする複数の金属針で探ることを採用している。このようなLGA半導体実装構造と接合するPCB(Printed Circuit Board)は必ず蓋を具する特殊なソケットを設置し、金属針群はこの蓋を具する特殊ソケット内に配列されることによって、従来のLGA半導体実装構造に位置定めと押し付けを行うことができる。 In the previous LGA semiconductor mounting structure, a plurality of metal pads for external electrical connection are arranged in an array on the bottom surface of the product. Adopting searching with metal needles. A PCB (Printed Circuit Board) to be joined to such an LGA semiconductor mounting structure always has a special socket having a lid, and the metal needle group is arranged in the special socket having the lid. Positioning and pressing can be performed on the LGA semiconductor mounting structure.
図1に示すように、従来のLGA半導体実装構造100は、主に基板110、及びチップ120を備える。その基板110は上表面111、下表面112、及びその下表面112に設置される複数の金属パッド113を備える。そのチップ120は基板110の上表面111に設置され、複数のバンプ140を介して基板110と電気接続している。そのLGA半導体実装構造100はさらに封止体130を有し、この封止体130は基板110の上表面111に形成されてバンプ140群を密封している。また、そのLGA半導体実装構造100はさらに複数の受動素子150を有し、それらの受動素子150は基板110の下表面112に設置されている。放熱フィン160は基板110の上表面111に設置される。このような従来のLGA半導体実装構造100に対し、金属針群の電気接触方式は唯一外部と電気接続できるので、製品に応用面が狭くなり、そして、運搬と貯蔵の過程では、LGA半導体実装構造100が搭載面10に載せられて金属パッド113群と底面の受動素子150群とは傷付きや衝突などに遭い易くなる。
As shown in FIG. 1, the conventional LGA
本発明の主な目的は一種のLGA半導体実装構造を提供し、このLGA半導体実装構造は、SMT(Surface Mount Technology)方式を用いて電気接続を達成することができ、電気接触方式で特殊ソケット及び金属針を具するPCBと接合する必要がなくなり、また、従来の金属パッド群或は半田接合層が傷付きや衝突などの問題に遭うことを避けられてLGA実装型電子製品の応用範囲を有効に拡大している。 The main object of the present invention is to provide a kind of LGA semiconductor mounting structure, which can achieve an electrical connection using an SMT (Surface Mount Technology) method, a special socket and an electrical contact method. Eliminates the need for bonding with PCBs with metal needles, and avoids problems such as scratches and collisions with conventional metal pad groups or solder bonding layers, making the LGA-mountable electronic products more effective Has expanded to.
本発明のもう一つの目的は一種のLGA半導体実装構造を提供し、このLGA半導体実装構造は、以前に放置や運搬の過程に受動素子群を傷をつける問題を解決することができる。
本発明のまたもう一つの目的は一種のLGA半導体実装構造を提供し、このLGA半導体実装構造はフートスタンドの設置コストを低下可能である。
Another object of the present invention is to provide a kind of LGA semiconductor mounting structure, which can solve the problem of scratching the passive element group in the process of leaving and transporting before.
Another object of the present invention is to provide a kind of LGA semiconductor mounting structure, which can reduce the installation cost of the foot stand.
本発明の問題を下記の技術を採用して解決する。本発明により、LGA半導体実装構造は、主要に基板、チップ、半田接合層、及びフートスタンドを備える。その基板は上表面と下表面とを有し、下表面に複数の金属パッドがアレイ状に配列されている。そのチップは基板の上表面に設置され且つそれらの金属パッドに電気接続されている。その半田接合層は金属パッド群に設置されて基板の下表面にわずかに突出する第一厚さを有し、そのフートスタンドは基板の下方に設置されて基板の下表面に突出する第二厚さを有し、第二厚さは第一厚さよりも厚くなる。 The problems of the present invention are solved by employing the following technique. According to the present invention, the LGA semiconductor mounting structure mainly includes a substrate, a chip, a solder bonding layer, and a foot stand. The substrate has an upper surface and a lower surface, and a plurality of metal pads are arranged in an array on the lower surface. The chip is placed on the top surface of the substrate and electrically connected to those metal pads. The solder bonding layer is disposed on the metal pad group and has a first thickness that slightly protrudes from the lower surface of the substrate. The foot stand is disposed below the substrate and protrudes from the lower surface of the substrate. The second thickness is greater than the first thickness.
上記のLGA半導体実装構造において、さらに封止体を有し、その封止体は基板の上表面に形成されて少なくともチップの一部を密封している。
上記のLGA半導体実装構造において、そのフートスタンドは封止体と一体に連結されることができる。
上記のLGA半導体実装構造において、基板は対称的に並ぶ複数の貫通孔を具し、そのフートスタンドはそれらの貫通孔と結合している。
The above LGA semiconductor mounting structure further includes a sealing body, which is formed on the upper surface of the substrate and seals at least a part of the chip.
In the above LGA semiconductor mounting structure, the foot stand can be integrally connected to the sealing body.
In the LGA semiconductor mounting structure described above, the substrate has a plurality of symmetrically arranged through holes, and the foot stand is coupled to the through holes.
上記のLGA半導体実装構造において、基板はスロットを具し、そのスロットを介してフートスタンドは封止体と一体に連結されている。
上記のLGA半導体実装構造において、さらに複数のボンディングワイヤを有し、それらのボンディングワイヤはスロットを通してチップと基板とを電気接続し、そのフートスタンドに覆われている。
In the above LGA semiconductor mounting structure, the substrate has a slot, and the foot stand is integrally connected to the sealing body through the slot.
The above-described LGA semiconductor mounting structure further includes a plurality of bonding wires, and these bonding wires electrically connect the chip and the substrate through the slots and are covered with the foot stand.
上記のLGA半導体実装構造において、さらに複数のバンプを有し、それらのバンプを介してチップと基板とを電気接続している。
上記のLGA半導体実装構造において、そのフートスタンドは複数の支持ブロックから成って基板の下表面の角や周縁部に位置されている。
上記のLGA半導体実装構造において、そのフートスタンドは細長い形状になって基板の中心線に位置されている。
The above LGA semiconductor mounting structure further includes a plurality of bumps, and the chip and the substrate are electrically connected through the bumps.
In the above-described LGA semiconductor mounting structure, the foot stand is composed of a plurality of support blocks and is positioned at the corner or peripheral edge of the lower surface of the substrate.
In the above LGA semiconductor mounting structure, the foot stand has an elongated shape and is positioned on the center line of the substrate.
上記のLGA半導体実装構造において、そのフートスタンドは誘電物になってもよい。
上記のLGA半導体実装構造において、さらに複数の受動素子を有し、それらの受動素子は基板の下表面に設置されて基板の下表面に突出する第三厚さを有し、第二厚さも第三厚さよりも厚くなる。
上記のLGA半導体実装構造において、さらに放熱フィンを有し、その放熱フィンは基板の上表面に設置されている。
In the above LGA semiconductor mounting structure, the foot stand may be a dielectric.
In the above-described LGA semiconductor mounting structure, the semiconductor device further includes a plurality of passive elements. The passive elements are disposed on the lower surface of the substrate and have a third thickness protruding from the lower surface of the substrate. It becomes thicker than three thicknesses.
In the above-described LGA semiconductor mounting structure, a heat dissipating fin is further provided, and the heat dissipating fin is disposed on the upper surface of the substrate.
図2は、本発明の第一実施例によるLGA半導体実装構造の断面を示し、図3はLGA半導体実装構造の一部を拡大する断面を示し、図4はLGA半導体実装構造の底面を示している。
図2に示すように、そのLGA半導体実装構造200は、主要に基板210、チップ220、半田接合層230、及びフートスタンド240を備える。その基板210は上表面211と下表面212を有し、下表面212にアレイ状に並ぶ複数の金属パッド213が設置される。その基板210は多層PCBであってもよい。本実施例では、基板210は対称的に並ぶ複数の貫通孔214を具し、そのフートスタンド240は貫通孔214群と結合している。
2 shows a cross-section of the LGA semiconductor mounting structure according to the first embodiment of the present invention, FIG. 3 shows a cross-sectional view enlarging a part of the LGA semiconductor mounting structure, and FIG. 4 shows a bottom surface of the LGA semiconductor mounting structure. Yes.
As shown in FIG. 2, the LGA
チップ220は、基板210の上表面211に設置されて金属パッド213群に電気接続される。本実施例では、そのLGA半導体実装構造200はさらに複数のバンプ260を有し、それらのバンプ260はチップ220の下方に形成されてフリップチップとしてチップ220と基板210とを電気接続している。再び基板210の内部配線を介して基板210と金属パッド213群とを電気接続している。
The
図3に示すように、その半田接合層230は金属パッド213群上に配置されて基板210の下表面212にわずかに突出する第一厚さ231を具する。半田接合層230は、球状ではなく円弧状にリフロー(reflow)する錫‐鉛半田材料や無鉛半田材料などから成ることができるが、しかし、通常、半田接合層230の提供量は球状にリフローすることに対して不足している。
As shown in FIG. 3, the
フートスタンド240は基板210に設置されて基板210の下表面212に突出する第二厚さ241を具し、第二厚さ241は第一厚さ231よりも厚くなる。従って、フートスタンド240を介してそのLGA半導体実装構造200を搭載物の搭載面20、例え机の表面やキャリアー収容底面に置くことにより、半田接合層230は搭載面20に接触せず、金属パッド213群或は半田接合層230が傷付きと衝突などの問題に遭うことを避ける。図3と図4に示すように、フートスタンド240は複数の支持ブロックから構成され、基板210の下表面212の角や周縁部に位置している。本実施例では、そのフートスタンド240は誘電性を具する。
The
図2及び図3に示すように、具体的に言えば、そのLGA半導体実装構造200はさらに複数の受動素子270を有し、それらの受動素子270は基板210の下表面212に設置されて基板210の下表面212に突出する第三厚さ271を具し、第二厚さ241も第三厚さ271よりも厚くなる。第二厚さ241は第一厚さ231より、且つ第三厚さ271よりも厚くなるので、LGA半導体実装構造200を放置する際に、受動素子270群は搭載面20に接触しなくなって傷付きを避けられる。
Specifically, as shown in FIGS. 2 and 3, the LGA
もっと詳しく言えば、そのLGA半導体実装構造200はさらに封止体250を有し、その封止体250は基板210の上表面211に形成されて少なくともチップ220の一部を密封している。本実施例では、封止体250はディスペンス(dispense)材料或はアンダーフィル(underfill)材料から成ってもよく、チップ220の能動面とバンプ260群とを密封している。そのLGA半導体実装構造200はさらに放熱フィン280を有することが好ましく、その放熱フィン280は基板210の上表面211に設置されて放熱効率を向上させる。ゆえに、そのLGA半導体実装構造200は、金属針を具する特殊ソケットの設置を必要とせずSMT方式でPCBと接合することができ、そして、半田接合層230と金属パッド213群とに良好な保護が得られる。
More specifically, the LGA
また、図5は、本発明の第二実施例によるもう一種のLGA半導体実装構造300の断面を示し、図6はそのLGA半導体実装構造300の底面を示す。図5及び図6に示すように、そのLGA半導体実装構造300は、主に基板310、チップ320、半田接合層330、及びフートスタンド340を備える。その基板310は上表面311と及び下表面312を有し、その下表面312に複数の金属パッド313がアレイ状に配列されている。本実施例では、基板310はさらにスロット314を具する。
FIG. 5 shows a cross section of another type of LGA
そのチップ320の能動面322は粘着方式を用いて基板310の上表面311に設置され、チップ電極として複数のボンディングパッド321がチップ320のその能動面322に設置され、それらのボンディングパッド321は基板310のスロット314内に向かっている。他に、複数のボンディングワイヤ360を用いてそのスロット314を通してボンディングパッド321群と基板310のワイヤボンディングフィンガー群(wire bonding finger)(図面に示していない)とを電気接続し、再び基板310の内部配線を介して基板310と金属パッド313群とを電気接続している。
The
その半田接合層330は金属パッド313群に設置されて基板310の下表面312にわずかに突出する第一厚さ331を有し、そのフートスタンド340は基板310の下方に設置されて基板310の下表面312に突出する第二厚さ341を有し、第二厚さ341は第一厚さ331よりも厚くなる。本実施例では、半田接合層330の第一厚さ331は約80um〜120umの厚みであり、フートスタンド340の第二厚さ341は約160um〜200umの厚みである。再び図5に示すように、そのLGA半導体実装構造300は水平に放置されることができ、第二厚さ341は第一厚さ331よりも厚くなるのでフートスタンド340は搭載面30と接触し、半田接合層330は搭載面30に接触しなくなり、運搬や貯蔵の過程での半田接合層330の傷付きや汚染を避けることが可能である。本実施例では、フートスタンド340は長細い形状になって基板310の中心線に置かれ、もっと詳しく言えば、フートスタンド340の“I”形或は他の形になってもよい(図6参照)。
The
そのLGA半導体実装構造300はさらに封止体350を有し、その封止体350は基板310の上表面311に形成されて少なくともチップ320の一部を密封している。本実施例では、封止体350がEMC材(epoxy molding compound)から成り、完全にチップ320を密封することができる。また、フートスタンド340はスロット314を介して封止体350と一体的に連結されることが好ましく、それにより、フートスタンド340の設置コストを減らすことが可能となり、そして、フートスタンド340もボンディングワイヤ360群を覆うことができる。
The LGA
図7に示すように、そのLGA半導体実装構造300はSMT方式でPCB410に半田接合されることが可能である。そのPCB410の表面では、複数の半田ボール420或はソルダペースト(solder paste)の接合用として複数のボールパッド411を備える。それらの半田ボール420の直径と半田接合層330の第一厚さ331との合計高さはフートスタンド340の第二厚さ341よりも高くなることより、リフロー過程において、半田接合層330と半田ボール420群とは一緒にリフローされて熔融になってしまう。そのLGA半導体実装構造300は外部のPCB410と電気接続し、そのPCB410には特殊なソケットと金属針とを設置する必要がなく、PCBの製造コストを大幅に減少することとなる。ゆえに、そのLGA半導体実装構造300は、LGA半導体実装構造型電子製品の応用範囲を有効に拡大することができ、かつ半田接合層330に傷や汚染などを防止することができる。例えば、そのLGA半導体実装構造300はメモリモジュール(memory module)に応用されることが可能であるが、従来のLGA半導体実装構造ではなかなか実現できない。
As shown in FIG. 7, the LGA
図8は、本発明の第三実施例によるLGA半導体実装構造500を示し、主に基板510、チップ520、及びフートスタンド530を有し、その基板510は上表面511及び下表面512を具し、下表面512にアレイ状に並ぶ複数の金属パッド513が設置される。本実施例では、基板510はさらにフートスタンド530の設置用としてスロット514を具する。
FIG. 8 shows an LGA
チップ520の能動面522を基板510の上表面511に貼着し、チップ520の能動面522に複数のボンディングパッド521が設置され、それらのボンディングパッド521はそのスロット514内に向かっている。また、複数のボンディングワイヤ550を用いてスロット514を通してボンディングパッド521群と基板510とを電気接続している。フートスタンド530は、基板510の下方に設置される際に基板510の下表面512に突出して、金属パッド513を摩擦や傷付きから保護している。フートスタンド530はボンディングワイヤ550群を覆うこともできる。
The
そして、半田接合層は(図面に示していない)、例えばNI‐Au層であって、それらの金属パッド513に配置され、フートスタンド530の突出高度を超えないことによって、LGA半導体実装構造500は水平に放置されて運搬と貯蔵されることができ、さらにSMT作業を行える。本実施例では、そのLGA半導体実装構造500はさらに封止体540を有し、その封止体540は基板510の上表面511に形成されて少なくともチップ520の一部を密封している。
The solder bonding layer (not shown in the drawing) is, for example, an NI-Au layer, which is disposed on the
従って、従来のLGA半導体実装構造に相対し、そのLGA半導体実装構造500は、一回の半田ボール植入を需要とする赤外線リフローステップを減少することができるので、リフロープロセスにより起きる熱応力を避けられる。なお、そのLGA半導体実装構造500はSMT作業を行った後に、金属パッド513群がPCB上の半田ボール群と接合することによって、金属拡散や金属脆化などの有害作用が減って金属パッド513群と半田ボール群との間の接合界面が断裂しないようになる。
Therefore, in contrast to the conventional LGA semiconductor mounting structure, the LGA
また、本発明の実施例のフートスタンドはさまざまな形状と数量を持ってもよく、図9に示すように、本発明の第四実施例によるLGA半導体実装構造600は、主要に基板610、チップ620、及び複数のフートスタンド631、632を備える。その基板610は上表面611と下表面612とを具し、下表面612にアレイ状に並ぶ複数の金属パッド613が設置される。本実施例では、基板610はさらにそれらのフートスタンド631、632の設置用として複数の結合孔614、615を具する。
Further, the foot stand of the embodiment of the present invention may have various shapes and quantities. As shown in FIG. 9, the LGA
チップ620の表面621を基板610の上表面611に貼着し、その表面621に複数のボンディングパッドを配置している。さらに複数のボンディングワイヤ650を用いそれらの結合孔614、615を通してチップ620と基板610とを電気接続している。それらのフートスタンド631、632が基板610に設置される際に、それらの結合孔614、615は基板610の下表面612に突出して金属パッド613を摩擦や傷付きから保護している。また、それらのフートスタンド631、632は中央に位置する中央フートスタンド631と複数の側辺フートスタンド632とに区分され、それらの側辺フートスタンド632は基板610の側辺に設置されかつ基板610の下表面612に突出している。金属パッド613群は中央フートスタンド631と側辺フートスタンド632群との間に位置して傷付きの防止効果を増加している。そして、中央フートスタンド631とそれらの側辺フートスタンド632群とはさらに基板610の中央と側辺とに置くボンディングワイヤ650群を覆うことができる。
The
ゆえに、そのLGA半導体実装構造600は水平に放置されて運搬と貯蔵されることができ、さらにSMT作業を行える。本実施例では、そのLGA半導体実装構造600はさらに封止体640を有し、その封止体640は基板610の上表面611に形成されてチップ620を密封している。
以上、本発明をその好適な実施例に基づいて説明したが、本発明の保護範囲は後付の特許申請範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどんな変更や修正は本発明の保護範囲に属する。
Therefore, the LGA
Although the present invention has been described based on the preferred embodiments thereof, the scope of protection of the present invention is limited by the scope of patent application that is attached later, and within the spirit and scope of the present invention based on this scope of protection. Any changes or modifications mentioned are within the protection scope of the present invention.
20:搭載面、30:搭載面、200:LGA半導体実装構造、210:基板、211:上表面、212:下表面、213:金属パッド、214:貫通孔、220:チップ、230:半田接合層、231:第一厚さ、240:フートスタンド、241:第二厚さ、250:封止体、260:バンプ、270:受動素子、271:第三厚さ、280:放熱フィン、300:LGA半導体実装構造、310:基板、311:上表面、312:下表面、313:金属パッド、314:スロット、320:チップ、321:ボンディングパッド、322:能動面、330:半田接合層、331:第一厚さ、340:フートスタンド、341:第二厚さ、350:封止体、360:ボンディングワイヤ、410:PCB、411:ボールパッド、420:半田ボール、500:LGA半導体実装構造、510:基板、511:上表面、512:下表面、513:金属パッド、514:スロット、520:チップ、521:ボンディングパッド、522:能動面、530:フートスタンド、540:封止体、550:ボンディングワイヤ、600:LGA半導体実装構造、610:基板、611:上表面、612:下表面、613:金属パッド、614:結合孔、615:結合孔、620:チップ、621:表面、631:中央フートスタンド、632:側辺フートスタンド、640:封止体、650:ボンディングワイヤ 20: mounting surface, 30: mounting surface, 200: LGA semiconductor mounting structure, 210: substrate, 211: upper surface, 212: lower surface, 213: metal pad, 214: through-hole, 220: chip, 230: solder joint layer 231: first thickness 240: foot stand 241: second thickness 250: sealing body 260: bump 270: passive element 271: third thickness 280: heat dissipation fin 300: LGA Semiconductor mounting structure, 310: substrate, 311: upper surface, 312: lower surface, 313: metal pad, 314: slot, 320: chip, 321: bonding pad, 322: active surface, 330: solder bonding layer, 331: first One thickness, 340: Foot stand, 341: Second thickness, 350: Sealed body, 360: Bonding wire, 410: PCB, 411: Ball pad, 420 Solder balls, 500: LGA semiconductor mounting structure, 510: substrate, 511: upper surface, 512: lower surface, 513: metal pad, 514: slot, 520: chip, 521: bonding pad, 522: active surface, 530: foot Stand, 540: Sealing body, 550: Bonding wire, 600: LGA semiconductor mounting structure, 610: Substrate, 611: Upper surface, 612: Lower surface, 613: Metal pad, 614: Bonding hole, 615: Bonding hole, 620 : Chip, 621: Surface, 631: Center foot stand, 632: Side foot stand, 640: Sealed body, 650: Bonding wire
Claims (8)
基板の上表面に設置されかつ金属パッド群に電気接続されているチップと、
金属パッド群上に配置されて基板の下表面にわずかに突出する第一厚さを有する半田接合層と、
基板の下方に設置されて基板の下表面に突出する第二厚さを有し、第二厚さは第一厚さよりも厚くなるフートスタンドと、
を備えることを特徴とするLGA半導体実装構造。 A substrate having an upper surface and a lower surface, and a plurality of metal pads arranged in an array on the lower surface;
A chip installed on the upper surface of the substrate and electrically connected to a metal pad group;
A solder bonding layer disposed on the metal pad group and having a first thickness slightly protruding from the lower surface of the substrate;
A foot stand installed below the substrate and projecting to the lower surface of the substrate, the second thickness being thicker than the first thickness;
An LGA semiconductor mounting structure comprising:
基板の上表面に設置されかつ金属パッド群と電気接続しているチップと、
基板の下方に設置されて基板の下表面に突出する厚さを有する少なくとも一つのフートスタンドと、
を備えることを特徴とするLGA半導体実装構造。 A substrate having an upper surface and a lower surface, and a plurality of metal pads arranged in an array on the lower surface;
A chip installed on the upper surface of the substrate and electrically connected to the metal pad group;
At least one foot stand installed below the substrate and having a thickness protruding from the lower surface of the substrate;
An LGA semiconductor mounting structure comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121795A JP2008277660A (en) | 2007-05-02 | 2007-05-02 | Lga semiconductor mounting structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121795A JP2008277660A (en) | 2007-05-02 | 2007-05-02 | Lga semiconductor mounting structure |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008277660A true JP2008277660A (en) | 2008-11-13 |
Family
ID=40055247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007121795A Pending JP2008277660A (en) | 2007-05-02 | 2007-05-02 | Lga semiconductor mounting structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008277660A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9049789B2 (en) | 2012-03-28 | 2015-06-02 | Fujitsu Limited | Mounting adapter, printed board, and manufacturing method thereof |
JP2015523742A (en) * | 2012-08-02 | 2015-08-13 | テッセラ,インコーポレイテッド | Multiple die face down stacking on two or more dies |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022046A (en) * | 1998-07-02 | 2000-01-21 | Sony Corp | Semiconductor device and manufacture thereof |
JP2001024097A (en) * | 1999-07-05 | 2001-01-26 | Kyokutoku Kagi Kofun Yugenkoshi | Chip package substrate structure and manufacture thereof |
-
2007
- 2007-05-02 JP JP2007121795A patent/JP2008277660A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022046A (en) * | 1998-07-02 | 2000-01-21 | Sony Corp | Semiconductor device and manufacture thereof |
JP2001024097A (en) * | 1999-07-05 | 2001-01-26 | Kyokutoku Kagi Kofun Yugenkoshi | Chip package substrate structure and manufacture thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9049789B2 (en) | 2012-03-28 | 2015-06-02 | Fujitsu Limited | Mounting adapter, printed board, and manufacturing method thereof |
JP2015523742A (en) * | 2012-08-02 | 2015-08-13 | テッセラ,インコーポレイテッド | Multiple die face down stacking on two or more dies |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7388284B1 (en) | Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit | |
JP2005217405A (en) | Thermal dissipation type semiconductor package and manufacturing method of same | |
TWI237364B (en) | Flip chip package with anti-floating mechanism | |
JP2008166440A (en) | Semiconductor device | |
KR100575590B1 (en) | Thermal emission type stack package and modules mounting the same | |
JP2019501534A (en) | Laminated silicon package assembly with improved stiffener | |
JP2007109790A (en) | Flip-chip semiconductor device | |
JP2014216650A (en) | Electric system and core module therefor | |
US7994428B2 (en) | Electronic carrier board | |
JP4919689B2 (en) | Module board | |
US7888790B2 (en) | Bare die package with displacement constraint | |
JP2008277660A (en) | Lga semiconductor mounting structure | |
JP4829853B2 (en) | Semiconductor POP equipment | |
TWI311354B (en) | Multi-chip package structure | |
JP2006253519A (en) | Semiconductor device | |
JP2008270303A (en) | Multilayer semiconductor device | |
CN101236934A (en) | Plane grid array encapsulation structure | |
JPH11345900A (en) | Semiconductor device | |
JP2007258448A (en) | Semiconductor device | |
JP2007188945A (en) | Semiconductor device and electronic component module using same | |
TWI435667B (en) | Print circuit board assembly | |
US20080272480A1 (en) | Land grid array semiconductor package | |
TWI321352B (en) | Land grid array package | |
JP2008135772A (en) | Semiconductor device | |
JP2009054741A (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110425 |