JP2008276778A - キャッシュ共用処理間の情報漏洩削減 - Google Patents
キャッシュ共用処理間の情報漏洩削減 Download PDFInfo
- Publication number
- JP2008276778A JP2008276778A JP2008119461A JP2008119461A JP2008276778A JP 2008276778 A JP2008276778 A JP 2008276778A JP 2008119461 A JP2008119461 A JP 2008119461A JP 2008119461 A JP2008119461 A JP 2008119461A JP 2008276778 A JP2008276778 A JP 2008276778A
- Authority
- JP
- Japan
- Prior art keywords
- section
- processing
- cache
- confidential
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 190
- 230000008569 process Effects 0.000 title claims abstract description 155
- 230000004044 response Effects 0.000 claims description 11
- 230000000977 initiatory effect Effects 0.000 claims description 8
- 238000004590 computer program Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims description 2
- 238000013500 data storage Methods 0.000 claims 2
- 230000015654 memory Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000036316 preload Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 101150080315 SCS2 gene Proteins 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Storage Device Security (AREA)
Abstract
【解決手段】前記機密処理および信頼されていない処理はデータ処理装置内の一つのプロセッサにより遂行され、前記データ処理装置はさらに前記機密処理および信頼されていない処理を遂行中に前記プロセッサにより要求される情報を記憶するように動作可能な少なくとも1つのキャッシュを含み、前記方法は:
前記プロセッサにより前記機密処理の1セクションの処理を開始するのに先立って、前記少なくとも1つのキャッシュ内の前記機密処理の前記セクションにより要求され得る前記機密処理ローディング情報によりさもなければ立ち退かされる、前記少なくとも1つのキャッシュのロケーション内に記憶された情報を立ち退かせるステップを含む前記方法。
【選択図】図3
Description
20 機密処理
22 セキュリティ・クリティカル・セクション
24 ハンドラ・ルーチン
30 ノン・セキュア・ドメイン
32 信頼されていない処理のOS
40 セキュア・ドメイン
50 モニタ・モード
60 キャッシュ
70 セキュア・カーネル
72 セキュリティ・クリティカル・セクション・インディケータ
74 ハンドラ・ルーチン
76 スコアボード
90 システム・バス
110 プロセッサ・コア
112 レベル・ワン・キャッシュ
120 プロセッサ・コア
122 レベル・ワン・キャッシュ
130 システム・キャッシュ
T1 スレッド
T2 スレッド
Claims (20)
- 機密処理のセクションのキャッシュ・アクセス動作情報が信頼されていない処理へ漏洩するのを妨害する方法であって、前記機密処理および信頼されていない処理はデータ処理装置内の一つのプロセッサにより遂行され、前記データ処理装置はさらに前記機密処理および信頼されていない処理を遂行中に前記プロセッサにより要求される情報を記憶するように動作可能な少なくとも1つのキャッシュを含み、前記方法は:
前記プロセッサにより前記機密処理の1セクションの処理を開始するのに先立って、前記少なくとも1つのキャッシュ内の前記機密処理の前記セクションにより要求され得る前記機密処理ローディング情報によりさもなければ立ち退かされる、前記少なくとも1つのキャッシュのロケーション内に記憶された情報を立ち退かせるステップを含む前記方法。 - 前記方法はさらに:
前記プロセッサにより前記機密処理の前記セクションの処理を開始するステップと:
切替え要求に応答して前記機密処理の前記セクションの処理中に前記プロセッサを前記信頼されていない処理へ切り替えるステップと:
前記信頼されていない処理から前記機密処理の前記セクションへのスイッチング・バックに際して、前記機密処理の前記セクションの処理を再開するのに先立って、前記少なくとも1つのキャッシュ内の前記機密処理の前記セクションにより要求されるかも知れない前記機密処理ローディング情報によりさもなければ立ち退かされる、前記少なくとも1つのロケーションに記憶された情報を立ち退かせるステップとを含む請求項1記載の方法。 - 前記機密処理によりさもなければ立ち退かされる前記少なくとも1つのキャッシュのロケーションに記憶された情報を立ち退かせる前記ステップは、前記少なくとも1つのキャッシュ内の前記機密処理の前記セクションにより要求される前記情報を記憶することを含む請求項1記載の方法。
- 前記プロセッサは、前記プロセッサがセキュア・ドメインおよびノン・セキュア・ドメインで動作可能であり、前記プロセッサは、セキュア・ドメインでプログラムを実行中に、前記プロセッサがノン・セキュア・ドメインで動作中にアクセスできないセキュア・データに対して前記プログラムがアクセスするように動作可能であり、前記機密処理は前記セキュア・ドメインで実行されるセキュア処理であり、また前記信頼されていない処理はノン・セキュア・ドメインで実行される処理である請求項1記載の方法。
- 前記プロセッサは、複数の信頼されていない処理をノン・セキュア・ドメインで処理しまた複数の機密処理をセキュア・ドメインで処理するように動作可能であり、前記方法は少なくとも1つの前記機密処理の1つのセクションのキャッシュ・アクセス動作に関する情報を、前記複数の信頼されていない処理へ漏洩するのを妨害する請求項4記載の方法。
- 前記セキュア・ドメインおよびノン・セキュア・ドメインの間の切り替えの前記のステップがモニタ・モードを介して遂行される請求項4記載の方法。
- ドメインの間の切り替えが前記機密処理の前記セクションへの切り替えを含むことを検出すると、前記機密処理の前記セクションによりさもなければ立ち退かされるであろう前記少なくとも1つのキャッシュのロケーションに記憶された情報の前記立退きを、前記モニタ・モードが開始する請求項6記載の方法。
- 前記機密処理の前記セクションがセキュリティ・クリティカル・セクションである請求項4記載の方法。
- 前記機密処理の前記セキュリティ・クリティカル・セクションが暗号処理を含む請求項8記載の方法。
- 前記セキュリティ・クリティカル・セクションの処理に先立って、前記少なくとも1つのキャッシュに記憶される前記情報は、前記セキュリティ・クリティカル・セクションがデータを要求する少なくとも1つのルックアップ・テーブルである請求項9記載の方法。
- 複数の機密処理が前記データ処理装置により処理され、各々暗号処理セクションを含み、前記暗号処理セクションは複数のルックアップ・テーブルからデータを要求し、前記データ処理装置はさらに前記複数のルックアップ・テーブルの各々に対応する複数のルックアップ・フラッグを含み、前記方法はさらに:
前記セキュア・モードで処理を開始するのに先立って、前記複数のルックアップ・フラッグを第1所定値に設定するステップと;
前記プロセッサにより前記複数のセキュア処理の1つのセキュリティ・クリティカル・セクションの処理を再開するのに先立って:
前記対応するルックアップ・フラッグが前記第1所定値にセットされるときに、前記少なくとも1つのキャッシュにおいて、前記機密処理の前記セキュリティ・クリティカル・セクションがデータを要求する前記複数のルックアップ・テーブルの少なくとも1つを記憶して、前記対応するルックアップ・フラグを第2所定値にセットするステップと;
前記対応するルックアップ・フラッグが前記第2所定値へセットされるならば、前記少なくとも1つのキャッシュへ前記情報を記憶しないステップとを含む請求項10の記載の方法。 - 前記機密処理の前記セクションを実行するのに先立って、所定のステップが遂行されて前記セクションが実行されることを指示し、続いて前記セクションの更なるステップの完了が遂行されて前記セクションが完了済みであることを指示する請求項1記載の方法。
- 前記所定のステップの1つがインディケータ値をセットして前記処理の前記セクションが処理されていることを指示することを含み、また、前記更なるステップの1つが前記インディケータ値をリセットして前記処理の前記セクションがもはや処理されていないことを指示することを含む請求項12記載の方法であって;
前記機密処理へスイチィング・バックするときに、前記セクションが前記インディケータ値から処理されるべきであるかどうかを決定して、もしそうであるならばハンドラ・ルーチンを開始し、前記ハンドラ・ルーチンは、前記機密処理の前記セクションを再開するのに先立って、前記少なくともキャッシュ内に前記機密処理の前記セクションにより要求されるであろう情報を記憶するステップを含む前記請求項12の方法。 - 前記情報が命令を含む請求項1記載の方法。
- 前記情報がデータを含む請求項1記載の方法。
- 前記少なくとも1つのキャッシュの前記ロケーションがキャッシュ・ラインを含む請求項1記載の方法。
- データ・プロセッサ上で実行するときにデータ・プロセッサを制御して、請求項1記載のステップを遂行するように動作できるコンピュータ・プログラム製品。
- 機密処理および信頼されていない処理を遂行するようにされた少なくとも1つのプロセッサと、前記機密処理および信頼されていない処理を遂行中にプロセッサに要求される情報を記憶するようにされた少なくとも1つのキャッシュとを含むデータ処理装置であって、前記データ処理装置はさらに
処理されるべき前記機密処理のセクションを検出するように構成された制御ロジックであって、また、前記セクションの検出に応答してまた前記セクションの処理を開始または再開するのに先立って、前記少なくとも1つのキャッシュ内の前記機密処理の前記セクションにより要求される前記機密処理ローディング情報によりさもなければ立ち退かされる、前記少なくともキャッシュのロケーションの記憶された情報を立ち退かせる前記制御ロジックが構成されている前記データ処理装置。 - 前記データ処理装置が更にインディケータ値ストアを含み、前記制御ロジックは、前記セクションの処理の開始に応答して、前記インディケータ値ストア内に所定の値を記憶し、また前記セクションの処理を完了するのに応答して、前記インディケータ値ストア内に異なった値を記憶するように構成されている請求項18記載のデータ記憶装置。
- 前記データ処理装置は、さらに複数のルックアップ・フラッグを記憶するように構成するようにスコアボードを含み、前記制御ロジックが前記セキュア・モードで処理を開始するのに先立って、前記複数のルックアップ・フラッグを第1所定値へセットし、前記プロセッサにより前記複数のセキュア処理の1つのセキュリティ・クリティカル・セクションの処理を開始または再開するのに先立って:
前記対応するルックアップ・フラッグが前記第1所定値にセットされるときに、前記少なくとも1つのキャッシュにおいて、前記機密処理の前記セキュリティ・クリティカル・セクションがデータを要求する前記複数のルックアップ・テーブルの少なくとも1つに記憶して、前記対応するルックアップ・フラッグを第2所定値へセットし、
前記対応するルックアップ・フラッグが第2所定値へセットされるならば、前記少なくとも1つのキャッシュへ前記情報を記憶しない、請求項18記載のデータ処理装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0708506A GB2448907B (en) | 2007-05-02 | 2007-05-02 | Reducng information leakage between processes sharing a cache |
GB0708506.1 | 2007-05-02 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008276778A true JP2008276778A (ja) | 2008-11-13 |
JP2008276778A5 JP2008276778A5 (ja) | 2012-04-19 |
JP5081056B2 JP5081056B2 (ja) | 2012-11-21 |
Family
ID=38198618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008119461A Expired - Fee Related JP5081056B2 (ja) | 2007-05-02 | 2008-05-01 | キャッシュ共用処理間の情報漏洩削減 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8549325B2 (ja) |
JP (1) | JP5081056B2 (ja) |
CN (1) | CN101303721B (ja) |
GB (1) | GB2448907B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013544380A (ja) * | 2010-08-06 | 2013-12-12 | アルカテル−ルーセント | コンピュータ・メモリを管理する方法、対応するコンピュータ・プログラム製品、およびそのためのデータ・ストレージ・デバイス |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8553876B1 (en) * | 2007-10-23 | 2013-10-08 | Oracle America, Inc. | High performance cryptography on chip multithreading processors |
US9058180B2 (en) * | 2009-06-29 | 2015-06-16 | Oracle America, Inc. | Unified high-frequency out-of-order pick queue with support for triggering early issue of speculative instructions |
US8850573B1 (en) * | 2010-04-14 | 2014-09-30 | Google Inc. | Computing device with untrusted user execution mode |
US9110838B2 (en) | 2013-07-31 | 2015-08-18 | Honeywell International Inc. | Apparatus and method for synchronizing dynamic process data across redundant input/output modules |
US9824225B1 (en) * | 2013-09-20 | 2017-11-21 | EMC IP Holding Company LLC | Protecting virtual machines processing sensitive information |
CN104778415B (zh) * | 2015-02-06 | 2018-02-27 | 北京北信源软件股份有限公司 | 一种基于计算机行为的数据防泄露系统及方法 |
CN107004098B (zh) * | 2015-05-28 | 2020-10-16 | 宇龙计算机通信科技(深圳)有限公司 | 一种系统切换方法、装置和终端 |
GB2540543B (en) * | 2015-07-20 | 2020-03-11 | Advanced Risc Mach Ltd | Graphics processing |
CN105677581A (zh) * | 2016-01-05 | 2016-06-15 | 上海斐讯数据通信技术有限公司 | 一种内存访问装置和方法 |
CN109670312A (zh) | 2017-10-13 | 2019-04-23 | 华为技术有限公司 | 安全控制方法及计算机系统 |
CN110059482A (zh) * | 2019-04-26 | 2019-07-26 | 海光信息技术有限公司 | 独占缓存空间单元的独占更新方法及相关装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216012A (ja) * | 2005-02-04 | 2006-08-17 | Arm Ltd | メモリへのアクセスを制御するためのデータ処理装置および方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3733695B2 (ja) * | 1997-02-05 | 2006-01-11 | 富士ゼロックス株式会社 | データベース管理システム |
US6014757A (en) * | 1997-12-19 | 2000-01-11 | Bull Hn Information Systems Inc. | Fast domain switch and error recovery in a secure CPU architecture |
US6397301B1 (en) * | 1999-12-29 | 2002-05-28 | Intel Corporation | Preventing access to secure area of a cache |
JP3503638B1 (ja) * | 2002-09-26 | 2004-03-08 | 日本電気株式会社 | 暗号装置及び暗号プログラム |
EP1563388A2 (en) | 2002-11-18 | 2005-08-17 | ARM Limited | Secure memory for protecting against malicious programs |
US7171539B2 (en) * | 2002-11-18 | 2007-01-30 | Arm Limited | Apparatus and method for controlling access to a memory |
US7739521B2 (en) * | 2003-09-18 | 2010-06-15 | Intel Corporation | Method of obscuring cryptographic computations |
EP1870814B1 (en) * | 2006-06-19 | 2014-08-13 | Texas Instruments France | Method and apparatus for secure demand paging for processor devices |
US8332653B2 (en) * | 2004-10-22 | 2012-12-11 | Broadcom Corporation | Secure processing environment |
US7996644B2 (en) * | 2004-12-29 | 2011-08-09 | Intel Corporation | Fair sharing of a cache in a multi-core/multi-threaded processor by dynamically partitioning of the cache |
-
2007
- 2007-05-02 GB GB0708506A patent/GB2448907B/en not_active Expired - Fee Related
-
2008
- 2008-04-30 CN CN2008101287107A patent/CN101303721B/zh not_active Expired - Fee Related
- 2008-05-01 JP JP2008119461A patent/JP5081056B2/ja not_active Expired - Fee Related
- 2008-05-02 US US12/149,525 patent/US8549325B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216012A (ja) * | 2005-02-04 | 2006-08-17 | Arm Ltd | メモリへのアクセスを制御するためのデータ処理装置および方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013544380A (ja) * | 2010-08-06 | 2013-12-12 | アルカテル−ルーセント | コンピュータ・メモリを管理する方法、対応するコンピュータ・プログラム製品、およびそのためのデータ・ストレージ・デバイス |
Also Published As
Publication number | Publication date |
---|---|
US20080288789A1 (en) | 2008-11-20 |
US8549325B2 (en) | 2013-10-01 |
JP5081056B2 (ja) | 2012-11-21 |
GB2448907B (en) | 2011-07-27 |
GB2448907A (en) | 2008-11-05 |
GB0708506D0 (en) | 2007-06-13 |
CN101303721A (zh) | 2008-11-12 |
CN101303721B (zh) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5081056B2 (ja) | キャッシュ共用処理間の情報漏洩削減 | |
KR102713620B1 (ko) | 분기 예측회로에 대한 입력의 인코딩 | |
JP4872001B2 (ja) | メモリ・アクセス安全性管理 | |
JP5179257B2 (ja) | キャッシュメモリの中の制御データの修正 | |
US9524240B2 (en) | Obscuring memory access patterns in conjunction with deadlock detection or avoidance | |
US20190163902A1 (en) | Encoding of input to storage circuitry | |
JP5581403B2 (ja) | メモリのセキュア領域および非セキュア領域へのセキュアモードページテーブルデータの格納 | |
JP6402034B2 (ja) | コンピュータ内の情報を安全に保つシステム及び方法 | |
US7673152B2 (en) | Microprocessor with program and data protection function under multi-task environment | |
US9298894B2 (en) | Cache structure for a computer system providing support for secure objects | |
US20040003273A1 (en) | Sleep protection | |
EP1939752B1 (en) | Obscuring memory access patterns | |
JP2008276778A5 (ja) | ||
JP2009163738A (ja) | 非安全アプリケーションへの安全サービスの提供 | |
US20150205732A1 (en) | Seamlessly encrypting memory regions to protect against hardware-based attacks | |
CN112818327A (zh) | 基于TrustZone的用户级代码和数据安全可信保护方法及装置 | |
JP6944444B2 (ja) | メモリアクセス命令 | |
CN116108454B (zh) | 内存页面管理方法及装置 | |
CN115905108A (zh) | 一种用于risc-v芯片的iopmp架构实现方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111003 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120104 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120110 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120203 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120208 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20120305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120627 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120831 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |