JP2008252074A - 光電変換装置及び光電変換システム並びにその駆動方法 - Google Patents

Abstract

【課題】光電変換装置の非動作時にＸ線、宇宙線などによる出力信号の劣化を抑制する。
【解決手段】光電変換装置は、光電変換素子と、ゲートが前記光電変換素子の出力端に電気的に接続され、ドレインに電源電圧が印加される増幅トランジスタと、一端が前記光電変換素子の出力端と前記増幅トランジスタのゲートとを結ぶ電気経路に電気的に接続され、他端が前記電源電圧よりも小さい電圧を前記他端に供給可能なノードに電気的に接続されたスイッチ素子と、前記ノードにより供給される電圧を制御するとともに、前記スイッチ素子のオンオフ状態を制御する制御手段とを備え、記制御手段は、前記光電変換素子の光電変換による信号を利用しない期間内に、前記電源電圧よりも小さい電圧を前記ノードが前記スイッチ素子の前記他端に供給するように制御するとともに、前記スイッチ素子をオンにする。
【選択図】図１

Description

本発明は、光電変換装置及び光電変換システム並びにその駆動方法に関し、特に、ＰＮ接合又はＭＯＳトランジスタを有する光電変換装置及び光電変換システム並びにその駆動方法に関する。

自然界に存在するＸ線や宇宙線又はＸ線を利用した医療機器などから発せられるＸ線により、センサーの光電変換を行うＰＮ接合部などにおいて結晶欠陥が増加する。

そして、時間の経過とともにその欠陥量が増大しセンサーを長期に使用すると、その性能を維持できないということがあった。

従来、上記の劣化を防ぐ方法としては、特許文献１に記載されるような半導体をある所定の温度に保存するものであった。

しかし、特許文献１に示された技術では、所定の温度下に保存することは現実的ではないという問題があった。

また、一般にＭＯＳ型半導体素子は放射線を照射されると、そのゲート酸化膜中で電子正孔ペアが発生し、シリコン−シリコン酸化膜界面に移動した正孔が界面に補足され蓄積されるという現象が発生する。

その結果、閾値電圧の変動などの支障を起こすことが分かっている。

特許文献２には、放射線照射下で、素子が使用されていないときに電源線又は信号線をグランド電位にすることで、放射線により発生する電荷がアニール効果により放出される技術が開示されている。

しかし、特許文献２の技術では、光電変換素子に接続される信号線の電位をグランド電位にした場合、電位印加後に光電変換動作を行うと、光電変換素子により発生する電子により信号線の電位は負になり信号線に接続される出力回路から信号が得られなくなる。そのため、撮像を行なえないということがあった。

また、特許文献３に記載された技術は、画素中の光電変換素子以外の各端子を駆動回路及び光電変換素子の占有面積によって決定される時間以上の間、ある電位で固定するというものである。

しかし、特許文献３に示された技術では、撮像装置の電源がｏｆｆとなった後では端子の電位を固定することはできない。そのため撮像装置が使用されていない期間では、Ｘ線による劣化が抑制できないだけでなく、光電変換素子がそのような電位の固定から除外されているため光電変換素子に掛かる電界は緩和されず、Ｘ線による劣化防止は望めない。

さらに、特許文献４に記載された技術は、光電変換素子の一部を構成する真性半導体層中に留まっているホールを履き出すために、通常のリセット電位とは異なるリフレッシュ電位を光電変換素子の一端に印加するものである。

しかし、特許文献４に示された技術では、リフレッシュ電位は、光電変換素子の他の端子に対し負の電位を与え、０ではない大きさの電界を光電変換素子に印加するため、やはりＸ線による劣化を防止するものとはならない。

また、特許文献５は、以下のような技術を開示している。すなわち、固体撮像装置のすべての端子がオープン状態の時、画素部とＣＣＤ間の転送電極とその下の酸化膜に加えられる電界をゼロにする。ＣＣＤの画素部が放射線の照射を受けた場合でも、イオン損傷により閾値シフトや半導体／酸化膜境界の界面準位の増大を抑制する。

しかしながら、この技術は画素に増幅ＭＯＳトランジスタなどを有する増幅型の光電変換装置の画素回路構成における放射線の照射による劣化防止については前提としていない。
特開２００２−１１４２７６号公報 特開昭５７−１６２３５８号公報 特開２００１−１１１０２０号公報 特開２００５−１７５５２６号公報 特開平１１−１７１６０号公報

光電変換素子を利用した光電変換装置では、リーク電流の増加は出力信号の品質に大きな影響を与えるため、可能な限りリーク電流の発生を抑えることが必要である。

光電変換素子がＰＮ接合を含んで構成されている場合には、Ｘ線や宇宙線による欠陥はＰＮ接合に印加されている電界の大きさに依存することが実験の結果明らかになっている。

通常の光電変換装置は、その外部又は内部の寄生容量を用いて、回路に印加される電圧が安定して供給される場合にその動作も安定に動作するように設計されている。ほとんどの光電変換装置には数十μＦという大きな外部容量が電源端子、ＧＮＤ端子などの端子間に接続されている。

一方、光電変換素子で生成した信号電荷に基づく信号を処理するアナログ回路は、その安定動作を目的にほとんどが定電流バイアスされており、電源電圧の大小に依存せず、一定の電流が処理回路に供給されている。

この定電流回路は、電源電圧がある値以下になるとその動作を停止し、停止した後は、その電源、ＧＮＤ間の抵抗値が非常に高くなる特徴がある。

したがって、光電変換装置が非動作の期間中には、ある値の電圧まではその消費電流によって放電され電源端子電圧が低下するが、定電流回路の動作が停止する電圧以下からは電圧が維持される傾向にある。

また、光電変換部は、元来高いインピーダンス状態で使用する必要がある。そのため、光電変換装置の動作が停止した後はその寄生容量などによる電荷によって、非常に長い時間、光電変換部のＰＮ接合には電界が印加されたままとなる場合もあり、Ｘ線による接合劣化する場合もある。

また、画素の構成要素であるＭＯＳトランジスタのゲート電位は、電源オフするたびに必ずグランド電位になるように制御されていることはほとんどない。このような場合には、電源オフした後にＭＯＳトランジスタのゲート−ドレイン及びゲート−ソースに電界が印加されつづけることになる。その結果、ＭＯＳトランジスタのゲートとソース（もしくはドレイン）と間にかかる電界によりホットキャリアが生じ、ゲート酸化膜中にトラップされて固定的なノイズが発生したり、基板ノイズ電流が発生したりしうる。

そこで、本発明は、光電変換装置の非動作時にＸ線、宇宙線などによる出力信号の劣化を抑制することを目的とする。

本発明の第１側面に係る光電変換装置は、光電変換素子と、ゲートが前記光電変換素子の出力端に電気的に接続され、ドレインに電源電圧が印加される増幅トランジスタと、一端が前記光電変換素子の出力端と前記増幅トランジスタのゲートとを結ぶ電気経路に電気的に接続され、他端が前記電源電圧よりも小さい電圧を前記他端に供給可能なノードに電気的に接続されたスイッチ素子と、前記ノードにより供給される電圧を制御するとともに、前記スイッチ素子のオンオフ状態を制御する制御手段とを備え、記制御手段は、前記光電変換素子の光電変換による信号を利用しない期間内に、前記電源電圧よりも小さい電圧を前記ノードが前記スイッチ素子の前記他端に供給するように制御するとともに、前記スイッチ素子をオンにすることを特徴とする。

本発明の第２側面に係る光電変換装置の駆動方法は、光電変換素子と、ゲートが前記光電変換素子の出力端に電気的に接続され、ソースに電源電圧が印加される増幅トランジスタと、を備える光電変換装置の駆動方法であって、前記光電変換素子の光電変換による信号を利用しない期間を設定する工程と、少なくとも前記期間内に、前記電源電圧よりも小さい電圧を前記光電変換素子の出力端と前記増幅トランジスタのゲートとを結ぶ電気経路に印加する工程とを含むことを特徴とする。

本発明の第３側面に係る光電変換システムの駆動方法は、光電変換素子と、ゲートが前記光電変換素子の出力端に電気的に接続され、ソースに電源電圧が印加される増幅トランジスタと、を備える光電変換装置と、前記光電変換装置への電源供給を制御する制御装置と、を有する光電変換システムの駆動方法であって、前記制御装置から前記光電変換装置へ電源供給を遮断するためのトリガパルス又は前記光電変換素子による信号の処理が終了したことを示すパルスを受信する工程と、前記受信する工程で前記受信したパルスに応じて、前記電源電圧よりも小さい電圧を前記光電変換素子の出力端と前記増幅トランジスタのゲートとを結ぶ電気経路に印加する工程と、を含むことを特徴とする。

本発明によれば、〜ことができる。

以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。

ＭＯＳ型の光電変換装置は、半導体基板に配されたＰＮ接合及びＭＯＳトランジスタを用いて構成されている。このＰＮ接合、ＭＯＳトランジスタのうち、最も放射線等の影響を受けやすいのは非動作時にフローティング状態となる高インピーダンスなノードに接続されたものである。高インピーダンスノードとしては、光電変換素子で発生した電荷を容量に保持するような構成において、容量の一端子が該当する。電圧に変換等する場合に画素回路の一部にソースフォロワを有する増幅型の光電変換装置における高インピーダンスのノードとは、ソースフォロワの入力ノードが該当する。加えて、その高インピーダンスのノードは、光電変換により電荷が発生しその電荷を入力ノードに転送して電圧に変換する過程で通過する電気経路に電気的に接続された全てのノードが該当する。したがって、ソースフォロワの入力ノードに接続される半導体領域が最も放射線等の影響を受けやすい。そのような半導体領域は、例えば、光電変換素子の電荷蓄積領域、フローティングディフュージョン領域（以下、ＦＤ領域とする）、転送スイッチのソース領域、ドレイン領域、リセットスイッチのソース領域などである。

本発明においては、このような高インピーダンスノードに接続されるＰＮ接合等に対して印加される外部電界を好ましくはゼロにするためのバイアス供給スイッチを設ける。このバイアス供給スイッチにより、ソースフォロワの入力ノードに接続される半導体領域（第１の半導体領域）と、この第１の半導体領域とＰＮ接合を構成する半導体領域（第２の半導体領域）とに印加される外部電圧を０にすることが可能となる。つまりこのバイアス供給スイッチはＰＮ接合等に印加される外部電界を緩和させる機能を有している。バイアス供給スイッチは、光電変換装置の非動作時に導通させる。

ここでバイアス供給スイッチにより外部電界を緩和するわけであるが、必ずしも外部電界をゼロにする必要はない。少なくとも信号読み出し動作、リセット動作などの光電変換素子の光電変換による信号が利用される期間内（動作時）にソースフォロワの入力ノードに印加される電界よりも、小さい電界であれば良い。具体的には、画素を構成するＭＯＳトランジスタのオフセット等の画像信号におけるノイズ信号を光電変換により生成する信号から減算することによりノイズを抑制する構成において説明する。この構成においては、ソースフォロワの入力ノードの電位状態として、リセットトランジスタによりＦＤ領域にリセット電圧が供給された状態及び、光電変換素子からＦＤ領域へ電荷が読み出された状態が考えられる。この画素駆動において、上述した駆動された画素における第１の半導体領域及び第２の半導体領域に印加される外部電界に比べて、バイアス供給スイッチにより印加される電界が小さくなるようにすればよい。

次にバイアス供給スイッチの動作に関して説明する。

図７に、本発明の好適な実施の形態に係る光電変換システムの概略図を示す。７００は光電変換装置である。７０１は光電変換領域であり、複数の画素が配されている。７０２は画素の信号を読み出すための周辺回路である。周辺回路７０２により画素は駆動される。更に具体的には水平シフトレジスタ、垂直シフトレジスタを示すブロックであり、そのシフト動作が終了した段階で駆動終了パルスを発生する。駆動終了パルス（処理が終了したことを示すパルス）を受信して、光電変換領域７０１内の画素のＰＮ接合にかかる外部電圧を小さくするためのスイッチを動作させるパルスを発生させることができる。

７０３は光電変換装置７００の電源供給回路である。駆動終了パルスを受信したことに応じて、電源供給回路７０３から光電変換領域７０１及び周辺回路７０２に電源を供給することにより光電変換装置７００は光電変換動作を行なう。７０４は制御装置である。電源供給回路７０３は、制御装置７０４から制御パルスを受信して電源供給を行う。上述したバイアス供給スイッチは、制御装置７０４から電源供給を遮断するために供給されるトリガパルスに基づいて導通が制御される。

光電変換装置の動作時、つまり光電変換装置に電源が定常的に供給されている期間においては、バイアス供給スイッチを非導通とすることで通常動作には支障がでないように制御する。

またこのバイアス供給スイッチは、画素駆動に必要なスイッチを流用することで、新たなスイッチを光電変換領域に設けることなく、電界緩和機能を果たすことが可能となるよう構成する。具体的にはリセットスイッチを用いることができる。

さらに、ＭＯＳトランジスタのゲートを駆動するロジック回路動作を、ゲート電位が電源オフになる直前にＭＯＳトランジスタのチャネル電位に等しくなるように制御することでＭＯＳトランジスタの酸化膜に印加される電界をゼロにしてもよい。

次に、印加される電界と光電変換装置の欠陥量との関係について説明する。図６は、ＰＮ接合又はＭＯＳトランジスタのゲート−ドレイン間、ゲート−ソース間に印加される電界による光電変換装置の欠陥量としてリーク電流を測定したグラフである。

図６において、縦軸は欠陥量を示すリーク電流値で、横軸はＸ線、宇宙線の曝射総量を示す。参照記号ＡはＰＮ接合等にバイアスが印加されていない状態、参照記号Ｂはバイアスが印加されている状態である。状態Ａでは、状態Ｂに比べて劣化が抑制されていることがわかる。

図６においてＡと記述された曲線は本発明の好適な実施の形態に係る駆動方法によるもので、接合に印加される電界をＢの状態に比べて小さくした場合であり、具体的にはゼロである。Ａの場合に比べ、結晶欠陥によるリーク電流が減少していることがわかる。

したがって本発明によれば、光電変換素子の光電変換による信号を利用しない期間において、上述したＰＮ接合等に印加されるバイアスを、画素駆動時に対して小さくしておくことにより結晶欠陥を抑制することが可能となる。

以下具体的な実施形態を挙げて本発明に関して詳細に説明する。しかし本発明はこれら実施形態に限定されるものではなく、本発明の概念を超えない限りで、変形、組み合わせ可能なものである。

（第１の実施の形態）
図１は、本発明の好適な第１の実施形態としての光電変換装置の画素部を示す回路図である。信号電荷として電子を用いる場合について説明する。

図１において、１は光電変換素子として機能するフォトダイオードである。２は光電変換により生じた電荷に基づく信号を低出力インピーダンスで出力するためのソースフォロワ回路の一部を構成する増幅トランジスタである。増幅トランジスタ２は、ゲートがフォトダイオード１の出力端に電気的に接続され、ソースに電源電圧が印加されている。３は増幅トランジスタ２の出力信号を共通信号線（図示せず）に出力するための選択スイッチである。４はリセットスイッチである。リセットスイッチ４は、一端がフォトダイオード１の出力端と増幅トランジスタ２のゲートとを結ぶ電気経路に電気的に接続され、他端が後述するノード７に電気的に接続されたスイッチ素子である。５は上述したソースフォロワ回路の一部を構成するバイアス用定電流源である。６はフォトダイオード１の電荷を増幅トランジスタ２に転送する転送スイッチである。７はソースフォロワ回路の入力ノードにリセット電圧を印加するためのノードである。ノード７は、電源電圧と、電源電圧よりも小さい電圧（例えば、接地電圧）と、が切り替え可能に構成され、いずれかの電圧を供給可能である。ここで転送スイッチ６、リセットスイッチ４、選択スイッチ３、増幅トランジスタ２としては、例えば、ＭＯＳトランジスタを用いることができる。またソースフォロワの入力ノードとして機能するのは、増幅トランジスタ２のゲートである。リセットスイッチ４のオンオフ状態及びノード７の電圧は、制御手段として制御装置７０４（図７参照）により制御される。本実施形態においては上述したバイアス供給スイッチとしてリセットスイッチ４を用いている。

図８に図１で説明した画素の一部の断面図を示す。８０１は第１導電型（Ｎ型）の半導体基板、８０２は第２導電型（Ｐ型）の半導体領域である。８０３はＮ型の半導体領域である。図に示すようにＮ型半導体領域８０３はＰ型半導体領域８０２とＰＮ接合を構成し、光電変換素子となるフォトダイオード１を構成している。また、Ｎ型半導体領域８０３は信号電荷の蓄積を行なうため電荷蓄積領域ともいえる。８０４はＮ型のＦＤ領域８０４である。ＦＤ領域８０４は増幅トランジスタ２（不図示）のゲート電極と電気的に接続されている。またＮ型半導体領域８０３はソースフォロワの入力ノードと転送スイッチ６を介して電気的に接続されている。

８０５は電荷蓄積領域として機能するＮ型半導体領域８０３の電荷をＦＤ領域８０４に転送するための転送スイッチ６のゲートである。８０３、８０４、８０５により転送スイッチ６を構成している。８０６はリセットスイッチ４のＮ型のソース、ドレイン領域である。８０７はリセットスイッチ４のゲートである。その他に図示しない増幅トランジスタ２、選択スイッチ３等が配されている。

８０８はＰ型半導体領域８０２に基準電圧（接地電圧）を供給するためのＰ型半導体領域である。また８０９はリセットスイッチ４のドレインに電圧を供給するための配線である。８１０はＰ型半導体領域８０８に基準電圧（接地電圧）を供給するための配線である。

図１及び図８より高インピーダンスノードとなるソースフォロワの入力ノードに電気的に接続されるのは、Ｎ型半導体領域８０３及び、転送スイッチ６、リセットスイッチ４である。したがってこれらに対してバイアス供給スイッチにより電界を緩和する。

図２にノード７に電圧を供給するバイアス回路の一例を示す。ノード７に上述した配線８０９（図８参照）が接続されている。１１はＦＤ領域８０４（図８参照）をリセットするための電圧を供給するためのリセット電源である。１２はノード７にリセット電圧を出力するためのスイッチである。１３はノード７に接地電圧を供給するためのスイッチである。本実施形態においては、リセットスイッチ４のドレイン領域８０６（図８参照）に供給する電界緩和用の電圧を、Ｐ型半導体領域８０２に供給される基準電圧（接地電圧）に等しくしている。

図５は、本実施の形態における動作タイミングを示すタイミングチャートである。

１２は図２のスイッチ１２の制御端子に供給されるパルス、１３は図２のスイッチ１３の制御端子に供給されるパルス、４は図１のリセットスイッチ４の制御端子に供給されるパルス、６は図１の転送スイッチ６の制御端子に供給されるパルスである。これらは、制御端子がハイレベルの信号を受けた際に、全てＨｉｇｈパルスでアクティブとなり導通する。また電源遮断パルスとは図７において制御装置７０４から電源供給回路７０３に供給されるパルスである。このパルスにより光電変換装置７００に対する電源供給が遮断される。（図２のスイッチ１２がオフしてスイッチ１３がオンした後、）光電変換装置に対しての電源供給が遮断される状態になる直前（図５の期間Ａ））に、バイアス供給スイッチ（リセットスイッチ４）を導通させる。このとき図２の回路は、光電変換素子を構成するＰ型半導体領域８０２に供給される基準電圧と等しい電圧（接地電圧）を選択するとともに、ノード７経由で領域８０６へ供給する。そして、リセットスイッチ４と転送スイッチ６を導通させる期間の少なくとも一部が、図２のスイッチ１３を導通させてｎ型の半導体領域８０４，８０３へ電圧を供給する期間と重なるように制御する。

このようにすることで、フォトダイオード１のＰＮ接合電界や、リセットスイッチ４及び転送スイッチ６のソース−ウェル間ＰＮ接合、ドレイン−ウェル間ＰＮ接合の電界を緩和できる、あるいは、０にできる（図５の期間Ｂ）。

また、リセットスイッチ４及び転送スイッチ６のＭＯＳスイッチのゲートを駆動するロジック回路（図示せず）のファンクション設定を、図５の期間Ａにグランド電位となるように設定する。ただし、スイッチがＰＭＯＳトランジスタの場合は電源電位に設定する。

本実施形態によれば、光電変換装置の非動作時にＸ線、宇宙線などによる出力信号の劣化を抑制することが可能となる。また、増幅型の光電変換装置の画素において通常用いられるリセットスイッチを用い、リセットスイッチのドレインに供給される電圧をリセット用電圧と、電界緩和用電圧とを切り替えることによりバイアス供給スイッチとして機能させた。したがって、特別の構成を付加することなく上述の効果を得ることが可能となる。

なお、期間Ｂにおいて、図５に示されるように、かかる電圧が変動しないようにｐ−ｎ接合を保護する保護回路（図示せず）がアクティブになっても良い。

（第２の実施の形態）
図３は、本発明の好適な第２の実施形態としての光電変換装置の画素部を示す回路図である。光電変換回路に新たにバイアス供給スイッチを配置する例である。図１と同様の構成については同様の符号を付し、詳細な説明は省略する。

図３において、８はバイアス供給スイッチ、９はバイアス供給スイッチ８を駆動する端子である。バイアス供給スイッチ８はフォトダイオード１を構成するＰ型半導体領域及びＮ型半導体領域にかかる外部電圧を低減することが可能なようにＰ型半導体領域及びＮ型半導体領域とを接続している。

光電変換装置が非動作となる前に端子９にバイアス供給スイッチ８を導通させるパルスを供給することでバイアス供給スイッチ８を導通させる。それと同時に、転送スイッチ６を導通させるための別のパルスがその制御端子に供給されるようにすることにより、転送スイッチ６を導通させる。これにより、フォトダイオード１を構成するＰＮ接合、転送スイッチ６及びリセットスイッチ４のソース−ウエル間、転送スイッチ６のドレイン−ウェル間のＰＮ接合にかかる外部電界をゼロにすることが可能となる。

また本実施形態における駆動は実施形態１と同様に行なうことができる。つまり、端子９に供給されるパルス（図５のパルス４と同様のパルス）は、図７で説明した制御装置７０４からの電源遮断パルスに基づいて生成される。フォトダイオード１のＰ型半導体領域と接続されるバイアス供給スイッチの端子９は、画素領域のウエルコンタクト用の配線に接続することによりＰ型半導体領域と同電位とすることが可能である。

本実施形態によっても、フォトダイオード１のＰＮ接合電界や、リセットスイッチ４及び転送スイッチ６のソース−ウェル間ＰＮ接合、ドレイン−ウェル間ＰＮ接合の電界を緩和できる、あるいは、０にできる。このため、光電変換装置の非動作時にＸ線、宇宙線などによる出力信号の劣化を抑制することが可能となる。

（第３の実施の形態）
図４は、本発明の好適な第３の実施形態としての光電変換装置の画素部を示す回路図である。

第２の実施形態ではバイアス供給スイッチ８がフォトダイオード１及び転送スイッチ６と並列に電気的に接続されたのに対し、本実施形態では、バイアス供給スイッチ８が増幅トランジスタ２のゲートと接地配線との間に電気的に接続されている。

本実施の形態では、光電変換装置の非動作の直前に転送スイッチ６とバイアス供給スイッチ８を同時に導通させることで、フォトダイオード１のＰＮ接合電界をゼロにすることが可能となる。これにより、フォトダイオード１のＰＮ接合電界や、リセットスイッチ４及び転送スイッチ６のソース−ウェル間ＰＮ接合、ドレイン−ウェル間ＰＮ接合の電界を緩和できる、あるいは、０にできる。

また本実施形態における駆動に関しては実施形態１と同様に行なうことができる。つまり、端子９に供給されるパルス（図５のパルス４と同様のパルス）は、図７で説明した制御装置７０４からの電源遮断パルスに基づいて生成される。

本実施形態によっても、フォトダイオード１のＰＮ接合電界や、リセットスイッチ４及び転送スイッチ６のソース−ウェル間ＰＮ接合、ドレイン−ウェル間ＰＮ接合の電界を緩和できる、あるいは、０にできる。このため、光電変換装置の非動作時にＸ線、宇宙線などによる出力信号の劣化を抑制することが可能となる。

以上、本発明について詳細に説明した。上述したようにこれら実施形態に限定されるものではない。たとえば、信号電荷を電子として説明したが、各半導体領域の導電型を反対導電型とすることで正孔を信号電荷に用いることもできる。さらに、転送スイッチを設けた構成に関して説明したが、フォトダイオードの電荷蓄積領域が、ソースフォロワの入力ノードにスイッチを介さず直接接続されている構成に対しても適用可能である。この場合には少なくともフォトダイオードに印加される電界を緩和するような構成をとればよい。つまりフォトダイオードを構成するＰ型半導体領域及びＮ型半導体領域にかかる外部電圧を低減するスイッチを設けることにより本発明の効果は得られる。

本発明は、カメラのセンサーなどに使用される光電変換装置に利用可能である。

本発明の好適な第１の実施形態に係る光電変換装置の画素部を示す回路図である。 本発明の好適な実施形態に係るマルチプレックススイッチを示す回路図である。 本発明の好適な第２の実施形態に係る光電変換装置の画素部を示す回路図である。 本発明の好適な第３の実施形態に係る光電変換装置の画素部を示す回路図である。 本発明の好適な実施形態に係る動作タイミングを示すタイミングチャートである。 ＰＮ接合又はＭＯＳトランジスタのゲート−ドレイン、ソース間にかかる電界によってセンサーの欠陥量をリーク電流の形で測定した例を示すグラフである。 本発明の好適な実施の形態に係る光電変換システムの概略図である。 図１で説明した画素の一部の断面図である。

符号の説明

７００ 光電変換装置

Claims (11)

1. 光電変換素子と、
   ゲートが前記光電変換素子の出力端に電気的に接続され、ドレインに電源電圧が印加される増幅トランジスタと、
   一端が前記光電変換素子の出力端と前記増幅トランジスタのゲートとを結ぶ電気経路に電気的に接続され、他端が前記電源電圧よりも小さい電圧を前記他端に供給可能なノードに電気的に接続されたスイッチ素子と、
   前記ノードにより供給される電圧を制御するとともに、前記スイッチ素子のオンオフ状態を制御する制御手段と、
   を備え、
   前記制御手段は、前記光電変換素子の光電変換による信号を利用しない期間内に、前記電源電圧よりも小さい電圧を前記ノードが前記スイッチ素子の前記他端に供給するように制御するとともに、前記スイッチ素子をオンにする
   ことを特徴とする光電変換装置。
2. 前記制御手段は、前記電源電圧と前記電源電圧よりも小さい電圧とが切り替え可能なように構成され、前記電源電圧及び前記電源電圧よりも小さい電圧のいずれかを、前記ノードが前記スイッチ素子の前記他端に供給するように制御する
   ことを特徴とする請求項１に記載の光電変換装置。
3. 前記光電変換素子の出力端と前記増幅トランジスタのゲートとの間に、前記光電変換素子で発生した電荷を前記増幅トランジスタのゲートに転送する転送スイッチをさらに備え、
   前記スイッチ素子の一端は、前記光電変換素子の出力端と前記転送スイッチとの間に電気的に接続されている
   ことを特徴とする請求項１に記載の光電変換装置。
4. 前記光電変換素子の出力端と前記増幅トランジスタのゲートとの間に、前記光電変換素子で発生した電荷を前記増幅トランジスタのゲートに転送する転送スイッチをさらに備え、
   前記スイッチ素子の一端は、前記転送スイッチの出力端と前記増幅トランジスタのゲートとの間に電気的に接続されている
   ことを特徴とする請求項１に記載の光電変換装置。
5. 前記電源電圧よりも小さい電圧は、接地電圧である
   ことを特徴とする請求項１に記載の光電変換装置。
6. 前記スイッチ素子の他端は、接地配線に接続されている
   ことを特徴とする請求項１に記載の光電変換装置。
7. 光電変換素子と、ゲートが前記光電変換素子の出力端に電気的に接続され、ソースに電源電圧が印加される増幅トランジスタと、を備える光電変換装置の駆動方法であって、
   前記光電変換素子の光電変換による信号を利用しない期間を設定する工程と、
   少なくとも前記期間内に、前記電源電圧よりも小さい電圧を前記光電変換素子の出力端と前記増幅トランジスタのゲートとを結ぶ電気経路に印加する工程と、
   を含む
   ことを特徴とする光電変換装置の駆動方法。
8. 前記印加する工程では、前記電源電圧よりも小さい電圧が、前記期間の直前に印加される
   ことを特徴とする請求項７に記載の光電変換装置の駆動方法。
9. 前記設定する工程では、前記期間は、前記光電変換装置への電源遮断パルスをトリガとして設定される
   ことを特徴とする請求項６に記載の光電変換装置の駆動方法。
10. 前記期間は、前記光電変換装置から信号を読み出すための水平シフトレジスタの駆動終了パルスをトリガとして設定される
    ことを特徴とする請求項６に記載の光電変換装置の駆動方法。
11. 光電変換素子と、ゲートが前記光電変換素子の出力端に電気的に接続され、ソースに電源電圧が印加される増幅トランジスタと、を備える光電変換装置と、前記光電変換装置への電源供給を制御する制御装置と、を有する光電変換システムの駆動方法であって、
    前記制御装置から前記光電変換装置へ電源供給を遮断するためのトリガパルス又は前記光電変換素子による信号の処理が終了したことを示すパルスを受信する工程と、
    前記受信する工程で前記受信したパルスに応じて、前記電源電圧よりも小さい電圧を前記光電変換素子の出力端と前記増幅トランジスタのゲートとを結ぶ電気経路に印加する工程と、
    を含む
    ことを特徴とする光電変換システムの駆動方法。

Images