JP2008241783A - Display device and driving method thereof and electronic equipment - Google Patents

Display device and driving method thereof and electronic equipment Download PDF

Info

Publication number
JP2008241783A
JP2008241783A JP2007078220A JP2007078220A JP2008241783A JP 2008241783 A JP2008241783 A JP 2008241783A JP 2007078220 A JP2007078220 A JP 2007078220A JP 2007078220 A JP2007078220 A JP 2007078220A JP 2008241783 A JP2008241783 A JP 2008241783A
Authority
JP
Japan
Prior art keywords
potential
line
signal
driving transistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007078220A
Other languages
Japanese (ja)
Inventor
Katsuhide Uchino
勝秀 内野
Tetsuo Yamamoto
哲郎 山本
Yukito Iida
幸人 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007078220A priority Critical patent/JP2008241783A/en
Publication of JP2008241783A publication Critical patent/JP2008241783A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress shading resulting from fluctuation in a writing period in a display device having mobility compensation functions for each pixel. <P>SOLUTION: A transistor T1 for sampling is turned on between when a control pulse supplied from a scanner 4 for control to a scanning line WS falls and when it rises, samples signal potential from a signal line SL to write it in holding capacity C1, negatively feeds back drive current flowing in a transistor T2 for driving at that time to the holding capacity C1 and thus, applies compensation of the mobility of the transistor T2 for driving to the signal potential written in the holding capacity C1. The transistor T2 for driving flows drive current according to the compensated signal potential to emit light. A scanner 4 for control supplies the control pulse to the scanning line WS while rise and fall of the control pulse are dulled beforehand. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を備えた電子機器に関する。   The present invention relates to an active matrix display device using a light emitting element for a pixel and a driving method thereof. Further, the present invention relates to an electronic device provided with such a display device.

発光素子として有機ELデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ELデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ELデバイスは印加電圧が10V以下で駆動するため低消費電力である。また有機ELデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ELデバイスの応答速度は数μs程度と非常に高速であるので、動画表示時の残像が発生しない。   In recent years, development of flat self-luminous display devices using organic EL devices as light-emitting elements has become active. An organic EL device is a device that utilizes the phenomenon of light emission when an electric field is applied to an organic thin film. Since the organic EL device is driven at an applied voltage of 10 V or less, it has low power consumption. In addition, since the organic EL device is a self-luminous element that emits light, it does not require an illumination member and can be easily reduced in weight and thickness. Furthermore, since the response speed of the organic EL device is as high as several μs, an afterimage does not occur when displaying a moving image.

有機ELデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献1ないし6に記載されている。
特開2003−255856 特開2003−271095 特開2004−133240 特開2004−029791 特開2004−093682 特開2006‐215213
Among planar self-luminous display devices that use organic EL devices as pixels, active matrix display devices in which thin film transistors are integrated and formed as driving elements in each pixel are particularly active. An active matrix type flat self-luminous display device is described in, for example, Patent Documents 1 to 6 below.
JP 2003-255856 A JP 2003-271095 A JP 2004-133240 A JP 2004-029791 A JP 2004-093682 A JP 2006-215213 A

図25は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部1と周辺の駆動部とで構成されている。駆動部は水平セレクタ3とライトスキャナ4を備えている。画素アレイ部1は列状の信号線SLと行状の走査線WSを備えている。各信号線SLと走査線WSの交差する部分に画素2が配されている。図では理解を容易にするため、1個の画素2のみを表してある。ライトスキャナ4はシフトレジスタを備えており、外部から供給されるクロック信号ckに応じて動作し同じく外部から供給されるスタートパルスspを順次転送することで、走査線WSに順次制御信号を出力する。水平セレクタ3はライトスキャナ4側の線順次走査に合わせて映像信号を信号線SLに供給する。   FIG. 25 is a schematic circuit diagram showing an example of a conventional active matrix display device. The display device includes a pixel array unit 1 and peripheral driving units. The drive unit includes a horizontal selector 3 and a write scanner 4. The pixel array unit 1 includes columnar signal lines SL and row-shaped scanning lines WS. Pixels 2 are arranged at the intersections between the signal lines SL and the scanning lines WS. In the figure, only one pixel 2 is shown for easy understanding. The write scanner 4 includes a shift register, operates in response to an externally supplied clock signal ck, and sequentially transfers start pulses sp supplied from the outside, thereby sequentially outputting control signals to the scanning lines WS. . The horizontal selector 3 supplies a video signal to the signal line SL in accordance with the line sequential scanning on the write scanner 4 side.

画素2はサンプリング用トランジスタT1と駆動用トランジスタT2と保持容量C1と発光素子ELとで構成されている。駆動用トランジスタT2はPチャネル型であり、そのソースは電源ラインに接続し、そのドレインは発光素子ELに接続している。駆動用トランジスタT2のゲートはサンプリング用トランジスタT1を介して信号線SLに接続している。サンプリング用トランジスタT1はライトスキャナ4から供給される制御信号に応じて導通し、信号線SLから供給される映像信号をサンプリングして保持容量C1に書き込む。駆動用トランジスタT2は保持容量C1に書き込まれた映像信号をゲート電圧Vgsとしてそのゲートに受け、ドレイン電流Idsを発光素子ELに流す。これにより発光素子ELは映像信号に応じた輝度で発光する。ゲート電圧Vgsは、ソースを基準にしたゲートの電位を表している。   The pixel 2 includes a sampling transistor T1, a driving transistor T2, a storage capacitor C1, and a light emitting element EL. The driving transistor T2 is a P-channel type, its source is connected to the power supply line, and its drain is connected to the light emitting element EL. The gate of the driving transistor T2 is connected to the signal line SL via the sampling transistor T1. The sampling transistor T1 is turned on in response to the control signal supplied from the write scanner 4, samples the video signal supplied from the signal line SL, and writes it to the holding capacitor C1. The driving transistor T2 receives the video signal written in the storage capacitor C1 as the gate voltage Vgs at the gate thereof, and causes the drain current Ids to flow through the light emitting element EL. As a result, the light emitting element EL emits light with a luminance corresponding to the video signal. The gate voltage Vgs represents the gate potential with reference to the source.

駆動用トランジスタT2は飽和領域で動作し、ゲート電圧Vgsとドレイン電流Idsの関係は以下の特性式で表される。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)
ここでμは駆動用トランジスタの移動度、Wは駆動用トランジスタのチャネル幅、Lは同じくチャネル長、Coxは同じく単位面積あたりのゲート絶縁膜容量、Vthは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタT2は飽和領域で動作するとき、ゲート電圧Vgsに応じてドレイン電流Idsを供給する定電流源として機能する。
The driving transistor T2 operates in the saturation region, and the relationship between the gate voltage Vgs and the drain current Ids is expressed by the following characteristic equation.
Ids = (1/2) μ (W / L) Cox (Vgs−Vth) 2
Here, μ is the mobility of the driving transistor, W is the channel width of the driving transistor, L is the channel length, Cox is the gate insulating film capacitance per unit area, and Vth is the threshold voltage. As is apparent from this characteristic equation, when the driving transistor T2 operates in the saturation region, it functions as a constant current source that supplies the drain current Ids according to the gate voltage Vgs.

図26は、発光素子ELの電圧/電流特性を示すグラフである。横軸にアノード電圧Vを示し、縦軸に駆動電流Idsをとってある。なお発光素子ELのアノード電圧は駆動用トランジスタT2のドレイン電圧となっている。発光素子ELは電流/電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Idsが一定であってもアノード電圧(ドレイン電圧)Vが変化してくる。その点、図25に示した画素回路2は駆動用トランジスタT2が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Vgsに応じた駆動電流Idsを流すことができるので、発光素子ELの特性経時変化に関わらず発光輝度を一定に保つことが可能である。   FIG. 26 is a graph showing voltage / current characteristics of the light emitting element EL. The horizontal axis represents the anode voltage V, and the vertical axis represents the drive current Ids. The anode voltage of the light emitting element EL is the drain voltage of the driving transistor T2. In the light emitting element EL, the current / voltage characteristics change with time, and the characteristic curve tends to fall with time. For this reason, the anode voltage (drain voltage) V changes even if the drive current Ids is constant. In that respect, the pixel circuit 2 shown in FIG. 25 operates in the saturation region of the driving transistor T2, and can drive the driving current Ids corresponding to the voltage Vgs at the gate regardless of the fluctuation of the drain voltage. It is possible to keep the light emission luminance constant regardless of the change in the characteristics over time.

図27は、従来の画素回路の他の例を示す回路図である。先に示した図25の画素回路と異なる点は、駆動用トランジスタT2がPチャネル型からNチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをNチャネル型にすることが有利である場合が多い。   FIG. 27 is a circuit diagram showing another example of a conventional pixel circuit. A difference from the pixel circuit shown in FIG. 25 is that the driving transistor T2 is changed from the P-channel type to the N-channel type. In the circuit manufacturing process, it is often advantageous to make all the transistors constituting the pixel N-channel type.

しかしながら図27の回路構成では、駆動用トランジスタT2がNチャネル型であるため、そのドレインが電源ラインに接続する一方、ソースSが発光素子ELのアノードに接続することになる。従って発光素子ELの特性が経時変化した場合、ソースSの電位に影響が現れるため、Vgsが変動し駆動用トランジスタT2が供給するドレイン電流Idsが経時的に変化してしまう。このため発光素子ELの輝度が経時的に変化する。また駆動用トランジスタT2の閾電圧Vthや移動度μも画素毎にばらつく。これらのパラメータVthやμは前述したトランジスタ特性式に含まれるため、Vgsが一定でもIdsが変化してしまう。そのため、画素毎にばらつく駆動用トランジスタのVthを補正する機能(閾電圧補正機能)を組み込んだ表示装置が提案されており、例えば前述の特許文献3に開示がある。また画素毎にばらつく駆動用トランジスタT2の移動度を補正する機能(移動度補正機能)を組み込んだ表示装置も知られており、例えば特許文献6に開示がある。   However, in the circuit configuration of FIG. 27, since the driving transistor T2 is an N-channel type, its drain is connected to the power supply line, while its source S is connected to the anode of the light emitting element EL. Therefore, when the characteristics of the light emitting element EL change with time, the potential of the source S is affected, so that Vgs changes and the drain current Ids supplied by the driving transistor T2 changes with time. For this reason, the luminance of the light emitting element EL changes with time. Further, the threshold voltage Vth and mobility μ of the driving transistor T2 also vary from pixel to pixel. Since these parameters Vth and μ are included in the transistor characteristic equation described above, Ids changes even if Vgs is constant. Therefore, a display device incorporating a function (threshold voltage correction function) for correcting Vth of a driving transistor that varies from pixel to pixel has been proposed. A display device incorporating a function (mobility correction function) for correcting the mobility of the driving transistor T2 that varies from pixel to pixel is also known.

従来の移動度補正機能を備えた表示装置は、映像信号をサンプリングして保持容量に書き込むサンプリング期間(書き込み期間)に移動度を補正している。具体的には、映像信号の書き込み期間中に駆動用トランジスタT2に流れる駆動電流を保持容量に負帰還し、以って駆動用トランジスタT2の移動度に対する補正を保持容量C1に書き込まれた信号電位にかけている。   A display device having a conventional mobility correction function corrects mobility in a sampling period (writing period) in which a video signal is sampled and written in a storage capacitor. Specifically, during the video signal writing period, the driving current flowing through the driving transistor T2 is negatively fed back to the holding capacitor, and thus the signal potential written to the holding capacitor C1 is corrected for the mobility of the driving transistor T2. I am going to.

ここで書き込み期間が一定であれば、各画素に対して精度良く移動度補正をかけることが出来る。しかしながら現実にはサンプリング用トランジスタT1のゲートに印加する制御信号の波形が走査線を伝搬する過程で鈍るため、映像信号の書き込み期間は走査線に沿った水平方向に変動が生じてしまう。この書き込み期間の変動により移動度補正に誤差が生じ、これが原因で画面の横方向に沿った輝度ムラ(シェーディング)が現れるという課題がある。   Here, if the writing period is constant, the mobility correction can be applied to each pixel with high accuracy. However, in reality, since the waveform of the control signal applied to the gate of the sampling transistor T1 is dull in the process of propagating through the scanning line, the video signal writing period varies in the horizontal direction along the scanning line. There is a problem that an error occurs in the mobility correction due to the change in the writing period, and this causes luminance unevenness (shading) along the horizontal direction of the screen.

上述した従来の技術に鑑み、本発明は少なくとも移動度補正機能を画素毎に備えた表示装置において、書き込み期間の変動に起因するシェーディングを抑制することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、所定の給電線とを備え、前記駆動部は、各走査線に順次制御パルスを出力し、画素を行単位で線順次走査する制御用スキャナと、該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、前記サンプリング用トランジスタは、該信号線に供給された映像信号が信号電位にある時間帯に、該制御用スキャナから該走査線に供給された制御パルスが立ち上ってから立ち下がるまでの間オンし、該信号線から信号電位をサンプリングして該保持容量に書き込むとともに、その時該駆動用トランジスタに流れる駆動電流を該保持容量に負帰還し、以って該駆動用トランジスタの移動度に対する補正を該保持容量に書き込まれた信号電位にかけ、前記駆動用トランジスタは、該補正のかけられた信号電位に応じた駆動電流を該発光素子に流して発光させ、前記制御用スキャナは、あらかじめ該制御パルスの立ち上がりと立下りをなまらせた状態で該走査線に供給することを特徴とする。   In view of the above-described conventional technology, an object of the present invention is to suppress shading caused by a change in a writing period in a display device having at least a mobility correction function for each pixel. In order to achieve this purpose, the following measures were taken. That is, the present invention comprises a pixel array section and a drive section for driving the pixel array section, and the pixel array section has a matrix-like arrangement in which row-shaped scanning lines and column-shaped signal lines are arranged at the intersecting portions. The drive unit includes a pixel and a predetermined power supply line, and the drive unit sequentially outputs a control pulse to each scanning line and scans the pixel line by line in units of rows, and in a column shape in accordance with the line sequential scanning. A signal selector that supplies a signal potential to be a video signal and a reference potential to the signal line, and the pixel includes a light emitting element, a sampling transistor, a driving transistor, and a storage capacitor, and the sampling transistor Has its gate connected to the scanning line, one of its source and drain connected to the signal line, the other connected to the gate of the driving transistor, and the driving transistor has its source and drain connected. One of the screens is connected to the light emitting element, the other is connected to the feeder line, and the storage capacitor is connected between the source and gate of the driving transistor, the sampling transistor Is turned on from the time when the control pulse supplied from the control scanner to the scanning line rises to the time when the video signal supplied to the signal line is at the signal potential. The signal potential is sampled and written to the holding capacitor, and at that time, the driving current flowing through the driving transistor is negatively fed back to the holding capacitor, so that the correction for the mobility of the driving transistor is written to the holding capacitor. The driving transistor causes the driving current corresponding to the corrected signal potential to flow through the light emitting element to emit light, and the control scanner And supplying to the scanning line in a state in which blunted the rise and fall of Luo beforehand control pulses.

好ましくは前記制御用スキャナは、該保持容量に信号電位が保持された時点で該制御パルスを立ち下げ、該サンプリング用トランジスタをオフして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持する。又前記駆動部は、該線順次走査に合わせて行状の各給電線に第1電位と第2電位で切り換わる電源電圧を供給する電源スキャナを含んでおり、前記電源スキャナは、該サンプリング用トランジスタが信号電位をサンプリングする前に、第1タイミングで該給電線を第1電位から第2電位に切り換え、前記制御用スキャナは、同じく該サンプリング用トランジスタが信号電位をサンプリングする前に、第2タイミングで別の制御パルスを出力して該サンプリング用トランジスタをオンして該信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該駆動用トランジスタのソースを第2電位にセットし、前記電源スキャナは、該第2タイミングの後の第3タイミングで、該給電線を第2電位から第1電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持しておく。   Preferably, the control scanner lowers the control pulse when the signal potential is held in the holding capacitor, turns off the sampling transistor, and electrically disconnects the gate of the driving transistor from the signal line. Thus, the gate potential is linked to the change in the source potential of the driving transistor, and the voltage between the gate and the source is kept constant. The driving unit includes a power supply scanner that supplies a power supply voltage that is switched between a first potential and a second potential to each of the row power supply lines in accordance with the line sequential scanning, and the power supply scanner includes the sampling transistor. Before the signal potential is sampled, the power supply line is switched from the first potential to the second potential at the first timing, and the control scanner also performs the second timing before the sampling transistor samples the signal potential. To output another control pulse to turn on the sampling transistor, apply a reference potential from the signal line to the gate of the driving transistor, set the source of the driving transistor to a second potential, and The scanner switches the feeder line from the second potential to the first potential at the third timing after the second timing, and A voltage corresponding to the threshold voltage of the transistor holds in the holding capacitor.

本発明によれば、サンプリング用トランジスタが制御パルスに応答してオンしている書き込み期間に、駆動用トランジスタに流れる駆動電流を保持容量に負帰還して、駆動用トランジスタの移動度補正を行っている。その際、書き込み期間を規定する制御用パルスを予め鈍らせた状態で走査線に供給している。仮に鈍りの無い矩形波形の制御パルスを走査線に供給すると、配線抵抗や配線容量の影響を受け走査線を伝搬する過程で制御パルスの立上りや立下りが大きく鈍り、走査線の左右で書き込み期間に変動が生じてしまう。本発明では予め立上り波形や立下り波形が鈍った制御パルスを走査線に供給することで、伝搬過程に生じる波形の歪が緩和され、波形鈍りは抑制される。もともと波形に鈍りのある制御パルスは伝搬過程でもそれほど大きな影響を受けず、走査線の左右で制御パルスの波形に大差は生じない。従って書き込み期間にも差が生じないため、画面の水平方向(横方向)に沿ったシェーディングを防ぐことが出来、画面のユニフォーミティが改善される。   According to the present invention, during the writing period in which the sampling transistor is turned on in response to the control pulse, the drive current flowing in the drive transistor is negatively fed back to the storage capacitor, and the mobility of the drive transistor is corrected. Yes. At that time, the control pulse for defining the writing period is supplied to the scanning line in a state of being blunted in advance. If a rectangular control pulse with no dullness is supplied to the scan line, the rise and fall of the control pulse are greatly blunted in the process of propagating through the scan line due to the influence of wiring resistance and capacitance, and the writing period on the left and right of the scan line Will change. In the present invention, by supplying a control pulse having a dull rising waveform or falling waveform to the scanning line in advance, distortion of the waveform generated in the propagation process is alleviated and waveform dullness is suppressed. The control pulse having a dull waveform is not affected so much in the propagation process, and there is no great difference in the waveform of the control pulse on the left and right of the scanning line. Accordingly, since there is no difference in the writing period, shading along the horizontal direction (horizontal direction) of the screen can be prevented, and the uniformity of the screen is improved.

以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部1とこれを駆動する駆動部(3,4,5)とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線SLと、両者が交差する部分に配された行列状の画素2と、各画素2の各行に対応して配された給電線DSとを備えている。駆動部(3,4,5)は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査する制御用スキャナ(ライトスキャナ)4と、この線順次走査に合わせて各給電線DSに第1電位と第2電位で切換る電源電圧を供給する電源スキャナ(ドライブスキャナ)5と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する信号セレクタ(水平セレクタ)3とを備えている。なおライトスキャナ4は外部から供給されるクロック信号WSckに応じて動作し同じく外部から供給されるスタートパルスWSspを順次転送することで、各走査線WSに制御信号を出力している。ドライブスキャナ5は外部から供給されるクロック信号DSckに応じて動作し、同じく外部から供給されるスタートパルスDSspを順次転送することで、給電線DSの電位を線順次で切換えている。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing the overall configuration of a display device according to the present invention. As shown in the figure, the display device includes a pixel array unit 1 and driving units (3, 4, 5) for driving the pixel array unit 1. The pixel array unit 1 includes a row-like scanning line WS, a column-like signal line SL, a matrix-like pixel 2 arranged at a portion where both intersect, and a supply corresponding to each row of each pixel 2. And an electric wire DS. The drive unit (3, 4, 5) supplies a control signal to each scanning line WS sequentially to scan the pixels 2 line-sequentially in units of rows, and a control scanner (write scanner) 4 in accordance with this line-sequential scanning. A power supply scanner (drive scanner) 5 for supplying a power supply voltage to be switched between the first potential and the second potential to each power supply line DS, and a signal potential that becomes a video signal on the column-shaped signal line SL in accordance with the line sequential scanning. And a signal selector (horizontal selector) 3 for supplying a reference potential. The write scanner 4 operates in response to a clock signal WSck supplied from the outside, and sequentially transfers start pulses WSsp supplied from the outside, thereby outputting a control signal to each scanning line WS. The drive scanner 5 operates in response to a clock signal DSck supplied from outside, and sequentially transfers start pulses DSsp supplied from the outside, thereby switching the potential of the power supply line DS line-sequentially.

図2は、図1に示した表示装置に含まれる画素2の具体的な構成を示す回路図である。図示するように本画素回路2は、有機ELデバイスなどで代表される2端子型(ダイオード型)の発光素子ELと、Nチャネル型のサンプリング用トランジスタT1と、同じくNチャネル型の駆動用トランジスタT2と、薄膜タイプの保持容量C1とで構成されている。サンプリング用トランジスタT1はそのゲートが走査線WSに接続し、そのソース及びドレインの一方が信号線SLに接続し、他方が駆動用トランジスタT2のゲートGに接続している。駆動用トランジスタT2は、そのソース及びドレインの一方が発光素子ELに接続し、他方が給電線DSに接続している。本形態は駆動用トランジスタT2がNチャネル側であり、発光素子ELの発光時におけるドレイン側が給電線DSに接続し、ソースS側が発光素子ELのアノード側に接続している。発光素子ELのカソードは所定のカソード電位Vcatに固定されている。保持容量C1は駆動用トランジスタT2のソースSとゲートGとの間に接続している。かかる構成を有する画素2に対して、制御用スキャナ(ライトスキャナ)4は、走査線WSを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素2を行単位で線順次走査する。電源スキャナ(ドライブスキャナ)5は、線順次走査に合わせて各給電線DSに第1電位Vccと第2電位Vssで切換る電源電圧を供給している。信号セレクタ(水平セレクタ)3は、線順次走査に合わせて列状の信号線SLに映像信号となる信号電位Vsigと基準電位Vofsを供給している。   FIG. 2 is a circuit diagram showing a specific configuration of the pixel 2 included in the display device shown in FIG. As shown in the figure, the pixel circuit 2 includes a two-terminal (diode type) light emitting element EL represented by an organic EL device, an N-channel sampling transistor T1, and an N-channel driving transistor T2. And a thin film type storage capacitor C1. The sampling transistor T1 has its gate connected to the scanning line WS, one of its source and drain connected to the signal line SL, and the other connected to the gate G of the driving transistor T2. One of the source and the drain of the driving transistor T2 is connected to the light emitting element EL, and the other is connected to the power supply line DS. In this embodiment, the driving transistor T2 is on the N channel side, the drain side when the light emitting element EL emits light is connected to the power supply line DS, and the source S side is connected to the anode side of the light emitting element EL. The cathode of the light emitting element EL is fixed at a predetermined cathode potential Vcat. The storage capacitor C1 is connected between the source S and the gate G of the driving transistor T2. For the pixel 2 having such a configuration, the control scanner (write scanner) 4 sequentially outputs a control signal by switching the scanning line WS between a low potential and a high potential, and the pixels 2 are line-sequentially in units of rows. Scan. The power supply scanner (drive scanner) 5 supplies a power supply voltage to be switched between the first potential Vcc and the second potential Vss to each power supply line DS in accordance with line sequential scanning. The signal selector (horizontal selector) 3 supplies a signal potential Vsig and a reference potential Vofs, which are video signals, to the column-shaped signal lines SL in accordance with line sequential scanning.

かかる構成において、サンプリング用トランジスタT1は、信号線SLに供給された映像信号が信号電位Vsigにある時間帯に、制御用スキャナ(ライトスキャナ)4から走査線WSに供給された制御パルスが立上ってから立下るまでの間オンし、信号線SLから信号電位Vsigをサンプリングして保持容量C1に書き込むと共に、そのとき駆動用トランジスタT2に流れる駆動電流を保持容量C1に負帰還し、以って駆動用トランジスタT2の移動度μに対する補正を保持容量C1に書き込まれた信号電位にかける。その際制御用スキャナ4は、予め制御パルスの立上りと立下りを鈍らせた状態で走査線WSに供給している。本発明では予め立上り波形や立下り波形が鈍った制御パルスを走査線WSに供給することで、伝搬過程に生じる波形の歪が緩和され、波形鈍りは抑制される。もともと波形に鈍りのある制御パルスは伝搬過程でもそれほど大きな影響を受けず、走査線WSの左右で制御パルスの波形に大差は生じない。従って書き込み期間にも差が生じないため、画面の水平方向(横方向)に沿ったシェーディングを防ぐことが出来、画面のユニフォーミティが改善される。   In such a configuration, the sampling transistor T1 has a control pulse that is supplied from the control scanner (write scanner) 4 to the scanning line WS rises in a time zone in which the video signal supplied to the signal line SL is at the signal potential Vsig. The signal potential Vsig is sampled from the signal line SL and written to the holding capacitor C1, and the driving current flowing through the driving transistor T2 at that time is negatively fed back to the holding capacitor C1. Thus, the correction for the mobility μ of the driving transistor T2 is applied to the signal potential written in the storage capacitor C1. At that time, the control scanner 4 supplies the scanning line WS with the rising and falling edges of the control pulse previously blunted. In the present invention, by supplying a control pulse having a dull rising waveform or falling waveform to the scanning line WS in advance, distortion of the waveform generated in the propagation process is alleviated and waveform dullness is suppressed. The control pulse having a dull waveform is not affected so much even in the propagation process, and there is no great difference in the waveform of the control pulse on the left and right of the scanning line WS. Accordingly, since there is no difference in the writing period, shading along the horizontal direction (horizontal direction) of the screen can be prevented, and the uniformity of the screen is improved.

図2に示した画素回路は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ(ドライブスキャナ)5はサンプリング用トランジスタT1が信号電位Vsigをサンプリングする前に、第1タイミングで給電線DSを第1電位Vccから第2電位Vssに切り換える。制御用スキャナ(ライトスキャナ)4は、同じくサンプリング用トランジスタT1が信号電位Vsigをサンプリングする前に、第2タイミングでサンプリング用トランジスタT1を導通させて信号線SLから基準電位Vofsを駆動用トランジスタT2のゲートGに印加すると共に、発光時における駆動用トランジスタT2のソースSを第2電位Vssにセットする。電源スキャナ(ドライブスキャナ)5は、第2タイミングの後の第3タイミングで、給電線DSを第2電位Vssから第1電位Vccに切り換えて、駆動用トランジスタT2の閾電圧Vthに相当する電圧を保持容量C1に保持しておく。かかる閾電圧補正機能より、本表示装置は画素毎にばらつく駆動用トランジスタT2の閾電圧Vthの影響をキャンセルすることができる。なお、第1タイミングと第2タイミングの前後は問わない。   The pixel circuit shown in FIG. 2 has a threshold voltage correction function in addition to the mobility correction function described above. That is, the power supply scanner (drive scanner) 5 switches the power supply line DS from the first potential Vcc to the second potential Vss at the first timing before the sampling transistor T1 samples the signal potential Vsig. Similarly, before the sampling transistor T1 samples the signal potential Vsig, the control scanner (write scanner) 4 conducts the sampling transistor T1 at the second timing to supply the reference potential Vofs from the signal line SL to the driving transistor T2. While being applied to the gate G, the source S of the driving transistor T2 at the time of light emission is set to the second potential Vss. The power supply scanner (drive scanner) 5 switches the power supply line DS from the second potential Vss to the first potential Vcc at a third timing after the second timing, and sets a voltage corresponding to the threshold voltage Vth of the driving transistor T2. It is held in the holding capacitor C1. With this threshold voltage correction function, the display device can cancel the influence of the threshold voltage Vth of the driving transistor T2 that varies from pixel to pixel. Note that the timing before and after the first timing and the second timing does not matter.

図2に示した画素回路2はさらにブートストラップ機能も備えている。即ちライトスキャナ4は、保持容量C1に信号電位Vsigが保持された時点で、サンプリング用トランジスタT1を非導通状態にして駆動用トランジスタT2のゲートGを信号線SLから電気的に切り離し、以って駆動用トランジスタT2のソース電位の変動にゲート電位が連動しゲートGとソースS間の電圧Vgsを一定に維持する。発光素子ELの電流/電圧特性が経時変動しても、ゲート電圧Vgsを一定に維持することができ、輝度の変化が生じない。   The pixel circuit 2 shown in FIG. 2 further has a bootstrap function. That is, when the signal potential Vsig is held in the holding capacitor C1, the write scanner 4 turns off the sampling transistor T1 to electrically disconnect the gate G of the driving transistor T2 from the signal line SL. The gate potential is interlocked with the change in the source potential of the driving transistor T2, and the voltage Vgs between the gate G and the source S is maintained constant. Even if the current / voltage characteristics of the light emitting element EL change with time, the gate voltage Vgs can be kept constant, and the luminance does not change.

図3は、図2に示した画素の動作説明に供するタイミングチャートである。なおこのタイミングチャートは一例であって、図2に示した画素回路の制御シーケンスは図3のタイミングチャートに限られるものではない。このタイミングチャートは時間軸を共通にして、走査線WSの電位変化、給電線DSの電位変化、信号線SLの電位変化を表してある。走査線WSの電位変化は制御信号を表し、サンプリング用トランジスタT1の開閉制御を行っている。給電線DSの電位変化は、電源電圧Vcc,Vssの切換えを表している。また信号線SLの電位変化は入力信号の信号電位Vsigと基準電位Vofsの切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタT2のゲートG及びソースSの電位変化も表している。前述したようにゲートGとソースSの電位差がVgsである。   FIG. 3 is a timing chart for explaining the operation of the pixel shown in FIG. This timing chart is an example, and the control sequence of the pixel circuit shown in FIG. 2 is not limited to the timing chart of FIG. This timing chart shows a change in the potential of the scanning line WS, a change in the potential of the power supply line DS, and a change in the potential of the signal line SL with a common time axis. The potential change of the scanning line WS represents a control signal, and the opening / closing control of the sampling transistor T1 is performed. The change in the potential of the power supply line DS represents switching between the power supply voltages Vcc and Vss. Further, the potential change of the signal line SL represents switching between the signal potential Vsig of the input signal and the reference potential Vofs. In parallel with these potential changes, the potential changes of the gate G and the source S of the driving transistor T2 are also shown. As described above, the potential difference between the gate G and the source S is Vgs.

このタイミングチャートは画素の動作の遷移に合わせて期間を(1)〜(7)のように便宜的に区切ってある。当該フィールドに入る直前の期間(1)では発光素子ELが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間(2)で給電線DSを第1電位Vccから第2電位Vssに切り換える。次の期間(3)に進み入力信号をVsigからVofsに切り換える。さらに次の期間(4)でサンプリングトランジスタT1をオンする。この期間(2)〜(4)で駆動用トランジスタT2のゲート電圧及び発光時におけるソース電圧を初期化する。その期間(2)〜(4)は閾電圧補正のための準備期間であり、駆動用トランジスタT2のゲートGがVofsに初期化される一方、ソースSがVssに初期化される。続いて閾値補正期間(5)で実際に閾電圧補正動作が行われ、駆動用トランジスタT2のゲートGとソースSとの間に閾電圧Vthに相当する電圧が保持される。実際にはVthに相当する電圧が、駆動用トランジスタT2のゲートGとソースSとの間に接続された保持容量C1に書き込まれることになる。この後書き込み期間/移動度補正期間(6)に進む。ここで映像信号の信号電位VsigがVthに足し込まれる形で保持容量C1に書き込まれると共に、移動度補正用の電圧ΔVが保持容量C1に保持された電圧から差し引かれる。この書き込み期間/移動度補正期間(6)では、信号線SLが信号電位Vsigにある時間帯にサンプリング用トランジスタT1を導通状態にする必要がある。この後発光期間(7)に進み、信号電位Vsigに応じた輝度で発光素子が発光する。その際信号電位Vsigは閾電圧Vthに相当する電圧と移動度補正用の電圧ΔVとによって調整されているため、発光素子ELの発光輝度は駆動用トランジスタT2の閾電圧Vthや移動度μのばらつきの影響を受けることはない。なお発光期間(7)の最初でブートストラップ動作が行われ、駆動用トランジスタT2のゲートG/ソースS間電圧Vgsを一定に維持したまま、駆動用トランジスタT2のゲート電位及びソース電位が上昇する。   In this timing chart, the periods are divided for convenience as (1) to (7) in accordance with the transition of the operation of the pixel. In the period (1) immediately before entering the field, the light emitting element EL is in a light emitting state. After that, a new field of line sequential scanning is entered, and in the first period (2), the feeder line DS is switched from the first potential Vcc to the second potential Vss. In the next period (3), the input signal is switched from Vsig to Vofs. Further, the sampling transistor T1 is turned on in the next period (4). During this period (2) to (4), the gate voltage of the driving transistor T2 and the source voltage during light emission are initialized. Periods (2) to (4) are preparation periods for threshold voltage correction. The gate G of the driving transistor T2 is initialized to Vofs, while the source S is initialized to Vss. Subsequently, a threshold voltage correction operation is actually performed in the threshold correction period (5), and a voltage corresponding to the threshold voltage Vth is held between the gate G and the source S of the driving transistor T2. Actually, a voltage corresponding to Vth is written in the holding capacitor C1 connected between the gate G and the source S of the driving transistor T2. Thereafter, the process proceeds to the writing period / mobility correction period (6). Here, the signal potential Vsig of the video signal is written into the storage capacitor C1 in a form added to Vth, and the mobility correction voltage ΔV is subtracted from the voltage held in the storage capacitor C1. In the writing period / mobility correction period (6), the sampling transistor T1 needs to be turned on in a time zone in which the signal line SL is at the signal potential Vsig. Thereafter, the process proceeds to the light emission period (7), and the light emitting element emits light with a luminance corresponding to the signal potential Vsig. At that time, since the signal potential Vsig is adjusted by a voltage corresponding to the threshold voltage Vth and the mobility correction voltage ΔV, the light emission luminance of the light emitting element EL varies in the threshold voltage Vth and mobility μ of the driving transistor T2. Will not be affected. Note that a bootstrap operation is performed at the beginning of the light emission period (7), and the gate potential and the source potential of the driving transistor T2 rise while the gate G / source S voltage Vgs of the driving transistor T2 is kept constant.

引き続き図4〜図11を参照して、図2に示した画素回路の動作を詳細に説明する。まず図4に示したように発光期間(1)では、電源電位がVccにセットされ、サンプリング用トランジスタT1はオフしている。このとき駆動用トランジスタT2は飽和領域で動作するようにセットされているため、発光素子ELに流れる駆動電流Idsは駆動用トランジスタT2のゲートG/ソースS間に印加される電圧Vgsに応じて、前述したトランジスタ特性式で示される値を取る。   The operation of the pixel circuit shown in FIG. 2 will be described in detail with reference to FIGS. First, as shown in FIG. 4, in the light emission period (1), the power supply potential is set to Vcc, and the sampling transistor T1 is turned off. At this time, since the driving transistor T2 is set so as to operate in the saturation region, the driving current Ids flowing through the light emitting element EL depends on the voltage Vgs applied between the gate G and the source S of the driving transistor T2. The value shown by the transistor characteristic equation described above is taken.

続いて図5に示すように準備期間(2),(3)に入ると給電線(電源ライン)の電位をVssにする。このときVssは発光素子ELの閾電圧Vthelとカソード電圧Vcatの和よりも小さくなるように設定している。即ちVss<Vthel+Vcatであるので、発光素子ELは消灯し、電源ライン側が駆動用トランジスタT2のソースとなる。このとき発光素子ELのアノードはVssに充電される。   Subsequently, as shown in FIG. 5, when the preparation periods (2) and (3) are entered, the potential of the power supply line (power supply line) is set to Vss. At this time, Vss is set to be smaller than the sum of the threshold voltage Vthel and the cathode voltage Vcat of the light emitting element EL. That is, since Vss <Vthel + Vcat, the light emitting element EL is turned off, and the power supply line side becomes the source of the driving transistor T2. At this time, the anode of the light emitting element EL is charged to Vss.

さらに図6に示すように次の準備期間(4)に入ると、信号線SLの電位がVofsになる一方サンプリング用トランジスタT1がオンして、駆動用トランジスタT2のゲート電位をVofsとする。この様にして発光時における駆動用トランジスタT2のソースS及びゲートGが初期化され、このときのゲートソース間電圧VgsはVofs−Vssの値となる。Vgs=Vofs−Vssは駆動用トランジスタT2の閾電圧Vthよりも大きな値となるように設定されている。この様にVgs>Vthになるように駆動用トランジスタT2を初期化することで、次に来る閾電圧補正動作の準備が完了する。   Further, as shown in FIG. 6, in the next preparation period (4), the potential of the signal line SL becomes Vofs, while the sampling transistor T1 is turned on, and the gate potential of the driving transistor T2 is set to Vofs. In this way, the source S and the gate G of the driving transistor T2 at the time of light emission are initialized, and the gate-source voltage Vgs at this time becomes a value of Vofs−Vss. Vgs = Vofs−Vss is set to be larger than the threshold voltage Vth of the driving transistor T2. In this way, by initializing the drive transistor T2 so that Vgs> Vth, preparation for the next threshold voltage correction operation is completed.

続いて図7に示すように閾電圧補正期間(5)に進むと、給電線DS(電源ライン)の電位がVccに戻る。電源電圧をVccとすることで発光素子ELのアノードが駆動用トランジスタT2のソースSとなり、図示のように電流が流れる。このとき発光素子ELの等価回路は図示のようにダイオードTelと容量Celの並列接続で表される。アノード電位(即ちソース電位Vss)がVcat+Vthelよりも低いので、ダイオードTelはオフ状態にあり、そこに流れるリーク電流は駆動用トランジスタT2に流れる電流よりもかなり小さい。よって駆動用トランジスタT2に流れる電流はほとんどが保持容量C1と等価容量Celを充電するために使われる。   Subsequently, as shown in FIG. 7, when proceeding to the threshold voltage correction period (5), the potential of the feeder line DS (power supply line) returns to Vcc. By setting the power supply voltage to Vcc, the anode of the light emitting element EL becomes the source S of the driving transistor T2, and a current flows as shown in the figure. At this time, an equivalent circuit of the light emitting element EL is represented by a parallel connection of a diode Tel and a capacitor Cel as shown in the figure. Since the anode potential (that is, the source potential Vss) is lower than Vcat + Vthel, the diode Tel is in the off state, and the leak current flowing therethrough is considerably smaller than the current flowing through the driving transistor T2. Therefore, most of the current flowing through the driving transistor T2 is used to charge the holding capacitor C1 and the equivalent capacitor Cel.

図8は図7に示した閾電圧補正期間(5)における駆動用トランジスタT2のソース電圧の時間変化を表している。図示するように、駆動用トランジスタT2のソース電圧(即ち発光素子ELのアノード電圧)は時間と共にVssから上昇する。閾電圧補正期間(5)が経過すると駆動用トランジスタT2はカットオフし、そのソースSとゲートGとの間の電圧VgsはVthとなる。このときソース電位はVofs−Vthで与えられる。この値Vofs−Vthは依然としてVcat+Vthelよりも低くなっていれば、発光素子ELは遮断状態にある。   FIG. 8 shows the time change of the source voltage of the driving transistor T2 in the threshold voltage correction period (5) shown in FIG. As shown in the figure, the source voltage of the driving transistor T2 (that is, the anode voltage of the light emitting element EL) rises from Vss with time. When the threshold voltage correction period (5) elapses, the driving transistor T2 is cut off, and the voltage Vgs between the source S and the gate G becomes Vth. At this time, the source potential is given by Vofs−Vth. If this value Vofs−Vth is still lower than Vcat + Vthel, the light emitting element EL is in a cut-off state.

次に図9に示すように書き込み期間/移動度補正期間(6)に入ると、サンプリング用トランジスタT1を引き続きオンした状態で信号線SLの電位をVofsからVsigに切り換える。このとき信号電位Vsigは階調に応じた電圧となっている。駆動用トランジスタT2のゲート電位はサンプリング用トランジスタT1をオンしているためVsigとなる。一方ソース電位は電源Vccから電流が流れるため時間と共に上昇していく。この時点でも駆動用トランジスタT2のソース電位が発光素子ELの閾電圧Vthelとカソード電圧Vcatの和を超えていなければ、駆動用トランジスタT2から流れる電流はもっぱら等価容量Celと保持容量C1の充電に使われる。このとき既に駆動用トランジスタT2の閾電圧補正動作は完了しているため、駆動用トランジスタT2が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動用トランジスタT2はこのときの電流量が大きく、ソースの電位上昇分ΔVも大きい。逆に移動度μが小さい場合駆動用トランジスタT2の電流量が小さく、ソースの上昇分ΔVは小さくなる。かかる動作により駆動用トランジスタT2のゲート電圧Vgsは移動度μを反映してΔVだけ圧縮され、移動度補正期間(6)が完了した時点で完全に移動度μを補正したVgsが得られる。   Next, as shown in FIG. 9, in the writing period / mobility correction period (6), the potential of the signal line SL is switched from Vofs to Vsig while the sampling transistor T1 is continuously turned on. At this time, the signal potential Vsig is a voltage corresponding to the gradation. The gate potential of the driving transistor T2 is Vsig because the sampling transistor T1 is turned on. On the other hand, the source potential rises with time because current flows from the power supply Vcc. Even at this time, if the source potential of the driving transistor T2 does not exceed the sum of the threshold voltage Vthel and the cathode voltage Vcat of the light emitting element EL, the current flowing from the driving transistor T2 is exclusively used for charging the equivalent capacitor Cel and the holding capacitor C1. Is called. At this time, since the threshold voltage correction operation of the driving transistor T2 has already been completed, the current flowing through the driving transistor T2 reflects the mobility μ. Specifically, the driving transistor T2 having a high mobility μ has a large amount of current at this time, and the source potential increase ΔV is also large. On the contrary, when the mobility μ is small, the current amount of the driving transistor T2 is small, and the increase ΔV of the source is small. With this operation, the gate voltage Vgs of the driving transistor T2 is compressed by ΔV reflecting the mobility μ, and Vgs with the mobility μ completely corrected is obtained when the mobility correction period (6) is completed.

図10は、上述した移動度補正期間(6)における駆動用トランジスタT2のソース電圧の時間的な変化を示すグラフである。図示するように駆動用トランジスタT2の移動度が大きいとソース電圧は速く上昇し、それだけVgsが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにVgsが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合駆動用トランジスタT2のソース電圧はそれほど速く上昇しないので、Vgsも強く圧縮を受けることはない。したがって移動度μが小さい場合、駆動用トランジスタのVgsは小さい駆動能力を補うように大きな圧縮がかからない。   FIG. 10 is a graph showing temporal changes in the source voltage of the driving transistor T2 during the mobility correction period (6) described above. As shown in the figure, when the mobility of the driving transistor T2 is large, the source voltage rises quickly, and Vgs is compressed accordingly. That is, when the mobility μ is large, Vgs is compressed so as to cancel the influence, and the drive current can be suppressed. On the other hand, when the mobility μ is small, the source voltage of the driving transistor T2 does not rise so fast, so that Vgs is not strongly compressed. Therefore, when the mobility μ is small, Vgs of the driving transistor is not compressed so as to compensate for the small driving capability.

図11は発光期間(7)の動作状態を表している。この発光期間(7)ではサンプリング用トランジスタT1をオフして発光素子ELを発光させる。駆動用トランジスタT2のゲート電圧Vgsは一定に保たれており、駆動用トランジスタT2は前述した特性式に従って一定の電流Ids´を発光素子ELに流す。発光素子ELのアノード電圧(即ち駆動用トランジスタT2のソース電圧)は発光素子ELにIds´という電流が流れるため、Vxまで上昇しこれがVcat+Vthelを超えた時点で発光素子ELが発光する。発光素子ELは発光時間が長くなるとその電流/電圧特性は変化してしまう。そのため図11に示したソースSの電位が変化する。しかしながら駆動用トランジスタT2のゲート電圧Vgsはブートストラップ動作により一定値に保たれているので、発光素子ELに流れる電流Ids´は変化しない。よって発光素子ELの電流/電圧特性が劣化しても、一定の駆動電流Ids´が常に流れていて、発光素子ELの輝度が変化することはない。   FIG. 11 shows an operation state in the light emission period (7). In this light emission period (7), the sampling transistor T1 is turned off to cause the light emitting element EL to emit light. The gate voltage Vgs of the driving transistor T2 is kept constant, and the driving transistor T2 passes a constant current Ids ′ to the light emitting element EL according to the above-described characteristic equation. The anode voltage of the light emitting element EL (that is, the source voltage of the driving transistor T2) flows to the light emitting element EL, so that the current Ids ′ rises to Vx, and the light emitting element EL emits light when this exceeds Vcat + Vthel. The light emitting element EL changes its current / voltage characteristics as the light emission time becomes longer. Therefore, the potential of the source S shown in FIG. 11 changes. However, since the gate voltage Vgs of the driving transistor T2 is maintained at a constant value by the bootstrap operation, the current Ids ′ flowing through the light emitting element EL does not change. Therefore, even if the current / voltage characteristics of the light emitting element EL deteriorate, a constant drive current Ids ′ always flows, and the luminance of the light emitting element EL does not change.

図12は信号書き込み期間/移動度補正期間の動作を表す模式図である。(A)は制御用スキャナに近い側に位置する画素に印加される制御信号波形を表している。換言すると水平に延設された走査線WSの制御信号入力側で観測される波形である。一方(B)は入力側と反対側で観測される制御信号の波形を表している。   FIG. 12 is a schematic diagram showing the operation in the signal writing period / mobility correction period. (A) represents a control signal waveform applied to a pixel located on the side closer to the control scanner. In other words, the waveform is observed on the control signal input side of the scanning line WS extending horizontally. On the other hand, (B) represents the waveform of the control signal observed on the side opposite to the input side.

まず(A)に示すように入力側では、タイミングt0で制御信号が立上りサンプリング用トランジスタT1がオンした後、タイミングt1で信号線SLがVofsからVsigに切換った後タイミングt2で制御信号WSが立下りサンプリング用トランジスタT1がオフするまでの期間(t1‐t2)が前述した書き込み期間/移動度補正期間(6)となっている。入力側では制御信号が劣化しておらず書き込み期間/移動度補正期間(6)は設計仕様通りの時間となっている。   First, as shown in (A), on the input side, after the control signal rises at the timing t0 and the sampling transistor T1 is turned on, the signal line SL is switched from Vofs to Vsig at the timing t1. The period (t1-t2) until the falling sampling transistor T1 is turned off is the above-described writing period / mobility correction period (6). On the input side, the control signal is not deteriorated, and the writing period / mobility correction period (6) is as designed.

これに対し(B)に示した入力と反対側では走査線WSに供給される制御信号が配線抵抗や配線容量の影響を受けて立上り波形や立下り波形が鈍ってしまう。この様に鈍ると書き込み期間/移動度期間の始期t1には影響がないものの、終期に影響が現れ、ずれが生じる。図示の例では、入力側のタイミングt2に対して入力と反対側のタイミングt2´は後方にシフトしてしまう。この様に走査線WSに沿って書き込み期間/移動度補正期間がずれてしまうと、移動度μの補正のかかり具合に差が生じるため、結果的にVgsにばらつきが生じ発光輝度のムラとなって現れる。具体的にはパネルの制御信号入力反対側の方が書き込み時間が長くなってしまうため、画面ではシェーディングとなって現れてしまう。特に信号電位Vsigが最大レベルのとき(即ち白表示のとき)移動度補正期間における駆動用トランジスタのソース電位の上昇量ΔVは大きなものとなる。即ちVsigが高いほど駆動用トランジスタに流れる電流が大きくなり、保持容量に大きな負帰還ΔVがかかるので、その分ソース電位が大きく上昇する。このため特に白表示において書き込み時間のばらつきが顕著に現れ、シェーディングといった画質ムラが生じる。   On the other hand, on the side opposite to the input shown in (B), the control signal supplied to the scanning line WS is affected by the wiring resistance and the wiring capacitance, and the rising waveform and the falling waveform are dull. Such dullness does not affect the start period t1 of the writing period / mobility period, but affects the end period and causes a shift. In the illustrated example, the timing t2 ′ on the opposite side to the input is shifted backward with respect to the timing t2 on the input side. If the writing period / mobility correction period shifts along the scanning line WS in this way, a difference occurs in the degree of correction of the mobility μ, resulting in variations in Vgs, resulting in uneven emission luminance. Appear. Specifically, since the writing time is longer on the side opposite to the control signal input of the panel, it appears as shading on the screen. In particular, when the signal potential Vsig is at the maximum level (that is, when white display is performed), the increase amount ΔV of the source potential of the driving transistor during the mobility correction period is large. That is, as Vsig is higher, the current flowing through the driving transistor is increased, and a large negative feedback ΔV is applied to the storage capacitor, so that the source potential is significantly increased accordingly. For this reason, especially in white display, the variation of the writing time appears remarkably, resulting in image quality unevenness such as shading.

図13は、図3に示した動作シーケンスの変形例を表しており、上述した書き込み期間/移動度補正期間の変動に対処したものである。基本的な制御シーケンスは図3に示した先の制御シーケンスと同様であるが、異なる点は書き込み期間/移動度補正期間の制御タイミングである。本例では閾電圧補正期間(5)の後、準備期間(5a)で一旦走査線WSをローレベルにしサンプリング用トランジスタT1をオフしている。その後書き込み期間/移動度補正期間(6)進み、入力信号がVsigにある時間帯で再び走査線WSをハイレベルとしてサンプリング用トランジスタT1をオンしている。即ち本例ではライトスキャナ4は、信号線SLが信号電位Vsigにある時間帯にサンプリング用トランジスタT1を導通状態とするため、該時間帯より時間幅の短いパルス状の制御信号を走査線WSに出力し、サンプリング用トランジスタT1のゲートに印加してこれを導通状態にしている。   FIG. 13 shows a modification of the operation sequence shown in FIG. 3, and copes with the above-described fluctuation of the writing period / mobility correction period. The basic control sequence is the same as the previous control sequence shown in FIG. 3 except for the control timing of the writing period / mobility correction period. In this example, after the threshold voltage correction period (5), the scanning line WS is once set to the low level in the preparation period (5a), and the sampling transistor T1 is turned off. Thereafter, the writing period / mobility correction period (6) proceeds, and the scanning transistor WS is set to the high level again in the time zone in which the input signal is at Vsig to turn on the sampling transistor T1. In other words, in this example, the write scanner 4 turns on the sampling transistor T1 in the time zone in which the signal line SL is at the signal potential Vsig. Therefore, a pulse-like control signal having a shorter time width than the time zone is applied to the scanning line WS. The signal is output and applied to the gate of the sampling transistor T1 to make it conductive.

図14は、図13に示した動作シーケンスの特に書き込み期間/移動度補正期間(6)を取り出して示した模式図である。(A)は入力側の信号状態を表し、(B)は入力と反対側の信号状態を表している。(A)に示すように、信号線SLがタイミングt0でVofsからVsigに変化した後、パルス状の制御信号を走査線WSに印加してサンプリング用トランジスタT1をオンしている。したがって本例の書き込み期間/移動度補正期間(6)は、制御信号が立上がった時点t1からこれが立下がった時点t2で決まる。入力側では制御信号パルスはほとんど劣化しておらず矩形波であって設計通りの書き込み期間/移動度補正期間が得られる。   FIG. 14 is a schematic diagram showing, in particular, the writing period / mobility correction period (6) of the operation sequence shown in FIG. (A) represents the signal state on the input side, and (B) represents the signal state on the side opposite to the input. As shown in (A), after the signal line SL changes from Vofs to Vsig at timing t0, a pulsed control signal is applied to the scanning line WS to turn on the sampling transistor T1. Therefore, the writing period / mobility correction period (6) of this example is determined from the time t1 when the control signal rises to the time t2 when it falls. On the input side, the control signal pulse is hardly degraded and is a rectangular wave, and a writing period / mobility correction period as designed can be obtained.

一方(B)に示すように入力と反対側では制御信号パルスが伝搬遅延によって立上りと立下りが鈍っている。パルスが鈍ると立上り及び立下り共に後方にシフトする。この制御パルスに応答してサンプリング用トランジスタT1がオンする閾電圧のレベルが、丁度制御パルスの波高値の半分程度であれば、立上りと立下りの後方シフト量は同じ程度となり、結果的に書き込み期間/移動度補正期間は(A)に示した入力側とそれほど差は生じない。   On the other hand, as shown in (B), on the side opposite to the input, the rise and fall of the control signal pulse are slow due to the propagation delay. When the pulse is dull, both rising and falling shift backward. If the threshold voltage level at which the sampling transistor T1 is turned on in response to this control pulse is about half of the peak value of the control pulse, the rear shift amount of the rising edge and the falling edge will be approximately the same, resulting in writing. The period / mobility correction period is not so different from the input side shown in FIG.

しかしながら図14に示した動作シーケンスでも信号電位Vsigが最高レベルの白電位にあるとき、やはり書き込み期間/移動度補正期間のばらつきが顕著になり、輝度ムラが現れるという問題がある。図15はこの問題を模式的に表したもので、映像信号側の白電位に比べ、制御信号の波高値が高い場合である。図15の上段がパネルの入力側で観測される制御信号パルス波形を表し、下段が入力と反対側で観測される制御信号パルス波形である。入力側では制御信号パルス波形がほぼ矩形波であって、設定通りの書き込み期間が得られる。これに対し入力と反対側では、制御信号パルスの立上りと立下り共に大きく鈍っている。ここでサンプリング用トランジスタのソースが信号線に接続し、ゲートが走査線WSに接続している。よってゲートに印加される制御信号の波形がソースに印加される入力信号の白電位を超えた時点でサンプリング用トランジスタがオンすることになる。正確には白電位にサンプリング用トランジスタの閾電圧VthT1を足したレベルを制御パルスのトランジェントが横切った時点でサンプリング用トランジスタがオン/オフする。入力側と反対の場合制御信号パルスの立上り及び立下り(トランジェント)共に鈍っているが、特に立下りの鈍りが大きく影響し、白電位+VthT1のレベルを横切る時点が大きく後方にずれ込む。したがって入力と反対側では書き込み時間が大幅に長くなってしまい、発光輝度のばらつきとなって現れる。   However, even in the operation sequence shown in FIG. 14, when the signal potential Vsig is at the highest level of white potential, there is a problem that the variation in the writing period / mobility correction period becomes remarkable and luminance unevenness appears. FIG. 15 schematically shows this problem, which is a case where the peak value of the control signal is higher than the white potential on the video signal side. The upper part of FIG. 15 represents the control signal pulse waveform observed on the input side of the panel, and the lower part is the control signal pulse waveform observed on the side opposite to the input. On the input side, the control signal pulse waveform is a substantially rectangular wave, and a writing period as set can be obtained. On the other hand, on the side opposite to the input, both rising and falling of the control signal pulse are greatly dull. Here, the source of the sampling transistor is connected to the signal line, and the gate is connected to the scanning line WS. Therefore, the sampling transistor is turned on when the waveform of the control signal applied to the gate exceeds the white potential of the input signal applied to the source. More precisely, the sampling transistor is turned on / off when the transient of the control pulse crosses the level obtained by adding the white voltage to the threshold voltage VthT1 of the sampling transistor. In the case opposite to the input side, both the rise and fall (transient) of the control signal pulse are dull. In particular, the dull fall is greatly affected, and the point of crossing the level of the white potential + VthT1 is greatly shifted backward. Therefore, on the side opposite to the input, the writing time is significantly increased, and the light emission luminance varies.

図16は、逆に入力信号の白電位に比べ、制御信号パルスの波高値がそれほど高くない場合である。この時には図16の上段に示すように入力側で特に問題は生じないものの、下段に示すように入力反対側でやはり書き込み期間が変化し、輝度ムラとなって現れる。図16の下段の場合、制御信号パルスが立上り及び立下り共に鈍るが、特に立上りの鈍りが大きく影響し、白電位+VthT1のレベルを横切る時点が大幅に後ろにずれ込むため、書き込み期間は入力側に比べて短くなってしまう。   FIG. 16 shows a case where the peak value of the control signal pulse is not so high compared to the white potential of the input signal. At this time, although no particular problem occurs on the input side as shown in the upper part of FIG. 16, the writing period also changes on the opposite side as shown in the lower part and appears as uneven brightness. In the case of the lower stage of FIG. 16, the control signal pulse dulls both at the rising and falling edges, but particularly the dull rising edge greatly affects the time point of crossing the white potential + VthT1 level. It will be shorter than that.

図17は本発明の原理を表した模式図である。前述したように、本発明では制御用スキャナ4は、予め制御パルスの立上りと立下りを鈍らせた状態で走査線WSに供給している。この制御用スキャナ4が供給した制御パルスの波形を(B)に示してある。制御パルスは立上り及び立下り共に積極的に鈍らせており、(B)では走査線WSの入力側にそのままこの鈍らせた制御波形が現れている。(B)の波形図では、入力側で観測された制御パルスを実線で表してある。一方入力と反対側(入力逆側)で観測された制御パルスは点線で表してある。もともと入力制御パルスが鈍っているため、走査線WSの伝搬過程で配線容量や配線抵抗の影響を強く受けることが無く、波形歪は入力逆側でもそれほど強く現れていない。従って制御パルスに応答してサンプリング用トランジスタT1がオンする時間幅は、双頭矢印で示すように入力側と入力逆側で大差ない。よって画面の横方向に関し書き込み期間/移動度補正期間は大差が無いので、輝度ムラは現れず、よってシェーディングは大幅に抑制できる。   FIG. 17 is a schematic diagram showing the principle of the present invention. As described above, in the present invention, the control scanner 4 supplies the control pulse to the scanning line WS in a state where the rise and fall of the control pulse are blunted in advance. The waveform of the control pulse supplied by the control scanner 4 is shown in (B). The control pulse is actively blunted at both rising and falling edges. In (B), the blunted control waveform appears on the input side of the scanning line WS. In the waveform diagram of (B), the control pulse observed on the input side is represented by a solid line. On the other hand, the control pulse observed on the side opposite to the input (the side opposite to the input) is represented by a dotted line. Since the input control pulse is originally dull, it is not strongly affected by the wiring capacitance or wiring resistance in the propagation process of the scanning line WS, and the waveform distortion does not appear so strongly on the reverse side of the input. Therefore, the time width in which the sampling transistor T1 is turned on in response to the control pulse is not significantly different between the input side and the input reverse side as indicated by the double-headed arrow. Therefore, since there is no great difference between the writing period / mobility correction period in the horizontal direction of the screen, luminance unevenness does not appear, and shading can be greatly suppressed.

これに対し図17の(A)は制御線WSの入力側に矩形の制御パルスを供給した場合である。この場合矩形パルスは走査線WSの伝搬過程で立上り及び立下りが鈍ってしまう。入力側の矩形波形と入力逆側の鈍った波形を比較すれば明らかなように、両者の間には大きな相違が生じる。サンプリング用トランジスタT1のオン時間も入力側に比べ入力逆側が大幅に延びている。この結果書き込み期間/移動度補正期間に差が生じ、移動度補正の効き具合に画面の左右で差が生じるため、これが輝度ムラとなって現われる。   On the other hand, FIG. 17A shows a case where a rectangular control pulse is supplied to the input side of the control line WS. In this case, the rectangular pulse rises and falls in the propagation process of the scanning line WS. As is apparent from comparing the rectangular waveform on the input side with the dull waveform on the reverse side of the input, there is a large difference between the two. The on-time of the sampling transistor T1 also greatly extends on the input reverse side compared to the input side. As a result, a difference occurs in the writing period / mobility correction period, and a difference occurs between the left and right sides of the screen in terms of the effectiveness of the mobility correction, which appears as luminance unevenness.

以上の説明から明らかなように、制御用スキャナ4が供給する制御パルスを予め鈍らせることで、移動度補正期間の変動に起因するシェーディングを防ぐことが出来る。この方式は図13に示した動作シーケンスで使われる制御パルスの波形ばかりでなく、図3に示した動作シーケンスで使われる制御パルスの波形に対しても適用可能である。   As is clear from the above description, shading caused by fluctuations in the mobility correction period can be prevented by dulling the control pulse supplied by the control scanner 4 in advance. This method is applicable not only to the waveform of the control pulse used in the operation sequence shown in FIG. 13, but also to the waveform of the control pulse used in the operation sequence shown in FIG.

本発明にかかる表示装置は、図18に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部(図では1個のTFTを例示)、保持容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスタ部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。   The display device according to the present invention has a thin film device configuration as shown in FIG. This figure shows a schematic cross-sectional structure of a pixel formed on an insulating substrate. As shown in the figure, the pixel includes a transistor part (a single TFT is illustrated in the figure) including a plurality of thin film transistors, a capacitor part such as a storage capacitor, and a light emitting part such as an organic EL element. A transistor portion and a capacitor portion are formed on a substrate by a TFT process, and a light emitting portion such as an organic EL element is stacked thereon. A transparent counter substrate is pasted thereon via an adhesive to form a flat panel.

本発明にかかる表示装置は、図19に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。   The display device according to the present invention includes a flat module-shaped display as shown in FIG. For example, a pixel array unit in which pixels made up of organic EL elements, thin film transistors, thin film capacitors and the like are integrated in a matrix is provided on an insulating substrate, and an adhesive is disposed so as to surround the pixel array unit (pixel matrix unit). Then, a counter substrate such as glass is attached to form a display module. If necessary, this transparent counter substrate may be provided with a color filter, a protective film, a light shielding film, and the like. For example, an FPC (flexible printed circuit) may be provided in the display module as a connector for inputting / outputting a signal to / from the pixel array unit from the outside.

以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。   The display device according to the present invention described above has a flat panel shape and is input to an electronic device such as a digital camera, a notebook personal computer, a mobile phone, or a video camera, or an electronic device. It is possible to apply to the display of the electronic device of all fields which display the image signal produced | generated in the inside as an image or an image | video. Examples of electronic devices to which such a display device is applied are shown below.

図20は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。   FIG. 20 shows a television to which the present invention is applied, which includes a video display screen 11 composed of a front panel 12, a filter glass 13, and the like, and is produced by using the display device of the present invention for the video display screen 11. .

図21は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。   FIG. 21 shows a digital camera to which the present invention is applied, in which the top is a front view and the bottom is a back view. This digital camera includes an imaging lens, a light emitting unit 15 for flash, a display unit 16, a control switch, a menu switch, a shutter 19, and the like, and is manufactured by using the display device of the present invention for the display unit 16.

図22は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。   FIG. 22 shows a notebook personal computer to which the present invention is applied. The main body 20 includes a keyboard 21 that is operated when inputting characters and the like, and the main body cover includes a display unit 22 that displays an image. This display device is used for the display portion 22.

図23は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。   FIG. 23 shows a portable terminal device to which the present invention is applied. The left side shows an open state and the right side shows a closed state. The portable terminal device includes an upper housing 23, a lower housing 24, a connecting portion (here, a hinge portion) 25, a display 26, a sub-display 27, a picture light 28, a camera 29, and the like, and includes the display device of the present invention. The display 26 and the sub-display 27 are used.

図24は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。   FIG. 24 shows a video camera to which the present invention is applied. The video camera includes a main body 30, a lens 34 for photographing a subject, a start / stop switch 35 at the time of photographing, a monitor 36, etc. on the side facing forward. It is manufactured by using the device for its monitor 36.

本発明にかかる表示装置の全体構成を示すブロック図である。1 is a block diagram showing an overall configuration of a display device according to the present invention. 図1に示した表示装置に形成される画素の一例を示す回路図である。FIG. 2 is a circuit diagram illustrating an example of a pixel formed in the display device illustrated in FIG. 1. 図2に示した画素の動作説明に供するタイミングチャートである。3 is a timing chart for explaining the operation of the pixel shown in FIG. 2. 図2に示した画素の動作説明に供する模式図である。FIG. 3 is a schematic diagram for explaining the operation of the pixel shown in FIG. 2. 同じく動作説明に供する模式図である。It is a schematic diagram for explaining the operation in the same manner. 同じく動作説明に供する模式図である。It is a schematic diagram for explaining the operation in the same manner. 同じく動作説明に供する模式図である。It is a schematic diagram for explaining the operation in the same manner. 同じく動作説明に供するグラフである。It is a graph similarly provided for operation | movement description. 同じく動作説明に供する模式図である。It is a schematic diagram for explaining the operation in the same manner. 同じく動作説明に供するグラフである。It is a graph similarly provided for operation | movement description. 同じく動作説明に供する模式図である。It is a schematic diagram for explaining the operation in the same manner. 同じく動作説明に供するタイミングチャートである。6 is a timing chart for explaining the operation. 同じく動作説明に供するタイミングチャートである。6 is a timing chart for explaining the operation. 同じく動作説明に供する波形図である。It is a wave form diagram similarly provided for operation | movement description. 同じく動作説明に供する波形図である。It is a wave form diagram similarly provided for operation | movement description. 同じく動作説明に供する波形図である。It is a wave form diagram similarly provided for operation | movement description. 同じく動作説明に供する波形図である。It is a wave form diagram similarly provided for operation | movement description. 本発明にかかる表示装置のデバイス構成を示す断面図である。It is sectional drawing which shows the device structure of the display apparatus concerning this invention. 本発明にかかる表示装置のモジュール構成を示す平面図である。It is a top view which shows the module structure of the display apparatus concerning this invention. 本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。It is a perspective view which shows the television set provided with the display apparatus concerning this invention. 本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。It is a perspective view which shows the digital still camera provided with the display apparatus concerning this invention. 本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。1 is a perspective view illustrating a notebook personal computer including a display device according to the present invention. 本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。It is a schematic diagram which shows the portable terminal device provided with the display apparatus concerning this invention. 本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。It is a perspective view which shows the video camera provided with the display apparatus concerning this invention. 従来の表示装置の一例を示す回路図である。It is a circuit diagram which shows an example of the conventional display apparatus. 発光素子の電流/電圧特性を示すグラフである。It is a graph which shows the current / voltage characteristic of a light emitting element. 従来の表示装置の他の例を示す回路図である。It is a circuit diagram which shows the other example of the conventional display apparatus.

符号の説明Explanation of symbols

1・・・画素アレイ、2・・・画素、3・・・信号セレクタ、4・・・制御用スキャナ、5・・・電源スキャナ、T1・・・サンプリング用トランジスタ、T2・・・駆動用トランジスタ、C1・・・保持容量、EL・・・発光素子、WS・・・走査線、DS・・・給電線、SL・・・信号線 DESCRIPTION OF SYMBOLS 1 ... Pixel array, 2 ... Pixel, 3 ... Signal selector, 4 ... Control scanner, 5 ... Power supply scanner, T1 ... Sampling transistor, T2 ... Drive transistor , C1... Holding capacitor, EL... Light emitting element, WS... Scanning line, DS.

Claims (5)

画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、所定の給電線とを備え、
前記駆動部は、各走査線に順次制御パルスを出力し、画素を行単位で線順次走査する制御用スキャナと、
該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、
前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、
前記サンプリング用トランジスタは、該信号線に供給された映像信号が信号電位にある時間帯に、該制御用スキャナから該走査線に供給された制御パルスが立ち上ってから立ち下がるまでの間オンし、該信号線から信号電位をサンプリングして該保持容量に書き込むとともに、その時該駆動用トランジスタに流れる駆動電流を該保持容量に負帰還し、以って該駆動用トランジスタの移動度に対する補正を該保持容量に書き込まれた信号電位にかけ、
前記駆動用トランジスタは、該補正のかけられた信号電位に応じた駆動電流を該発光素子に流して発光させ、
前記制御用スキャナは、あらかじめ該制御パルスの立ち上がりと立下りをなまらせた状態で該走査線に供給することを特徴とする表示装置。
It consists of a pixel array part and a drive part that drives it,
The pixel array unit includes a row-shaped scanning line, a column-shaped signal line, a matrix-shaped pixel arranged at a portion where both intersect, and a predetermined power supply line,
The drive unit sequentially outputs a control pulse to each scanning line, and a control scanner that scans pixels line by line in a row unit;
A signal selector that supplies a signal potential to be a video signal and a reference potential to the column-shaped signal lines in accordance with the line sequential scanning, and
The pixel includes a light emitting element, a sampling transistor, a driving transistor, and a storage capacitor.
The sampling transistor has its gate connected to the scanning line, one of its source and drain connected to the signal line, and the other connected to the gate of the driving transistor,
The driving transistor has one of a source and a drain connected to the light emitting element, and the other connected to the feeder line.
The storage capacitor is a display device connected between a source and a gate of the driving transistor,
The sampling transistor is turned on until the control pulse supplied from the control scanner to the scanning line rises and falls in a time zone in which the video signal supplied to the signal line is at the signal potential. The signal potential is sampled from the signal line and written to the holding capacitor, and at that time, the driving current flowing in the driving transistor is negatively fed back to the holding capacitor, thereby correcting the mobility of the driving transistor. Apply to the signal potential written to the capacitor,
The driving transistor causes the driving current corresponding to the corrected signal potential to flow through the light emitting element to emit light,
The display device according to claim 1, wherein the control scanner supplies the scanning line with the rising and falling edges of the control pulse in advance.
前記制御用スキャナは、該保持容量に信号電位が保持された時点で該制御パルスを立ち下げ、該サンプリング用トランジスタをオフして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持することを特徴とする請求項1記載の表示装置。   The control scanner lowers the control pulse when the signal potential is held in the holding capacitor, turns off the sampling transistor, and electrically disconnects the gate of the driving transistor from the signal line. 2. A display device according to claim 1, wherein the gate potential is interlocked with the fluctuation of the source potential of the driving transistor and the voltage between the gate and the source is kept constant. 前記駆動部は、該線順次走査に合わせて行状の各給電線に第1電位と第2電位で切り換わる電源電圧を供給する電源スキャナを含んでおり、
前記電源スキャナは、該サンプリング用トランジスタが信号電位をサンプリングする前に、第1タイミングで該給電線を第1電位から第2電位に切り換え、
前記制御用スキャナは、同じく該サンプリング用トランジスタが信号電位をサンプリングする前に、第2タイミングで別の制御パルスを出力して該サンプリング用トランジスタをオンして該信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該駆動用トランジスタのソースを第2電位にセットし、
前記電源スキャナは、該第2タイミングの後の第3タイミングで、該給電線を第2電位から第1電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持しておくことを特徴とする請求項1記載の表示装置。
The drive unit includes a power supply scanner that supplies a power supply voltage that is switched between a first potential and a second potential to each of the line-shaped power supply lines in accordance with the line sequential scanning,
The power supply scanner switches the power supply line from the first potential to the second potential at the first timing before the sampling transistor samples the signal potential.
Similarly, before the sampling transistor samples the signal potential, the control scanner outputs another control pulse at a second timing to turn on the sampling transistor and apply the reference potential from the signal line to the drive Applying to the gate of the transistor and setting the source of the driving transistor to a second potential;
The power supply scanner switches the power supply line from the second potential to the first potential at a third timing after the second timing, and holds a voltage corresponding to the threshold voltage of the driving transistor in the storage capacitor. The display device according to claim 1, wherein
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、所定の給電線とを備え、
前記駆動部は、各走査線に順次制御パルスを出力し、画素を行単位で線順次走査する制御用スキャナと、
該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、
前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置の駆動方法であって、
前記サンプリング用トランジスタは、該信号線に供給された映像信号が信号電位にある時間帯に、該制御用スキャナから該走査線に供給された制御パルスが立ち上がってから立ち下がるまでの間オンし、該信号線から信号電位をサンプリングして該保持容量に書き込むとともに、その時該駆動用トランジスタに流れる駆動電流を該保持容量に負帰還し、以って該駆動用トランジスタの移動度に対する補正を該保持容量に書き込まれた信号電位ににかけ、
前記駆動用トランジスタは、該補正のかけられた信号電位に応じた駆動電流を該発光素子に流して発光させ、
前記制御用スキャナは、あらかじめ該制御パルスの立ち上がりと立ち下りをなまらせた状態で該走査線に供給することを特徴とする表示装置の駆動方法。
It consists of a pixel array part and a drive part that drives it,
The pixel array unit includes a row-shaped scanning line, a column-shaped signal line, a matrix-shaped pixel arranged at a portion where both intersect, and a predetermined power supply line,
The drive unit sequentially outputs a control pulse to each scanning line, and a control scanner that scans pixels line by line in a row unit;
A signal selector that supplies a signal potential to be a video signal and a reference potential to the column-shaped signal lines in accordance with the line sequential scanning, and
The pixel includes a light emitting element, a sampling transistor, a driving transistor, and a storage capacitor.
The sampling transistor has its gate connected to the scanning line, one of its source and drain connected to the signal line, and the other connected to the gate of the driving transistor,
The driving transistor has one of a source and a drain connected to the light emitting element, and the other connected to the feeder line.
The storage capacitor is a driving method of a display device connected between a source and a gate of the driving transistor,
The sampling transistor is turned on during a time period in which the video signal supplied to the signal line is at a signal potential until the control pulse supplied from the control scanner to the scanning line rises to falls. The signal potential is sampled from the signal line and written to the holding capacitor, and at that time, the driving current flowing in the driving transistor is negatively fed back to the holding capacitor, thereby correcting the mobility of the driving transistor. It is applied to the signal potential written in the capacitor,
The driving transistor causes the driving current corresponding to the corrected signal potential to flow through the light emitting element to emit light,
The method of driving a display device, characterized in that the control scanner supplies the scanning lines with the rising and falling edges of the control pulse in advance.
請求項1に記載の表示装置を備えた電子機器。   An electronic apparatus comprising the display device according to claim 1.
JP2007078220A 2007-03-26 2007-03-26 Display device and driving method thereof and electronic equipment Pending JP2008241783A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007078220A JP2008241783A (en) 2007-03-26 2007-03-26 Display device and driving method thereof and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007078220A JP2008241783A (en) 2007-03-26 2007-03-26 Display device and driving method thereof and electronic equipment

Publications (1)

Publication Number Publication Date
JP2008241783A true JP2008241783A (en) 2008-10-09

Family

ID=39913268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007078220A Pending JP2008241783A (en) 2007-03-26 2007-03-26 Display device and driving method thereof and electronic equipment

Country Status (1)

Country Link
JP (1) JP2008241783A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010128491A (en) * 2008-11-26 2010-06-10 Samsung Mobile Display Co Ltd Organic electroluminescent display, and method of driving the same
CN102144252A (en) * 2009-11-19 2011-08-03 松下电器产业株式会社 Display panel device, display device and method for controlling same
US8243107B2 (en) 2009-11-19 2012-08-14 Panasonic Corporation Display panel device, display device, and control method thereof
US8289350B2 (en) 2009-11-19 2012-10-16 Panasonic Corporation Display panel device, display device, and control method thereof
US8531358B2 (en) 2009-03-26 2013-09-10 Samsung Display Co., Ltd. Organic light emitting display device having improved brightness
JP2015052789A (en) * 2008-11-07 2015-03-19 株式会社半導体エネルギー研究所 Display device
CN111221428A (en) * 2018-11-23 2020-06-02 中华映管股份有限公司 Driving device and driving method for driving touch display panel

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015052789A (en) * 2008-11-07 2015-03-19 株式会社半導体エネルギー研究所 Display device
US11239332B2 (en) 2008-11-07 2022-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10665684B2 (en) 2008-11-07 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10411102B2 (en) 2008-11-07 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9847396B2 (en) 2008-11-07 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9293545B2 (en) 2008-11-07 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8654041B2 (en) 2008-11-26 2014-02-18 Samsung Display Co., Ltd. Organic light emitting display device having more uniform luminance and method of driving the same
JP2010128491A (en) * 2008-11-26 2010-06-10 Samsung Mobile Display Co Ltd Organic electroluminescent display, and method of driving the same
US8531358B2 (en) 2009-03-26 2013-09-10 Samsung Display Co., Ltd. Organic light emitting display device having improved brightness
US8294701B2 (en) 2009-11-19 2012-10-23 Panasonic Corporation Display panel device, display device, and control method thereof
US8289350B2 (en) 2009-11-19 2012-10-16 Panasonic Corporation Display panel device, display device, and control method thereof
US8243107B2 (en) 2009-11-19 2012-08-14 Panasonic Corporation Display panel device, display device, and control method thereof
CN102144252A (en) * 2009-11-19 2011-08-03 松下电器产业株式会社 Display panel device, display device and method for controlling same
CN111221428A (en) * 2018-11-23 2020-06-02 中华映管股份有限公司 Driving device and driving method for driving touch display panel

Similar Documents

Publication Publication Date Title
JP4306753B2 (en) Display device, driving method thereof, and electronic apparatus
JP4600780B2 (en) Display device and driving method thereof
JP5309455B2 (en) Display device, driving method thereof, and electronic apparatus
JP4640449B2 (en) Display device, driving method thereof, and electronic apparatus
JP4337897B2 (en) Display device, driving method thereof, and electronic apparatus
JP5194781B2 (en) Display device, driving method thereof, and electronic apparatus
JP5186888B2 (en) Display device, driving method thereof, and electronic apparatus
JP4433039B2 (en) Display device, driving method thereof, and electronic apparatus
JP2008287141A (en) Display device, its driving method, and electronic equipment
JP2010039397A (en) Display and electronic device
JP2009139928A (en) Display apparatus, driving method for display apparatus and electronic apparatus
JP4534169B2 (en) Display device, driving method thereof, and electronic apparatus
JP4591511B2 (en) Display device and electronic device
JP2009157019A (en) Display device and electronic equipment
JP2010039118A (en) Display and electronic equipment
JP2008241783A (en) Display device and driving method thereof and electronic equipment
JP4816653B2 (en) Display device, driving method thereof, and electronic apparatus
JP2008203661A (en) Image display and its driving method
US8203510B2 (en) Display apparatus, driving method for display apparatus and electronic apparatus
KR101502851B1 (en) Display apparatus, driving method for display apparatus and electronic apparatus
JP2010039117A (en) Display, its driving method, and electronic device
JP2008203655A (en) Image display and its driving method
JP2010091641A (en) Display device, drive method therefor, and electronic apparatus
JP2009288748A (en) Display device and driving method thereof and electronic equipment
JP2009103871A (en) Display device, driving method therefor and electronic equipment

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090223

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090226