JP2008236831A - Motor drive controller - Google Patents

Motor drive controller Download PDF

Info

Publication number
JP2008236831A
JP2008236831A JP2007068851A JP2007068851A JP2008236831A JP 2008236831 A JP2008236831 A JP 2008236831A JP 2007068851 A JP2007068851 A JP 2007068851A JP 2007068851 A JP2007068851 A JP 2007068851A JP 2008236831 A JP2008236831 A JP 2008236831A
Authority
JP
Japan
Prior art keywords
signal
phase
motor
sine wave
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007068851A
Other languages
Japanese (ja)
Inventor
Haruyuki Suzuki
晴之 鈴木
Original Assignee
Ricoh Co Ltd
株式会社リコー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd, 株式会社リコー filed Critical Ricoh Co Ltd
Priority to JP2007068851A priority Critical patent/JP2008236831A/en
Publication of JP2008236831A publication Critical patent/JP2008236831A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a motor drive controller which can perform more precise motor drive control with lower noise and lower vibration than before. <P>SOLUTION: The motor drive controller 100 includes a means 20 for acquiring the information of a brushless motor 10, a means 30 for generating control data, a means 40 for outputting a sine wave signal, a means 50 for setting an operation mode, and a means 60 for controlling the drive voltage of the brushless motor 10. The sine wave signal output means 40 has a phase synchronization section 70 and a sine wave generator 42, the phase synchronization section 70 suppresses phase variation of an HG signal, i.e. an input signal, by the smoothing characteristics of a PLL circuit, and the sine wave generator 42 outputs a normalization sine wave signal in which disturbance of waveform is suppressed. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、例えば複数の電機子巻線を有するブラシレスモータの駆動を制御するモータ駆動制御装置に関する。   The present invention relates to a motor drive control device that controls driving of a brushless motor having, for example, a plurality of armature windings.
ブラシレスモータは、例えば、星型に接続された3相の電機子巻線と、この電機子巻線を取り巻くよう配置された永久磁石とを備え、電機子巻線側が固定された固定子、永久磁石側が回転する回転子となる構造であり、電機子巻線のU相、V相及びW相に逐次交流電圧を印加して回転トルクを発生させることにより回転子が回転するようになっている。   The brushless motor includes, for example, a three-phase armature winding connected in a star shape, and a permanent magnet arranged so as to surround the armature winding, and a stator having a fixed armature winding side, a permanent The structure is a rotor that rotates on the magnet side, and the rotor is rotated by sequentially applying an alternating voltage to the U-phase, V-phase, and W-phase of the armature winding to generate rotational torque. .
ブラシレスモータの駆動方式としては、電気角60度ごとに各相の巻線に120度だけ一定の矩形波電流を流す120度矩形波通電方式や、各相の巻線に正弦波状の電流を流す正弦波通電方式が知られている。120度矩形波通電方式では矩形電流で駆動するため振動や騒音が発生するという課題があるが、正弦波通電方式ではこの課題を回避することができる。   As a driving method of the brushless motor, a 120-degree rectangular wave energization system in which a constant rectangular wave current is passed through each phase winding by 120 degrees every 60 degrees of electrical angle, or a sine wave current is passed through each phase winding. A sine wave energization method is known. The 120-degree rectangular wave energization method has a problem that vibration and noise are generated because it is driven by a rectangular current, but the sine wave energization method can avoid this problem.
しかしながら、一般的に正弦波通電では、正弦波を発生させるために回転子の回転位置を比較的高い分解能で得る必要があるので、例えば高精度なエンコーダを設ける構成となって製造コストが高くなるという課題があった。この課題を解決することを目的として、例えば特許文献1に示すようなインバータ装置が提案されている。   However, in general, in sine wave energization, since it is necessary to obtain the rotational position of the rotor with a relatively high resolution in order to generate a sine wave, for example, a high-accuracy encoder is provided to increase the manufacturing cost. There was a problem. In order to solve this problem, for example, an inverter device as shown in Patent Document 1 has been proposed.
特許文献1に示されたものは、回転子の回転位置を検出して位置信号を出力する位置検出器と、位置信号の信号変化周期(電気角60度相当)に応じた逓倍周波数のクロックパルスを生成するパルス発生回路と、位置信号のエッジを基準としてクロックパルスを計数し、回転子の回転位相を推定する位相推定回路と、推定した回転位相に基づいて正弦波状の電流を出力するインバータ主回路とを備え、電気角60度よりも細かい分解能を逓倍周波数のクロックパルスにより得ることによって、永久磁石モータを低振動かつ低騒音で駆動することができるようになっている。
特許第3500328号公報
Patent Document 1 discloses a position detector that detects a rotational position of a rotor and outputs a position signal, and a clock pulse having a frequency multiplied according to a signal change period (corresponding to an electrical angle of 60 degrees) of the position signal. A pulse generation circuit that generates a clock signal, a phase estimation circuit that counts clock pulses based on the edge of the position signal and estimates the rotational phase of the rotor, and an inverter that outputs a sinusoidal current based on the estimated rotational phase A permanent magnet motor can be driven with low vibration and low noise by obtaining a resolution finer than an electrical angle of 60 degrees with a clock pulse having a multiplied frequency.
Japanese Patent No. 3500348
しかしながら、特許文献1に示された従来のものは、位置信号の変化周期(電気角60度相当)を測定し、その測定周期の1/32の周期のパルス周波数を、次の位置信号の変化周期(次の電気角60度相当)中に用いるものである。容易にわかるように、位置検出器の配置位置誤差や、永久磁石の位置誤差、着磁誤差等により、位置信号の変化点のずれが生じると測定周期にずれが生じる。つまり、このずれは、位置信号の周期測定ごとに異なるので、生成したパルスの周波数がそのずれの分だけ電気角60度ごとに変化してしまう。したがって、このパルスを用いて正弦波を生成すると、正弦波が不連続になったり歪んだりするので、回転むらや騒音の原因になることが考えられる。   However, the conventional one disclosed in Patent Document 1 measures the change period of the position signal (corresponding to an electrical angle of 60 degrees), and uses the pulse frequency of 1/32 of the measurement period as the change of the next position signal. It is used during the period (equivalent to the next electrical angle of 60 degrees). As can be easily understood, if the position signal change point shifts due to the position detector placement error, the permanent magnet position error, the magnetization error, or the like, the measurement cycle shifts. In other words, since this deviation differs for each period measurement of the position signal, the frequency of the generated pulse changes every 60 degrees of electrical angle by the deviation. Therefore, if a sine wave is generated using this pulse, the sine wave becomes discontinuous or distorted, which may cause uneven rotation and noise.
また、起動時や意図的な変速(回転数を変化)させるときは、位置信号の周期が時間とともに変化する。したがって、周期測定が反映される次の電気角60度の区間では、すでにその周期とは異なる周期で回転していることになる。このため生成したパルスの周波数及び位相のずれはさらに大きくなり、発生した正弦波のずれや歪みも大きくなってしまい、脱調の恐れもある。   Further, when starting up or intentionally shifting (changing the number of revolutions), the cycle of the position signal changes with time. Therefore, in the next section of the electrical angle of 60 degrees in which the period measurement is reflected, the rotation has already been performed at a period different from that period. Therefore, the frequency and phase shift of the generated pulse is further increased, the generated sine wave shift and distortion are also increased, and there is a risk of step-out.
また、起動時のように定常状態と比べて非常に回転が遅いときは、位置信号の周期が非常に長く、例えば周期測定カウンタがオーバフローして位置信号の変化周期の測定が困難となり、回転子の回転位相を推定することができなくなる。   Also, when the rotation is very slow compared to the steady state, such as when starting up, the period of the position signal is very long. For example, the period measurement counter overflows, making it difficult to measure the change period of the position signal. It becomes impossible to estimate the rotational phase of the.
本発明は、このような問題を解決するためになされたものであり、従来のものよりも、低騒音、低振動で、かつ精密なモータ駆動制御を行うことができるモータ駆動制御装置を提供することを目的とする。   The present invention has been made to solve such a problem, and provides a motor drive control device that can perform precise motor drive control with lower noise and vibration than conventional ones. For the purpose.
本発明のモータ駆動制御装置は、モータの回転子の回転位置に応じて複数相の電機子巻線に周期的な電流を流して前記回転子を回転させるモータ駆動制御装置であって、前記回転子の回転位置に応じて周期的な位置信号を出力する位置信号出力手段と、前記位置信号を平滑化して前記位置信号に応じた絶対位相情報を出力する絶対位相情報出力手段と、前記絶対位相情報に応じて前記複数相の電機子巻線に正弦波状の電流を流すための正弦波駆動信号を出力する正弦波駆動手段とを備えた構成を有している。   The motor drive control device according to the present invention is a motor drive control device that rotates the rotor by causing a periodic current to flow through an armature winding of a plurality of phases in accordance with the rotational position of the rotor of the motor. Position signal output means for outputting a periodic position signal according to the rotational position of the child, absolute phase information output means for smoothing the position signal and outputting absolute phase information according to the position signal, and the absolute phase And a sine wave drive means for outputting a sine wave drive signal for causing a sine wave current to flow through the plurality of armature windings according to information.
この構成により、本発明のモータ駆動制御装置は、位置信号を平滑化することによって絶対位相情報に対する位置信号の変化点のずれを従来のものよりも小さく抑えることができるので、回転むら、振動及び騒音の発生を抑えることができる。したがって、本発明のモータ駆動制御装置は、正弦波駆動信号の歪みや不連続性を従来のものよりも小さくすることができ、低騒音、低振動で、かつ精密なモータ駆動制御を行うことができる。   With this configuration, the motor drive control device of the present invention can suppress the shift of the change point of the position signal with respect to the absolute phase information by smoothing the position signal, so that the rotation unevenness, vibration and Generation of noise can be suppressed. Therefore, the motor drive control device of the present invention can make distortion and discontinuity of the sine wave drive signal smaller than the conventional one, and can perform precise motor drive control with low noise and vibration. it can.
また、本発明のモータ駆動制御装置は、前記絶対位相情報出力手段が、前記位置信号と位相同期する位相同期回路を備え、前記位相同期回路の出力信号の位相と前記位置信号とが位相同期している位相同期状態において前記絶対位相情報を出力する構成を有している。   In the motor drive control device of the present invention, the absolute phase information output means includes a phase synchronization circuit that is phase-synchronized with the position signal, and the phase of the output signal of the phase synchronization circuit and the position signal are phase-synchronized. In the phase synchronization state, the absolute phase information is output.
この構成により、本発明のモータ駆動制御装置は、位相同期回路の出力信号の位相と位置信号とを位相同期させる際に得られる平滑化効果により、位置信号を平滑化して絶対位相情報に対する位置信号の変化点のずれを従来のものよりも小さく抑えることができるので、回転むら、振動及び騒音の発生を抑えることができる。   With this configuration, the motor drive control device of the present invention smoothes the position signal by the smoothing effect obtained when the phase of the output signal of the phase synchronization circuit and the position signal are phase-synchronized, and the position signal for the absolute phase information Since the shift of the change points of the above can be suppressed to be smaller than that of the conventional one, the occurrence of uneven rotation, vibration and noise can be suppressed.
さらに、本発明のモータ駆動制御装置は、前記絶対位相情報出力手段が、前記位置信号の信号レベルの各変化点にそれぞれ対応する予め定められた複数の基準位相と前記絶対位相情報に対応する位相とを比較して位相差を求める位相比較器と、前記位相差に応じた周波数のパルス信号を生成するパルス信号生成器と、前記パルス信号を基準として前記絶対位相情報に対応する位相の信号を生成する位相信号生成器とを備えた構成を有している。   Further, in the motor drive control device according to the present invention, the absolute phase information output means includes a plurality of predetermined reference phases respectively corresponding to change points of the signal level of the position signal and phases corresponding to the absolute phase information. A phase comparator for obtaining a phase difference, a pulse signal generator for generating a pulse signal having a frequency corresponding to the phase difference, and a signal having a phase corresponding to the absolute phase information on the basis of the pulse signal. And a phase signal generator to be generated.
この構成により、本発明のモータ駆動制御装置は、位置信号の信号レベルの各変化点にそれぞれ対応する予め定められた複数の基準位相と絶対位相情報に対応する位相とを比較して位相差を求め、この位相差に応じた周波数のパルス信号を生成するので、より精密な絶対位相情報を出力することができる。また、この構成により、本発明のモータ駆動制御装置は、位相信号生成器をカウンタで構成した際にカウント数範囲を大きくすることにより、位相比較のダイナミックレンジを広くすることができ、位相同期回路の安定な動作が可能となる。   With this configuration, the motor drive control device of the present invention compares a plurality of predetermined reference phases respectively corresponding to each change point of the signal level of the position signal and a phase corresponding to the absolute phase information to obtain a phase difference. Since a pulse signal having a frequency corresponding to the phase difference is obtained and more precise absolute phase information can be output. Also, with this configuration, the motor drive control device of the present invention can widen the dynamic range of phase comparison by increasing the count number range when the phase signal generator is configured with a counter. Stable operation is possible.
さらに、本発明のモータ駆動制御装置は、前記位置信号に応じて前記複数相の電機子巻線に矩形波状の電流を流すための矩形波駆動信号を出力する矩形波駆動手段を備え、前記位相同期回路が前記位相同期状態にあるとき前記正弦波駆動信号によって前記モータを駆動し、前記位相同期回路が前記位相同期状態にないとき前記矩形波駆動信号によって前記モータを駆動する構成を有している。   Furthermore, the motor drive control device according to the present invention further includes a rectangular wave driving unit that outputs a rectangular wave driving signal for causing a rectangular wave current to flow through the plurality of armature windings in accordance with the position signal, The motor is driven by the sine wave drive signal when the synchronization circuit is in the phase synchronization state, and the motor is driven by the rectangular wave drive signal when the phase synchronization circuit is not in the phase synchronization state. Yes.
この構成により、本発明のモータ駆動制御装置は、起動時や意図的な変速時等のように、モータの回転数が極端に低い場合や、モータの回転数の変化が非常に速い場合において位相同期が正常にできないときはモータを矩形波駆動し、モータが定常状態にある場合のように、正常に位相同期しているときはモータを正弦波駆動するので、脱調や不安定な動作が生じず、常に安定したモータ駆動を行うことができる。   With this configuration, the motor drive control device according to the present invention is phase-shifted when the motor rotation speed is extremely low, such as during startup or intentional shifting, or when the motor rotation speed change is very fast. When synchronization is not normal, the motor is driven by a rectangular wave, and when the motor is in phase synchronization normally, such as when the motor is in a steady state, the motor is driven by a sine wave. It does not occur and stable motor driving can always be performed.
さらに、本発明のモータ駆動制御装置は、前記回転子の回転数に対応する周波数を検出する周波数検出手段と、予め定められた前記回転子の目標回転数に対応する目標周波数と前記周波数検出手段が検出した周波数との周波数差を検出する周波数差検出手段と、前記モータを駆動するための駆動電圧制御信号を前記周波数差に基づいて生成する制御信号生成手段とを備えた構成を有している。   Furthermore, the motor drive control device of the present invention includes a frequency detection means for detecting a frequency corresponding to the rotation speed of the rotor, a target frequency corresponding to a predetermined target rotation speed of the rotor, and the frequency detection means. A frequency difference detecting means for detecting a frequency difference from the detected frequency, and a control signal generating means for generating a drive voltage control signal for driving the motor based on the frequency difference. Yes.
この構成により、本発明のモータ駆動制御装置は、フィードバック制御によってモータ速度制御するものよりも精密にモータ速度制御を行うことができる。   With this configuration, the motor drive control device of the present invention can perform the motor speed control more precisely than the apparatus that controls the motor speed by feedback control.
さらに、本発明のモータ駆動制御装置は、前記駆動電圧制御信号に応じて前記正弦波駆動信号を振幅変調する正弦波振幅変調手段を備えた構成を有している。   Furthermore, the motor drive control device of the present invention has a configuration provided with sine wave amplitude modulation means for amplitude modulating the sine wave drive signal in accordance with the drive voltage control signal.
この構成により、本発明のモータ駆動制御装置は、任意の電圧でモータを正弦波駆動することができるので、モータの駆動制御を容易に行うことができる。   With this configuration, the motor drive control device of the present invention can drive the motor with a sine wave at an arbitrary voltage, so that the drive control of the motor can be easily performed.
さらに、本発明のモータ駆動制御装置は、前記駆動電圧制御信号に応じて前記正弦波駆動信号及び前記矩形波駆動信号を振幅変調する駆動信号振幅変調手段を備えた構成を有している。   Furthermore, the motor drive control device of the present invention has a configuration including drive signal amplitude modulation means for amplitude modulating the sine wave drive signal and the rectangular wave drive signal in accordance with the drive voltage control signal.
この構成により、本発明のモータ駆動制御装置は、任意の電圧の正弦波及び矩形波でモータを駆動することができるので、モータの駆動制御を容易に行うことができる。   With this configuration, the motor drive control device of the present invention can drive the motor with a sine wave and a rectangular wave of an arbitrary voltage, so that the drive control of the motor can be easily performed.
本発明は、従来のものよりも、低騒音、低振動で、かつ精密なモータ駆動制御を行うことができるという効果を有するモータ駆動制御装置を提供することができるものである。   The present invention can provide a motor drive control device having the effect of being able to perform precise motor drive control with lower noise and vibration than conventional ones.
以下、本発明の実施の形態について図面を用いて説明する。なお、本発明のモータ駆動制御装置をブラシレスモータの駆動制御に適用した例を挙げて説明する。ここで例示するブラシレスモータは、3相(U相、V相及びW相)の電機子巻線が星形に接続され、この電機子巻線を固定子とし、配置個数が6個である6極の永久磁石が回転子として固定子の外側を回転するものである。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. An example in which the motor drive control device of the present invention is applied to drive control of a brushless motor will be described. In the brushless motor illustrated here, three-phase (U-phase, V-phase and W-phase) armature windings are connected in a star shape, and this armature winding is used as a stator, and the number of arrangement is six. A pole permanent magnet rotates as a rotor on the outside of the stator.
まず、本発明に係るモータ駆動制御装置の一実施の形態における構成について説明する。   First, the configuration of an embodiment of a motor drive control device according to the present invention will be described.
図1に示すように、本実施の形態におけるモータ駆動制御装置100は、ブラシレスモータ10の情報を取得するモータ情報取得手段20と、制御データを生成する制御データ生成手段30と、正弦波信号を出力する正弦波信号出力手段40と、動作モードを設定する動作モード設定手段50と、ブラシレスモータ10の駆動電圧を制御する駆動電圧制御手段60とを備えている。   As shown in FIG. 1, the motor drive control device 100 according to the present embodiment includes a motor information acquisition unit 20 that acquires information on the brushless motor 10, a control data generation unit 30 that generates control data, and a sine wave signal. A sine wave signal output means 40 for outputting, an operation mode setting means 50 for setting an operation mode, and a drive voltage control means 60 for controlling the drive voltage of the brushless motor 10 are provided.
ブラシレスモータ10は、U相、V相及びW相を有するモータコイル11と、6極の永久磁石を有する回転子(図示省略)の回転位置を検知する3つのホールセンサ12(12a〜12c)と、回転子の回転数に応じてパルス信号を出力する周波数発生器(Frequency Generator:以下「FG」という。)13とを備えている。   The brushless motor 10 includes a motor coil 11 having a U phase, a V phase, and a W phase, and three hall sensors 12 (12a to 12c) that detect a rotational position of a rotor (not shown) having a six-pole permanent magnet. , And a frequency generator (hereinafter referred to as “FG”) 13 that outputs a pulse signal in accordance with the number of rotations of the rotor.
ホールセンサ12は、回転子の磁界の変化を電圧の変化に変換し、回転子の回転位置を検出するようになっている。なお、ホールセンサ12は、回転子の回転中心を基準として互いに120度の角度で固定子上に配置されているものとする。   The Hall sensor 12 converts a change in the magnetic field of the rotor into a change in voltage, and detects the rotational position of the rotor. It is assumed that the hall sensors 12 are arranged on the stator at an angle of 120 degrees with respect to the rotation center of the rotor.
FG13は、例えば光学エンコーダや、磁気センサ等で構成され、ブラシレスモータ10の回転速度に比例した周波数の周期信号を発生させるようになっている。   The FG 13 is composed of, for example, an optical encoder or a magnetic sensor, and generates a periodic signal having a frequency proportional to the rotational speed of the brushless motor 10.
なお、本実施の形態においては、ホールセンサ12を用いて回転子の回転位置を検出するものとするが、これに限定するものではなく、例えばフォトダイオードを用いた光学式のエンコーダや赤外線センサ等、電磁変換方式以外の方式のセンサを用いてもよい。   In the present embodiment, the rotational position of the rotor is detected using the hall sensor 12, but the present invention is not limited to this. For example, an optical encoder using a photodiode, an infrared sensor, etc. A sensor of a method other than the electromagnetic conversion method may be used.
モータ情報取得手段20は、ホールセンサ12の出力信号を増幅するホールアンプ21と、FG13が出力するFG信号を増幅するFGアンプ22とを備えている。なお、ホールアンプ21は、本発明の位置信号出力手段に対応する。   The motor information acquisition unit 20 includes a hall amplifier 21 that amplifies the output signal of the hall sensor 12 and an FG amplifier 22 that amplifies the FG signal output from the FG 13. The hall amplifier 21 corresponds to the position signal output means of the present invention.
ホールアンプ21は、ホールセンサ12が出力する信号を増幅し、波形整形を行ってU相、V相及びW相にそれぞれ対応する2値のホール信号HU、HV及びHWを出力するようになっている。なお、以下の記載において、ホール信号HU、HV及びHWの3つを総称する場合は「HG信号」という。   The hall amplifier 21 amplifies the signal output from the hall sensor 12, performs waveform shaping, and outputs binary hall signals HU, HV, and HW corresponding to the U phase, V phase, and W phase, respectively. Yes. In the following description, the three hall signals HU, HV, and HW are collectively referred to as “HG signal”.
FGアンプ22は、FG13の出力信号の増幅し、波形整形を行って2値のFG信号として出力するようになっている。FG信号はモータ1回転につき所定数(例えば100個)のパルスになる。モータ1回転当たりのパルス数はFG13の構成により決まる。なお、FGアンプ22は、本発明の周波数検出手段に対応する。   The FG amplifier 22 amplifies the output signal of the FG 13, performs waveform shaping, and outputs it as a binary FG signal. The FG signal is a predetermined number (for example, 100) of pulses per one rotation of the motor. The number of pulses per motor rotation is determined by the configuration of FG13. The FG amplifier 22 corresponds to the frequency detection means of the present invention.
制御データ生成手段30は、目標周波数のパルス信号を発生する目標周波数発生器31と、周波数を比較する周波数比較器32と、誤差信号を増幅する誤差増幅器33とを備えている。   The control data generating means 30 includes a target frequency generator 31 that generates a pulse signal having a target frequency, a frequency comparator 32 that compares frequencies, and an error amplifier 33 that amplifies an error signal.
目標周波数発生器31は、ブラシレスモータ10の目標回転数に対応する目標周波数のパルス信号を発生するようになっている。   The target frequency generator 31 generates a pulse signal having a target frequency corresponding to the target rotational speed of the brushless motor 10.
周波数比較器32は、FGアンプ22が出力するFG信号の周波数と、目標周波数発生器31が出力するパルス信号の周波数とを比較し、両者の周波数の差に応じた誤差信号を出力するようになっている。なお、周波数比較器32は、本発明の周波数差検出手段に対応する。   The frequency comparator 32 compares the frequency of the FG signal output from the FG amplifier 22 with the frequency of the pulse signal output from the target frequency generator 31, and outputs an error signal corresponding to the difference between the two frequencies. It has become. The frequency comparator 32 corresponds to the frequency difference detecting means of the present invention.
誤差増幅器33は、周波数比較器32が出力する誤差信号を増幅し、ブラシレスモータ10を駆動するための制御データを出力するようになっている。ここで、誤差増幅器33は、FG周波数の方が目標周波数より低いとき、正の符号の制御データを出力するものである。誤差増幅器33のゲインを大きくすることで、目標周波数に対応する速度とモータ回転速度とがほぼ等しくなるよう制御データが出力される。   The error amplifier 33 amplifies the error signal output from the frequency comparator 32 and outputs control data for driving the brushless motor 10. Here, the error amplifier 33 outputs control data with a positive sign when the FG frequency is lower than the target frequency. By increasing the gain of the error amplifier 33, control data is output so that the speed corresponding to the target frequency and the motor rotation speed become substantially equal.
制御データは、後述するように、正弦波駆動波形又は矩形波駆動波形を振幅変調した形でモータコイル11の印加電圧に対応するものである。この制御データにより、モータ回転速度が目標周波数に応じた速度にほぼ等しくなるよう速度制御が行われる。ここで、制御データは、特許請求の範囲に記載の駆動電圧制御信号に対応する。また、誤差増幅器33は、本発明の制御信号生成手段に対応する。   As will be described later, the control data corresponds to the voltage applied to the motor coil 11 in the form of amplitude modulation of a sine wave driving waveform or a rectangular wave driving waveform. Based on this control data, speed control is performed so that the motor rotation speed becomes substantially equal to the speed corresponding to the target frequency. Here, the control data corresponds to the drive voltage control signal described in the claims. The error amplifier 33 corresponds to the control signal generation means of the present invention.
なお、誤差増幅器33の構成を、誤差信号の増幅のみでなく、例えば誤差信号の低域の信号成分を積分したり、誤差信号の高域のノイズ成分をカットしたりするフィルタを含むものとしてもよい。   The configuration of the error amplifier 33 may include not only the amplification of the error signal but also a filter that integrates a low frequency signal component of the error signal or cuts a high frequency noise component of the error signal, for example. Good.
正弦波信号出力手段40は、位相同期部70と、カウンタ41と、正弦波発生器42(42U、42V、42W)と、ロック判定部43とを備えている。   The sine wave signal output means 40 includes a phase synchronization unit 70, a counter 41, a sine wave generator 42 (42 U, 42 V, 42 W), and a lock determination unit 43.
位相同期部70は、ホール信号HU、HV及びHWを入力してクロック信号SinCkを出力するものであり、例えばPLL(Phase Locked Loop)回路で構成される。ここで、PLL回路は、本発明の位相同期回路に対応する。   The phase synchronization unit 70 inputs the hall signals HU, HV, and HW and outputs the clock signal SinCk, and is configured by, for example, a PLL (Phase Locked Loop) circuit. Here, the PLL circuit corresponds to the phase synchronization circuit of the present invention.
具体的には、位相同期部70は、入力信号であるホール信号HU、HV及びHWの立ち上がりエッジ及び立ち下がりエッジの位相と、出力信号であるクロック信号SinCkの位相とを比較し、比較結果に応じてクロック信号SinCkの周波数を可変するものである。その結果、位相同期部70は、ホール信号HU、HV及びHWの各エッジに位相同期したクロック信号SinCkを出力することができる。このクロック信号SinCkの周波数は、ホール信号HU、HV及びHWのエッジ周波数を逓倍した周波数である。なお、本実施の形態のおいては、クロック信号SinCkの周波数を例えばホール信号HUの周波数の192倍とする。   Specifically, the phase synchronization unit 70 compares the phase of the rising edge and the falling edge of the hall signals HU, HV, and HW that are input signals with the phase of the clock signal SinCk that is an output signal. Accordingly, the frequency of the clock signal SinCk is varied. As a result, the phase synchronization unit 70 can output the clock signal SinCk that is phase-synchronized with the edges of the hall signals HU, HV, and HW. The frequency of the clock signal SinCk is a frequency obtained by multiplying the edge frequencies of the hall signals HU, HV, and HW. In the present embodiment, the frequency of the clock signal SinCk is, for example, 192 times the frequency of the hall signal HU.
また、位相同期部70は、ホール信号HU、HV及びHWの例えば1周期に1回、所定の絶対位相でロード(Load)信号を出力するようになっている。なお、絶対位相は、回転子の1周期内において定めてもよいし、複数の周期内において定めてもよい。   Further, the phase synchronization unit 70 outputs a load signal with a predetermined absolute phase, for example, once in one cycle of the hall signals HU, HV, and HW. The absolute phase may be determined within one period of the rotor or may be determined within a plurality of periods.
以下、位相同期部70及びロック判定部43の構成について図2〜図7を適宜参照しながら説明する。図2は、位相同期部70及びロック判定部43のブロック図である。図3は、モータ1回転分におけるHG信号及びFG信号の波形、後述するカウンタ73のカウント状態等を示している。前述のように、ホールセンサ12a〜12cが互いに120度の角度で配置されているので、図3に示すように、ホール信号HU、HV及びHWの3つを合わせて1周期(電気角360度)当たり6通りの組み合わせ論理状態が得られている。したがって、電気角では60度ごとに信号のハイレベル及びローレベルの状態が変化している。モータ1回転ではこれが3周期なので、18回の状態変化があり、モータ回転角20度ごとに変化する。   Hereinafter, the configurations of the phase synchronization unit 70 and the lock determination unit 43 will be described with reference to FIGS. FIG. 2 is a block diagram of the phase synchronization unit 70 and the lock determination unit 43. FIG. 3 shows the waveforms of the HG signal and the FG signal for one rotation of the motor, the count state of the counter 73 described later, and the like. As described above, since the hall sensors 12a to 12c are arranged at an angle of 120 degrees with each other, as shown in FIG. 3, one of the three hall signals HU, HV and HW is combined (an electrical angle of 360 degrees). 6) combinational logic states are obtained. Therefore, in the electrical angle, the high level and low level states of the signal change every 60 degrees. Since this is three cycles in one rotation of the motor, there are 18 state changes, and the motor changes every 20 degrees.
まず、位相同期部70の構成について説明する。なお、位相同期部70をPLL回路で構成した例を挙げて説明する。   First, the configuration of the phase synchronization unit 70 will be described. An example in which the phase synchronization unit 70 is configured with a PLL circuit will be described.
図2に示すように、位相同期部70は、エッジ検出器71と、オフセット生成器72と、カウンタ73と、レジスタ74と、位相比較器75と、増幅器76と、積分器77と、加算器78と、VCO(Voltage Controlled Oscillator:電圧制御発振器)79と、分周器80と、ロード信号発生器81とを備えている。なお、図2において、記号「==」は「と等しい」ことを示している。   As shown in FIG. 2, the phase synchronization unit 70 includes an edge detector 71, an offset generator 72, a counter 73, a register 74, a phase comparator 75, an amplifier 76, an integrator 77, and an adder. 78, a VCO (Voltage Controlled Oscillator) 79, a frequency divider 80, and a load signal generator 81. In FIG. 2, the symbol “==” indicates “equal to”.
エッジ検出器71は、HG信号の全ての立ち上がりエッジ及び立ち下がりエッジを検出するものであり、エッジを検出した際にエッジ検出信号をレジスタ74に出力するようになっている。具体的には、エッジ検出器71は、図3に示すように、ホール信号HUの立ち上がりエッジの位置を示すUR及び立ち下がりエッジの位置を示すUFと、ホール信号HVの立ち上がりエッジの位置を示すVR及び立ち下がりエッジの位置を示すVFと、ホール信号HWの立ち上がりエッジの位置を示すWR及び立ち下がりエッジの位置を示すWFとを検出するものである。なお、図3に示したUR〜VFの1周期、すなわちHG信号の1周期でエッジ検出信号は6個得られることとなる。   The edge detector 71 detects all rising edges and falling edges of the HG signal, and outputs an edge detection signal to the register 74 when an edge is detected. Specifically, as shown in FIG. 3, the edge detector 71 indicates the UR indicating the position of the rising edge of the Hall signal HU, the UF indicating the position of the falling edge, and the position of the rising edge of the Hall signal HV. The VF indicating the position of the VR and the falling edge, the WR indicating the position of the rising edge of the Hall signal HW, and the WF indicating the position of the falling edge are detected. Note that six edge detection signals are obtained in one cycle of UR to VF shown in FIG. 3, that is, one cycle of the HG signal.
オフセット生成器72は、HG信号の6個のエッジそれぞれに対応して、後述するように、予め定められた固有の基準カウンタ値を示す信号を生成するようになっている。なお、この基準カウンタ値は、特許請求の範囲に記載の基準位相に対応する。   As will be described later, the offset generator 72 generates a signal indicating a predetermined unique reference counter value corresponding to each of the six edges of the HG signal. The reference counter value corresponds to the reference phase described in the claims.
カウンタ73は、VCO79が出力するクロック信号VcoCkを入力するようになっており、クロック信号VcoCkの入力ごとにカウントダウンし、767から0までのカウントを繰り返すダウンカウンタである。なお、カウンタ73は、本発明の位相信号生成器に対応する。   The counter 73 is a down counter that receives the clock signal VcoCk output from the VCO 79, counts down every time the clock signal VcoCk is input, and repeats counting from 767 to 0. The counter 73 corresponds to the phase signal generator of the present invention.
レジスタ74は、エッジ検出器71及びカウンタ73に接続され、エッジ検出器71がエッジ検出信号を出力するタイミングでカウンタ73のカウンタ値をラッチ(保持)するようになっている。   The register 74 is connected to the edge detector 71 and the counter 73, and latches (holds) the counter value of the counter 73 at a timing when the edge detector 71 outputs an edge detection signal.
位相比較器75は、オフセット生成器72及びレジスタ74に接続され、オフセット生成器72が生成した基準カウンタ値と、レジスタ74が保持したカウンタ値とを比較してその差を算出するようになっている。   The phase comparator 75 is connected to the offset generator 72 and the register 74, and compares the reference counter value generated by the offset generator 72 with the counter value held by the register 74 to calculate the difference. Yes.
具体的には、位相比較器75は、レジスタ74が保持したカウンタ値からオフセット生成器72が生成した基準カウンタ値を減算し、HG信号のエッジ6個に対応する、カウンタ値のそれぞれの位相比較結果を示すデータ(以下「位相差PhDat」という。)を出力するものである。すなわち、位相比較器75は、HG信号の各エッジの絶対位相に対して、それぞれカウンタ73の基準カウンタ値つまりクロック信号VcoCkの絶対位相を比較していることになる。   Specifically, the phase comparator 75 subtracts the reference counter value generated by the offset generator 72 from the counter value held by the register 74, and compares each phase value of the counter value corresponding to six edges of the HG signal. Data indicating the result (hereinafter referred to as “phase difference PhDat”) is output. That is, the phase comparator 75 compares the reference counter value of the counter 73, that is, the absolute phase of the clock signal VcoCk, with the absolute phase of each edge of the HG signal.
図3を用いてさらに具体的に説明する。なお、オフセット生成器72が位相比較器75に出力する基準カウンタ値を次の値とし、各基準カウンタ値に±64の幅を持たせる。これらの基準カウンタ値は、HG信号の各エッジの理想的な検出位置に基づいて予め定められるものである。   This will be described more specifically with reference to FIG. The reference counter value output from the offset generator 72 to the phase comparator 75 is the next value, and each reference counter value has a width of ± 64. These reference counter values are determined in advance based on the ideal detection position of each edge of the HG signal.
(1)HU信号の立ち上がりエッジURに対応する基準カウンタ値を「704」
(2)HW信号の立ち下がりエッジWFに対応する基準カウンタ値を「576」
(3)HV信号の立ち上がりエッジVRに対応する基準カウンタ値を「448」
(4)HU信号の立ち下がりエッジUFに対応する基準カウンタ値を「320」
(5)HW信号の立ち上がりエッジWRに対応する基準カウンタ値を「192」
(6)HV信号の立ち下がりエッジVFに対応する基準カウンタ値を「64」
まず、HU信号の立ち上がりエッジURが発生した時点で、カウンタ73のカウンタ値がレジスタ74にロードされるとともに、URに対応する基準カウンタ値「704」がオフセット生成器72から出力され、位相比較器75は、カウンタ73のカウンタ値と基準カウンタ値「704」とを比較し、位相差PhDatを算出して出力する。
(1) The reference counter value corresponding to the rising edge UR of the HU signal is set to “704”.
(2) The reference counter value corresponding to the falling edge WF of the HW signal is “576”.
(3) The reference counter value corresponding to the rising edge VR of the HV signal is “448”.
(4) The reference counter value corresponding to the falling edge UF of the HU signal is set to “320”.
(5) The reference counter value corresponding to the rising edge WR of the HW signal is “192”.
(6) The reference counter value corresponding to the falling edge VF of the HV signal is “64”.
First, when the rising edge UR of the HU signal occurs, the counter value of the counter 73 is loaded into the register 74, and the reference counter value “704” corresponding to the UR is output from the offset generator 72, and the phase comparator 75 compares the counter value of the counter 73 with the reference counter value “704”, calculates the phase difference PhDat, and outputs it.
以下同様に、位相比較器75は、HW信号の立ち下がりエッジWF時点のカウンタ値と基準カウンタ値「576」とを、HV信号の立ち上がりエッジVR時点のカウンタ値と基準カウンタ値「448」とを、HU信号の立ち下がりエッジUF時点のカウンタ値と基準カウンタ値「320」とをそれぞれ逐次比較し、位相差PhDatを逐次算出して出力する。さらに、位相比較器75は、HW信号の立ち上がりエッジWR時点のカウンタ値と基準カウンタ値「192」とを、HV信号の立ち下がりエッジVF時点のカウンタ値と基準カウンタ値「64」とを逐次比較し、位相差PhDatを逐次算出して出力する。   Similarly, the phase comparator 75 obtains the counter value at the time of the falling edge WF of the HW signal and the reference counter value “576”, the counter value at the time of the rising edge VR of the HV signal, and the reference counter value “448”. The counter value at the time of the falling edge UF of the HU signal and the reference counter value “320” are sequentially compared, and the phase difference PhDat is sequentially calculated and output. Further, the phase comparator 75 sequentially compares the counter value at the rising edge WR of the HW signal and the reference counter value “192”, and the counter value at the falling edge VF of the HV signal and the reference counter value “64”. The phase difference PhDat is sequentially calculated and output.
ここで、位相差PhDatの値は、HG信号のエッジが到来したときのカウンタ値が、当該HG信号のエッジに対応する基準カウンタ値と等しいとき位相差"0"であり、カウンタ73のカウンタ値が各基準カウンタ値よりも大きいとき(カウンタ位相が遅れ位相のとき)は、+1から+64までの正の位相差、カウンタ73のカウンタ値が各基準カウンタ値よりも小さいとき(カウンタ位相が進み位相のとき)は、−1から−64までの負の位相差となる。   Here, the value of the phase difference PhDat is the phase difference “0” when the counter value when the edge of the HG signal arrives is equal to the reference counter value corresponding to the edge of the HG signal. Is larger than each reference counter value (when the counter phase is a lag phase), a positive phase difference from +1 to +64, and when the counter value of the counter 73 is smaller than each reference counter value (the counter phase is an advanced phase) ) Is a negative phase difference from −1 to −64.
図2に戻り、位相同期部70の構成の説明を続ける。
増幅器76は、位相差PhDatを増幅し、加算器78に出力するものである。積分器77は、位相差PhDatを積分し、加算器78に出力するものである。加算器78は、増幅器76の出力信号と積分器77の出力信号とを加算し、VCO79に出力するようになっている。以上の構成により、HG信号の周波数が平均的に一定周波数のとき、積分器77の出力が平均的に一定値になり、位相差PhDatは平均的に"0"に制御される。したがって、位相同期部70は、積分器77の効果により定常位相差を持たないので、正確な絶対位相情報を出力することができる。
Returning to FIG. 2, the description of the configuration of the phase synchronization unit 70 will be continued.
The amplifier 76 amplifies the phase difference PhDat and outputs it to the adder 78. The integrator 77 integrates the phase difference PhDat and outputs it to the adder 78. The adder 78 adds the output signal of the amplifier 76 and the output signal of the integrator 77 and outputs the result to the VCO 79. With the above configuration, when the frequency of the HG signal is an average constant frequency, the output of the integrator 77 becomes an average constant value, and the phase difference PhDat is controlled to “0” on the average. Therefore, since the phase synchronization unit 70 does not have a steady phase difference due to the effect of the integrator 77, accurate absolute phase information can be output.
なお、増幅器76、積分器77及び加算器78による構成は、位相差PhDatを増幅する誤差増幅器であり、低周波領域では積分器77によってよりゲインが上がる、公知のPI(Propotinal+Integrational)制御器となっている。   The configuration of the amplifier 76, the integrator 77, and the adder 78 is an error amplifier that amplifies the phase difference PhDat, and is a known PI (Proposal + Integration) controller whose gain is increased by the integrator 77 in the low frequency region. ing.
VCO79は、デジタル方式の電圧制御発振器であり、加算器78の出力信号の値に比例した周波数のクロック信号VcoCkを出力するようになっている。すなわち、位相差PhDatが正(カウンタ位相が遅れ位相)のときは、より周波数を高くしてカウンタ位相を進ませ、位相差PhDatが負(カウンタ位相が進み位相)のときは、より周波数を低くしてカウンタ位相を遅らせる。この結果、位相差PhDatの値が"0"になるようクロック信号VcoCkの周波数とカウンタ73の絶対位相とが制御されることとなる。なお、本実施の形態においては、クロック信号VcoCkは、HG信号の768逓倍の周波数を持つものとする。また、VCO79は、本発明のパルス信号生成器に対応する。   The VCO 79 is a digital voltage controlled oscillator, and outputs a clock signal VcoCk having a frequency proportional to the value of the output signal of the adder 78. That is, when the phase difference PhDat is positive (counter phase is delayed), the frequency is increased to advance the counter phase, and when the phase difference PhDat is negative (counter phase is advanced), the frequency is decreased. And delay the counter phase. As a result, the frequency of the clock signal VcoCk and the absolute phase of the counter 73 are controlled so that the value of the phase difference PhDat becomes “0”. In the present embodiment, it is assumed that the clock signal VcoCk has a frequency that is 768 times that of the HG signal. The VCO 79 corresponds to the pulse signal generator of the present invention.
VCO79の構成は、例えば図4に示すように、入力データVcoInを加算器79aとレジスタ79bとで累積加算させ、そのキャリ信号をクロック信号VcoCkとすることで実現できる。レジスタ79bに入力する加算クロック信号clkは固定周波数fclkのクロック信号であり、この固定周波数fclkはクロック信号VcoCkより十分高い周波数が好ましい。また、クロック信号VcoCkの周波数fVcoCkは、累積加算データのビット幅をnビットとすると次式で得られ、入力データVcoInに比例する。 For example, as shown in FIG. 4, the configuration of the VCO 79 can be realized by accumulating the input data VcoIn by an adder 79a and a register 79b and using the carry signal as a clock signal VcoCk. The addition clock signal clk input to the register 79b is a clock signal having a fixed frequency f clk , and the fixed frequency f clk is preferably sufficiently higher than the clock signal VcoCk. Further, the frequency f VcoCk of the clock signal VcoCk is obtained by the following equation when the bit width of the cumulative addition data is n bits, and is proportional to the input data VcoIn.
VcoCk=VcoIn×(1/2)×fclk (Hz)
なお、VCO79の構成は、図4に示されたものに限定されず、例えばD/A変換器で入力データVcoInをアナログ信号に変換した後、この信号をアナログ方式のVCOの制御電圧として入力する構成としてもよい。
f VcoCk = VcoIn × (1/2 n ) × f clk (Hz)
The configuration of the VCO 79 is not limited to that shown in FIG. 4. For example, after the input data VcoIn is converted into an analog signal by a D / A converter, this signal is input as a control voltage for the analog VCO. It is good also as a structure.
図1に戻り、位相同期部70の構成の説明を続ける。
分周器80は、クロック信号VcoCkを1/4に分周して正弦波生成用のクロック信号SinCkを出力するようになっている。ここで、分周器80を設けた理由を説明する。前述のように、クロック信号VcoCkは、HG信号周波数の768倍のクロックとしているので、位相差のレンジを広く(±64の範囲)確保することができ、PLL回路を安定に動作させることができる。ただし、一般にモータ駆動のための正弦波としてはHG信号周波数の768倍のクロックを用いるような高い分解能は必要ないことが多いので分周器80を設け、クロック信号VcoCkを1/4に分周し、HG信号周波数の192倍となる周波数のクロック信号SinCkを出力する構成としている。
Returning to FIG. 1, the description of the configuration of the phase synchronization unit 70 will be continued.
The frequency divider 80 divides the clock signal VcoCk by ¼ and outputs a clock signal SinCk for generating a sine wave. Here, the reason why the frequency divider 80 is provided will be described. As described above, since the clock signal VcoCk is a clock 768 times the HG signal frequency, a wide phase difference range (± 64 range) can be secured, and the PLL circuit can be operated stably. . However, in general, as a sine wave for driving a motor, a high resolution such as a clock having a frequency of 768 times the HG signal frequency is often unnecessary, so a frequency divider 80 is provided and the clock signal VcoCk is divided by a quarter. The clock signal SinCk having a frequency that is 192 times the HG signal frequency is output.
ロード信号発生器81は、カウンタ73に接続されており、カウンタ73のカウンタ値が0になったときLoad信号を発生して出力するようになっている。ロード信号発生器81がLoad信号を出力するタイミングは、例えば図3に示すように、ホール信号HUの立ち上がりエッジURの少し手前としている。この位置は、位相同期部70の構成の説明で述べた所定の絶対位相に相当するものである。なお、図3において、2つ目のLoad信号の出力位置における絶対位相を0度とすることにより、HG信号の例えば1周期分の絶対位相を定めることができる。   The load signal generator 81 is connected to the counter 73, and generates and outputs a Load signal when the counter value of the counter 73 becomes zero. The timing at which the load signal generator 81 outputs the Load signal is, for example, slightly before the rising edge UR of the Hall signal HU as shown in FIG. This position corresponds to the predetermined absolute phase described in the description of the configuration of the phase synchronization unit 70. In FIG. 3, by setting the absolute phase at the output position of the second Load signal to 0 degree, the absolute phase of, for example, one cycle of the HG signal can be determined.
以上のように、本実施の形態における位相同期部70は、PLL回路で構成され、HG信号を入力して正弦波生成用のクロック信号SinCkを出力するものである。一般にPLL回路は、フィードバックループによって入力信号位相のノイズ的な変化が平滑化され、出力クロック信号の位相変化を小さく抑えることができるという平滑化効果を有する。したがって、位相同期部70は、PLL回路の平滑化効果によって、入力信号であるHG信号の位相変化を抑えることができる。   As described above, the phase synchronization unit 70 according to the present embodiment is configured by a PLL circuit, and inputs an HG signal and outputs a clock signal SinCk for generating a sine wave. In general, a PLL circuit has a smoothing effect in which a noise-like change in an input signal phase is smoothed by a feedback loop, and a phase change in an output clock signal can be suppressed to a small level. Therefore, the phase synchronization unit 70 can suppress the phase change of the HG signal that is the input signal due to the smoothing effect of the PLL circuit.
ここで、平滑化について図5及び図6を用いて説明する。
図5(a)は、HG信号の1つの波形(例えばホール信号HU)を示しており、ある絶対位相を基準としてモータ5回転分の波形を取り込んだ状態を示す概念図である。理想的なモータにおいては、HG信号の立ち上がりエッジ及び立ち下がりエッジは、複数周期の期間において同一の位置に現れるが、現実にはHG信号の各エッジ位置は、ホールセンサや永久磁石等の部品の取り付け精度誤差、外来ノイズ等によってΔTの幅でばらつくものとなる。しかしながら、位相同期部70は、PLL回路で構成されているので、その平滑化特性により、図5(b)に示すように平滑化することができる。
Here, smoothing will be described with reference to FIGS.
FIG. 5A shows one waveform of the HG signal (for example, the hall signal HU), and is a conceptual diagram showing a state in which a waveform corresponding to five rotations of the motor is taken with a certain absolute phase as a reference. In an ideal motor, the rising edge and the falling edge of the HG signal appear at the same position in a plurality of periods, but in reality, each edge position of the HG signal is the position of a component such as a hall sensor or a permanent magnet. Variations in the width of ΔT due to mounting accuracy errors, external noise, and the like. However, since the phase synchronization unit 70 is configured by a PLL circuit, smoothing can be performed as shown in FIG.
PLL回路による平滑化の波形は、例えば図6に示すようなものとなる。図6は、入力信号の位相と出力信号の位相との位相ずれを概念的に示している。PLL回路による平滑化効果により、入力信号のノイズ的な位相変化として例えば任意単位"1"の変化があっても、出力クロックの位相変化を例えば"0.1"程度に抑えることができる。換言すれば、ホール信号の電気角ずれが例えば10度相当あっても、電気角で例えば1度相当に抑えることができる。このような効果はPLL回路のループ帯域設計を適切に行うことで実現できることはよく知られている。ループ帯域の特性は、図2に示した位相同期部70の回路においては、増幅器76、積分器77及び加算器78の構成に関わり、例えば増幅器76のゲインを下げていくと位相同期の追従速度は低下するが平滑化特性は向上するものとなる。   The waveform of smoothing by the PLL circuit is, for example, as shown in FIG. FIG. 6 conceptually shows the phase shift between the phase of the input signal and the phase of the output signal. Due to the smoothing effect of the PLL circuit, the phase change of the output clock can be suppressed to, for example, about “0.1” even if there is a change of, for example, an arbitrary unit “1” as the noise-like phase change of the input signal. In other words, even if the electrical angle deviation of the Hall signal is 10 degrees, for example, the electrical angle can be suppressed to 1 degree, for example. It is well known that such an effect can be realized by appropriately designing the loop bandwidth of the PLL circuit. The characteristics of the loop band are related to the configuration of the amplifier 76, the integrator 77, and the adder 78 in the circuit of the phase synchronization unit 70 shown in FIG. 2. For example, when the gain of the amplifier 76 is lowered, the phase synchronization tracking speed is reduced. However, the smoothing characteristics are improved.
以上のように、位相同期部70は、HG信号の各エッジ位置が、ホールセンサ12や永久磁石の取り付け精度誤差、外来ノイズ等によってばらついても、PLL回路の平滑化特性によって、HG信号の各エッジ位置のばらつきを解消することができるので、従来のものよりも位相変化が十分に小さいクロック信号SinCkを出力することができる。   As described above, even if the edge positions of the HG signal vary due to the mounting accuracy error of the Hall sensor 12 or the permanent magnet, the external noise, or the like, the phase synchronization unit 70 uses the smoothing characteristics of the PLL circuit to change each edge position of the HG signal. Since the variation in edge position can be eliminated, the clock signal SinCk having a sufficiently smaller phase change than the conventional one can be output.
図2に戻り、続いてロック判定部43の構成を説明する。
図2に示すように、ロック判定部43は、データ比較器43aと、モノマルチバイブレータ(以下「MM」という。)43bと、ロジック回路43cとを備え、位相同期部70における入力信号であるHG信号の位相と、VCO79の出力信号であるクロック信号VcoCkの位相とが同期しているか否かを判定するようになっている。以下の説明において、HG信号の位相とクロック信号VcoCkの位相とが同期している状態を「ロック状態」といい、両者が同期していない状態を「アンロック状態」という。このロック状態は、特許請求の範囲に記載の位相同期状態に対応する。なお、「同期している」とは、HG信号の位相とクロック信号VcoCkの位相とが完全に一致している状態のみをいうものではなく、所定の幅を持って両者が一致している状態も含むものである。
Returning to FIG. 2, the configuration of the lock determination unit 43 will be described.
As shown in FIG. 2, the lock determination unit 43 includes a data comparator 43 a, a mono multivibrator (hereinafter referred to as “MM”) 43 b, and a logic circuit 43 c, and is an HG that is an input signal in the phase synchronization unit 70. It is determined whether or not the phase of the signal is synchronized with the phase of the clock signal VcoCk that is the output signal of the VCO 79. In the following description, a state where the phase of the HG signal and the phase of the clock signal VcoCk are synchronized is referred to as a “locked state”, and a state where the two are not synchronized is referred to as an “unlocked state”. This locked state corresponds to the phase synchronization state described in the claims. Note that “synchronized” does not mean only the state where the phase of the HG signal and the phase of the clock signal VcoCk are completely matched, but the state where both are matched with a predetermined width. Is also included.
データ比較器43aは、位相比較器75に接続されており、位相差PhDatと予め定められた基準値(例えば"32")とを比較し、その結果を出力するようになっている。具体的には、データ比較器43aは、位相差PhDatの絶対値が"32"より小さいか否かを比較し、小さいときに判定結果としてPdOK=1の信号を出力するものである。前述のように、位相差PhDatのレンジを±64としているので、データ比較器43aは、位相差PhDatが±32の範囲内か否かを判定していることになる。   The data comparator 43a is connected to the phase comparator 75, compares the phase difference PhDat with a predetermined reference value (for example, “32”), and outputs the result. Specifically, the data comparator 43a compares whether or not the absolute value of the phase difference PhDat is smaller than “32” and outputs a signal of PdOK = 1 as a determination result when the absolute value is smaller. As described above, since the range of the phase difference PhDat is set to ± 64, the data comparator 43a determines whether or not the phase difference PhDat is within the range of ± 32.
MM43bは、PdOK信号の立ち上がりエッジでトリガされ、所定時間だけ"1"を示す信号を出力するようになっている。   The MM 43b is triggered by the rising edge of the PdOK signal and outputs a signal indicating "1" for a predetermined time.
ロジック回路43cは、PdOK信号が"1"でMM43bの出力信号が"0"のとき、位相同期部70がロック状態にあると判定し、判定結果を示すPLL_LOCK信号を"1"として出力するようになっている。すなわち、ロジック回路43cは、位相差が±32の範囲内の状態が設定時間tMMだけ連続したら、位相同期部70がロック状態にあると判定するものである。   When the PdOK signal is “1” and the output signal of the MM 43b is “0”, the logic circuit 43c determines that the phase synchronization unit 70 is in the locked state, and outputs a PLL_LOCK signal indicating the determination result as “1”. It has become. That is, the logic circuit 43c determines that the phase synchronization unit 70 is in the locked state when the state where the phase difference is within the range of ± 32 continues for the set time tMM.
具体的に信号波形で説明すると、ロック判定部43の動作は、図7に示すように、位相差PhDatが±32の範囲内にあるときPdOK=1の信号を出力し、位相差PhDatが±32の範囲内にないときPdOK=0の信号を出力する。MM43bは、PdOK信号の立ち上がりエッジでトリガされ、"1"を示す信号を出力する。ロジック回路43cは、MM43bの出力信号=1の状態が設定時間tMMだけ連続してからPdOK信号=0となるまでの間にPLL_LOCK=1の信号を出力する。したがって、ロジック回路43cがPLL_LOCK=1の信号を出力する期間は、位相同期部70のロック状態の期間に相当する。   More specifically, the operation of the lock determination unit 43 outputs a signal of PdOK = 1 when the phase difference PhDat is within a range of ± 32, and the phase difference PhDat is ±±, as shown in FIG. When not within the range of 32, a signal of PdOK = 0 is output. The MM 43b is triggered by the rising edge of the PdOK signal and outputs a signal indicating “1”. The logic circuit 43c outputs a signal of PLL_LOCK = 1 after the state of the output signal = 1 of the MM 43b continues for the set time tMM until the PdOK signal = 0. Therefore, the period during which the logic circuit 43c outputs the signal PLL_LOCK = 1 corresponds to the period during which the phase synchronization unit 70 is locked.
図1に戻り、正弦波信号出力手段40の構成の説明を続ける。
カウンタ41は、位相同期部70が出力するLoad信号で所定値(例えば"0")に初期化され、クロック信号SinCkでカウントアップするようになっている。位相同期部70の分周器80及びロード信号発生器81の構成(図2参照)により、カウンタ41が"0"から"191"までカウントするとカウンタ41のカウンタ値は"0"に戻る。このカウンタ値が、HG信号1周期分(電気角360度)の絶対位相を表し、電気角60度当たり32カウントになる。前述のようにカウンタ41が"0"から"191"まで192カウントする構成は、HG信号1周期分で絶対位相を表した場合であり、例えばHG信号2周期分で絶対位相を表した場合は、カウンタ41が384(=192×2)カウントする構成とすればよい。
Returning to FIG. 1, the description of the configuration of the sine wave signal output means 40 will be continued.
The counter 41 is initialized to a predetermined value (for example, “0”) by the Load signal output from the phase synchronization unit 70 and is incremented by the clock signal SinCk. Due to the configuration of the frequency divider 80 and the load signal generator 81 of the phase synchronization unit 70 (see FIG. 2), when the counter 41 counts from “0” to “191”, the counter value of the counter 41 returns to “0”. This counter value represents the absolute phase of one cycle of the HG signal (electrical angle 360 degrees), and is 32 counts per 60 electrical angles. As described above, the configuration in which the counter 41 counts 192 from “0” to “191” is a case where the absolute phase is represented by one cycle of the HG signal, for example, when the absolute phase is represented by two cycles of the HG signal. The counter 41 may count 384 (= 192 × 2).
なお、位相同期部70及びカウンタ41は、本発明の絶対位相情報出力手段に対応する。また、カウンタ41のカウンタ値は、特許請求の範囲に記載の「絶対位相情報」に対応する。これに対し、カウンタ73(図2参照)のカウンタ値は、特許請求の範囲に記載の「絶対位相情報に対応する位相」に対応する。前述のように、カウンタ41とカウンタ73との違いは、位相の分解能(192分割/HG周期か768分割/HG周期か)の違いだけである。したがって、カウンタ41の代わりにカウンタ73を直接使って正弦波を生成する「絶対位相情報」としてもよい。この場合は「絶対位相情報」と「絶対位相情報に対応する位相」とが同じ構成要素になる。   The phase synchronization unit 70 and the counter 41 correspond to the absolute phase information output unit of the present invention. The counter value of the counter 41 corresponds to “absolute phase information” recited in the claims. On the other hand, the counter value of the counter 73 (see FIG. 2) corresponds to “phase corresponding to absolute phase information” recited in the claims. As described above, the difference between the counter 41 and the counter 73 is only the difference in phase resolution (192 division / HG cycle or 768 division / HG cycle). Therefore, instead of the counter 41, the counter 73 may be used directly as “absolute phase information” for generating a sine wave. In this case, “absolute phase information” and “phase corresponding to absolute phase information” are the same component.
正弦波発生器42は、カウンタ41のカウンタ値に基づいて、モータコイル11のU相、V相及びW相に印加すべき3相の正弦波状の波形を正規化(振幅を±1に正規化)して出力するようになっている。この正規化された正弦波信号(以下「正規化正弦波信号」という。)に基づいてU相、V相及びW相を駆動することで、正弦波電流がモータコイル11に流れ、ブラシレスモータ10が回転することとなる。なお、正弦波発生器42は、本発明の正弦波駆動手段に対応する。   The sine wave generator 42 normalizes the three-phase sine wave waveform to be applied to the U phase, V phase and W phase of the motor coil 11 based on the counter value of the counter 41 (normalizes the amplitude to ± 1). ) And output. By driving the U phase, V phase and W phase based on this normalized sine wave signal (hereinafter referred to as “normalized sine wave signal”), a sine wave current flows to the motor coil 11 and the brushless motor 10. Will rotate. The sine wave generator 42 corresponds to the sine wave driving means of the present invention.
前述したように、位相同期部70は、PLL回路の平滑化特性によってHG信号のエッジのばらつきを解消することができるので、従来のものよりも位相変化が十分に小さいクロック信号SinCkを出力することができるものである。正弦波発生器42は、このクロック信号SinCkによってカウントアップするカウンタ41のカウンタ値に基づいて正規化正弦波信号を生成するものである。したがって、正弦波発生器42が生成した正規化正弦波信号は、従来のものよりも波形の乱れも小さく抑えられたものとなり、その結果、モータ回転に及ぼす影響も少なく抑えられる。   As described above, the phase synchronization unit 70 can eliminate the variation in the edge of the HG signal due to the smoothing characteristic of the PLL circuit, and therefore outputs the clock signal SinCk whose phase change is sufficiently smaller than the conventional one. It is something that can be done. The sine wave generator 42 generates a normalized sine wave signal based on the counter value of the counter 41 that counts up with the clock signal SinCk. Therefore, the normalized sine wave signal generated by the sine wave generator 42 has a smaller waveform disturbance than the conventional one, and as a result, the influence on the motor rotation can be reduced.
次に、動作モード設定手段50の構成について説明する。   Next, the configuration of the operation mode setting unit 50 will be described.
動作モード設定手段50は、乗算器51(51U、51V、51W)と、セレクタ52(52U、52V、52W)と、動作モード指令部53とを備え、位相同期部70がロック状態にあるかアンロック状態にあるかに応じてブラシレスモータ10の動作モードを設定するようになっている。ここで、ブラシレスモータ10の動作モードは、ブラシレスモータ10を正弦波で駆動する「正弦波通電モード」と、矩形波で駆動する「矩形波通電モード」とを含む。   The operation mode setting means 50 includes a multiplier 51 (51U, 51V, 51W), a selector 52 (52U, 52V, 52W), and an operation mode command unit 53, and whether the phase synchronization unit 70 is in a locked state or not. The operation mode of the brushless motor 10 is set according to whether it is in the locked state. Here, the operation modes of the brushless motor 10 include a “sine wave energization mode” for driving the brushless motor 10 with a sine wave and a “rectangular wave energization mode” for driving with a rectangular wave.
乗算器51は、制御データ生成手段30が出力する制御データと、正弦波発生器42が出力する正規化正弦波信号とを乗算するようになっている。例えば、乗算器51Uは、制御データと、正弦波発生器42Uが出力する正規化正弦波信号とを乗算するものである。   The multiplier 51 multiplies the control data output from the control data generating means 30 and the normalized sine wave signal output from the sine wave generator 42. For example, the multiplier 51U multiplies the control data by the normalized sine wave signal output from the sine wave generator 42U.
セレクタ52は、ロック判定部43からPLL_LOCK信号を入力し、位相同期部70がロック状態にあるかアンロック状態にあるかに応じて、制御データ生成手段30が出力する制御データ及び乗算器51の出力信号のいずれか一方を選択して出力するものである。なお、セレクタ52の出力データを以下「駆動データ」という。図1においては、セレクタ52U、52V及び52Wの出力データを、それぞれ、駆動データdataU、dataV及びdataWと表している。   The selector 52 receives the PLL_LOCK signal from the lock determination unit 43 and outputs the control data output from the control data generation unit 30 and the multiplier 51 according to whether the phase synchronization unit 70 is in the locked state or the unlocked state. One of the output signals is selected and output. The output data of the selector 52 is hereinafter referred to as “drive data”. In FIG. 1, the output data of the selectors 52U, 52V, and 52W are represented as drive data dataU, dataV, and dataW, respectively.
具体的には、位相同期部70がロック状態にあるとき(PLL_LOCK=1)、セレクタ52U、52V及び52Wは、それぞれ、乗算器51U、51V及び51Wの出力信号を選択するようになっている。一方、セレクタ52U、52V及び52Wは、位相同期部70がアンロック状態にあるとき(PLL_LOCK=0)、制御データ生成手段30が出力する制御データを選択するようになっている。したがって、位相同期部70がアンロック状態にあるとき、駆動データdataU、dataV、dataWは同一のデータになる。   Specifically, when the phase synchronization unit 70 is in the locked state (PLL_LOCK = 1), the selectors 52U, 52V, and 52W select the output signals of the multipliers 51U, 51V, and 51W, respectively. On the other hand, the selectors 52U, 52V, and 52W select the control data output by the control data generating means 30 when the phase synchronization unit 70 is in the unlocked state (PLL_LOCK = 0). Therefore, when the phase synchronization unit 70 is in the unlocked state, the drive data dataU, dataV, and dataW are the same data.
動作モード指令部53は、ホールアンプ21及びロック判定部43に接続され、位相同期部70がロック状態にあるかアンロック状態にあるかに応じて、駆動電圧制御手段60の動作モードを指令するための動作モード指令信号を出力するようになっている。なお、動作モード指令部53は、本発明の矩形波駆動手段に対応する。   The operation mode command unit 53 is connected to the hall amplifier 21 and the lock determination unit 43, and commands the operation mode of the drive voltage control means 60 depending on whether the phase synchronization unit 70 is in the locked state or the unlocked state. An operation mode command signal is output for the purpose. The operation mode command unit 53 corresponds to the rectangular wave driving means of the present invention.
例えば、動作モード指令部53は、位相同期部70がロック状態にあるとき(PLL_LOCK=1)、駆動電圧制御手段60が「正弦波通電モード」で動作するよう制御するための動作モード指令信号ph_U、ph_V、ph_Wを駆動電圧制御手段60に出力するようになっている。   For example, the operation mode command unit 53 operates the operation mode command signal ph_U for controlling the drive voltage control unit 60 to operate in the “sine wave energization mode” when the phase synchronization unit 70 is in the locked state (PLL_LOCK = 1). , Ph_V, ph_W are output to the drive voltage control means 60.
一方、動作モード指令部53は、位相同期部70がアンロック状態にあるとき(PLL_LOCK=0)、駆動電圧制御手段60が「矩形波通電モード」で動作するよう、ホール信号HU、HV及びHW信号の状態に応じて動作モード指令信号ph_U、ph_V、ph_Wを駆動電圧制御手段60に出力するようになっている。   On the other hand, when the phase synchronization unit 70 is in the unlocked state (PLL_LOCK = 0), the operation mode command unit 53 causes the hall signals HU, HV and HW so that the drive voltage control unit 60 operates in the “rectangular wave energization mode”. The operation mode command signals ph_U, ph_V, ph_W are output to the drive voltage control means 60 in accordance with the signal state.
次に、駆動電圧制御手段60の構成について説明する。   Next, the configuration of the drive voltage control means 60 will be described.
駆動電圧制御手段60は、パルス幅変調(Pulse Width Modulation:以下「PWM」という。)を行うPWM駆動部61(61U、61V、61W)を備えている。   The drive voltage control means 60 includes a PWM drive unit 61 (61U, 61V, 61W) that performs pulse width modulation (hereinafter referred to as “PWM”).
PWM駆動部61は、セレクタ52から駆動データを入力し、動作モード指令部53が出力する動作モード指令信号に基づいて動作するようになっている。なお、PWM駆動部61は、本発明の正弦波駆動手段、矩形波駆動手段、正弦波振幅変調手段及び駆動信号振幅変調手段に対応する。   The PWM drive unit 61 receives drive data from the selector 52 and operates based on an operation mode command signal output from the operation mode command unit 53. The PWM drive unit 61 corresponds to the sine wave drive means, rectangular wave drive means, sine wave amplitude modulation means, and drive signal amplitude modulation means of the present invention.
例えば、PWM駆動部61は、動作モード指令部53が「矩形波通電モード」で動作するよう制御するための動作モード指令信号を出力しているとき、制御データ生成手段30が生成した制御データをセレクタ52から駆動データとして入力し、駆動データに比例したパルス幅でモータコイル11をPWM駆動して電流を流す。   For example, the PWM drive unit 61 outputs the control data generated by the control data generation unit 30 when the operation mode command unit 53 outputs an operation mode command signal for controlling the operation in the “rectangular wave energization mode”. Input as drive data from the selector 52, the motor coil 11 is PWM driven with a pulse width proportional to the drive data, and a current flows.
具体的には、図8に示すように、ホール信号HU、UV及びHWに対して、位相同期部70がアンロック状態(PLL_LOCK=0)にあるときの矩形波駆動波形U、V、Wは図8中段に示すような位相関係となる。ここで「M」、「PWM_H」及び「PWM_L」の記号で示した信号が、動作モード指令部53から指令される動作モード指令信号ph_U、ph_V及びph_Wにそれぞれ対応している。   Specifically, as shown in FIG. 8, the rectangular wave drive waveforms U, V, and W when the phase synchronization unit 70 is in the unlocked state (PLL_LOCK = 0) with respect to the hall signals HU, UV, and HW are The phase relationship is as shown in the middle part of FIG. Here, signals indicated by symbols “M”, “PWM_H”, and “PWM_L” correspond to the operation mode command signals ph_U, ph_V, and ph_W, respectively, commanded from the operation mode command unit 53.
次に、図9にPWM駆動部61の矩形波駆動時の各動作モード「M」「PWM_H」「PWM_L」に対応したPWMパルス例を示す。モード「M」は、モータコイル11には電流を流さないモードであり、デューティ50%のパルスが出力される。モード「PWM_H」では、駆動データ(ここでは常に正)に応じてハイレベルの時間を50%よりも長くして駆動される。モード「PWM_L」では、駆動データ(ここでは常に正)に応じてハイレベルの時間を逆に50%よりも短くして駆動される。   Next, FIG. 9 shows an example of PWM pulses corresponding to each operation mode “M”, “PWM_H”, and “PWM_L” when the PWM drive unit 61 drives the rectangular wave. The mode “M” is a mode in which no current flows through the motor coil 11, and a pulse with a duty of 50% is output. In the mode “PWM_H”, driving is performed with a high level time longer than 50% in accordance with driving data (always positive in this case). In the mode “PWM_L”, the high level time is reversed to be shorter than 50% according to the drive data (here, always positive).
一方、PWM駆動部61は、動作モード指令部53が「正弦波通電モード」で動作するよう制御するための動作モード指令信号を出力しているとき、乗算器51が制御データと正規化正弦波信号とを乗算した信号をセレクタ52から駆動データとして入力し、駆動データに比例したパルス幅でモータコイル11をPWM駆動して電流を流す。   On the other hand, when the PWM drive unit 61 outputs an operation mode command signal for controlling the operation mode command unit 53 to operate in the “sine wave energization mode”, the multiplier 51 controls the control data and the normalized sine wave. A signal multiplied by the signal is input as drive data from the selector 52, and the motor coil 11 is PWM-driven with a pulse width proportional to the drive data, and a current flows.
PWM駆動部61における「正弦波通電モード」での動作波形は、図9の「Sin」で示すものとなる。すなわち、駆動データは"0"中心に正負の信号であるので、駆動データが"0"のとき出力パルスのデューティが50%になり、駆動データが正のとき駆動データに応じてパルスのハイレベルの幅が長くなる。駆動データが負のとき駆動データに応じてパルスのハイレベルの幅が短くなる。パルスの基本周期は所定値tpwmである。tpwmは正弦波駆動の周期よりも十分短くするのが好ましい。   The operation waveform in the “sine wave energization mode” in the PWM drive unit 61 is indicated by “Sin” in FIG. 9. That is, since the drive data is a positive / negative signal centered on “0”, the duty of the output pulse is 50% when the drive data is “0”, and the high level of the pulse according to the drive data when the drive data is positive. The width of becomes longer. When the drive data is negative, the high level width of the pulse is shortened according to the drive data. The basic period of the pulse is a predetermined value tpwm. It is preferable that tpwm be sufficiently shorter than the period of the sine wave drive.
図9に示したようなPWM駆動により、モータコイル11が接続された端子間(図示省略)には、パルスデューティの高い端子から低い端子(平均電圧の高い端子から低い端子)に電流が流れ、結果的にモータコイル11のインダクタンス成分によって平滑化され駆動データに応じた正弦波状の電流が流れる。   By the PWM drive as shown in FIG. 9, between the terminals to which the motor coil 11 is connected (not shown), a current flows from a terminal having a high pulse duty to a terminal having a low pulse duty (terminal having a high average voltage to a terminal having a low average voltage), As a result, the current is smoothed by the inductance component of the motor coil 11 and a sinusoidal current corresponding to the drive data flows.
なお、以上の説明において、位相同期部70をPLL回路で構成する例を挙げたが、本発明はこれに限定されるものではなく、回転子の位置を示す位置信号を平滑化し、位置信号に応じた絶対位相情報を出力するものであればよい。また、従来、例えばモータの速度制御にPLL回路が用いられることがある。このような速度制御等に用いられるPLL回路に本発明に係る位相同期部70の機能を持たせてもよいし、速度制御等に用いられるPLL回路とは別個に位相同期部70を備える構成としてもよい。   In the above description, the example in which the phase synchronization unit 70 is configured by a PLL circuit has been described. However, the present invention is not limited to this, and the position signal indicating the position of the rotor is smoothed to be the position signal. Any device that outputs the corresponding absolute phase information may be used. Conventionally, for example, a PLL circuit is sometimes used for controlling the speed of a motor. Such a PLL circuit used for speed control or the like may have the function of the phase synchronization unit 70 according to the present invention, or the phase synchronization unit 70 may be provided separately from the PLL circuit used for speed control or the like. Also good.
次に、本実施の形態におけるモータ駆動制御装置100の動作について説明する。   Next, the operation of the motor drive control device 100 in the present embodiment will be described.
まず、モータ情報取得手段20において、ホールアンプ21は、ブラシレスモータ10に備えられたホールセンサ12から回転子の位置を示す位置信号を入力して増幅し、正弦波信号出力手段40の位相同期部70と、動作モード設定手段50の動作モード指令部53とにHG信号を出力する。また、FGアンプ22は、ブラシレスモータ10に備えられたFG13から回転子の回転速度を示す信号を入力して増幅し、制御データ生成手段30の周波数比較器32にFG信号を出力する。   First, in the motor information acquisition means 20, the hall amplifier 21 inputs and amplifies a position signal indicating the position of the rotor from the hall sensor 12 provided in the brushless motor 10, and a phase synchronization unit of the sine wave signal output means 40. HG signal is output to 70 and the operation mode command unit 53 of the operation mode setting means 50. The FG amplifier 22 receives and amplifies a signal indicating the rotational speed of the rotor from the FG 13 provided in the brushless motor 10, and outputs an FG signal to the frequency comparator 32 of the control data generating unit 30.
次に、制御データ生成手段30において、目標周波数発生器31は、ブラシレスモータ10の目標回転数に対応する目標周波数のパルス信号を発生し、周波数比較器32に出力する。   Next, in the control data generating means 30, the target frequency generator 31 generates a pulse signal having a target frequency corresponding to the target rotational speed of the brushless motor 10 and outputs the pulse signal to the frequency comparator 32.
次いで、周波数比較器32は、FGアンプ22が出力するFG信号の周波数と、目標周波数発生器31が出力するパルス信号の周波数とを比較し、両者の周波数の差に応じた誤差信号を誤差増幅器33に出力する。   Next, the frequency comparator 32 compares the frequency of the FG signal output from the FG amplifier 22 with the frequency of the pulse signal output from the target frequency generator 31, and generates an error signal corresponding to the difference between the two in the error amplifier. To 33.
続いて、誤差増幅器33は、周波数比較器32が出力する誤差信号を増幅し、ブラシレスモータ10を駆動する制御データとして動作モード設定手段50に出力する。   Subsequently, the error amplifier 33 amplifies the error signal output from the frequency comparator 32 and outputs it to the operation mode setting means 50 as control data for driving the brushless motor 10.
次に、正弦波信号出力手段40において、位相同期部70は、HG信号を入力して正弦波生成用のクロック信号SinCkを出力する。ここで、位相同期部70は、PLL回路の平滑化効果によって、入力信号であるHG信号の位相変化を抑えることができるので、クロック信号SinCkの位相変化を小さく抑えることができる。   Next, in the sine wave signal output means 40, the phase synchronizer 70 inputs the HG signal and outputs a clock signal SinCk for generating a sine wave. Here, since the phase synchronization unit 70 can suppress the phase change of the HG signal that is the input signal due to the smoothing effect of the PLL circuit, the phase change of the clock signal SinCk can be suppressed small.
また、位相同期部70は、HG信号の1周期に1回、所定の絶対位相でLoad信号を出力する。本実施の形態においては、位相同期部70は、カウンタ73(図2参照)のカウンタ値が0になったときLoad信号を発生して出力する。   In addition, the phase synchronization unit 70 outputs a Load signal with a predetermined absolute phase once per period of the HG signal. In the present embodiment, the phase synchronization unit 70 generates and outputs a Load signal when the counter value of the counter 73 (see FIG. 2) becomes zero.
続いて、カウンタ41は、位相同期部70が出力するLoad信号でカウンタ値が例えば"0"に初期化され、クロック信号SinCkでカウントアップする。"0"から"191"までカウントするとカウンタ41のカウンタ値は"0"に戻る。   Subsequently, the counter 41 is initialized to a counter value of, for example, “0” by the Load signal output from the phase synchronization unit 70, and counts up by the clock signal SinCk. When counting from “0” to “191”, the counter value of the counter 41 returns to “0”.
次いで、正弦波発生器42は、カウンタ41のカウンタ値に基づいて、モータコイル11のU相、V相及びW相に印加すべき3相の正弦波状の波形を正規化し、正規化正弦波信号を動作モード設定手段50に出力する。   Next, the sine wave generator 42 normalizes the three-phase sinusoidal waveform to be applied to the U phase, V phase, and W phase of the motor coil 11 based on the counter value of the counter 41, and normalizes the sine wave signal. Is output to the operation mode setting means 50.
一方、ロック判定部43は、位相同期部70の位相比較器75(図2参照)から位相差PhDatを入力し、位相同期部70がロック状態にあるかアンロック状態にあるかを判定し、判定結果を示すPLL_LOCK信号を動作モード設定手段50に出力する。   On the other hand, the lock determination unit 43 receives the phase difference PhDat from the phase comparator 75 (see FIG. 2) of the phase synchronization unit 70, determines whether the phase synchronization unit 70 is in the locked state or the unlocked state, A PLL_LOCK signal indicating the determination result is output to the operation mode setting means 50.
次に、動作モード設定手段50において、乗算器51は、制御データ生成手段30が出力する制御データと、正弦波発生器42が出力する正規化正弦波信号とを乗算する。   Next, in the operation mode setting unit 50, the multiplier 51 multiplies the control data output from the control data generation unit 30 and the normalized sine wave signal output from the sine wave generator 42.
また、セレクタ52は、ロック判定部43からPLL_LOCK信号を入力し、位相同期部70がロック状態にあるかアンロック状態にあるかに応じて、制御データ生成手段30が出力する制御データ及び乗算器51の出力信号のいずれか一方を選択し、駆動データとして駆動電圧制御手段60に出力する。例えば、セレクタ52は、位相同期部70がロック状態にあるときは乗算器51の出力信号を選択し、位相同期部70がアンロック状態にあるときは制御データ生成手段30が出力する制御データを選択する。   The selector 52 receives the PLL_LOCK signal from the lock determination unit 43, and outputs the control data and multiplier output by the control data generation unit 30 depending on whether the phase synchronization unit 70 is in the locked state or the unlocked state. One of the output signals 51 is selected and output to the drive voltage control means 60 as drive data. For example, the selector 52 selects the output signal of the multiplier 51 when the phase synchronization unit 70 is in the locked state, and the control data output by the control data generating means 30 when the phase synchronization unit 70 is in the unlocked state. select.
また、動作モード指令部53は、位相同期部70がロック状態にあるかアンロック状態にあるかに応じて、駆動電圧制御手段60の動作モードを指令するための動作モード指令信号を駆動電圧制御手段60に出力する。例えば、動作モード指令部53は、位相同期部70がロック状態にあるとき、駆動電圧制御手段60が「正弦波通電モード」で動作するよう制御するための動作モード指令信号を駆動電圧制御手段60に出力し、位相同期部70がアンロック状態にあるとき、駆動電圧制御手段60が「矩形波通電モード」で動作するよう、HG信号の状態に応じて動作モード指令信号を駆動電圧制御手段60に出力する。   Further, the operation mode command unit 53 outputs an operation mode command signal for commanding the operation mode of the drive voltage control means 60 according to whether the phase synchronization unit 70 is in the locked state or the unlocked state. Output to means 60. For example, the operation mode command unit 53 outputs an operation mode command signal for controlling the drive voltage control unit 60 to operate in the “sine wave energization mode” when the phase synchronization unit 70 is in the locked state. When the phase synchronization unit 70 is in the unlocked state, the drive voltage control unit 60 outputs an operation mode command signal according to the state of the HG signal so that the drive voltage control unit 60 operates in the “rectangular wave energization mode”. Output to.
次に、駆動電圧制御手段60において、PWM駆動部61は、セレクタ52から駆動データを入力し、動作モード指令部53が出力する動作モード指令信号に基づいて動作する。   Next, in the drive voltage control means 60, the PWM drive unit 61 receives drive data from the selector 52 and operates based on the operation mode command signal output from the operation mode command unit 53.
例えば、PWM駆動部61は、動作モード指令部53が「矩形波通電モード」で動作するよう制御するための動作モード指令信号を出力しているとき、制御データ生成手段30が生成した制御データをセレクタ52から駆動データとして入力し、駆動データに比例したパルス幅でモータコイル11をPWM駆動して電流を流す。   For example, the PWM drive unit 61 outputs the control data generated by the control data generation unit 30 when the operation mode command unit 53 outputs an operation mode command signal for controlling the operation in the “rectangular wave energization mode”. Input as drive data from the selector 52, the motor coil 11 is PWM driven with a pulse width proportional to the drive data, and a current flows.
一方、PWM駆動部61は、動作モード指令部53が「正弦波通電モード」で動作するよう制御するための動作モード指令信号を出力しているとき、乗算器51が制御データと正規化正弦波信号とを乗算した信号をセレクタ52から駆動データとして入力し、駆動データに比例したパルス幅でモータコイル11をPWM駆動して電流を流す。その結果、モータコイル11が接続された端子間には、パルスデューティの高い端子から低い端子に電流が流れ、モータコイル11のインダクタンス成分によって平滑化され駆動データに応じた正弦波状の電流が流れる。   On the other hand, when the PWM drive unit 61 outputs an operation mode command signal for controlling the operation mode command unit 53 to operate in the “sine wave energization mode”, the multiplier 51 controls the control data and the normalized sine wave. A signal multiplied by the signal is input as drive data from the selector 52, and the motor coil 11 is PWM-driven with a pulse width proportional to the drive data, and a current flows. As a result, a current flows from a terminal having a high pulse duty to a terminal having a low pulse duty between terminals connected to the motor coil 11, and a sine wave current that is smoothed by the inductance component of the motor coil 11 and flows according to drive data flows.
以上のように、本実施の形態におけるモータ駆動制御装置100によれば、位相同期部70は、入力したHG信号を平滑化することによって従来のものよりも位相変化が十分に小さいクロック信号SinCkを出力し、カウンタ41は、クロック信号SinCkでカウントアップしてHG信号の絶対位相情報を示すカウンタ値を出力し、PWM駆動部61は、絶対位相情報に基づいて正弦波駆動及び矩形波駆動を行う構成としたので、回転むら、振動及び騒音の発生を抑えることができる。   As described above, according to the motor drive control device 100 in the present embodiment, the phase synchronization unit 70 smoothes the input HG signal to generate the clock signal SinCk whose phase change is sufficiently smaller than that of the conventional one. The counter 41 counts up with the clock signal SinCk and outputs a counter value indicating the absolute phase information of the HG signal. The PWM drive unit 61 performs sine wave driving and rectangular wave driving based on the absolute phase information. Due to the configuration, it is possible to suppress the occurrence of uneven rotation, vibration and noise.
したがって、本発明のモータ駆動制御装置は、正弦波駆動信号の歪みや不連続性を従来のものよりも小さくすることができ、低騒音、低振動で、かつ精密なモータ駆動制御を行うことができる。   Therefore, the motor drive control device of the present invention can make distortion and discontinuity of the sine wave drive signal smaller than the conventional one, and can perform precise motor drive control with low noise and vibration. it can.
なお、起動時や意図的な変速時等のように、HG信号が極端に低い周波数の場合や、周波数変化が非常に速いときは、これに位相同期する位相同期部70が正常にロックできないおそれがある。このため、本実施の形態におけるモータ駆動制御装置100は、位相同期部70がアンロック状態にあるときは矩形波駆動とし、ロック状態あるときは正弦波駆動にする構成としたので、常に安定したモータ駆動が可能になる。   When the HG signal has an extremely low frequency, such as during startup or intentional shifting, or when the frequency change is very fast, the phase synchronization unit 70 that is phase-synchronized with the HG signal may not be locked properly. There is. For this reason, the motor drive control device 100 according to the present embodiment is configured to perform rectangular wave driving when the phase synchronization unit 70 is in the unlocked state, and sine wave drive when in the locked state. Motor drive is possible.
ここで、矩形波駆動になるのは、起動時や意図的な変速時など、過渡的な場合に過ぎないので、矩形波駆動特有の振動や騒音問題が起こるのは実使用上無視できる程度のごくわずかな時間である。ほとんどの時間は正弦波駆動で動作するので、正弦波駆動の特長である低振動や低騒音の効果は十分保たれる。   Here, the rectangular wave drive is only a transitional case such as start-up or intentional shifting, so the vibration and noise problems peculiar to the rectangular wave drive are negligible in practical use. Very little time. Since it operates with sine wave drive most of the time, the effects of low vibration and low noise, which are the features of sine wave drive, are sufficiently maintained.
なお、前述の実施の形態において、FG13及びFGアンプ22の出力信号を、ホール素子信号HU、HV、HWのいずれか、あるいは組み合わせた信号で代用することもできる。この場合でもモータ回転数に比例した周波数が生成されるからである。ただし、FG13をホールセンサ12とは別に設けると、パルス数をHG信号によるパルスより多くできるため、より精密な速度制御ができるので好ましい。   In the above-described embodiment, the output signals of the FG 13 and the FG amplifier 22 can be replaced with any one of Hall element signals HU, HV, and HW, or a combined signal. This is because even in this case, a frequency proportional to the motor speed is generated. However, it is preferable to provide the FG 13 separately from the Hall sensor 12 because the number of pulses can be increased as compared with the pulses by the HG signal, so that more precise speed control can be performed.
以上のように、本発明に係るモータ駆動制御装置は、従来のものよりも、低騒音、低振動で、かつ精密なモータ駆動制御を行うことができるという効果を有し、複数の電機子巻線を有するブラシレスモータの駆動を制御するモータ駆動制御装置等として有用である。   As described above, the motor drive control device according to the present invention has the effect of being able to perform precise motor drive control with lower noise and vibration than the conventional one, and a plurality of armature windings. This is useful as a motor drive control device for controlling the drive of a brushless motor having a wire.
本発明に係るモータ駆動制御装置の一実施の形態における構成を示すブロック図The block diagram which shows the structure in one Embodiment of the motor drive control apparatus which concerns on this invention. 本発明に係るモータ駆動制御装置の一実施の形態における位相同期信号生成部及びロック判定部の構成を示すブロック図The block diagram which shows the structure of the phase-synchronization signal generation part and lock determination part in one Embodiment of the motor drive control apparatus which concerns on this invention 本発明に係るモータ駆動制御装置の一実施の形態において、ホール信号、FG信号、基準カウント値及びカウント値の関係を示す図The figure which shows the relationship between a Hall signal, FG signal, a reference | standard count value, and a count value in one embodiment of the motor drive control device according to the present invention. 本発明に係るモータ駆動制御装置の一実施の形態におけるVCOの構成を示すブロック図The block diagram which shows the structure of VCO in one Embodiment of the motor drive control apparatus which concerns on this invention 本発明に係るモータ駆動制御装置の一実施の形態における位相同期部の平滑化特性の概念図 (a)モータ5回転分のHG信号の波形を取り込んだ状態を示す概念図 (b)平滑化後のHG信号の波形を示す概念図FIG. 4 is a conceptual diagram of smoothing characteristics of a phase synchronization unit in an embodiment of a motor drive control device according to the present invention; (a) a conceptual diagram illustrating a state in which a waveform of an HG signal for five motor rotations is captured; Schematic diagram showing the waveform of the HG signal 本発明に係るモータ駆動制御装置の一実施の形態において、位相同期部における入力信号の位相と出力信号の位相との位相ずれを概念的に示す図The figure which shows notionally the phase shift | offset | difference of the phase of the input signal in the phase synchronization part in one Embodiment of the motor drive control apparatus which concerns on this invention, and the phase of an output signal 本発明に係るモータ駆動制御装置の一実施の形態におけるロック判定部の動作の説明図Explanatory drawing of operation | movement of the lock determination part in one Embodiment of the motor drive control apparatus which concerns on this invention. 本発明に係るモータ駆動制御装置の一実施の形態において、PWM駆動部におけるホール信号HU、HV及びHWと、矩形波駆動波形U、V及びWと、正弦波駆動波形U、V及びWとの位相関係を示す図In one embodiment of the motor drive control device according to the present invention, the Hall signals HU, HV and HW in the PWM drive unit, the rectangular wave drive waveforms U, V and W, and the sine wave drive waveforms U, V and W Diagram showing phase relationship 本発明に係るモータ駆動制御装置の一実施の形態において、PWM駆動部における矩形波駆動時のPWMパルス例を示す図The figure which shows the example of the PWM pulse at the time of the rectangular wave drive in PWM drive part in one Embodiment of the motor drive control apparatus which concerns on this invention
符号の説明Explanation of symbols
10 ブラシレスモータ
11 モータコイル
12(12a〜12c) ホールセンサ
13 FG
20 モータ情報取得手段
21 ホールアンプ(位置信号出力手段)
22 FGアンプ(周波数検出手段)
30 制御データ生成手段
31 目標周波数発生器
32 周波数比較器(周波数差検出手段)
33 誤差増幅器(制御信号生成手段)
40 正弦波信号出力手段
41 カウンタ(絶対位相情報出力手段)
42(42U、42V、42W) 正弦波発生器(正弦波駆動手段)
43 ロック判定部
43a データ比較器
43b MM
43c ロジック回路
50 動作モード設定手段
51(51U、51V、51W) 乗算器
52(52U、52V、52W) セレクタ
53 動作モード指令部(矩形波駆動手段)
60 駆動電圧制御手段
61(61U、61V、61W) PWM駆動部(正弦波駆動手段、矩形波駆動手段、正弦波振幅変調手段、駆動信号振幅変調手段)
70 位相同期部(絶対位相情報出力手段、位相同期回路)
71 エッジ検出器
72 オフセット生成器
73 カウンタ(位相信号生成器)
74 レジスタ
75 位相比較器(位相比較器)
76 増幅器
77 積分器
78 加算器
79 VCO(パルス信号生成器)
79b レジスタ
80 分周器
81 ロード信号発生器
100 モータ駆動制御装置
10 brushless motor 11 motor coil 12 (12a to 12c) hall sensor 13 FG
20 Motor information acquisition means 21 Hall amplifier (position signal output means)
22 FG amplifier (frequency detection means)
30 Control data generating means 31 Target frequency generator 32 Frequency comparator (frequency difference detecting means)
33 Error amplifier (control signal generating means)
40 sine wave signal output means 41 counter (absolute phase information output means)
42 (42U, 42V, 42W) Sine wave generator (sine wave drive means)
43 Lock determination unit 43a Data comparator 43b MM
43c Logic circuit 50 Operation mode setting means 51 (51U, 51V, 51W) Multiplier 52 (52U, 52V, 52W) Selector 53 Operation mode command section (rectangular wave drive means)
60 Drive voltage control means 61 (61U, 61V, 61W) PWM drive section (sine wave drive means, rectangular wave drive means, sine wave amplitude modulation means, drive signal amplitude modulation means)
70 Phase synchronization unit (absolute phase information output means, phase synchronization circuit)
71 Edge detector 72 Offset generator 73 Counter (phase signal generator)
74 register 75 phase comparator (phase comparator)
76 Amplifier 77 Integrator 78 Adder 79 VCO (Pulse Signal Generator)
79b Register 80 Divider 81 Load signal generator 100 Motor drive controller

Claims (7)

  1. モータの回転子の回転位置に応じて複数相の電機子巻線に周期的な電流を流して前記回転子を回転させるモータ駆動制御装置であって、
    前記回転子の回転位置に応じて周期的な位置信号を出力する位置信号出力手段と、前記位置信号を平滑化して前記位置信号に応じた絶対位相情報を出力する絶対位相情報出力手段と、前記絶対位相情報に応じて前記複数相の電機子巻線に正弦波状の電流を流すための正弦波駆動信号を出力する正弦波駆動手段とを備えたことを特徴とするモータ駆動制御装置。
    A motor drive control device that rotates the rotor by passing a periodic current through a plurality of armature windings according to the rotational position of the rotor of the motor,
    Position signal output means for outputting a periodic position signal according to the rotational position of the rotor, absolute phase information output means for smoothing the position signal and outputting absolute phase information according to the position signal, and A motor drive control device comprising: sine wave drive means for outputting a sine wave drive signal for causing a sine wave current to flow through the plurality of armature windings according to absolute phase information.
  2. 前記絶対位相情報出力手段は、前記位置信号と位相同期する位相同期回路を備え、前記位相同期回路の出力信号の位相と前記位置信号とが位相同期している位相同期状態において前記絶対位相情報を出力することを特徴とする請求項1に記載のモータ駆動制御装置。 The absolute phase information output means includes a phase synchronization circuit that is phase-synchronized with the position signal, and outputs the absolute phase information in a phase synchronization state in which the phase of the output signal of the phase synchronization circuit and the position signal are phase-synchronized. The motor drive control device according to claim 1, wherein the motor drive control device outputs the motor drive control device.
  3. 前記絶対位相情報出力手段は、前記位置信号の信号レベルの各変化点にそれぞれ対応する予め定められた複数の基準位相と前記絶対位相情報に対応する位相とを比較して位相差を求める位相比較器と、前記位相差に応じた周波数のパルス信号を生成するパルス信号生成器と、前記パルス信号を基準として前記絶対位相情報に対応する位相の信号を生成する位相信号生成器とを備えたことを特徴とする請求項1又は請求項2に記載のモータ駆動制御装置。 The absolute phase information output means compares a plurality of predetermined reference phases respectively corresponding to each change point of the signal level of the position signal and a phase corresponding to the absolute phase information to obtain a phase difference A pulse signal generator that generates a pulse signal having a frequency corresponding to the phase difference, and a phase signal generator that generates a signal having a phase corresponding to the absolute phase information with reference to the pulse signal. The motor drive control device according to claim 1 or 2, characterized by the above-mentioned.
  4. 前記位置信号に応じて前記複数相の電機子巻線に矩形波状の電流を流すための矩形波駆動信号を出力する矩形波駆動手段を備え、
    前記位相同期回路が前記位相同期状態にあるとき前記正弦波駆動信号によって前記モータを駆動し、前記位相同期回路が前記位相同期状態にないとき前記矩形波駆動信号によって前記モータを駆動することを特徴とする請求項2又は請求項3に記載のモータ駆動制御装置。
    A rectangular wave driving means for outputting a rectangular wave driving signal for causing a rectangular wave current to flow through the armature windings of the plurality of phases according to the position signal;
    The motor is driven by the sine wave drive signal when the phase synchronization circuit is in the phase synchronization state, and the motor is driven by the rectangular wave drive signal when the phase synchronization circuit is not in the phase synchronization state. The motor drive control device according to claim 2 or 3.
  5. 前記回転子の回転数に対応する周波数を検出する周波数検出手段と、予め定められた前記回転子の目標回転数に対応する目標周波数と前記周波数検出手段が検出した周波数との周波数差を検出する周波数差検出手段と、前記モータを駆動するための駆動電圧制御信号を前記周波数差に基づいて生成する制御信号生成手段とを備えたことを特徴とする請求項1から請求項4までのいずれか1項に記載のモータ駆動制御装置。 Frequency detecting means for detecting a frequency corresponding to the rotational speed of the rotor, and a frequency difference between a predetermined target frequency corresponding to the target rotational speed of the rotor and a frequency detected by the frequency detecting means. 5. The frequency difference detection means and a control signal generation means for generating a drive voltage control signal for driving the motor based on the frequency difference. The motor drive control device according to item 1.
  6. 前記駆動電圧制御信号に応じて前記正弦波駆動信号を振幅変調する正弦波振幅変調手段を備えたことを特徴とする請求項5に記載のモータ駆動制御装置。 6. The motor drive control device according to claim 5, further comprising sine wave amplitude modulation means for modulating the amplitude of the sine wave drive signal in accordance with the drive voltage control signal.
  7. 前記駆動電圧制御信号に応じて前記正弦波駆動信号及び前記矩形波駆動信号を振幅変調する駆動信号振幅変調手段を備えたことを特徴とする請求項5に記載のモータ駆動制御装置。 6. The motor drive control device according to claim 5, further comprising drive signal amplitude modulation means for modulating the amplitude of the sine wave drive signal and the rectangular wave drive signal in accordance with the drive voltage control signal.
JP2007068851A 2007-03-16 2007-03-16 Motor drive controller Pending JP2008236831A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007068851A JP2008236831A (en) 2007-03-16 2007-03-16 Motor drive controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007068851A JP2008236831A (en) 2007-03-16 2007-03-16 Motor drive controller

Publications (1)

Publication Number Publication Date
JP2008236831A true JP2008236831A (en) 2008-10-02

Family

ID=39908953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007068851A Pending JP2008236831A (en) 2007-03-16 2007-03-16 Motor drive controller

Country Status (1)

Country Link
JP (1) JP2008236831A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011087440A (en) * 2009-10-19 2011-04-28 Ricoh Co Ltd Motor drive controller and image forming device
JP2013519356A (en) * 2010-02-08 2013-05-23 マグネティック マイルス リミテッドライアビリティカンパニー Magnetic drive reciprocating engine and electromagnet control system
JP2013108971A (en) * 2011-10-25 2013-06-06 Ricoh Co Ltd Angle detector, motor drive device, and image forming apparatus
WO2014133944A3 (en) * 2013-02-28 2015-08-27 Cirrus Logic, Inc. Position estimation system and method for an electric motor
WO2017094839A1 (en) * 2015-12-02 2017-06-08 株式会社ミツバ Motor drive device and method for controlling motor drive device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011087440A (en) * 2009-10-19 2011-04-28 Ricoh Co Ltd Motor drive controller and image forming device
US8405329B2 (en) 2009-10-19 2013-03-26 Ricoh Company, Ltd. Motor drive controller and image forming apparatus incorporating the motor drive controller
JP2013519356A (en) * 2010-02-08 2013-05-23 マグネティック マイルス リミテッドライアビリティカンパニー Magnetic drive reciprocating engine and electromagnet control system
JP2013108971A (en) * 2011-10-25 2013-06-06 Ricoh Co Ltd Angle detector, motor drive device, and image forming apparatus
WO2014133944A3 (en) * 2013-02-28 2015-08-27 Cirrus Logic, Inc. Position estimation system and method for an electric motor
WO2017094839A1 (en) * 2015-12-02 2017-06-08 株式会社ミツバ Motor drive device and method for controlling motor drive device
JP2017103925A (en) * 2015-12-02 2017-06-08 株式会社ミツバ Motor drive device and method for controlling motor drive device
CN108432121A (en) * 2015-12-02 2018-08-21 株式会社美姿把 The control method of motor drive and motor drive
US20180358912A1 (en) * 2015-12-02 2018-12-13 Mitsuba Corporation Motor drive apparatus and motor drive apparatus control method
EP3386093A4 (en) * 2015-12-02 2019-07-17 Mitsuba Corporation Motor drive device and method for controlling motor drive device
US10644623B2 (en) * 2015-12-02 2020-05-05 Mitsuba Corporation Motor drive apparatus and motor drive apparatus control method
CN108432121B (en) * 2015-12-02 2021-06-01 株式会社美姿把 Motor drive device and control method for motor drive device

Similar Documents

Publication Publication Date Title
JP2005323490A (en) Permanent magnet synchronous motor device and controller
JP5636663B2 (en) Motor drive control device and image forming apparatus
JP5656841B2 (en) Sensorless optimal torque control for high-efficiency non-ferrous permanent magnet machines
JP5413424B2 (en) Motor drive device and brushless motor
KR100822990B1 (en) Control for brushless dc motor
US20160056743A1 (en) Motor drive control apparatus and motor drive control method
JP2008236831A (en) Motor drive controller
CN106953568B (en) Method for estimating parameters of an induction machine
JPH06103995B2 (en) Sensorless brushless motor
JP2006271038A (en) Control device of synchronous motor starter
JP2008301678A (en) Drive control circuit of polyphase motor, and spindle device using this
JP5667153B2 (en) Magnetic pole position detector for synchronous motor
US10326388B2 (en) Lead angle controller
US20160294314A1 (en) Fractional Delay Adjustment in a Field-Oriented Control Architecture
JP4771126B2 (en) Synchronous motor drive
JP2004104954A (en) System, apparatus, and method for rotary control of motor
JP2002204592A (en) Inverter equipment
JP2011045217A (en) Brushless motor drive
US20160156294A1 (en) Motor driving module
JP6384199B2 (en) Position estimation device, motor drive control device, position estimation method, and program
Yoon et al. Precision control of a sensorless PM BLDC motor using PLL control algorithm
Deskur et al. Application of digital phase locked loop for control of SRM drive
JP3472533B2 (en) Motor control device
WO2004013952A1 (en) Switched reluctance motor sensorless driver circuit
JP2007336653A (en) Motor speed control circuit