JP2008235616A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2008235616A JP2008235616A JP2007073810A JP2007073810A JP2008235616A JP 2008235616 A JP2008235616 A JP 2008235616A JP 2007073810 A JP2007073810 A JP 2007073810A JP 2007073810 A JP2007073810 A JP 2007073810A JP 2008235616 A JP2008235616 A JP 2008235616A
- Authority
- JP
- Japan
- Prior art keywords
- insulating base
- semiconductor element
- semiconductor device
- insulating substrate
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本発明は、CCDやCMOS等の撮像素子を用いた固体撮像装置等の光学デバイスなどといった、絶縁基体に半導体素子を搭載して樹脂封止されることにより構成される半導体装置およびその製造方法に関するものである。 The present invention relates to a semiconductor device configured by mounting a semiconductor element on an insulating base and resin-sealing such as an optical device such as a solid-state imaging device using an imaging element such as a CCD or CMOS, and a method for manufacturing the same. Is.
近年、携帯端末をはじめとする電子機器の小型化に伴い、半導体装置の小型化が要求されている。また、半導体装置には、小型化および薄型化だけでなく、その性能の信頼性向上を図るために封止樹脂内の気泡を除去することが要求されている。半導体装置のなかでも、特にビデオカメラやスチルカメラ等に広く用いられている固体撮像装置等の光学デバイスにはこの市場要求が強い。 In recent years, along with miniaturization of electronic devices such as portable terminals, miniaturization of semiconductor devices is required. In addition, semiconductor devices are required not only to be reduced in size and thickness, but also to remove bubbles in the sealing resin in order to improve the reliability of their performance. Among semiconductor devices, this market demand is particularly strong for optical devices such as solid-state imaging devices that are widely used in video cameras and still cameras.
従来の固体撮像装置の構成を示す図を図4に示す。図4(a)は同固体撮像装置の平面図、図4(b)は同固体撮像装置の図4(a)におけるB−B’断面図である。
図4に示すように、従来の固体撮像装置は、絶縁基体1と、前記絶縁基体1の周縁部に設けられた枠体2と、前記枠体2で囲われた内側の絶縁基体1表面に設けられた素子搭載部3と、前記素子搭載部3の周囲から絶縁基体1の下面に導出された複数の配線部4と、素子搭載部3に接着剤5により固定された固体撮像素子6と、固体撮像素子6と配線部4とを電気的に接続している金属細線7と、前記固体撮像素子6上に接着剤8により接合された透光性の保護体9と、前記金属細線7を覆うように枠体2と固体撮像素子6の間に充填されている封止樹脂10を有する構造である。図4(a)では樹脂10を透視した状態で示している。
FIG. 4 shows a configuration of a conventional solid-state imaging device. 4A is a plan view of the solid-state imaging device, and FIG. 4B is a cross-sectional view taken along the line BB ′ in FIG. 4A of the solid-state imaging device.
As shown in FIG. 4, the conventional solid-state imaging device includes an insulating base 1, a
かかる固体撮像装置において、封止樹脂10に気泡を内包することなく充填するには、封止樹脂10を充填後、減圧チャンバに入れる事で、脱泡処理を行っていた。
また特許文献1には、減圧チャンバ内でのスクリーン印刷による封止樹脂充填の方法が提案されている。
Further, Patent Document 1 proposes a sealing resin filling method by screen printing in a decompression chamber.
しかしながら、上記のように減圧チャンバを用いた場合、減圧時間にタクトがかかる為に製造コストが増大化する虞があり、一般的でない。
本発明は、上記問題に鑑みてなされたものであり、その目的とするところは、封止樹脂内に内包される気泡を容易に抑制することができる半導体装置およびその製造方法を提供することにある。
However, when the decompression chamber is used as described above, the production cost may increase due to the tact time required for decompression, which is not general.
The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device capable of easily suppressing bubbles encapsulated in a sealing resin and a method for manufacturing the same. is there.
上記目的を達成するために、本発明の請求項1記載の半導体装置は、外部接続用の配線部が設けられる絶縁基体と、前記絶縁基体に接着材料にて接合されて前記配線部に電気的に接続される半導体素子と、前記絶縁基体の周縁部に設けられる枠体と、前記半導体素子を前記枠体内に封止する封止樹脂とを有し、前記枠体の内壁と前記絶縁基体との接合部が滑らかな円弧形状に加工されることを特徴とする。 In order to achieve the above object, a semiconductor device according to claim 1 of the present invention includes an insulating base provided with a wiring part for external connection, and an electrical connection to the wiring part joined to the insulating base with an adhesive material. A semiconductor element connected to the frame, a frame provided at a peripheral edge of the insulating base, and a sealing resin for sealing the semiconductor element in the frame, and an inner wall of the frame and the insulating base The joint portion is processed into a smooth arc shape.
請求項2記載の半導体装置は、請求項1記載の半導体装置において、前記半導体素子上に透光性部材が接続され、前記半導体素子が受光または発光する光学素子であることを特徴とする。 A semiconductor device according to a second aspect is the semiconductor device according to the first aspect, wherein a translucent member is connected to the semiconductor element, and the semiconductor element is an optical element that receives or emits light.
請求項3記載の半導体装置は、請求項1乃至請求項2の何れか1つに記載の半導体装置において、前記枠体の内壁角部にも滑らかな円弧形状の加工が施されることを特徴とする。 According to a third aspect of the present invention, in the semiconductor device according to any one of the first to second aspects, the inner wall corner portion of the frame body is also processed into a smooth arc shape. And
請求項4記載の半導体装置は、請求項1乃至請求項3の何れか1つに記載の半導体装置において、前記絶縁基体は、複数枚のセラミックグリーンシートを積層して形成される多層セラミック基板であることを特徴とする。 The semiconductor device according to claim 4 is the semiconductor device according to any one of claims 1 to 3, wherein the insulating base is a multilayer ceramic substrate formed by laminating a plurality of ceramic green sheets. It is characterized by being.
請求項5記載の半導体装置の製造方法は、絶縁基体を準備する工程と、前記絶縁基体を分割する工程と、前記絶縁基体上の所定の位置に半導体素子を搭載する工程と、前記絶縁基体の配線部と前記半導体素子とを電気的に接続する工程と、前記金属細線を覆う樹脂を充填する工程とを備え、前記絶縁基体を準備する工程において、準備する絶縁基体には、その表面に、個片領域と、前記個片領域の外周に沿うように当該個片領域を囲む区画線とが存在しており、前記個片領域には、半導体素子を搭載する搭載部と、該搭載部に搭載された半導体素子に電気的に接続される配線部と、前記搭載部を囲うように設けられた枠体とが存在しており、前記枠体の内壁と前記絶縁基体との接合部には押圧されることで滑らかな円弧形状が形成されることを特徴とする。
The method for manufacturing a semiconductor device according to
以上により、封止樹脂内に内包される気泡を容易に抑制することができる。 As described above, bubbles included in the sealing resin can be easily suppressed.
本発明の半導体装置は、枠体の内壁と絶縁基板の接合部を滑らかな円弧形状に加工することにより、樹脂封止の際に、封止樹脂が枠体と隙間をつくることなく、枠体と接触して濡れ拡がることができるので、空気層が形成されることがなく、封止樹脂内の気泡が抑制することができるので、製品信頼性を向上させることができる。また製品品質の安定と製造歩留りの向上をすることができる。 In the semiconductor device of the present invention, the sealing resin does not form a gap with the frame body during resin sealing by processing the joint between the inner wall of the frame body and the insulating substrate into a smooth arc shape. Since it can be wetted and spread in contact with air, an air layer is not formed, and air bubbles in the sealing resin can be suppressed, so that product reliability can be improved. In addition, the product quality can be stabilized and the production yield can be improved.
以下、本発明の実施の形態を図面を参照して説明する。ここでは半導体装置の一例として固体撮像装置について説明する。
図1は本発明の固体撮像素子の構成を示す図であり、図1(a)は本発明の実施形態1の固体撮像装置の平面図、図1(b)は同固体撮像装置の図1(a)におけるA−A’断面図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. Here, a solid-state imaging device will be described as an example of a semiconductor device.
FIG. 1 is a diagram illustrating a configuration of a solid-state imaging device according to the present invention. FIG. 1A is a plan view of a solid-state imaging device according to Embodiment 1 of the present invention, and FIG. It is AA 'sectional drawing in (a).
この固体撮像装置13は、セラミックや樹脂等により形成された絶縁基体1と、前記絶縁基体1の周縁部に設けられた枠体2と、前記枠体2で囲われた内側の絶縁基体1表面に設けられた素子搭載部3と、前記素子搭載部3の周囲から絶縁基体1の下面に導出された複数のメタライズ配線体等で形成している配線部4と、素子搭載部3に銀ペースト等の接着剤5により固定されたCCD等の固体撮像素子6と、固体撮像素子6の電極パッドと配線部4とを電気的に接続しているAuワイヤー等の金属細線7と、前記固体撮像素子6上にエポキシ樹脂等を主材とするUV接着剤などの接着剤8により接合された透光性の保護体9と、前記金属細線7を覆うように枠体2と固体撮像素子6の間に充填されているエポキシ樹脂を主材とする封止樹脂10とを有する構造である。図1(a)では樹脂10を透視した状態で示している。
The solid-
この固体撮像装置が先に図4を用いて説明した従来のものと相違するのは、絶縁基体1の周縁に設けられた枠体2の内壁と絶縁基体1との接合部11がR加工されて、滑らかな円弧状の面を形成している点である。
This solid-state imaging device is different from the conventional one described with reference to FIG. 4 in that the
これによれば、絶縁基体1の周縁に設けられた枠体2の内壁と絶縁基体1が直角に接合されていた従来構造に比べて、滑らかな円弧形状の加工部があることで、素子搭載部3に塗布された封止樹脂10は枠体2と隙間をつくることなく、枠体2と接触し、濡れ拡がることができるので、枠体2と素子搭載部3と封止樹脂10の間に空気層が形成されることがない。
According to this, compared with the conventional structure in which the inner wall of the
したがって、封止樹脂10は気泡を内包することなく、枠体2と固体撮像素子6の間に充填することができ、製品の信頼性を向上させることができる。
また、枠体2の内壁角部12はR加工されて、枠体2の隣り合う辺の接合部が滑らかな円弧状に形成されていても良い。この場合、枠体2の隣り合う辺と素子搭載部3と封止樹脂10との間に空気層が形成されることなく、封止樹脂10を充填することができる。
Therefore, the sealing
Further, the inner
R加工については、研磨等で簡便に実施することが可能であり、尚且つ脱泡の為の減圧チャンバ等の設備が不要になるので、時間的、コスト的メリットが大きく有益である。
以上の構造は、固体撮像装置以外の光デバイス、さらには光デバイスでない半導体装置にも適用することができ、加工も容易である。製品信頼性を向上し且つ製造コストを抑えることができるから、かかる半導体装置を実装する電子機器、たとえばビデオカメラやスチルカメラ等も、従来品に比較して信頼性を向上することができ、且つ低コストで製造することが可能である。
The R processing can be easily carried out by polishing or the like, and equipment such as a decompression chamber for defoaming is not necessary, so that it is advantageous in terms of time and cost.
The above structure can be applied to an optical device other than the solid-state imaging device, and also to a semiconductor device that is not an optical device, and is easy to process. Since the product reliability can be improved and the manufacturing cost can be reduced, the electronic equipment on which such a semiconductor device is mounted, such as a video camera or a still camera, can also improve the reliability compared to the conventional products, and It can be manufactured at low cost.
次に、本発明の固体撮像装置の製造方法について図2,図3を用いて説明する。
図2は本発明の半導体装置における絶縁基体の製造方法を示す工程断面図であり、図3は本発明の半導体装置における多面取り基板の構成を示す図である。
Next, the manufacturing method of the solid-state imaging device of the present invention will be described with reference to FIGS.
FIG. 2 is a process cross-sectional view illustrating a method for manufacturing an insulating base in a semiconductor device of the present invention, and FIG. 3 is a diagram illustrating a configuration of a multi-sided substrate in the semiconductor device of the present invention.
本実施形態における固体撮像装置の製造方法は、多面取り基板100を分割して複数の絶縁基体1を製造し、各絶縁基体1に保護体9が接着された固体撮像素子3を実装してから封止樹脂10を充填するというものである。以下に、具体的に示す。
The manufacturing method of the solid-state imaging device according to the present embodiment is obtained by dividing the
まず、図2(f)および図3に示す多面取り基板100を形成する。具体的には、多面取り基板100の表面および裏面には、複数本の区画線107が存在しており、多面取り基板100の表面および裏面は、区画線107により複数の個辺領域(図3の例では9個の個辺領域)108に区画されている。そして、各個辺領域108には、素子搭載部および配線部4が設けられている。
First, the
さらに、多面取り基板100は、2枚のセラミックグリーンシート101,102が積層されたものであり、各シートには複数本の区画線107が存在しており、区画線107同士を重ね合わせて積層されている。上層となるセラミックグリーンシート101には、基板のキャビティ構造を形成するための孔104が形成されており、素子搭載部は、セラミックグリーンシート102のうち、セラミックグリーンシート101に覆われていない部分である。下層となるセラミックグリーンシート102には、配線部4が形成されている。
Further, the
このような他面取り基板100を形成するために、まず、図2(a)に示すように、区画線107を備えるセラミックグリーンシート101を準備する。
セラミックグリーンシート101に形成される孔104は、図2(b)に示すように、先端がテーパー形状の刃をもつ切断治具109を上方より当てて押し込むことで形成され、図2(c)に示すような孔104が形成されたセラミックグリーンシート101ができる。
In order to form such other
As shown in FIG. 2 (b), the
次に、図2(d)に示すように孔104が形成されたセラミックグリーンシート101をセラミックグリーンシート102へ、区画線107を重ねるように位置合わせをし、積層する。積層する際には、プレス機200を用いて孔104の内壁に円弧上の曲面を形成し、セラミックグリーンシート102とのつながりを滑らかにする。具体的には、図2(e)に示すように、プレス機200には押圧治具201が設けられており、押圧治具201の先端形状は、孔104内壁に形成したい曲面形状を備えている。そして、押圧治具201をその先端を下にして、多面取り基板100の表面の上方及び素子搭載部中央部に配置する。次に、押圧治具201が多面取り基板100を所定の深さにまで押込み、押圧機200を多面取り基板100の表面に近づける。すると、図2(f)のように押圧治具201により孔104には円弧状加工が形成される。
Next, as shown in FIG. 2 (d), the ceramic
その後、不図示であるが多面取り基板100を焼成する。それから、区画線107にそって、ダイシング等により個片に分割し、図2(g)に示すような絶縁基体1を製造することができる。
Thereafter, although not shown, the
続いて、不図示であるが、接着剤5を介して各絶縁基体1の素子搭載部3に、接着剤8で保護体9が接着された固体撮像素子6を実装し、金属細線7を用いて固体撮像素子6と配線部4とをそれぞれ電気的に接続する。その後、封止樹脂10を金属細線7を覆うように枠体2と固体撮像素子6の間に充填する。このようにして図1に示す固体撮像装置13を製造することができる。
Subsequently, although not shown, the solid-
なお、基板は、2枚のセラミックグリーンシートを積み重ねて焼成して形成された多層セラミック基板であるとしたが、セラミックグリーンシートの枚数は2枚に限定されることはなく、3枚以上でもよい。また、基板は多層セラミック基板に限定されない。 Although the substrate is a multilayer ceramic substrate formed by stacking and firing two ceramic green sheets, the number of ceramic green sheets is not limited to two and may be three or more. . Further, the substrate is not limited to a multilayer ceramic substrate.
また、光学素子の場合は保護体が透光性部材となり、その他の半導体素子の場合には必ずしも必要ではない。また、電気的接続に金属細線を用いる場合について説明したが、絶縁基板と半導体素子の電気的接続はバンプ等の他の方法を用いることもできる。 In the case of an optical element, the protector is a light-transmitting member, and is not always necessary in the case of other semiconductor elements. Moreover, although the case where a thin metal wire is used for electrical connection has been described, other methods such as bumps may be used for electrical connection between the insulating substrate and the semiconductor element.
このように、絶縁基体1の周縁に設けられた枠体2の内壁と絶縁基体1が直角に接合されていた従来構造に比べて、滑らかな円弧形状の加工部があることで、素子搭載部3に塗布された封止樹脂10は枠体2と隙間をつくることなく、枠体2と接触し、濡れ拡がることができるので、枠体2と素子搭載部3と封止樹脂10の間に空気層が形成されることがない。
Thus, compared to the conventional structure in which the inner wall of the
したがって、封止樹脂10は気泡を内包することなく、枠体2と固体撮像素子6の間に充填することができ、製品の信頼性を向上させることができる。
Therefore, the sealing
本発明は、封止樹脂内に内包される気泡を容易に抑制することができ、絶縁基体に半導体素子を搭載して樹脂封止されることにより構成される半導体装置および半導体装置の製造方法等に有用である。 The present invention can easily suppress bubbles included in a sealing resin, a semiconductor device configured by mounting a semiconductor element on an insulating base and resin-sealing, a semiconductor device manufacturing method, and the like Useful for.
1・・・絶縁基体
2・・・枠体
3・・・素子搭載部
4・・・配線部
5・・・接着剤
6・・・固体撮像素子
7・・・金属細線
8・・・接着剤
9・・・保護体
10・・・封止樹脂
11・・・接合部
12・・・内壁角部
13・・・固体撮像装置
100・・・多面取りシート
101・・・セラミックグリーンシート
102・・・セラミックグリーンシート
104・・・孔
107・・・区画線
108・・・個辺領域
109・・・切断治具
200・・・プレス機
201・・・押圧治具
DESCRIPTION OF SYMBOLS 1 ... Insulating base |
Claims (5)
前記絶縁基体に接着材料にて接合されて前記配線部に電気的に接続される半導体素子と、
前記絶縁基体の周縁部に設けられる枠体と、
前記半導体素子を前記枠体内に封止する封止樹脂と
を有し、前記枠体の内壁と前記絶縁基体との接合部が滑らかな円弧形状に加工されることを特徴とする半導体装置。 An insulating base provided with a wiring portion for external connection;
A semiconductor element bonded to the insulating substrate with an adhesive material and electrically connected to the wiring portion;
A frame provided at a peripheral edge of the insulating base;
A semiconductor device comprising: a sealing resin for sealing the semiconductor element in the frame body, wherein a joint portion between the inner wall of the frame body and the insulating base is processed into a smooth arc shape.
前記絶縁基体を分割する工程と、
前記絶縁基体上の所定の位置に半導体素子を搭載する工程と、
前記絶縁基体の配線部と前記半導体素子とを電気的に接続する工程と、
前記金属細線を覆う樹脂を充填する工程と
を備え、
前記絶縁基体を準備する工程において、準備する絶縁基体には、
その表面に、個片領域と、前記個片領域の外周に沿うように当該個片領域を囲む区画線とが存在しており、
前記個片領域には、半導体素子を搭載する搭載部と、該搭載部に搭載された半導体素子に電気的に接続される配線部と、前記搭載部を囲うように設けられた枠体とが存在しており、前記枠体の内壁と前記絶縁基体との接合部には押圧されることで滑らかな円弧形状が形成されることを特徴とする半導体装置の製造方法。 Preparing an insulating substrate;
Dividing the insulating substrate;
Mounting a semiconductor element at a predetermined position on the insulating substrate;
Electrically connecting the wiring portion of the insulating base and the semiconductor element;
Filling a resin covering the fine metal wire,
In the step of preparing the insulating substrate, the insulating substrate to be prepared includes
On the surface, there is a piece area and a dividing line surrounding the piece area so as to follow the outer periphery of the piece area,
In the individual region, a mounting portion for mounting a semiconductor element, a wiring portion electrically connected to the semiconductor element mounted on the mounting portion, and a frame provided so as to surround the mounting portion A method of manufacturing a semiconductor device, characterized in that a smooth arc shape is formed by pressing at a joint portion between an inner wall of the frame and the insulating base.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007073810A JP2008235616A (en) | 2007-03-22 | 2007-03-22 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007073810A JP2008235616A (en) | 2007-03-22 | 2007-03-22 | Semiconductor device and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008235616A true JP2008235616A (en) | 2008-10-02 |
Family
ID=39908055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007073810A Pending JP2008235616A (en) | 2007-03-22 | 2007-03-22 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008235616A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015122299A1 (en) * | 2014-02-13 | 2015-08-20 | ソニー株式会社 | Solid-state imaging device, electronic apparatus, and solid-state imaging device manufacturing method |
-
2007
- 2007-03-22 JP JP2007073810A patent/JP2008235616A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015122299A1 (en) * | 2014-02-13 | 2015-08-20 | ソニー株式会社 | Solid-state imaging device, electronic apparatus, and solid-state imaging device manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5823043B2 (en) | Electronic device mounting substrate, electronic device, and imaging module | |
JP4106003B2 (en) | Method for manufacturing solid-state imaging device | |
JP3898666B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP6732932B2 (en) | Base for mounting image pickup element, image pickup device, and image pickup module | |
JP2006245246A (en) | Solid state imaging apparatus | |
JP7025819B2 (en) | Image sensor mounting board, image pickup device and image pickup module | |
JP7072644B2 (en) | Electronic element mounting boards, electronic devices, and electronic modules | |
JP2005079537A (en) | Solid-state imaging device and method of manufacturing the same | |
JP3838571B2 (en) | Method for manufacturing solid-state imaging device | |
JP5988412B2 (en) | Imaging device mounting substrate and imaging apparatus | |
JP7011395B2 (en) | Substrate for mounting electronic devices, electronic devices and electronic modules | |
JP3838573B2 (en) | Solid-state imaging device | |
JP4219943B2 (en) | Solid-state imaging device | |
JP2009044494A (en) | Imaging device | |
JP6955366B2 (en) | Substrate for mounting electronic devices, electronic devices and electronic modules | |
JP2008235616A (en) | Semiconductor device and manufacturing method thereof | |
JP2006332686A (en) | Solid-state imaging device | |
JP7163409B2 (en) | Substrate for mounting electronic device and electronic device | |
JP4147171B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP2008098262A (en) | Semiconductor device and manufacturing method of semiconductor element mounting substrate as well as camera module | |
JP2006245359A (en) | Photoelectric conversion device, and manufacturing method thereof | |
JP2009147030A (en) | Semiconductor device | |
JP2018074256A (en) | Substrate for mounting electronic element and electronic device | |
JP6849425B2 (en) | Electronic devices and electronic modules | |
US20210366963A1 (en) | Reliable semiconductor packages |