JP2008235358A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2008235358A JP2008235358A JP2007069174A JP2007069174A JP2008235358A JP 2008235358 A JP2008235358 A JP 2008235358A JP 2007069174 A JP2007069174 A JP 2007069174A JP 2007069174 A JP2007069174 A JP 2007069174A JP 2008235358 A JP2008235358 A JP 2008235358A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- heat treatment
- film
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、層間絶縁膜若しくはゲート絶縁膜のリーク電流を低減した半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device in which leakage current of an interlayer insulating film or a gate insulating film is reduced, and a manufacturing method thereof.
電気的な書き込み、消去が可能な不揮発性半導体メモリ装置のメモリセルは、例えば、半導体基板/トンネル絶縁膜/浮遊電極/層間絶縁膜/制御電極で形成されるスタックゲート構成や、浮遊電極に代えて電荷蓄積層を用いたスタックゲート構成からなる。メモリセルの微細化にともない、浮遊電極や電荷蓄積層と制御電極との間の電気的容量比を大きくするために、層間絶縁膜としてシリコン酸化膜よりも高い誘電率を有する、いわゆるHigh-k膜の適用が検討されている(例えば、特許文献1参照)。 For example, a memory cell of a nonvolatile semiconductor memory device capable of electrical writing and erasing is replaced with a stack gate structure formed of a semiconductor substrate / tunnel insulating film / floating electrode / interlayer insulating film / control electrode, or a floating electrode. The stack gate structure using the charge storage layer. Along with the miniaturization of memory cells, in order to increase the electrical capacitance ratio between the floating electrode and the charge storage layer and the control electrode, the so-called high-k that has a higher dielectric constant than the silicon oxide film as an interlayer insulating film Application of a film has been studied (for example, see Patent Document 1).
また、電界効果型トランジスタのゲート絶縁膜においても、高性能化のためのゲート絶縁膜薄膜化にともない、従来のSiO2膜では直接トンネル電流によるリーク電流の抑制ができず、これにより消費電力の増加をもたらすことから、SiO2膜の代わりにHigh-k膜を適用することが検討されている。 In addition, in the gate insulating film of a field effect transistor, with the thinning of the gate insulating film for high performance, the conventional SiO 2 film cannot suppress the leakage current due to the direct tunnel current, thereby reducing the power consumption. Since this causes an increase, it has been studied to apply a high-k film instead of the SiO 2 film.
しかしながら、層間絶縁膜やゲート絶縁膜としてHigh-k膜を用いた場合、不揮発性半導体記憶装置や電界効果型トランジスタの製造工程に含まれる不純物活性化のための高温熱処理工程を経ると、リーク電流を充分抑制できないという問題がある。
本発明は、上記事情に鑑みてなされたもので、高温熱処理工程を経てもリーク電流特性が良好な絶縁膜を有する半導体装置、およびその製造方法を提供する。 The present invention has been made in view of the above circumstances, and provides a semiconductor device having an insulating film with good leakage current characteristics even after a high-temperature heat treatment step, and a method for manufacturing the same.
上記課題を解決するために、本発明の半導体装置の第1は、半導体基板と、前記半導体基板上に対向して形成された一対のソース・ドレイン領域と、前記ソース・ドレイン領域の間の、前記半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された浮遊電極若しくは電荷蓄積層と、前記浮遊電極若しくは電荷蓄積層上に形成され、La,Hf,Oを含む立方晶パイロクロア型多結晶質絶縁膜を有する層間絶縁膜と、前記層間絶縁膜上に形成された制御電極とを具備することを特徴とする。 In order to solve the above problems, a first semiconductor device of the present invention includes a semiconductor substrate, a pair of source / drain regions formed opposite to each other on the semiconductor substrate, and the source / drain regions. A tunnel insulating film formed on the semiconductor substrate; a floating electrode or charge storage layer formed on the tunnel insulating film; and a cube formed on the floating electrode or charge storage layer and including La, Hf, and O An interlayer insulating film having a crystal pyrochlore type polycrystalline insulating film and a control electrode formed on the interlayer insulating film.
また、本発明の半導体装置の製造方法の第1は、半導体基板の主面上にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に浮遊電極若しくは電荷蓄積層を形成する工程と、前記浮遊電極若しくは電荷蓄積層上に、La,Hf,Oを含む非晶質絶縁膜を形成する工程と、前記非晶質絶縁膜上に制御電極を形成する工程と、前記制御電極を挟む前記基板の主面に不純物を導入しし、その後活性化熱処理をする工程と、前記活性化熱処理の後に、水素を含む雰囲気中で行なう熱処理工程とを含むことを特徴とする。 The first method of manufacturing a semiconductor device of the present invention includes a step of forming a tunnel insulating film on a main surface of a semiconductor substrate, a step of forming a floating electrode or a charge storage layer on the tunnel insulating film, A step of forming an amorphous insulating film containing La, Hf, and O on a floating electrode or a charge storage layer; a step of forming a control electrode on the amorphous insulating film; and the substrate sandwiching the control electrode The method includes a step of introducing impurities into the main surface of the substrate and then performing an activation heat treatment, and a heat treatment step performed in an atmosphere containing hydrogen after the activation heat treatment.
また、本発明の半導体装置の第2は、半導体基板と、前記半導体基板上に対向して形成された一対のソース・ドレイン領域と、前記ソース・ドレイン領域の間の前記半導体基板上に形成され、La,Hf,Oを含む立方晶パイロクロア型多結晶質絶縁膜を有するゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを具備することを特徴とする。 A second semiconductor device of the present invention is formed on the semiconductor substrate, a pair of source / drain regions formed opposite to each other on the semiconductor substrate, and the semiconductor substrate between the source / drain regions. And a gate insulating film having a cubic pyrochlore type polycrystalline insulating film containing La, Hf, and O, and a gate electrode formed on the gate insulating film.
また、本発明の半導体装置の製造方法の第2は、半導体基板の主面上に、La,Hf,Oを含む非晶質絶縁膜を形成する工程と、前記非晶質絶縁膜上にゲート電極を形成する工程と、前記ゲート電極を挟む前記基板の主面に、不純物を導入し、その後活性化熱処理を行なう工程と、前記活性化熱処理の後に、水素を含む雰囲気中で熱処理する工程とを具備することを特徴とする。 A second method of manufacturing a semiconductor device according to the present invention includes a step of forming an amorphous insulating film containing La, Hf, and O on a main surface of a semiconductor substrate, and a gate on the amorphous insulating film. A step of forming an electrode, a step of introducing impurities into the main surface of the substrate sandwiching the gate electrode, and then performing an activation heat treatment, and a step of performing a heat treatment in an atmosphere containing hydrogen after the activation heat treatment, It is characterized by comprising.
本発明によれば、高温熱処理工程を経ても良好なリーク電流特性を有する半導体装置、およびその製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which has a favorable leakage current characteristic even if it passes through a high temperature heat treatment process, and its manufacturing method can be provided.
実施形態の説明に先立ち、本発明者等が実験により得た知見について説明する。絶縁膜としてLaHfO絶縁膜をレーザーアブレーション法によりシリコン基板上へ堆積させる実験を行った。図2は、希釈フッ化水素酸溶液処理により自然酸化膜を除去されたシリコン基板上に、上記の方法でLaHfO絶縁膜をそれぞれ500℃、800℃の温度で約5nm堆積させた膜の組成をRBS(Rutherford Backscattering Spectroscopy)により評価した結果を示す。800℃で堆積させた試料の組成比はほぼ化学量論比(La:Hf:O=2:2:7)となり、La/(La+Hf)=50%であることがわかる。これに対して500℃で堆積させた試料は、それよりもLaリッチであり、La/(La+Hf)は59%であった。 Prior to the description of the embodiment, the knowledge obtained by the inventors through experiments will be described. An experiment was conducted in which a LaHfO insulating film as an insulating film was deposited on a silicon substrate by laser ablation. FIG. 2 shows the composition of a film obtained by depositing a LaHfO insulating film by about 5 nm at a temperature of 500 ° C. and 800 ° C. on a silicon substrate from which a natural oxide film has been removed by a diluted hydrofluoric acid solution treatment, respectively. The result evaluated by RBS (Rutherford Backscattering Spectroscopy) is shown. It can be seen that the composition ratio of the sample deposited at 800 ° C. is almost stoichiometric (La: Hf: O = 2: 2: 7), and La / (La + Hf) = 50%. On the other hand, the sample deposited at 500 ° C. was La richer than that, and La / (La + Hf) was 59%.
図3は、前記La/(La+Hf)=50%、59%の膜に対して大気圧窒素中、1000℃、30秒の熱処理を施した後のリーク電流―電圧特性である。ここで、1000℃、30秒という熱処理工程は、ソース/ドレイン領域にイオン注入された不純物を電気的に活性化させるために必要な典型的な条件である。 FIG. 3 shows the leakage current-voltage characteristics after the La / (La + Hf) = 50%, 59% film was heat-treated at 1000 ° C. for 30 seconds in atmospheric pressure nitrogen. Here, the heat treatment step of 1000 ° C. for 30 seconds is a typical condition necessary for electrically activating the ions implanted into the source / drain regions.
図3に示されるように、膜組成比に関らず、その特性は類似しており、リーク電流特性は、わずか印加電圧2Vで10A/cm2ものリーク電流値を示すという、極めて劣悪なものであった。 As shown in FIG. 3, the characteristics are similar regardless of the film composition ratio, and the leakage current characteristics are extremely poor, showing a leakage current value of 10 A / cm 2 at a small applied voltage of 2 V. Met.
次に、図3に示した2種類の膜に対して、水素雰囲気中の熱処理を大気圧中、水素10%、窒素90%、450℃、30分、の条件で実施した。La/(La+Hf)=50%、59%の膜の水素雰囲気中熱処理後のリーク電流特性を、それぞれ水素雰囲気中熱処理前のデータと合わせて図4、5に示す。 Next, the two types of films shown in FIG. 3 were subjected to heat treatment in a hydrogen atmosphere under the conditions of 10% hydrogen, 90% nitrogen, 450 ° C., and 30 minutes under atmospheric pressure. FIGS. 4 and 5 show the leakage current characteristics of the La / (La + Hf) = 50% and 59% films after the heat treatment in the hydrogen atmosphere together with the data before the heat treatment in the hydrogen atmosphere.
まず、図4に示すようにLa/(La+Hf)=50%の膜では、水素雰囲気中の熱処理前後で、リーク電流特性の挙動に変化は観測されず、水素雰囲気中の熱処理の効果は無かったと考えられる。水素雰囲気中熱処理工程がリーク電流特性に効果が無いという、今回の結果と同様な挙動は、HfO2膜においても観測されている(例えば、2002 Symposium On VLSI Technology Digest of Technical Papers p22-23参照)。 First, as shown in FIG. 4, in the film of La / (La + Hf) = 50%, no change was observed in the behavior of leakage current characteristics before and after the heat treatment in the hydrogen atmosphere, and there was no effect of the heat treatment in the hydrogen atmosphere. Conceivable. A behavior similar to the present result that the heat treatment process in the hydrogen atmosphere has no effect on the leakage current characteristics is also observed in the HfO 2 film (for example, see 2002 Symposium On VLSI Technology Digest of Technical Papers p22-23). .
これに対して、図5のLa/(La+Hf)=59%の膜では、前述のLa/(La+Hf)=50%の膜の挙動(図4)とは全く異なり、水素雰囲気中の熱処理工程を経た後では、同工程前よりも劇的にリーク電流値が低減できていることがわかる。 On the other hand, in the film of La / (La + Hf) = 59% in FIG. 5, the behavior of the film of La / (La + Hf) = 50% (FIG. 4) is completely different, and the heat treatment process in a hydrogen atmosphere is performed. After this, it can be seen that the leakage current value can be dramatically reduced than before the same step.
また、図5に示した膜の水素雰囲気中熱処理工程前後の容量−電圧(C−V)特性を図6に示す。図6に示されるように、容量の電圧掃引方向依存性として現れるヒステリシスは、水素雰囲気中熱処理工程後には殆ど観測されず、膜中には電気的なトラップが極めて少ないということがわかる。水素雰囲気中熱処理工程前には100mV以上ものヒステリシスが観測されることから、このLa/(La+Hf)=59%の膜への水素雰囲気中熱処理の効果はリーク電流の低減だけでなく、膜中トラップの低減化にも大きく寄与することがわかる。トラップが低減できることは、しきい値シフトが抑制できることを示しており、不揮発性メモリ装置の動作上重要である。 FIG. 6 shows capacity-voltage (CV) characteristics before and after the heat treatment step in the hydrogen atmosphere of the film shown in FIG. As shown in FIG. 6, the hysteresis that appears as the voltage sweep direction dependency of the capacitance is hardly observed after the heat treatment step in a hydrogen atmosphere, and it can be seen that there are very few electrical traps in the film. Since hysteresis of 100 mV or more is observed before the heat treatment process in the hydrogen atmosphere, the effect of the heat treatment in the hydrogen atmosphere on the film of La / (La + Hf) = 59% is not only the reduction of the leakage current but also the trap in the film It can be seen that this also contributes greatly to the reduction of The fact that the trap can be reduced indicates that the threshold shift can be suppressed, which is important in the operation of the nonvolatile memory device.
次に、500℃で堆積されたLa/(La+Hf)=59%膜の1000℃熱処理工程と、それに続く水素雰囲気中熱処理工程後のIn-Plane XRD (X-ray diffraction)パターンを図7に示す。また、図中に示した4本の直線は、化学量論比の組成を持つLa2Hf2O7の粉末X線回折データに基づき、各指数での回折線の位置と相対強度を示している(International Centre for Diffraction Data PDF#24-0552)。 Next, FIG. 7 shows an In-Plane XRD (X-ray diffraction) pattern after a 1000 ° C. heat treatment step of a La / (La + Hf) = 59% film deposited at 500 ° C. and a subsequent heat treatment step in a hydrogen atmosphere. . The four straight lines shown in the figure indicate the positions and relative intensities of diffraction lines at each index based on powder X-ray diffraction data of La 2 Hf 2 O 7 having a composition of stoichiometric ratio. (International Center for Diffraction Data PDF # 24-0552).
1000℃の熱処理工程を経る前、すなわち500℃での堆積直後はXRDパターンに回折ピークは観測されず、非晶質であることを示していた。測定の結果、同図中、直線で示した化学量論比の組成をもつLa2Hf2O7の粉末X線回折データと同じくパイロクロア型立方晶系であることを示すパターンが観測されたが、それぞれの回折線の位置は、図7に示されるように、粉末X線回折データのそれらよりも高角度側に観測された。この結果、計算された格子定数は化学量論比の場合はa=5.38Åであるのに対し、本実施形態の絶縁膜の構造はそれよりも格子定数が小さく、a=5.31Åとなっていた。即ち、本実施形態の絶縁膜の構造的特徴として、化学量論比よりLaリッチであることに加えて、格子定数が小さいことが挙げられる。 Before passing through the heat treatment step at 1000 ° C., that is, immediately after deposition at 500 ° C., no diffraction peak was observed in the XRD pattern, indicating that it was amorphous. As a result of the measurement, a pattern indicating a pyrochlore cubic system was observed as in the X-ray powder diffraction data of La 2 Hf 2 O 7 having the composition of the stoichiometric ratio shown by the straight line in the figure. The positions of the respective diffraction lines were observed at higher angles than those of the powder X-ray diffraction data, as shown in FIG. As a result, the calculated lattice constant is a = 5.38 場合 in the case of the stoichiometric ratio, whereas the structure of the insulating film of the present embodiment has a smaller lattice constant, and a = 5.31 Å. It was. That is, as a structural feature of the insulating film of this embodiment, in addition to being richer in La than the stoichiometric ratio, a lattice constant is small.
また、結晶の配向性を評価するために、図7における29.12°の回折ピークのロッキングカーブ測定を実施した。ロッキングカーブとは入射角と回折角との関係を常に等しくし、ある特定の回折ピーク強度を、試料を回転させながら測定した入射角度(φ)依存性カーブであり、配向している場合ブラッグ条件を満たす角度でピークを持つことから、結晶の配向性を評価することができる。ロッキングカーブ測定の結果を図8に示す。この図では回折ピークの強度にX線入射角度依存性は観測されなかったことから、本実施形態の絶縁膜の構造は配向していない結晶粒で構成されている多結晶質であると考えられる。このように無配向の結晶粒で形成されていると、リークパスが形成されがたく耐圧が向上しやすく好ましい。 Further, in order to evaluate the crystal orientation, the rocking curve of the diffraction peak at 29.12 ° in FIG. 7 was measured. The rocking curve is an incident angle (φ) dependence curve measured by rotating the sample while always making the relationship between the incident angle and the diffraction angle equal, and Bragg condition when oriented Since it has a peak at an angle satisfying the above, the orientation of the crystal can be evaluated. The result of the rocking curve measurement is shown in FIG. In this figure, since the X-ray incident angle dependence was not observed in the intensity of the diffraction peak, the structure of the insulating film of this embodiment is considered to be polycrystalline composed of non-oriented crystal grains. . Such a non-oriented crystal grain is preferable because a leak path is not easily formed and a breakdown voltage is easily improved.
次に、水素雰囲気中熱処理は、非晶質構造においてよりも多結晶構造において効果的であることを、実験結果を元に説明する。原子比でLaをHfより多く含むLa−Hf−O系の水素雰囲気中熱処理プロセスについては、原子比La/(La+Hf)=66%の絶縁膜が既に報告されている(Extended Abstracts of the 2006 International Conference on Solid State Devices and Materials, Yokohama, 2006, pp. 212-213, by Yamamoto参照)。 Next, it will be explained based on experimental results that the heat treatment in a hydrogen atmosphere is more effective in a polycrystalline structure than in an amorphous structure. Regarding a La—Hf—O-based heat treatment process in a hydrogen atmosphere containing La more than Hf in atomic ratio, an insulating film having an atomic ratio La / (La + Hf) = 66% has already been reported (Extended Abstracts of the 2006 International Conference on Solid State Devices and Materials, Yokohama, 2006, pp. 212-213, by Yamamoto).
一方、上記と同一発表者による他の文献によれば、La/Hfが大きくなればなるほど、結晶化温度が上昇し、La/(La+Hf)=50%においては900℃において非晶質であることが開示されている(第53回応用物理学関係連合講演会 講演予稿集 p853 (2006年春)参照)。 On the other hand, according to another document by the same presenter as described above, the larger La / Hf, the higher the crystallization temperature, and when La / (La + Hf) = 50%, it is amorphous at 900 ° C. (See the 53rd Joint Lecture on Applied Physics Lecture Proceedings p853 (Spring 2006)).
ここで、上記国際会議の文献においては、その構造が非晶質であるか結晶質であるかは開示されていないが、水素雰囲気中熱処理前の熱処理温度条件は600℃であることが開示されていることから、上記国際会議文献における水素雰囲気中熱処理は非晶質構造に対して為されたものと考えられる。発明者らは、水素雰囲気中熱処理の効果が、非晶質構造に対するよりも、多結晶構造に対して、その効果が大きいことを以下のように見出した。 Here, the document of the international conference does not disclose whether the structure is amorphous or crystalline, but it is disclosed that the heat treatment temperature condition before heat treatment in a hydrogen atmosphere is 600 ° C. Therefore, it is considered that the heat treatment in a hydrogen atmosphere in the above international conference document was performed on an amorphous structure. The inventors have found that the effect of heat treatment in a hydrogen atmosphere is greater on a polycrystalline structure than on an amorphous structure as follows.
図9には、La/(La+Hf)=59%膜において、500℃での堆積直後、すなわち非晶質構造に水素雰囲気中熱処理を施した後のリーク電流特性と、500℃での堆積後に1000℃、30秒の熱処理工程を施してから、すなわち無配向の多結晶構造に変質させてから、水素雰囲気中熱処理を施した後のリーク電流特性を示す。 FIG. 9 shows the leakage current characteristics of a La / (La + Hf) = 59% film immediately after deposition at 500 ° C., that is, after the amorphous structure is subjected to heat treatment in a hydrogen atmosphere, and after deposition at 500 ° C. The leakage current characteristics after performing a heat treatment in a hydrogen atmosphere after performing a heat treatment step at 30 ° C. for 30 seconds, that is, changing to a non-oriented polycrystalline structure are shown.
図9から、1000℃、30秒の熱処理工程を経た後の方が、水素雰囲気中熱処理の効果が大きく、リーク電流が低減できていることがわかる。この結果は、水素雰囲気中熱処理工程は、多結晶構造においてより有効に作用することを示している。 From FIG. 9, it can be seen that the heat treatment effect in the hydrogen atmosphere is greater after the heat treatment step at 1000 ° C. for 30 seconds, and the leakage current can be reduced. This result shows that the heat treatment step in the hydrogen atmosphere works more effectively in the polycrystalline structure.
上記の効果の説明にはシリコン基板上における結果を用いたが、下地がシリコン基板であることが発明の効果を限定するものではなく、上記に示した膜質の差は、下地が例えば多結晶シリコン膜、SiN膜であっても発現する。 Although the results on the silicon substrate were used to explain the above effect, the fact that the substrate is a silicon substrate does not limit the effect of the invention, and the difference in film quality shown above indicates that the substrate is, for example, polycrystalline silicon. Even a film or a SiN film is expressed.
また、上記説明では、レーザーアブレーションを用いた絶縁膜堆積について述べたが、この手法が発明の効果を限定するものではなく、この条件は前記手法と同様に高誘電率絶縁膜が成膜される方法であれば、スパッタリング法、MBE法、CVD法およびALD法などの手法を用いてもよい。 In the above description, the insulating film deposition using laser ablation has been described. However, this technique does not limit the effect of the invention, and this condition forms a high dielectric constant insulating film as in the above technique. If it is a method, you may use methods, such as sputtering method, MBE method, CVD method, and ALD method.
また、本発明は、不揮発性メモリに用いる絶縁膜に限らず、相補型金属酸化膜半導体トランジスタ(CMISFET)に用いられるHigh-kゲート絶縁膜に適用しても同じ効果が得られることから、これに適用してもよい。以下、これらデバイスに適用した具体的な実施形態を説明する。 In addition, the present invention is not limited to the insulating film used for the nonvolatile memory, but the same effect can be obtained even when applied to a high-k gate insulating film used for a complementary metal oxide semiconductor transistor (CMISFET). You may apply to. Hereinafter, specific embodiments applied to these devices will be described.
(第1の実施形態)
図1は、第1の実施形態に係る不揮発性半導体メモリ装置の概略断面図である。p型のシリコン基板1の主面上に、トンネル絶縁膜2が設けられている。トンネル絶縁膜2は、例えばSiO2膜で構成されている。トンネル絶縁膜2の上には浮遊電極3が設けられている。浮遊ゲート電極3は例えば多結晶シリコン膜で構成されている。浮遊電極3上には本発明によるLa、Hf、Oを含む絶縁膜4が形成されている。この絶縁膜4上には、例えば多結晶シリコン膜で構成される制御電極5が設けられている。
(First embodiment)
FIG. 1 is a schematic cross-sectional view of the nonvolatile semiconductor memory device according to the first embodiment. A
ここで、多結晶シリコン膜を含む浮遊ゲート電極3の替わりに、電荷蓄積層3として、例えばSiN膜を用いて、所謂SONOS型半導体記憶装置を構成してもよい。さらにシリコン基板の表面には、制御電極に対応して前記基板の主面に、リン(P)がイオン注入されて形成されたソース/ドレイン領域6が設けられている。
Here, instead of the floating
次に、図10のフローチャートを参照して、本実施形態の半導体装置の製造方法について簡単に説明する。まず、シリコン基板1の表面に例えば熱酸化により、トンネル絶縁膜としてSiO2膜2が形成される(S1)。次にCVDプロセスにより、浮遊電極となる多結晶シリコン膜3が形成され(S2)、続いて、例えばスパッタ法によりLaHfO膜4、および制御電極となる多結晶シリコン膜5が形成されていく(S3,S4)。このとき、LaHfO膜4は、例えば500℃で非晶質状態にて堆積され、LaHfO膜4の原子比La/(La+Hf)は50%より大きい。
Next, a method for manufacturing the semiconductor device of this embodiment will be briefly described with reference to the flowchart of FIG. First, the SiO 2 film 2 is formed as a tunnel insulating film on the surface of the
次に、PEP(Photo Engraving Process)工程、およびRIE(Reactive Ion Etching)プロセスによりトンネル絶縁膜2、浮遊電極膜3、LaHfO膜4、制御電極膜5が加工される(S5)。次に、加工された制御電極5以下の構造をマスクとして、公知の方法によりPがイオン注入され(S6)、その後、活性化のための熱処理が1000℃、30秒の条件で施され(S7)、ソースドレイン領域6が形成される。この熱処理時において、LaHfO絶縁膜は多結晶化する。次に、450℃、30分、H2/N2比率10%の条件で、水素雰囲気中熱処理が施される。この結果、リーク電流特性に優れた不揮発性半導体メモリセルが得られる(S8)。
Next, the
このように、第1の実施形態によれば、1000℃程度の高温熱処理工程を経ても良好なリーク電流特性を有する不揮発性半導体記憶装置を実現できる。 Thus, according to the first embodiment, a nonvolatile semiconductor memory device having good leakage current characteristics can be realized even after a high-temperature heat treatment step of about 1000 ° C.
(第2の実施形態)
図11は第2の実施形態に係る電界効果型トランジスタの概略断面図である。例えばp型シリコン基板11の主面上に、La,Hf,Oを含むゲート絶縁膜13が設けられている。ゲート絶縁膜13上には、例えば多結晶シリコンからなるゲート電極14が設けられている。さらにシリコン基板11の表面には、ゲート電極15を挟むように対向して、例えばPがイオン注入されて形成されたソース/ドレイン領域16が設けられている。さらにゲート電極14、ゲート絶縁膜13の側壁には、シリコン窒化層のゲート側壁絶縁膜15が形成されている。
(Second Embodiment)
FIG. 11 is a schematic cross-sectional view of a field effect transistor according to the second embodiment. For example, a
図12のフローチャートを参照して、第2の実施形態に係る半導体装置の製造方法について簡単に説明する。まず、シリコン基板11の表面に、例えばスパッタ法により、LaHfO膜13、およびゲート電極となる多結晶シリコン膜14が形成される(S11、312)。このとき、LaHfO膜13は、例えば500℃で非晶質状態にて堆積され、LaHfO膜13の原子比La/(La+Hf)は50%より大きい。
With reference to the flowchart of FIG. 12, the manufacturing method of the semiconductor device according to the second embodiment will be briefly described. First, a
次に、PEP工程、およびRIEプロセスによりゲート絶縁膜13、ゲート電極膜14が加工される。次に、加工されたゲート電極14以下の構造をマスクとして、公知の方法により例えばPがイオン注入される(S14)。
Next, the
その後、公知の方法でSiN層を全面に堆積させ、RIEによりゲート側壁絶縁膜15を形成する(S15)。その後ゲート電極14およびゲート側壁絶縁膜15をマスクとして、さらにPをイオン注入する。その後活性化のための1000℃の熱処理を施して、浅いエクステンション ソース/ドレイン部を含むソース/ドレイン領域16を形成すると同時にLaHfO膜13を多結晶化する。次に450℃、30分、H2/N2比率10%の条件で、水素雰囲気中熱処理が施される。この結果、図11に示す電界効果型トランジスタが得られる。
Thereafter, a SiN layer is deposited on the entire surface by a known method, and a gate sidewall insulating film 15 is formed by RIE (S15). Thereafter, further P ions are implanted using the gate electrode 14 and the gate sidewall insulating film 15 as a mask. Thereafter, a heat treatment at 1000 ° C. for activation is performed to form the source /
第2の実施形態によれば、1000℃程度の高温熱処理工程を経ても良好なリーク電流特性を有する電界効果型トラジスタを実現できる。 According to the second embodiment, a field effect transistor having good leakage current characteristics can be realized even after a high-temperature heat treatment step of about 1000 ° C.
なお、第1の実施形態では、層間絶縁膜はLaHfO膜単層から形成し、第2の実施形態では、ゲート絶縁膜はLaHfO膜単層で形成している。しかしながら、無論、LaHfO膜は、シリコン酸化膜、シリコン酸窒化膜などの他の絶縁膜との積層構造を形成して、層間絶縁膜、ゲート絶縁膜として適用されても構わない。 In the first embodiment, the interlayer insulating film is formed from a single layer of LaHfO film, and in the second embodiment, the gate insulating film is formed from a single layer of LaHfO film. However, it goes without saying that the LaHfO film may be applied as an interlayer insulating film or a gate insulating film by forming a laminated structure with another insulating film such as a silicon oxide film or a silicon oxynitride film.
以上、本発明を実施形態を通じて説明したが、本発明はこれに限るものではなく、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。 As mentioned above, although this invention was demonstrated through embodiment, this invention is not limited to this, A various deformation | transformation can be implemented in the range which does not deviate from the summary of this invention.
1,11…シリコン基板
2…トンネル絶縁膜
3…浮遊電極(電荷蓄積層)
4…層間絶縁膜
5…制御電極
6、16…ソース・ドレイン領域
13…ゲート絶縁膜
14…ゲート電極
15…ゲート側壁絶縁膜
DESCRIPTION OF
4 ... Interlayer insulating film 5 ...
Claims (8)
前記半導体基板上に対向して形成された一対のソース・ドレイン領域と、
前記ソース・ドレイン領域の間の、前記半導体基板上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された浮遊電極若しくは電荷蓄積層と、
前記浮遊電極若しくは電荷蓄積層上に形成され、La,Hf,Oを含む立方晶パイロクロア型多結晶質絶縁膜を有する層間絶縁膜と、
前記層間絶縁膜上に形成された制御電極と、
を具備することを特徴とする半導体装置。 A semiconductor substrate;
A pair of source / drain regions formed opposite to each other on the semiconductor substrate;
A tunnel insulating film formed on the semiconductor substrate between the source / drain regions;
A floating electrode or a charge storage layer formed on the tunnel insulating film;
An interlayer insulating film formed on the floating electrode or the charge storage layer and having a cubic pyrochlore type polycrystalline insulating film containing La, Hf, and O;
A control electrode formed on the interlayer insulating film;
A semiconductor device comprising:
前記トンネル絶縁膜上に浮遊電極若しくは電荷蓄積層を形成する工程と、
前記浮遊電極上に、La,Hf,Oを含む非晶質絶縁膜を形成する工程と、
前記非晶質絶縁膜上に制御電極を形成する工程と、
前記制御電極を挟む前記半導体基板の主面に不純物を導入し、その後活性化熱処理をする工程と、
前記活性化熱処理の後に、水素を含む雰囲気中で行なう熱処理工程と、
を含むことを特徴とする半導体装置の製造方法。 Forming a tunnel insulating film on the main surface of the semiconductor substrate;
Forming a floating electrode or a charge storage layer on the tunnel insulating film;
Forming an amorphous insulating film containing La, Hf, and O on the floating electrode;
Forming a control electrode on the amorphous insulating film;
Introducing impurities into the main surface of the semiconductor substrate sandwiching the control electrode, and then performing an activation heat treatment;
A heat treatment step performed in an atmosphere containing hydrogen after the activation heat treatment;
A method for manufacturing a semiconductor device, comprising:
前記半導体基板上に対向して形成された一対のソース・ドレイン領域と、
前記ソース・ドレイン領域の間の前記半導体基板上に形成され、La,Hf,Oを含む立方晶パイロクロア型多結晶質絶縁膜を有するゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を具備することを特徴とする半導体装置。 A semiconductor substrate;
A pair of source / drain regions formed opposite to each other on the semiconductor substrate;
A gate insulating film formed on the semiconductor substrate between the source / drain regions and having a cubic pyrochlore type polycrystalline insulating film containing La, Hf, and O;
A gate electrode formed on the gate insulating film;
A semiconductor device comprising:
前記非晶質絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極を挟む前記基板の主面に、不純物を導入し、その後活性化熱処理を行なう工程と、
前記活性化熱処理の後に、水素を含む雰囲気中で熱処理する工程と、
を具備することを特徴とする半導体装置の製造方法。 Forming an amorphous insulating film containing La, Hf, and O on the main surface of the semiconductor substrate;
Forming a gate electrode on the amorphous insulating film;
Introducing impurities into the main surface of the substrate sandwiching the gate electrode and then performing an activation heat treatment;
After the activation heat treatment, heat treatment in an atmosphere containing hydrogen;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007069174A JP2008235358A (en) | 2007-03-16 | 2007-03-16 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007069174A JP2008235358A (en) | 2007-03-16 | 2007-03-16 | Semiconductor device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008235358A true JP2008235358A (en) | 2008-10-02 |
Family
ID=39907858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007069174A Pending JP2008235358A (en) | 2007-03-16 | 2007-03-16 | Semiconductor device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008235358A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8796755B2 (en) | 2012-06-20 | 2014-08-05 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
-
2007
- 2007-03-16 JP JP2007069174A patent/JP2008235358A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8796755B2 (en) | 2012-06-20 | 2014-08-05 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9536992B2 (en) | Semiconductor structure including a ferroelectric transistor and method for the formation thereof | |
US9401302B2 (en) | FinFET fin bending reduction | |
US8946667B1 (en) | Barrier structure for a silver based RRAM and method | |
US7928502B2 (en) | Transistor devices with nano-crystal gate structures | |
JP2009060102A (en) | Forming method of aluminum oxide layer, and manufacturing method of charge trap memory element using the same | |
KR20100085988A (en) | Dielectric film and semiconductor device using dielectric film | |
US20210280415A1 (en) | Semiconductor Devices and Methods of Manufacture | |
JP2003197783A (en) | Method for manufacturing flash memory cell | |
JP5475807B2 (en) | Semiconductor device and manufacturing method thereof | |
US20080237686A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2009055030A (en) | Method of raising energy band gap of crystalline aluminum oxide layer, and method of manufacturing charge trap memory device provided with crystalline aluminum oxide having high energy band gap | |
JP2011176348A (en) | Semiconductor device | |
KR20200130770A (en) | Ferroelectric Semiconductor Device | |
JP2008235358A (en) | Semiconductor device and its manufacturing method | |
KR100247884B1 (en) | Nonvolatile semiconductor memory utilizing polarization of ferroelectric material | |
US6455329B1 (en) | Method for fabricating a capacitor in a semiconductor device | |
KR20210047592A (en) | Electronic device and method of manufacturing the same | |
WO2022190817A1 (en) | Method for forming ferroelectric thin film and semiconductor device provided with same | |
US11710665B2 (en) | Semiconductor device and method of manufacture | |
US20230276633A1 (en) | Ferroelectric memory device and method of fabricating the same | |
JP2023123946A (en) | Semiconductor device and method for manufacturing the same | |
KR20080028256A (en) | Flash memory device including multylayer tunnel insulator and method of fabricating the same | |
CN116344345A (en) | Ferroelectric field effect transistor, preparation method thereof and ferroelectric memory | |
KR100554985B1 (en) | Non-volatile memory device of sonos structure and method for fabrication of the same | |
JPH04268734A (en) | Thin film transistor and manufacture thereof |