JP2008228348A - Line sensor chip, line sensor, image information reader, facsimile, scanner and copier - Google Patents

Line sensor chip, line sensor, image information reader, facsimile, scanner and copier Download PDF

Info

Publication number
JP2008228348A
JP2008228348A JP2008145483A JP2008145483A JP2008228348A JP 2008228348 A JP2008228348 A JP 2008228348A JP 2008145483 A JP2008145483 A JP 2008145483A JP 2008145483 A JP2008145483 A JP 2008145483A JP 2008228348 A JP2008228348 A JP 2008228348A
Authority
JP
Japan
Prior art keywords
line sensor
pixel
pixel pitch
resolution
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008145483A
Other languages
Japanese (ja)
Other versions
JP4613980B2 (en
Inventor
Kazunobu Kuwazawa
和伸 桑沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008145483A priority Critical patent/JP4613980B2/en
Publication of JP2008228348A publication Critical patent/JP2008228348A/en
Application granted granted Critical
Publication of JP4613980B2 publication Critical patent/JP4613980B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a line sensor in which an image is prevented from being distorted by presence of a chip gap. <P>SOLUTION: A line sensor 4, including a plurality of pixels 21 as many as a number corresponding to a resolution, includes: a first group of pixels which is provided in the center of the plurality of pixels arranged linearly and in which a pixel pitch is shorter than a length corresponding to a pixel pitch PS calculated from the resolution; and a second group of pixels which is provided in both side portions of the center, respectively, and in which a pixel pitch is longer than the length corresponding to the pixel pitch PS calculated from the resolution. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ラインセンサ及び画像情報読取装置に関する。   The present invention relates to a line sensor and an image information reading apparatus.

従来より、固体撮像装置として、CCD(Charge coupled device)センサ、CMOS
センサなどがあり、固体撮像装置のラインセンサは、スキャナ、複写機、ファクシミリ等
に広く利用されている。固体撮像装置は、光を受けて電荷を発生させる複数のフォトダイ
オードを有し、光電変換素子として機能する。例えば、各フォトダイオードにおいて発生
した光発生電荷の量は、転送ゲートを介してフォトダイオードが形成された領域(以下、
フォトダイオード形成領域)の一辺に隣接して設けられたCCD等の電荷転送部に転送さ
れる。電荷転送部は、光発生電荷を転送し、転送された光発生電荷は、読取手段により画
像信号として読み取られる。
Conventionally, as a solid-state imaging device, CCD (Charge coupled device) sensor, CMOS
There are sensors, and line sensors of solid-state imaging devices are widely used in scanners, copiers, facsimiles, and the like. The solid-state imaging device includes a plurality of photodiodes that receive light and generate charges, and functions as a photoelectric conversion element. For example, the amount of photo-generated charges generated in each photodiode is the region where the photodiode is formed via the transfer gate (hereinafter referred to as the
It is transferred to a charge transfer section such as a CCD provided adjacent to one side of the photodiode formation region. The charge transfer unit transfers the photogenerated charge, and the transferred photogenerated charge is read as an image signal by the reading unit.

例えば、スキャナにラインセンサが搭載されるとき、半導体チップであるラインセンサ
チップが直線状に複数個並べられて使用される。そこで、複数個並べられたラインセンサ
チップにおいて、解像度維持とチップギャップ部における画像の乱れ防止に関する技術が
各種提案されている。
For example, when a line sensor is mounted on a scanner, a plurality of line sensor chips that are semiconductor chips are arranged in a straight line. Therefore, various techniques for maintaining resolution and preventing image disturbance in the chip gap portion have been proposed for a plurality of line sensor chips arranged.

例えば、直線状に配置された複数個のラインセンサチップにおいて、チップ端部の画素
とその隣の画素との間隔を短くする第1の技術(例えば、特許文献1の従来技術の欄参照
)と、全体の画素ピッチを解像度の規格により定まる読み取りピッチよりもわずかに短い
ピッチの画素ピッチにする第2の技術が開示及び提案されている(例えば、特許文献1参
照)。
For example, in a plurality of line sensor chips arranged in a straight line, a first technique for shortening the distance between a pixel at the end of the chip and a neighboring pixel (for example, refer to the column of the prior art in Patent Document 1) A second technique is disclosed and proposed in which the entire pixel pitch is set to a pixel pitch slightly shorter than the reading pitch determined by the resolution standard (see, for example, Patent Document 1).

特許文献1によれば、チップ端部の画素とその隣の画素との間隔を短くする第1の技術
は、チップ間のギャップ部、すなわちチップギャップ部における存在しない画素を補間す
ることにより画像の乱れを防止することができるが、端部の画素の出力が不均一になると
いう問題を有していた。その問題を解決するため、全体の画素ピッチを解像度の規格によ
り定まる読み取りピッチよりもわずかに短いピッチで複数の画素を並べる第2の技術が提
案されている。
According to Patent Document 1, the first technique for shortening the distance between the pixel at the end of the chip and the adjacent pixel is to interpolate the gap between the chips, that is, the nonexistent pixel in the chip gap. Disturbance can be prevented, but there is a problem that the output of the pixel at the end becomes non-uniform. In order to solve this problem, a second technique has been proposed in which a plurality of pixels are arranged at a pitch slightly shorter than the reading pitch determined by the resolution standard.

また、ラインセンサチップの端部の1つの受光素子とその隣の受光素子との間隔を、両
端部のそれぞれの受光素子以外の受光素子間の間隔よりも長くする第3の技術が提案され
ている(例えば、特許文献2参照)。その第3の技術によれば、チップギャップ部におけ
る受光素子間の距離がチップ内の他の受光素子間の距離よりも長くなってしまうことによ
る、ラインセンサ全体における受光素子のピッチの急激な不連続性を防止することができ
る。
Further, a third technique has been proposed in which the distance between one light receiving element at the end of the line sensor chip and the adjacent light receiving element is made longer than the distance between the light receiving elements other than the respective light receiving elements at both ends. (For example, refer to Patent Document 2). According to the third technique, the distance between the light receiving elements in the chip gap portion becomes longer than the distance between the other light receiving elements in the chip, and therefore, the pitch of the light receiving elements in the entire line sensor is rapidly increased. Continuity can be prevented.

特許第3013189号公報(図2,図4)Japanese Patent No. 3013189 (FIGS. 2 and 4) 特公平7−79403号公報Japanese Patent Publication No. 7-79403

しかし、上記第2の技術では、端部画素の出力の不均一性は改善され、かつラインセン
サ全体の画素数も少なくなることがないものの、チップギャップ部における画像の乱れは
生じてしまうという問題がある。
However, in the second technique, the nonuniformity of the output of the end pixels is improved, and the number of pixels of the entire line sensor is not reduced, but the image is disturbed in the chip gap portion. There is.

また、上記第3の技術によれば、受光素子のピッチの急激な不連続性は無くなるので、
画像の乱れは少なくなるものの、端部の受光素子は、ダイシング時の機械的衝撃により損
傷を受けた場合、結果として画像の乱れが生じてしまうという問題がある。
Further, according to the third technique, since there is no sudden discontinuity in the pitch of the light receiving elements,
Although the disturbance of the image is reduced, the light receiving element at the end has a problem that the disturbance of the image occurs as a result when it is damaged by a mechanical impact during dicing.

そこで、本発明は、以上のような問題に鑑みて成されたもので、チップギャップの存在
に起因する画像の乱れを生じないようにしたラインセンサを提供することを目的とする。
Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to provide a line sensor that does not cause image distortion due to the presence of a chip gap.

本発明のラインセンサは、直線状に配列された複数の画素を含むラインセンサであって
、前記複数の画素は、解像度に応じた個数を含み、前記直線状に配列された前記複数の画
素の中央部に設けられ、画素ピッチが、前記解像度から計算される画素ピッチに応じた長
さよりも短い第1の画素群と、前記中央部の両側部にそれぞれ設けられ、画素ピッチが前
記解像度から計算される画素ピッチに応じた長さよりも長い第2の画素群と、を有する。
このような構成によれば、チップギャップの存在に起因する画像の乱れを生じないよう
にしたラインセンサを実現することができる。
The line sensor according to the present invention is a line sensor including a plurality of pixels arranged in a straight line, wherein the plurality of pixels includes a number corresponding to a resolution, and the plurality of pixels arranged in the straight line are included. A first pixel group provided in the central portion and having a pixel pitch shorter than the length corresponding to the pixel pitch calculated from the resolution and both sides of the central portion are provided, and the pixel pitch is calculated from the resolution. And a second pixel group that is longer than the length corresponding to the pixel pitch to be set.
According to such a configuration, it is possible to realize a line sensor that does not cause image disturbance due to the presence of the chip gap.

本発明のラインセンサでは、前記複数の画素の個数は、前記解像度に応じた個数と等し
いことが望ましい。
このような構成によれば、要求される解像度と同じ解像度のラインセンサを実現するこ
とができる。
In the line sensor according to the aspect of the invention, it is preferable that the number of the plurality of pixels is equal to the number corresponding to the resolution.
According to such a configuration, a line sensor having the same resolution as the required resolution can be realized.

本発明のラインセンサでは、前記中央部と前記両側部の間にそれぞれ設けられ、画素ピ
ッチが、前記解像度から計算される画素ピッチに応じた長さに等しい第3の画素群を有す
ることが望ましい。
本発明のラインセンサでは、前記中央部と前記両側部の間にそれぞれ設けられ、画素ピ
ッチが、前記解像度から計算される画素ピッチに応じた長さよりも短く、かつ前記中央部
の画素ピッチに応じた長さよりも長い第3の画素群を有することが望ましい。
本発明のラインセンサでは、前記中央部と前記両側部の間にそれぞれ設けられ、画素ピ
ッチが、前記解像度から計算される画素ピッチに応じた長さよりも長く、かつ前記両側部
の画素ピッチよりも短い第3の画素群を有することが望ましい。
これらのような構成によれば、チップギャップの存在に起因する画像の乱れをより生じ
ないようにしたラインセンサを実現することができる。
In the line sensor according to the aspect of the invention, it is preferable that the line sensor includes a third pixel group that is provided between the central portion and the both side portions and has a pixel pitch equal to a length corresponding to the pixel pitch calculated from the resolution. .
In the line sensor according to the aspect of the invention, the pixel pitch may be provided between the central portion and the both side portions, and the pixel pitch may be shorter than the length corresponding to the pixel pitch calculated from the resolution, and may correspond to the pixel pitch of the central portion. It is desirable to have a third pixel group longer than the length.
In the line sensor according to the aspect of the invention, the pixel sensor is provided between the central portion and the both side portions, and the pixel pitch is longer than the length corresponding to the pixel pitch calculated from the resolution and is larger than the pixel pitch of the both side portions. It is desirable to have a short third pixel group.
According to such a configuration, it is possible to realize a line sensor in which image disturbance due to the presence of the chip gap is further prevented.

本発明のラインセンサは、直線状に配列された複数の画素を含むラインセンサであって
、前記複数の画素は、解像度に応じた個数を含み、前記直線状に配列された前記複数の画
素は、画素ピッチが、前記直線状に配列された前記複数の画素の中央部から両端部に向か
って徐々に長くなるように設けられている。
このような構成によれば、チップギャップの存在に起因する画像の乱れを生じないよう
にしたラインセンサを実現することができる。
The line sensor of the present invention is a line sensor including a plurality of pixels arranged in a straight line, wherein the plurality of pixels includes a number corresponding to a resolution, and the plurality of pixels arranged in the straight line includes The pixel pitch is provided so as to gradually increase from the central part to the both end parts of the plurality of pixels arranged in a straight line.
According to such a configuration, it is possible to realize a line sensor that does not cause image disturbance due to the presence of the chip gap.

本発明のラインセンサでは、前記画素ピッチは、前記中央部から前記両端部に向かって
連続的に変化することによって、徐々に長くなることが望ましい。
本発明のラインセンサでは、前記画素ピッチは、前記中央部から前記両端部に向かって
段階的に変化することによって、徐々に長くなることが望ましい。
これらのような構成によれば、チップギャップの存在に起因する画像の乱れをより生じ
ないようにしたラインセンサを実現することができる。
In the line sensor according to the aspect of the invention, it is preferable that the pixel pitch is gradually increased by continuously changing from the central portion toward the both end portions.
In the line sensor according to the aspect of the invention, it is preferable that the pixel pitch gradually increases by gradually changing from the central portion toward the both end portions.
According to such a configuration, it is possible to realize a line sensor in which image disturbance due to the presence of the chip gap is further prevented.

本発明のラインセンサは、直線状に配列された複数の画素を含むラインセンサであって
、前記複数の画素は、解像度に応じた個数を含み、前記直線状に配列された前記複数の画
素の中央部に設けられ、画素ピッチが、前記解像度から計算される画素ピッチに応じた長
さよりも短い第1の画素群と、前記中央部の両側部にそれぞれ設けられ、画素ピッチが前
記解像度から計算される画素ピッチに応じた長さに等しい第2の画素群と、を有する。
このような構成によれば、チップギャップの存在に起因する画像の乱れを生じないよう
にしたラインセンサを実現することができる。
The line sensor according to the present invention is a line sensor including a plurality of pixels arranged in a straight line, wherein the plurality of pixels includes a number corresponding to a resolution, and the plurality of pixels arranged in the straight line are included. A first pixel group provided in the central portion and having a pixel pitch shorter than the length corresponding to the pixel pitch calculated from the resolution and both sides of the central portion are provided, and the pixel pitch is calculated from the resolution. And a second pixel group having a length equal to the length corresponding to the pixel pitch.
According to such a configuration, it is possible to realize a line sensor that does not cause image disturbance due to the presence of the chip gap.

本発明のラインセンサでは、前記中央部と前記両側部の間にそれぞれ設けられ、画素ピ
ッチが、前記解像度から計算される画素ピッチに応じた長さよりも短く、かつ前記中央部
の画素ピッチに応じた長さよりも長い第3の画素群を有することが望ましい。
このような構成によれば、チップギャップの存在に起因する画像の乱れをより生じない
ようにしたラインセンサを実現することができる。
In the line sensor according to the aspect of the invention, the pixel pitch may be provided between the central portion and the both side portions, and the pixel pitch may be shorter than the length corresponding to the pixel pitch calculated from the resolution, and may correspond to the pixel pitch of the central portion. It is desirable to have a third pixel group longer than the length.
According to such a configuration, it is possible to realize a line sensor in which image disturbance due to the presence of the chip gap is further prevented.

本発明の一実施形態の画像情報読取装置は、上記のラインセンサを含む、画像情報読取
装置である。
このような構成によれば、ラインセンサのチップギャップの存在に起因する画像の乱れ
を生じない画像情報読取装置を実現することができる。
An image information reading apparatus according to an embodiment of the present invention is an image information reading apparatus including the line sensor.
According to such a configuration, it is possible to realize an image information reading apparatus that does not cause image disturbance due to the presence of the chip gap of the line sensor.

以下、図面を参照して本発明の実施の形態を説明する。
(第1の実施の形態)
まず図1に基づき、本実施の形態に係わるラインセンサが用いられる電子機器である画
像情報読取装置の構成を説明する。図1は、本実施の形態に係わる画像情報読取装置の構
成を示す構成図である。図2は、図1に示した画像情報読取装置の読み取り機構を説明す
るための概略断面図である。
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
First, based on FIG. 1, the structure of the image information reading apparatus which is an electronic device in which the line sensor according to the present embodiment is used will be described. FIG. 1 is a configuration diagram showing the configuration of the image information reading apparatus according to the present embodiment. FIG. 2 is a schematic sectional view for explaining a reading mechanism of the image information reading apparatus shown in FIG.

図1に示すように、画像情報読取装置1は、ラインセンサユニット2を有する。ライン
センサユニット2は、細長い板状の基板3上に、基板3の長手軸方向に直線状に並べて配
置された複数のラインセンサチップ4を有する。複数のラインセンサチップ4は、それぞ
れ複数の受光素子(以下、画素ともいう)を有しており、複数のラインセンサチップ4が
直線状に並べられたときに、互いに複数の画素が直線状に並ぶように、基板3上に配置さ
れている。ラインセンサユニット2には、複数のレンズ5が設けられている。複数のレン
ズ5は、各レンズがラインセンサチップ4の各画素に対応した位置に位置するように、ラ
インセンサチップ4上に配置される。複数のレンズ5は、例えば複数のセルフォック(登
録商標)レンズアレイである。さらに、ラインセンサユニット2には、光源装置としての
細長いランプ6が設けられている。そして、基板3上には、複数のラインセンサチップ4
からの画像信号を順次外部の画像信号処理回路(図示せず)へ出力する出力回路7が設け
られている。
As shown in FIG. 1, the image information reading device 1 has a line sensor unit 2. The line sensor unit 2 has a plurality of line sensor chips 4 arranged in a straight line in the longitudinal axis direction of the substrate 3 on an elongated plate-like substrate 3. Each of the plurality of line sensor chips 4 includes a plurality of light receiving elements (hereinafter also referred to as pixels). When the plurality of line sensor chips 4 are arranged in a straight line, the plurality of pixels are arranged in a straight line. It arrange | positions on the board | substrate 3 so that it may rank. The line sensor unit 2 is provided with a plurality of lenses 5. The plurality of lenses 5 are arranged on the line sensor chip 4 so that each lens is located at a position corresponding to each pixel of the line sensor chip 4. The plurality of lenses 5 is, for example, a plurality of SELFOC (registered trademark) lens arrays. Further, the line sensor unit 2 is provided with an elongated lamp 6 as a light source device. On the substrate 3, a plurality of line sensor chips 4 are provided.
Is provided with an output circuit 7 for sequentially outputting image signals from the image signal to an external image signal processing circuit (not shown).

図示しない搬送装置が画像情報読取装置1内に設けられており、ラインセンサユニット
2は、その搬送装置によって基板3の長手軸方向に直交する方向L1に移動可能となって
いる。ラインセンサユニット2の移動に伴って、画像情報読取装置1のガラス板等の透明
板(図示せず)に密着して置かれた画像情報の読取対象の媒体である紙11の表面からの
反射光を、直線状に並んだ複数のラインセンサチップ4が受光する。
A conveyance device (not shown) is provided in the image information reading device 1, and the line sensor unit 2 can be moved in a direction L <b> 1 orthogonal to the longitudinal axis direction of the substrate 3 by the conveyance device. As the line sensor unit 2 moves, the reflection of image information placed on a transparent plate (not shown) such as a glass plate of the image information reading apparatus 1 from the surface of the paper 11 that is a medium to be read. A plurality of line sensor chips 4 arranged in a straight line receive light.

図2に示すように、ランプ6からの光は紙11の表面で反射され、ラインセンサユニッ
ト2は、紙11からの反射光をレンズ5を通して複数のラインセンサチップ4によって受
光しながら、紙11の画像情報記録面に対して所定の距離を保ちつつ、所定の方向L1に
沿って移動する。その結果、ラインセンサユニット2は、紙11を走査しながら、画像情
報を読み取ることができる。
As shown in FIG. 2, the light from the lamp 6 is reflected by the surface of the paper 11, and the line sensor unit 2 receives the reflected light from the paper 11 through the lens 5 by the plurality of line sensor chips 4, while the paper 11 It moves along a predetermined direction L1 while maintaining a predetermined distance from the image information recording surface. As a result, the line sensor unit 2 can read image information while scanning the paper 11.

図3は、ラインセンサチップ4の構成を説明するための模式的平面図である。各ライン
センサチップ4は、複数の受光素子、すなわち複数の画素子21を有する。複数の画素2
1は、後述するような異なる間隔をおいて、一列に、すなわち直線状にラインセンサチッ
プ4の表面上に形成されて配置されている。直線状に配置するとは、画素を一列に配置す
ることに限らず、画素を三列に並べることを含む。画素を三列に配置した場合は、白色光
を照射して、RGBセンサとして読み取る。
FIG. 3 is a schematic plan view for explaining the configuration of the line sensor chip 4. Each line sensor chip 4 has a plurality of light receiving elements, that is, a plurality of image elements 21. Multiple pixels 2
1 are arranged and formed on the surface of the line sensor chip 4 in a line, that is, in a straight line, with different intervals as will be described later. Arranging in a straight line includes not only arranging the pixels in one row but also arranging the pixels in three rows. When the pixels are arranged in three rows, white light is irradiated and read as an RGB sensor.

さらに、ラインセンサチップ4は、タイミング信号発生回路としてのタイミングジェネ
レータ(TG)22と、各画素21を駆動するための駆動回路23と、各画素21からの
画素信号を走査して読み出す走査回路24と、走査回路24からの画素信号を増幅して出
力する増幅器25とを有する。増幅器25からの出力信号は、上述した出力回路7へ供給
される。
Further, the line sensor chip 4 includes a timing generator (TG) 22 as a timing signal generation circuit, a drive circuit 23 for driving each pixel 21, and a scanning circuit 24 that scans and reads out a pixel signal from each pixel 21. And an amplifier 25 that amplifies and outputs the pixel signal from the scanning circuit 24. An output signal from the amplifier 25 is supplied to the output circuit 7 described above.

従って、画像情報読取装置1では、図示しない制御部からの各種制御信号が、ラインセ
ンサユニット2、搬送装置(図示せず)へ供給される。各種制御信号を受信したラインセ
ンサユニット2は、内部で所定の制御信号を生成して、各ラインセンサチップ4を駆動し
、画像信号を読み出して出力する。その結果、画像情報読取装置1は、紙11の画像情報
を読み取ることができる。
Therefore, in the image information reading device 1, various control signals from a control unit (not shown) are supplied to the line sensor unit 2 and a transport device (not shown). The line sensor unit 2 that receives the various control signals internally generates a predetermined control signal, drives each line sensor chip 4, reads out and outputs an image signal. As a result, the image information reading apparatus 1 can read the image information on the paper 11.

次に、各ラインセンサチップ4における画素の配列について説明する。図4は、1つの
ラインセンサチップ4における画素間隔を説明するための図である。図4に示すように、
ラインセンサチップ4上には、走査方向にn個の画素が直線状に並べられている。
Next, the pixel arrangement in each line sensor chip 4 will be described. FIG. 4 is a diagram for explaining pixel intervals in one line sensor chip 4. As shown in FIG.
On the line sensor chip 4, n pixels are arranged in a straight line in the scanning direction.

nは整数であり、解像度により定まる個数である。従って、各ラインセンサチップ4の
画素数は、解像度に応じた画素数を確保することができる。なお、各ラインセンサチップ
4の画素数は、以下の説明では、解像度に応じた個数であるが、少なくとも、解像度に応
じた個数を含めばよく、解像度から計算された個数以上であってもよい。これは、チップ
ギャップでの画素欠損を考慮して、各ラインセンサチップ4の画素数を決定されることが
あるからである。
n is an integer and is a number determined by the resolution. Therefore, the number of pixels of each line sensor chip 4 can be ensured according to the resolution. In the following description, the number of pixels of each line sensor chip 4 is the number corresponding to the resolution, but at least the number corresponding to the resolution may be included and may be equal to or greater than the number calculated from the resolution. . This is because the number of pixels of each line sensor chip 4 may be determined in consideration of pixel defects in the chip gap.

従って、本明細書において、解像度に応じた個数とは、解像度から計算された画素数と
同じ個数だけでなく、解像度から計算された画素数に、1つのチップにおいてチップギャ
ップにより欠損した画素数を補填する分の画素数を加えた場合の、解像度から計算された
画素数よりも多い個数も含むものである。画素数を、要求される解像度に応じた個数とす
ると、ラインセンサチップ4は、要求される解像度と同じ解像度のラインセンサとなる。
Therefore, in this specification, the number according to the resolution is not only the same as the number of pixels calculated from the resolution, but also the number of pixels lost due to the chip gap in one chip to the number of pixels calculated from the resolution. When the number of pixels to be compensated is added, the number includes more than the number of pixels calculated from the resolution. When the number of pixels is the number corresponding to the required resolution, the line sensor chip 4 becomes a line sensor having the same resolution as the required resolution.

ラインセンサチップ4の複数の画素が設けられた面は、矩形形状をしており、その走査
方向に沿って並んだn個の画素は、中央部の所定の範囲R2の画素群における画素ピッチ
は標準ピッチよりも短く、中央部の範囲R2の両側の所定の範囲R1,R3の画素群にお
ける画素ピッチは標準ピッチよりも長くなるように、配置されている。
The surface of the line sensor chip 4 on which the plurality of pixels are provided has a rectangular shape, and the n pixels arranged in the scanning direction have a pixel pitch in the pixel group in the predetermined range R2 in the center. The pixel pitches in the pixel groups in the predetermined ranges R1 and R3 on both sides of the central range R2 are shorter than the standard pitch, and are arranged so as to be longer than the standard pitch.

具体的には、画素ピッチは、各画素のフォトダイオード形成領域の中心間の距離である
。標準ピッチPSは、解像度の規格により定まる画像の読み取りピッチであり、いわゆる
正規の配列ピッチである。図4に示すように、n個の画素の内、両側の範囲R1とR3に
おける画素ピッチP1,P3は、標準ピッチPSよりも長いすなわち広いピッチであり、
2つの範囲R1とR3の間の範囲R2における画素ピッチP2は、標準ピッチPSよりも
短いすなわち狭いピッチとなっている。
Specifically, the pixel pitch is the distance between the centers of the photodiode formation regions of each pixel. The standard pitch PS is an image reading pitch determined by the resolution standard, and is a so-called regular arrangement pitch. As shown in FIG. 4, the pixel pitches P1 and P3 in the ranges R1 and R3 on both sides of the n pixels are longer than the standard pitch PS, that is, a wider pitch.
The pixel pitch P2 in the range R2 between the two ranges R1 and R3 is shorter or narrower than the standard pitch PS.

一方の端部から他方の端部に向かってn個の画素が並んでいるときに、一方の端部から
k個(kはnより少ない整数)目の画素211から21kまでの画素群は、範囲R1におい
て、画素ピッチが画素ピッチP1である。同様に、他方の端部から(k−1)個目の画素
(すなわち(n−(k−1))個目の画素)21nから21(n-(k-1))までの画素群は、範
囲R3において、画素ピッチが画素ピッチP3である。ここで、画素ピッチP1とP3は
等しく、かつ標準ピッチPSよりも長い。そして、一方の端部からk個目の画素21k
ら21(n-(k-1))までの画素群は、範囲R2において、画素ピッチが画素ピッチP2であ
り、かつ標準ピッチPSよりも短い。
When n pixels are lined up from one end to the other, k pixels (k is an integer smaller than n) from 21 1 to 21 k pixel groups In the range R1, the pixel pitch is the pixel pitch P1. Similarly, a pixel group from the (k−1) th pixel (that is, the (n− (k−1)) th pixel) 21 n to 21 (n− (k−1)) from the other end. In the range R3, the pixel pitch is the pixel pitch P3. Here, the pixel pitches P1 and P3 are equal and longer than the standard pitch PS. The pixel group from the kth pixel 21 k to 21 (n− (k−1)) from one end has a pixel pitch P2 in the range R2 and is larger than the standard pitch PS. short.

例えば、解像度が1200dpi(ドット・パー・インチ)の場合、画素の標準ピッチ
PSは21.17μmとなる。本実施の形態では、範囲R1とR3では、画素のピッチP
1,P3は、22.40μm(>標準ピッチPS)とし、範囲R2では、画素ピッチP2
は、19.30μm(<標準ピッチPS)である。
For example, when the resolution is 1200 dpi (dots per inch), the standard pixel pitch PS is 21.17 μm. In the present embodiment, in the ranges R1 and R3, the pixel pitch P
1, P3 is 22.40 μm (> standard pitch PS), and in the range R2, the pixel pitch P2
Is 19.30 μm (<standard pitch PS).

なお、ラインセンサが搭載される装置においては、読み取り対象とラインセンサとの間
に縮小光学系等の像倍率を変更する光学系が設けられる場合がある。そのような場合では
、ラインセンサチップ4上での画素ピッチは、解像度により計算される画素ピッチと等し
くならず、そのような光学系に応じて拡大あるいは縮小されたピッチとなる。従って、ラ
インセンサチップ4上においては、標準ピッチPSと画素ピッチは、そのような光学系の
倍率を加味して、解像度から計算された画素ピッチに応じた長さを基準にして決定される
。本実施の形態及び第2の実施の形態においては、標準ピッチPSが解像度から計算され
た画素ピッチと等しい場合で説明する。
In an apparatus equipped with a line sensor, an optical system that changes the image magnification, such as a reduction optical system, may be provided between a reading target and the line sensor. In such a case, the pixel pitch on the line sensor chip 4 is not equal to the pixel pitch calculated by the resolution, and is a pitch that is enlarged or reduced according to such an optical system. Therefore, on the line sensor chip 4, the standard pitch PS and the pixel pitch are determined on the basis of the length corresponding to the pixel pitch calculated from the resolution, taking into account the magnification of such an optical system. In the present embodiment and the second embodiment, the case where the standard pitch PS is equal to the pixel pitch calculated from the resolution will be described.

次に、チップギャップ部について説明する。
図5は、隣り合う2つのラインセンサチップ4のギャップを説明するための図である。
図5に示すように、各ラインセンサチップは、製造されるときにダイシングなどによって
切断される。ダイシングされた各ラインセンサは画素が直線状になるように並べられ、端
部の画素211と21nは、それぞれ隣りのラインセンサチップ4の端部の画素21nと2
1と隣り合うことになる。
Next, the chip gap portion will be described.
FIG. 5 is a diagram for explaining a gap between two adjacent line sensor chips 4.
As shown in FIG. 5, each line sensor chip is cut by dicing or the like when manufactured. The diced line sensors are arranged so that the pixels are linear, and the end pixels 21 1 and 21 n are the end pixels 21 n and 2 of the adjacent line sensor chip 4, respectively.
It will be next to 1 1 .

近年の高解像度化に伴い、画素ピッチは小さくなる傾向にある。しかし、個々のライン
センサチップ4の製造はダイシング等により切断されて行われるため、チップ間のギャッ
プの長さ(以下、チップギャップという)Gは、画素ピッチに比べると、大きくなる。
With the recent increase in resolution, the pixel pitch tends to decrease. However, since the individual line sensor chips 4 are manufactured by being cut by dicing or the like, the gap length between chips (hereinafter referred to as a chip gap) G is larger than the pixel pitch.

例えば、図5において、解像度が1200dpiで、チップ端部の切断面の凹凸により
チップギャップGが30μmから50μmで、チップ端部から画素端部までの距離gは5
μmから10μmとする。その結果、端部の画素211と21n間の距離(G+2g)は、
40μmから70μmとなり、標準ピッチPS(21.17μm)よりも大きくなる。
For example, in FIG. 5, the resolution is 1200 dpi, the chip gap G is 30 μm to 50 μm due to the unevenness of the cut surface of the chip end, and the distance g from the chip end to the pixel end is 5
From μm to 10 μm. As a result, the distance (G + 2g) between the end pixels 21 1 and 21 n is
From 40 μm to 70 μm, which is larger than the standard pitch PS (21.17 μm).

従来技術において説明した第2及び第3の技術を用いると、ギャップ部における画素間
の距離がこのように大きい場合、画像の乱れが目立ってしまう。しかし、本実施の形態に
係る画素ピッチの場合、チップ端部の画素ピッチP1とP3は、標準ピッチPSよりも長
く、ギャップ部における画素間距離(G+2g)よりも短くすることにより、画像の乱れ
が目立たなくすることができる。
When the second and third techniques described in the related art are used, when the distance between the pixels in the gap portion is large as described above, image disturbance becomes conspicuous. However, in the case of the pixel pitch according to the present embodiment, the pixel pitches P1 and P3 at the end of the chip are longer than the standard pitch PS and shorter than the inter-pixel distance (G + 2g) in the gap, thereby causing image distortion. Can be inconspicuous.

すなわち、本実施の形態では、解像度に応じた画素数nを維持するために、中央部の画
素群における画素ピッチを短くし、両側部の画素群の画素ピッチを標準ピッチよりも長く
するように、ラインセンサチップ4上に複数の画素を配列するようにした。その結果、本
実施の形態によれば、両側部の画素群では画素ピッチが長いため、ギャップ部の画像の乱
れを目立たなく、かつ中央部の画素群では画素ピッチを短くして、解像度に応じた画素数
を確保できるという効果を有する。
That is, in this embodiment, in order to maintain the number n of pixels according to the resolution, the pixel pitch in the central pixel group is shortened, and the pixel pitch in the pixel groups on both sides is made longer than the standard pitch. A plurality of pixels are arranged on the line sensor chip 4. As a result, according to the present embodiment, the pixel group on both sides has a long pixel pitch, so that the disturbance of the gap image is not noticeable, and the pixel group in the central part is shortened to meet the resolution. This has the effect of ensuring the number of pixels.

次に変形例を説明する。
図6から図9は、第1から第4の変形例を説明するための図である。上述した実施の形
態では、複数の画素を3つの画素群に分割し、画素ピッチは2種類あった。以下の変形例
では、図6から図9に示すように、1つのラインセンサチップ4において直線状に並んだ
複数の画素を、走査方向に沿って、複数の領域に、ここでは5つの領域R11,R12,
R13,R14,R15の画素群に分け、画素ピッチは3種類となっている。なお、以下
の変形例では、5つの領域で3種類の画素ピッチであるが、さらに多い数の領域とさらに
多い種類の画素ピッチにしてもよい。第1から第4の変形例によれば、チップギャップの
存在に起因する画像の乱れを、より生じないようにしたラインセンサを実現することがで
きる。
Next, a modified example will be described.
6 to 9 are diagrams for explaining the first to fourth modifications. In the embodiment described above, a plurality of pixels are divided into three pixel groups, and there are two types of pixel pitches. In the following modification example, as shown in FIGS. 6 to 9, a plurality of pixels arranged in a straight line in one line sensor chip 4 are arranged in a plurality of regions along the scanning direction, here five regions R11. , R12,
There are three types of pixel pitches divided into R13, R14, and R15 pixel groups. In the following modification, five regions have three types of pixel pitches, but a larger number of regions and more types of pixel pitches may be used. According to the first to fourth modifications, it is possible to realize a line sensor in which image disturbance due to the presence of the chip gap is less generated.

図6に示す第1の変形例としては、各領域の画素群における画素ピッチを、中央部の領
域R13では標準ピッチPSよりも短い画素ピッチP13(<PS)とし、中央部の領域
R13に隣の領域R12,R14では標準ピッチPSと等しい画素ピッチP12,P14
(=PS)し、領域R12,R14の外側の領域(すなわち最外側の領域)R11,R1
5は、標準ピッチPSよりも長い画素ピッチP11,P15(>PS)とする。このよう
に配列しても、上述した実施の形態と同様の効果を生じる。
As a first modification shown in FIG. 6, the pixel pitch in the pixel group of each region is set to a pixel pitch P13 (<PS) shorter than the standard pitch PS in the central region R13, and is adjacent to the central region R13. In the regions R12 and R14, the pixel pitches P12 and P14 are equal to the standard pitch PS.
(= PS), and regions outside the regions R12, R14 (ie, the outermost regions) R11, R1
5 is a pixel pitch P11, P15 (> PS) longer than the standard pitch PS. Even if it arranges in this way, the same effect as an embodiment mentioned above will arise.

さらに図7に示す第2の変形例としては、各領域の画素群における画素ピッチを、中央
部の領域R13に隣の領域R12,R14では標準ピッチPSよりも短い画素ピッチP1
2,P14(<PS)とし、中央部の領域R13では標準ピッチPSよりも短くかつ画素
ピッチP12,P14よりもさらに短い画素ピッチP13(<<PS)とし、領域R12
,R14の外側の領域(すなわち最外側の領域)R11,R15では標準ピッチPSより
も長い画素ピッチP11,P15(>PS)とする。このように配列しても、上述した実
施の形態と同様の効果を生じる。
Further, as a second modification shown in FIG. 7, the pixel pitch in the pixel group of each region is set such that the pixel pitch P1 is shorter than the standard pitch PS in the regions R12 and R14 adjacent to the central region R13.
2 and P14 (<< PS), and in the central region R13, the pixel pitch P13 (<< PS) is shorter than the standard pitch PS and shorter than the pixel pitches P12 and P14.
, R14 (ie, outermost regions) R11 and R15 have pixel pitches P11 and P15 (> PS) longer than the standard pitch PS. Even if it arranges in this way, the same effect as an embodiment mentioned above will arise.

さらに図8に示す第3の変形例としては、各領域の画素群における画素ピッチを、中央
部の領域R13では標準ピッチPSよりも短い画素ピッチP13(<PS)とし、中央部
の領域R13に隣の領域R12,R14では標準ピッチPSよりも長い画素ピッチP12
,P14(>PS)とし、領域R12,R14の外側の領域(すなわち最外側の領域)R
11,R15では標準ピッチPSよりも長くかつ画素ピッチP12,P14よりもさらに
長い画素ピッチP11,P15(>>PS)とする。このように配列しても、上述した実
施の形態と同様の効果を生じる。
Further, as a third modification shown in FIG. 8, the pixel pitch in the pixel group of each region is set to a pixel pitch P13 (<PS) shorter than the standard pitch PS in the central region R13, and the central region R13 In adjacent regions R12 and R14, the pixel pitch P12 is longer than the standard pitch PS.
, P14 (> PS), and the region outside the regions R12, R14 (ie, the outermost region) R
11 and R15, the pixel pitches P11 and P15 (>> PS) are longer than the standard pitch PS and longer than the pixel pitches P12 and P14. Even if it arranges in this way, the same effect as an embodiment mentioned above will arise.

さらに図9に示す第4の変形例として、ラインセンサチップ4の中央部から両端部に向
けて、画素ピッチが徐々に長くすなわち広くなるように、複数の画素を配置してもよい。
すなわち、中央部の画素ピッチを、標準ピッチよりも短い中央部の画素ピッチPC(<<
PS)とし、両端部の画素ピッチを標準ピッチよりも長い両端部の画素ピッチPP(>>
PS)とし、画素ピッチが中央部から両端部に向かって徐々に長くなるように画素を配置
するようにしてもよい。
Furthermore, as a fourth modified example shown in FIG. 9, a plurality of pixels may be arranged so that the pixel pitch gradually increases, that is, widens from the center of the line sensor chip 4 toward both ends.
That is, the central pixel pitch is set to a central pixel pitch PC (<<
PS), and the pixel pitch PP at both ends is longer than the standard pitch (>>).
PS), and the pixels may be arranged so that the pixel pitch gradually increases from the center toward both ends.

画素ピッチが中央部から両端部に向かって徐々に長くなるように複数の画素を配列する
方法としては、画素ピッチが中央部から両端部に向かって連続的に変化することによって
徐々に長くなる方法と、画素ピッチが中央部から両端部に向かって段階的、すなわち不連
続に変化することによって徐々に長くなる方法とがある。このように配列しても、上述し
た実施の形態と同様の効果を生じる。
As a method of arranging a plurality of pixels so that the pixel pitch gradually increases from the central portion toward both ends, the method in which the pixel pitch gradually increases by continuously changing from the central portion toward both ends. In other words, there is a method in which the pixel pitch is gradually increased by changing stepwise, that is, discontinuously from the center to both ends. Even if it arranges in this way, the same effect as an embodiment mentioned above will arise.

以上のように、本実施の形態では、直線状に並んだ複数の画素において、中央部の画素
群の画素ピッチを標準ピッチPSよりも短くし、その両側に位置する画素群の画素ピッチ
を標準ピッチPSよりも短くする。このような配列状態に複数の画素をすることによって
、1つのチップ上では、解像度に応じた画素数nを確保して解像度を維持しながら、隣り
合うチップとのギャップ部における画像の乱れを緩和できる。
As described above, in this embodiment, in a plurality of pixels arranged in a straight line, the pixel pitch of the central pixel group is made shorter than the standard pitch PS, and the pixel pitches of the pixel groups located on both sides thereof are standard. Shorter than the pitch PS. By arranging a plurality of pixels in such an array state, on one chip, the number n of pixels corresponding to the resolution is secured and the resolution is maintained, and the disturbance of the image in the gap portion between adjacent chips is reduced. it can.

従って、本実施の形態及び各変形例によれば、複数のラインセンサを並べたときにチッ
プギャップの存在に起因する画像の乱れを生じないように、かつ解像度に応じた画素数を
確保できるラインセンサを実現することができる。
Therefore, according to the present embodiment and each of the modified examples, when a plurality of line sensors are arranged, a line that does not cause image disturbance due to the presence of the chip gap and can secure the number of pixels corresponding to the resolution. A sensor can be realized.

(第2の実施の形態)
次に第2の実施の形態について説明する。
第2の実施の形態は、直線状に並んだ複数の画素において、中央部の画素群の画素ピッ
チを標準ピッチPSよりも短くし、その両側部の画素群の画素ピッチを標準ピッチPSと
等しくする。このような配列状態に複数の画素をすることによって、1つのラインセンサ
チップ上では、解像度に応じた画素数を確保して解像度を維持でき、1つのチップ上で画
素ピッチを中央部から両側に向かって変化させるようにして、隣り合うチップとのギャッ
プ部における画像の乱れを緩和できるようにしたものである。本実施の形態では、解像度
差をなだらかにすることによって、隣り合うチップとのギャップ部における画像の乱れを
目立たなくするようにしたものである。
(Second Embodiment)
Next, a second embodiment will be described.
In the second embodiment, in a plurality of pixels arranged in a straight line, the pixel pitch of the central pixel group is shorter than the standard pitch PS, and the pixel pitch of the pixel groups on both sides is equal to the standard pitch PS. To do. By arranging a plurality of pixels in such an array state, the number of pixels corresponding to the resolution can be maintained and the resolution can be maintained on one line sensor chip, and the pixel pitch can be changed from the center to both sides on one chip. In this way, the disturbance of the image in the gap portion between adjacent chips can be reduced. In this embodiment, by smoothing the resolution difference, the image disturbance in the gap portion between adjacent chips is made inconspicuous.

第2の実施の形態は、第1の実施の形態とは、各画素群における画素ピッチが異なるだ
けであるので、第1の実施の形態と同じ構成要素については、同一符号を用いて説明は省
略する。
図10は、第2の実施の形態に係るラインセンサチップ4における画素間隔を説明する
ための図である。図10に示すように、中央部の範囲R22の画素群における画素ピッチ
P22は、標準ピッチPSよりも短く、中央部の両側部の範囲R21,R23のそれぞれ
の画素群における画素ピッチP21,P23は、標準ピッチPSである。
Since the second embodiment differs from the first embodiment only in the pixel pitch in each pixel group, the same components as those in the first embodiment are described using the same reference numerals. Omitted.
FIG. 10 is a diagram for explaining pixel intervals in the line sensor chip 4 according to the second embodiment. As shown in FIG. 10, the pixel pitch P22 in the pixel group in the central range R22 is shorter than the standard pitch PS, and the pixel pitches P21 and P23 in the respective pixel groups in the ranges R21 and R23 on both sides of the central portion are as follows. Standard pitch PS.

例えば、範囲R21とR23の画素群では、画素ピッチP21,P23は、21.17
μm(=標準ピッチPS)であり、範囲R22の画素群では、画素ピッチP22は、19
.30μm(<標準ピッチPS)である。
For example, in the pixel groups in the ranges R21 and R23, the pixel pitches P21 and P23 are 21.17.
In the pixel group in the range R22, the pixel pitch P22 is 19 μm (= standard pitch PS).
. 30 μm (<standard pitch PS).

このような画素ピッチになるように複数の画素を配置することにより、各ラインセンサ
チップ4は、解像度に応じた個数以上の画素を含むことになるが、画像処理によりその解
像度に応じた個数の画像信号を得ることができる。
By arranging a plurality of pixels so as to have such a pixel pitch, each line sensor chip 4 includes more than the number of pixels corresponding to the resolution. An image signal can be obtained.

また、中央部に対して両側部の画素群の画素は、中央部の画素群の画素ピッチよりも長
くなっているので、中央部から両側部を介してギャップ部に向けて、画素ピッチが徐々に
変化する。従って、隣り合うチップとのギャップ部における画像の乱れを目立たなくする
ことができる。
Further, since the pixels of the pixel groups on both sides with respect to the central part are longer than the pixel pitch of the central pixel group, the pixel pitch gradually increases from the central part to the gap part via both side parts. To change. Therefore, the disturbance of the image in the gap portion between the adjacent chips can be made inconspicuous.

次に変形例を説明する。
図11は、第2の実施の形態の第1の変形例を説明するための図である。ここでも、図
11に示すように、1つのラインセンサチップ4において直線状に並んだ複数の画素を、
走査方向に沿って、複数の領域に、ここでは5つの領域R31,R32,R33,R34
,R35に分ける。
Next, a modified example will be described.
FIG. 11 is a diagram for explaining a first modification of the second embodiment. Here, as shown in FIG. 11, a plurality of pixels arranged in a straight line in one line sensor chip 4 are
Along the scanning direction, a plurality of regions, here five regions R31, R32, R33, R34
, R35.

図11に示すように、各領域の画素群における画素ピッチを、中央部の領域R33に隣
の領域R32,R34では標準ピッチPSよりも短い画素ピッチP32,P34(<PS
)とし、中央部の領域R33では標準ピッチPSよりも短くかつ画素ピッチP32,P3
4よりもさらに短い画素ピッチP33(<<PS)とし、領域R32,R34の外側の領
域(すなわち最外側の領域)R31,R35では標準ピッチPSとする。このように配列
しても、上述した第2の実施の形態と同様の効果を生じる。
As shown in FIG. 11, the pixel pitches of the pixel groups in the respective regions are set to pixel pitches P32 and P34 (<PS) which are shorter than the standard pitch PS in the regions R32 and R34 adjacent to the central region R33.
) In the central region R33 and shorter than the standard pitch PS and the pixel pitches P32 and P3
A pixel pitch P33 (<< PS) that is shorter than 4 is set, and a standard pitch PS is set in the regions R31 and R35 outside the regions R32 and R34 (that is, the outermost regions) R31 and R35. Even if arranged in this way, the same effects as those of the second embodiment described above are produced.

さらに第2の変形例として、ラインセンサチップ4の中央部から両端部に向けて、画素
ピッチが徐々に長くすなわち広くなるように、複数の画素を配置してもよい。図9を用い
て、第2の変形例を説明すると、中央部の画素ピッチを、標準ピッチよりも短い中央部の
画素ピッチPC(<<PS)とし、両端部の画素ピッチを標準ピッチPSとし、画素ピッ
チが中央部から両端部に向かって徐々に長くなるように画素を配置するようにしてもよい
Further, as a second modification, a plurality of pixels may be arranged so that the pixel pitch gradually increases, that is, widens from the center portion of the line sensor chip 4 toward both ends. The second modification will be described with reference to FIG. 9. The central pixel pitch is set to a central pixel pitch PC (<< PS) shorter than the standard pitch, and both end pixel pitches are set to the standard pitch PS. The pixels may be arranged so that the pixel pitch gradually increases from the center toward both ends.

第1の実施の形態の第4の変形例と同様に、画素ピッチが中央部から両端部に向かって
徐々に長くなるように複数の画素を配列する方法としては、画素ピッチが中央部から両端
部に向かって連続的に変化することによって徐々に長くなる方法と、画素ピッチが中央部
から両端部に向かって段階的、すなわち不連続に変化することによって徐々に長くなる方
法とがある。このように配列しても、上述した第2の実施の形態と同様の効果を生じる。
As in the fourth modification of the first embodiment, as a method of arranging a plurality of pixels so that the pixel pitch gradually increases from the center toward both ends, the pixel pitch is changed from the center to both ends. There are a method in which the pixel pitch is gradually increased by continuously changing toward the part, and a method in which the pixel pitch is gradually increased in a stepwise manner, that is, discontinuously, from the central part toward both ends. Even if arranged in this way, the same effects as those of the second embodiment described above are produced.

以上のように、本発明の各実施の形態によれば、複数のラインセンサを並べたときにチ
ップギャップの存在に起因する画像の乱れを生じないように、かつ解像度に応じた画素数
を確保できるラインセンサを実現することができる。そして、上述した2つの実施の形態
に係るラインセンサチップをファクシミリなどの画像情報読取装置に利用すれば、ライン
センサのチップギャップの存在に起因する画像の乱れを生じない画像読取装置を実現する
ことができる。
本発明は、上述した各実施の形態に限定されるものではなく、本発明の要旨を変えない
範囲において、種々の変更、改変等が可能である。
As described above, according to each embodiment of the present invention, when a plurality of line sensors are arranged, the number of pixels corresponding to the resolution is secured so as not to cause image disturbance due to the presence of the chip gap. A possible line sensor can be realized. If the line sensor chip according to the above-described two embodiments is used in an image information reading apparatus such as a facsimile, an image reading apparatus that does not cause image distortion due to the presence of the chip gap of the line sensor is realized. Can do.
The present invention is not limited to the above-described embodiments, and various changes and modifications can be made without departing from the scope of the present invention.

本発明の第1の実施の形態に係わる画像情報読取装置の構成を示す構成図。1 is a configuration diagram showing a configuration of an image information reading apparatus according to a first embodiment of the present invention. 図1に示した画像情報読取装置の読み取り機構を説明するための概略断面図。FIG. 2 is a schematic sectional view for explaining a reading mechanism of the image information reading apparatus shown in FIG. 1. 第1の実施の形態に係わるラインセンサチップの模式的平面図。FIG. 3 is a schematic plan view of the line sensor chip according to the first embodiment. 第1の実施の形態に係わるラインセンサチップにおける画素間隔の説明図。Explanatory drawing of the pixel space | interval in the line sensor chip concerning 1st Embodiment. 隣り合う2つのラインセンサチップのギャップを説明するための図。The figure for demonstrating the gap of two adjacent line sensor chips. 第1の実施の形態に係るラインセンサの第1の変形例を説明するための図。The figure for demonstrating the 1st modification of the line sensor which concerns on 1st Embodiment. 第1の実施の形態に係るラインセンサの第2の変形例を説明するための図。The figure for demonstrating the 2nd modification of the line sensor which concerns on 1st Embodiment. 第1の実施の形態に係るラインセンサの第3の変形例を説明するための図。The figure for demonstrating the 3rd modification of the line sensor which concerns on 1st Embodiment. 第1の実施の形態に係るラインセンサの第4の変形例を説明するための図。The figure for demonstrating the 4th modification of the line sensor which concerns on 1st Embodiment. 第2の実施の形態に係わるラインセンサチップの模式的平面図。The typical top view of the line sensor chip concerning a 2nd embodiment. 第2の実施の形態に係るラインセンサの変形例を説明するための図。The figure for demonstrating the modification of the line sensor which concerns on 2nd Embodiment.

符号の説明Explanation of symbols

1…画像読取装置、2…ラインセンサユニット、3…基板、4…ラインセンサチップ、
5…レンズ、6…ランプ、7…出力回路、11…紙、21…受光素子(画素)、22…タ
イミングジェネレータ、23…駆動回路、24…走査回路、25…増幅器。
DESCRIPTION OF SYMBOLS 1 ... Image reader, 2 ... Line sensor unit, 3 ... Board | substrate, 4 ... Line sensor chip,
DESCRIPTION OF SYMBOLS 5 ... Lens, 6 ... Lamp, 7 ... Output circuit, 11 ... Paper, 21 ... Light receiving element (pixel), 22 ... Timing generator, 23 ... Drive circuit, 24 ... Scan circuit, 25 ... Amplifier.

Claims (11)

直線状に配列された複数の画素を含むラインセンサであって、
前記複数の画素は、解像度に応じた個数を含み、
前記直線状に配列された前記複数の画素の中央部に設けられ、画素ピッチが、前記解像
度から計算される画素ピッチに応じた長さよりも短い第1の画素群と、
前記中央部の両側部にそれぞれ設けられ、画素ピッチが前記解像度から計算される画素
ピッチに応じた長さよりも長い第2の画素群と、を有することを特徴とするラインセンサ
A line sensor including a plurality of pixels arranged in a straight line,
The plurality of pixels includes a number according to resolution,
A first pixel group provided at a central portion of the plurality of pixels arranged in a straight line and having a pixel pitch shorter than a length corresponding to a pixel pitch calculated from the resolution;
And a second pixel group that is provided on both sides of the central portion and has a pixel pitch longer than a length corresponding to the pixel pitch calculated from the resolution.
前記複数の画素の個数は、前記解像度に応じた個数と等しいことを特徴とする請求項1
記載のラインセンサ。
The number of the plurality of pixels is equal to the number according to the resolution.
The described line sensor.
前記中央部と前記両側部の間にそれぞれ設けられ、画素ピッチが、前記解像度から計算
される画素ピッチに応じた長さに等しい第3の画素群を有することを特徴とする請求項1
又は2に記載のラインセンサ。
2. A third pixel group, which is provided between the center portion and the both side portions, and has a pixel pitch equal to a length corresponding to a pixel pitch calculated from the resolution.
Or the line sensor of 2.
前記中央部と前記両側部の間にそれぞれ設けられ、画素ピッチが、前記解像度から計算
される画素ピッチに応じた長さよりも短く、かつ前記中央部の画素ピッチに応じた長さよ
りも長い第3の画素群を有することを特徴とする請求項1又は2に記載のラインセンサ。
A third pixel provided between the central portion and the both side portions, wherein the pixel pitch is shorter than the length corresponding to the pixel pitch calculated from the resolution and longer than the length corresponding to the pixel pitch of the central portion; The line sensor according to claim 1, wherein the line sensor includes:
前記中央部と前記両側部の間にそれぞれ設けられ、画素ピッチが、前記解像度から計算
される画素ピッチに応じた長さよりも長く、かつ前記両側部の画素ピッチよりも短い第3
の画素群を有することを特徴とする請求項1又は2に記載のラインセンサ。
A third pixel provided between the central portion and the both side portions, the pixel pitch being longer than the length corresponding to the pixel pitch calculated from the resolution and shorter than the pixel pitch of the both side portions;
The line sensor according to claim 1, wherein the line sensor includes:
直線状に配列された複数の画素を含むラインセンサであって、
前記複数の画素は、解像度に応じた個数を含み、
前記直線状に配列された前記複数の画素は、画素ピッチが、前記直線状に配列された前
記複数の画素の中央部から両端部に向かって徐々に長くなるように設けられていることを
特徴とするラインセンサ。
A line sensor including a plurality of pixels arranged in a straight line,
The plurality of pixels includes a number according to resolution,
The plurality of pixels arranged in a straight line are provided such that a pixel pitch gradually increases from a central portion toward both ends of the plurality of pixels arranged in a straight line. Line sensor.
前記画素ピッチは、前記中央部から前記両端部に向かって連続的に変化することによっ
て、徐々に長くなることを特徴とする請求項6記載のラインセンサ。
The line sensor according to claim 6, wherein the pixel pitch is gradually increased by continuously changing from the central portion toward the both end portions.
前記画素ピッチは、前記中央部から前記両端部に向かって段階的に変化することによっ
て、徐々に長くなることを特徴とする請求項6記載のラインセンサ。
The line sensor according to claim 6, wherein the pixel pitch is gradually increased by changing stepwise from the central portion toward the both end portions.
直線状に配列された複数の画素を含むラインセンサであって、
前記複数の画素は、解像度に応じた個数を含み、
前記直線状に配列された前記複数の画素の中央部に設けられ、画素ピッチが、前記解像
度から計算される画素ピッチに応じた長さよりも短い第1の画素群と、
前記中央部の両側部にそれぞれ設けられ、画素ピッチが前記解像度から計算される画素
ピッチに応じた長さに等しい第2の画素群と、を有することを特徴とするラインセンサ。
A line sensor including a plurality of pixels arranged in a straight line,
The plurality of pixels includes a number according to resolution,
A first pixel group provided at a central portion of the plurality of pixels arranged in a straight line and having a pixel pitch shorter than a length corresponding to a pixel pitch calculated from the resolution;
And a second pixel group provided on both sides of the central portion and having a pixel pitch equal to a length corresponding to a pixel pitch calculated from the resolution.
前記中央部と前記両側部の間にそれぞれ設けられ、画素ピッチが、前記解像度から計算
される画素ピッチに応じた長さよりも短く、かつ前記中央部の画素ピッチに応じた長さよ
りも長い第3の画素群を有することを特徴とする請求項9に記載のラインセンサ。
A third pixel provided between the central portion and the both side portions, wherein the pixel pitch is shorter than the length corresponding to the pixel pitch calculated from the resolution and longer than the length corresponding to the pixel pitch of the central portion; The line sensor according to claim 9, wherein the line sensor includes:
請求項1乃至請求項10いずれか一つに記載のラインセンサを含む、画像情報読取装置
An image information reading apparatus including the line sensor according to claim 1.
JP2008145483A 2008-06-03 2008-06-03 Line sensor chip, line sensor, image information reading device, facsimile, scanner and copying machine Expired - Fee Related JP4613980B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008145483A JP4613980B2 (en) 2008-06-03 2008-06-03 Line sensor chip, line sensor, image information reading device, facsimile, scanner and copying machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008145483A JP4613980B2 (en) 2008-06-03 2008-06-03 Line sensor chip, line sensor, image information reading device, facsimile, scanner and copying machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006074104A Division JP4179329B2 (en) 2006-03-17 2006-03-17 Line sensor chip, line sensor, image information reading device, facsimile, scanner and copying machine

Publications (2)

Publication Number Publication Date
JP2008228348A true JP2008228348A (en) 2008-09-25
JP4613980B2 JP4613980B2 (en) 2011-01-19

Family

ID=39846322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008145483A Expired - Fee Related JP4613980B2 (en) 2008-06-03 2008-06-03 Line sensor chip, line sensor, image information reading device, facsimile, scanner and copying machine

Country Status (1)

Country Link
JP (1) JP4613980B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162927A (en) * 2015-03-03 2016-09-05 セイコーエプソン株式会社 Image reading apparatus and semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05103152A (en) * 1991-10-04 1993-04-23 Matsushita Electric Ind Co Ltd Image sensor
JPH05110054A (en) * 1991-10-15 1993-04-30 Canon Inc Close contact image sensor and data processing device mounted therewith
JPH0678111A (en) * 1992-08-25 1994-03-18 Fuji Xerox Co Ltd Image sensor and original reader using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05103152A (en) * 1991-10-04 1993-04-23 Matsushita Electric Ind Co Ltd Image sensor
JPH05110054A (en) * 1991-10-15 1993-04-30 Canon Inc Close contact image sensor and data processing device mounted therewith
JPH0678111A (en) * 1992-08-25 1994-03-18 Fuji Xerox Co Ltd Image sensor and original reader using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162927A (en) * 2015-03-03 2016-09-05 セイコーエプソン株式会社 Image reading apparatus and semiconductor device

Also Published As

Publication number Publication date
JP4613980B2 (en) 2011-01-19

Similar Documents

Publication Publication Date Title
CN101204080B (en) Scanning imager employing multiple chips with staggered pixels
JP6432332B2 (en) Photoelectric conversion element, image reading apparatus, and image forming apparatus
US9491327B2 (en) Photoelectric conversion element, image reading device, and image forming apparatus
JP4910050B2 (en) Scanning imaging apparatus using a plurality of chips having alternating pixels
WO2009122483A1 (en) Image scanner
CN107068702A (en) The driving method and electronic installation of solid imaging element, solid imaging element
JP2006245783A (en) Image sensor, multi-chip type image sensor, and close contact type image sensor
JP4179329B2 (en) Line sensor chip, line sensor, image information reading device, facsimile, scanner and copying machine
JP4677377B2 (en) Solid-state imaging device
JP5310905B2 (en) Image reading device
JP2000083132A (en) Color image pickup device and image reader using the same
JP4613980B2 (en) Line sensor chip, line sensor, image information reading device, facsimile, scanner and copying machine
JP5724823B2 (en) Image reading device
US20050174617A1 (en) Color filter configurations for linear photosensor arrays
JP5429035B2 (en) Contact image sensor
JP2008005387A (en) Imaging apparatus and image reading apparatus
JP2006166106A (en) Picture reader
JP5975134B2 (en) Image reading device
JP2004289289A (en) Image reading apparatus and image forming apparatus
JP2008118251A (en) Solid-state imaging apparatus
JP6511855B2 (en) PHOTOELECTRIC CONVERSION ELEMENT, IMAGE READER, AND IMAGE FORMING APPARATUS
JP2000092292A (en) Image sensor and image reader
JP2008118250A (en) Solid-state imaging apparatus
JP2008079341A (en) Image reading apparatus, and image forming apparatus
JP2005073200A (en) Defective pixel correction apparatus and method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101004

R150 Certificate of patent or registration of utility model

Ref document number: 4613980

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees