JP2008227627A - 画像処理装置、画像形成装置、及び画像処理方法 - Google Patents
画像処理装置、画像形成装置、及び画像処理方法 Download PDFInfo
- Publication number
- JP2008227627A JP2008227627A JP2007059168A JP2007059168A JP2008227627A JP 2008227627 A JP2008227627 A JP 2008227627A JP 2007059168 A JP2007059168 A JP 2007059168A JP 2007059168 A JP2007059168 A JP 2007059168A JP 2008227627 A JP2008227627 A JP 2008227627A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- image processing
- factor
- controller
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Facsimiles In General (AREA)
Abstract
【課題】CPUによりレジスタへのアクセスをすることなく割り込み処理を行い、高速な割り込み処理が実現可能となる画像処理装置等を提供すること。
【解決手段】割り込みコントローラ7は、要因ラッチ・クリア回路71により、要因レジスタ31に保持された割り込み要因をラッチし、MSI割り込み発行部72により、MSI割り込みを発行してCPU1へ送信する。CPU1は、MSI割り込みを検知し、HDDコントローラ6に対して起動処理を行い、メモリ5内のJPEG符号化データをHDDに格納させる。また、割り込みコントローラ7は、要因ラッチ・クリア回路7により、発行したMSI割り込みに対応する割り込み要因のクリアを要因レジスタ31に対して行う。
【選択図】図1
【解決手段】割り込みコントローラ7は、要因ラッチ・クリア回路71により、要因レジスタ31に保持された割り込み要因をラッチし、MSI割り込み発行部72により、MSI割り込みを発行してCPU1へ送信する。CPU1は、MSI割り込みを検知し、HDDコントローラ6に対して起動処理を行い、メモリ5内のJPEG符号化データをHDDに格納させる。また、割り込みコントローラ7は、要因ラッチ・クリア回路7により、発行したMSI割り込みに対応する割り込み要因のクリアを要因レジスタ31に対して行う。
【選択図】図1
Description
本発明は、画像処理装置、画像形成装置、及び画像処理方法に関し、特に、例えばスキャナ画像を取り込んで原稿イメージを生成する画像処理であって、高速な割り込み処理が求められる画像処理に適用される技術に関するものである。
近年、ASIC(Application Specific Integrated Circuit)のプロセス向上に伴って、画像処理デバイスの高集積化・高機能化が進展している。これにより、多数の機能を1つのデバイスに実装するSOC(System On a Chip)化が加速してきており、ASICに内蔵できるゲート規模は年々急速に向上している。そして、このような発展に伴い、複写機や複合機に実装されている画像処理デバイスについても、機能ごとに別デバイスになっていたものが高集積化されてきている。
ところで、パソコン内部の各パーツ間を結ぶバスの規格であり、現在ほとんどのパソコンで採用されているPCI(Peripheral Component Interconnect)に対して、より高速な転送インタフェース規格であるPCI Express(登録商標)の仕様が新たに策定されている。PCI Expressは、高速なデータ転送を可能とするシリアル転送インタフェースで、その高速性を生かしてビデオカード用インタフェースとして利用されることも多い。
これまでASICのホストI/Fは、CPUに直結で接続することが多かったが、最近ではPCI Express接続に移行している。しかしながら、PCI Express接続した場合は、パケットによるレイテンシにより、CPU直結の場合に比べてアクセス時間が長くなる。
図3は、従来の画像処理装置の内部構成を示した図で、画像処理装置10は、CPU(Central Processing Unit)11、スキャナ12、ビデオ入力コントローラ13、DMA(Direct Memory Access)コントローラ14、メモリ15、及びHDD(Hard Disk Drive)16を有する。スキャナ12で読み取られた画像データは、ビデオ入力コントローラ13で符号化処理をされ、DMAコントローラ14を介してメモリ15やHDDコントローラ16へ転送される。ビデオ入力コントローラ13は、割り込み要因を保持するレジスタ23を備える。
従来の画像処理ASICでは、CPU11に割り込みが発行された際の処理として、CPU11がレジスタ23に対して割り込み要因の読み込みを行う必要がある。しかしながら、高速な割り込み処理速度が求められる場合、レジスタアクセス時間がより長くかかるPCI Express接続のASICでは、従来の上記割り込み手順で処理しても処理速度が遅く、高速な割り込み処理の要請に対応できなくなっている。
例えば特許文献1では、2つのPCIバスのいずれにも接続可能であって、かつ、接続端子数の増加を軽減できるデバイス構成が開示されている。当該デバイス構成では、割り込みコントローラはCPUへの外部割り込み端子と接続されており、CPUは、割り込みを検知すると割り込みコントローラのレジスタを読み、割り込みが発行された機能モジュールを特定する。さらに、CPUは、特定した機能モジュールのレジスタを読み、機能モジュール内の割り込み要因を特定する。
特開2005−92770号公報
本発明は、CPUによりレジスタへのアクセスをすることなく割り込み処理を行い、高速な割り込み処理が実現可能となる画像処理装置等を提供することを目的とする。
かかる目的を達成するために、本発明は、画像処理装置を制御する制御手段と、画像処理機能を実現する機能モジュールと、機能モジュールにより発行される割り込み要因を保持する保持手段と、を備える画像処理装置において、保持手段により保持された割り込み要因に基づき制御手段に対して割り込み情報を発行する割り込み情報発行手段と、割り込み情報発行手段による割り込み情報の発行状況に応じて、保持手段により保持された割り込み要因をクリアする割り込み要因クリア手段と、を有することを特徴とする。
また、本発明は、上記の画像処理装置において、割り込み情報発行手段が、保持手段に複数の割り込み要因が保持されている場合、あらかじめ設定された優先順位に基づいて割り込み情報を発行することを特徴とするものであってもよい。
また、本発明は、上記の画像処理装置において、機能モジュールが、原稿を読み取りビデオデータを生成する機能を実現することを特徴とするものであってもよい。
他の態様として、本発明は、上述した画像処理装置を搭載したことを特徴とする画像形成装置である。
他の態様として、本発明は、画像処理装置を制御する制御手段と、画像処理機能を実現する機能モジュールと、機能モジュールにより発行される割り込み要因を保持する保持手段と、を備える画像処理装置が行う画像処理方法において、保持手段により保持された割り込み要因に基づき制御手段に対して割り込み情報を発行する割り込み情報発行工程と、割り込み情報発行工程による割り込み情報の発行状況に応じて、保持手段により保持された割り込み要因をクリアする割り込み要因クリア工程と、を有することを特徴とする画像処理方法である。
また、本発明は、上記の画像処理方法において、割り込み情報発行工程が、保持手段に複数の割り込み要因が保持されている場合、あらかじめ設定された優先順位に基づいて割り込み情報を発行することを特徴とするものであってもよい。
また、本発明は、上記の画像処理方法において、機能モジュールが、原稿を読み取りビデオデータを生成する機能を実現することを特徴とするものであってもよい。
本発明によれば、CPUによりレジスタへのアクセスをすることなく割り込み処理を行い、高速な割り込み処理が実現可能となる画像処理装置等を提供される。
以下、図面を参照しながら、本発明の実施形態について説明する。
図1は、本発明の実施形態における画像処理装置の内部構成を示した図である。
本実施形態の画像処理装置100は、CPU1、スキャナ2、ビデオ入力コントローラ3、DMAコントローラ4、メモリ5、HDDコントローラ6、及び割り込みコントローラ7を有している。
また、ビデオ入力コントローラ3は、要因レジスタ31を内部に備え、割り込みコントローラ7は、要因ラッチ・要因クリア回路71及びMSI(Message Signaled Interrupt)割り込み発行部72を有する。
CPU1は、画像処理装置100における全体的な画像処理の制御を司るとともに、割り込み処理においては、割り込みコントローラ7(MSI割り込み発行部72)からの割り込みメッセージを検知し(図1(8))、HDDコントローラ6に対して起動処理を行う(図1(9))。
スキャナ2は、原稿を読み取って画像データを生成し、ビデオデータとしてビデオ入力コントローラ3へ出力する(図1(1))。
ビデオ入力コントローラ3は、スキャナ2からのビデオデータを入力し、JPEG(Joint Photographic Experts Group)符号化処理を行う。また、ビデオ入力コントローラ3は、割り込みコントローラ7へ割り込み信号を発信したり(図1(4))、割り込みコントローラ7(要因ラッチ・要因クリア回路71)からの信号を受けて要因レジスタ31内の割り込み要因をデータ消去したりする。
要因レジスタ31は、ビデオ入力コントローラ3のビデオデータ入力により発生した割り込み要因を保持する。
DMAコントローラ4は、DMA転送により、ビデオデータのメモリ5への転送や(図1(2))、メモリ5内のデータのHDDコントローラ6への転送(図1(10))といったデータ転送の制御を行う。なお、DMA転送では、メモリ(例えばメモリ5)へのアクセスを許可するDMAコントローラ(DMAコントローラ4)を備え、メモリにアクセスしようとするユニットが、あらかじめDMAコントローラに許可を求め、許可を得たうえでメモリにアクセスする。
メモリ5は、ビデオ入力コントローラ3からDMA転送されてきたビデオデータを格納する(図1(3))。
HDDコントローラ6は、HDDの駆動制御を行い、CPU1の指示を受けて、DMA転送によりメモリ5内のビデオデータをHDDへ格納する。
割り込みコントローラ7は、要因レジスタ31が保持する割り込み要因をビデオ入力コントローラ3から受け、CPU1へ割り込み情報として送出するとともに、割り込み要因の解放(クリア)を行う。すなわち、従来の割り込み処理におけるCPU1の要因レジスタ31へのアクセスを代替する機能を発揮する。
要因ラッチ・要因クリア回路71は、ビデオ入力コントローラ3から要因レジスタ31内の割り込み要因をラッチ(データ取得)する(図1(5))とともに、割り込み要因をクリアする(図1(7))。具体的には、ビデオ入力コントローラ3の割り込み信号がHiのときに、ビデオ入力コントローラ3の割り込み要因信号をHiにし、MSI割り込みが発行されるまでHiを保持する。後述するMSI割り込み発行部72により、ビデオ入力コントローラ3の割り込み信号に対応したMSI割り込みが発行されたときには、ビデオ入力コントローラ3の割り込み要因信号をLowにする。このように、Hi/Low入力により自動的に要因レジスタ31内の割り込み要因をクリアする。
MSI割り込み発行部72は、要因ラッチ・要因クリア回路71でラッチされた割り込み要因について、割り込み情報としてMSI割り込みを発行し、CPU1へ送信する(図1(6))。なお、MSIは、PCIのトランザクション層で結線による信号の代わりにメモリ書き込みを使用する方法であり、MSI割り込み発行部72は、要因レジスタ31で保持されている割り込み要因に対応するMSI割り込みを発行する。
図2は、本実施形態における割り込み処理の流れを示したフローチャートである。
まず、スキャナ4が画像データを出力し、ビデオ入力コントローラ3にてJPEG符号化処理を行う(ステップS101)。次いで、JPEG符号データをDMAコントローラ4によりメモリ5へ格納する(ステップS102)。なお、1バンド分のデータ転送が完了するまでメモリ5への格納を行う(ステップS103/NO)。
ビデオ入力コントローラ3からメモリ5へ1バンド分のJPEG符号データを転送したら(ステップS103/YES)、ビデオ入力コントローラ3は、割り込みコントローラ7へ割り込み信号を送出する(ステップS104)。
割り込みコントローラ7では、要因ラッチ・要因クリア回路71が送出された割り込み信号をラッチする(ステップS105)。続いて、MSI割り込み発行部72がMSI割り込みを発行してCPU1へ送信する(ステップS106)。なお、ビデオ入力コントローラ3以外のモジュールからも割り込み信号が送出されている場合には、割り込みコントローラ7にあらかじめ設定されている優先順位に従って、優先順位の高い割り込み信号のMSI割り込みを、MSI割り込み発行部72により発行する。また、順番待ち状態の割り込み信号は、自身のMSI割り込みが発行されるまで、割り込みコントローラ内で保持される。
そして、要因ラッチ・要因クリア回路71は、MSI割り込みの発行を受けて、発行したMSI番号の割り込み要因をクリアする(ステップS107)。なお、MSI番号は、ビデオ入力コントローラ3による割り込み信号の送出の際に含まれる情報で、割り込み要因とMSI割り込みとを1対1で対応させるためのものである。
CPU1は、MSI割り込み発行部72が発行したMSI割り込みを検知し(ステップS108)、該MSI割り込みに基づいて、割り込み処理として、HDDコントローラ6に対して起動処理を行う(ステップS109)。そして、CPU1は、割り込み処理として、DMAコントローラ4により、メモリ5に格納されたJPEG符号データをHDDに転送して格納する(ステップS110)。
上述した実施形態により、レジスタアクセスが不要な割り込み処理が可能となり、アクセス時間が長いPCI Express接続のASICに対応できる割り込み処理手順が実現される。
また、上述した実施形態により、MSI番号と割り込み要因とを1対1で対応させることにより、CPUは、MSI割り込みを検知したときに、レジスタへのアクセスなしに割り込み要因を特定することが可能となる。
また、上述した実施形態により、MSI割り込みの発行と同時に、割り込みコントローラ内で保留していた割り込み要因をHi/Low入力で自動的にクリアでき、CPUは、レジスタへアクセスする必要がなくなる。
なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
すなわち、上記した実施形態の画像処理装置は、プログラムの命令によりコンピュータで実行される処理、手段、機能によって動作する。当該プログラムは、コンピュータの各構成要素に指令を送り、先に述べたような所定の処理や機能、例えば、要因ラッチ・クリア回路71により、要因レジスタ31に保持された割り込み要因をラッチし、MSI割り込み発行部72により、MSI割り込みを発行しCPU1への送信を行い、また、要因ラッチ・クリア回路7により、発行したMSI割り込みに対応する割り込み要因のクリアを行う。このように、上記実施形態の画像処理装置における各処理や手段は、プログラムとコンピュータとが協働した具体的手段によって実現されるものである。
そして、上記実施形態の機能を実現するソフトウェアのプログラムコードを記録したコンピュータ読み取り可能な記録媒体、すなわち記憶メディアを介して、画像処理装置のコンピュータ(CPUやMPU)が記憶メディアに格納されたプログラムコードを読み出し実行することによっても、本発明の目的は達成される。また、プログラムは、記録メディアを介さず、通信回線を通じて直接にコンピュータにロードし実行することもでき、これによっても同様に本発明の目的は達成される。
この場合、記憶メディアから読み出された又は通信回線を通じてロードし実行されたプログラムコード自体が前述の実施形態の機能を実現することになる。そして、そのプログラムコードを記憶した記憶メディアは本発明を構成する。
また、プログラムコードを供給するための記憶メディアとしては、例えば、フロッピー(登録商標)ディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、CD−R、不揮発性のメモリカード、ROM、磁気テープ等を用いることができる。
また、先に述べてきた画像処理装置を搭載した画像形成装置によっても、本発明は実効的に実施される。
1,11 CPU
2,12 スキャナ
3,13 ビデオ入力コントローラ
4,14 DMAコントローラ
5,15 メモリ
6,16 HDDコントローラ
7 割り込みコントローラ
10,100 画像処理装置
23 レジスタ
31 要因レジスタ
71 要因ラッチ・要因クリア回路
72 MSI割り込み発行部
2,12 スキャナ
3,13 ビデオ入力コントローラ
4,14 DMAコントローラ
5,15 メモリ
6,16 HDDコントローラ
7 割り込みコントローラ
10,100 画像処理装置
23 レジスタ
31 要因レジスタ
71 要因ラッチ・要因クリア回路
72 MSI割り込み発行部
Claims (7)
- 画像処理装置を制御する制御手段と、画像処理機能を実現する機能モジュールと、前記機能モジュールにより発行される割り込み要因を保持する保持手段と、を備える画像処理装置において、
前記保持手段により保持された割り込み要因に基づき前記制御手段に対して割り込み情報を発行する割り込み情報発行手段と、
前記割り込み情報発行手段による割り込み情報の発行状況に応じて、前記保持手段により保持された割り込み要因をクリアする割り込み要因クリア手段と、
を有することを特徴とする画像処理装置。 - 前記割り込み情報発行手段は、前記保持手段に複数の割り込み要因が保持されている場合、あらかじめ設定された優先順位に基づいて割り込み情報を発行することを特徴とする請求項1に記載の画像処理装置。
- 前記機能モジュールは、原稿を読み取りビデオデータを生成する機能を実現することを特徴とする請求項1又は2に記載の画像処理装置。
- 請求項1から3のいずれか1項に記載の画像処理装置を搭載したことを特徴とする画像形成装置。
- 画像処理装置を制御する制御手段と、画像処理機能を実現する機能モジュールと、前記機能モジュールにより発行される割り込み要因を保持する保持手段と、を備える画像処理装置が行う画像処理方法において、
前記保持手段により保持された割り込み要因に基づき前記制御手段に対して割り込み情報を発行する割り込み情報発行工程と、
前記割り込み情報発行工程による割り込み情報の発行状況に応じて、前記保持手段により保持された割り込み要因をクリアする割り込み要因クリア工程と、
を有することを特徴とする画像処理方法。 - 前記割り込み情報発行工程は、前記保持手段に複数の割り込み要因が保持されている場合、あらかじめ設定された優先順位に基づいて割り込み情報を発行することを特徴とする請求項5に記載の画像処理方法。
- 前記機能モジュールは、原稿を読み取りビデオデータを生成する機能を実現することを特徴とする請求項5又は6に記載の画像処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007059168A JP2008227627A (ja) | 2007-03-08 | 2007-03-08 | 画像処理装置、画像形成装置、及び画像処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007059168A JP2008227627A (ja) | 2007-03-08 | 2007-03-08 | 画像処理装置、画像形成装置、及び画像処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008227627A true JP2008227627A (ja) | 2008-09-25 |
Family
ID=39845751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007059168A Withdrawn JP2008227627A (ja) | 2007-03-08 | 2007-03-08 | 画像処理装置、画像形成装置、及び画像処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008227627A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010026838A1 (ja) | 2008-09-04 | 2010-03-11 | 独立行政法人科学技術振興機構 | フレームレート変換装置、並びに、その対応点推定装置、対応点推定方法及び対応点推定プログラム |
-
2007
- 2007-03-08 JP JP2007059168A patent/JP2008227627A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010026838A1 (ja) | 2008-09-04 | 2010-03-11 | 独立行政法人科学技術振興機構 | フレームレート変換装置、並びに、その対応点推定装置、対応点推定方法及び対応点推定プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW451131B (en) | Processor local bus posted DMA flyby burst transfers | |
JP4799417B2 (ja) | ホストコントローラ | |
US7272676B2 (en) | Data transmission controller that restarts data transmission when reconstruction is completed | |
US7028109B2 (en) | Data transfer control device including buffer controller with plurality of pipe regions allocated to plurality of endpoints | |
JP2007233800A (ja) | インタフェース回路における転送方式切換回路 | |
JP2004005541A (ja) | データ転送装置、データ転送方法、プログラム及び記録媒体 | |
JP2002342261A (ja) | データ転送制御装置及び電子機器 | |
JP2004070571A (ja) | データ転送制御システム、電子機器、プログラム及びデータ転送制御方法 | |
US20150050959A1 (en) | Sd switch box in a cellular handset | |
TW200912639A (en) | Integrated memory control apparatus | |
JP4724494B2 (ja) | Pciブリッジ及pciブリッジを搭載するシステム | |
US7165124B2 (en) | Data transfer control system, electronic instrument, program, and data transfer control method | |
US7469304B2 (en) | Data transfer control device, electronic equipment, and method for a data transfer through a bus, the data transfer control device including a register and a packet buffer that are commonly used during a host operation and a peripheral operation | |
JP2005275538A (ja) | ダイレクトメモリアクセス制御装置および方法 | |
JP4408840B2 (ja) | Hddコントローラ及びそれを搭載したシステム | |
JP2008227627A (ja) | 画像処理装置、画像形成装置、及び画像処理方法 | |
US20040230734A1 (en) | Data transfer control system, electronic instrument, and data transfer control method | |
WO2012140813A1 (ja) | データ転送装置 | |
JP2007208696A (ja) | 暗号処理回路及び印刷装置 | |
US20220129188A1 (en) | Control apparatus and information processing system | |
JP2012068808A (ja) | 可搬記憶装置 | |
JP2010140440A (ja) | バス調停装置 | |
JP2006048369A (ja) | カード型メモリのインターフェイス回路、その回路を搭載したasic、及びそのasicを搭載した画像形成装置 | |
JP2005258783A (ja) | データ転送装置、データ転送方法、画像形成装置及びオプションボード | |
JP2005309511A (ja) | 情報処理装置、ステータス取得方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100511 |