JP2008219049A - Semiconductor device, production process of semiconductor device, circuit board, electro-optical device, electronic equipment - Google Patents
Semiconductor device, production process of semiconductor device, circuit board, electro-optical device, electronic equipment Download PDFInfo
- Publication number
- JP2008219049A JP2008219049A JP2008154255A JP2008154255A JP2008219049A JP 2008219049 A JP2008219049 A JP 2008219049A JP 2008154255 A JP2008154255 A JP 2008154255A JP 2008154255 A JP2008154255 A JP 2008154255A JP 2008219049 A JP2008219049 A JP 2008219049A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- semiconductor device
- resin protrusion
- resin
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Abstract
Description
本発明は、液晶パネル等の基板に駆動IC等の半導体装置をフリップチップ実装する場合に好適な半導体装置の電極構造に関するものである。 The present invention relates to an electrode structure of a semiconductor device suitable for flip-chip mounting a semiconductor device such as a driving IC on a substrate such as a liquid crystal panel.
各種の電子機器に搭載される回路基板や液晶表示装置などでは、ICチップなどの半導体装置が基板上に実装されている。例えば、液晶表示装置においては、液晶パネルを駆動するための液晶駆動用ICチップが、液晶パネルを構成するガラス基板(相手側基板)に実装されている(いわゆるCOG構造)。このように、硬いシリコン基板を用いたICチップを、硬いガラス基板の上に実装する場合には、ICチップおよびガラス基板の反りを吸収することが困難である。そこで、ICチップにはバンプ(突起)電極が形成され、このバンプ電極を押し潰しつつガラス基板に実装することにより、両者が導電接続されている。 In circuit boards and liquid crystal display devices mounted on various electronic devices, a semiconductor device such as an IC chip is mounted on the substrate. For example, in a liquid crystal display device, a liquid crystal driving IC chip for driving a liquid crystal panel is mounted on a glass substrate (mating substrate) constituting the liquid crystal panel (so-called COG structure). Thus, when an IC chip using a hard silicon substrate is mounted on a hard glass substrate, it is difficult to absorb warpage of the IC chip and the glass substrate. Therefore, bump (protrusion) electrodes are formed on the IC chip, and the bump electrodes are crushed and mounted on a glass substrate, so that both are conductively connected.
近時では、液晶表示装置の高精細化に伴ってICチップの端子数が増加する一方で、ICチップの小型化が強く要求されている。そのため、ICチップに形成されるバンプ電極の狭ピッチ化が必要になっている。なお、従来のバンプ電極はレジスト開口部に電解Auメッキ等を施すことによって形成されているので、バンプ電極を狭ピッチ化するにはレジスト開口部のアスペクト比を大きくする必要がある。そのため、従来のバンプ電極では狭ピッチ化への対応が困難であった。 Recently, as the number of terminals of an IC chip increases as the liquid crystal display device becomes higher in definition, there is a strong demand for miniaturization of the IC chip. Therefore, it is necessary to reduce the pitch of the bump electrodes formed on the IC chip. Since the conventional bump electrodes are formed by applying electrolytic Au plating or the like to the resist openings, it is necessary to increase the aspect ratio of the resist openings in order to reduce the pitch of the bump electrodes. For this reason, it has been difficult for conventional bump electrodes to cope with a narrow pitch.
そこで、図8に示すような樹脂バンプ電極10が開発されている。樹脂バンプ電極10は、樹脂突起12の表面に導電膜20を形成し、その導電膜20をICチップ21の電極パッド24に接続したものである(例えば、特許文献1参照)。この樹脂バンプ電極10が相手側基板に当接すると、樹脂突起12が弾性変形するので、ICチップ21および相手側基板の反りを吸収することができる。また、アスペクト比を大きくする必要がないので、バンプ電極の狭ピッチ化に対応することができる。
しかしながら、このような樹脂突起12は比較的大きな熱膨張率を有するため、ICチップ21と相手側基板とを加熱加圧接合した場合、突起表面の導電膜20には、樹脂突起12の膨張に追随して変形することによって、大きな引張応力が加えられることになる。特に、樹脂突起12は接合時の圧力を吸収して変形するため、このような変形力によって導電膜20が断線し、十分な接続信頼性が得られない場合があった。
本発明はこのような事情に鑑みてなされたものであって、相手側基板との導電接続を確実に行うことが可能な半導体装置とその製造方法を提供することを目的とする。また、このような半導体装置を備えた接続信頼性の高い回路基板、電気光学装置、電子機器を提供することを目的とする。
However, since such a
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can reliably perform conductive connection with a counterpart substrate. It is another object of the present invention to provide a circuit board, an electro-optical device, and an electronic device that have such a semiconductor device and have high connection reliability.
上記の課題を解決するため、本発明の半導体装置は、能動面上に、電極パッドと、該電極パッドに導電接続されたバンプ電極とを有する半導体装置であって、前記バンプ電極が、前記能動面に形成された樹脂突起と、前記電極パッドから前記樹脂突起の表面にかけて配設された導電膜とを有してなり、前記導電膜と前記樹脂突起とが非密着に配置されていることを特徴とする。ここで、前記導電膜としては、金等の延性の高い材料を用いることが望ましい。
この構成によれば、樹脂突起と導電膜とが密着しない状態となっているので、バンプ電極を介して半導体装置を相手側基板に接合する際に、導電膜が樹脂突起に追随して伸縮若しくは変形することがない。このため、従来のように導電膜を樹脂突起に密着させた場合に比べて、導電膜に付与される応力が小さくなり、断線等が生じにくくなる。
In order to solve the above problems, a semiconductor device of the present invention is a semiconductor device having an electrode pad and a bump electrode conductively connected to the electrode pad on an active surface, wherein the bump electrode is the active device. A resin protrusion formed on the surface and a conductive film disposed from the electrode pad to the surface of the resin protrusion, and the conductive film and the resin protrusion are disposed in a non-contact manner. Features. Here, as the conductive film, it is desirable to use a highly ductile material such as gold.
According to this configuration, since the resin protrusion and the conductive film are not in close contact with each other, when the semiconductor device is bonded to the counterpart substrate via the bump electrode, the conductive film follows the resin protrusion to expand or contract. There is no deformation. For this reason, compared with the case where the electrically conductive film is made to adhere to the resin protrusion as in the prior art, the stress applied to the electrically conductive film is reduced, and disconnection or the like is less likely to occur.
本発明の半導体装置においては、前記導電膜と前記樹脂突起との間に空隙が形成されており、該空隙によって、前記導電膜と前記樹脂突起とが非密着に配置されているものとすることができる。
このように空隙を形成することで、樹脂突起と導電膜との密着力を確実に低下させることができる。
In the semiconductor device of the present invention, a gap is formed between the conductive film and the resin protrusion, and the conductive film and the resin protrusion are arranged in a non-contact manner by the gap. Can do.
By forming the gap in this way, the adhesion between the resin protrusion and the conductive film can be reliably reduced.
本発明の半導体装置においては、前記導電膜が、金や銅等の前記樹脂突起と非密着な(密着性の悪い)貴金属材料によって形成されているものとすることができる。
貴金属は化学的に安定な材料であるため、樹脂中に含まれる水分や酸素と反応することは殆どない。例えば、金(Au)はもともと酸化物を形成せず、銅(Cu)は酸化物を形成したとしても、その酸化物は化学的に不安定な材料となる。導電膜と樹脂突起との密着力は、樹脂突起中の水分や酸素等によって生じる化学反応(酸化反応等)によって強められるが、本発明では、導電膜が金や銅等の化学的に安定な貴金属によって形成されるため、樹脂突起との界面に化学反応は生じず、従って、導電膜と樹脂突起とは密着力の弱い非密着の状態となる。本発明では、単に導電膜を貴金属とすればよく、樹脂突起界面の密着力を弱めるための特別の処理が必要ないので、製造工程の簡略化が可能である。
In the semiconductor device of the present invention, the conductive film may be formed of a noble metal material that is not in close contact with the resin protrusion such as gold or copper (having poor adhesion).
Since noble metals are chemically stable materials, they rarely react with moisture and oxygen contained in the resin. For example, even if gold (Au) originally does not form an oxide and copper (Cu) forms an oxide, the oxide is a chemically unstable material. The adhesion between the conductive film and the resin protrusion is enhanced by a chemical reaction (oxidation reaction or the like) caused by moisture or oxygen in the resin protrusion. However, in the present invention, the conductive film is chemically stable such as gold or copper. Since it is formed of a noble metal, a chemical reaction does not occur at the interface with the resin protrusion, and therefore, the conductive film and the resin protrusion are in a non-contact state with a weak adhesive force. In the present invention, it is only necessary to use a noble metal as the conductive film, and no special treatment for weakening the adhesion at the resin protrusion interface is required, so that the manufacturing process can be simplified.
本発明の半導体装置においては、前記導電膜が、前記電極パッドから前記樹脂突起を挟んで反対側まで延設され、該反対側において前記能動面と密着していることが望ましい。
前述のように、本発明では、導電膜を樹脂突起に対して密着させないように形成するため、導電膜を樹脂突起の上面部分までしか形成しないとすると、この樹脂突起上の導電膜はどこにも密着面を有しないため、浮いた状態となる。このため、半導体装置を相手側基板に接合するときに、この浮いた部分が剥がれを生じる場合がある。本発明では、導電膜を樹脂突起を挟んで反対側まで延設し、この反対側の能動面において密着面を形成しているので、導電膜の樹脂突起を挟んだ両側の端部(即ち、電極パッドに固定された端部と、樹脂突起を挟んで反対側の能動面に密着した端部)を能動面にしっかりと固定することができ、このような剥がれ等を防ぐことができる。
In the semiconductor device of the present invention, it is desirable that the conductive film extends from the electrode pad to the opposite side across the resin protrusion, and is in close contact with the active surface on the opposite side.
As described above, in the present invention, since the conductive film is formed so as not to be in close contact with the resin protrusion, if the conductive film is formed only up to the upper surface portion of the resin protrusion, the conductive film on the resin protrusion is anywhere. Since it does not have a close contact surface, it floats. For this reason, when the semiconductor device is bonded to the counterpart substrate, the floating portion may peel off. In the present invention, the conductive film is extended to the opposite side across the resin protrusion, and the adhesion surface is formed on the active surface on the opposite side. The end portion fixed to the electrode pad and the end portion in close contact with the active surface on the opposite side across the resin protrusion can be firmly fixed to the active surface, and such peeling or the like can be prevented.
本発明の半導体装置においては、前記能動面に複数の前記電極パッドが整列配置され、これら電極パッドのパッド列に沿って直線状に連続する共通の前記樹脂突起が形成されており、前記電極パッドの各々から前記共通の樹脂突起の表面にかけて、前記導電膜が配設されているものとすることができる。
この構成によれば、複数の電極パッドに対して樹脂突起を共通に設けているため、樹脂突起を個別に設ける場合に比べて、製造工程を簡略化することができる。
In the semiconductor device of the present invention, a plurality of the electrode pads are aligned on the active surface, and the common resin protrusion that is linearly continuous along the pad row of the electrode pads is formed. The conductive film may be arranged from each of the surfaces to the surface of the common resin protrusion.
According to this configuration, since the resin protrusion is provided in common for the plurality of electrode pads, the manufacturing process can be simplified as compared with the case where the resin protrusion is provided individually.
本発明の半導体装置の製造方法は、能動面上に、電極パッドと、該電極パッドに導電接続されたバンプ電極とを有する半導体装置の製造方法であって、前記バンプ電極の形成工程が、前記能動面に樹脂突起を形成する工程と、前記電極パッドから前記樹脂突起の表面にかけて、前記樹脂突起の表面に非密着な状態にて導電膜を形成する工程とを含むことを特徴とする。
この方法によれば、樹脂突起と導電膜とが密着しない状態に形成されるので、バンプ電極を介して半導体装置を相手側基板に接合する際に、導電膜が樹脂突起に追随して伸縮若しくは変形することがない。このため、従来のように導電膜を樹脂突起に密着させた場合に比べて、導電膜に付与される応力が小さくなり、断線等が生じにくくなる。
The method for manufacturing a semiconductor device of the present invention is a method for manufacturing a semiconductor device having, on an active surface, an electrode pad and a bump electrode that is conductively connected to the electrode pad. The method includes forming a resin protrusion on an active surface and forming a conductive film in a non-adhering state on the surface of the resin protrusion from the electrode pad to the surface of the resin protrusion.
According to this method, since the resin protrusion and the conductive film are formed so as not to be in close contact with each other, when the semiconductor device is bonded to the counterpart substrate via the bump electrode, the conductive film follows the resin protrusion to expand or contract. There is no deformation. For this reason, compared with the case where the electrically conductive film is made to adhere to the resin protrusion as in the prior art, the stress applied to the electrically conductive film is reduced, and disconnection or the like is less likely to occur.
本発明の半導体装置の製造方法においては、前記導電膜を前記電極パッドから前記樹脂突起を挟んで反対側まで延設し、前記導電膜の前記樹脂突起を挟んだ両側の端部を前記能動面に密着させることが望ましい。
この方法によれば、導電膜を樹脂突起の両側でしっかり固定することができるため、半導体装置を相手側基板に接合する際に、導電膜の剥がれ等が生じにくくなる。
In the semiconductor device manufacturing method of the present invention, the conductive film extends from the electrode pad to the opposite side across the resin protrusion, and ends of both sides of the conductive film across the resin protrusion are the active surface. It is desirable to make it adhere to.
According to this method, since the conductive film can be firmly fixed on both sides of the resin protrusion, peeling of the conductive film is less likely to occur when the semiconductor device is bonded to the counterpart substrate.
本発明の半導体装置の製造方法においては、前記導電膜の形成工程が、前記導電膜と前記樹脂突起との間に犠牲層を形成する工程と、前記樹脂突起の表面の前記犠牲層を除去して、前記導電膜と前記樹脂突起との間に空隙を形成する工程とを含むものとすることができる。
このように空隙を形成することで、樹脂突起と導電膜との密着力を確実に低下させることができる。
In the method for manufacturing a semiconductor device of the present invention, the step of forming the conductive film includes a step of forming a sacrificial layer between the conductive film and the resin protrusion, and removing the sacrificial layer on the surface of the resin protrusion. And a step of forming a gap between the conductive film and the resin protrusion.
By forming the gap in this way, the adhesion between the resin protrusion and the conductive film can be reliably reduced.
本発明の半導体装置の製造方法においては、前記犠牲層の除去工程が、前記能動面の表面及び前記樹脂突起の表面における前記犠牲層のエッチングレートの違いを利用して、前記能動面の表面の前記犠牲層を残しつつ、前記樹脂突起の表面の前記犠牲層をエッチングにより除去する工程であるものとすることができる。
導電膜のエッチングレートは、その導電膜の形成される基板の表面状態に応じて異なることが本発明者らによって確認されている。例えば、シリコン基板上にエポキシ樹脂からなる樹脂突起を形成し、これらの表面にTiWを成膜した場合、これを過酸化水素水を用いてエッチングすると、樹脂突起の表面に形成されたTiWはシリコン基板の表面に形成されたTiWよりも速くエッチングされる。本発明は、このようなエッチングレートの違いを利用して、樹脂突起の表面の犠牲層を選択的に除去するようにしている。本発明では、単に能動面全体を一括でエッチングすればよく、空隙を形成するための特別の処理が必要ないので、製造工程の簡略化が可能である。
In the method of manufacturing a semiconductor device according to the present invention, the sacrificial layer removal step uses the difference in the etching rate of the sacrificial layer between the surface of the active surface and the surface of the resin protrusion to remove the surface of the active surface. It may be a step of removing the sacrificial layer on the surface of the resin protrusion by etching while leaving the sacrificial layer.
The inventors have confirmed that the etching rate of the conductive film varies depending on the surface state of the substrate on which the conductive film is formed. For example, when resin protrusions made of epoxy resin are formed on a silicon substrate and TiW is formed on these surfaces, when TiW is etched using hydrogen peroxide, TiW formed on the surface of the resin protrusions is silicon. It is etched faster than TiW formed on the surface of the substrate. In the present invention, the sacrifice layer on the surface of the resin protrusion is selectively removed by utilizing such a difference in etching rate. In the present invention, it is only necessary to etch the entire active surface at once, and no special treatment for forming a void is required, so that the manufacturing process can be simplified.
なお、前述のようなエッチングレートの違いは、他の材料を用いた場合であっても同様に生じる。能動面が無機材料によって構成される場合には、樹脂突起との間で表面状態を大きく異ならせることができるので、より好ましい。 Note that the difference in the etching rate as described above occurs similarly even when other materials are used. When the active surface is made of an inorganic material, it is more preferable because the surface state can be greatly different from the resin protrusion.
本発明の半導体装置の製造方法においては、前記導電膜が、前記犠牲層をシード層としてメッキ法により形成されるものとすることができる。
このようにメッキ法を用いることで、導電膜の厚膜化が容易になり、接合時の断線等をより確実に防ぐことができる。また、厚膜化によって、導電膜の電気抵抗を低減することも可能になる。
In the semiconductor device manufacturing method of the present invention, the conductive film may be formed by a plating method using the sacrificial layer as a seed layer.
By using the plating method in this way, it is easy to increase the thickness of the conductive film, and disconnection and the like during bonding can be more reliably prevented. Further, the electrical resistance of the conductive film can be reduced by increasing the film thickness.
本発明の半導体装置の製造方法においては、前記導電膜の形成工程が、貴金属からなる前記導電膜を蒸着又はスパッタリングすることにより、前記樹脂突起と非密着な前記導電膜を形成する工程を含むものとすることができる。この場合、前記導電膜は、金又は銅からなることが望ましい。
この方法では、導電膜として、貴金属のような化学的に安定な材料を用いているため、樹脂突起との間で化学的な反応(樹脂突起中の水分や酸素による酸化反応等)が生じず、導電膜と樹脂突起との界面は密着力の弱い非密着の状態となる。本方法では、前述のように犠牲層の形成や除去といった余分な工程を経ることなく、単に貴金属を成膜するのみで、樹脂突起の表面に非密着な導電膜を形成できるため、前述した方法に比べて製造工程を簡略化することができる。
In the method for manufacturing a semiconductor device according to the present invention, the step of forming the conductive film includes a step of forming the conductive film that is not in close contact with the resin protrusions by vapor deposition or sputtering of the conductive film made of a noble metal. be able to. In this case, the conductive film is preferably made of gold or copper.
In this method, since a chemically stable material such as a noble metal is used as the conductive film, a chemical reaction (such as an oxidation reaction due to moisture or oxygen in the resin protrusion) does not occur with the resin protrusion. The interface between the conductive film and the resin protrusion is in a non-adherent state with a weak adhesive force. In this method, the conductive film can be formed in a non-adherent manner on the surface of the resin protrusion by simply forming a noble metal without passing through the extra steps of forming and removing the sacrificial layer as described above. Compared with the manufacturing process, the manufacturing process can be simplified.
本発明の半導体装置の製造方法においては、前記能動面に複数の前記電極パッドが整列配置されており、前記樹脂突起の形成工程が、前記複数の電極パッドのパッド列に沿って直線状に連続した共通の樹脂突起を形成する工程を含み、前記導電膜の形成工程が、前記複数の電極パッドの各々から前記共通の樹脂突起の表面にかけて前記導電膜を形成する工程を含むものとすることができる。
この方法によれば、複数の電極パッドに対して樹脂突起を共通に設けているため、樹脂突起を個別に設ける場合に比べて、製造工程を簡略化することができる。
In the method of manufacturing a semiconductor device according to the present invention, the plurality of electrode pads are arranged in alignment on the active surface, and the resin protrusion forming step is continued linearly along the pad row of the plurality of electrode pads. Forming the common resin protrusion, and the step of forming the conductive film may include a step of forming the conductive film from each of the plurality of electrode pads to the surface of the common resin protrusion.
According to this method, since the resin protrusion is provided in common for the plurality of electrode pads, the manufacturing process can be simplified as compared with the case where the resin protrusion is provided individually.
本発明の半導体装置の製造方法においては、前記樹脂突起を切断し、前記電極パッドに応じて前記バンプ電極を分離する工程を含むことができる。
この方法によれば、樹脂突起が各導電膜に応じて分割されるため、半導体装置と相手側基板とを接合する際の樹脂突起の熱膨張や変形による影響を各導電膜について最小限に抑えることができる。
The method for manufacturing a semiconductor device of the present invention may include a step of cutting the resin protrusion and separating the bump electrode according to the electrode pad.
According to this method, since the resin protrusion is divided according to each conductive film, the influence due to thermal expansion and deformation of the resin protrusion when the semiconductor device and the counterpart substrate are joined is minimized for each conductive film. be able to.
本発明の回路基板は、先に示した本発明の半導体装置が実装されてなる回路基板であって、前記半導体装置が、前記樹脂突起の表面に配設された前記導電膜を介して、前記回路基板の電極端子に導電接続されていることを特徴とする。
この構成によれば、導電接続の信頼性に優れた回路基板を提供することができる。
The circuit board of the present invention is a circuit board on which the semiconductor device of the present invention described above is mounted, and the semiconductor device is interposed through the conductive film disposed on the surface of the resin protrusion. It is characterized in that it is conductively connected to the electrode terminal of the circuit board.
According to this configuration, it is possible to provide a circuit board having excellent conductive connection reliability.
本発明の回路基板においては、前記樹脂突起は弾性変形して前記導電膜が前記回路基板に面で接触しており、前記半導体装置と前記電極端子の導電接触部分の周囲には封止樹脂が充填されて、前記半導体装置と前記電極端子とが保持されていることが望ましい。
本発明のバンプ電極は、樹脂突起をコアとし、その表面を導電膜で覆った構造となっているため、回路基板上の電極端子に対して加圧することにより、容易に押圧されて弾性変形状態となる。そして、バンプ電極の弾性変形状態は、導電接触部分の周囲に充填された封止樹脂によって保持された状態となる。このように弾性変形しながら回路基板とバンプ電極とが面で接触した場合には、常にバンプ電極は回路基板に対して復元力(反発力)を生じることになり、導電接触状態が確保され、高い接続信頼性を得ることができる。また、この実装構造では、異方性導電膜(ACF)や異方性導電ペースト(ACP)のような高価な材料を用いる必要がないため、製造コストの低減に寄与することができる。
In the circuit board of the present invention, the resin protrusion is elastically deformed so that the conductive film is in contact with the circuit board on the surface, and a sealing resin is provided around the conductive contact portion of the semiconductor device and the electrode terminal. It is preferable that the semiconductor device and the electrode terminal are filled and held.
Since the bump electrode of the present invention has a structure in which a resin protrusion is used as a core and the surface thereof is covered with a conductive film, it is easily pressed and elastically deformed by applying pressure to the electrode terminals on the circuit board. It becomes. And the elastic deformation state of a bump electrode will be in the state hold | maintained with the sealing resin with which the circumference | surroundings of the conductive contact part were filled. When the circuit board and the bump electrode are in contact with each other while elastically deforming in this way, the bump electrode always generates a restoring force (repulsive force) against the circuit board, and a conductive contact state is ensured, High connection reliability can be obtained. Further, in this mounting structure, it is not necessary to use an expensive material such as an anisotropic conductive film (ACF) or an anisotropic conductive paste (ACP), which can contribute to a reduction in manufacturing cost.
本発明の電気光学装置は、前述した本発明の半導体装置又は前述した本発明の回路基板を備えたことを特徴とする。また、本発明の電子機器は、前述した本発明の回路基板又は前述した本発明の電気光学装置を備えたことを特徴とする。
この構成によれば、導電接続の信頼性に優れた電気光学装置及び電子機器を提供することができる。
The electro-optical device of the present invention includes the semiconductor device of the present invention described above or the circuit board of the present invention described above. An electronic apparatus according to the present invention includes the circuit board according to the present invention described above or the electro-optical device according to the present invention described above.
According to this configuration, it is possible to provide an electro-optical device and an electronic apparatus that are excellent in reliability of conductive connection.
以下、図面を参照しながら、本発明の実施の形態について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings below, the film thicknesses and dimensional ratios of the constituent elements are appropriately changed in order to make the drawings easy to see.
[第1の実施の形態]
[電気光学装置]
図1は本発明の電気光学装置の一実施形態である液晶表示装置を示す模式図である。
図示の液晶表示装置100は、液晶パネル110と、半導体装置121とを有する。また、必要に応じて、図示しない偏光板、反射シート、バックライト等の付帯部材が適宜に設けられる。
[First Embodiment]
[Electro-optical device]
FIG. 1 is a schematic view showing a liquid crystal display device which is an embodiment of the electro-optical device of the present invention.
The illustrated liquid
液晶パネル110は、ガラスやプラスチックなどで構成される基板111及び112を備えている。基板111と基板112は対向配置され、図示しないシール材などによって相互に貼り合わされている。基板111と基板112の間には電気光学物質である液晶(不図示)が封入されている。基板111の内面上にはITO(Indium Tin Oxide)などの透明導電体で構成された電極111aが形成され、基板112の内面上には上記電極111aに対向配置される電極112aが形成されている。なお、電極111aおよび電極112aは直交するように配置されている。そして、電極111aおよび電極112aは基板張出部111Tに引き出され、その端部にはそれぞれ電極端子111bxおよび電極端子111cxが形成されている。また、基板張出部111Tの端縁近傍には入力配線111dが形成され、その内端部にも端子111dxが形成されている。
The
基板張出部111T上には、封止樹脂122を介して、半導体装置121が実装されている。この半導体装置121は、例えば液晶パネル110を駆動する液晶駆動用ICチップである。半導体装置121の下面には図示しない多数の樹脂バンプ電極が形成されており、これらのバンプは基板張出部111T上の端子111bx,111cx,111dxにそれぞれ導電接続される。
A
また、入力配線111dの外端部に形成された入力端子111dyには、異方性導電膜124を介してフレキシブル配線基板123が実装されている。入力端子111dyは、フレキシブル配線基板123に設けられた図示しない配線にそれぞれ導電接続されている。そして、外部からフレキシブル配線基板123を介して制御信号、映像信号、電源電位などが入力端子111dyに供給され、半導体装置121において液晶駆動用の駆動信号が生成されて、液晶パネル110に供給されるようになっている。
A
以上のように構成された本実施形態の液晶表示装置100によれば、半導体装置121を介して電極111aと電極112aとの間に適宜の電圧が印加されることにより、両電極111a,112aが対向配置される画素部分の液晶を再配向させて光を変調することができ、これによって液晶パネル110内の画素が配列された表示領域に所望の画像を形成することができる。
According to the liquid
図2は図1のH−H線における側面断面図であり、上記液晶表示装置100における半導体装置121の実装構造の説明図である。図2に示すように、半導体装置121の能動面(図示下面)には、IC側端子として複数の樹脂バンプ電極10が設けられ、その先端は上記基板111の端子111bx,111dxに直接導電接触している。樹脂バンプ電極10と端子111bx,111dxとの間の導電接触部分の周囲には、熱硬化性樹脂などで構成される硬化された封止樹脂122が充填されている。
2 is a side cross-sectional view taken along the line HH in FIG. 1 and is an explanatory diagram of a mounting structure of the
[半導体装置]
次に、半導体装置121の端子構造について説明する。図3は、端子が形成される半導体装置121の能動面側の構造を示す部分斜視図である。
半導体装置121は、例えば液晶表示装置の画素を駆動するICチップであり、その能動面側には薄膜トランジスタ等の複数の電子素子や各電子素子間を接続する配線等の電子回路(集積回路)が形成されている(いずれも不図示)。図3に示す半導体装置121では、その能動面121aの長辺に沿って複数の電極パッド24が整列配置されている。この電極パッド24は、上述した電子素子等から引き出されたものであり、電子回路の外部電極として機能するものである。また、能動面121aにおける電極パッド列24aの内側には、その電極パッド列24aに沿って直線状に連続する樹脂突起12が形成されている。さらに、各電極パッド24の表面から樹脂突起12の表面にかけて、複数の導電膜20が形成されている。そして、樹脂突起12と、この樹脂突起12の表面に配設された各導電膜20とにより、樹脂バンプ電極10が構成されている。
[Semiconductor device]
Next, a terminal structure of the
The
図4は、樹脂バンプ電極10の要部構成を示す図であり、図4(a)は樹脂バンプ電極の周辺の平面拡大図、図4(b)は図4(a)のA−A線における側面断面図である。
図4に示すように、半導体装置121の能動面121aの周縁部には、Al等の導電性材料からなる複数の電極パッド24が配列形成されている。また、半導体装置121の能動面全体にSiN等の電気絶縁性材料からなるパッシベーション膜26が形成されており、上述した各電極パッド24の表面に、パッシベーション膜26の開口部が形成されている。
4A and 4B are diagrams showing the main configuration of the
As shown in FIG. 4, a plurality of
そのパッシベーション膜26の表面であって、電極パッド列24aの内側には、樹脂突起12が形成されている。樹脂突起12は、直線状に連続する突条とされ、電極パッド列24aと平行に配設されている。この樹脂突起12は、ポリイミド樹脂やアクリル樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、変性ポリイミド樹脂等の弾性を有する樹脂材料からなっている。樹脂突起12の断面は、図4(b)に示すような台形状や半円状等の弾性変形が容易な先細り形状とすることが望ましい。こうすることで、相手側基板11との当接時に樹脂バンプ電極10を容易に弾性変形させることが可能になり、相手側基板との導電接続の信頼性を向上させることができる。
また、各電極パッド24の表面から樹脂突起12の表面にかけて、複数の導電膜20が形成されている。この導電膜20は、AuやTiW、Cu、Ni、Pd、Al、Cr、Ti、W、NiV等、または鉛フリーはんだ等の導電性材料からなっている。この導電膜20は、能動面121a上に配置されたシード層25を介して電極パッド24に導電接続されている。シード層25は、樹脂突起12を挟んでその両側に設けられている。このシード層25は、TiW等の導電材料を能動面全体に形成し、その後、ヨウ化カリウムを含むヨウ酸溶液等を用いて突起表面の導電材料を選択的にエッチングすることにより形成されている。導電膜20はこのシード層25の表面にメッキ形成されたものであり、シード層25の除去工程は、この導電膜20の形成後に行なわれる。このため、導電膜20と樹脂突起12との間には、シード層25を除去したことによる空隙Gが形成されている。すなわち、突起表面12aのシード層25は、導電膜20の下に空隙Gを形成するための犠牲層として形成され、この犠牲層を除去することで、導電膜20と樹脂突起12とが非密着な状態とされている。
A plurality of
なお、導電膜20は、電極パッド24から樹脂突起12を挟んで反対側に延設され、この反対側において、能動面121aと密着している。すなわち、導電膜20は、樹脂突起12の外側における各電極パッド24の表面に密着するとともに、樹脂突起12の表面を経由して、樹脂突起12の内側における能動面121aにかけて形成され、この内側の能動面121aに配置されたシード層25若しくはパッシベーション膜26との間で密着面を形成している。このため、導電膜20は、樹脂突起12との間では浮いた状態になるが、樹脂突起12を挟んだ両側において能動面に固定されるため、相手側基板111と接合する際に剥がれ等が生じにくい構造となっている。
The
図1に戻って、上記の樹脂バンプ電極10は、封止樹脂122を介して基板111上の端子111bxに熱圧着されている。封止樹脂122は熱硬化性樹脂であり、実装前においては未硬化状態若しくは半硬化状態となっている。封止樹脂122が未硬化状態であれば、実装前に半導体装置121の能動面(図示下面)又は基板111の表面に塗布すればよく、また、封止樹脂122が半硬化状態であれば、フィルム状若しくはシート状として、半導体装置121と基板111との間に介挿すればよい。封止樹脂122としてはエポキシ樹脂が一般的に用いられるが、他の樹脂でも同じ目的を達することができるものであれば良い。
Returning to FIG. 1, the
半導体装置121の実装は、図示しない加熱加圧ヘッドなどを用いて半導体装置121を基板111上に加熱しながら加圧して行う。このとき、封止樹脂122は初期において加熱によって軟化し、この軟化した樹脂を押し分けるようにして樹脂バンプ電極10の頂部が端子111bxに導電接触する。そして、上記の加圧によって内部樹脂である樹脂突起12が押圧されて接触方向(図示上下方向)に弾性変形する。そして、この状態でさらに加熱を続けると封止樹脂122は架橋して熱硬化するので、加圧力を解放しても封止樹脂122によって樹脂バンプ電極10が端子111bxに導電接触しつつ弾性変形した状態に保持されるようになる。
The
[半導体装置の製造方法]
次に、本発明の半導体装置の製造方法について説明する。図4は、半導体装置121の製造方法の一例を示す工程図である。
本実施形態では、まず、図4(a)に示すように、電極パッド24及びパッシベーション膜26が形成された半導体装置121の能動面121aに、スピンコート法等を用いて感光性樹脂をコーティングする。そして、ガラスマスクを介して紫外線を露光し、現像液を用いて現像した後、高温で焼成して硬化させる。これにより、電極パッド列24aの内側に、該電極パッド列24aに沿って直線状に連続した共通の樹脂突起12が形成される。なお、グレーマスクを用いたフォトリソグラフィを行うことにより、樹脂突起12の断面を台形状や半円状等の弾性変形が容易な先細り形状とすることが望ましい。
[Method for Manufacturing Semiconductor Device]
Next, a method for manufacturing a semiconductor device of the present invention will be described. FIG. 4 is a process diagram illustrating an example of a method for manufacturing the
In the present embodiment, first, as shown in FIG. 4A, the
次に、図4(b)に示すように、蒸着やスパッタリング等により、半導体装置121の能動面全体に、犠牲層となる導電材料251を形成する。続いて、その表面全体にフォトレジストを塗布し、そのレジストに導電膜パターンの開口部を形成する。そして、図4(c)に示すように、そのレジスト開口部に、導電材料251をシード層として、電解メッキ法等により、導電膜20となるAuメッキ等の金属メッキ膜を堆積させる。メッキ法を用いることで、導電膜20の厚膜化が容易になり、導電膜20の信頼性を高めることができる。例えば、スパッタにより形成した導電材料251の厚さは例えば0.3μm程度であるのに対し、電解メッキ法により形成した金属メッキ膜20の厚さは例えば数μm程度であるため、金属メッキ膜20を残存させつつ導電材料251をエッチングすることができる。また、導電膜20の膜厚を増加させれば、半導体装置121を基板111に接合する際の導電膜20の破壊や剥がれ等を防止することができ、また導電膜20の電気抵抗を低減することもできる。
Next, as shown in FIG. 4B, a
次に、レジストを剥離し、堆積した金属メッキ膜(導電膜20)をマスクとして導電材料251をエッチングする。
ここで、導電材料251のエッチングレートは、その導電材料251の形成される基板の表面状態(表面を構成する材料等)に応じて異なることが、本発明者らによって確認されている。例えば、シリコン基板上にエポキシ樹脂からなる樹脂突起を形成し、これらの表面にTiWを成膜した場合、これを過酸化水素水を用いてエッチングすると、樹脂突起の表面に形成されたTiWはシリコン基板の表面に形成されたTiWよりも速くエッチングされる。このため、これらの表面に形成されたTiWを一括でエッチングすれば、シリコン基板表面のTiWを一部残した状態で、樹脂突起表面のTiWを全て除去することが可能である。このようなエッチングレートの違いは、他の材料を用いた場合にも同様に生じる。例えば、樹脂突起をポリイミド樹脂やアクリル樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、変性ポリイミド樹脂等とし、パッシベーション膜26を、SiO2等のSiN以外の他の無機材料とした場合にも、エッチングは樹脂突起上で速く進む。導電材料251を、Tiなど、TiW以外の他の金属材料とした場合も同様である。また、エッチング液をヨウ化カリウムとヨウ酸の水溶液など、過酸化水素水以外の他のエッチング液に換えても同様である。
Next, the resist is removed, and the
Here, it has been confirmed by the present inventors that the etching rate of the
本実施形態では、このようなエッチングレートの違いを利用して、パッシベーション膜26の表面(即ち、能動面121aの表面)の導電材料251を残しつつ、樹脂突起12の表面の導電材料251を選択的に除去している。本実施形態のように、導電材料251と導電膜20とを積層してウェットエッチングを行なうと、前述の理由から、突起表面12aの導電材料251のサイドエッチングがパッシベーション膜表面121aの導電材料251のそれに比べて非常に大きくなり、パッシベーション膜26と導電膜20との間の導電材料251を一部残した状態で、樹脂突起12と導電膜20との間の導電材料251が全てエッチングされる。
In the present embodiment, the
以上により、導電膜20と樹脂突起12との間に、図4(d)に示すような空隙Gが形成され、両者が非密着な状態に配置される。なお、樹脂突起表面12aのエッチングレートが十分に大きくない場合には、樹脂突起以外の部分をフォトレジスト等でマスクし、樹脂突起部分のシード層25のみエッチングする。
As described above, a gap G as shown in FIG. 4D is formed between the
なお、複数の導電膜20を形成した後に、樹脂突起12を切断し、個々の電極パッド24に応じて樹脂バンク電極10を分離しても良い。具体的には、O2ガスを処理ガスとするプラズマエッチングを行うことにより、導電膜20が存在しない部分(隣り合う導電膜20の間に位置する部分)の樹脂突起12を除去する。金属材料からなる導電膜20は樹脂材料に比べてドライエッチングされにくいため、導電膜20の非形成領域における樹脂突起12のみを選択的に除去することができる。樹脂突起12は各導電膜20(電極パッド24)に対して共通に設けられていても問題はないが、樹脂突起を各導電膜20に応じて分割した場合には、半導体装置121と相手側基板111とを接合する際の樹脂突起12の熱膨張や変形による影響を各導電膜20について最小限に抑えることができる。
In addition, after forming the some electrically
以上説明したように、本実施形態では、樹脂バンプ電極10の導電膜20と樹脂突起12との間に空隙Gを形成し、この空隙Gによって、導電膜20と樹脂突起12とを非密着な状態とした。このため、樹脂バンプ電極10を介して半導体装置121を相手側基板111に接合する際に、導電膜20が樹脂突起12に追随して伸縮若しくは変形することがない。したがって、従来のように導電膜を樹脂突起に密着させた場合に比べて、導電膜に付与される応力が小さくなり、断線等が生じにくくなる。
As described above, in this embodiment, the gap G is formed between the
この構成においては、導電膜20と樹脂突起12との間が非密着となっているため、導電膜20を樹脂突起12の上面部分までしか形成しないとすると、この樹脂突起上の導電膜20は浮いた状態となり、この浮いた部分が接合時の変形等によって剥がれを生じる場合がある。本実施形態では、導電膜20を樹脂突起12を挟んで反対側まで延設し、この反対側の能動面121aにおいて密着面を形成しているので、導電膜20の樹脂突起12を挟んだ両側の端部(即ち、電極パッド24に固定された端部と、樹脂突起12を挟んで反対側の能動面121aに密着した端部)を能動面121aにしっかりと固定することができ、このような剥がれを防ぐことができる。
In this configuration, since the
[第2の実施の形態]
[半導体装置]
次に、本発明の第2の実施の形態について説明する。図6は、本実施形態の樹脂バンプ電極10の要部構成を示す図であり、第1の実施形態の図4(b)に対応する図である。本実施形態において、電極パッドや樹脂突起、パッシベーション膜等の構成や配置は第1の実施形態と同様である。したがって、これら第1の実施形態と同様の部材又は部位については同じ符号を付し、詳細な説明は省略する。
[Second Embodiment]
[Semiconductor device]
Next, a second embodiment of the present invention will be described. FIG. 6 is a diagram illustrating a configuration of a main part of the
本実施形態では、各電極パッド24の表面から樹脂突起12の表面にかけて、複数の導電膜22が形成されている。また、導電膜22と電極パッド24との間には、導電膜22の金属が電極パッド側に拡散しないように、Ni等からなるバリアメタル層27が設けられている。このバリアメタル層27は、樹脂突起12を挟んでその両側に設けられている。導電膜22は、金(Au)や銅(Cu)等の貴金属を蒸着やスパッタリング等することにより形成されたものである。このような貴金属は化学的に安定な材料であるため、樹脂中に含まれる水分や酸素と反応することは殆どない。例えば、金はもともと酸化物を形成せず、銅は酸化物を形成したとしても、その酸化物は化学的に不安定な材料となる。導電膜22と樹脂突起12との密着力は、樹脂突起中の水分や酸素等によって生じる化学反応(酸化反応等)によって強められるが、本実施形態では、導電膜22が金や銅等の化学的に安定な貴金属によって形成されるため、樹脂突起12との界面に化学反応は生じず、従って、導電膜22と樹脂突起12とは密着力の弱い非密着の状態となる。
In the present embodiment, a plurality of
なお、導電膜22は、電極パッド24から樹脂突起12を挟んで反対側に延設され、この反対側において、能動面121aと密着している。すなわち、導電膜22は、樹脂突起12の外側における各電極パッド24の表面に密着するとともに、樹脂突起12の表面を経由して、樹脂突起12の内側における能動面121aにかけて形成され、この内側の能動面121aに配置されたバリアメタル層27若しくはパッシベーション膜26との間で密着面を形成している。このため、導電膜22は、樹脂突起12との間では浮いた状態になるが、樹脂突起12を挟んだ両側において能動面に固定されるため、相手側基板111と接合する際に剥がれ等が生じにくい構造となっている。
The
以上説明したように、本実施形態でも、導電膜22と樹脂突起12とを非密着な状態としたため、加熱接合時の樹脂突起12の膨張や変形による影響を小さくし、導電膜22に断線等を生じにくくすることができる。
また本実施形態は、導電膜22として、貴金属のような化学的に安定な材料を用いているため、第1の実施形態のようにシード層25の形成や除去といった余分な工程を経ることなく、単に貴金属を成膜するのみで、樹脂突起12の表面に非密着な導電膜22を形成することができる。よって、前述した方法に比べて製造工程を簡略化することができる。
As described above, also in this embodiment, since the
Further, in the present embodiment, a chemically stable material such as a noble metal is used as the
[電子機器]
次に、上述した電気光学装置又は半導体装置を備えた電子機器について説明する。
図7は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、上述した電気光学装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
上述した電気光学装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの場合にも電気的接続の信頼性に優れた電子機器を提供することができる。
[Electronics]
Next, an electronic apparatus including the above-described electro-optical device or semiconductor device will be described.
FIG. 7 is a perspective view showing an example of an electronic apparatus according to the present invention. A
The above-described electro-optical device is not limited to the above mobile phone, but an electronic book, a personal computer, a digital still camera, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, It can be suitably used as an image display means for a word processor, a workstation, a videophone, a POS terminal, a device equipped with a touch panel, etc., and in any case, an electronic device having excellent electrical connection reliability can be provided. it can.
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。 The preferred embodiments of the present invention have been described above with reference to the accompanying drawings, but it goes without saying that the present invention is not limited to such examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.
10…樹脂バンプ電極、12…樹脂突起、20…導電膜、24…電極パッド、24a…電極パッド列、25…シード層、100…液晶表示装置(電気光学装置)、111…基板(回路基板)、111bx,111cx,111dx…電極端子、121…半導体装置、121a…能動面、122…封止樹脂、1300…携帯電話(電子機器)、G…空隙
DESCRIPTION OF
Claims (20)
前記バンプ電極が、前記能動面に形成された樹脂突起と、前記電極パッドから前記樹脂突起の表面にかけて配設された導電膜とを有してなり、前記導電膜と前記樹脂突起とが非密着に配置されていることを特徴とする、半導体装置。 A semiconductor device having an electrode pad and a bump electrode conductively connected to the electrode pad on an active surface,
The bump electrode has a resin protrusion formed on the active surface and a conductive film disposed from the electrode pad to the surface of the resin protrusion, and the conductive film and the resin protrusion are not in close contact with each other. A semiconductor device characterized in that the semiconductor device is disposed in
前記バンプ電極の形成工程が、前記能動面に樹脂突起を形成する工程と、前記電極パッドから前記樹脂突起の表面にかけて、前記樹脂突起の表面に非密着な状態にて導電膜を形成する工程とを含むことを特徴とする、半導体装置の製造方法。 A method of manufacturing a semiconductor device having an electrode pad and a bump electrode conductively connected to the electrode pad on an active surface,
The bump electrode forming step includes a step of forming a resin protrusion on the active surface, and a step of forming a conductive film in a non-adhering state to the surface of the resin protrusion from the electrode pad to the surface of the resin protrusion. A method for manufacturing a semiconductor device, comprising:
前記樹脂突起の形成工程が、前記複数の電極パッドのパッド列に沿って直線状に連続した共通の樹脂突起を形成する工程を含み、
前記導電膜の形成工程が、前記複数の電極パッドの各々から前記共通の樹脂突起の表面にかけて前記導電膜を形成する工程を含むことを特徴とする、請求項7〜14のいずれかの項に記載の半導体装置の製造方法。 A plurality of the electrode pads are aligned on the active surface,
The step of forming the resin protrusion includes a step of forming a common resin protrusion that is linearly continuous along the pad row of the plurality of electrode pads,
15. The method according to claim 7, wherein the step of forming the conductive film includes a step of forming the conductive film from each of the plurality of electrode pads to the surface of the common resin protrusion. The manufacturing method of the semiconductor device of description.
前記半導体装置が、前記樹脂突起の表面に配設された前記導電膜を介して、前記回路基板の電極端子に導電接続されていることを特徴とする、回路基板。 A circuit board on which the semiconductor device according to any one of claims 1 to 6 is mounted,
The circuit board, wherein the semiconductor device is conductively connected to an electrode terminal of the circuit board via the conductive film disposed on a surface of the resin protrusion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008154255A JP2008219049A (en) | 2008-06-12 | 2008-06-12 | Semiconductor device, production process of semiconductor device, circuit board, electro-optical device, electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008154255A JP2008219049A (en) | 2008-06-12 | 2008-06-12 | Semiconductor device, production process of semiconductor device, circuit board, electro-optical device, electronic equipment |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004313839A Division JP4165495B2 (en) | 2004-10-28 | 2004-10-28 | Semiconductor device, semiconductor device manufacturing method, circuit board, electro-optical device, electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008219049A true JP2008219049A (en) | 2008-09-18 |
Family
ID=39838635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008154255A Withdrawn JP2008219049A (en) | 2008-06-12 | 2008-06-12 | Semiconductor device, production process of semiconductor device, circuit board, electro-optical device, electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008219049A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243231A (en) * | 1992-03-03 | 1993-09-21 | Matsushita Electric Ind Co Ltd | Electronic part mounting connecting body and manufacture thereof |
-
2008
- 2008-06-12 JP JP2008154255A patent/JP2008219049A/en not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243231A (en) * | 1992-03-03 | 1993-09-21 | Matsushita Electric Ind Co Ltd | Electronic part mounting connecting body and manufacture thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100754575B1 (en) | Semiconductor device and method for manufacturing the same and circuit board | |
JP4784304B2 (en) | Electronic component, method for manufacturing electronic component, circuit board, and electronic device | |
KR100699666B1 (en) | Electronic component, mounted structure, electro-optical device, and electronic device | |
JP4968665B2 (en) | Flat display panel and connection structure | |
JP3994989B2 (en) | Semiconductor device, circuit board, electro-optical device, and electronic apparatus | |
CN108574158B (en) | Display device and method for manufacturing the same | |
JP2009049225A (en) | Mounting structure for electronic component | |
JP5125314B2 (en) | Electronic equipment | |
JP2013030789A (en) | Packaging structure and manufacturing method therefor | |
JP2006196728A (en) | Electronic component, electro-optical device and electronic apparatus | |
JP2009049155A (en) | Electronic device and electronic equipment | |
TW201121006A (en) | Connection structure for chip-on-glass driver IC and connection method therefor | |
JP2007258518A (en) | Semiconductor device, electro-optic device, and electronic device | |
JP5169071B2 (en) | Electronic component, electronic device, mounting structure for electronic component, and method for manufacturing mounting structure for electronic component | |
JP4656191B2 (en) | Manufacturing method of semiconductor device | |
JP2008219049A (en) | Semiconductor device, production process of semiconductor device, circuit board, electro-optical device, electronic equipment | |
JP2007187777A (en) | Electro-optical device, semiconductor device, method for manufacturing the electro-optical device, and electronic equipment | |
JP2009049154A (en) | Semiconductor device, packaging structure, electrooptical device, and electronic equipment | |
JP4655052B2 (en) | Semiconductor device, circuit board, electro-optical device, and electronic apparatus | |
JP2010219272A (en) | Structure for mounting electronic component and method for mounting electronic component | |
JP2009049224A (en) | Semiconductor device, electronic module, and electronic equipment | |
JP2008053547A (en) | Display device, and manufacturing method therefor | |
JP2005121757A (en) | Substrate connecting structure, electronic component, liquid crystal display device, and method for manufacturing electronic component | |
JP2008140925A (en) | Semiconductor device and its manufacturing method, and display device | |
JP2006173332A (en) | Semiconductor apparatus, manufacturing method thereof and electronic device employing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110927 |