JP2008216542A - Method for driving organic semiconductor element, electro-optical device, method for driving electro-optical device and electronic equipment - Google Patents
Method for driving organic semiconductor element, electro-optical device, method for driving electro-optical device and electronic equipment Download PDFInfo
- Publication number
- JP2008216542A JP2008216542A JP2007052546A JP2007052546A JP2008216542A JP 2008216542 A JP2008216542 A JP 2008216542A JP 2007052546 A JP2007052546 A JP 2007052546A JP 2007052546 A JP2007052546 A JP 2007052546A JP 2008216542 A JP2008216542 A JP 2008216542A
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- voltage
- semiconductor layer
- channel region
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、有機半導体素子の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器に関する。 The present invention relates to an organic semiconductor element driving method, an electro-optical device, an electro-optical device driving method, and an electronic apparatus.
液晶装置や電気泳動表示装置などの電気光学装置が様々な分野で用いられるようになっている。電気光学装置は、複数の画素が表示面に平面視でマトリクス状に配置された構成になっており、各画素には画素電極が設けられている。画素電極には、スイッチング素子が接続されており、各画素電極に供給する電気信号のオンオフを切り替えるようになっている。スイッチング素子として有機トランジスタを用いる技術が提案されている。近年では、特許文献1に示すように、通常のトップゲート型の有機トランジスタの背面(半導体層の裏面)にゲート電極を更に配置したバックゲート型の構成が提案されている。
しかしながら、有機トランジスタをオンにし続けると、チャージトラップと呼ばれる現象が発生し、当該有機トランジスタを流れる電流が時間と共に減衰するという問題がある。この電流が減衰すると、画素電極に印加される電圧が減衰し、表示不良や残像が発生する原因となる。 However, if the organic transistor is kept on, a phenomenon called a charge trap occurs, and there is a problem that the current flowing through the organic transistor attenuates with time. When this current is attenuated, the voltage applied to the pixel electrode is attenuated, causing display defects and afterimages.
以上のような事情に鑑み、本発明の目的は、チャージトラップによる電流の減衰を防ぐことが可能な有機半導体素子の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器を提供することにある。 In view of the circumstances as described above, an object of the present invention is to provide a driving method of an organic semiconductor element, an electro-optical device, a driving method of an electro-optical device, and an electronic apparatus capable of preventing current attenuation due to a charge trap. It is in.
上記目的を達成するため、本発明に係る有機半導体素子の駆動方法は、チャネル領域、ソース領域及びドレイン領域を有する有機半導体層と、前記有機半導体層と他の層との境界面のうちの第1の境界面に接触した第1の絶縁層を介して設けた第1の電極と、前記境界面のうちの前記第1の境界面とは異なる第2の境界面に接触した第2の絶縁層を介して設けた第2の電極と、を具備し、前記チャネル領域の電気抵抗を減少させるための第1の電圧を前記第1の電極に印加する期間内に、前記チャネル領域の電気抵抗を減少させるための第2の電圧を前記第2の電極に印加することを特徴とする。 In order to achieve the above object, a method for driving an organic semiconductor device according to the present invention includes: an organic semiconductor layer having a channel region, a source region, and a drain region; and a boundary surface between the organic semiconductor layer and another layer. A first electrode provided via a first insulating layer in contact with one boundary surface, and a second insulation in contact with a second boundary surface different from the first boundary surface among the boundary surfaces. An electric resistance of the channel region within a period in which a first voltage for reducing the electric resistance of the channel region is applied to the first electrode. A second voltage for reducing the voltage is applied to the second electrode.
本発明者らは、有機半導体素子を構成する有機半導体層のうちチャネル領域の電気抵抗を減少させる極性の電圧を電極に印加する期間内に、チャネル領域の電気抵抗を減少させる極性の電圧を他の電極に印加することにより、チャージトラップによる電流の減衰を防ぐことが可能である点を見出した。そこで、本発明によれば、チャネル領域、ソース領域及びドレイン領域を有する有機半導体層と、有機半導体層と他の層との境界面のうちの第1の境界面に接触した第1の絶縁層を介して設けた第1の電極と、境界面のうちの第1の境界面とは異なる第2の境界面に接触した第2の絶縁層を介して設けた第2の電極とを具備する有機半導体素子を駆動する際に、チャネル領域の電気抵抗を減少させるための第1の電圧を第1の電極に印加する期間内に、チャネル領域の電気抵抗を減少させるための第2の電圧を第2の電極に印加することとしたので、チャージトラップによる電流の減衰を防ぐことが可能となる。 In the organic semiconductor layer constituting the organic semiconductor element, the inventors have applied other polar voltages that reduce the electrical resistance of the channel region within a period in which a voltage having a polarity that reduces the electrical resistance of the channel region is applied to the electrodes. The present inventors have found that it is possible to prevent the current from being attenuated by the charge trap by applying to the electrode. Therefore, according to the present invention, an organic semiconductor layer having a channel region, a source region, and a drain region, and a first insulating layer in contact with a first boundary surface of the boundary surfaces between the organic semiconductor layer and another layer And a second electrode provided via a second insulating layer in contact with a second boundary surface different from the first boundary surface of the boundary surfaces. When driving the organic semiconductor element, the second voltage for reducing the electrical resistance of the channel region is applied within the period in which the first voltage for reducing the electrical resistance of the channel region is applied to the first electrode. Since the voltage is applied to the second electrode, it is possible to prevent the current from being attenuated by the charge trap.
上記の有機半導体素子は、前記第1の境界面は、前記チャネル領域との境界面であることを特徴とする。
本発明によれば、第1の境界面がチャネル領域との境界面であることとしたので、チャネル領域に効率的に第1の電圧を印加することができる。
In the organic semiconductor element, the first boundary surface is a boundary surface with the channel region.
According to the present invention, since the first boundary surface is a boundary surface with the channel region, the first voltage can be efficiently applied to the channel region.
上記の有機半導体素子は、前記第2の境界面は、前記チャネル領域との境界面であることを特徴とする。
本発明によれば、第2の境界面がチャネル領域との境界面であることとしたので、チャネル領域に効率的に第2の電圧を印加することができる。
The organic semiconductor element is characterized in that the second boundary surface is a boundary surface with the channel region.
According to the present invention, since the second boundary surface is a boundary surface with the channel region, the second voltage can be efficiently applied to the channel region.
上記の有機半導体素子は、前記第2の電圧の印加期間は、前記第1の電圧の印加期間よりも短いことを特徴とする。
本発明によれば、第2の電圧の印加期間が第1の電圧の印加期間よりも短いこととしたので、第1の電圧の印加期間内に確実に第2の電圧を印加することができる。これにより、確実にチャージトラップによる電流の減衰を防ぐことができる。
The organic semiconductor element is characterized in that the application period of the second voltage is shorter than the application period of the first voltage.
According to the present invention, since the application period of the second voltage is shorter than the application period of the first voltage, the second voltage can be reliably applied within the application period of the first voltage. . Thus, current attenuation due to the charge trap can be reliably prevented.
上記の有機半導体素子は、前記有機半導体層において、前記第1の境界面は、前記第2の境界面が存在する側の対向する側に存在することを特徴とする。
本発明によれば、有機半導体層において、第1の境界面が第2の境界面が存在する側の対向する側に存在することとしたので、第1の電圧と第2の電圧とが直接的に影響しあうのを回避することができる。これにより、半導体素子の動作不良を回避することができる。
The organic semiconductor element is characterized in that, in the organic semiconductor layer, the first boundary surface exists on a side opposite to a side where the second boundary surface exists.
According to the present invention, in the organic semiconductor layer, since the first boundary surface exists on the opposite side of the side where the second boundary surface exists, the first voltage and the second voltage are directly Can be avoided. Thereby, the malfunction of a semiconductor element can be avoided.
上記の有機半導体素子は、前記第2の電圧は、パルス電圧であることを特徴とする。
本発明によれば、第2の電圧がパルス電圧であることとしたので、第2の電極に第2の電圧を印加し続けた状態になるのを回避することができる。これにより、第2の電極側においてチャージトラップが発生するのを防ぐことができる。これにより、安定駆動を実現することが可能となり、表示不良や残像の発生をより確実に防ぐことができる。
The organic semiconductor element is characterized in that the second voltage is a pulse voltage.
According to the present invention, since the second voltage is a pulse voltage, it is possible to avoid a state in which the second voltage is continuously applied to the second electrode. Thereby, it is possible to prevent a charge trap from occurring on the second electrode side. As a result, stable driving can be realized, and display defects and afterimages can be prevented more reliably.
本発明に係る電気光学装置は、チャネル領域、ソース領域及びドレイン領域を有する有機半導体層と、前記有機半導体層のうち一方の面に対向し、前記有機半導体層の前記チャネル領域に平面視で重なるように前記有機半導体層との間に絶縁層を介して設けられたゲート電極と、前記有機半導体層のうち前記一方の面の反対側の面に対向し、前記有機半導体層の前記チャネル領域に平面視で重なるように、前記有機半導体層との間に絶縁層を介して設けられた対向電極とを備えた有機トランジスタをスイッチング素子として用いたアクティブマトリクス型の電気光学装置であって、前記チャネル領域の電気抵抗を減少させる極性の電圧を前記ゲート電極に印加する期間内に、前記チャネル領域の電気抵抗を減少させる極性の電圧を前記対向電極に印加するように、前記対向電極に印加する電圧を制御する制御部を具備することを特徴とする。
本発明によれば、チャネル領域の電気抵抗を減少させる極性の電圧をゲート電極に印加する期間内に、チャネル領域の電気抵抗を減少させる極性の電圧を対向電極に印加するように、対向電極に印加する電圧を制御する制御部を具備することとしたので、当該制御部の制御によってチャージトラップによる電流の減衰を防ぐことが可能となる。これにより、表示不良や残像の発生を防ぐことが可能となる。
An electro-optical device according to an aspect of the invention opposes one surface of the organic semiconductor layer having a channel region, a source region, and a drain region, and overlaps the channel region of the organic semiconductor layer in plan view. The gate electrode provided between the organic semiconductor layer via an insulating layer and the surface opposite to the one surface of the organic semiconductor layer are opposed to the channel region of the organic semiconductor layer. An active matrix type electro-optical device using an organic transistor as a switching element, which includes an opposing electrode provided through an insulating layer between the organic semiconductor layer so as to overlap in a plan view, A voltage having a polarity that decreases the electric resistance of the channel region is applied to the counter electrode within a period in which a voltage having a polarity that decreases the electric resistance of the region is applied to the gate electrode. As applied, characterized by comprising a control unit for controlling the voltage applied to the counter electrode.
According to the present invention, the counter electrode is applied to the counter electrode so that the voltage having the polarity that decreases the electric resistance of the channel region is applied to the counter electrode during the period in which the voltage of the channel region is decreased. Since the control unit for controlling the voltage to be applied is provided, it is possible to prevent the current from being attenuated by the charge trap by the control of the control unit. Thereby, it is possible to prevent display defects and afterimages.
上記の電気光学装置は、前記制御部が、前記対向電極に電圧が印加される期間よりも前記対向電極に電圧が印加されない期間の方が長くなるように制御することを特徴とする。
本発明によれば、制御部が、対向電極に電圧が印加される期間よりも対向電極に電圧が印加されない期間の方が長くなるように制御するので、対向電極側においてディスチャージ時間を十分に確保することができる。これにより、安定駆動を実現することが可能となり、表示不良や残像の発生をより確実に防ぐことができる。
In the electro-optical device, the control unit performs control so that a period in which no voltage is applied to the counter electrode is longer than a period in which a voltage is applied to the counter electrode.
According to the present invention, the control unit controls the period in which the voltage is not applied to the counter electrode to be longer than the period in which the voltage is applied to the counter electrode, so that a sufficient discharge time is ensured on the counter electrode side. can do. As a result, stable driving can be realized, and display defects and afterimages can be prevented more reliably.
上記の電気光学装置は、前記対向電極に印加する電圧がパルス電圧であることを特徴とする。
本発明によれば、対向電極に印加する電圧がパルス電圧であるため、対向電極に電圧を印加し続けた状態になるのを回避することができる。これにより、対向電極側においてチャージトラップが発生するのを防ぐことができる。これにより、安定駆動を実現することが可能となり、表示不良や残像の発生をより確実に防ぐことができる。
In the electro-optical device, the voltage applied to the counter electrode is a pulse voltage.
According to the present invention, since the voltage applied to the counter electrode is a pulse voltage, it is possible to avoid the state in which the voltage is continuously applied to the counter electrode. Thereby, it is possible to prevent a charge trap from occurring on the counter electrode side. As a result, stable driving can be realized, and display defects and afterimages can be prevented more reliably.
本発明に係る電気光学装置の駆動方法は、チャネル領域、ソース領域及びドレイン領域を有する有機半導体層と、前記有機半導体層のうち一方の面に対向し、前記有機半導体層の前記チャネル領域に平面視で重なるように前記有機半導体層との間に絶縁層を介して設けられたゲート電極と、前記有機半導体層のうち前記一方の面の反対側の面に対向し、前記有機半導体層の前記チャネル領域に平面視で重なるように、前記有機半導体層との間に絶縁層を介して設けられた対向電極とを備えた有機トランジスタをスイッチング素子として用いたアクティブマトリクス型の電気光学装置の駆動方法であって、前記チャネル領域の電気抵抗を減少させる極性の電圧を前記ゲート電極に印加する期間内に、前記チャネル領域の電気抵抗を減少させる極性の電圧を前記対向電極に印加することを特徴とする。
本発明によれば、チャネル領域の電気抵抗を減少させる極性の電圧をゲート電極に印加する期間内に、チャネル領域の電気抵抗を減少させる極性の電圧を対向電極に印加することとしたので、当該制御部の制御によってチャージトラップによる電流の減衰を防ぐことが可能となる。これにより、表示不良や残像の発生を防ぐことが可能となる。
An electro-optical device driving method according to the present invention includes an organic semiconductor layer having a channel region, a source region, and a drain region, and one surface of the organic semiconductor layer facing the channel region of the organic semiconductor layer. The gate electrode provided between the organic semiconductor layer so as to overlap with the organic semiconductor layer via an insulating layer, and the surface opposite to the one surface of the organic semiconductor layer, the surface of the organic semiconductor layer A driving method of an active matrix type electro-optical device using, as a switching element, an organic transistor provided with a counter electrode provided through an insulating layer between the organic semiconductor layer so as to overlap the channel region in plan view And the polarity for decreasing the electrical resistance of the channel region within a period of applying a voltage having a polarity for decreasing the electrical resistance of the channel region to the gate electrode. And applying a voltage to the counter electrode.
According to the present invention, a voltage having a polarity that decreases the electrical resistance of the channel region is applied to the counter electrode within a period in which a voltage having a polarity that decreases the electrical resistance of the channel region is applied to the gate electrode. It is possible to prevent the current from being attenuated by the charge trap by the control of the control unit. Thereby, it is possible to prevent display defects and afterimages.
本発明に係る電子機器は、上記の電気光学装置を搭載したことを特徴とする。
本発明によれば、表示の乱れや残像の発生を防ぐことが可能な電気光学装置を備えているので、表示部の表示特性が高い電子機器を得ることができる。
An electronic apparatus according to the present invention includes the above-described electro-optical device.
According to the aspect of the invention, since the electro-optical device that can prevent the display disturbance and the afterimage is provided, an electronic apparatus having high display characteristics of the display unit can be obtained.
[第1実施形態]
本発明の第1実施形態を図面に基づき説明する。
図1は、本実施形態に係る電気泳動表示装置1の断面構成を示す模式図である。
同図に示すように、電気泳動表示装置1は、表示領域に画素7がマトリクス状に配列された表示部2と、画素7の間の領域を表示部2の図中短手方向に延在するデータ線5と、画素7の間の領域を表示部2の長手方向に延在する走査線6と、データ線5に信号を供給するデータ線駆動回路3と、走査線6に信号を供給する走査線駆動回路4とを含んで構成されている。各画素7にはスイッチング素子として有機トランジスタ41がそれぞれ設けられている。有機トランジスタ41は、電圧制御回路8に接続されている。データ線駆動回路3、走査線駆動回路4及び電圧制御回路8はコントローラ50にそれぞれ接続されている。
[First Embodiment]
A first embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic diagram showing a cross-sectional configuration of an
As shown in the figure, the
図2は、電気泳動表示装置1の表示部2の構成を示す断面図である。
同図に示すように、表示部2は、素子基板10と、保護シート20と、マイクロカプセル30とを主体として構成されている。
FIG. 2 is a cross-sectional view illustrating a configuration of the
As shown in the figure, the
素子基板10は、例えばガラスやプラスチックなどの材料からなる矩形の基板である。
素子基板10の内面(保護シート20との対向面)には、画素7ごとに画素電極11が形成されている。画素電極11の間の領域又は画素電極の下には、上述したデータ線5や走査線6などの配線(図1参照)や、スイッチング素子(図4参照)が設けられている。
The
A
保護シート20は、例えばガラスなどの光透過可能な材料からなる矩形の基板である。
保護シート20の内面(素子基板10との対向面)には、共通電極21が全面に形成されている。共通電極21は、導電材料、例えばITO(Indium Tin Oxide)などからなる。
The
A
図3(a)は、マイクロカプセル30の構成を示す図である。
マイクロカプセル30は、例えば50μm程度の粒径を有すると共にポリメタクリル酸メチル、ポリメタクリル酸エチル等のアクリル樹脂、ユリア樹脂、アラビアゴム等の光透過可能な高分子樹脂によって形成されたカプセルである。このマイクロカプセル30は、共通電極21と上述の画素電極11との間に挟持されており、一つの画素内に複数のマイクロカプセル30が縦横に配列された構成になっている。マイクロカプセル30の周囲を埋めるように、当該マイクロカプセル30を固定するバインダ(図示しない)が設けられている。
FIG. 3A is a diagram illustrating a configuration of the
The
マイクロカプセル30の内部には、分散剤31と、分散質としての帯電粒子(白色粒子32及び黒色粒子33)とが封入されている。
分散剤31は、例えば水、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブ等のアルコール系溶媒、酢酸エチル、酢酸ブチル等の各種エステル類、アセトン、メチルエチルケトン、メチルイソブチルケトン等のケトン類、ぺンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロへキサン、メチルシクロへキサン等の脂環式炭化水素、ベンゼン、トルエン、キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼン等の長鎖アルキル基を有するベンゼン類等の芳香族炭化水素、塩化メチレン、クロロホルム、四塩化炭素、1,2−ジクロロエタン等のハロゲン化炭化水素、カルボン酸塩又はその他の種々の油類等の単独又はこれらの混合物に界面活性剤等を配合したものからなり、白色粒子32と黒色粒子33とを分散させる液体である。
Inside the
白色粒子32及び黒色粒子33は、分散剤31中で電位差による電気泳動により移動する性質を有している。
白色粒子32は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子(高分子あるいはコロイド)であり、例えば負に帯電されている。
黒色粒子33は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子(高分子あるいはコロイド)であり、例えば正に帯電されている。
The
The
The
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等を添加することができる。 These pigments include electrolytes, surfactants, metal soaps, resins, rubbers, oils, varnishes, charge control agents composed of particles such as compounds, titanium-based coupling agents, aluminum-based coupling agents, silanes as necessary. A dispersant such as a system coupling agent, a lubricant, a stabilizer, and the like can be added.
上記のように構成されたマイクロカプセル30の動作を説明する。画素電極11と共通電極21との間で相対的に共通電極21の電圧が高くなるように電圧を印加すると、図3(b)に示すように、正に帯電された黒色粒子33はクーロン力によってマイクロカプセル30内の画素電極側に引き寄せられる。一方、負に帯電された白色粒子32はクーロン力によってマイクロカプセル30内の共通電極21に引き寄せられる。この結果、マイクロカプセル30内の表示面側には白色粒子32が集まることになり、表示面20aにはこの白色粒子32の色(白色)が表示されることとなる。
The operation of the
逆に、画素電極11と共通電極21との間に相対的に画素電極11の電位が高くなるように電圧を印加すると、図3(c)に示すように、負に帯電された白色粒子32がクーロン力によって画素電極11側に引き寄せられる。逆に、正に帯電された黒色粒子33はクーロン力によって共通電極21側に引き寄せられる。この結果、マイクロカプセル30内の表示面側には黒色粒子33が集まることになり、表示面20aにはこの黒色粒子33の色が表示されることとなる。
On the contrary, when a voltage is applied between the
図4は、表示部2のうち1つの画素についての回路構成を示す図である。
同図に示すように、画素電極11はスイッチング素子41を介してデータ線5に接続されており、共通電極21は所定の電位を設定可能な電源等に接続されている。本実施形態では、スイッチング素子41はいわゆるバックゲート型の有機トランジスタである。
FIG. 4 is a diagram illustrating a circuit configuration of one pixel in the
As shown in the figure, the
スイッチング素子41は、チャネル領域41C、ソース領域41S及びドレイン領域41Dを有する有機半導体層と、この有機半導体層のうち一方の面に対向して設けられたゲート電極(第1の電極)41Gと、この有機半導体層を挟んでゲート電極41Gの反対側には対向電極(第2の電極)41Bとを主体として構成されている。ゲート電極41Gは、チャネル領域41Cに平面視で重なるように設けられている。ゲート電極41Gと有機半導体層との間にはゲート絶縁層が設けられている。対向電極41Bは、平面視でチャネル領域41Cに重なる領域に設けられている。対向電極41Bと有機半導体層との間には絶縁層が設けられている。
The switching
スイッチング素子41のうちゲート電極41Gは走査線6に接続されており、ソース領域41Sはデータ線5に接続されており、ドレイン領域41Dは画素電極11に接続されている。対向電極41Bは、上述の電圧制御回路8に接続されている。電圧制御回路8は、対向電極41Bに印加される電圧を制御する。ドレイン電極41Dには、保持容量9も接続されている。
Of the switching
走査線6は、上述した走査線駆動回路4に接続されている。走査線駆動回路4がゲート電極41Gに所定のゲート信号を供給することにより、チャネル領域41Cの電気抵抗が減少するようになっている。同様に、電圧制御回路8が所定の信号を対向電極41Bに供給することにより、チャネル領域41Cの電気抵抗が減少するようになっている。電気抵抗が減少したチャネル領域41Cを介して、データ線5に供給されるデータ信号が画素電極11に流れ込むようになっている。
The
次に、上記のように構成された電気泳動表示装置1の動作のうち、表示内容を更新する場合の動作を説明する。ここでは、表示部2の表示領域に新たな画像を表示する際の書き込みの動作を中心に説明する。
Next, of the operations of the
表示部2の表示領域に新たな画像を表示する場合、共通電極21と表示部2のうち新たな画像を表示する部分の画素電極11との間に書込電圧を印加する。図5に示すように、共通電極(COMepd)21にオフ電圧(0V)を印加すると共に、新たな画像を表示する部分の画素におけるデータ線5にオン電圧を印加する。この状態で、走査線6を1本ずつ走査期間t1となるように走査していく。各走査線6の走査期間t1の間には時間t2を開ける様にする。この走査期間t1内には、新たな画像を表示する部分の画素における走査線6(ゲート電極41G)にオフ電圧を印加する(第1の電圧)。
When a new image is displayed in the display area of the
これに加えて、本実施形態では、各走査線6を走査する期間t1内に、スイッチング素子41の対向電極41Bに所定期間t3のパルス電圧を印加する(第2の電圧)。このパルス電圧はオフ電圧であり、チャネル領域41Cの電気抵抗を減少させる極性の電圧、すなわち、ゲート電極41Gに印加する電圧と同一の極性を有する電圧(オフ電圧)である。このパルス電圧は時間t4の間隔をおいて印加する。t3<t4となるように印加することが好ましい。
In addition to this, in the present embodiment, the pulse voltage of the predetermined period t3 is applied to the counter electrode 41B of the switching element 41 (second voltage) within the period t1 of scanning each
なお、図5に示す例では共通電極21の電圧を一定にしておいたが、これに限られることは無く、例えば図6に示すように、走査期間t1内に共通電極21にパルス電圧を印加するように制御しても構わない。この場合、パルス電圧としてはオン電圧を印加するようにする。
In the example shown in FIG. 5, the voltage of the
このように、本実施形態によれば、チャネル領域41Cの電気抵抗を減少させる極性の電圧をゲート電極41Gに印加する期間(走査期間t1)内に、チャネル領域41Cの電気抵抗を減少させる極性の電圧を対向電極41Bに印加することとしたので、有機トランジスタにおいてチャージトラップによる電流の減衰を防ぐことが可能となる。これにより、当該有機トランジスタをスイッチング素子41として用いた電気泳動表示装置1の表示不良や残像の発生を防ぐことが可能となる。
As described above, according to the present embodiment, the polarity of the channel region 41C is decreased during the period (scanning period t1) in which the voltage having the polarity that decreases the electrical resistance of the channel region 41C is applied to the gate electrode 41G. Since the voltage is applied to the counter electrode 41B, it is possible to prevent the current from being attenuated by the charge trap in the organic transistor. Thereby, it is possible to prevent display defects and afterimages of the
また、本実施形態では、電圧制御回路8が、対向電極41Bに電圧が印加される期間(t3)よりも対向電極41Bに電圧が印加されない期間(t4)の方が長くなる(t3<t4)ように制御するので、対向電極41B側においてディスチャージ時間を十分に確保することができる。これにより、安定駆動を実現することが可能となり、表示不良や残像の発生をより確実に防ぐことができる。 In the present embodiment, the period (t4) in which the voltage is not applied to the counter electrode 41B is longer (t3 <t4) in the voltage control circuit 8 than the period (t3) in which the voltage is applied to the counter electrode 41B. Thus, a sufficient discharge time can be secured on the counter electrode 41B side. As a result, stable driving can be realized, and display defects and afterimages can be prevented more reliably.
また、本実施形態によれば、対向電極41Bに印加する電圧がパルス電圧であるため、対向電極41Bに電圧を印加し続けた状態になるのを回避することができる。これにより、対向電極41B側においてチャージトラップが発生するのを防ぐことができる。これにより、安定駆動を実現することが可能となり、表示不良や残像の発生をより確実に防ぐことができる。 Further, according to the present embodiment, since the voltage applied to the counter electrode 41B is a pulse voltage, it is possible to avoid a state in which a voltage is continuously applied to the counter electrode 41B. Thereby, it is possible to prevent a charge trap from being generated on the counter electrode 41B side. As a result, stable driving can be realized, and display defects and afterimages can be prevented more reliably.
[第2実施形態]
次に、本発明の第2実施形態係る電子機器について、電子ブックを例に挙げて説明する。
図7は、電子ブックの構成を示す斜視図である。
同図に示すように、電子ブック131は、ブック形状のフレーム132と、このフレーム132に開閉可能なカバー133とを有する。フレーム132には、その表面に表示面を露出させた状態で表示部134が設けられ、さらに、操作部135が設けられている。
フレーム132の内部には、コントローラ、カウンタ及びメモリも内蔵されている。この表示部134として、上記の電気泳動表示装置1が搭載されている。
このように、表示の乱れや残像の発生を防ぐことが可能な電気泳動表示装置1が搭載されているので、表示特性の高い電子ブック131を得ることができる。
[Second Embodiment]
Next, an electronic apparatus according to a second embodiment of the present invention will be described using an electronic book as an example.
FIG. 7 is a perspective view showing the configuration of the electronic book.
As shown in the figure, the
A controller, a counter, and a memory are also built in the
As described above, since the
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
上記実施形態では、全ての画素における対向電極41Bを同時に駆動する場合を例に挙げて説明したが、これに限られることは無く、例えばゲート電極41Gにオフ電圧が印加された画素7に設けられた対向電極41Bだけにオフ電圧を印加するように、電圧制御回路8が制御しても構わない。これにより、1本の走査線6において走査期間t1が終了した後、次の走査期間までの間、対向電極41Bをディスチャージさせることができる。
The technical scope of the present invention is not limited to the above-described embodiment, and appropriate modifications can be made without departing from the spirit of the present invention.
In the above embodiment, the case where the counter electrode 41B in all the pixels is simultaneously driven has been described as an example. However, the present invention is not limited to this. For example, the counter electrode 41B is provided in the
上記実施形態では、電気光学装置として電気泳動表示装置を例に挙げて説明したが、これに限られることは無く、例えば液晶装置や有機EL装置など、アクティブマトリクス方式によって駆動する電気光学装置についても本発明の適用は可能である。 In the above-described embodiment, an electrophoretic display device has been described as an example of an electro-optical device. However, the electro-optical device is not limited thereto, and an electro-optical device driven by an active matrix method such as a liquid crystal device or an organic EL device can be used. The application of the present invention is possible.
1…電気泳動表示装置 2…表示部 3…データ線駆動回路 4…走査線駆動回路 5…データ線 6…走査線 7…画素 8…電圧制御回路 10…素子基板 11…画素電極 20a…表示面 21…共通電極 30…マイクロカプセル 41…スイッチング素子 41G…ゲート電極 41S…ソース電極 41D…ドレイン電極 41B…対向電極 131…電子ブック
DESCRIPTION OF
Claims (11)
前記有機半導体層と他の層との境界面のうちの第1の境界面に接触した第1の絶縁層を介して設けた第1の電極と、
前記境界面のうちの前記第1の境界面とは異なる第2の境界面に接触した第2の絶縁層を介して設けた第2の電極と、
を具備し、
前記チャネル領域の電気抵抗を減少させるための第1の電圧を前記第1の電極に印加する期間内に、前記チャネル領域の電気抵抗を減少させるための第2の電圧を前記第2の電極に印加することを特徴とする有機半導体素子の駆動方法。 An organic semiconductor layer having a channel region, a source region and a drain region;
A first electrode provided through a first insulating layer in contact with a first interface of the interfaces between the organic semiconductor layer and another layer;
A second electrode provided via a second insulating layer in contact with a second boundary surface different from the first boundary surface of the boundary surfaces;
Comprising
A second voltage for reducing the electrical resistance of the channel region is applied to the second electrode within a period in which a first voltage for reducing the electrical resistance of the channel region is applied to the first electrode. A method for driving an organic semiconductor element, comprising applying the organic semiconductor element.
前記チャネル領域の電気抵抗を減少させる極性の電圧を前記ゲート電極に印加する期間内に、前記チャネル領域の電気抵抗を減少させる極性の電圧を前記対向電極に印加するように、前記対向電極に印加する電圧を制御する制御部を具備する
ことを特徴とする電気光学装置。 An organic semiconductor layer having a channel region, a source region, and a drain region, and the organic semiconductor layer so as to face one surface of the organic semiconductor layer and overlap the channel region of the organic semiconductor layer in plan view The organic semiconductor layer so as to face a surface opposite to the one surface of the organic semiconductor layer and to overlap the channel region of the organic semiconductor layer in plan view. An active matrix type electro-optical device using an organic transistor provided with a counter electrode provided through an insulating layer between a semiconductor layer as a switching element,
A voltage having a polarity that decreases the electrical resistance of the channel region is applied to the counter electrode within a period in which a voltage having a polarity that decreases the electrical resistance of the channel region is applied to the gate electrode. An electro-optical device comprising a control unit that controls a voltage to be generated.
ことを特徴とする請求項7に記載の電気光学装置。 The electro-optical device according to claim 7, wherein the control unit performs control so that a period in which no voltage is applied to the counter electrode is longer than a period in which a voltage is applied to the counter electrode.
ことを特徴とする請求項7又は請求項8に記載の電気光学装置。 The electro-optical device according to claim 7, wherein the voltage applied to the counter electrode is a pulse voltage.
前記チャネル領域の電気抵抗を減少させる極性の電圧を前記ゲート電極に印加する期間内に、前記チャネル領域の電気抵抗を減少させる極性の電圧を前記対向電極に印加する
ことを特徴とする電気光学装置の駆動方法。 An organic semiconductor layer having a channel region, a source region, and a drain region, and the organic semiconductor layer so as to face one surface of the organic semiconductor layer and overlap the channel region of the organic semiconductor layer in plan view The organic semiconductor layer so as to face a surface opposite to the one surface of the organic semiconductor layer and to overlap the channel region of the organic semiconductor layer in plan view. A driving method of an active matrix type electro-optical device using an organic transistor provided with a counter electrode provided via an insulating layer between a semiconductor layer as a switching element,
An electro-optical device, wherein a voltage having a polarity for decreasing the electrical resistance of the channel region is applied to the counter electrode within a period in which a voltage having a polarity for decreasing the electrical resistance of the channel region is applied to the gate electrode. Driving method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007052546A JP2008216542A (en) | 2007-03-02 | 2007-03-02 | Method for driving organic semiconductor element, electro-optical device, method for driving electro-optical device and electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007052546A JP2008216542A (en) | 2007-03-02 | 2007-03-02 | Method for driving organic semiconductor element, electro-optical device, method for driving electro-optical device and electronic equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008216542A true JP2008216542A (en) | 2008-09-18 |
Family
ID=39836671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007052546A Pending JP2008216542A (en) | 2007-03-02 | 2007-03-02 | Method for driving organic semiconductor element, electro-optical device, method for driving electro-optical device and electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008216542A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003023161A (en) * | 2001-04-16 | 2003-01-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the device |
JP2005166713A (en) * | 2003-11-28 | 2005-06-23 | Sharp Corp | Field effect transistor |
JP2006189871A (en) * | 2004-12-31 | 2006-07-20 | Samsung Electronics Co Ltd | Display device and driving method thereof |
JP2006518473A (en) * | 2003-01-24 | 2006-08-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Active matrix electroluminescent display |
WO2006087477A1 (en) * | 2005-02-21 | 2006-08-24 | Commissariat A L'energie Atomique | Pixel addressing circuit and method of controlling one such circuit |
-
2007
- 2007-03-02 JP JP2007052546A patent/JP2008216542A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003023161A (en) * | 2001-04-16 | 2003-01-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the device |
JP2006518473A (en) * | 2003-01-24 | 2006-08-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Active matrix electroluminescent display |
JP2005166713A (en) * | 2003-11-28 | 2005-06-23 | Sharp Corp | Field effect transistor |
JP2006189871A (en) * | 2004-12-31 | 2006-07-20 | Samsung Electronics Co Ltd | Display device and driving method thereof |
WO2006087477A1 (en) * | 2005-02-21 | 2006-08-24 | Commissariat A L'energie Atomique | Pixel addressing circuit and method of controlling one such circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5250984B2 (en) | Electrophoretic display device, electrophoretic display device driving method, and electronic apparatus | |
JP2009175492A (en) | Electrophoresis display device, method of driving the same, and electronic apparatus | |
JP2009229508A (en) | Driving method for electrophoretic display device, electrophoretic display device, and electronic equipment | |
US8395580B2 (en) | Method for driving electrophoresis display device, electrophoresis display device, and electronic apparatus | |
US9280939B2 (en) | Method of controlling electrophoretic display device, control device for electrophoretic device, electrophoretic device, and electronic apparatus | |
KR101512519B1 (en) | Electrophoretic display device and method of manufacturing electrophoretic display device | |
JP5948730B2 (en) | Control method for electrophoretic display device, control device for electrophoretic display device, electrophoretic display device, and electronic apparatus | |
JP2008249792A (en) | Electrophoresis display device and electronic equipment | |
JP5515333B2 (en) | Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus | |
CN111684513B (en) | Electro-optic display and method for driving an electro-optic display | |
JP5540880B2 (en) | Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus | |
JP5919639B2 (en) | Control method for electrophoretic display device, control device for electrophoretic display device, electrophoretic display device, and electronic apparatus | |
JP5768592B2 (en) | Electro-optical device control method, electro-optical device control device, electro-optical device, and electronic apparatus | |
JP5845614B2 (en) | Electro-optical device control method, electro-optical device control device, electro-optical device, and electronic apparatus | |
JP2009229853A (en) | Drive circuit for electrophoretic display device, electrophoretic display device and driving method, and electronic equipment | |
JP5223188B2 (en) | Electrophoretic display device driving method and electrophoretic display device | |
JP5459592B2 (en) | Electro-optical device, driving method thereof, and electronic apparatus | |
JP5168895B2 (en) | Electrophoretic display device driving method and electrophoretic display device | |
JP5168894B2 (en) | Electrophoretic display device driving method and electrophoretic display device | |
JP2012237958A (en) | Control method of electro-optic device, control device of electro-optic device, electro-optic device and electronic equipment | |
JP2008216542A (en) | Method for driving organic semiconductor element, electro-optical device, method for driving electro-optical device and electronic equipment | |
JP6710936B2 (en) | Electrophoretic display device and driving method thereof | |
JP2008216550A (en) | Method for driving electrophoresis display device, electrophoresis display device and electronic equipment | |
JP2008249794A (en) | Electrophoretic display device, driving method of electrophoretic display device, and electronic equipment | |
JP2009237272A (en) | Electrophoretic display device, method of driving the same, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100121 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131001 |