JP2008216221A - Semiconductor test device - Google Patents
Semiconductor test device Download PDFInfo
- Publication number
- JP2008216221A JP2008216221A JP2007057985A JP2007057985A JP2008216221A JP 2008216221 A JP2008216221 A JP 2008216221A JP 2007057985 A JP2007057985 A JP 2007057985A JP 2007057985 A JP2007057985 A JP 2007057985A JP 2008216221 A JP2008216221 A JP 2008216221A
- Authority
- JP
- Japan
- Prior art keywords
- test
- violation
- test program
- unit
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、半導体デバイス等の被試験対象に対して動作確認等の試験を行う半導体試験装置に係り、特に、テストプログラムの違反をチェックする構成に関するものである。 The present invention relates to a semiconductor test apparatus that performs a test such as operation check on an object to be tested such as a semiconductor device, and more particularly to a configuration for checking violation of a test program.
従来より、半導体デバイス等の被試験対象(以下、DUTと称する。)に対して、試験信号を出力して動作確認の試験を行う半導体試験装置では、各種の試験毎に予め用意されたテストプログラムを実行することによって、テストプログラムに従った内容の試験をDUTに対して行っている。 2. Description of the Related Art Conventionally, a test program prepared in advance for each type of test in a semiconductor test apparatus that outputs a test signal to a test target such as a semiconductor device (hereinafter referred to as a DUT) and performs an operation check test. By executing the above, the DUT is tested for the contents according to the test program.
またテストプログラムの実行においては、半導体試験装置の機能や機種に対応してテストプログラムの設定や違反をチェックすることにより、DUTの誤作動や故障等の発生を防止している。具体的には、試験時にDUTに印加される電圧値がDUTの規格(定格値)に合致しているか否かをチェックする電源チェッカの機能が半導体試験装置に設けられている。 In executing the test program, the test program setting and violation are checked in accordance with the function and model of the semiconductor test apparatus, thereby preventing the malfunction or failure of the DUT. Specifically, a power supply checker function for checking whether or not the voltage value applied to the DUT at the time of the test conforms to the DUT standard (rated value) is provided in the semiconductor test apparatus.
以下の特許文献1に記載されたテストプログラム生成装置では、プログラム生成機能が、テストスペックに記述されているテンプレート名に基づいて、対応する能動的テンプレートを雛形ライブラリデータベースから起動させる。テストスペック編集機能は、能動的テンプレートと中間パラメータとの関連付けを行い、起動させた能動的テンプレートに対して中間パラメータ群の中から必要な中間パラメータを取り込むことによってテストプログラムを生成している(例えば、特許文献1参照。)。
また、従来の半導体試験装置では、以下のようにして試験を行う際に実行するテストプログラムの設定や違反のチェックを行っている。図3は、テストプログラムを実行することによりDUTに対してテストプログラムに従った内容の試験を行う半導体試験装置200の構成を示す説明図である。
Further, in the conventional semiconductor test apparatus, the setting of a test program to be executed when the test is performed and the violation are checked as follows. FIG. 3 is an explanatory diagram showing a configuration of a
半導体試験装置200は、その内部の各構成要素を制御し、またテストプログラムから試験時の動作の設定に関する情報を抽出する処理を行う電源チェッカ制御部210と、予め記憶されたテストプログラムを実行することにより試験を行うテストプログラム実行部220とから構成されている。また、半導体試験装置200には、外部記憶装置である設定データ記憶部230や違反データ記憶部240が接続されている。これら設定データ記憶部230や違反データ記憶部240には、テストプログラムの違反条件に関する違反条件データや半導体試験装置200の動作の設定に関する設定データが記憶されており、半導体試験装置200は設定データ記憶部230および違反データ記憶部240に対してデータの記憶(書き込み)や読み出しが可能である。
The
続いて、半導体試験装置200の動作について図4に示すフローチャートを用いて説明する。半導体試験装置200の電源チェッカ制御部210は、例えば“pwrchk−c dpstest.txt”というコマンドを実行することにより、DUTに対する実際の試験とは別にテストプログラム実行部220を用いてチェックを行うためのテストプログラムを実行する。電源チェッカ制御部210の設定データ収集部211は、テストプログラム実行部220を用いて予めテストプログラム記憶部222に記憶されたテストプログラムを1行毎や命令単位の各ステップ毎に分けて読み出す。
Next, the operation of the
テストプログラム実行部220では、ハードウェア設定部221により、半導体試験装置200の機能の限界状況を確認しながら、この読み出したテストプログラム各ステップ毎の内容に従って、半導体試験装置200の図示しないテストヘッド部分等でDUTに対して試験信号として印加する電圧値に関する設定が行われる。また、この設定した内容を含む設定データをハードウェア設定記憶部223に記憶させる処理を行う(ステップS401)。
In the test
設定データ収集部211は、ステップS401において記憶させた設定データをハードウェア設定記憶部223から読み出し、ハードウェア設定記憶部223とは異なる記憶領域として設けられた設定データ記憶部230に記憶させ(ステップS402)、テストプログラム実行部220によりテストプログラムを実行する(ステップS403)。
The setting
設定データ収集部211は、テストプログラムの各ステップ毎にステップS401〜S403の処理を繰り返して行い、全てのステップにおいてS401〜S403の処理を行うと(ステップS404のYES)、違反条件チェック部212が違反データ記憶部240に予め記憶された違反条件データを読み出す(ステップS405)。
The setting
違反条件チェック部212は、ステップS402において記憶させた設定データを設定データ記憶部230からテストプログラムの各ステップ毎に応じて分けて読み出す(ステップS406)。そして違反条件チェック部212は、読み出した違反条件データに基づいて、実際にDUTに印加する試験信号の電圧値が違反条件に該当するか否かをチェックする(ステップS407)。
The violation
違反条件チェック部212は、チェックした結果違反が検出された場合には(ステップS407のYES)、この検出された違反の内容を含む違反結果データを生成して、外部記憶装置として接続された結果データ記憶部250に記憶させる。
When a violation is detected as a result of the check (YES in step S407), the violation
違反結果データには、違反内容に対応する違反条件データの条件式番号やテストプログラムの行位置、テストプログラムに対応する試験内容のテスト番号等が含まれており、例えば“caseno=1,file=DpsTest1.tdl,line=100,testno=200”の文字列を含むテキストファイルとなっている。 The violation result data includes the conditional expression number of the violation condition data corresponding to the violation content, the line position of the test program, the test number of the test content corresponding to the test program, etc. For example, “caseno = 1, file = This is a text file including a character string of DpsTest1.tdl, line = 100, testno = 200 ".
違反条件チェック部212は、テストプログラムの各ステップ毎に応じて分けた設定データに対してステップS406〜S409の処理を繰り返して行い、全ての設定値データをチェックする。
The violation
しかしながら、このような従来技術における半導体試験装置では、以下のような問題があった。即ち、半導体試験装置200は、DUTに対する実際の試験とは別に、テスト結果を無視する等によってテストプログラム実行部220を用いてテストプログラムを実行し、実際の試験の準備段階でチェックを行っていた。ところが、DUTに対する実際の試験では、テストプログラム内に判定や評価処理に従って複数の分岐が生じており、試験の回数毎に分岐により実行される処理が変化し、同じ処理フローに限られず異なった処理フローが実行される場合があった。
However, such a conventional semiconductor test apparatus has the following problems. That is, the
このため、試験の準備段階でチェックを行った処理フローと異なる処理フローが実行されると、設定データのチェックが行われておらず違反が生じていても検出することができないという問題が発生していた。仮に違反が生じたまま試験を実行してしまうと、DUTに過大な電圧が印加される結果、DUTの故障や破壊等のトラブルが発生するという問題があった。 For this reason, if a processing flow that is different from the processing flow that was checked in the preparatory stage of the test is executed, there is a problem that the setting data is not checked and cannot be detected even if a violation occurs. It was. If the test is executed with a violation, an excessive voltage is applied to the DUT, resulting in a problem such as failure or destruction of the DUT.
そこで本発明は、テストプログラムの違反の未検出を防止し、DUTのトラブルの発生を防止することが可能な半導体試験装置を提供することを課題とする。 Therefore, an object of the present invention is to provide a semiconductor test apparatus capable of preventing undetected violation of a test program and preventing occurrence of a DUT trouble.
以上のような課題を達成するために、本発明に係る半導体試験装置は、被試験対象に対して試験を行うためのテストプログラムを実行するテストプログラム実行手段と、前記被試験対象に出力する電圧値に関する違反条件を含む違反条件情報を記憶する違反情報記憶部と、前記テストプログラム実行手段によるテストプログラムの実行中に、前記違反情報記憶部に記憶された違反条件情報に基づいて、テストプログラムの違反を検出する違反チェック部と、前記違反チェック部により違反が検出されたことに応じて、前記テストプログラム実行手段によるテストプログラムの実行を停止させるテストプログラム停止手段とを備えたことを特徴とする。 In order to achieve the above-described problems, a semiconductor test apparatus according to the present invention includes a test program execution unit that executes a test program for performing a test on a test target, and a voltage output to the test target. A violation information storage unit that stores violation condition information including a violation condition related to a value, and a test program based on the violation condition information stored in the violation information storage unit during execution of the test program by the test program execution unit. A violation check unit that detects a violation, and a test program stop unit that stops execution of the test program by the test program execution unit when a violation is detected by the violation check unit. .
このような構成により、違反チェック部がテストプログラム実行手段によってテストプログラムが実行された実際の試験時に違反をチェックするので、テストプログラム内に複数の分岐が生じ試験の回数毎に分岐により実行される処理が変化しても、それらの回数毎に違反をチェックすることが可能となりテストプログラムの違反の未検出を防止できる。また、違反が生じていた場合、即座にこれを検出してテストプログラムの実行を停止させることができるため、DUTのトラブルの発生を確実に防止することができる。 With this configuration, the violation check unit checks for violations during the actual test when the test program is executed by the test program execution means, so that multiple branches occur in the test program and are executed by branching every number of tests. Even if the process changes, it is possible to check for violations for each of those times, and to prevent undetected violations of the test program. Further, when a violation occurs, it can be detected immediately and the execution of the test program can be stopped, so that it is possible to reliably prevent the occurrence of a DUT trouble.
また、本発明に係る他の半導体試験装置は、被試験対象に対して試験を行う機能を有した試験実行部と、前記試験実行部を動作させて試験を進行するためのテストプログラムを実行するテストプログラム実行手段と、前記テストプログラムに従って前記試験実行部の設定に関する設定情報を生成する設定情報生成部と、前記テストプログラム実行手段によるテストプログラムの実行中に、前記設定情報を用いて前記試験実行部の設定をチェックする設定チェック部と、前記被試験対象に出力する電圧値に関する違反条件を含む違反条件情報を記憶する違反情報記憶部と、前記テストプログラム実行手段によるテストプログラムの実行中に、前記違反情報記憶部に記憶された違反条件情報に基づいて、前記設定情報をチェックしてテストプログラムの違反を検出する違反チェック部と、前記違反チェック部により違反が検出されたことに応じて、前記テストプログラム実行手段によるテストプログラムの実行を停止させるテストプログラム停止手段とを備えたことを特徴とする。 Another semiconductor test apparatus according to the present invention executes a test execution unit having a function of performing a test on an object to be tested, and a test program for operating the test execution unit to advance the test. A test program executing means, a setting information generating section for generating setting information relating to the setting of the test execution section in accordance with the test program, and the test execution using the setting information during execution of the test program by the test program executing means. A setting check unit for checking the setting of the unit, a violation information storage unit for storing violation condition information including a violation condition related to a voltage value to be output to the test target, and during execution of the test program by the test program execution unit, Based on the violation condition information stored in the violation information storage unit, the setting information is checked and a test program is checked. A violation check unit that detects a violation of the program, and a test program stop unit that stops execution of the test program by the test program execution unit when a violation is detected by the violation check unit. And
本発明の半導体試験装置では、その試験実行部が実際に被試験対象に対して試験信号を印加するハードウェアであり、このようなハードウェアは、テストプログラムの実行に伴って動作する。そして違反チェック部は、テストプログラムの実行によって実際に進行する試験中に、試験実行部の設定のチェックと同時に違反をチェックする。このため、テストプログラム内に複数の分岐が生じ、試験の回数毎に分岐により実行される処理が変化しても、それらの回数毎に違反をチェックすることが可能であることから、テストプログラムの違反の検出漏れを確実に防止することができる。また、違反が生じていた場合は即座にこれを検出してテストプログラムの実行を停止させることができるため、DUTのトラブルの発生を未然に防止することができる。 In the semiconductor test apparatus of the present invention, the test execution unit is hardware that actually applies a test signal to the object to be tested, and such hardware operates as the test program is executed. The violation checking unit checks violations at the same time as checking the setting of the test execution unit during the test that actually proceeds by executing the test program. For this reason, even if multiple branches occur in the test program and the processing executed by the branch changes for each number of tests, it is possible to check for violations for each number of times. Misdetection of violations can be reliably prevented. In addition, if a violation has occurred, it can be immediately detected and the execution of the test program can be stopped, so that it is possible to prevent a DUT trouble from occurring.
上述の半導体試験装置において、前記違反条件情報には、前記被試験対象に対して試験信号として印加可能な電圧値の範囲に関する情報が含まれていても良い。 In the above-described semiconductor test apparatus, the violation condition information may include information on a range of voltage values that can be applied as a test signal to the test target.
このような構成により、試験時にテストプログラムに従って被試験対象に対して試験信号として印加する電圧値を違反条件情報に基づいてチェックし、違反が生じていた場合に即座に検出してテストプログラムの実行を停止させて、DUTに過剰な電圧値が印加されて発生する故障や破壊等のトラブルを効果的に防止することができる。 With this configuration, the voltage value to be applied as the test signal to the device under test is checked based on the violation condition information according to the test program during the test, and if a violation occurs, it is detected immediately and the test program is executed. Is stopped, and troubles such as failure and destruction caused by applying an excessive voltage value to the DUT can be effectively prevented.
上述の半導体試験装置において、前記違反チェック部によりテストプログラムが検出されたことに応じて、違反が検出されたことを画面表示する画面表示部を更に備えていても良い。このような構成により、違反が生じていた場合に即座に検出して画面表示するので、ユーザは画面表示部を見て確認することができる。 The above-described semiconductor test apparatus may further include a screen display unit that displays on the screen that a violation has been detected in response to the test program being detected by the violation check unit. With such a configuration, when a violation has occurred, it is immediately detected and displayed on the screen, so that the user can confirm by looking at the screen display unit.
本発明に係る半導体試験装置によれば、テストプログラムの違反の未検出を防止し、DUTのトラブルの発生を防止することが可能となるという効果が得られる。 According to the semiconductor test apparatus of the present invention, it is possible to prevent an undetected violation of a test program and prevent a DUT trouble from occurring.
以下、本発明の一実施形態について図面を用いて詳細に説明する。
図1は、本発明に係る半導体試験装置の一実施形態である半導体試験装置100の構成例を示した説明図である。半導体試験装置100は、各種の試験毎に予め用意されたテストプログラムを実行することによって、DUTに対して試験信号を出力し動作確認の試験を行い、試験時にテストプログラムに従ってDUTや半導体試験装置のテストヘッド部分等を設定する設定データ等をチェックする電源チェッカ機能を備えた装置である。
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
FIG. 1 is an explanatory view showing a configuration example of a
半導体試験装置100は、半導体試験装置100内の各構成要素を制御しテストプログラムから試験時の動作の設定をチェックする電源チェッカ機能を実現する電源チェッカ制御部110と、予め記憶されたテストプログラムを実行することにより試験を行うテストプログラム実行部120とから構成されている。また、半導体試験装置100には違反データ記憶部140が接続されている。この違反データ記憶部140は、例えば記憶領域を有した外部記憶装置から構成されており、その記憶領域には、テストプログラムの違反条件に関するデータ(違反条件データ)が記憶されている。
The
電源チェッカ制御部110は、テストプログラム実行部120を用いてテストプログラムを実行すると共に、テストプログラム実行部120が電源チェッカ機能としてチェックした結果検出された違反結果データをテストプログラム実行部120から取得する機能を有する。また、テストプログラム実行部120から違反結果データを取得したことに応じて、テストプログラム実行部120のテストプログラムの実行を停止させ、違反が検出されたことをディスプレイ画面等に画面表示する。
The power
また、電源チェッカ制御部110は、テストプログラム実行部120に設けられた違反条件チェック部124を制御してテストプログラムの違反を検出する違反条件設定部111を備えている。違反条件設定部111は、違反データ記憶部140に記憶された違反条件データを読み出し、違反条件チェック部124に出力してテストプログラムの違反を検出する処理を行わせる。
The power
テストプログラム実行部120は、テストプログラムを1行毎や命令単位の各ステップ毎に分けて実行することにより、図示しないテストヘッド部分(試験実行部)に接続されたDUTに対して試験を行う機能を有する。また、テストプログラム実行部120は、テストプログラムに従ってテストヘッド部分等の設定を行うハードウェア設定部121を備えている。
The test
ハードウェア設定部121は、テストプログラム実行部120がテストプログラムを実行して試験を行う際に、テストプログラムに従ってテストヘッド部分等で行う設定の内容を含む設定データをテストプログラムの全てのステップについて生成してハードウェア設定記憶部123に記憶させる機能を有する。更に、半導体試験装置100の機能の限界状況を確認しながら設定データの内容をチェックし、この設定データに従ってテストヘッド部分等の設定を行う。
When the test
ここで設定データは、テストヘッド部分にてDUTと接触する各種ピンの接続関係や、各種ピンから試験信号として印加される電圧値に関する情報である。例えば設定データには、DUTの各種ピンに対して印加される電圧値として、“DPS1=3V,DPS2=1.5V”等の情報がテキストファイル形式で含まれている。 Here, the setting data is information relating to the connection relationship between various pins in contact with the DUT in the test head portion and the voltage value applied as a test signal from the various pins. For example, the setting data includes information such as “DPS1 = 3V, DPS2 = 1.5V” in a text file format as voltage values applied to various pins of the DUT.
テストプログラム実行部120は、各種の試験毎に予め用意されたテストプログラムを記憶するテストプログラム記憶部122と、ハードウェア設定部121が設定を行った内容を含む設定データを記憶するハードウェア設定記憶部123を備えている。
The test
テストプログラム実行部120は、ハードウェア設定記憶部123に記憶された設定データを用いてテストプログラムの違反をチェックする違反条件チェック部124を備えている。
The test
違反条件チェック部124は、ハードウェア設定記憶部123に記憶された設定データを読み出して、違反条件設定部111から出力された違反条件データに基づいてこの設定データをチェックし、テストプログラムの違反を検出する機能を有する。また、違反条件チェック部124は、テストプログラムの違反を検出したことに応じて、違反の内容を含む違反結果データを生成しハードウェア設定部121を介して電源チェッカ制御部110に出力する。
The violation
ここで、違反結果データは、違反内容に対応する違反条件データの条件式番号やテストプログラムの行位置、テストプログラムに対応する試験内容のテスト番号等を含むデータであり、例えば“caseno=1,file=DpsTest1.tdl,line=100,testno=200”の文字列を含むテキストファイルとなっている。 Here, the violation result data is data including the conditional expression number of the violation condition data corresponding to the violation content, the line position of the test program, the test number of the test content corresponding to the test program, etc. For example, “caseno = 1, This is a text file including a character string of file = DpsTest1.tdl, line = 100, testno = 200 ".
違反データ記憶部140は、各種の試験やDUTの種類、機能毎に予め用意された違反条件データを記憶する。ここで、違反条件データは、DUTの種類、機能毎に応じて、DUTに対して試験信号として印加可能な電圧値の範囲の最大値や最小値等の情報を含むデータであり、違反条件チェック部124は、この違反条件データに基づいて設定データに含まれているDUTに対して試験信号として印加する電圧値がDUTに印加可能な電圧値の範囲に違反しているか否かをチェックし、テストプログラムの違反を検出する。
The violation data storage unit 140 stores violation condition data prepared in advance for each type of test, DUT, and function. Here, the violation condition data is data including information such as the maximum value and the minimum value of the voltage value range that can be applied to the DUT as a test signal according to the type and function of the DUT. The
続いて、本実施の形態における半導体試験装置100の動作について図2に示すフローチャートを用いて説明する。半導体試験装置100の電源チェッカ機能は、DUTに対する実際の試験においてテストプログラム実行部120によるテストプログラムの実行中に、例えば“pwrchk2−c dpstest.txt”というコマンドを実行することによりリアルタイムで実現される。
Next, the operation of the
ステップS201:半導体試験装置100の電源チェッカ制御部110は、違反条件設定部111により違反データ記憶部140から違反条件データを読み出し、違反条件チェック部124に出力する処理を行う。電源チェッカ制御部110は、違反条件設定部111により実行中のテストプログラムの試験やDUTの種類、機能毎に応じた違反条件データを特定し、違反データ記憶部140から読み出す。そして、この読み出した違反条件データを違反条件チェック部124に出力し電源チェッカ機能に使用するデータとして設定する。
Step S201: The power
違反条件データには、例えば、DUTの種類、機能毎に応じて、DUTに対して試験信号として印加可能な電圧値の範囲の最大値や最小値等の情報が含まれている。合わせて違反条件データには、DUTの各種のピンや変数、半導体試験装置100の電源モジュール等を指定した印加可能な電圧値の範囲の情報が含まれている。
The violation condition data includes, for example, information such as a maximum value and a minimum value of a range of voltage values that can be applied as a test signal to the DUT according to the type and function of the DUT. In addition, the violation condition data includes information on the range of voltage values that can be applied by designating various pins and variables of the DUT, the power supply module of the
ステップS202:テストプログラム実行部120は、ハードウェア設定部121により、テストプログラム記憶部に記憶されたテストプログラムに含まれているステップ毎のテスト情報から設定データを読み出して取得する処理を行う。また、テストプログラム実行部120は、ハードウェア設定部121により、取得した設定データをハードウェア設定記憶部123に記憶させる。
Step S202: The test
ハードウェア設定部121は、この読み出した設定データを電源チェッカ機能でチェックし、違反を検出するためのデータとして設定する。設定データには、例えば、DUTの各種のピンに試験信号として印加する電圧値を設定する“DPS1=3V,DPS2=1.5V”等の情報が含まれている。
The
ステップS203:テストプログラム実行部120は、ハードウェア設定部121によりハードウェア設定記憶部123に記憶された設定データを半導体試験装置100の機能の限界状況を確認しながらチェックし、ハードウェア設定違反が存在するか否かを検出する処理を行う。
Step S203: The test
テストプログラム実行部120は、ハードウェア設定部121を制御してハードウェア設定記憶部123に記憶された設定データを参照し、テストヘッド部分でDUTと接触する各種のピンから出力可能な電源や試験信号の電圧値等の半導体試験装置100の機能の限界状況を確認しながら設定データの内容をチェックし、ハードウェア上での設定違反が存在するか否かを検出する。
The test
ハードウェア設定部121がチェックした結果、ハードウェア設定違反を検出した場合には(ステップS203のYES)、これに応じてハードウェア設定違反の内容を含む違反結果データを生成し電源チェッカ制御部110に出力する。そして、ステップS207の処理を実行する。
If a hardware setting violation is detected as a result of checking by the hardware setting unit 121 (YES in step S203), violation result data including the contents of the hardware setting violation is generated in response to this, and the power
ステップS204:テストプログラム実行部120は、違反条件チェック部124により違反条件データに基づいて設定データをチェックし、テストプログラムの違反を検出する処理を行う。
Step S204: The test
テストプログラム実行部120は、違反条件チェック部124を制御してステップS201において設定された違反条件データに基づいて、ステップS202において設定された設定データをチェックし、DUTに印加する電圧値がDUTに印加可能な電圧値の範囲に違反しているか否かを比較してテストプログラムの違反が存在するか否かを検出する。例えば、設定データに含まれている“DPS1=3V,DPS2=1.5V”の情報で示す電圧値が違反条件データに含まれている印加可能な電圧値の範囲内であるか否かをチェックする。
The test
違反条件チェック部124がチェックした結果、テストプログラムの違反を検出した場合には(ステップS204のYES)、これに応じてテストプログラムの違反の内容を含む違反結果データを生成しハードウェア設定部121を介して電源チェッカ制御部110に出力する。そして、ステップS207の処理を実行する。
As a result of checking by the violation
ステップS205:テストプログラム実行部120は、ハードウェア設定部121により設定データに従ってテストヘッド部分等を設定する処理を行う。テストプログラム実行部120は、ハードウェア設定部121によりハードウェア設定記憶部123に記憶された設定データを参照し、この設定データに従ってテストヘッド部分等でDUTの各種のピンに試験信号として印加する電圧値や試験時の動作等のハードウェア上の設定を行う。
Step S205: The test
ステップS206:テストプログラム実行部120は、テストプログラムの全てのステップについて設定データのチェック、設定が行われて実行されたか否かを判定する処理を行う。テストプログラム実行部120は、ハードウェア設定部121、違反条件チェック部124によりテストプログラムの全てのステップについて設定データを生成してチェックが行われ、実行されたか否かを判定する。
Step S206: The test
テストプログラム実行部120は、判定した結果、設定データのチェック、設定が行われず実行されていないステップが存在する場合には(ステップS206のNO)、ハードウェア設定部121を制御してテストプログラムからデータを抽出すること等によりこのステップについて設定データを生成し、ステップS202以降の処理を再度実行する。
If there is a step in which the setting data is not checked or set and is not executed as a result of the determination (NO in step S206), the test
また、テストプログラム実行部120は、判定した結果、設定データのチェック、設定が行われず実行されていないステップが存在しない場合には(ステップS206のYES)、テストプログラムの全てのステップについて実行されたと判定して試験を終了する。
In addition, when the test
ステップS207:電源チェッカ制御部110は、テストプログラム実行部120から違反結果データを取得したことに応じて、テストプログラム実行部120のテストプログラムの実行を停止させ、違反が検出されたことを画面表示し、テストプログラムの修正、変更等を促すメッセージを表示する処理を行う。
Step S207: The power
以上のように、本実施の形態における半導体試験装置100では、DUTに対する実際の試験においてテストプログラム実行部120によるテストプログラムの実行中に電源チェッカ機能を実現し、電源チェッカ制御部110は、違反データ記憶部140から違反条件データを読み出し違反条件チェック部124に出力し設定する。また、違反条件チェック部124は、テストプログラムの全てのステップについて生成した設定データをハードウェア設定記憶部123から読み出して違反条件データに基づいて設定データをチェックし、テストプログラムの違反を検出する。違反を検出した場合には違反結果データを生成し、テストプログラムの実行を停止させ、違反が検出されたことを画面表示する処理を行う。
As described above, in the
このため、違反条件チェック部124がテストプログラム実行部120によってテストプログラムが実行された実際の試験時に設定データをチェックして違反を検出するので、テストプログラム内に複数の分岐が生じ、試験の回数毎にステップの分岐により実行される処理が変化しても、それらの回数毎に違反を検出することが可能となりテストプログラムの違反の未検出を防止できる。
For this reason, since the violation
また、違反が生じていた場合には即座に検出してテストプログラム実行部120によるテストプログラムの実行を停止させて、DUTに過剰な電圧値が印加されて発生する故障や破壊等のトラブルを効果的に防止することができる。更に、違反が検出されたことをディスプレイ等に画面表示するので、ユーザは画面表示された内容を見て確認しテストプログラムの違反を修正、変更等することができる。
In addition, when a violation occurs, it is detected immediately and execution of the test program by the test
〔他の実施の形態〕
上述の実施の形態において、半導体試験装置100でDUTに対する実際の試験においてテストプログラムの実行中にリアルタイムで実現される電源チェッカ機能と、従来技術における半導体試験装置200でDUTに対する実際の試験とは別にチェックを行うためのテストプログラムの実行により実現される電源チェッカ機能とをモード選択して、いずれかのモードの電源チェッカ機能を実現することが可能であっても良い。
[Other Embodiments]
In the above-described embodiment, the power checker function realized in real time during the execution of the test program in the actual test for the DUT in the
また、上述の実施の形態において、ハードウェア設定部121、違反条件チェック部124による設定データの生成やチェックの処理を行う範囲を、テストプログラムの全てのステップについて行うか、または一部のステップについて行うかを選択することが可能であっても良い。
In the above-described embodiment, the range in which the setting data is generated and checked by the
上述の実施の形態において、ステップS207で電源チェッカ制御部110は、テストプログラム実行部120から違反結果データを取得したことに応じて即座にテストプログラムの実行を停止させず、停止させるか否かを選択するメッセージを表示する処理を行っても良い。この場合には、電源チェッカ制御部110はユーザがこのメッセージに従って選択したことに応じてテストプログラムの実行を停止または継続させる。
In the above-described embodiment, in step S207, the power
ここで、継続させる際には、ユーザが選択したことに応じて違反が検出された設定データに従ってテストヘッド部分等を設定する処理を行わずにスキップさせても良い。スキップさせることによりDUTのトラブルの発生を防止しながらテストプログラムの他のステップのチェックやその実行が可能となる。 Here, when continuing, it may be skipped without performing the process of setting the test head portion or the like according to the setting data in which the violation is detected according to the selection by the user. By skipping, it is possible to check and execute other steps of the test program while preventing the occurrence of a DUT trouble.
上述の実施の形態において、コマンドラインインターフェースやグラフィカルユーザインターフェースを備えており、ステップS207で電源チェッカ制御部110が違反が検出されたことを画面表示し、テストプログラムの修正、変更等を促すメッセージを表示した際に、テストプログラムのデバッグツールと連携して、違反が検出されたステップや行にジャンプして画面表示したり、電源モジュールや各種のピンの電圧値や電圧値の遷移データのグラフ等を表示することが可能であっても良い。
In the above-described embodiment, a command line interface or a graphical user interface is provided. In step S207, the power
100,200 半導体試験装置
110,210 電源チェッカ制御部
120,220 テストプログラム実行部
121,221 ハードウェア設定部
122,222 テストプログラム記憶部
123,223 ハードウェア設定記憶部
230 設定データ記憶部
140,240 違反データ記憶部
250 結果データ記憶部
100, 200
Claims (4)
前記被試験対象に出力する電圧値に関する違反条件を含む違反条件情報を記憶する違反情報記憶部と、
前記テストプログラム実行手段によるテストプログラムの実行中に、前記違反情報記憶部に記憶された違反条件情報に基づいて、テストプログラムの違反を検出する違反チェック部と、
前記違反チェック部により違反が検出されたことに応じて、前記テストプログラム実行手段によるテストプログラムの実行を停止させるテストプログラム停止手段とを備えたことを特徴とする半導体試験装置。 A test program execution means for executing a test program for performing a test on the test object;
Violation information storage unit for storing violation condition information including violation conditions related to the voltage value output to the test target;
A violation check unit that detects a violation of the test program based on violation condition information stored in the violation information storage unit during execution of the test program by the test program execution unit;
A semiconductor test apparatus comprising: a test program stop unit that stops execution of a test program by the test program execution unit in response to a violation detected by the violation check unit.
前記試験実行部を動作させて試験を進行するためのテストプログラムを実行するテストプログラム実行手段と、
前記テストプログラムに従って前記試験実行部の設定に関する設定情報を生成する設定情報生成部と、
前記テストプログラム実行手段によるテストプログラムの実行中に、前記設定情報を用いて前記試験実行部の設定をチェックする設定チェック部と、
前記被試験対象に出力する電圧値に関する違反条件を含む違反条件情報を記憶する違反情報記憶部と、
前記テストプログラム実行手段によるテストプログラムの実行中に、前記違反情報記憶部に記憶された違反条件情報に基づいて、前記設定情報をチェックしてテストプログラムの違反を検出する違反チェック部と、
前記違反チェック部により違反が検出されたことに応じて、前記テストプログラム実行手段によるテストプログラムの実行を停止させるテストプログラム停止手段とを備えたことを特徴とする半導体試験装置。 A test execution unit having a function of performing a test on the test object;
Test program execution means for operating the test execution unit to execute a test program for proceeding with the test;
A setting information generating unit that generates setting information related to the setting of the test execution unit according to the test program;
A setting check unit that checks the setting of the test execution unit using the setting information during execution of the test program by the test program execution unit;
Violation information storage unit for storing violation condition information including violation conditions related to the voltage value output to the test target;
A violation check unit that detects the violation of the test program by checking the setting information based on the violation condition information stored in the violation information storage unit during execution of the test program by the test program execution unit;
A semiconductor test apparatus comprising: a test program stop unit that stops execution of a test program by the test program execution unit in response to a violation detected by the violation check unit.
前記違反条件情報には、前記被試験対象に対して試験信号として印加可能な電圧値の範囲に関する情報が含まれていることを特徴とする半導体試験装置。 The semiconductor test apparatus according to claim 2,
The violation condition information includes information related to a range of voltage values that can be applied as a test signal to the object to be tested.
前記違反チェック部により違反が検出されたことに応じて、違反が検出されたことを画面表示する画面表示部を更に備えていることを特徴とする半導体試験装置。 The semiconductor test apparatus according to claim 2 or 3,
A semiconductor test apparatus further comprising a screen display unit for displaying on the screen that a violation has been detected in response to the violation being detected by the violation check unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007057985A JP2008216221A (en) | 2007-03-08 | 2007-03-08 | Semiconductor test device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007057985A JP2008216221A (en) | 2007-03-08 | 2007-03-08 | Semiconductor test device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008216221A true JP2008216221A (en) | 2008-09-18 |
Family
ID=39836412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007057985A Withdrawn JP2008216221A (en) | 2007-03-08 | 2007-03-08 | Semiconductor test device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008216221A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108540238A (en) * | 2017-03-06 | 2018-09-14 | 安立股份有限公司 | Measurement device and assay method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63177079A (en) * | 1987-01-19 | 1988-07-21 | Hitachi Electronics Eng Co Ltd | Checking apparatus of ic |
JPH09171056A (en) * | 1995-12-20 | 1997-06-30 | Hitachi Ltd | Test design method and device, test method and device |
JP2000009809A (en) * | 1998-06-26 | 2000-01-14 | Advantest Corp | Ic test apparatus with wrong setting detection function |
JP2006023292A (en) * | 2004-06-09 | 2006-01-26 | Aldete Corp | Generating device, generating method, program capable of making computer to implement generating method, and recording media on which program is recorded |
-
2007
- 2007-03-08 JP JP2007057985A patent/JP2008216221A/en not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63177079A (en) * | 1987-01-19 | 1988-07-21 | Hitachi Electronics Eng Co Ltd | Checking apparatus of ic |
JPH09171056A (en) * | 1995-12-20 | 1997-06-30 | Hitachi Ltd | Test design method and device, test method and device |
JP2000009809A (en) * | 1998-06-26 | 2000-01-14 | Advantest Corp | Ic test apparatus with wrong setting detection function |
JP2006023292A (en) * | 2004-06-09 | 2006-01-26 | Aldete Corp | Generating device, generating method, program capable of making computer to implement generating method, and recording media on which program is recorded |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108540238A (en) * | 2017-03-06 | 2018-09-14 | 安立股份有限公司 | Measurement device and assay method |
JP2018148417A (en) * | 2017-03-06 | 2018-09-20 | アンリツ株式会社 | Measuring apparatus and measuring method |
CN108540238B (en) * | 2017-03-06 | 2021-07-30 | 安立股份有限公司 | Measuring apparatus and measuring method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8756460B2 (en) | Test selection based on an N-wise combinations coverage | |
US8356282B1 (en) | Integrated development environment for the development of electronic signal testing strategies | |
US20120116561A1 (en) | Program testing apparatus, method of testing a program, and program testing program | |
JP2004004051A (en) | Electronic test program capable of distinguishing result | |
CN105209925A (en) | Implementing edit and update functionality within a development environment used to compile test plans for automated semiconductor device testing | |
JP2015141539A (en) | Failure injection program | |
JP2008310663A (en) | Specification verification program, computer-readable recording medium with its program recorded thereon, specification verification device and specification verification method | |
CN110659197B (en) | Application test case generation method and device and software test system | |
CN108572895B (en) | Stability test method for automatically checking software and hardware configuration under Linux | |
US20100312541A1 (en) | Program test device and program | |
US9658939B2 (en) | Identifying a defect density | |
JP5230587B2 (en) | Ladder program program test apparatus, ladder program test method, and ladder program test program | |
US8069375B2 (en) | Cover lover | |
CN106294109B (en) | Method and device for acquiring defect code | |
JP2016164727A (en) | Test case selection device | |
CN116974537A (en) | Component-based product development method, device, computer equipment and storage medium | |
JP2008216221A (en) | Semiconductor test device | |
JP2009223714A (en) | Arithmetic circuit and failure analysis method of arithmetic circuit | |
JP2003330747A (en) | Test program emulator for semiconductor device, emulation method and operation method | |
JPH11224211A (en) | Software inspection support device | |
JP2009063477A (en) | Failure detector | |
JP2009031129A (en) | Testing device and testing method | |
JP4853998B2 (en) | Debugger device and debugging method using the debugger device | |
JP2009205314A (en) | Software verification support system and computer program having verification support function | |
JP2009181180A (en) | Inspection program, inspection method, and inspection device of program creating tool |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120906 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20130405 |