JP2008210954A - Carbon nanotube bump structure, its manufacturing method and semiconductor device using the same - Google Patents
Carbon nanotube bump structure, its manufacturing method and semiconductor device using the same Download PDFInfo
- Publication number
- JP2008210954A JP2008210954A JP2007045549A JP2007045549A JP2008210954A JP 2008210954 A JP2008210954 A JP 2008210954A JP 2007045549 A JP2007045549 A JP 2007045549A JP 2007045549 A JP2007045549 A JP 2007045549A JP 2008210954 A JP2008210954 A JP 2008210954A
- Authority
- JP
- Japan
- Prior art keywords
- carbon nanotube
- semiconductor chip
- bump
- substrate
- carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
Description
本発明は、カーボンナノチューブバンプ構造体に関し、特にチップ間或いはチップと基板間を機械的、電気的、及び／又は熱的に接続するカーボンナノチューブのバンプ構造体と、その製造方法、およびこれを用いた半導体装置に関する。 The present invention relates to a carbon nanotube bump structure, and in particular, a carbon nanotube bump structure for mechanically, electrically, and / or thermally connecting chips or between a chip and a substrate, a method for manufacturing the same, and a method for manufacturing the same. The present invention relates to a semiconductor device.
従来、半導体チップを実装基板に実装する場合、図１（ａ）に示すように、半田等の金属からなる金属バンプ１２０を用いて、実装基板１０１上の導電パッド１０２と、半導体チップ１１０上の導電パッド１１４とを、機械的及び電気的に接続していた。半導体チップ１１０の集積度が向上し、導電パッド１１４の微細化が進むと、金属バンプ１２０を流れる電流密度が増大する。電流密度が増大すると、エレクトロマイグレーションにより、金属バンプを構成している金属原子が移動し易くなる。金属原子の移動は、金属バンプ１２０の断線を引き起こす。例えば、半田バンプを用いる場合、一定の電流密度以上で電流を流し続けると、バンプ材料のＳｎ原子が容易に移動する。Ｓｎの移動によってＳｎ密度が低下した部分が生じ、この部分で断線が生じ易くなるのである。 Conventionally, when a semiconductor chip is mounted on a mounting substrate, the conductive pads 102 on the mounting substrate 101 and the semiconductor chip 110 are formed using metal bumps 120 made of metal such as solder as shown in FIG. The conductive pad 114 was mechanically and electrically connected. When the integration degree of the semiconductor chip 110 is improved and the conductive pad 114 is miniaturized, the current density flowing through the metal bump 120 increases. When the current density is increased, the metal atoms constituting the metal bump are easily moved by electromigration. The movement of metal atoms causes disconnection of the metal bump 120. For example, when solder bumps are used, Sn currents in the bump material easily move when a current is continuously applied at a certain current density or higher. A portion where the Sn density is lowered due to the movement of Sn is generated, and disconnection is likely to occur in this portion.
さらに、半田溶融接合の際に、半導体チップ１１０と実装基板１０１が高温になるが、実装後、半導体チップ１１０と実装基板１０１が室温に下がるときに、両者の熱膨張係数の相違によって応力が発生する。通常、実装基板１０１の熱膨張係数は、半導体チップ１１０の熱膨張係数の１０倍以上である。リフロー後に半導体チップ１１０と実装基板１０１が降温すると、実装基板１０１のほうが、より大きく収縮する。これにより、半導体チップ１１０に、図１の矢印Ａで示す面内方向の圧縮応力が印加される。応力が生じると、機械的に最も弱い部分に破壊が生ずる。図１の例では、金属バンプ１２０と、半導体チップ１１０のＬｏｗ−ｋ材料１１２が破壊されてしまう。なお、実装後の動作時における温度変化によっても、同様の応力が発生する。 Furthermore, the semiconductor chip 110 and the mounting substrate 101 are heated at the time of solder fusion bonding, but when the semiconductor chip 110 and the mounting substrate 101 are cooled to room temperature after mounting, stress is generated due to the difference in thermal expansion coefficient between the two. To do. Usually, the thermal expansion coefficient of the mounting substrate 101 is 10 times or more that of the semiconductor chip 110. When the temperature of the semiconductor chip 110 and the mounting substrate 101 is lowered after the reflow, the mounting substrate 101 contracts more greatly. Thereby, an in-plane compressive stress indicated by an arrow A in FIG. 1 is applied to the semiconductor chip 110. When stress is generated, fracture occurs in the mechanically weakest part. In the example of FIG. 1, the metal bumps 120 and the low-k material 112 of the semiconductor chip 110 are destroyed. A similar stress is also generated by a temperature change during operation after mounting.
半導体チップが抱える高電流密度による電極断線、応力による破壊を抑制する方法として、図１（ｂ）に示すようにバンプ電極１３０にカーボンナノチューブ（ＣＮＴ）を適用する方法が提案されている（たとえば、非特許文献１参照）。この例では、実装基板１０１上の導電パッド１０２と、半導体チップ１１０の導体パッド１１４とを、ＣＮＴバンプ電極１３０で接続している。しかし、このようなＣＮＴバンプ電極１３０では、カーボンナノチューブと金属（たとえば半導体チップ１１０上の導電パッド１１４）との間の接点接続時の接触抵抗が増大したり、バラツキが生じたりするという問題が生じる。さらに、図１（ｂ）のサークルで示すように、カーボンナノチューブの端部が広がってしまうという問題もある。 As a method for suppressing electrode disconnection due to high current density held by a semiconductor chip and breakage due to stress, a method of applying carbon nanotubes (CNT) to bump electrodes 130 as shown in FIG. 1B has been proposed (for example, Non-patent document 1). In this example, the conductive pads 102 on the mounting substrate 101 and the conductive pads 114 of the semiconductor chip 110 are connected by the CNT bump electrodes 130. However, such a CNT bump electrode 130 has a problem in that contact resistance at the time of contact connection between the carbon nanotube and the metal (for example, the conductive pad 114 on the semiconductor chip 110) increases or variation occurs. . Further, as shown by the circle in FIG. 1 (b), there is a problem that the end of the carbon nanotube expands.
一方、図１（ｃ）に示すようなカーボンナノチューブ配線１４０が提案されている（たとえば、特許文献１参照）。図示しない半導体基板１０１上に形成された絶縁膜１０４上に、Ｎｉ粒子１１５で構成される薄膜を形成し、このＮｉ粒子１１５を核としてカーボンナノチューブ（ＣＮＴ）１４１を成長させる。ＣＮＴ１４１の成長後、絶縁膜１０２上に金属膜１４２を堆積し、所定の形状にパターニングして配線１４０を形成する。この方法では、カーボンナノチューブ１４１は全体的に金属膜１４２の中に埋め込まれ固定されている。
本発明では、ＣＮＴバンプ電極における接触抵抗の増大やバラツキを抑制し、端部の広がりを解消して、安定した接続を実現することを課題とする。 An object of the present invention is to suppress an increase or variation in contact resistance in a CNT bump electrode, eliminate an end portion, and realize a stable connection.
また、ＣＮＴバンプ電極を用いた半導体装置とその製造方法の提供を課題とする。 It is another object of the present invention to provide a semiconductor device using a CNT bump electrode and a manufacturing method thereof.
上記課題を実現するために、たとえば半導体チップ同士、或いは半導体チップと実装基板等の接続に、カーボンナノチューブバンプ構造体を用いる。カーボンナノチューブバンプ構造体において、カーボンナノチューブの一端側は、Ａｕ等の金属で選択的に被覆される。なお、本明細書および特許請求の範囲で「カーボンナノチューブ」という場合は、単層カーボンナノチューブや多層カーボンナノチューブに代表される繊維状のカーボンナノ材料の他、カーボンナノホーンやフラーレンに代表される粒子状のカーボンナノ材料も含むものとする。また、「カーボンナノチューブ」というときは、カーボンナノチューブ束をも意味するものとする。 In order to realize the above-mentioned problem, for example, a carbon nanotube bump structure is used for connecting between semiconductor chips or between a semiconductor chip and a mounting substrate. In the carbon nanotube bump structure, one end side of the carbon nanotube is selectively covered with a metal such as Au. In the present specification and claims, the term “carbon nanotube” refers to a fibrous carbon nanomaterial typified by single-walled carbon nanotubes and multi-walled carbon nanotubes, as well as particulate shapes typified by carbon nanohorns and fullerenes. The carbon nanomaterials are also included. The term “carbon nanotube” also means a carbon nanotube bundle.
具体的には、第１の側面では、カーボンナノチューブバンプ構造体を提供する。カーボンナノチューブバンプ構造体は、カーボンナノチューブと、前記カーボンナノチューブの一端側を選択的に被覆する金属被覆部と、を有する。 Specifically, in a first aspect, a carbon nanotube bump structure is provided. The carbon nanotube bump structure includes a carbon nanotube and a metal covering portion that selectively covers one end side of the carbon nanotube.
第２の側面では、このようなカーボンナノチューブバンプ構造体を用いた半導体装置を提供する。半導体装置は、
（ａ）半導体チップと、
（ｂ）前記半導体チップを任意の基板に接続するカーボンナノチューブバンプ電極と、
を有し、前記カーボンナノチューブバンプ電極は、カーボンナノチューブと、前記カーボンナノチューブの一端側を選択的に被覆する金属被覆部と、を有し、前記金属被覆部は、前記半導体チップ又は前記基板のいずれか一方に接続される。
In a second aspect, a semiconductor device using such a carbon nanotube bump structure is provided. Semiconductor devices
(A) a semiconductor chip;
(B) a carbon nanotube bump electrode for connecting the semiconductor chip to an arbitrary substrate;
The carbon nanotube bump electrode has a carbon nanotube and a metal coating portion that selectively covers one end side of the carbon nanotube, and the metal coating portion is either the semiconductor chip or the substrate. Connected to either.
第３の側面では、半導体装置は、
（ａ）半導体チップと、
（ｂ）ヒートシンクと、
（ｃ）前記半導体チップとヒートシンクとの間に挿入されるカーボンナノチューブバンプ構造体と、
を有し、前記カーボンナノチューブバンプ構造体は、カーボンナノチューブと、前記半導体チップ又はヒートシンクのいずれか一方の側で、前記カーボンナノチューブの端部を選択的に被覆する金属被覆膜と、を有する。
In the third aspect, the semiconductor device comprises:
(A) a semiconductor chip;
(B) a heat sink;
(C) a carbon nanotube bump structure inserted between the semiconductor chip and the heat sink;
The carbon nanotube bump structure includes a carbon nanotube and a metal coating film that selectively covers an end of the carbon nanotube on one side of the semiconductor chip or the heat sink.
第４の側面では、カーボンナノチューブバンプ構造の製造方法を提供する。この方法は、
（ａ）基板上の所定の箇所でカーボンナノチューブを成長し、
（ｂ）前記カーボンナノチューブの成長端の疎水性を低減し、
（ｃ）前記成長端の疎水性が低減されたカーボンナノチューブにメッキ処理を施すことによって、前記成長端を選択的に金属被覆する
工程を含む。
In a fourth aspect, a method for manufacturing a carbon nanotube bump structure is provided. This method
(A) growing carbon nanotubes at predetermined locations on the substrate;
(B) reducing the hydrophobicity of the growth edge of the carbon nanotube,
(C) including a step of selectively metallizing the growth edge by plating the carbon nanotubes with reduced hydrophobicity at the growth edge.
良好な実施例では、前記疎水性の低減は、前記成長端を真空紫外照射する工程を含む。また、別の例では、前記疎水性の低減は、前記カーボンナノチューブの成長端をグラファイト化する工程を含む。 In a preferred embodiment, the hydrophobicity reduction includes a step of irradiating the growth edge with vacuum ultraviolet light. In another example, the hydrophobicity reduction includes graphitizing a growth end of the carbon nanotube.
上述した構成のＣＮＴバンプ構造体により、電気的、機械的、熱的に安定した接続が実現される。その結果、これを利用した半導体装置で高電流密度に対する耐性が向上し、応力破壊を防止することができる。 Electrically, mechanically, and thermally stable connection is realized by the CNT bump structure configured as described above. As a result, the resistance against high current density is improved in a semiconductor device using this, and stress breakdown can be prevented.
図２は、本発明のカーボンナノチューブバンプ構造体の一例として、カーボンナノチューブ（ＣＮＴ）バンプ電極２０を用いた半導体装置を示す概略図である。ＣＮＴバンプ電極２０は、半導体チップ１０と実装基板１とを電気的に接続する。半導体チップ１０は、たとえばシリコン基板１１に形成されたＬｏｗ−ｋ材料の絶縁層１２を有する。図示はしないが、シリコン基板１１上には種々の素子が形成され、絶縁層１２には１層以上の配線が形成されている。 FIG. 2 is a schematic view showing a semiconductor device using a carbon nanotube (CNT) bump electrode 20 as an example of the carbon nanotube bump structure of the present invention. The CNT bump electrode 20 electrically connects the semiconductor chip 10 and the mounting substrate 1. The semiconductor chip 10 has an insulating layer 12 made of, for example, a low-k material formed on a silicon substrate 11. Although not shown, various elements are formed on the silicon substrate 11, and one or more wirings are formed on the insulating layer 12.
半導体チップ１０には、接続用の導電パッド１４が形成されている。一方、実装基板１上にも、接続用の導電パッド２が形成されている。半導体チップ１０の導電パッド１４と、実装基板１の導電パッド２を接続するＣＮＴバンプ電極２０は、束状に延びるカーボンナノチューブ２１と、このカーボンナノチューブ（カーボンナノチューブ束）２１の一端側を選択的に被覆する金属被覆部２５を含む。 A conductive pad 14 for connection is formed on the semiconductor chip 10. On the other hand, a conductive pad 2 for connection is also formed on the mounting substrate 1. The CNT bump electrode 20 that connects the conductive pad 14 of the semiconductor chip 10 and the conductive pad 2 of the mounting substrate 1 selectively includes a carbon nanotube 21 extending in a bundle shape and one end side of the carbon nanotube (carbon nanotube bundle) 21. The metal coating | coated part 25 to coat | cover is included.
この構成では、金属で被覆されたカーボンナノチューブ２１の先端が、対応する導電パッド１４に接触することにより、接触抵抗のバラツキのない良好な電気的接続が確保される。ＣＮＴバンプ電極２０全体が金属で固められているのではなく、先端部でのみ導電パッド１４に接触しているので、実装基板１から半導体チップ１０を容易に取り外すことができる。また、カーボンナノチューブ２１の先端が金属被覆部２５で被覆されているので、接点接続時のカーボンナノチューブ２１の広がりによる電気的不具合も解消できる。 In this configuration, the tips of the carbon nanotubes 21 coated with metal come into contact with the corresponding conductive pads 14, thereby ensuring good electrical connection without variation in contact resistance. The entire CNT bump electrode 20 is not hardened with metal, but is in contact with the conductive pad 14 only at the tip, so that the semiconductor chip 10 can be easily removed from the mounting substrate 1. Moreover, since the tip of the carbon nanotube 21 is covered with the metal coating portion 25, an electrical problem due to the spread of the carbon nanotube 21 at the time of contact connection can be solved.
カーボンナノチューブ２１自体は非常に抵抗が低く、高電流密度に対する耐性が高いうえに、半導体チップ１０と基板１の熱膨張係数の相違に起因する応力を吸収することができる。また、カーボンナノチューブ２１が有する撓み性とその復元力により、チップ間、あるいはチップと実装基板の間の電気的な接続を確実にすることができる。このような低抵抗ＣＮＴバンプ電極２０を用いた半導体チップ１０の実装は、後述するように、ＬＳＩモジュールの実装、高出力・高周波電力増幅器の実装など、多岐にわたって応用することができる。 The carbon nanotube 21 itself has a very low resistance, a high resistance against a high current density, and can absorb stress resulting from a difference in thermal expansion coefficient between the semiconductor chip 10 and the substrate 1. Further, the electrical connection between the chips or between the chip and the mounting substrate can be ensured by the flexibility and the restoring force of the carbon nanotube 21. The mounting of the semiconductor chip 10 using such a low-resistance CNT bump electrode 20 can be applied in various ways such as mounting of an LSI module and mounting of a high output / high frequency power amplifier, as will be described later.
図３は、本発明の第１実施形態のＣＮＴバンプ電極の製造工程図である。まず、図３（ａ）に示すように、実装基板１上に、５ｎｍのＴｉ膜、５０nmのＰｔ膜および３００nmのＡｕ膜を順次蒸着する。続いて所定の形状のレジストパターン（不図示）を形成し、これをマスクとして積層された金属膜を加工して、実装基板１の導電パッド（電極パッド）２を形成する。いったん、レジストマスクを剥離し、再度レジストパターンを形成して、スパッタ法により、厚さが、例えば５ｎｍのＴｉＮ膜と１ｎｍのＣｏ膜をカーボンナノチューブ成長用の触媒として順次体積させる。レジストパターンを除去することによって、導電パッド２上に所定のパターンの触媒５が形成される。 FIG. 3 is a manufacturing process diagram of the CNT bump electrode according to the first embodiment of the present invention. First, as shown in FIG. 3A, a 5 nm Ti film, a 50 nm Pt film, and a 300 nm Au film are sequentially deposited on the mounting substrate 1. Subsequently, a resist pattern (not shown) having a predetermined shape is formed, and using this as a mask, the laminated metal film is processed to form a conductive pad (electrode pad) 2 of the mounting substrate 1. Once the resist mask is peeled off, a resist pattern is formed again, and by sputtering, a TiN film having a thickness of, for example, 5 nm and a Co film having a thickness of 1 nm are sequentially volumed as a catalyst for carbon nanotube growth. By removing the resist pattern, a predetermined pattern of the catalyst 5 is formed on the conductive pad 2.
次に、図３（ｂ）に示すように、ＣＶＤ法によりカーボンナノチューブ（ＣＮＴ）２１を成長する。成長条件の例として、プロセスガスとしてアセチレン（Ｃ2Ｈ2）ガスを用い、キャリアガスとしてＡｒガスもしくは水素ガスを用い、１００Ｐａの圧力、６００℃の成長温度とする。カーボンナノチューブ２１の長さは、成長時間によって制御することができ、たとえば、上記の条件では１μｍ／ｍｉｎの成長レートとなり、１０分程度の処理を行って１０μｍの長さに成長する。本実施形態のように、触媒５にＴｉＮ／Ｃｏを用いた場合は、カーボンナノチューブ２１の先端が局所的にグラファイト構造２２になる。 Next, as shown in FIG. 3B, carbon nanotubes (CNT) 21 are grown by the CVD method. As an example of the growth conditions, acetylene (C2H2) gas is used as the process gas, Ar gas or hydrogen gas is used as the carrier gas, the pressure is 100 Pa, and the growth temperature is 600 ° C. The length of the carbon nanotube 21 can be controlled by the growth time. For example, under the above conditions, the growth rate is 1 μm / min, and the growth is performed to a length of 10 μm by performing a treatment for about 10 minutes. When TiN / Co is used for the catalyst 5 as in this embodiment, the tip of the carbon nanotube 21 locally becomes the graphite structure 22.
次に、図３（ｃ）に示すように、電解メッキによりカーボンナノチューブ２１の先端にのみ金属被覆部２５を形成する。この例では、Ａｕメッキを施す。カーボンナノチューブ２１は通常、グラファイト２２よりも疎水性が強いため、電解メッキを行うと、カーボンナノチューブ２１の先端のグラファイト構造２２にのみ、選択的にメッキが形成され、先端部のみが金属で被覆された構造が実現される。これによって、ＣＮＴバンプ電極２０が出来上がる。なお、図３（ｃ）では、説明の便宜上、グラファイト２２の上部表面のみに金属被覆部２５が形成されるかのように描かれているが、実際はグラファイト２２の側面にも金属被覆部２５で覆われる。 Next, as shown in FIG. 3C, a metal coating 25 is formed only at the tip of the carbon nanotube 21 by electrolytic plating. In this example, Au plating is performed. Since the carbon nanotubes 21 are generally more hydrophobic than the graphite 22, when electrolytic plating is performed, plating is selectively formed only on the graphite structure 22 at the tip of the carbon nanotube 21, and only the tip is covered with metal. The structure is realized. Thereby, the CNT bump electrode 20 is completed. In FIG. 3C, for convenience of explanation, the metal coating portion 25 is drawn only on the upper surface of the graphite 22, but actually, the metal coating portion 25 is also formed on the side surface of the graphite 22. Covered.
最後に、図３（ｄ）に示すように、表面に導電パッド（電極パッド）１４が形成されたＬＳＩチップ１０を、ＣＮＴバンプ電極２０に対してフリップ接合する。図示しないが、この後にパッケージング工程を経て半導体装置が完成する。 Finally, as shown in FIG. 3 (d), the LSI chip 10 with the conductive pads (electrode pads) 14 formed on the surface is flip-bonded to the CNT bump electrodes 20. Although not shown, the semiconductor device is completed through a packaging process.
図４は、本発明の第２実施形態のＣＮＴバンプ電極の製造工程図である。まず、図４（ａ）において、図３（ａ）と同様にして、実装基板１上に、導電パッド（電極パッド）２を形成し、導電パッド２上に、触媒５を形成する。第２実施形態では、触媒５として５ｎｍのＡｌ膜と２ｎｍのＦｅ膜の積層を用いる。 FIG. 4 is a manufacturing process diagram of the CNT bump electrode according to the second embodiment of the present invention. First, in FIG. 4A, the conductive pad (electrode pad) 2 is formed on the mounting substrate 1 and the catalyst 5 is formed on the conductive pad 2 in the same manner as in FIG. In the second embodiment, a 5 nm Al film and a 2 nm Fe film are stacked as the catalyst 5.
次に、図４（ｂ）に示すように、触媒５からカーボンナノチューブ２１を成長する。Ａｌ／Ｆｅ触媒５を用いた場合、図３と異なり、先端がつながっていないカーボンナノチューブ束が形成される。 Next, as shown in FIG. 4B, carbon nanotubes 21 are grown from the catalyst 5. When the Al / Fe catalyst 5 is used, unlike FIG. 3, a carbon nanotube bundle in which the tips are not connected is formed.
次に、図４（ｃ）に示すように、メッキの前工程として、ＶＵＶ（真空紫外光）照射を行う。図４（ｂ）のように先端がつがなっていないカーボンナノチューブ２１にそのまま電解メッキを行うと、カーボンナノチューブ２１の先端と側面部で、メッキの選択比が得られない。そこで、メッキの前工程でＶＵＶ処理を行って、金属メッキに対する選択比を持たせる。すなわち、カーボン原子どうしの結合は、カーボンナノチューブ２１の先端部では側面に比較して弱いので、ＶＵＶ処理により、先端部分のカーボン原子間の結合を選択的に切断する。その結果、カーボンナノチューブ２１の先端部において、メッキ液に対する疎水性が弱まるのである。 Next, as shown in FIG. 4C, VUV (vacuum ultraviolet light) irradiation is performed as a pre-process for plating. When electrolytic plating is directly performed on the carbon nanotubes 21 whose ends are not connected as shown in FIG. 4B, the plating selectivity cannot be obtained between the ends and the side portions of the carbon nanotubes 21. Therefore, a VUV process is performed in the pre-plating process to provide a selection ratio with respect to metal plating. That is, since the bonds between the carbon atoms are weaker at the tip of the carbon nanotube 21 than at the side, the bonds between the carbon atoms at the tip are selectively cut by VUV treatment. As a result, the hydrophobicity with respect to the plating solution is weakened at the tip of the carbon nanotube 21.
次に、図４（ｄ）に示すように、電解メッキを行う。上述のように、ＶＵＶ処理により原子間結合が切れて疎水性が弱まった（メッキ液に対する親水性が相対的に高まった）カーボンナノチューブ２１の先端に、選択的にメッキ被膜が形成され、金属被覆部２５が形成される。これにより、先端が終端されたＣＮＴバンプ電極２０が出来上がる。 Next, as shown in FIG. 4D, electrolytic plating is performed. As described above, the plating film is selectively formed on the tip of the carbon nanotube 21 in which the interatomic bond is broken by the VUV treatment and the hydrophobicity is weakened (the hydrophilicity with respect to the plating solution is relatively increased). Part 25 is formed. As a result, the CNT bump electrode 20 with its tip terminated is completed.
最後に、図４（ｅ）に示すように、表面に導電パッド（電極パッド）１４が形成されたＬＳＩチップ１０を、ＣＮＴバンプ電極２０に対してフリップ接合する。この後、図示しないパッケージングにより、半導体装置が完成する。 Finally, as shown in FIG. 4 (e), the LSI chip 10 with the conductive pads (electrode pads) 14 formed on the surface is flip-bonded to the CNT bump electrodes 20. Thereafter, the semiconductor device is completed by packaging (not shown).
図５は、図３（ｂ）および図３（ｃ）の工程に対応するＳＥＭ写真である。図５（ｂ）は図３（ｂ）の工程に対応し、電解メッキを行う前の状態である。バンプ状に成長したカーボンナノチューブ２１の先端部に、グラファイト構造２２が形成されている。図５（ｃ）は図３（ｃ）の工程に対応し、電解メッキにより、カーボンナノチューブ２１の先端部分にだけ選択的に金属被膜部２５が形成された様子が確認される。 FIG. 5 is an SEM photograph corresponding to the steps of FIGS. 3B and 3C. FIG. 5B corresponds to the step of FIG. 3B, and shows a state before electrolytic plating. A graphite structure 22 is formed at the tip of the carbon nanotube 21 grown in a bump shape. FIG. 5C corresponds to the process of FIG. 3C, and it is confirmed that the metal coating portion 25 is selectively formed only at the tip portion of the carbon nanotube 21 by electrolytic plating.
このようなＣＮＴバンプ電極２０は、抵抗が非常に低いので高電流密度に耐えることができる。また、先端部のみに金属被覆部２５を有するので、応力を吸収し、かつカーボンナノチューブ２１の広がりや接触抵抗のバラツキを解消することができる。その結果、電気特性を維持しつつ、応力破壊を抑制した半導体チップの実装が実現される。 Such a CNT bump electrode 20 has a very low resistance and can withstand a high current density. In addition, since the metal covering portion 25 is provided only at the tip portion, stress can be absorbed and the spread of the carbon nanotubes 21 and variations in contact resistance can be eliminated. As a result, it is possible to realize the mounting of the semiconductor chip that suppresses stress breakdown while maintaining the electrical characteristics.
なお、製造の容易性から、第１および第２の実施形態では、実装基板１側の導電パッド２上にカーボンナノチューブ２１を成長させたが、半導体チップ１０側の導電パッド１４上にカーボンナノチューブ２１を成長させてもよい。この場合は、金属被覆部２５で終端された側の端部が、実装基板１の導電パッド２と接続されることになる。 For ease of manufacturing, in the first and second embodiments, the carbon nanotubes 21 are grown on the conductive pads 2 on the mounting substrate 1 side. However, the carbon nanotubes 21 are formed on the conductive pads 14 on the semiconductor chip 10 side. May be grown. In this case, the end portion on the side terminated with the metal covering portion 25 is connected to the conductive pad 2 of the mounting substrate 1.
図６は、本発明を高出力・高周波電力増幅器のカーボンナノチューブ放熱バンプに適用
した例を示す。図６（ａ）に示すように、パッケージキャップ３０の内側にカーボンナノチューブバンプ３１を形成し、先端部に金属皮膜部３２を設ける。図６（ｂ）のように、このパッケージキャップ３０で、パッケージ４０を封止する。図６（ｃ）は、封止された半導体装置の概略断面図である。パッケージキャップ３０に形成されたカーボンナノチューブバンプ３１は、金属被覆部３２を介して、発熱源であるフリップチップ増幅器（アンプチップ）４５の一方の面に接続されている。フリップチップ増幅器４５の他方の面は、図２に示す構造のＣＮＴバンプ電極２０により、ＡｌＮ基板４１に接続されている。この構成では、カーボンナノチューブバンプ３１とＣＮＴバンプ電極２０は、ＣＮＴ放熱バンプとして機能する。このような構成により、実装されるアンプチップ４５の両面から熱を逃がすことができる。
FIG. 6 shows an example in which the present invention is applied to a carbon nanotube heat dissipation bump of a high output / high frequency power amplifier. As shown in FIG. 6A, a carbon nanotube bump 31 is formed inside the package cap 30, and a metal film portion 32 is provided at the tip. The package 40 is sealed with the package cap 30 as shown in FIG. FIG. 6C is a schematic cross-sectional view of the sealed semiconductor device. The carbon nanotube bump 31 formed on the package cap 30 is connected to one surface of a flip chip amplifier (amplifier chip) 45 which is a heat source via a metal covering portion 32. The other surface of the flip chip amplifier 45 is connected to the AlN substrate 41 by the CNT bump electrode 20 having the structure shown in FIG. In this configuration, the carbon nanotube bump 31 and the CNT bump electrode 20 function as CNT heat dissipation bumps. With such a configuration, heat can be released from both surfaces of the mounted amplifier chip 45.
なお、パッケージキャップ３０側のＣＮＴ放熱バンプ３１は、熱を逃がすことが主目的であって、接触抵抗のばらつきやＣＮＴ３１の広がりは問題とならないので、金属被覆部３２を省略してもよい。一方、アンプチップ４５とＡｌＮ基板４１との間の接続は、ＡｌＮ基板が実装用の配線基板である場合は、接触抵抗のバラツキや接続部でのＣＮＴの広がりを抑えるために、金属被覆部２５を有するＣＮＴバンプ電極２０（図２参照）を用いるが、ＡｌＮ基板４１がもっぱらヒートシンクとして機能する場合は、先端の金属被覆部２５を省略してもよい。 The main purpose of the CNT heat radiation bump 31 on the package cap 30 side is to release heat, and variations in contact resistance and spread of the CNT 31 are not a problem. Therefore, the metal covering portion 32 may be omitted. On the other hand, the connection between the amplifier chip 45 and the AlN substrate 41 is, in the case where the AlN substrate is a wiring substrate for mounting, in order to suppress variations in contact resistance and spread of CNT at the connection portion, the metal covering portion 25. CNT bump electrode 20 (see FIG. 2) is used, but when the AlN substrate 41 functions exclusively as a heat sink, the metal coating portion 25 at the tip may be omitted.
このように、本発明のカーボンナノチューブバンプ構造体は、半導体ＬＳＩチップの実装や、高出力・高周波電力増幅器の実装に、好適に適用される。 As described above, the carbon nanotube bump structure of the present invention is suitably applied to mounting of a semiconductor LSI chip and high power / high frequency power amplifier.
最後に、以上の説明に関して、以下の付記を開示する。
（付記１）
カーボンナノチューブと、
前記カーボンナノチューブの一端側を選択的に被覆する金属被覆部と
で構成されるカーボンナノチューブバンプ構造体。
（付記２）
半導体チップと、
前記半導体チップを任意の基板に接続するカーボンナノチューブバンプ電極と
を有し、前記カーボンナノチューブバンプ電極は、
カーボンナノチューブと
前記カーボンナノチューブの一端側を選択的に被覆する金属被覆部と
を有し、前記金属被覆部は、前記半導体チップ又は前記基板のいずれか一方に接続されることを特徴とする半導体装置。
（付記３）
半導体チップと、
ヒートシンクと、
前記半導体チップとヒートシンクとの間に挿入されるカーボンナノチューブバンプ構造体と、
を有し、前記カーボンナノチューブバンプ構造体は、
カーボンナノチューブと、
前記半導体チップ又はヒートシンクのいずれか一方の側で、前記カーボンナノチューブの端部を選択的に被覆する金属被覆膜と
を有することを特徴とする半導体装置。
（付記４）
基板上の所定の箇所でカーボンナノチューブを成長し、
前記カーボンナノチューブの成長端の疎水性を低減し、
前記成長端の疎水性が低減されたカーボンナノチューブにメッキ処理を施すことによって、前記成長端を選択的に金属被覆する
ことを特徴とするカーボンナノチューブ構造の製造方法。
（付記５）
前記疎水性の低減は、前記成長端を真空紫外照射する工程
を含むことを特徴とする付記４に記載のカーボンナノチューブバンプ構造体の製造方法。
（付記６）
前記疎水性の低減は、前記カーボンナノチューブの成長端をグラファイト化する工程、
を含むことを特徴とする付記４に記載のカーボンナノチューブバンプ構造体の製造方法。
（付記７）
前記基板上に所定の箇所にＴｉＮ／Ｃｏ触媒を形成する工程
をさらに含み、前記疎水性の低減工程は、前記カーボンナノチューブの成長端のグラファイト化を含むことを特徴とする付記４に記載のカーボンナノチューブバンプ構造体の製造方法。
（付記８）
基板上の所定の箇所にカーボンナノチューブを成長し、
前記カーボンナノチューブの成長端を終端する金属被覆部を形成し、
前記金属被覆部に対して半導体チップをフリップ接合する
工程を含むことを特徴とする半導体装置の製造方法。
（付記９）
前記基板は、配線実装基板であることを特徴とする付記８に記載の半導体装置の製造方法。
（付記１０）
前記基板は、ヒートシンク基板であることを特徴とする付記８に記載の半導体装置の製造方法。
Finally, the following notes are disclosed regarding the above description.
(Appendix 1)
Carbon nanotubes,
A carbon nanotube bump structure including a metal coating portion that selectively covers one end side of the carbon nanotube.
(Appendix 2)
A semiconductor chip;
A carbon nanotube bump electrode for connecting the semiconductor chip to an arbitrary substrate, the carbon nanotube bump electrode,
A semiconductor device comprising: a carbon nanotube; and a metal coating portion that selectively covers one end side of the carbon nanotube, wherein the metal coating portion is connected to either the semiconductor chip or the substrate. .
(Appendix 3)
A semiconductor chip;
A heat sink,
A carbon nanotube bump structure inserted between the semiconductor chip and the heat sink;
The carbon nanotube bump structure has
Carbon nanotubes,
A semiconductor device comprising: a metal coating film that selectively covers an end of the carbon nanotube on one side of the semiconductor chip or the heat sink.
(Appendix 4)
Grow carbon nanotubes in place on the substrate,
Reducing the hydrophobicity of the growth end of the carbon nanotube,
A method for producing a carbon nanotube structure, wherein the growth end is selectively metallized by plating the carbon nanotube with reduced hydrophobicity at the growth end.
(Appendix 5)
The method for producing a carbon nanotube bump structure according to appendix 4, wherein the hydrophobicity reduction includes a step of irradiating the growth edge with vacuum ultraviolet rays.
(Appendix 6)
The reduction of the hydrophobicity is a step of graphitizing the growth end of the carbon nanotube,
The method for producing a carbon nanotube bump structure according to supplementary note 4, characterized by comprising:
(Appendix 7)
The carbon according to claim 4, further comprising a step of forming a TiN / Co catalyst at a predetermined location on the substrate, wherein the step of reducing hydrophobicity includes graphitization of a growth end of the carbon nanotube. Manufacturing method of nanotube bump structure.
(Appendix 8)
Grow carbon nanotubes in place on the substrate,
Forming a metal coating that terminates the growth edge of the carbon nanotube;
A method of manufacturing a semiconductor device, comprising a step of flip bonding a semiconductor chip to the metal cover.
(Appendix 9)
9. The method of manufacturing a semiconductor device according to appendix 8, wherein the substrate is a wiring mounting substrate.
(Appendix 10)
9. The method of manufacturing a semiconductor device according to appendix 8, wherein the substrate is a heat sink substrate.
１ 実装基板
２、１４ 導電パッド
５ 触媒
１０ 半導体チップ（ＬＳＩチップ）
２０ ＣＮＴバンプ電極
２１、３１ カーボンナノチューブ
２２ グラファイト構造
２５ 金属被覆部
４１ ＡｌＮ基板（ヒートシンク）
DESCRIPTION OF SYMBOLS 1 Mounting substrate 2, 14 Conductive pad 5 Catalyst 10 Semiconductor chip (LSI chip)
20 CNT bump electrodes 21, 31 Carbon nanotubes 22 Graphite structure 25 Metal coating 41 AlN substrate (heat sink)
Claims (6)
前記カーボンナノチューブの一端側を選択的に被覆する金属被覆部と
で構成されるカーボンナノチューブバンプ構造体。 Carbon nanotubes,
A carbon nanotube bump structure including a metal coating portion that selectively covers one end side of the carbon nanotube.
前記半導体チップを任意の基板に接続するカーボンナノチューブバンプ電極と
を有し、前記カーボンナノチューブバンプ電極は、
カーボンナノチューブと
前記カーボンナノチューブの一端側を選択的に被覆する金属被覆部と
を有し、前記金属被覆部は、前記半導体チップ又は前記基板のいずれか一方に接続されることを特徴とする半導体装置。 A semiconductor chip;
A carbon nanotube bump electrode for connecting the semiconductor chip to an arbitrary substrate, the carbon nanotube bump electrode,
A semiconductor device comprising: a carbon nanotube; and a metal coating portion that selectively covers one end side of the carbon nanotube, wherein the metal coating portion is connected to either the semiconductor chip or the substrate. .
ヒートシンクと、
前記半導体チップとヒートシンクとの間に挿入されるカーボンナノチューブバンプ構造体と、
を有し、前記カーボンナノチューブバンプ構造体は、
カーボンナノチューブと、
前記半導体チップ又はヒートシンクのいずれか一方の側で、前記カーボンナノチューブの端部を選択的に被覆する金属被覆膜と
を有することを特徴とする半導体装置。 A semiconductor chip;
A heat sink,
A carbon nanotube bump structure inserted between the semiconductor chip and the heat sink;
The carbon nanotube bump structure has
Carbon nanotubes,
A semiconductor device comprising: a metal coating film that selectively covers an end of the carbon nanotube on one side of the semiconductor chip or the heat sink.
前記カーボンナノチューブの成長端の疎水性を低減し、
前記成長端の疎水性が低減されたカーボンナノチューブにメッキ処理を施すことによって、前記成長端を選択的に金属被覆する
ことを特徴とするカーボンナノチューブ構造の製造方法。 Grow carbon nanotubes in place on the substrate,
Reducing the hydrophobicity of the growth end of the carbon nanotube,
A method for producing a carbon nanotube structure, wherein the growth end is selectively metallized by plating the carbon nanotube with reduced hydrophobicity at the growth end.
を含むことを特徴とする請求項４に記載のカーボンナノチューブバンプ構造体の製造方法。 The method of manufacturing a carbon nanotube bump structure according to claim 4, wherein the reduction in hydrophobicity includes a step of irradiating the growth edge with vacuum ultraviolet rays.
を含むことを特徴とする請求項４に記載のカーボンナノチューブバンプ構造体の製造方法。 The method of manufacturing a carbon nanotube bump structure according to claim 4, wherein the reduction in hydrophobicity includes a step of graphitizing a growth end of the carbon nanotube.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007045549A JP2008210954A (en) | 2007-02-26 | 2007-02-26 | Carbon nanotube bump structure, its manufacturing method and semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007045549A JP2008210954A (en) | 2007-02-26 | 2007-02-26 | Carbon nanotube bump structure, its manufacturing method and semiconductor device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008210954A true JP2008210954A (en) | 2008-09-11 |
Family
ID=39787016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007045549A Pending JP2008210954A (en) | 2007-02-26 | 2007-02-26 | Carbon nanotube bump structure, its manufacturing method and semiconductor device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008210954A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010023720A1 (en) * | 2008-08-25 | 2010-03-04 | 株式会社 東芝 | Structure, electronic device, and method of forming structure |
| WO2010090055A1 (en) * | 2009-02-05 | 2010-08-12 | 株式会社村田製作所 | Electrode connection structure and method for manufacturing the same |
| JP2011119539A (en) * | 2009-12-04 | 2011-06-16 | Fujitsu Ltd | Bump structure and method of manufacturing the same, and electronic apparatus and method of manufacturing the same |
| JP2011122843A (en) * | 2009-12-08 | 2011-06-23 | Japan Electronic Materials Corp | Probe and probe card |
| US8130500B2 (en) | 2009-10-20 | 2012-03-06 | Shinko Electric Industries Co., Ltd. | Thermal conductive member, manufacturing method of the thermal conductive member, heat radiating component, and semiconductor package |
| JP2012049268A (en) * | 2010-08-25 | 2012-03-08 | Toshiba Corp | Method for manufacturing semiconductor substrate |
| US20120119359A1 (en) * | 2010-11-17 | 2012-05-17 | Samsung Electronics Co., Ltd. | Bump structure and semiconductor package having the bump structure |
| JP2012129338A (en) * | 2010-12-15 | 2012-07-05 | Fujitsu Ltd | Semiconductor device and semiconductor device manufacturing method |
| JP2014230010A (en) * | 2013-05-21 | 2014-12-08 | 株式会社ニコン | Solid-state imaging apparatus and electronic camera |
| WO2017192096A1 (en) * | 2016-05-06 | 2017-11-09 | Smoltek Ab | Assembly platform |
| US10369667B2 (en) | 2012-03-05 | 2019-08-06 | Namics Corporation | Sintered body made from silver fine particles |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141633A (en) * | 2000-10-25 | 2002-05-17 | Lucent Technol Inc | Article comprising vertically nano-interconnected circuit device and method for making the same |
| JP2004528727A (en) * | 2001-06-06 | 2004-09-16 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Electronic chip and electronic chip structure |
| JP2006108377A (en) * | 2004-10-05 | 2006-04-20 | Fujitsu Ltd | Carbon nanotube structure, semiconductor device and semiconductor package |
| WO2006098026A1 (en) * | 2005-03-17 | 2006-09-21 | Fujitsu Limited | Connecting mechanism, semiconductor package and method for manufacturing such semiconductor package |
| JP2006339552A (en) * | 2005-06-06 | 2006-12-14 | Fujitsu Ltd | Electric connection structure, manufacturing method thereof, and semiconductor integrated circuit device |
-
2007
- 2007-02-26 JP JP2007045549A patent/JP2008210954A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141633A (en) * | 2000-10-25 | 2002-05-17 | Lucent Technol Inc | Article comprising vertically nano-interconnected circuit device and method for making the same |
| JP2004528727A (en) * | 2001-06-06 | 2004-09-16 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Electronic chip and electronic chip structure |
| JP2006108377A (en) * | 2004-10-05 | 2006-04-20 | Fujitsu Ltd | Carbon nanotube structure, semiconductor device and semiconductor package |
| WO2006098026A1 (en) * | 2005-03-17 | 2006-09-21 | Fujitsu Limited | Connecting mechanism, semiconductor package and method for manufacturing such semiconductor package |
| JP2006339552A (en) * | 2005-06-06 | 2006-12-14 | Fujitsu Ltd | Electric connection structure, manufacturing method thereof, and semiconductor integrated circuit device |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8350160B2 (en) | 2008-08-25 | 2013-01-08 | Kabushiki Kaisha Toshiba | Structure, electronic device, and method for fabricating a structure |
| WO2010023720A1 (en) * | 2008-08-25 | 2010-03-04 | 株式会社 東芝 | Structure, electronic device, and method of forming structure |
| WO2010090055A1 (en) * | 2009-02-05 | 2010-08-12 | 株式会社村田製作所 | Electrode connection structure and method for manufacturing the same |
| JP5625915B2 (en) * | 2009-02-05 | 2014-11-19 | 株式会社村田製作所 | Electrode bonding structure and manufacturing method thereof |
| US8130500B2 (en) | 2009-10-20 | 2012-03-06 | Shinko Electric Industries Co., Ltd. | Thermal conductive member, manufacturing method of the thermal conductive member, heat radiating component, and semiconductor package |
| JP2011119539A (en) * | 2009-12-04 | 2011-06-16 | Fujitsu Ltd | Bump structure and method of manufacturing the same, and electronic apparatus and method of manufacturing the same |
| JP2011122843A (en) * | 2009-12-08 | 2011-06-23 | Japan Electronic Materials Corp | Probe and probe card |
| JP2012049268A (en) * | 2010-08-25 | 2012-03-08 | Toshiba Corp | Method for manufacturing semiconductor substrate |
| US8643179B2 (en) * | 2010-11-17 | 2014-02-04 | Samsung Electronics Co., Ltd. | Bump structure including nano-wires and a body connecting ends of the nano-wires, semiconductor package having the bump structure and method of manufacturing the semiconductor package |
| US20120119359A1 (en) * | 2010-11-17 | 2012-05-17 | Samsung Electronics Co., Ltd. | Bump structure and semiconductor package having the bump structure |
| US9076881B2 (en) | 2010-11-17 | 2015-07-07 | Samsung Electronics Co., Ltd. | Bump structure including nano-wires and a body connecting ends of the nano-wires, semiconductor package having the bump structure and method of manufacturing the semiconductor package |
| JP2012129338A (en) * | 2010-12-15 | 2012-07-05 | Fujitsu Ltd | Semiconductor device and semiconductor device manufacturing method |
| US10369667B2 (en) | 2012-03-05 | 2019-08-06 | Namics Corporation | Sintered body made from silver fine particles |
| JP2014230010A (en) * | 2013-05-21 | 2014-12-08 | 株式会社ニコン | Solid-state imaging apparatus and electronic camera |
| WO2017192096A1 (en) * | 2016-05-06 | 2017-11-09 | Smoltek Ab | Assembly platform |
| CN109075152A (en) * | 2016-05-06 | 2018-12-21 | 斯莫特克有限公司 | Assembly platform |
| EP3453049A4 (en) * | 2016-05-06 | 2019-12-18 | Smoltek AB | Assembly platform |
| US10840203B2 (en) | 2016-05-06 | 2020-11-17 | Smoltek Ab | Assembly platform |
| US11348890B2 (en) | 2016-05-06 | 2022-05-31 | Smoltek Ab | Assembly platform |
| CN109075152B (en) * | 2016-05-06 | 2023-01-24 | 斯莫特克有限公司 | Assembly platform |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008210954A (en) | Carbon nanotube bump structure, its manufacturing method and semiconductor device using the same | |
| JP5146256B2 (en) | Sheet-like structure and manufacturing method thereof, and electronic device and manufacturing method thereof | |
| JP5104688B2 (en) | Sheet-like structure, method for producing the same, and electronic device | |
| JP6132768B2 (en) | Heat dissipation material and manufacturing method thereof | |
| JP4744360B2 (en) | Semiconductor device | |
| JP5673668B2 (en) | Heat dissipating structure, electronic device and manufacturing method thereof | |
| JP5506657B2 (en) | Sheet-like structure, semiconductor device, and carbon structure growth method | |
| JP4992461B2 (en) | Electronic circuit device and electronic circuit device module | |
| JP5051243B2 (en) | Manufacturing method of semiconductor device | |
| JP5746808B2 (en) | Package and electronic device using carbon nanotube | |
| JP5636654B2 (en) | Carbon nanotube sheet structure, manufacturing method thereof, and semiconductor device | |
| JP5447117B2 (en) | Manufacturing method of electronic equipment | |
| JP5013116B2 (en) | Sheet-like structure, method for producing the same, and electronic device | |
| JP6202104B2 (en) | Sheet-like structure, electronic device using the same, method for producing sheet-like structure, and method for producing electronic device | |
| KR101111127B1 (en) | Sheet structure and method of manufacturing the same, and electronic instrument | |
| JP5018419B2 (en) | Module structure, manufacturing method thereof, and semiconductor device | |
| JP6223903B2 (en) | Carbon nanotube sheet, electronic device, method of manufacturing carbon nanotube sheet, and method of manufacturing electronic device | |
| JP6844382B2 (en) | Heat radiating body, manufacturing method of heat radiating body, and electronic device | |
| JP6244651B2 (en) | Sheet-like structure and manufacturing method thereof, and electronic device and manufacturing method thereof | |
| JP5187148B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5768786B2 (en) | Sheet-like structure and electronic device | |
| JP5098660B2 (en) | Carbon nanotube sheet, method for producing the same, and electronic device | |
| JP2011119539A (en) | Bump structure and method of manufacturing the same, and electronic apparatus and method of manufacturing the same | |
| JP2013110217A (en) | Sheet-like structure and manufacturing method therefor, and electronic device and manufacturing method therefor | |
| JP6922561B2 (en) | Electronic devices and methods for manufacturing electronic devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120531 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130510 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130517 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130802 |