JP2008198779A - Method for manufacturing a plurality of semiconductor devices - Google Patents
Method for manufacturing a plurality of semiconductor devices Download PDFInfo
- Publication number
- JP2008198779A JP2008198779A JP2007032098A JP2007032098A JP2008198779A JP 2008198779 A JP2008198779 A JP 2008198779A JP 2007032098 A JP2007032098 A JP 2007032098A JP 2007032098 A JP2007032098 A JP 2007032098A JP 2008198779 A JP2008198779 A JP 2008198779A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- dicing
- back surface
- polishing
- back side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、ウェーハをダイシングする工程を経て、複数個の半導体装置を製造する方法に関する。 The present invention relates to a method of manufacturing a plurality of semiconductor devices through a process of dicing a wafer.
ウェーハをダイシングする工程を経ることによって、1枚のウェーハから複数個の半導体装置を製造する方法が普及している。
1枚のウェーハから複数個の半導体装置を製造する場合、(1)単位となる半導体装置を構成する単位となる半導体構造の複数個を、ウェーハを平面視したときに格子状に配置されている位置関係で、1枚のウェーハ内に形成する工程と、(2)単位となる半導体構造に対応する単位となる表面側電極の複数個を、ウェーハを平面視したときに格子状に配置されている位置関係で、1枚のウェーハの表面に形成する工程を実施する。
A method of manufacturing a plurality of semiconductor devices from a single wafer by passing through a wafer dicing process has become widespread.
When manufacturing a plurality of semiconductor devices from a single wafer, (1) a plurality of semiconductor structures as units constituting a semiconductor device as a unit are arranged in a lattice shape when the wafer is viewed in plan view. In the positional relationship, a step of forming in one wafer, and (2) a plurality of surface side electrodes as a unit corresponding to a semiconductor structure as a unit are arranged in a lattice shape when the wafer is viewed in plan view. The process of forming on the surface of one wafer is carried out according to the positional relationship.
表面側電極が格子状に配置されているウェーハを表面側からダイシングする場合、格子状に配置されている表面側電極の位置を基準にしてダイシングラインを決定することができる。
しかしながら、裏面側からウェーハをダイシングする場合、表面側電極を視認できないことからダイシングラインを決定することが困難となる。
When dicing a wafer having surface-side electrodes arranged in a lattice shape from the surface side, a dicing line can be determined based on the position of the surface-side electrodes arranged in a lattice shape.
However, when the wafer is diced from the back side, it is difficult to determine the dicing line because the front side electrode cannot be visually recognized.
裏面側からウェーハを観測してダイシングラインを決定する技術が特許文献1と特許文献2に開示されている。これらの公報に開示されている技術では、赤外線の発光素子と受光素子を備えている透視型の計測装置を利用する。ウェーハの裏面側からウェーハに向けて赤外線を照射すると、ウェーハ自体は赤外線に透明なのに対し、表面側電極は赤外線を反射することから、ウェーハの裏面側でウェーハから帰ってくる赤外線を受光することによって、ウェーハを透視して表面側電極が配置されている位置を計測することができる。格子状に配置されている表面側電極の位置が透視できれば、ダイシングラインを決定することが可能となる。
Techniques for observing a wafer from the back side and determining a dicing line are disclosed in
特許文献1と特許文献2に開示されている透視技術を用いれば、問題なく、ウェーハを裏面側からダイシングすることができるように思われる。
しかしながら、裏面側から透視して表面側電極の配置位置を計測することが困難なことがある。例えば、裏面を研磨して薄板化したウェーハの裏面の状態が粗いと、透視に用いる赤外線が裏面で散乱してしまうことから、裏面側から透視して表面側電極の配置位置を計測することができないことがある。また、裏面にも電極が形成されている縦型の半導体装置を製造する場合、裏面側電極が赤外線の通過を妨げることから、裏面側から透視して表面側電極の配置位置を計測することができないことがある。
透視技術によらないで、ウェーハの裏面側から観測してダイシングラインを決定できる方法が必要とされている。ウェーハを裏面側からダイシングしたという要求は種々の場合に生じる。裏面側からダイシングしたほうが半導体構造に与えるストレスが少なくてすみ、良質な半導体装置を歩留まりよく製造できる場合もある。ウェーハの裏面側に大きな凹凸が形成されているために、ウェーハの裏面をダイシングテープで固定できないために、ウェーハを裏面側からダイシングするほかはない場合もある。
本発明は、種々の理由でウェーハを裏面側からダイシングする際に、透視技術によらないで、ウェーハの裏面側から観測してダイシングラインを決定する方法を提供する。
If the fluoroscopic techniques disclosed in
However, it may be difficult to measure the arrangement position of the front surface side electrode through the back surface side. For example, if the back surface of the wafer that has been thinned by polishing the back surface is rough, the infrared rays used for fluoroscopy will be scattered on the back surface, so that it is possible to measure the arrangement position of the surface side electrode through the back surface side. There are things that cannot be done. In addition, when manufacturing a vertical semiconductor device in which electrodes are also formed on the back surface, the back surface side electrodes prevent the passage of infrared rays, so that the arrangement position of the front surface side electrodes can be measured through the back surface side. There are things that cannot be done.
There is a need for a method that can determine the dicing line by observing from the back side of the wafer without using the fluoroscopic technique. The requirement that the wafer is diced from the back side occurs in various cases. Dicing from the back side requires less stress on the semiconductor structure, and a high-quality semiconductor device may be manufactured with a high yield. Since large irregularities are formed on the back surface side of the wafer, the back surface of the wafer cannot be fixed with a dicing tape.
The present invention provides a method of determining a dicing line by observing from the back surface side of the wafer without using a fluoroscopic technique when dicing the wafer from the back surface side for various reasons.
本発明は、ウェーハを裏面側からダイシングする工程を経て、複数個の半導体装置を製造する方法に関する。
本発明の製造方法は、下記の工程を備えている。
(1)ウェーハの表面に、単位となる半導体装置を構成する単位となる半導体構造に対応する単位となる表面側電極を複数個、ウェーハを平面視したときに格子状に配置されている位置関係で形成する工程、
(2)ウェーハの裏面に表面に向かう圧力をかけてウェーハの表面側電極同士の間隔に位置する部分を表面側に弾性変形させた状態でウェーハの裏面を研磨する工程、
(3)前記圧力を開放したときにウェーハの裏面に発生する突条を基準にしてウェーハの裏面側からウェーハをダイシングする工程。
The present invention relates to a method of manufacturing a plurality of semiconductor devices through a process of dicing a wafer from the back side.
The manufacturing method of the present invention includes the following steps.
(1) A positional relationship in which a plurality of surface-side electrodes serving as units corresponding to a semiconductor structure serving as a unit constituting a semiconductor device serving as a unit are arranged in a lattice pattern on the wafer surface when the wafer is viewed in plan view. The process of forming in,
(2) A step of polishing the back surface of the wafer in a state in which the pressure on the back surface of the wafer is applied to the front surface and a portion located at the interval between the front surface side electrodes of the wafer is elastically deformed to the front surface side,
(3) A step of dicing the wafer from the back surface side of the wafer with reference to a protrusion generated on the back surface of the wafer when the pressure is released.
上記方法では、ウェーハの裏面に表面に向かう圧力をかけた状態で裏面を研磨する。ウェーハの裏面に表面に向かう圧力をかけると、表面側電極が形成されている部位のウェーハは変形しないのに対し、表面側電極同士の間隔に位置する部位ではウェーハが表面側に弾性変形する。この状態で裏面を研磨して平坦化してから圧力を開放すると、表面側電極同士の間隔に位置する部位では表面側に弾性変形していたウェーハが自然形状に復帰し、ウェーハの裏面に突条が発生する。裏面に発した突条の位置は、表面側電極同士の間隔に対応している。この結果、ウェーハの裏面側から観測することによってダイシングラインを決定することが可能となる。本発明の方法は、透視技術に依拠しない。
上記の方法は、透視技術に依拠しないので、例えば裏面が荒れているために透視できない場合、あるいは、裏面側電極が形成されているために透視できない場合にも、裏面側から観察して表面側電極の配置位置を計測することができる。
上記に方法によると、例えば半導体構造に与えるストレスを低減するために裏面側からダイシングする場合、あるいは裏面側に大きな凹凸が形成されているために裏面側からしかダイシングできない場合等に、表面側電極の配置位置を計測することができ、正しいダイシングラインに沿ってダイシングすることが可能となる。
In the above method, the back surface is polished in a state in which pressure toward the front surface is applied to the back surface of the wafer. When a pressure toward the front surface is applied to the back surface of the wafer, the wafer at the portion where the surface-side electrode is formed is not deformed, whereas the wafer is elastically deformed toward the front surface at a portion located in the space between the front-side electrodes. When the pressure is released after the back surface is polished and flattened in this state, the wafer that has been elastically deformed to the front surface side returns to the natural shape at the portion located in the space between the front surface side electrodes, and the ridges are formed on the back surface of the wafer. Occurs. The positions of the ridges on the back surface correspond to the distance between the surface side electrodes. As a result, the dicing line can be determined by observing from the back side of the wafer. The method of the present invention does not rely on fluoroscopic techniques.
The above method does not rely on fluoroscopy technology, so for example, when the back side is rough and cannot be seen through, or when the back side electrode is formed and cannot be seen through, the surface side is observed from the back side. The arrangement position of the electrode can be measured.
According to the above method, for example, when dicing from the back side in order to reduce the stress applied to the semiconductor structure, or when dicing is possible only from the back side because large irregularities are formed on the back side, etc. Can be measured, and dicing can be performed along a correct dicing line.
本発明の方法によれば、種々の理由でウェーハを裏面側からダイシングする際に、透視技術によらないで、ダイシングラインを決定することが可能となる。 According to the method of the present invention, when dicing a wafer from the back side for various reasons, it becomes possible to determine a dicing line without using a fluoroscopic technique.
以下に説明する実施例の主要な特徴を最初に整理する。
(特徴1)ウェーハの表面に保護テープを貼り付けた状態で、研磨工程を実施する。
(特徴2)ウェーハの表面にダイシングテープを貼り付け、そのダイシングテープをダイシングフレームに固定した状態で、研磨工程を実施する。
The main features of the embodiments described below are first organized.
(Characteristic 1) The polishing step is performed with a protective tape attached to the surface of the wafer.
(Feature 2) A polishing process is performed in a state where a dicing tape is attached to the surface of the wafer and the dicing tape is fixed to a dicing frame.
図1(a)に、ウェーハ1を裏面1a側から斜視した図を示し、図1(b)に、ウェーハ1の断面図を示す。ウェーハ1は、(1)ウェーハ内に、単位となる半導体装置(図示されていない)を構成する単位となる半導体構造(図示されていない)を複数個、ウェーハを平面視したときに格子状に配置されている位置関係で形成する工程と、(2)ウェーハの表面に、単位となる半導体構造に対応する単位となる表面側電極を複数個(3a,3b,3c・・)、ウェーハを平面視したときに格子状に配置されている位置関係で形成する工程を経て製造されている。表面側電極3a,3b,3c・・は、ウェーハ1の表面1bに間隔7を挟んで格子状に配置されており、ウェーハ1内にはそれに対応する半導体構造が形成されている。表面側電極3b,3c・・は、表面側電極3aと同一のパターンを備えている。
FIG. 1A shows a perspective view of the
ウェーハ1の裏面1aを研磨する工程では、ウェーハ1の表面側電極3a,3b,3c・・の保護またはウェーハ1の補強のために、ウェーハ1の表面1bに保護テープ10を貼り付けた状態で加工が進められる。
図2(a)に、ウェーハ1を薄板化するためにウェーハ1の裏面1aを研磨する工程を示し、図2(b)に、該工程中のウェーハ1の断面図を示す。研磨工程では、研磨砥石5に上方から下方に向かう力を加える。表面側電極3a,3b,3c・・は所定の厚みを備えているために、表面側電極同士3a,3b,3c・・の間隔7に位置する部位では、ウェーハ1の表面1bが下方から支えられていない。研磨砥石5がウェーハ1の裏面1aに表面1bに向かう圧力を加えると、表面側電極同士3a,3b,3c・・の間隔7に位置しておりウェーハ1の表面1bが下方から支えられていない部位では、ウェーハ1が表面1b側に弾性変形する。研磨工程では、表面側電極同士3a,3b,3c・・の間隔7に位置するウェーハ1が表面1b側に弾性変形している状態で、裏面1aをフラットに研磨する。
In the step of polishing the
2A shows a process of polishing the
研磨工程を完了して研磨砥石5を裏面1aから離すと、ウェーハ1を弾性変形させていた圧力が開放され、表面側電極同士3a,3b,3c・・の間隔7に位置する部位で表面側に弾性変形していたウェーハ1が自然形状に復帰し、ウェーハ1の裏面1aに突条13が発生する。裏面1aに発生した突条13の位置は、表面側電極同士3a,3b,3c・・の間隔7に対応している。この結果、ウェーハ1の裏面1aから観測することによってダイシングラインを決定することが可能となる。
When the polishing step is completed and the polishing
図3(a)に、研磨工程完了後のウェーハ1を裏面1a側から斜視した図を示し、図1(b)に、ウェーハ1の断面図を示す。ウェーハ1の裏面1aには、表面側電極同士3a,3b,3c・・の間隔7に対応する位置において、突条13が発生している。突条13は、格子状に伸びている間隔7に対応しており、裏面1b上において格子状に現れる。
FIG. 3A shows a perspective view of the
つぎに、図4に示すように、裏面1aに格子上の突条13が現れたウェーハ1をダイシングする。ウェーハ1の表面に貼り付けられている保護テープ10を剥離した後、ウェーハ1の表面1aにダイシングテープ15に貼り付け、そのダイシングテープ15をダイシングフレーム17に固定する。その状態で、突条13の位置を分光測定器19によって計測し、計測された突条13に沿ってダイシングブレード23を移動させることによって、ウェーハ1をダイシングする。ウェーハ1は、単位となる半導体構造と表面側電極を仕切っている格子線に沿ってダイシングされる。
Next, as shown in FIG. 4, the
突条13の計測方法は、特定の方法に限られない。ウェーハ1の裏面1aの高さ分布を計測して突条13の位置を計測してもよい。あるいは、ウェーハ1の厚みの分布を計測して突条13の位置を計測してもよい。干渉測定を含む光学式の計測方法の他、機械的計測方法、あるいは魔鏡を利用する計測方法によることも可能である。ウェーハ1の裏面1aの高さ分布あるいは厚みの分布を計測する際の水平方向と垂直方向の検出精度が1μm程度あれば、突条13の位置を計測して正しいダイシングラインの位置を決定することができる。
The measuring method of the
図5に示すように、ウェーハ21の裏面21aを薄板化する段階では、ウェーハ21の裏面21aの中央部のみを研磨し、ウェーハ21の裏面21aの周辺部にリブ11を残してもよい。この場合、周辺部に形成されているリブ11は厚肉であり、中削り部12を非常に薄くしても、ウェーハ21が破壊されない利点が得られる。
このようなウェーハ21の場合、裏面21aの大きな凹凸があり、裏面21aをダイシングテープで固定することができない。表面21bを固定して裏面21aの側からダイシングする必要がある。本発明の技術は、裏面21aに中削り部12を有するウェーハ21をダイシングするのに特に有効である。
As shown in FIG. 5, at the stage of thinning the
In the case of such a
図6に示すように、ダイシングラインを示す突条13がウェーハ31の裏面31aに現れた後に、ウェーハ31の裏面31aに裏面側電極33を形成してもよい。裏面側電極33の形成後も、ダイシングラインを示す突条13の位置に突条35が残るために、裏面側電極33を形成したあとに、突条35に沿ってダイシングすればよい。分光測定器19をも用いることによって、裏面側電極33の露出面に現れる突条35の位置を計測することができる。
As shown in FIG. 6, the back
図7に示すように、ダイシンブレードに代えてレーザビーム37を用いてウェーハをダイシングしてもよい。
As shown in FIG. 7, the wafer may be diced using a
1・・・ウェーハ
3a、3b、3c・・・表面側電極
5・・・研磨砥石
7・・・表面側電極の間隔
9・・・表面側の突条
10・・・保護テープ
11・・・リブ
13・・・裏面側の突条
15・・・ダイシングテープ
17・・・ダイシングフレーム
19・・・分光測定器
21・・・中削りウェーハ
23・・・ダイシングブレード
31・・・裏面側電極を形成したウェーハ
33・・・裏面側電極
35・・・裏面側電極上の突条
37・・・レーザビーム
DESCRIPTION OF
Claims (2)
ウェーハの表面に、単位となる半導体装置を構成する単位となる半導体構造に対応する単位となる表面側電極を複数個、前記ウェーハを平面視したときに格子状に配置されている位置関係で形成する工程と、
前記ウェーハの裏面に表面に向かう圧力をかけて前記ウェーハの前記表面側電極同士の間隔に位置する部分を表面側に弾性変形させた状態で前記ウェーハの裏面を研磨する工程と、
前記圧力を開放したときに前記ウェーハの裏面に発生する突条を基準にして前記ウェーハの裏面側から前記ウェーハをダイシングする工程と、
を備えていることを特徴とする半導体装置の製造方法。 A method of manufacturing a plurality of semiconductor devices through a process of dicing a wafer,
On the surface of the wafer, a plurality of surface-side electrodes that are units corresponding to a semiconductor structure that is a unit constituting a unit semiconductor device are formed in a positional relationship that is arranged in a lattice when the wafer is viewed in plan view. And a process of
Polishing the back surface of the wafer in a state in which the pressure is applied to the back surface of the wafer and the portion of the wafer located at the interval between the front side electrodes is elastically deformed to the front surface side;
Dicing the wafer from the back side of the wafer on the basis of the protrusion generated on the back side of the wafer when the pressure is released; and
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007032098A JP4803061B2 (en) | 2007-02-13 | 2007-02-13 | Method for manufacturing a plurality of semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007032098A JP4803061B2 (en) | 2007-02-13 | 2007-02-13 | Method for manufacturing a plurality of semiconductor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008198779A true JP2008198779A (en) | 2008-08-28 |
JP4803061B2 JP4803061B2 (en) | 2011-10-26 |
Family
ID=39757465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007032098A Active JP4803061B2 (en) | 2007-02-13 | 2007-02-13 | Method for manufacturing a plurality of semiconductor devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4803061B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011018850A (en) * | 2009-07-10 | 2011-01-27 | Disco Abrasive Syst Ltd | Wafer processing method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0963993A (en) * | 1995-08-24 | 1997-03-07 | Hitachi Ltd | Dicing method for semiconductor wafer, manufacture of dicing device and diode pellet |
JP2007019461A (en) * | 2005-04-27 | 2007-01-25 | Disco Abrasive Syst Ltd | Method for processing wafer and wafer |
-
2007
- 2007-02-13 JP JP2007032098A patent/JP4803061B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0963993A (en) * | 1995-08-24 | 1997-03-07 | Hitachi Ltd | Dicing method for semiconductor wafer, manufacture of dicing device and diode pellet |
JP2007019461A (en) * | 2005-04-27 | 2007-01-25 | Disco Abrasive Syst Ltd | Method for processing wafer and wafer |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011018850A (en) * | 2009-07-10 | 2011-01-27 | Disco Abrasive Syst Ltd | Wafer processing method |
Also Published As
Publication number | Publication date |
---|---|
JP4803061B2 (en) | 2011-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5789802B2 (en) | Manufacturing method of semiconductor chip | |
US9716039B2 (en) | Wafer processing method | |
KR102277933B1 (en) | Wafer processing method | |
JP6174980B2 (en) | Wafer detection method | |
JP2007134454A (en) | Method of manufacturing semiconductor device | |
JP2017055089A (en) | Semiconductor device manufacturing method | |
CN111406206B (en) | Optical inspection device and optical inspection method | |
TWI764060B (en) | System and method for detecting etch depth of angled surface relief gratings | |
JP2012515092A (en) | Polishing pad having window support and polishing system | |
KR20190047550A (en) | Laser processing method, substrate dicing method, and substrate processing apparatus for performing the same | |
JP2008187153A (en) | Method of fabricating a plurality of semiconductor devices | |
JP4803061B2 (en) | Method for manufacturing a plurality of semiconductor devices | |
JP2008091779A (en) | Method for manufacturing semiconductor device | |
KR102413288B1 (en) | Adhesion degree detection method | |
JP6624512B2 (en) | Wafer grinding method and wafer grinding device | |
CN111482709A (en) | Method for processing workpiece | |
JP2022172109A (en) | Wafer processing method | |
JP2018206890A (en) | Wafer processing method | |
JP2002141253A (en) | Semiconductor device | |
JP6042662B2 (en) | Wafer processing method | |
JP2007251098A (en) | Manufacturing method of semiconductor chip | |
JP2009250802A (en) | Thickness measuring method for wafer | |
JP5896810B2 (en) | Semiconductor device | |
JP5930840B2 (en) | Processing method of plate | |
JP6105872B2 (en) | Wafer processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4803061 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |