JP2008193780A - Method of controlling inverter for driving motor - Google Patents

Method of controlling inverter for driving motor Download PDF

Info

Publication number
JP2008193780A
JP2008193780A JP2007023768A JP2007023768A JP2008193780A JP 2008193780 A JP2008193780 A JP 2008193780A JP 2007023768 A JP2007023768 A JP 2007023768A JP 2007023768 A JP2007023768 A JP 2007023768A JP 2008193780 A JP2008193780 A JP 2008193780A
Authority
JP
Japan
Prior art keywords
potential point
inverter
switching elements
motor
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007023768A
Other languages
Japanese (ja)
Other versions
JP5217174B2 (en
Inventor
Motonobu Ikeda
基伸 池田
Tatsu Yagi
達 八木
Keisuke Shimatani
圭介 嶋谷
Hirohito Maeda
浩仁 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP2007023768A priority Critical patent/JP5217174B2/en
Publication of JP2008193780A publication Critical patent/JP2008193780A/en
Application granted granted Critical
Publication of JP5217174B2 publication Critical patent/JP5217174B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Ac Motors In General (AREA)
  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To perform switching control while avoiding detection error of inverter current idc by grasping the amount of offset even when a motor 200 is rotating while avoiding the impact of the rotation. <P>SOLUTION: When a motor 200 is rotated by an external factor, e.g. wind received by a fan provided in the motor 200, a voltage is induced in the motor 200. When an unintended inverter current idc is flowing due to this phenomenon, offset cannot be grasped correctly even if offset of the inverter current idc is obtained. The induced voltage is thereby short-circuited using output lines 81-83 and then offset of the inverter current idc is obtained. Transistors 21-23 and 31-33 are switched based on the offset and the motor 200 is driven. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明はモータを駆動するインバータを制御する方法に関する。   The present invention relates to a method for controlling an inverter that drives a motor.

従来から、インバータによって直交変更された電力を用いてモータを駆動する技術が存在する。当該インバータは、高電位側入力線と低電位側入力線との間に直流電圧を受け、出力線からモータへと相毎に交流電流を出力する。そして当該インバータには通常、対をなすスイッチング素子が、高電位側入力線と低電位側入力線の間で、出力線が接続される点を介して直列に接続される。そしてこれらのスイッチング素子の各々には並列に、環流ダイオードが接続されている。上記直流電圧は平滑コンデンサによって支えられている。   Conventionally, there is a technique for driving a motor using electric power that is orthogonally changed by an inverter. The inverter receives a direct current voltage between the high potential side input line and the low potential side input line, and outputs an alternating current for each phase from the output line to the motor. In general, the inverter is connected in series with a pair of switching elements between the high-potential side input line and the low-potential side input line via a point where the output line is connected. A freewheeling diode is connected to each of these switching elements in parallel. The DC voltage is supported by a smoothing capacitor.

このインバータによってモータの駆動を行うとき、モータとインバータとの間に流れる直流電流をモニタする。そして当該電流(以下「インバータ電流」と称す)に基づいて、またさらにはもちろんモータの回転速度にも基づいて、上記スイッチング素子のスイッチング制御が行われる。   When the motor is driven by this inverter, the direct current flowing between the motor and the inverter is monitored. Based on the current (hereinafter referred to as “inverter current”), and of course, based on the rotational speed of the motor, the switching control of the switching element is performed.

特許第3757745号公報Japanese Patent No. 3757745

インバータ電流によってスイッチング制御を行う場合、インバータ電流を正しく検出する必要がある。よってインバータ電流が流れていないはずの場合においてもインバータ電流として検出される値があれば、それはオフセット量として把握されるべきである。   When switching control is performed using an inverter current, it is necessary to correctly detect the inverter current. Therefore, even if the inverter current should not flow, if there is a value detected as the inverter current, it should be grasped as an offset amount.

しかしながら、モータがインバータ以外の要因で回転している場合、当該回転を原因としてインバータ電流が流れることがある。例えばモータにファンが設けられる場合、該ファンが風を受けて回転している場合にはモータが発生する誘起電圧によって、モータから環流ダイオードを介して平滑コンデンサが充電される。このときにインバータ電流が流れる。   However, when the motor rotates due to a factor other than the inverter, an inverter current may flow due to the rotation. For example, when a fan is provided in the motor, the smoothing capacitor is charged from the motor through the freewheeling diode by an induced voltage generated by the motor when the fan is rotated by receiving wind. At this time, an inverter current flows.

このように誘起電圧に起因してインバータ電流が流れるときに、オフセット量を把握することは適切ではない。実際にインバータ電流が流れているからである。しかし、オフセット量を把握するために風が収まることを待つのであれば、適時にインバータ制御を行うことができない。またオフセット量の把握は一回のみ行うのではなく、インバータ制御を起動させる度に行うことが望ましい。またオフセット量を把握するときに、モータの回転を強制的に停止させることは別途に機械的な機構を必要とする。   Thus, when the inverter current flows due to the induced voltage, it is not appropriate to grasp the offset amount. This is because the inverter current actually flows. However, if waiting for the wind to settle in order to grasp the offset amount, the inverter control cannot be performed in a timely manner. In addition, it is desirable to grasp the offset amount only every time the inverter control is started, not just once. Further, when grasping the offset amount, forcibly stopping the rotation of the motor requires a separate mechanical mechanism.

上記の観点から、本発明は、モータが回転しているときであっても、上記回転の影響を避けつつオフセット量を把握して、インバータ電流の検出誤差を回避し、スイッチング制御を行うことを目的とする。   From the above viewpoint, even when the motor is rotating, the present invention grasps the offset amount while avoiding the influence of the rotation, avoids an inverter current detection error, and performs switching control. Objective.

この発明にかかるインバータ制御方法は、モータ(200)を駆動するインバータ(1)を制御する方法である。そして前記インバータは、各々が、第1電位点(VC)と、前記第1電位点よりも電位が低い第2電位点(G)との間で直列に接続され、いずれも前記第1電位点から前記第2電位点への電流を流す一対のスイッチング素子(21,31;22,32;23,33)と、前記スイッチング素子の各々に並列に接続されて前記スイッチング素子が電流を流す方向とは逆に電流を流す環流ダイオード(D1,D4;D2,D5;D3,D6)を有する複数のレグと、各々の前記レグにおける前記一対のスイッチング素子同士の接続点と前記モータとを接続する出力線(81;82;83)とを備える。   The inverter control method according to the present invention is a method of controlling the inverter (1) that drives the motor (200). Each of the inverters is connected in series between a first potential point (VC) and a second potential point (G) having a lower potential than the first potential point, both of which are the first potential point. A pair of switching elements (21, 31; 22, 32; 23, 33) for passing a current from the first potential point to the second potential point, and a direction in which the switching element flows a current connected to each of the switching elements in parallel. On the other hand, a plurality of legs having free-wheeling diodes (D1, D4; D2, D5; D3, D6) for passing a current, and an output for connecting the connection point between the pair of switching elements in each leg and the motor Line (81; 82; 83).

そしてこの発明にかかるインバータ制御方法の第1の態様は、(a)前記第1電位点側の前記スイッチング素子(21,22,23)の全てと、前記第2電位点側の前記スイッチング素子(31,32,33)の全てとを、二者択一して導通させるステップ(S1;S4)と、(b)前記ステップ(a)で設定された前記スイッチング素子の導通/非導通状態において、前記第1電位点もしくは前記第2電位点に流入出する直流電流(idc)の検出値(J)をオフセット量として採用するステップ(S2)と、(c)前記オフセット量に基づいて前記スイッチング素子のスイッチング制御を行うステップ(S3)とを実行する。   The first aspect of the inverter control method according to the present invention is: (a) all of the switching elements (21, 22, 23) on the first potential point side and the switching elements on the second potential point side ( 31, 32, 33) are alternatively selected to be conducted (S 1; S 4), and (b) in the conduction / non-conduction state of the switching element set in step (a), (S2) adopting a detected value (J) of a direct current (idc) flowing into and out of the first potential point or the second potential point as an offset amount, and (c) the switching element based on the offset amount Step (S3) for performing the switching control is executed.

この発明にかかるインバータ制御方法の第2の態様は、その第1の態様であって、前記ステップ(a)では、前記第1電位点側の前記スイッチング素子(21,22,23)の全てを導通させ、前記第2電位点側の前記スイッチング素子(31,32,33)の全てを非導通とする(S1)。   A second aspect of the inverter control method according to the present invention is the first aspect, and in the step (a), all of the switching elements (21, 22, 23) on the first potential point side are set. All the switching elements (31, 32, 33) on the second potential point side are made non-conductive (S1).

この発明にかかるインバータ制御方法の第3の態様は、その第1の態様であって、前記インバータは、前記レグの各々に対応して設けられ、前記第2電位点(G)よりも電位が高い第3電位点(VD)と、前記レグに対応する出力線(81,82,83)との間に設けられたブートストラップキャパシタ(71,72,73)とを更に備える。そして前記ステップ(a)では、(a1)前記第1電位点側の前記スイッチング素子(21,22,23)の全てを非導通するステップ(S41)と、(a2)前記第2電位点側の前記スイッチング素子(33)の全てを導通させるステップ(S42)とが実行される。そして前記第2電位点側の前記スイッチング素子の導通が開始した時点から、前記ブートストラップキャパシタの充電に必要な時間(t5−t3)が経過した後(S5)に、前記ステップ(b)が実行される。 A third aspect of the inverter control method according to the present invention is the first aspect, wherein the inverter is provided corresponding to each of the legs, and has a potential higher than that of the second potential point (G). A bootstrap capacitor (71, 72, 73) provided between the high third potential point (VD) and the output line (81, 82, 83) corresponding to the leg is further provided. In step (a), (a1) a step (S41) in which all of the switching elements (21, 22, 23) on the first potential point side are turned off, and (a2) on the second potential point side. A step (S42) of conducting all the switching elements (33) is performed. Then, after the time (t 5 -t 3 ) required for charging the bootstrap capacitor has elapsed (S5) from the time when the switching element on the second potential point side starts to conduct, the step (b) Is executed.

この発明にかかるインバータ制御方法の第4の態様は、その第3の態様であって、前記ステップ(a)では、前記第1電位点側の前記スイッチング素子(21,22,23)の全てを非導通としたままで前記第2電位点側の前記スイッチング素子(31,32,33)の全ての導通の開始を順次(t1,t2,t3)に行う。 A fourth aspect of the inverter control method according to the present invention is the third aspect, and in the step (a), all of the switching elements (21, 22, 23) on the first potential point side are set. All conduction of the switching elements (31, 32, 33) on the second potential point side is sequentially started (t 1 , t 2 , t 3 ) while being kept non-conductive.

この発明にかかるインバータ制御方法の第5の態様は、その第1乃至第4の態様のいずれかであって、前記インバータは第1電位点(VC)と前記レグとの間、及び前記第2電位点(G)と前記レグの間のいずれか一方に介挿された抵抗(r)を備える。そして前記ステップ(b)においては、前記抵抗の電圧降下(Vr)に基づいて前記直流電流(idc)の検出値(J)が求められる。   A fifth aspect of the inverter control method according to the present invention is any one of the first to fourth aspects, wherein the inverter is between the first potential point (VC) and the leg, and the second A resistor (r) interposed between any one of the potential point (G) and the leg is provided. In step (b), the detected value (J) of the direct current (idc) is obtained based on the voltage drop (Vr) of the resistor.

モータがインバータ以外の要因で回転している場合、例えばモータにファンが設けられ、当該ファンが風を受けて回転している場合にはモータに誘起電圧が発生する。そしていずれのスイッチング素子も非導通であると出力線及び環流ダイオードを介して第1電位点もしくは第2電位点とモータの間で電流が流入出する。この発明にかかるモータ駆動用インバータ制御方法の第1の態様によれば、第1電位点側のスイッチング素子の全てと、第2電位点側のスイッチング素子の全てとを二者択一的に導通させることにより、誘起電圧を出力線において短絡させる。これにより誘起電圧の影響を排除した状態でオフセット量を把握し、上記回転の影響を避けつつ直流電流の検出誤差を回避してスイッチング制御を行うことができる。   When the motor is rotating due to factors other than the inverter, for example, a fan is provided in the motor, and when the fan is rotated by receiving wind, an induced voltage is generated in the motor. If any switching element is non-conductive, current flows between the first potential point or the second potential point and the motor via the output line and the freewheeling diode. According to the first aspect of the motor drive inverter control method of the present invention, all of the switching elements on the first potential point side and all of the switching elements on the second potential point side are made conductive alternatively. By doing so, the induced voltage is short-circuited in the output line. Thus, the offset amount can be grasped in a state where the influence of the induced voltage is eliminated, and the switching control can be performed while avoiding the detection error of the direct current while avoiding the influence of the rotation.

この発明にかかるモータ駆動用インバータ制御方法の第2の態様によれば、第1電位点側のスイッチング素子を駆動するためのブートストラップキャパシタが設けられているか否かに拘わらず、オフセット量を把握することができる。   According to the second aspect of the inverter control method for driving a motor according to the present invention, the offset amount is grasped regardless of whether or not a bootstrap capacitor for driving the switching element on the first potential point side is provided. can do.

第1電位点側のスイッチング素子を駆動するためのブートストラップキャパシタが設けられている場合に、第2電位点側のスイッチング素子を導通させるとブートストラップキャパシタの充電電流が流れる。この発明にかかるモータ駆動用インバータ制御方法の第3の態様によれば、当該充電電流がオフセット量の把握に与える影響を避けるべく、ブートストラップキャパシタが充電されるのに必要な時間を経過してからオフセット量を把握する。   When a bootstrap capacitor for driving the switching element on the first potential point side is provided, the charging current of the bootstrap capacitor flows when the switching element on the second potential point side is made conductive. According to the third aspect of the inverter control method for driving a motor according to the present invention, in order to avoid the influence of the charging current on the grasp of the offset amount, the time necessary for charging the bootstrap capacitor has elapsed. To know the offset amount.

この発明にかかるモータ駆動用インバータ制御方法の第4の態様によれば、ブートストラップキャパシタの充電電流が急激に流れることを回避する。   According to the fourth aspect of the motor drive inverter control method of the present invention, it is avoided that the charging current of the bootstrap capacitor flows abruptly.

この発明にかかるモータ駆動用インバータ制御方法の第5の態様によれば、直流電流を簡易に測定することができる。   According to the fifth aspect of the motor drive inverter control method of the present invention, the direct current can be easily measured.

図1はこの発明にかかるモータ駆動用インバータ制御方法を実行できる構成を例示する回路図である。当該インバータは、第1電位点VCと、第2電位点Gとの間で直列に接続され、出力する交流の相数に応じた複数のレグを備えている。第2電位点Gは第1電位点VCよりも電位が低く、例えば第2電位点Gは接地であり、第1電位点VCには正の電位が付与される。第2電位点Gと第1電位点VCとの電位差は、図示されないコンバータから、あるいは更に図示されない平滑コンデンサによって支持されて供給される。かかる交直変換は周知の技術であるので、ここでは図示を省略した。   FIG. 1 is a circuit diagram illustrating a configuration capable of executing the motor drive inverter control method according to the present invention. The inverter includes a plurality of legs connected in series between the first potential point VC and the second potential point G and corresponding to the number of AC phases to be output. The second potential point G is lower in potential than the first potential point VC. For example, the second potential point G is ground, and a positive potential is applied to the first potential point VC. The potential difference between the second potential point G and the first potential point VC is supplied from a converter (not shown) or supported by a smoothing capacitor (not shown). Since such AC / DC conversion is a well-known technique, illustration is omitted here.

いずれのレグも、第1電位点VCから第2電位点Gへの電流を流す一対のスイッチング素子を有している。例えばU相のレグではトランジスタ21とトランジスタ31とが直列に接続される。   Each leg has a pair of switching elements that allow current to flow from the first potential point VC to the second potential point G. For example, in the U-phase leg, the transistor 21 and the transistor 31 are connected in series.

トランジスタ21は第1電位点VC側に設けられ、ハイアーム側スイッチング素子として機能する。トランジスタ31は第2電位点G側に設けられ、ローアーム側スイッチング素子として機能する。トランジスタ21,31のいずれも第1電位点VCから第2電位点Gへと電流を流す。具体的にはトランジスタ21のコレクタが第1電位点VCに、トランジスタ31のエミッタが第2電位点Gに、それぞれ接続される。但し、後述する抵抗rが、トランジスタ31のエミッタと第2電位点Gとの間に介在する。   The transistor 21 is provided on the first potential point VC side and functions as a high arm side switching element. The transistor 31 is provided on the second potential point G side and functions as a low arm side switching element. Both of the transistors 21 and 31 cause a current to flow from the first potential point VC to the second potential point G. Specifically, the collector of the transistor 21 is connected to the first potential point VC, and the emitter of the transistor 31 is connected to the second potential point G. However, a resistor r described later is interposed between the emitter of the transistor 31 and the second potential point G.

トランジスタ21,31同士の接続点、具体的にはトランジスタ31のコレクタとトランジスタ21のエミッタが接続される点には、出力線81が接続されている。よって導通したトランジスタ21を介して、第1電位点VCから出力線81へと電流が流れる。同様にして導通したトランジスタ31を介して、出力線81から第2電位点Gへと電流が流れる。   An output line 81 is connected to a connection point between the transistors 21 and 31, specifically, a point where the collector of the transistor 31 and the emitter of the transistor 21 are connected. Therefore, a current flows from the first potential point VC to the output line 81 through the transistor 21 that has become conductive. Similarly, a current flows from the output line 81 to the second potential point G through the transistor 31 that is turned on.

またいずれのレグも、スイッチング素子の各々に並列に接続されてスイッチング素子が電流を流す方向とは逆に電流を流す環流ダイオードが設けられる。例えばU相のレグではトランジスタ21,31にはそれぞれダイオードD1,D4が接続されている。具体的にはトランジスタ21のコレクタ及びエミッタにはダイオードD1のカソード及びアノードが、それぞれ接続されている。またトランジスタ31のコレクタ及びエミッタにはダイオードD4のカソード及びアノードが、それぞれ接続されている。   In addition, each leg is provided with a free-wheeling diode that is connected in parallel to each of the switching elements and flows current in the direction opposite to the direction in which the switching element flows current. For example, in the U-phase leg, diodes D1 and D4 are connected to the transistors 21 and 31, respectively. Specifically, the cathode and anode of the diode D1 are connected to the collector and emitter of the transistor 21, respectively. The cathode and anode of the diode D4 are connected to the collector and emitter of the transistor 31, respectively.

これらのダイオードの機能により、トランジスタ21,31の導通の有無に依らず、出力線81における電位に応じて出力線81から第1電位点VCへ、あるいは第2電位点Gから出力線81へ、それぞれ電流が流れる。   Due to the function of these diodes, the output line 81 is changed from the first potential point VC to the first potential point VC, or the second potential point G is changed to the output line 81 according to the potential of the output line 81, regardless of whether the transistors 21 and 31 are conductive. Each current flows.

U相のレグにおけるトランジスタ21,31及びダイオードD1.D4並びに出力線81と同様にして、V相のレグにおいてはトランジスタ22,32及びダイオードD2.D5並びに出力線82が、W相のレグにおいてはトランジスタ23,33及びダイオードD3.D6並びに出力線83が、それぞれ設けられる。出力線81〜83はモータ200に接続される。   Transistors 21, 31 and diodes D1. D4 and the output line 81, the transistors 22 and 32 and the diodes D2. D5 and output line 82 are transistors 23 and 33 and diodes D3. D6 and an output line 83 are provided respectively. Output lines 81 to 83 are connected to motor 200.

抵抗rはトランジスタ31,32,33のいずれのエミッタにも接続される一端と、第2電位点Gに接続される他端とを有しており、ここにおける電圧降下Vrが測定される。電圧降下Vrはインバータ電流idcを求める根拠となる。なお、抵抗rはトランジスタ21,22,23のコレクタ同士と第1電位点VCとの間に介在してもよい。この場合、トランジスタ31,32,33のいずれのエミッタも第2電位点Gが接続されればよい。   The resistor r has one end connected to any emitter of the transistors 31, 32, and 33 and the other end connected to the second potential point G, and the voltage drop Vr is measured here. The voltage drop Vr is a basis for obtaining the inverter current idc. The resistor r may be interposed between the collectors of the transistors 21, 22, and 23 and the first potential point VC. In this case, the second potential point G may be connected to any emitter of the transistors 31, 32, and 33.

トランジスタ21,22,23,31,32,33の他、スイッチング素子としては電界効果トランジスタであってもよいし、絶縁ゲート型バイポーラトランジスタであってもよい。これらのスイッチング動作は、スイッチング制御回路6によって行われる。   In addition to the transistors 21, 22, 23, 31, 32, and 33, the switching element may be a field effect transistor or an insulated gate bipolar transistor. These switching operations are performed by the switching control circuit 6.

図2はスイッチング制御回路6の内部構成を例示するブロック図である。スイッチング制御回路6はオペアンプ61、インタフェース62、CPU63及び信号生成部64を備えている。オペアンプ61には電圧降下Vrが入力され、検出値Jを出力する。検出値Jはインタフェース62を介してCPU63に入力される。また速度指令値v*もインタフェース62を介してCPU63に入力される。CPU63は検出値Jからインバータ電流idcを見積もり、これと速度指令値v*に基づいて信号生成部64にスイッチング信号S41,S42,S43,S51,S52,S53を生成させる。 FIG. 2 is a block diagram illustrating the internal configuration of the switching control circuit 6. The switching control circuit 6 includes an operational amplifier 61, an interface 62, a CPU 63, and a signal generation unit 64. The operational amplifier 61 receives the voltage drop Vr and outputs a detection value J. The detection value J is input to the CPU 63 via the interface 62. The speed command value v * is also input to the CPU 63 via the interface 62. The CPU 63 estimates the inverter current idc from the detected value J, and causes the signal generator 64 to generate the switching signals S 41 , S 42 , S 43 , S 51 , S 52 , S 53 based on this and the speed command value v * .

スイッチング信号S41,S42,S43,S51,S52,S53はそれぞれドライバ41,42,43,51,52,53に入力する。ドライバ41,42,43,51,52,53によってゲート電位を制御することで、それぞれトランジスタ21,22,23,31,32,33がオン/オフする。 Switching signals S 41 , S 42 , S 43 , S 51 , S 52 , S 53 are input to drivers 41 , 42 , 43 , 51 , 52 , 53 , respectively. By controlling the gate potential by the drivers 41, 42, 43, 51, 52, 53, the transistors 21, 22, 23, 31, 32, 33 are turned on / off, respectively.

ハイアーム側のドライバ41,42,43には、ハイアーム側のトランジスタ21,22,23に適切にゲート電位を印加できるように、それぞれブートストラップキャパシタ71,72,73から電圧が供給される。ブートストラップキャパシタ71,72,73はU相、V相、W相に対応して設けられた抵抗11,12,13を介して、例えば第2電位点Gよりも電位が高い第3電位点VDと出力線81,82,83との間に接続され、充電される。つまり抵抗11,12,13はブートストラップキャパシタ71,72,73の充電経路に直列に接続される。   The high-arm drivers 41, 42, and 43 are supplied with voltages from bootstrap capacitors 71, 72, and 73, respectively, so that the gate potential can be appropriately applied to the high-arm transistors 21, 22, and 23. The bootstrap capacitors 71, 72, 73 are, for example, a third potential point VD having a higher potential than the second potential point G via resistors 11, 12, 13 provided corresponding to the U phase, V phase, and W phase. And the output lines 81, 82 and 83 are charged. That is, the resistors 11, 12 and 13 are connected in series to the charging path of the bootstrap capacitors 71, 72 and 73.

出力線81,82,83の電位が高い場合であってもブートストラップキャパシタ71,72,73が放電しないように、抵抗11とブートストラップキャパシタ71との間、抵抗12とブートストラップキャパシタ72との間、抵抗13とブートストラップキャパシタ73との間に、それぞれダイオードが介挿される。   Even when the potentials of the output lines 81, 82, 83 are high, the bootstrap capacitors 71, 72, 73 are not discharged between the resistor 11 and the bootstrap capacitor 71 and between the resistor 12 and the bootstrap capacitor 72. In the meantime, a diode is inserted between the resistor 13 and the bootstrap capacitor 73.

このように構成されたインバータ回路において、特に正弦波を出力線81,82,83に出力する動作においては、動作当初からハイアーム側のトランジスタ21〜23を適切に動作させることが望ましい。従ってブートストラップキャパシタ71,72,73を通常の回転動作による充電ではなく、一旦この回転動作の前に初期充電を行うことが望ましい。かかる初期充電を行う場合にはローアーム側のトランジスタ31〜33を導通させればよい。   In the inverter circuit configured as described above, particularly in the operation of outputting the sine wave to the output lines 81, 82, 83, it is desirable to appropriately operate the high-arm transistors 21 to 23 from the beginning of the operation. Therefore, it is desirable that the bootstrap capacitors 71, 72, 73 are not charged by a normal rotation operation but are initially charged before this rotation operation. In order to perform such initial charging, the low arm transistors 31 to 33 may be turned on.

第1の実施の形態.
図3は第1の実施の形態におけるスイッチング信号S41,S42,S43,S51,S52,S53の二値論理を示すタイミングチャートである。これらの信号が“H”及び“L”をとるときに、対応するスイッチング素子(トランジスタ)がそれぞれ導通及び非導通となる。時刻t1〜t3においてそれぞれスイッチング信号S51,S52,S53が“L”から“H”へと遷移し、トランジスタ31,32,33が導通する。そして時刻t5においてスイッチング信号S51,S52,S53が“H”から“L”へと遷移し、トランジスタ31〜33が非導通となる。このように導通するタイミングをトランジスタ31〜33同士の間でずらせて順次に行うのは、ブートストラップキャパシタ71,72,73の充電電流がインバータ電流idrとして急激に流れることを回避する観点から望ましい。
First embodiment.
FIG. 3 is a timing chart showing the binary logic of the switching signals S 41 , S 42 , S 43 , S 51 , S 52 , S 53 in the first embodiment. When these signals take “H” and “L”, the corresponding switching elements (transistors) are turned on and off, respectively. At times t 1 to t 3 , the switching signals S 51 , S 52 , and S 53 transition from “L” to “H”, and the transistors 31, 32, and 33 are turned on. At time t 5 , the switching signals S 51 , S 52 , and S 53 transition from “H” to “L”, and the transistors 31 to 33 are turned off. It is desirable to sequentially perform the conduction timing between the transistors 31 to 33 in this manner from the viewpoint of avoiding that the charging current of the bootstrap capacitors 71, 72, 73 suddenly flows as the inverter current idr.

時刻t5の後、トランジスタ2〜23,31〜33が非導通であるときに外部要因により、例えばモータ200に設けられたファンが風を受けるなどして、モータ200が回転すると、モータ200に誘起電圧が発生する。そしてこれは環流ダイオードD1〜D6を介して抵抗rを流れることになる。このときに抵抗rを流れる電流が、インバータ電流idcの検出値Jのオフセット量として誤認されることを回避することが必要となる。 After time t 5, the external factor when the transistor 2~23,31~33 is non-conductive, for example, a fan provided in the motor 200 and the like receiving the wind, when the motor 200 rotates, the motor 200 An induced voltage is generated. This then flows through the resistor r via the freewheeling diodes D1 to D6. At this time, it is necessary to avoid that the current flowing through the resistor r is misidentified as the offset amount of the detected value J of the inverter current idc.

そこで時刻t4(>t5)において、スイッチング信号S41,S42,S43を“H”にし、スイッチング信号S51,S52,S53を“L”とする。これにより、ハイアーム側のトランジスタ21〜23の全てが導通し、ダイオードD1〜D3と相まってモータ200の誘起電圧は出力線81〜83によって短絡する。これにより誘起電圧の影響を排除した状態でオフセット量を把握し、モータの回転の影響を避けつつインバータ電流の検出誤差を回避してスイッチング制御を行うことができる。 Therefore, at time t 4 (> t 5 ), the switching signals S 41 , S 42 and S 43 are set to “H”, and the switching signals S 51 , S 52 and S 53 are set to “L”. Thereby, all of the transistors 21 to 23 on the high arm side are turned on, and the induced voltage of the motor 200 is short-circuited by the output lines 81 to 83 in combination with the diodes D1 to D3. As a result, the offset amount can be grasped without the influence of the induced voltage, and the switching control can be performed while avoiding the influence of the rotation of the motor while avoiding the detection error of the inverter current.

図5は本実施の形態にかかるモータ駆動用インバータ制御方法の動作を示すフローチャートである。本実施の形態ではブートストラップキャパシタ71,72,73の充電はインバータ電流の検出とは順序が無関係であるので、当該充電の処理は省略して図示している。   FIG. 5 is a flowchart showing the operation of the motor drive inverter control method according to the present embodiment. In the present embodiment, the charging of the bootstrap capacitors 71, 72, 73 is not related to the detection of the inverter current, and therefore the charging process is not shown.

電源投入後(これは第1電位点VCに正の電位を与えることに相当する)ステップS1において、ハイアーム側のトランジスタ21〜23の全てをオンし、ローアーム側のトランジスタ31〜33の全てをオフする。具体的には図3において時刻t4以降で示された状態を、スイッチング信号S41,S42,S43,S51,S52,S53が採ればよい。かかる制御はCPU63の指令によって、信号生成部64がスイッチング信号S41,S42,S43,S51,S52,S53を生成することで実現できる。 In step S1 after power-on (this corresponds to applying a positive potential to the first potential point VC), all the high-arm transistors 21 to 23 are turned on and all the low-arm transistors 31 to 33 are turned off. To do. Specifically, the states shown after time t 4 in FIG. 3 may be taken by the switching signals S 41 , S 42 , S 43 , S 51 , S 52 , S 53 . Such control can be realized by the signal generator 64 generating the switching signals S 41 , S 42 , S 43 , S 51 , S 52 , S 53 in accordance with a command from the CPU 63.

もちろん、スイッチング信号S41,S42,S43が“H”になるタイミングは、図3で示されたように時刻t4で揃える必要はない。しかしハイアーム側のトランジスタ21〜23の全てをオンしてもブートストラップキャパシタ71,72,73の充電は生じないので、時刻t4において一斉にスイッチング信号S41,S42,S43が“H”になってもよい。 Of course, the timings at which the switching signals S 41 , S 42 , and S 43 become “H” need not be aligned at time t 4 as shown in FIG. However, since even if on all the high-arm side transistor 21-23 no charge the bootstrap capacitors 71, 72, 73, the switching signal S 41, S 42, S 43 simultaneously at time t 4 is "H" It may be.

その後、ステップS1の状態を保ちつつオペアンプ61が出力するインバータ電流idcの検出値Jをオフセット量として採用する(ステップS2)。このときにはモータ200からの誘起電圧は短絡しており、抵抗rには電流が流れていないはずだからである。   Thereafter, the detected value J of the inverter current idc output from the operational amplifier 61 while the state of step S1 is maintained is adopted as the offset amount (step S2). This is because the induced voltage from the motor 200 is short-circuited at this time, and no current should flow through the resistor r.

ステップS2が実行されると、ステップS3において、オフセット量に基づいてトランジスタ21〜23,31〜33のスイッチング制御を行う。   When Step S2 is executed, in Step S3, switching control of the transistors 21 to 23 and 31 to 33 is performed based on the offset amount.

以上のように、ステップS1,S2,S3を実行することにより、外部要因によって回転するモータ200の影響を避けつつインバータ電流idcの検出誤差を回避してスイッチング制御を行うことができる。   As described above, by executing steps S1, S2, and S3, switching control can be performed while avoiding the detection error of the inverter current idc while avoiding the influence of the rotating motor 200 due to an external factor.

また抵抗rの電圧降下Vrに基づいてインバータ電流idcの検出値Jが求められるので、インバータ電流idcを簡易に測定することができる。抵抗rがトランジスタ31,〜33のエミッタ同士と第2電位点Gとの間に介在していれば、第2電位点Gに流入出する電流としてインバータ電流idcが測定される。また抵抗rがトランジスタ21〜23のコレクタ同士と第1電位点VCとの間に介在していれば、第1電位点VCに流入出する電流としてインバータ電流idcが測定される。   Further, since the detected value J of the inverter current idc is obtained based on the voltage drop Vr of the resistor r, the inverter current idc can be easily measured. If the resistor r is interposed between the emitters of the transistors 31 and 33 and the second potential point G, the inverter current idc is measured as a current flowing into and out of the second potential point G. Further, if the resistor r is interposed between the collectors of the transistors 21 to 23 and the first potential point VC, the inverter current idc is measured as a current flowing into and out of the first potential point VC.

また検出値Jは抵抗rの電圧降下Vrを入力するオペアンプ61から出力されるので、オフセットに基づく制御では、オペアンプ61のオフセットをも補正できる。   Further, since the detected value J is output from the operational amplifier 61 that inputs the voltage drop Vr of the resistor r, the offset of the operational amplifier 61 can be corrected by the control based on the offset.

特に、第1の実施の形態では、ハイアーム側のトランジスタ21〜23の全てを導通させ、ローアーム側のトランジスタ31〜33の全てを非導通とするので、ブートストラップキャパシタが設けられているか否かに拘わらず、オフセット量を把握することができる。   In particular, in the first embodiment, since all of the high arm transistors 21 to 23 are made conductive and all of the low arm transistors 31 to 33 are made nonconductive, it is determined whether or not a bootstrap capacitor is provided. Regardless, the offset amount can be grasped.

第2の実施の形態.
図4は第2の実施の形態におけるスイッチング信号S41,S42,S43,S51,S52,S53の二値論理を示すタイミングチャートである。時刻t1〜t3においてそれぞれスイッチング信号S51,S52,S53が“L”から“H”へと遷移し、時刻t5においてスイッチング信号S51,S52,S53が“H”から“L”へと遷移することは第1の実施の形態と同様である。
Second embodiment.
FIG. 4 is a timing chart showing the binary logic of the switching signals S 41 , S 42 , S 43 , S 51 , S 52 , S 53 in the second embodiment. At times t 1 to t 3 , the switching signals S 51 , S 52 , and S 53 transit from “L” to “H”, and at time t 5 , the switching signals S 51 , S 52 , and S 53 change from “H”. The transition to “L” is the same as in the first embodiment.

本実施の形態では、時刻t4(>t5)において、スイッチング信号S41,S42,S43を“L”にし、スイッチング信号S51,S52,S53を“H”とする。これにより、ローアーム側のトランジスタ31〜33の全てが導通し、ダイオードD4〜D6と相まってモータ200の誘起電圧は出力線81〜83によって短絡する。これにより第1の実施の形態と同様にして、誘起電圧の影響を排除した状態でオフセット量を把握し、モータの回転の影響を避けつつインバータ電流の検出誤差を回避してスイッチング制御を行うことができる。 In the present embodiment, at time t 4 (> t 5 ), the switching signals S 41 , S 42 and S 43 are set to “L”, and the switching signals S 51 , S 52 and S 53 are set to “H”. Thereby, all of the transistors 31 to 33 on the low arm side are turned on, and the induced voltage of the motor 200 is short-circuited by the output lines 81 to 83 in combination with the diodes D4 to D6. As a result, in the same manner as in the first embodiment, the offset amount is grasped without the influence of the induced voltage, and the switching control is performed while avoiding the influence of the rotation of the motor and avoiding the detection error of the inverter current. Can do.

但し、第1の実施の形態とは異なり、本実施の形態ではブートストラップキャパシタ71,72,73の充電との関係を適切にすることが望ましい。ローアーム側のトランジスタ31〜33の全てが導通することは、ブートストラップキャパシタ71,72,73の充電経路を導通させることになるからである。そしてたとえモータ200の誘起電圧は出力線81〜83によって短絡されても、ブートストラップキャパシタ71,72,73の充電電流が流れているときには、インバータ電流idcの検出値Jのオフセット量を適切に把握できない。そこで、本実施の形態ではまず、ブートストラップキャパシタ71,72,73の充電を行うことが望ましい。   However, unlike the first embodiment, in this embodiment, it is desirable that the relationship with the charging of the bootstrap capacitors 71, 72, 73 is appropriate. The reason why all the transistors 31 to 33 on the low arm side are turned on is that the charging path of the bootstrap capacitors 71, 72, 73 is made conductive. Even if the induced voltage of the motor 200 is short-circuited by the output lines 81 to 83, the offset amount of the detected value J of the inverter current idc is appropriately grasped when the charging current of the bootstrap capacitors 71, 72, 73 is flowing. Can not. Therefore, in the present embodiment, it is desirable to first charge the bootstrap capacitors 71, 72, 73.

図6は本実施の形態にかかるモータ駆動用インバータ制御方法の動作を示すフローチャートである。   FIG. 6 is a flowchart showing the operation of the motor drive inverter control method according to the present embodiment.

まず電源投入後(これは第1電位点、第3電位点に正の電位を与えることに相当する)ステップS41においてハイアーム側トランジスタ21〜23をオフし、次にステップS42においてローアーム側トランジスタ31〜33をオンする。これらのステップS41,S42はブートストラップキャパシタ71,72,73を充電するステップS4として把握することもできる。   First, after the power is turned on (this corresponds to applying a positive potential to the first potential point and the third potential point), the high arm transistors 21 to 23 are turned off in step S41, and then in step S42 the low arm transistors 31 to 31 are turned off. 33 is turned on. These steps S41 and S42 can also be grasped as steps S4 for charging the bootstrap capacitors 71, 72 and 73.

そしてステップS5において一定期間を待機する。この一定時間は、ローアーム側トランジスタ31〜33の導通が開始した時点から、ブートストラップキャパシタ71〜73の充電に必要な時間以上を採る。ここではスイッチング信号S53が、他のスイッチング信号S51,S52よりも遅い時刻t3において導通するので、時刻t5と時刻t3の差(t5−t3)が上記の一定時間に相当する。 In step S5, a predetermined period is waited. The predetermined time is longer than the time necessary for charging the bootstrap capacitors 71 to 73 from the time when the conduction of the low arm transistors 31 to 33 starts. Here, since the switching signal S 53 conducts at time t 3 later than the other switching signals S 51 and S 52 , the difference (t 5 −t 3 ) between the time t 5 and the time t 3 becomes the above-mentioned fixed time. Equivalent to.

図4では一旦、時刻t5でローアーム側トランジスタ31〜33をオフさせる制御が示されているが、一旦オフしなくてもよい。 FIG. 4 shows control for turning off the low arm transistors 31 to 33 once at time t 5 , but it may not be turned off once.

上述のようにステップS5を実行することにより、ブートストラップキャパシタ71〜73の充電電流が流れなくなる。その後に、第1の実施の形態で説明したステップS2,S3を実行する。このような処理を行うことにより、充電電流がオフセット量の把握に与える影響を避けることができる。   By executing step S5 as described above, the charging current of the bootstrap capacitors 71 to 73 does not flow. Thereafter, steps S2 and S3 described in the first embodiment are executed. By performing such processing, the influence of the charging current on the grasp of the offset amount can be avoided.

もちろん、第1の実施の形態と同様にスイッチング信号S41,S42,S43が“H”になるタイミングは、図3で示されたように時刻t4で揃える必要はないし、上述のようにスイッチング信号S41,S42,S43を一旦オフする必要はないし、第1の実施の形態と同様にスイッチング信号S41,S42,S43が“H”になるタイミングは、図3で示されたように時刻t4で揃える必要はない。 Of course, as in the first embodiment, the timings at which the switching signals S 41 , S 42 , and S 43 become “H” do not need to be aligned at time t 4 as shown in FIG. It is not necessary to turn off the switching signals S 41 , S 42 , S 43 once, and the timing when the switching signals S 41 , S 42 , S 43 become “H” as in the first embodiment is shown in FIG. It is not necessary to align at time t 4 as shown.

上位概念としての把握.
第1の実施の形態ではステップS2を実行するときに、ハイアーム側トランジスタ21〜23の全てをオンし、ローアーム側のトランジスタ31〜33の全てをオフしている。第2の実施の形態ではステップS2を実行するときに、ハイアーム側トランジスタ21〜23の全てをオフし、ローアーム側のトランジスタ31〜33の全てをオンしている。
Understanding as a superordinate concept.
In the first embodiment, when step S2 is executed, all of the high arm transistors 21 to 23 are turned on, and all of the low arm transistors 31 to 33 are turned off. In the second embodiment, when step S2 is executed, all of the high arm transistors 21 to 23 are turned off and all of the low arm transistors 31 to 33 are turned on.

よって第1の実施の形態と第2の実施の形態の上位概念として、ステップS2を実行するときには、ハイアーム側トランジスタ21〜23の全てと、ローアーム側のトランジスタ31〜33の全てとを、二者択一して導通させると把握することができる。   Therefore, as a superordinate concept of the first embodiment and the second embodiment, when step S2 is executed, all of the high-arm side transistors 21 to 23 and all of the low-arm side transistors 31 to 33 are connected to each other. It can be grasped if it is made to conduct alternatively.

この発明にかかるモータ駆動用インバータ制御方法を実行できる構成を例示する回路図である。It is a circuit diagram which illustrates the composition which can perform the inverter control method for motor drive concerning this invention. スイッチング制御回路の内部構成を例示するブロック図である。It is a block diagram which illustrates the internal structure of a switching control circuit. 第1の実施の形態におけるスイッチング信号の二値論理を示すタイミングチャートである。It is a timing chart which shows the binary logic of the switching signal in 1st Embodiment. 第2の実施の形態におけるスイッチング信号の二値論理を示すタイミングチャートである。It is a timing chart which shows the binary logic of the switching signal in 2nd Embodiment. 第1の実施の形態にかかるモータ駆動用インバータ制御方法を例示するフローチャートである。It is a flowchart which illustrates the inverter control method for motor drive concerning a 1st embodiment. 第2の実施の形態にかかるモータ駆動用インバータ制御方法を例示するフローチャートである。It is a flowchart which illustrates the inverter control method for motor drive concerning 2nd Embodiment.

符号の説明Explanation of symbols

200 モータ
VC 第1電位点
G 第2電位点
VD 第3電位点
21〜23,31〜33 トランジスタ
D1〜D6 環流ダイオード
71〜73 ブートストラップキャパシタ
81〜83 出力線
200 motor VC first potential point G second potential point VD third potential point 21-23, 31-33 transistor D1-D6 freewheeling diode 71-73 bootstrap capacitor 81-83 output line

Claims (5)

モータ(200)を駆動するインバータ(1)を制御する方法であって、
前記インバータは、
各々が、第1電位点(VC)と、前記第1電位点よりも電位が低い第2電位点(G)との間で直列に接続され、いずれも前記第1電位点から前記第2電位点への電流を流す一対のスイッチング素子(21,31;22,32;23,33)と、前記スイッチング素子の各々に並列に接続されて前記スイッチング素子が電流を流す方向とは逆に電流を流す環流ダイオード(D1,D4;D2,D5;D3,D6)を有する複数のレグと、
各々の前記レグにおける前記一対のスイッチング素子同士の接続点と前記モータとを接続する出力線(81;82;83)と
を備え、
(a)前記第1電位点側の前記スイッチング素子(21,22,23)の全てと、前記第2電位点側の前記スイッチング素子(31,32,33)の全てとを、二者択一して導通させるステップ(S1;S4)と、
(b)前記ステップ(a)で設定された前記スイッチング素子の導通/非導通状態において、前記第1電位点もしくは前記第2電位点に流入出する直流電流(idc)の検出値(J)をオフセット量として採用するステップ(S2)と、
(c)前記オフセット量に基づいて前記スイッチング素子のスイッチング制御を行うステップ(S3)と
を実行する、モータ駆動用インバータ制御方法。
A method for controlling an inverter (1) for driving a motor (200), comprising:
The inverter is
Each is connected in series between a first potential point (VC) and a second potential point (G) having a lower potential than the first potential point, and both are connected from the first potential point to the second potential. A pair of switching elements (21, 31; 22, 32; 23, 33) for passing a current to a point, and a current that is connected to each of the switching elements in parallel to the direction in which the switching element flows a current. A plurality of legs having flowing freewheeling diodes (D1, D4; D2, D5; D3, D6);
An output line (81; 82; 83) connecting a connection point between the pair of switching elements in each leg and the motor;
(A) Either all of the switching elements (21, 22, 23) on the first potential point side and all of the switching elements (31, 32, 33) on the second potential point side may be alternatively selected. And conducting (S1; S4),
(B) The detected value (J) of the direct current (idc) flowing into and out of the first potential point or the second potential point in the conduction / non-conduction state of the switching element set in the step (a). Step (S2) adopted as an offset amount;
(C) The inverter control method for motor drive which performs step (S3) which performs switching control of the said switching element based on the said offset amount.
前記ステップ(a)では、前記第1電位点側の前記スイッチング素子(21,22,23)の全てを導通させ、前記第2電位点側の前記スイッチング素子(31,32,33)の全てを非導通とする(S1)、請求項1記載のモータ駆動用インバータ制御方法。   In the step (a), all the switching elements (21, 22, 23) on the first potential point side are made conductive, and all the switching elements (31, 32, 33) on the second potential point side are turned on. The inverter control method for driving a motor according to claim 1, wherein non-conduction is performed (S 1). 前記インバータは、
前記レグの各々に対応して設けられ、前記第2電位点(G)よりも電位が高い第3電位点(VD)と、前記レグに対応する出力線(81,82,83)との間に設けられたブートストラップキャパシタ(71,72,73)と
を更に備え、
前記ステップ(a)では、
(a1)前記第1電位点側の前記スイッチング素子(21,22,23)の全てを非導通するステップ(S41)と、
(a2)前記第2電位点側の前記スイッチング素子(33)の全てを導通させるステップ(S42)と
が実行され、
前記第2電位点側の前記スイッチング素子の導通が開始した時点から、前記ブートストラップキャパシタの充電に必要な時間(t5−t3)が経過した後(S5)に、前記ステップ(b)が実行される、請求項1記載のモータ駆動用インバータ制御方法。
The inverter is
A third potential point (VD) provided corresponding to each of the legs and having a higher potential than the second potential point (G) and an output line (81, 82, 83) corresponding to the leg. A bootstrap capacitor (71, 72, 73) provided in
In step (a),
(A1) turning off all the switching elements (21, 22, 23) on the first potential point side (S41);
(A2) a step (S42) of conducting all the switching elements (33) on the second potential point side is performed,
After the time (t 5 -t 3 ) required for charging the bootstrap capacitor has elapsed (S5) from the time when the switching element on the second potential point side starts to conduct, the step (b) The motor drive inverter control method according to claim 1, wherein the motor drive inverter control method is executed.
前記ステップ(a)では、前記第1電位点側の前記スイッチング素子(21,22,23)の全てを非導通としたままで前記第2電位点側の前記スイッチング素子(31,32,33)の全ての導通の開始を順次(t1,t2,t3)に行う、請求項3記載のモータ駆動用インバータ制御方法。 In the step (a), all of the switching elements (21, 22, 23) on the first potential point side are kept non-conductive, and the switching elements (31, 32, 33) on the second potential point side are maintained. The motor drive inverter control method according to claim 3 , wherein all of the conductions are sequentially started (t 1 , t 2 , t 3 ). 前記インバータは第1電位点(VC)と前記レグとの間、及び前記第2電位点(G)と前記レグの間のいずれか一方に介挿された抵抗(r)を備え、
前記ステップ(b)においては、前記抵抗の電圧降下(Vr)に基づいて前記直流電流(idc)の検出値(J)が求められる、請求項1乃至請求項4のいずれか一つに記載のモータ駆動用インバータ制御方法。
The inverter includes a resistor (r) interposed between a first potential point (VC) and the leg and between the second potential point (G) and the leg.
5. The detection value (J) of the direct current (idc) is obtained based on the voltage drop (Vr) of the resistor in the step (b), according to claim 1. Inverter control method for motor drive.
JP2007023768A 2007-02-02 2007-02-02 Inverter control method for motor drive Expired - Fee Related JP5217174B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007023768A JP5217174B2 (en) 2007-02-02 2007-02-02 Inverter control method for motor drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007023768A JP5217174B2 (en) 2007-02-02 2007-02-02 Inverter control method for motor drive

Publications (2)

Publication Number Publication Date
JP2008193780A true JP2008193780A (en) 2008-08-21
JP5217174B2 JP5217174B2 (en) 2013-06-19

Family

ID=39753342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007023768A Expired - Fee Related JP5217174B2 (en) 2007-02-02 2007-02-02 Inverter control method for motor drive

Country Status (1)

Country Link
JP (1) JP5217174B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109941105A (en) * 2019-04-28 2019-06-28 中车资阳机车有限公司 Power supply system is delivered directly in the small impact of one kind

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04331475A (en) * 1991-04-26 1992-11-19 Fuji Electric Co Ltd Inverter current detecting method
JPH11313496A (en) * 1998-04-28 1999-11-09 Matsushita Refrig Co Ltd Operation controller for dc motor
JP2004135441A (en) * 2002-10-11 2004-04-30 Daikin Ind Ltd Motor driving method and its device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04331475A (en) * 1991-04-26 1992-11-19 Fuji Electric Co Ltd Inverter current detecting method
JPH11313496A (en) * 1998-04-28 1999-11-09 Matsushita Refrig Co Ltd Operation controller for dc motor
JP2004135441A (en) * 2002-10-11 2004-04-30 Daikin Ind Ltd Motor driving method and its device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109941105A (en) * 2019-04-28 2019-06-28 中车资阳机车有限公司 Power supply system is delivered directly in the small impact of one kind
CN109941105B (en) * 2019-04-28 2023-08-25 中车资阳机车有限公司 Small-impact direct-casting power supply system

Also Published As

Publication number Publication date
JP5217174B2 (en) 2013-06-19

Similar Documents

Publication Publication Date Title
US10972024B1 (en) Motor driving device and method
JP5095042B1 (en) Motor drive device
JP3876914B2 (en) Multiphase inverter, control method therefor, blower, and multiphase current output system
US8084974B2 (en) Inverter device
JP2007110779A (en) Motor drive and driving method
JP4708483B2 (en) Synchronous motor drive device
JP4513863B2 (en) Control device for multi-phase rotating machine
JP2010233310A (en) Power conversion apparatus, and method for discharge of the same
JP2011176918A (en) Motor driver circuit
JP5394975B2 (en) Switching transistor control circuit and power converter using the same
JP5375051B2 (en) Inverter discharge device
JP6629056B2 (en) MOTOR DRIVE DEVICE AND MOTOR DRIVE DEVICE CONTROL METHOD
JP5217174B2 (en) Inverter control method for motor drive
JP5857825B2 (en) Motor control device
JP2020025435A (en) Integrated circuit and motor device
JP2003289687A (en) Control method of three-phase brushless dc motor
JP2018160972A (en) Control device of motor drive circuit and diagnostic method of motor drive circuit
JP6131874B2 (en) Inverter circuit failure detection method, drive device, and motor drive system
JP6488490B1 (en) Motor control device and motor device
JP5168299B2 (en) Synchronous motor drive device
JP2008178232A (en) Inverter control method for driving motor
JP5262521B2 (en) Inverter control device
JP2010239682A (en) Drive device
JP5125339B2 (en) Control device for multi-phase rotating machine
JP2018133835A (en) Motor controller

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091022

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees