JP2008191995A - Ic card - Google Patents
Ic card Download PDFInfo
- Publication number
- JP2008191995A JP2008191995A JP2007027118A JP2007027118A JP2008191995A JP 2008191995 A JP2008191995 A JP 2008191995A JP 2007027118 A JP2007027118 A JP 2007027118A JP 2007027118 A JP2007027118 A JP 2007027118A JP 2008191995 A JP2008191995 A JP 2008191995A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring pattern
- card
- resin layer
- crack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
この発明は、ICチップをカード本体に実装したICカードに関する。 The present invention relates to an IC card having an IC chip mounted on a card body.
従来、カード本体に実装されるICチップとして、ICチップのミラー面および側面をエッチング処理することで、ダイシングの際にICチップに生じたチッピングを除去し、ICチップの曲げ強度を大きくしたICチップが知られている(例えば、特許文献1参照。)。一般に、ICカードは、携帯して使用するため、このようにチッピングを処理してICチップの曲げ強度を大きくすることは、外部応力によるカードの耐久性を高める上で有効である。 Conventionally, as an IC chip to be mounted on a card body, an IC chip in which a mirror surface and a side surface of an IC chip are etched to remove chipping generated in the IC chip during dicing, and the bending strength of the IC chip is increased. Is known (for example, see Patent Document 1). Generally, since an IC card is carried and used, it is effective to increase the durability of the card due to external stress to increase the bending strength of the IC chip by processing the chipping in this way.
しかし、このように製造工程において発生したICチップ表面の傷(クラック)は、上述したエッチング処理では完全に除去することはできない。このため、製造工程におけるICチップ表面の傷が将来的に大きくなってICチップの破壊原因となる可能性がある。
この発明の目的は、ICチップのクラックを電気的に検出できICチップの将来的な破壊を未然に防止できるICカードを提供することにある。 An object of the present invention is to provide an IC card that can electrically detect cracks in an IC chip and prevent future destruction of the IC chip.
上記目的を達成するため、本発明のICカードは、少なくとも表面に回路パターンを形成した回路形成層と、この回路形成層の表面に積層された樹脂層と、を有するICチップと、このICチップを実装したカード本体と、を有し、上記樹脂層は、上記回路形成層に達しないクラックにより破断する配線パターンを有する。 In order to achieve the above object, an IC card according to the present invention includes an IC chip having at least a circuit forming layer having a circuit pattern formed on the surface thereof, and a resin layer laminated on the surface of the circuit forming layer, and the IC chip. And the resin layer has a wiring pattern that is broken by a crack that does not reach the circuit forming layer.
上記発明によると、ICチップの樹脂層に形成した配線パターンの破断を電気的に検出することで、回路形成層に達していない将来的にチップの破壊につながる可能性の高いクラックを検出することができ、将来的なICチップの破壊を未然に防ぐことができ、より信頼性の高いICチップを実装したICカードを提供できる。 According to the above invention, by detecting the breakage of the wiring pattern formed in the resin layer of the IC chip, it is possible to detect a crack that has not reached the circuit formation layer and is likely to lead to the destruction of the chip in the future. Therefore, it is possible to prevent future destruction of the IC chip and to provide an IC card on which a more reliable IC chip is mounted.
この発明のICカードは、上記のような構成および作用を有しているので、ICチップのクラックを電気的に検出できICチップの将来的な破壊を未然に防止できる。 Since the IC card of the present invention has the configuration and operation as described above, it is possible to electrically detect cracks in the IC chip and prevent future destruction of the IC chip.
以下、図面を参照しながらこの発明の実施の形態について詳細に説明する。
図1には、この発明の実施の形態に係る無線ICカード1(以下、単にICカード1と称する)の等価回路を示してある。ICカード1は、図示しないリーダライタとの間で無線通信するためのアンテナコイル2、およびICチップ4を有する。ICチップ4は、アンテナコイル2を備えたカード本体に対して実装される。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 shows an equivalent circuit of a wireless IC card 1 (hereinafter simply referred to as an IC card 1) according to an embodiment of the present invention. The IC card 1 includes an
このICカード1は、リーダライタの図示しないアンテナを介して供給される磁力線をアンテナコイル2を介して受信して電力に変換し、この電力によってICチップ4の後述するCPUを動作させ、残りの電力でリーダライタにレスポンスを返す。このように、このICカード1は、非接触によりリーダライタとの間でデータ通信を行なう。
This IC card 1 receives magnetic force lines supplied via an antenna (not shown) of the reader / writer via an
図2には、ICチップ4の断面概略図を示してある。ICチップ4は、少なくとも表面6aに回路パターン(後述する)を形成した回路形成層6と、この表面6a上に積層した樹脂層8と、を有する。樹脂層8は、シリコンにより形成され、回路形成層表面6aの回路パターンを保護するとともにチップの強度を確保する目的で積層されている。また、樹脂層8は、製品としてのICカード1の厚さの規格に合わせてその厚さが決められるため、ICチップ4の厚さを所望する厚さに調節するために削られる。なお、ここでは、回路形成層6の構造については、詳細な説明を省略する。
FIG. 2 is a schematic cross-sectional view of the IC chip 4. The IC chip 4 includes a
ICチップ4の製造工程において、回路形成層6にクラック7(割れ)を生じた場合、回路パターンが断線したりCPUなどの電子部品が故障したりして、このICチップ4は動作不能となる。しかし、回路形成層6に達しない大きさで上述した樹脂層8の表面8a側からクラック9を生じた場合、このICチップ4は動作可能である。このため、従来は、ICチップ4の樹脂層8側にクラック9があっても、検査工程で動作不能を検出しない限りそのまま使用していた。
In the manufacturing process of the IC chip 4, when a crack 7 (break) occurs in the
しかし、樹脂層8側に生じたクラック9は、将来的に回路形成層6に達する可能性があり、このようなクラック9を生じたままのICチップ4を実装したICカード1を出荷してしまうと、このICカード1は将来的に動作不能になる可能性が高い。つまり、このように、見かけ上、ICチップ4の動作に影響の無い樹脂層8側のクラック9であっても、経時的にICチップ4の破壊につながる可能性が高いため、製品の信頼性を確保する上では、このまま見過ごすわけにはいかない。
However, the crack 9 generated on the
このため、本実施の形態では、図3に示すように、ICチップ4の樹脂層8の回路形成層6から離間した表面8aに、連続した1本の線からなる細かい配線パターン10を形成し、この配線パターン10が破断していることを後述する検出回路で電気的に検出することで、上述した樹脂層8側のクラック9を検出するようにした。言い換えると、表面8aにクラック9を生じた場合に破断する位置および形状で配線パターン10を樹脂層8の表面8aに形成してある。そして、クラック9を検出したICチップ4は、そのまま出荷することなく破棄するようにした。
For this reason, in this embodiment, as shown in FIG. 3, a
なお、本実施の形態の配線パターン10は、例えば、銀ペーストを表面8aに印刷して形成され、クラック9を生じ易い方向と交差する方向に長く、隣り合う線分の間隔をできるだけ狭く、且つ表面8aの略全面をカバーする領域にジグザグに形成されている。クラック9の方向が予め予想できる場合には、このクラック9により配線パターン10が確実に切れる方向、すなわちクラック9を横切る方向に配線パターン10を延設する。また、配線パターン10の両端は、ICチップ4の隣接する2つの角部で終わっており、それぞれ、接続端子11a、11bが設けられている。
The
図4に示すように、ICチップ4の回路形成層6の裏面6b側の4角には、4つの接続端子12a、12b、13a、13bが設けられている。そのうち2つの接続端子12a、12bには、上述したアンテナコイル2の両端が接続される。なお、残り2つの接続端子13a、13bは、ICチップ4の厚さ方向に関して、上述した配線パターン10の2つの接続端子11a、11bにそれぞれ対向する位置関係で設けられている。
As shown in FIG. 4, four
つまり、例えば、図5(a)に示すように、上述したICチップ4をフリップチップによりカード本体側の基板に実装した場合、基板にパターニングされたアンテナコイル2の両端がICチップ4の裏面にある2つの接続端子12a、12bに接続され、残り2つの接続端子13a、13bが、基板の独立した配線14a、14bにそれぞれ接続されるようになっている。
That is, for example, as shown in FIG. 5A, when the above-described IC chip 4 is mounted on a card body side substrate by flip chip, both ends of the
図5(b)には、ICチップ4を基板側から見た平面概略図を示してある。これによると、ICチップ4のアンテナコイル2を接続しない2つの接続端子13a、13bは、それぞれ、独立して基板にパターニングされた2本の細長い配線14a、14bに接続されている。また、これら2本の配線14a、14bには、ICチップ4の樹脂層8の表面8aに形成された配線パターン10の接続端子11a、11bが、それぞれ、ワイヤ15a、15bを介して接続されている(図5a)。
FIG. 5B shows a schematic plan view of the IC chip 4 viewed from the substrate side. According to this, the two
図6には、上述した配線パターン10の破断を検出するための等価回路(検出回路)を示してある。上述したように、ICチップ4の接続端子13a、ワイヤ15a、配線パターン10の接続端子11a、配線パターン10、接続端子11b、ワイヤ15b、および接続端子13bを繋げた閉回路には、アンテナコイル2を介して電力供給される電力源21が接続されている。また、閉回路には、一端をグランドに接続した抵抗22が接続されている。このため、ICチップ4に動作電力が供給されると、抵抗22に電流が流れてその両端に電圧が生じる。
FIG. 6 shows an equivalent circuit (detection circuit) for detecting the breakage of the
つまり、ICチップ表面8aの配線パターン10が破断していない状態では、上述した閉回路を通して抵抗22に電流が流れるため、このときの抵抗両端の電圧を入力ポート23を介して検出することで、CPU20は、ICチップ表面8aにクラック9が無いことを検出できる。一方、配線パターン10が破断している場合、抵抗22に電流が流れないため、CPU20は、抵抗両端に電圧が無いことをもって、ICチップ表面8aにクラック9が生じていることを検出できる。
That is, in a state where the
図7には、上記ICチップ4を実装したICカード1の検査工程を説明するためのフローチャートを示してある。この検査工程では、図示しない検査装置のリーダライタのアンテナに上述したICチップ4を実装したICカード1を翳して検査する。 FIG. 7 shows a flowchart for explaining the inspection process of the IC card 1 on which the IC chip 4 is mounted. In this inspection process, the IC card 1 on which the above-described IC chip 4 is mounted is inspected on the reader / writer antenna of an inspection device (not shown).
ICカード1が検査装置のアンテナに翳されると、このアンテナから発生されている磁力線をICカード1のアンテナコイル2が遮り、ICカード1に動作電力が供給されてICカード1が活性化される(ステップ1)。このとき、ICチップ4のCPU20は、抵抗22の両端に電圧が生じているか否かを検出し(ステップ2)、ICチップ表面8aにクラック9が生じているか否かを検出する。
When the IC card 1 is trapped by the antenna of the inspection apparatus, the
ステップ2の処理で、CPU20が電圧有りを検出して(ステップ2;YES)表面8a側にクラック9が生じていないことを検出した場合、CPU20は、リーダライタからのポーリングコマンドに応じて(ステップ3;YES)通常の応答処理を実行し、当該ICカード1を正常動作させる(ステップ4)。このとき、ICカード1から正常な返信を受けたリーダライタは、当該ICカード1が正常に動作する正常なカードであることを判断し、検査装置のオペレータに対して図示しない表示部を介して通知する。
When the
一方、ステップ2で電圧無しを検出すると(ステップ2;NO)、CPU20は、当該ICチップ4の表面8aにクラック9が生じていることを検出する(ステップ5)。この後、CPU20は、リーダライタからの初期コマンドを待って(ステップ6;YES)、検査装置のリーダライタへクラック9有りを通知する(ステップ7)。
On the other hand, when no voltage is detected in step 2 (
これにより、検査装置は、当該ICカードのICチップ4が将来的に破壊される可能性があることを判断し、当該ICカード1を破棄すべきであることを表示部を介してオペレータに通知する。 Accordingly, the inspection apparatus determines that the IC chip 4 of the IC card may be destroyed in the future, and notifies the operator that the IC card 1 should be discarded via the display unit. To do.
以上のように、本実施の形態によると、ICチップ4の回路形成層6から離間した表面8aに配線パターン10を形成し、表面8aのクラック9による配線パターン10の破断をICチップ4のCPU20を介して検出するようにしたため、将来的に回路形成層6まで達する可能性の高いクラック9を早期に発見でき、当該ICチップ4を実装したICカード1の信頼性を高めることができる。
As described above, according to the present embodiment, the
なお、上述した実施の形態では、ICカード1の検査工程でクラック9を検出する場合について説明したが、ICカード1を出荷した後、通常の使用時において、データ処理装置のリーダライタとの間でデータ通信をした際にクラック9の有無を検出するようにしても良く、ICチップ4が破壊される可能性が高いICカード1を早期に発見して交換などのサービスを提供できる。 In the above-described embodiment, the case where the crack 9 is detected in the inspection process of the IC card 1 has been described. However, after the IC card 1 is shipped, the IC card 1 can be connected with the reader / writer of the data processing device during normal use. Thus, the presence or absence of the crack 9 may be detected when data communication is performed, and the IC card 1 with a high possibility of destruction of the IC chip 4 can be found at an early stage and services such as replacement can be provided.
また、上述した実施の形態では、リーダライタとの間で無線通信するためのアンテナコイル2を備えた無線ICカード1に本発明を適用した場合について説明したが、本実施の形態の発明は、アンテナコイル2を持たない接触式のICカードに適用することもできる。
In the above-described embodiment, the case where the present invention is applied to the wireless IC card 1 including the
さらに、上述した実施の形態では、ICカード1の検査時および使用時においてICチップ4のクラック9を検出して破棄或いは交換を促す例について説明したが、クラック9を生じたときにこのICチップ4を実装したICカード1を動作不能とするようにしても良い。 Further, in the above-described embodiment, the example in which the crack 9 of the IC chip 4 is detected and prompted to be discarded or replaced at the time of inspection and use of the IC card 1 has been described. The IC card 1 mounted with 4 may be disabled.
図8には、この発明の他の実施の形態を説明するための図を示してある。以下の説明では、上述した実施の形態と同様に機能する構成要素に同一符号を付してその詳細な説明を省略する。また、ここでは、ICチップ4の回路形成層6から離間した樹脂層8の表面8aにクラック9を生じた際に、当該ICチップ4を実装したICカード1を動作不能にする方法を説明する。
FIG. 8 is a diagram for explaining another embodiment of the present invention. In the following description, the same reference numerals are given to components that function in the same manner as the above-described embodiment, and detailed description thereof is omitted. Here, a method for disabling the IC card 1 on which the IC chip 4 is mounted when a crack 9 is generated on the
図8(a)にはアンテナコイル31を形成した基板にICチップ30を実装した状態の側面概略図を示してあり、図8(b)には図8(a)の構造を基板側から見た裏面側概略図を示してある。
FIG. 8A shows a schematic side view of the
この例では、ICチップ30の表面8aに形成した配線パターン10の接続端子11a、11bをアンテナコイル31の途中に接続した。つまり、本実施の形態では、配線パターン10をアンテナコイル31の途中に配線した。これにより、配線パターン10が破断した場合に、アンテナコイル31も破断することになり、クラック9を生じたと同時に当該ICチップ30を実装したICカード1が動作不能となる。
In this example, the
この実施の形態のICカード1においても、上述した実施の形態と同様に、将来的にICチップ30の破壊につながる可能性の高いクラック9を電気的に検出でき、検出と同時に当該ICチップ30を実装したICカード1を動作不能とすることができ、ICチップ30の将来的な破壊を未然に防止できる。
Also in the IC card 1 of this embodiment, the crack 9 that is likely to lead to destruction of the
なお、この発明は、上述した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上述した実施の形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、上述した実施の形態に示される全構成要素から幾つかの構成要素を削除しても良い。更に、異なる実施の形態に亘る構成要素を適宜組み合わせても良い。 Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above-described embodiments. For example, you may delete some components from all the components shown by embodiment mentioned above. Furthermore, you may combine the component covering different embodiment suitably.
例えば、上述した実施の形態では、図3に示す配線パターン10をICチップ4の樹脂層8の表面8aに形成した場合について説明したが、これに限らず、配線パターン10の形状は任意に変更可能であり、表面8aに限らず樹脂層8の内部に形成しても良い。例えば、配線パターン10を回路形成層6との境界近くに形成すると、樹脂層8の表面8a側から生じたクラック9が回路形成層6に達する直前に配線パターン10が破断されることになり、クラック9の検出タイミングを実際にICチップが破壊されるタイミングに近づけることができる。言い換えると、配線パターン10を形成する境界(回路形成層6の表面6a)からの距離を変えることで、クラック9の検出タイミングを任意のタイミングに変更できる。
For example, in the above-described embodiment, the case where the
また、配線パターン10を樹脂層8の表面8aから後退した位置、すなわち樹脂層8の内部に形成することで、ICチップ4の厚さを調節するため樹脂層8を削る場合に配線パターン10を削ってしまうことを防止できる。
Further, by forming the
また、上述した実施の形態では、ICチップ4、30の樹脂層8の表面8a(或いは内部)の略全体をカバーする領域に配線パターン10を形成した場合について説明したが、樹脂層8をその面方向に複数の領域に分割して少なくとも1つの領域に配線パターンを形成するようにしても良い。
In the above-described embodiment, the case where the
例えば、ICチップの製造工程においてクラック9を生じ易い領域やクラック9を生じた場合に重大な欠陥につながる領域にだけ配線パターンを形成しても良い。この場合、配線パターンを形成する銀ペーストを少なくでき、その分、製造コストを低減できる。また、配線パターンをアンテナコイルの途中に配線する場合には、このように小さな領域にだけ配線パターンを形成することで、アンテナコイルの特性に対する影響を小さくできる。 For example, the wiring pattern may be formed only in a region where the crack 9 is likely to occur in the manufacturing process of the IC chip or a region that leads to a serious defect when the crack 9 occurs. In this case, the silver paste for forming the wiring pattern can be reduced, and the manufacturing cost can be reduced accordingly. In addition, when the wiring pattern is wired in the middle of the antenna coil, the influence on the characteristics of the antenna coil can be reduced by forming the wiring pattern only in such a small region.
また、分割した全ての領域に独立した配線パターンを形成し、各配線パターンに破断を検出するための検出回路をそれぞれ接続してクラック9を検出するようにしても良い。この場合、クラック9を生じ易い領域を統計的に判断でき、ICチップの製造装置の保守点検に役立てることができる。 Alternatively, independent wiring patterns may be formed in all the divided areas, and a detection circuit for detecting breakage may be connected to each wiring pattern to detect the crack 9. In this case, an area where the crack 9 is likely to be generated can be statistically determined, which can be used for maintenance and inspection of the IC chip manufacturing apparatus.
さらに、上述した実施の形態では、ICチップ4、30をカード本体の基板に実装する際に、フリップチップにより実装した場合について説明したが、ワイヤボンディングによってICチップを実装するICカードに本発明を適用することもできる。 Further, in the above-described embodiment, the case where the IC chips 4 and 30 are mounted on the substrate of the card body by the flip chip has been described. However, the present invention is applied to an IC card on which the IC chip is mounted by wire bonding. It can also be applied.
1…ICカード、2…アンテナコイル、4、30…ICチップ、6…回路形成層、6a…表面、8…樹脂層、8a…表面、9…クラック、10…配線パターン、11a、11b…接続端子、14a、14b…配線、15a、15b…ワイヤ、20…CPU、22…抵抗。 DESCRIPTION OF SYMBOLS 1 ... IC card, 2 ... Antenna coil, 4, 30 ... IC chip, 6 ... Circuit formation layer, 6a ... Surface, 8 ... Resin layer, 8a ... Surface, 9 ... Crack, 10 ... Wiring pattern, 11a, 11b ... Connection Terminals, 14a, 14b ... wiring, 15a, 15b ... wire, 20 ... CPU, 22 ... resistance.
Claims (10)
このICチップを実装したカード本体と、を有し、
上記樹脂層は、上記回路形成層に達しないクラックにより破断する配線パターンを有することを特徴とするICカード。 An IC chip having at least a circuit forming layer having a circuit pattern formed on the surface, and a resin layer laminated on the surface of the circuit forming layer;
A card body on which the IC chip is mounted,
The IC card, wherein the resin layer has a wiring pattern that is broken by a crack that does not reach the circuit forming layer.
上記ICチップの配線パターンが上記アンテナコイルの一部を構成していることを特徴とする請求項1に記載のICカード。 The card body has an antenna coil for wireless communication with a reader / writer,
2. The IC card according to claim 1, wherein a wiring pattern of the IC chip constitutes a part of the antenna coil.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007027118A JP2008191995A (en) | 2007-02-06 | 2007-02-06 | Ic card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007027118A JP2008191995A (en) | 2007-02-06 | 2007-02-06 | Ic card |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008191995A true JP2008191995A (en) | 2008-08-21 |
Family
ID=39752029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007027118A Pending JP2008191995A (en) | 2007-02-06 | 2007-02-06 | Ic card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008191995A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108496087A (en) * | 2016-10-28 | 2018-09-04 | 华为技术有限公司 | Device equipped with crack detection circuit and detecting system |
-
2007
- 2007-02-06 JP JP2007027118A patent/JP2008191995A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108496087A (en) * | 2016-10-28 | 2018-09-04 | 华为技术有限公司 | Device equipped with crack detection circuit and detecting system |
JP2019533164A (en) * | 2016-10-28 | 2019-11-14 | 華為技術有限公司Huawei Technologies Co.,Ltd. | Crack detection circuit mounting apparatus and detection system |
US10996265B2 (en) | 2016-10-28 | 2021-05-04 | Huawei Technologies Co., Ltd. | Apparatus equipped with crack detection circuit and detection system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4512577B2 (en) | Memory card with electrostatic discharge protection | |
CN101150094B (en) | Semiconductor crystal circle structure | |
TWI522931B (en) | Fingerprint identification chip with enhanced esd protection | |
JP5076407B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6452121B2 (en) | Semiconductor chip with damage detection | |
JP2008191995A (en) | Ic card | |
CN107230671B (en) | Semiconductor integrated circuit chip and semiconductor integrated circuit wafer | |
EP2028691A2 (en) | Sacrificial structures for crack propagation confinement in a substrate comprising a plurality of ICs | |
JP2010272759A (en) | Tape carrier package, individual component for tape carrier package, and method of manufacturing tape carrier package and individual component for the same | |
KR100630756B1 (en) | Semiconductor device having improved pad structure | |
JP2009053970A (en) | Semiconductor device | |
JP2006505933A (en) | Integrated circuit having at least one bump | |
US20150262941A1 (en) | Perforated electronic package and method of fabrication | |
JP2008270278A (en) | Semiconductor manufacturing apparatus, and manufacturing method of semiconductor device | |
JP7185564B2 (en) | Crack detection label | |
CN111653549A (en) | Electromigration test structure | |
US7667330B2 (en) | Semiconductor device for preventing inflow of high current from an input/output pad and a circuit for preventing inflow of high current thereof | |
JP4820602B2 (en) | Semiconductor device | |
KR100968976B1 (en) | Probe card | |
JP2008052492A (en) | Noncontact data carrier and wiring board therefor | |
KR100727490B1 (en) | Semiconductor device with visible indicator for separating bonding region and probing region, and method of fabricating the same | |
JP2004228479A (en) | Semiconductor device and manufacturing method for the semiconductor device | |
KR100569711B1 (en) | Semiconductor device and method for the same | |
JP2013168624A (en) | Semiconductor device | |
JP2008507852A (en) | Wafer with improved saw-in group |