JP2008190005A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2008190005A
JP2008190005A JP2007026472A JP2007026472A JP2008190005A JP 2008190005 A JP2008190005 A JP 2008190005A JP 2007026472 A JP2007026472 A JP 2007026472A JP 2007026472 A JP2007026472 A JP 2007026472A JP 2008190005 A JP2008190005 A JP 2008190005A
Authority
JP
Japan
Prior art keywords
semiconductor device
metal
plating
manufacturing
metal case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007026472A
Other languages
Japanese (ja)
Inventor
Takahisa Fukuhara
隆寿 福原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007026472A priority Critical patent/JP2008190005A/en
Publication of JP2008190005A publication Critical patent/JP2008190005A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technique to form a Sn-Bi alloy plated film having a desired composition on the surface of a material to be plated while suppressing the production cost in an electroplating step for forming the Sn-Bi alloy plated film. <P>SOLUTION: An insulating sheet 33 to prevent the direct contact of a metal solid Sn 32 charged into a metallic case 30 with the metallic case 30 is provided between the metallic solid Sn 32 and the metallic case 30. Further, an inert block 34 is arranged in the metallic case 30 and a plurality of the metallic solids Sn 32 are arranged on the inert block 34 through the insulating sheet 33 (and an anode blade 31) and the metallic case 30 is arranged in an anode back 35. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置の製造技術に関し、特に、半導体装置の製造過程の一工程であるメッキ工程に適用して有効な技術に関するものである。   The present invention relates to a manufacturing technique of a semiconductor device, and more particularly to a technique that is effective when applied to a plating process which is a process in the manufacturing process of a semiconductor device.

例えば錫及びビスマスを含むメッキ液中に被メッキ処理物を浸し、メッキ液中に配置された固体錫金属及び固体ビスマス金属を陽極に接続し、被メッキ処理物を陰極に接続して、被メッキ処理物のメッキ処理を行う技術が特開２００５−１６３１５２号公報（特許文献１）に開示されている。
特開２００５−１６３１５２号公報（段落［００３４］〜［００３７］、図１２） For example, the object to be plated is immersed in a plating solution containing tin and bismuth, solid tin metal and solid bismuth metal disposed in the plating solution are connected to the anode, and the object to be plated is connected to the cathode, to be plated. Japanese Patent Application Laid-Open No. 2005-163152 (Patent Document 1) discloses a technique for performing a plating process on a processed material.
Japanese Patent Laying-Open No. 2005-163152 (paragraphs [0034] to [0037], FIG. 12)

リードフレームを用いて製造される半導体装置では、実装基板に半田付けする際の半田ぬれ性を確保するため、リードの外部接続用端子部に合金メッキ膜が形成されている。この合金メッキ膜としては、主にＳｎ（錫）−Ｐｂ（鉛）組成の合金メッキ膜が使用されてきたが、近年、環境保護の関係からＰｂの使用が規制され、合金メッキ膜においてもＰｂフリー化が進められている。   In a semiconductor device manufactured using a lead frame, an alloy plating film is formed on an external connection terminal portion of a lead in order to ensure solder wettability when soldering to a mounting substrate. As this alloy plating film, an alloy plating film having a Sn (tin) -Pb (lead) composition has been mainly used. However, in recent years, the use of Pb has been regulated due to environmental protection. Freedom is being promoted.

Ｐｂフリー組成の合金メッキ膜としては様々な組成のものが提案され、実用化されており、その中の１つに、Ｓｎ−Ｂｉ（ビスマス）組成の合金メッキ膜（以下、Ｓｎ−Ｂｉ合金メッキ膜と記す）がある。Ｓｎ−Ｂｉ合金メッキ膜は、一般に電解メッキ法により形成される。電解メッキ法は、メッキ液から金属を被メッキ処理物の表面に電解析出させて合金メッキ膜を形成する方法である。例えばＳｎ及びＢｉを含むメッキ液中に被メッキ処理物を浸し、メッキ液中に配置された金属固体Ｓｎ及び金属固体Ｂｉを陽極に接続し、被メッキ処理物を陰極に接続することにより、被メッキ処理物の表面にＳｎ−Ｂｉ合金メッキ膜を形成することができる（前記特許文献１参照）。   Pb-free alloy plating films having various compositions have been proposed and put to practical use. One of them is an Sn-Bi (bismuth) composition alloy plating film (hereinafter referred to as Sn-Bi alloy plating). There is a film). The Sn—Bi alloy plating film is generally formed by an electrolytic plating method. The electrolytic plating method is a method of forming an alloy plating film by electrolytically depositing a metal from a plating solution on the surface of an object to be plated. For example, the object to be plated is immersed in a plating solution containing Sn and Bi, the metal solid Sn and the metal solid Bi arranged in the plating solution are connected to the anode, and the object to be plated is connected to the cathode. An Sn—Bi alloy plating film can be formed on the surface of the plated product (see Patent Document 1).

しかしながら、電解メッキ法により形成されるＳｎ−Ｂｉ合金メッキ膜については、以下に説明する種々の技術的課題が存在する。   However, the Sn-Bi alloy plating film formed by the electrolytic plating method has various technical problems described below.

図２０（ａ）に示すように、Ｓｎ及びＢｉを含むメッキ液５１中に金属固体Ｓｎ５２を浸すと、Ｓｎのイオン化傾向がＢｉよりも高いことから、金属固体Ｓｎ５２の表面にＢｉが置換析出する。さらに、図２０（ｂ）に示すように、金属固体Ｓｎ５２が陰極板５３に接触すると、陰極板５３の表面にもＢｉが置換析出する。メッキ液５１中のＢｉが置換析出すると、メッキ液５１中のＢｉの濃度が減少するため、Ｂｉを頻繁にメッキ液５１中に供給する必要があり、Ｂｉの置換析出量が増加すれば、当然に補充されるＢｉ量が増加する。しかし、ＢｉのコストはＳｎ等の他の材料のコストよりも高いため、このＢｉ量の増加が、半導体装置の製造コストを押し上げる要因の１つとなっている。   As shown in FIG. 20A, when the metal solid Sn52 is immersed in the plating solution 51 containing Sn and Bi, since the ionization tendency of Sn is higher than Bi, Bi is substituted and deposited on the surface of the metal solid Sn52. . Furthermore, as shown in FIG. 20B, when the metal solid Sn 52 comes into contact with the cathode plate 53, Bi is also deposited on the surface of the cathode plate 53. When Bi in the plating solution 51 is substituted and deposited, the concentration of Bi in the plating solution 51 decreases. Therefore, it is necessary to frequently supply Bi into the plating solution 51. Naturally, if the amount of substitutional precipitation of Bi increases. The amount of Bi to be replenished increases. However, since the cost of Bi is higher than the cost of other materials such as Sn, this increase in Bi amount is one of the factors that push up the manufacturing cost of the semiconductor device.

また、Ｓｎ−Ｂｉ合金メッキ膜は、半導体装置の実装時の基板側に予め設けている半田ペーストの濡れ性を考慮して、一般にＳｎ：Ｂｉ＝９８（重量％）：２（重量％）の組成で形成される。しかし、メッキ液中のＢｉの濃度が変動すると、形成されたＳｎ−Ｂｉ合金メッキ膜のＢｉの濃度も変動して、その組成にばらつきが生じてしまう。   The Sn—Bi alloy plating film is generally Sn: Bi = 98 (wt%): 2 (wt%) in consideration of the wettability of the solder paste provided in advance on the substrate side when the semiconductor device is mounted. Formed with composition. However, when the concentration of Bi in the plating solution varies, the concentration of Bi in the formed Sn—Bi alloy plating film also varies, resulting in variations in the composition.

また、金属固体Ｓｎをメッキ液中に浸す場合は、金属固体Ｓｎを不可溶性の金属ケースに収納している。金属ケースの上面は、金属固体Ｓｎの投入を容易にするために開放されており、金属ケースの前面は、メッキ液の侵入を容易にするために網で構成されている（前記特許文献１参照）。しかし、金属ケースの表面にＢｉが置換析出すると、金属ケースの網目を塞いでしまい、被メッキ処理物への安定したＳｎの供給が出来なくなってしまう。そのため、金属ケースの掃除を人手により行う必要があるが、金属ケースに析出した金属（Ｂｉ）を除去することは困難であり、掃除に多大な時間（例えば１つの金属ケースの掃除に２〜３時間程度）を要するため、作業者にとって大きな負担となっている。   Further, when the metal solid Sn is immersed in the plating solution, the metal solid Sn is stored in an insoluble metal case. The upper surface of the metal case is opened to facilitate the charging of the metal solid Sn, and the front surface of the metal case is configured with a net to facilitate the penetration of the plating solution (see Patent Document 1). ). However, if Bi is substituted and deposited on the surface of the metal case, the mesh of the metal case is blocked, and it becomes impossible to stably supply Sn to the object to be plated. Therefore, it is necessary to manually clean the metal case, but it is difficult to remove the metal (Bi) deposited on the metal case, and it takes a lot of time for cleaning (for example, two to three for cleaning one metal case). Time), which is a heavy burden on the operator.

本発明の目的は、Ｓｎ−Ｂｉ合金メッキ膜を形成する電解メッキ工程において、製造コストを抑えて、被メッキ処理物の表面に所望する組成のＳｎ−Ｂｉ合金メッキ膜を形成することのできる技術を提供することにある。   An object of the present invention is a technique capable of forming a Sn—Bi alloy plating film having a desired composition on the surface of an object to be plated in an electrolytic plating process for forming a Sn—Bi alloy plating film at a reduced manufacturing cost. Is to provide.

本発明の他の目的は、Ｓｎ−Ｂｉ合金メッキ膜を形成する電解メッキ工程において、金属ケースのメンテナンス作業の軽減を図ることのできる技術を提供することにある。   Another object of the present invention is to provide a technique capable of reducing the maintenance work of the metal case in the electrolytic plating process for forming the Sn—Bi alloy plating film.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明は、Ｓｎ及びＢｉを含むメッキ液中に被メッキ処理物を浸して、被メッキ処理物の表面にＳｎ−Ｂｉ合金メッキ膜を形成する電解メッキ工程を有する半導体装置の製造方法であって、Ｓｎはメッキ液中に配置された複数の金属固体Ｓｎから供給され、複数の金属固体Ｓｎは絶縁シートを介して金属ケース内に収納されている。   The present invention is a method of manufacturing a semiconductor device having an electrolytic plating step of immersing an object to be plated in a plating solution containing Sn and Bi to form an Sn-Bi alloy plating film on the surface of the object to be plated. , Sn is supplied from a plurality of metal solids Sn arranged in the plating solution, and the plurality of metal solids Sn is stored in a metal case via an insulating sheet.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

Ｓｎ−Ｂｉ合金メッキ膜を形成する電解メッキ工程において、製造コストを抑えて、被メッキ処理物の表面に所望する組成のＳｎ−Ｂｉ合金メッキ膜を形成することができる。また、金属ケースのメンテナンス作業の軽減を図ることができる。   In the electrolytic plating process for forming the Sn—Bi alloy plating film, the Sn—Bi alloy plating film having a desired composition can be formed on the surface of the object to be plated, while suppressing the manufacturing cost. Moreover, the maintenance work of the metal case can be reduced.

本実施の形態においては、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値及び範囲についても同様である。   In the present embodiment, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), unless otherwise specified, or in principle limited to a specific number in principle, It is not limited to the specific number, and it may be more or less than the specific number. Further, in the present embodiment, it is needless to say that the constituent elements (including element steps and the like) are not necessarily indispensable, unless otherwise specified and clearly considered essential in principle. Yes. Similarly, in this embodiment, when referring to the shape, positional relationship, etc. of the component, etc., the shape, etc., substantially, unless otherwise specified or otherwise considered in principle. It shall include those that are approximate or similar to. The same applies to the above numerical values and ranges.

また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す。また、本実施の形態を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。   Further, in the drawings used in this embodiment mode, hatching is given to make the drawings easy to see even if they are plan views. Further, in all drawings for explaining the present embodiment, parts having the same function are denoted by the same reference numerals, and repeated explanation thereof is omitted. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

本実施の形態によるＱＦＮ（Pb-free Quad Flat No-Lead）型半導体装置について図２〜図４を用いて説明する。図２は半導体装置の外観構造を示す概略平面図、図３は半導体装置の内部構造を示す図（（ａ）は概略平面図、（ｂ）は概略断面図）、図４は図３（ｂ）の一部を拡大した概略断面図である。   A QFN (Pb-free Quad Flat No-Lead) type semiconductor device according to the present embodiment will be described with reference to FIGS. 2 is a schematic plan view showing the external structure of the semiconductor device, FIG. 3 is a diagram showing the internal structure of the semiconductor device ((a) is a schematic plan view, (b) is a schematic cross-sectional view), and FIG. It is the schematic sectional drawing which expanded a part of).

図２及び図３に示すように、半導体装置１は、半導体チップ２、複数のリード３、チップ支持体（ダイパッド、タブ、チップ搭載部）４、４本の吊りリード５、複数のボンディングワイヤ６及び樹脂封止体７等を有するパッケージ構造となっている。半導体チップ２、複数のリード３、チップ支持体４、４本の吊りリード５及び複数のボンディングワイヤ６等は、樹脂封止体７によって封止されている。半導体チップ２は、チップ支持体４の主面に接着剤８を介在して接着固定され、チップ支持体４には、４本の吊りリード５が一体的に連結されている。   As shown in FIGS. 2 and 3, the semiconductor device 1 includes a semiconductor chip 2, a plurality of leads 3, a chip support (die pad, tab, chip mounting portion) 4, four suspension leads 5, and a plurality of bonding wires 6. And a package structure including the resin sealing body 7 and the like. The semiconductor chip 2, the plurality of leads 3, the chip support 4, the four suspension leads 5, the plurality of bonding wires 6, and the like are sealed with a resin sealing body 7. The semiconductor chip 2 is bonded and fixed to the main surface of the chip support 4 with an adhesive 8 interposed therebetween, and four suspension leads 5 are integrally connected to the chip support 4.

半導体チップ２は、その厚さ方向と交差する平面形状が方形状になっており、本実施の形態では例えば正方形になっている。半導体チップ２は、互いに反対側に位置する主面（回路形成面）及び裏面を有し、これに限定されないが、その主面には、複数のトランジスタ素子と、絶縁膜及び配線のそれぞれを複数段積み重ねた多層配線と、この多層配線を覆うようにして形成された表面保護膜等を有する構成になっている。   The semiconductor chip 2 has a square planar shape intersecting the thickness direction, and is, for example, a square in the present embodiment. The semiconductor chip 2 has a main surface (circuit forming surface) and a back surface located on opposite sides, and the main surface is not limited to this. On the main surface, a plurality of transistor elements, a plurality of insulating films and wirings are provided. The multi-layer wirings stacked in stages and a surface protective film formed so as to cover the multi-layer wirings are provided.

さらに、半導体チップ２の主面には、複数のボンディングパッド９が形成されている。複数のボンディングパッド９は、半導体チップ２の各辺に沿って配置されている。複数のボンディングパッド９は、半導体チップ２の多層配線のうちの最上層の配線により形成され、各々のボンディングパッド９に対応して半導体チップ２の表面保護膜に形成された開口により露出している。   Furthermore, a plurality of bonding pads 9 are formed on the main surface of the semiconductor chip 2. The plurality of bonding pads 9 are arranged along each side of the semiconductor chip 2. The plurality of bonding pads 9 are formed by the uppermost wiring of the multilayer wiring of the semiconductor chip 2 and are exposed through openings formed in the surface protective film of the semiconductor chip 2 corresponding to the bonding pads 9. .

複数のボンディングパッド９は、複数のリード３とそれぞれ電気的に接続されている。本実施の形態では、ボンディングパッド９とリード３との電気的な接続は、ボンディングワイヤ６により行われており、ボンディングワイヤ６の一端はボンディングパッド９に接続され、ボンディングワイヤの他の一端はリード３に接続されている。ボンディングワイヤ６としては、例えばＡｕ（金）線を用いている。また、ボンディングワイヤ６の接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法（ボールボンディング法）を用いている。   The plurality of bonding pads 9 are electrically connected to the plurality of leads 3, respectively. In the present embodiment, the bonding pad 9 and the lead 3 are electrically connected by the bonding wire 6, one end of the bonding wire 6 is connected to the bonding pad 9, and the other end of the bonding wire is the lead. 3 is connected. For example, an Au (gold) wire is used as the bonding wire 6. Further, as a method for connecting the bonding wires 6, for example, a nail head bonding method (ball bonding method) in which ultrasonic vibration is used in combination with thermocompression bonding is used.

樹脂封止体７は、その厚さ方向と交差する平面形状が方形状になっており、本実施の形態では例えば正方形になっている。樹脂封止体７は、互いに反対側に位置する表面７ｘ及び裏面７ｙを有し、樹脂封止体７の平面サイズ（外形サイズ）は、半導体チップ２の平面サイズ（外形サイズ）よりも大きくなっている。   As for the resin sealing body 7, the planar shape which cross | intersects the thickness direction is a square shape, for example, is square in this Embodiment. The resin sealing body 7 has a front surface 7x and a back surface 7y located on opposite sides, and the planar size (outer size) of the resin sealing body 7 is larger than the planar size (outer size) of the semiconductor chip 2. ing.

樹脂封止体７は、低応力化を図る目的として、例えばフェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェノール系の熱硬化性樹脂により形成されている。樹脂封止体７の形成方法としては、大量生産に好適なトランスファ・モールディング法を採用することができる。トランスファ・モールディング法は、ポット、ライナー、樹脂注入ゲート及びキャビティ等を備えた成形金型を使用し、ポットからライナー及び樹脂注入ゲートを通してキャビティの内部に熱硬化性樹脂を注入して樹脂封止体を形成する方法である。なお、トランスファ・モールディング法には、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを各製品形成領域毎に樹脂封止する個別方式と、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを一括して樹脂封止する一括方式とがあるが、本実施の形態では、個別方式のトランスファ・モールディング法を採用している。   For the purpose of reducing the stress, the resin sealing body 7 is formed of, for example, a biphenol-based thermosetting resin to which a phenol-based curing agent, silicone rubber, filler, and the like are added. As a method for forming the resin sealing body 7, a transfer molding method suitable for mass production can be employed. The transfer molding method uses a molding die having a pot, a liner, a resin injection gate, a cavity, and the like, and injects a thermosetting resin from the pot into the cavity through the liner and the resin injection gate. It is a method of forming. In the transfer molding method, a lead frame having a plurality of product formation areas is used, and a semiconductor chip mounted in each product formation area is resin-sealed for each product formation area, and a plurality of products There is a batch method that uses a lead frame with a formation area and collectively seals the semiconductor chips mounted in each product formation area. In this embodiment, an individual transfer molding method is adopted. is doing.

複数のリード３は、樹脂封止体７の４辺に沿って配置され、樹脂封止体７の側面側から半導体チップ２に向かって延在している。また、複数のリード３は、互いに反対側に位置する表面及び裏面を有し、複数のリード３のそれぞれの裏面は樹脂封止体７の裏面から露出している。本実施の形態の半導体装置１では、リード３の裏面を外部接続用端子部として使用している。   The plurality of leads 3 are arranged along four sides of the resin sealing body 7 and extend from the side surface side of the resin sealing body 7 toward the semiconductor chip 2. The plurality of leads 3 have a front surface and a back surface that are located on opposite sides, and the back surfaces of the plurality of leads 3 are exposed from the back surface of the resin sealing body 7. In the semiconductor device 1 of the present embodiment, the back surface of the lead 3 is used as an external connection terminal portion.

リード３の裏面は、図４に示すように、合金メッキ膜１１が形成されている。この合金メッキ膜１１は、実装基板に半導体装置１を半田付けする際の半田濡れ性を確保する目的で形成されている。本実施の形態では、合金メッキ膜１１として、例えばＳｎ：Ｂｉ＝９８（重量％）：２（重量％）の組成のＳｎ−Ｂｉ合金メッキ膜が使用されている。この合金メッキ膜１１は、後に詳細に説明するが、電解メッキ法により形成されている。電解メッキ法は、メッキ液中に陰極として被メッキ処理物を、陽極としてメッキ膜と同一の金属とをそれぞれ浸し、両電極間に電流を流してメッキ液中に溶けている金属イオンを陰極へ移動させ、被メッキ処理物の表面で電子を交換することにより、元の金属に還元、析出させてメッキ膜を生成する方法である。   An alloy plating film 11 is formed on the back surface of the lead 3 as shown in FIG. The alloy plating film 11 is formed for the purpose of ensuring solder wettability when the semiconductor device 1 is soldered to the mounting substrate. In the present embodiment, for example, an Sn—Bi alloy plating film having a composition of Sn: Bi = 98 (wt%): 2 (wt%) is used as the alloy plating film 11. The alloy plating film 11 is formed by an electrolytic plating method, which will be described in detail later. In the electrolytic plating method, an object to be plated is immersed in a plating solution as a cathode, and the same metal as the plating film is immersed as an anode, and a metal ion dissolved in the plating solution is supplied to the cathode by passing a current between both electrodes. In this method, a plating film is generated by reducing and precipitating the original metal by moving and exchanging electrons on the surface of the object to be plated.

次に、本実施の形態による半導体装置の製造に使用されるリードフレームについて図５及び図６を用いて説明する。図５は半導体装置の製造に使用されるリードフレームの概略平面図、図６は図５の一部を拡大した概略平面図である。   Next, the lead frame used for manufacturing the semiconductor device according to the present embodiment will be described with reference to FIGS. FIG. 5 is a schematic plan view of a lead frame used for manufacturing a semiconductor device, and FIG. 6 is an enlarged schematic plan view of a part of FIG.

図５及び図６に示すように、リードフレームＬＦは、例えば外枠部及び内枠部を含むフレーム本体（支持体）１２で区画された複数の製品形成領域（デバイス形成領域）１３を行列状に配置した多連構造になっている。各製品形成領域１３には、複数のリード３、１つのチップ支持体４、４本の吊りリード５等が配置されている。チップ支持体４は、製品形成領域１３の中央部に配置され、４本の吊りリード５を介してフレーム本体１２と一体的に形成されている。複数のリード３は、４つのリード群に分かれて配置され、各リード群のリード３はフレーム本体１２と一体的に形成されている。   As shown in FIGS. 5 and 6, the lead frame LF has, for example, a plurality of product formation regions (device formation regions) 13 partitioned by a frame body (support) 12 including an outer frame portion and an inner frame portion in a matrix. It has a multiple structure. In each product formation region 13, a plurality of leads 3, one chip support 4, four suspension leads 5 and the like are arranged. The chip support 4 is disposed in the center of the product formation region 13 and is formed integrally with the frame body 12 via the four suspension leads 5. The plurality of leads 3 are divided into four lead groups, and the leads 3 of each lead group are formed integrally with the frame body 12.

リードフレームＬＦは、例えばＦｅ（鉄）−Ｎｉ（ニッケル）系の合金、Ｃｕ（銅）またはＣｕ系の合金からなる平板材（金属板）にエッチング加工またはプレス加工を施して、所定のリードパターンを形成することによって形成される。本実施の形態によるリードフレームＬＦは、その厚さ方向にリード３とチップ支持体４との高さをオフセットしている。このオフセットは、吊りリード５に曲げ加工を施すことによって行われている。   The lead frame LF is formed by etching or pressing a flat plate material (metal plate) made of, for example, an Fe (iron) -Ni (nickel) alloy, Cu (copper), or a Cu alloy, to obtain a predetermined lead pattern. It is formed by forming. In the lead frame LF according to the present embodiment, the heights of the leads 3 and the chip support 4 are offset in the thickness direction. This offset is performed by bending the suspension lead 5.

次に、本実施の形態によるＱＦＮ型半導体装置の製造方法について図７及び図８を用いて工程順に説明する。図７は半導体装置の製造工程を示す図（（ａ）はチップボンディング工程を示す概略断面図、（ｂ）はワイヤボンディング工程を示す概略断面図）、図８は図７に続く半導体装置の製造工程を示す図（（ａ）はモールディング工程を示す概略断面図、（ｂ）はメッキ工程を示す概略断面図）である。   Next, a method for manufacturing a QFN type semiconductor device according to the present embodiment will be described in the order of steps with reference to FIGS. 7A and 7B are diagrams showing a manufacturing process of a semiconductor device ((a) is a schematic cross-sectional view showing a chip bonding process, (b) is a schematic cross-sectional view showing a wire bonding process), and FIG. 8 is a semiconductor device manufacturing process following FIG. It is a figure (a) is a schematic sectional view showing a molding process, and (b) is a schematic sectional view showing a plating process.

まず、図７（ａ）に示すように、リードフレームＬＦを準備し、各製品形成領域１３のチップ支持体４の主面に接着剤８を介在して半導体チップ２を接着固定する。半導体チップ２の接着固定は、半導体チップ２の裏面がチップ支持体４の主面と向かい合う状態で行われる。続いて、図７（ｂ）に示すように、半導体チップ２の複数のボンディングパッド９と複数のリード３とをボンディングワイヤ６でそれぞれ電気的に接続する。   First, as shown in FIG. 7A, a lead frame LF is prepared, and the semiconductor chip 2 is bonded and fixed to the main surface of the chip support 4 in each product formation region 13 with an adhesive 8 interposed. The bonding and fixing of the semiconductor chip 2 is performed in a state where the back surface of the semiconductor chip 2 faces the main surface of the chip support 4. Subsequently, as shown in FIG. 7B, the plurality of bonding pads 9 and the plurality of leads 3 of the semiconductor chip 2 are electrically connected to each other by bonding wires 6.

次に、図８（ａ）に示すように、半導体チップ２、複数のリード３、チップ支持体４、同図に示さない４本の吊りリード５、複数のボンディングワイヤ６等を樹脂封止して樹脂封止体７を形成する。本実施の形態では、樹脂封止体７の形成は、各製品形成領域１３に搭載された半導体チップ２を製品形成領域１３毎に樹脂封止する個別方式のトランスファ・モールディング法で行われる。   Next, as shown in FIG. 8A, the semiconductor chip 2, the plurality of leads 3, the chip support 4, the four suspension leads 5, not shown in the figure, the plurality of bonding wires 6, etc. are resin-sealed. Thus, the resin sealing body 7 is formed. In the present embodiment, the resin sealing body 7 is formed by an individual transfer molding method in which the semiconductor chip 2 mounted in each product formation region 13 is resin-sealed for each product formation region 13.

次に、図８（ｂ）に示すように、リード３の裏面（外部接続用端子部）に、合金メッキ膜１１として、例えばＳｎ−Ｂｉ合金メッキ膜を電界メッキ法により形成する。その後、フレーム本体１２からリード３及び吊りリード５を切断によって分離する。これにより、前記図２及び図３に示す半導体装置１がほぼ完成する。   Next, as shown in FIG. 8B, an Sn—Bi alloy plating film, for example, is formed as the alloy plating film 11 on the back surface (external connection terminal portion) of the lead 3 by an electroplating method. Thereafter, the lead 3 and the suspension lead 5 are separated from the frame body 12 by cutting. Thereby, the semiconductor device 1 shown in FIGS. 2 and 3 is almost completed.

次に、本実施の形態によるリードフレームのメッキ工程について図１および図９〜図１８を用いて説明する。図１は本実施の形態による電解メッキ装置のメッキ槽のリードフレーム搬送方向に対して垂直な方向の概略断面図（（ａ）は２つのメッキ槽の断面図、（ｂ）は金属ケース内を拡大した断面図）、図９は本実施の形態による電解メッキ装置の概略構成を示すブロック図、図１０は本実施の形態による電解メッキ装置のメッキ槽の概略上面図、図１１は本実施の形態による電解メッキ装置のメッキ槽の概略側面図、図１２は本実施の形態によるモールディング工程が施されたリードフレームの拡大概略平面図、図１３は本実施の形態による電解メッキ装置のメッキ槽に備わる金属ケースの概略図（（ａ）は上面図、（ｂ）及び（ｃ）は側面図）、図１４は本実施の形態による電解メッキ装置のメッキ槽に備わるアノードプレートの概略図（（ａ）は上面図、（ｂ）は側面図）、図１５は本実施の形態による電解メッキ装置のメッキ槽に備わる絶縁シートの概略図（（ａ）は上面図、（ｂ）は側面図、（ｃ）は断面図）、図１６は本実施の形態によるメッキ液中の反応を説明するＳｎ−Ｂｉ反応の模式図、図１７は本実施の形態による絶縁シートの効果を説明するＢｉ析出の模式図、図１８は本実施の形態によるＳｎ−Ｂｉ合金メッキ膜の厚さ及び組成比と印加電流との関係を示すグラフ図である。   Next, the lead frame plating process according to the present embodiment will be described with reference to FIGS. 1 and 9 to 18. FIG. 1 is a schematic cross-sectional view in a direction perpendicular to the lead frame conveying direction of the plating tank of the electrolytic plating apparatus according to the present embodiment ((a) is a cross-sectional view of two plating tanks, and (b) is the inside of a metal case. 9 is a block diagram showing a schematic configuration of the electrolytic plating apparatus according to the present embodiment, FIG. 10 is a schematic top view of the plating tank of the electrolytic plating apparatus according to the present embodiment, and FIG. 12 is a schematic side view of a plating tank of the electrolytic plating apparatus according to the embodiment, FIG. 12 is an enlarged schematic plan view of the lead frame subjected to the molding process according to the present embodiment, and FIG. 13 is a plating tank of the electrolytic plating apparatus according to the present embodiment. Schematic view of the metal case provided ((a) is a top view, (b) and (c) are side views), and FIG. 14 is a schematic view of an anode plate provided in the plating tank of the electroplating apparatus according to the present embodiment ((a Is a top view, (b) is a side view), FIG. 15 is a schematic view of an insulating sheet provided in the plating tank of the electrolytic plating apparatus according to the present embodiment ((a) is a top view, (b) is a side view, (c) ) Is a cross-sectional view), FIG. 16 is a schematic diagram of the Sn-Bi reaction for explaining the reaction in the plating solution according to the present embodiment, and FIG. 17 is a schematic diagram of Bi deposition for explaining the effect of the insulating sheet according to the present embodiment. FIG. 18 is a graph showing the relationship between the applied current and the thickness and composition ratio of the Sn—Bi alloy plating film according to this embodiment.

メッキ工程では、図９に示す電解メッキ装置２０を使用する。電解メッキ装置２０は、これに限定されないが、ローダ部２１、前処理部２２、メッキ処理部２３、後処理部２４、乾燥処理部２５、アンローダ部２６等を備えている。   In the plating process, an electrolytic plating apparatus 20 shown in FIG. 9 is used. The electrolytic plating apparatus 20 includes, but is not limited to, a loader unit 21, a preprocessing unit 22, a plating processing unit 23, a post processing unit 24, a drying processing unit 25, an unloader unit 26, and the like.

ローダ部２１は前処理部２２にリードフレームＬＦを供給する。前処理部２２では、まず、ＮａＯＨ（水酸化ナトリウム）等のアルカリ系の処理液を使用し、リードフレームＬＦの表面に付着した油成分等の汚れを除去する脱脂処理を行う。次にＨＣｌ（塩酸）やＨ2ＳＯ4（硫酸）等の処理液を使用し、リードフレームＬＦの表面をエッチングして合金メッキ膜１１の接着性を良くする表面活性化処理等が行われる。メッキ処理部２３では、リードフレームＬＦの表面に合金メッキ膜１１を形成する。後処理部２４では、Ｎａ3ＰＯ4（燐酸三ナトリウム）等のアルカリ系の処理液を使用し、前段のメッキ処理部２３で形成された合金メッキ膜１１を中和させる中和処理及び前段の処理液を洗い流す洗浄処理等を行う。乾燥処理部２５では、リードフレームＬＦの表面に付着した水分等を蒸発させる処理を行う。アンローダ部２６は、前段の乾燥処理部２５で処理されたリードフレームＬＦを収納する。 The loader unit 21 supplies the lead frame LF to the preprocessing unit 22. In the pretreatment unit 22, first, an alkaline treatment liquid such as NaOH (sodium hydroxide) is used to perform a degreasing treatment for removing dirt such as oil components adhering to the surface of the lead frame LF. Next, using a treatment liquid such as HCl (hydrochloric acid) or H 2 SO 4 (sulfuric acid), a surface activation treatment for improving the adhesion of the alloy plating film 11 by etching the surface of the lead frame LF is performed. In the plating processing unit 23, the alloy plating film 11 is formed on the surface of the lead frame LF. The post-processing unit 24 uses an alkaline processing solution such as Na 3 PO 4 (trisodium phosphate) to neutralize the alloy plating film 11 formed in the previous plating processing unit 23 and the previous processing. Perform a cleaning process to wash away the processing solution. The drying processing unit 25 performs a process of evaporating moisture and the like attached to the surface of the lead frame LF. The unloader unit 26 stores the lead frame LF processed by the previous drying processing unit 25.

図１０及び図１１に示すように、電解メッキ装置２０のメッキ処理部２３には、例えば同じ構造の２つのメッキ槽２７が配置され、各メッキ槽２７には、例えば同じ構造の２つの処理槽２９が配置されている。図１０には、２つのメッキ槽２７のうち、１つのメッキ槽２７を示している。各処理槽２９の中には、メッキ液２８が入っている。メッキ液２８としては、Ｓｎ（Ｓｎ塩）及びＢｉ（Ｂｉ塩）を含み、さらに有機スルホン酸溶液を含むメッキ液が用いられている。Ｓｎ及びＢｉは、例えば概ねＳｎ２＋：Ｂｉ３＋＝９８（重量％）：２（重量％）の割合でメッキ液２８中に含まれている。 As shown in FIGS. 10 and 11, for example, two plating tanks 27 having the same structure are arranged in the plating processing unit 23 of the electrolytic plating apparatus 20, and each of the plating tanks 27 has, for example, two processing tanks having the same structure. 29 is arranged. FIG. 10 shows one plating tank 27 of the two plating tanks 27. Each treatment tank 29 contains a plating solution 28. As the plating solution 28, a plating solution containing Sn (Sn salt) and Bi (Bi salt) and further containing an organic sulfonic acid solution is used. Sn and Bi are contained in the plating solution 28 in a ratio of, for example, Sn 2+ : Bi 3+ = 98 (wt%): 2 (wt%).

被メッキ処理物であるリードフレームＬＦは、一方のメッキ槽２７に備わる１つの処理槽２９から他の一方のメッキ槽２７に備わる１つの処理槽２９へ、例えば図１０に示す搬送方向Ｒに沿って搬送される。さらに、１つの処理槽２９は、例えば６つの金属ケース３０及びＢｉを含むメッキ液２８を噴出する８つのノズル２８Ａを備えており、リードフレームＬＦと所定の間隔をもってリードフレームＬＦを挟むようにして、リードフレームＬＦの搬送経路の両脇にそれぞれ３つの金属ケース３０及び４つのノズル２８Ａが交互に配置されている。処理槽２９のリードフレームＬＦの搬送方向Ｒに沿った方向の寸法は例えば１．５ｍである。また、リードフレームＬＦの搬送経路を挟んで互いに向かい合う２つの金属ケース３０の距離は、例えば５２ｍｍである。   A lead frame LF, which is an object to be plated, is transferred from one processing tank 29 provided in one plating tank 27 to one processing tank 29 provided in the other plating tank 27, for example, along a conveyance direction R shown in FIG. Are transported. Further, one processing tank 29 includes, for example, six metal cases 30 and eight nozzles 28A for ejecting a plating solution 28 containing Bi, and the lead frame LF is sandwiched between the lead frame LF at a predetermined interval. Three metal cases 30 and four nozzles 28A are alternately arranged on both sides of the conveyance path of the frame LF. The dimension of the processing tank 29 in the direction along the transport direction R of the lead frame LF is, for example, 1.5 m. Further, the distance between the two metal cases 30 facing each other across the transport path of the lead frame LF is, for example, 52 mm.

金属ケース３０内には、後述するように金属固体Ｓｎが複数（例えば２０個程度）投入されている。金属ケース３０は電源の陽極に接続され、リードフレームＬＦは電源の陰極に接続されている。   In the metal case 30, a plurality (for example, about 20) of metal solid Sn is charged as will be described later. The metal case 30 is connected to the anode of the power source, and the lead frame LF is connected to the cathode of the power source.

メッキ工程は、図１２に示すモールディング工程が施されたリードフレームＬＦをメッキ液２８中において搬送することによって行われる。リードフレームＬＦは、一方向に複数の製品形成領域１３を配置した多連構造になっているため、平面が長方形になっている。このリードフレームＬＦは、メッキ液２８中において搬送方向ＲにリードフレームＬＦの長手方向が沿うようにして搬送され、金属固体Ｓｎが投入された金属ケース３０がリードフレームＬＦの搬送方向Ｒに沿って配置されているので、合金メッキ膜１１の厚さやＳｎ−Ｂｉ組成比のばらつきを抑制することができる。   The plating process is performed by conveying the lead frame LF that has been subjected to the molding process shown in FIG. Since the lead frame LF has a multiple structure in which a plurality of product forming regions 13 are arranged in one direction, the plane is rectangular. The lead frame LF is transported in the plating solution 28 so that the longitudinal direction of the lead frame LF is along the transport direction R, and the metal case 30 filled with the metal solid Sn is along the transport direction R of the lead frame LF. Since they are arranged, variations in the thickness of the alloy plating film 11 and the Sn—Bi composition ratio can be suppressed.

金属ケース３０は、図１３（ａ）、（ｂ）及び（ｃ）に示すように、メッキ液２８中において金属固体Ｓｎの投入を容易にするためにその上面が開放されており、また、金属ケース３０内へのメッキ液２８の侵入を容易にするためにその側面が網で構成されている。金属ケース３０の基材には、例えば不溶性のＴｉ（チタン）を用いることができる。金属ケース３０のリードフレームＬＦの搬送方向Ｒに沿った方向の寸法は例えば３８０ｍｍ、リードフレームＬＦの搬送方向Ｒに対して垂直な方向の縦寸法は例えば６５ｍｍ、横寸法は例えば２１ｍｍである。   As shown in FIGS. 13A, 13B, and 13C, the metal case 30 has an open upper surface for facilitating the charging of the metal solid Sn in the plating solution 28, and the metal case 30 In order to facilitate the penetration of the plating solution 28 into the case 30, the side surface is constituted by a net. For example, insoluble Ti (titanium) can be used for the base material of the metal case 30. The dimension of the metal case 30 in the direction along the transport direction R of the lead frame LF is, for example, 380 mm, the vertical dimension in a direction perpendicular to the transport direction R of the lead frame LF is, for example, 65 mm, and the lateral dimension is, for example, 21 mm.

金属ケース３０内へは複数の金属固体Ｓｎが投入されるが、金属固体Ｓｎと直接接触するアノードプレート３１が金属ケース３０内に配置されている。図１４に、アノードプレート３１の外形形状を示す。アノードプレート３１の厚さは例えば０．５ｍｍであり、アノードプレート３１の基材には、例えば不溶性のＴｉを用いることができる。   A plurality of metal solids Sn are introduced into the metal case 30, and an anode plate 31 that is in direct contact with the metal solids Sn is disposed in the metal case 30. FIG. 14 shows the outer shape of the anode plate 31. The thickness of the anode plate 31 is, for example, 0.5 mm. For the base material of the anode plate 31, for example, insoluble Ti can be used.

さらに、図１に示すように、金属ケース３０内に投入された金属固体Ｓｎ３２と金属ケース３０とが直接接触するのを防ぐための絶縁シート３３が、金属固体Ｓｎ３２と金属ケース３０との間（一部では、アノードプレート３１と金属ケース３０との間）に設けられている。金属固体Ｓｎ３２の形状は球状であり、その直径は例えば１５ｍｍφである。球形状の利点としては、芯部が残らず最後まで使いきることができるので、メッキ液２８から金属固体Ｓｎ３２を取り出す作業が不要であること、コストが低いことなどを挙げることができる。また、金属ケース３０内には、不活性ブロック３４が設けられており、この不活性ブロック３４の上に絶縁シート３３（及びアノードプレート３１）を介して複数の金属固体Ｓｎ３２が収納されている。また、金属ケース３０はアノードバック３５内に配置されている。   Furthermore, as shown in FIG. 1, an insulating sheet 33 for preventing the metal solid Sn 32 put into the metal case 30 from directly contacting the metal case 30 is provided between the metal solid Sn 32 and the metal case 30 ( Some of them are provided between the anode plate 31 and the metal case 30. The shape of the metal solid Sn32 is spherical, and its diameter is, for example, 15 mmφ. Advantages of the spherical shape include that the core portion can be used up to the end, so that the operation of taking out the metal solid Sn32 from the plating solution 28 is unnecessary and the cost is low. In addition, an inert block 34 is provided in the metal case 30, and a plurality of metal solid Sn 32 are accommodated on the inert block 34 via an insulating sheet 33 (and an anode plate 31). Further, the metal case 30 is disposed in the anode back 35.

以下に、絶縁シート３３、不活性ブロック３４及びアノードバック３５の効果についてそれぞれ説明する。   Below, the effect of the insulating sheet 33, the inert block 34, and the anode back 35 is each demonstrated.

まず、絶縁シート３３の効果について説明する。図１５に絶縁シート３３の概略図を示す。絶縁シート３３の材質は、例えばポリプロピレンであり、金属固体Ｓｎ３２へのメッキ液２８の循環を可能にするため、絶縁シート３３の側面には複数の穴が形成されている。   First, the effect of the insulating sheet 33 will be described. FIG. 15 shows a schematic diagram of the insulating sheet 33. The material of the insulating sheet 33 is, for example, polypropylene, and a plurality of holes are formed in the side surface of the insulating sheet 33 in order to allow the plating solution 28 to circulate through the metal solid Sn32.

図１６に示すように、金属固体Ｓｎ３２を金属ケース３０内に入れて、Ｂｉイオンを含むメッキ液２８中に浸すと、金属固体Ｓｎ３２からＳｎイオンが溶出し、Ｂｉが金属固体Ｓｎ３２の表面で置換析出し、さらに金属固体Ｓｎ３２の内部へ入り込んでいく。同時に金属固体Ｓｎ３２と接触している金属ケース３０の表面でもＢｉが置換析出する。ＳｎとＢｉとの置換反応は標準電位差によるものであり、メッキ時の通電の有無に関わらず進行する。さらには、ＳｎとＢｉとの置換反応で発生した余剰電子によって局所的な分極が生じ、金属固体Ｓｎ３２に接触する導電物の表面にもＢｉが置換析出して、成長する。   As shown in FIG. 16, when the metal solid Sn32 is put in the metal case 30 and immersed in the plating solution 28 containing Bi ions, Sn ions are eluted from the metal solid Sn32 and Bi is replaced on the surface of the metal solid Sn32. It precipitates and further enters the inside of the metal solid Sn32. At the same time, Bi is deposited on the surface of the metal case 30 in contact with the metal solid Sn 32. The substitution reaction between Sn and Bi is due to the standard potential difference, and proceeds regardless of whether or not current is applied during plating. Furthermore, local polarization occurs due to surplus electrons generated by the substitution reaction of Sn and Bi, and Bi is deposited on the surface of the conductive material in contact with the metal solid Sn32 and grows.

しかし、図１７の模式図に示すように、Ｔｉ製の金属ケース３０と金属固体Ｓｎ３２との間に絶縁シート３３を設けて、金属ケース３０と金属固体Ｓｎ３２とを間接的に接触させることにより、金属固体Ｓｎ３２の表面にはメッキ液２８中のＢｉが置換析出するが、金属ケース３０の表面におけるＢｉの置換析出を抑制することができる。その結果、メッキ液２８中の余分なＢｉの消費が少なくなり、従来の絶縁シート３３を設けない電解メッキ法よりもメッキ液２８に供給するＢｉ量を低減することができて、半導体装置の製造コストの増加を抑えることができる。また、金属ケース３０の網目を塞ぐことがないので、金属ケース３０の掃除時間が短縮されて、作業者の負担を軽減することができる。   However, as shown in the schematic diagram of FIG. 17, by providing the insulating sheet 33 between the metal case 30 made of Ti and the metal solid Sn32 and indirectly contacting the metal case 30 and the metal solid Sn32, Bi in the plating solution 28 is deposited on the surface of the metal solid Sn 32, but substitution deposition of Bi on the surface of the metal case 30 can be suppressed. As a result, the consumption of excess Bi in the plating solution 28 is reduced, and the amount of Bi supplied to the plating solution 28 can be reduced as compared with the conventional electroplating method in which the insulating sheet 33 is not provided. Increase in cost can be suppressed. Moreover, since the mesh of the metal case 30 is not blocked, the cleaning time of the metal case 30 is shortened, and the burden on the operator can be reduced.

次に、不活性ブロック３４の効果について説明する。不活性ブロック３４は、例えばＴｉからなり、その表面を４μｍ程度の厚さのＰｔ（プラチナ）で覆ってもよい。不活性ブロック３４の寸法は例えば１８０×３５×１５ｍｍである。   Next, the effect of the inactive block 34 will be described. The inert block 34 is made of, for example, Ti, and the surface thereof may be covered with Pt (platinum) having a thickness of about 4 μm. The dimension of the inert block 34 is, for example, 180 × 35 × 15 mm.

メッキ液２８中に余剰のＳｎイオンが、置換及び溶解により変動したことにより多く含まれると、陽極と陰極との間の電流密度のバランスが取りにくくなり、所望する厚さ及びＳｎ−Ｂｉ組成比の合金メッキ膜１１を得ることが難しくなる。しかし、金属ケース３０内に不活性ブロック３４を配置して底上げすることにより、金属ケース３０内に投入される金属固体Ｓｎ３２の量が減り、所望の表面積に対して制御可能となることからメッキ液２８中のＳｎイオン量が安定化するので、陽極と陰極との間の電流密度のバランスを取りやすくすることができる。   If excessive Sn ions are contained in the plating solution 28 due to fluctuations due to substitution and dissolution, it becomes difficult to balance the current density between the anode and the cathode, and the desired thickness and Sn-Bi composition ratio It is difficult to obtain the alloy plating film 11. However, by disposing the inert block 34 in the metal case 30 and raising the bottom, the amount of the metal solid Sn 32 charged into the metal case 30 is reduced, and the desired surface area can be controlled. Since the amount of Sn ions in 28 is stabilized, it is possible to easily balance the current density between the anode and the cathode.

図１８に、Ｔｉ製の不活性ブロックを用いてリードフレームの表面に成長させたＳｎ−Ｂｉ合金メッキ膜の厚さ及びＳｎ−Ｂｉ組成比の印加電流（電源の陽極と陰極とに印加される電流）依存性の一例を示す。印加電流が５５Ａから８０Ａへ増加するに従って、Ｓｎ−Ｂｉ合金メッキ膜の厚さは３．６μｍから５．３μｍへ増加し、Ｓｎ−Ｂｉ組成比は３．７（％Ｂｉ）から２．７（％Ｂｉ）へ減少しており、印加電流を調整することにより所望する厚さ及びＳｎ−Ｂｉ組成比のＳｎ−Ｂｉ合金メッキ膜が得られることがわかる。   FIG. 18 shows the thickness of Sn—Bi alloy plating film grown on the surface of the lead frame using an inert block made of Ti and the applied current of the Sn—Bi composition ratio (applied to the anode and cathode of the power supply). An example of (current) dependence is shown. As the applied current increases from 55 A to 80 A, the thickness of the Sn—Bi alloy plating film increases from 3.6 μm to 5.3 μm, and the Sn—Bi composition ratio increases from 3.7 (% Bi) to 2.7 ( % Bi), it can be seen that an Sn—Bi alloy plating film having a desired thickness and Sn—Bi composition ratio can be obtained by adjusting the applied current.

また、前記図１に示したように、陰極となるリードフレームＬＦはメッキ液２８中のほぼ中央部付近に配置、さらには不溶性陽極付近に配置されている。これは、リードフレームＬＦを水面近くに置くと、水面が波打った場合（揺れた場合）に、合金メッキ膜１１の厚さやＳｎ−Ｂｉ組成比がばらつくという問題を回避するためである。電流密度のバランスを取りやすくするために、不活性ブロック３４を設置せずに金属固体Ｓｎ３２のみを収納した金属ケース３０を水面近くに置くと、陽極（金属固体Ｓｎ３２）と陰極（リードフレームＬＦ）との距離が離れて、合金メッキ膜１１の厚さ及びＳｎ−Ｂｉ組成比にばらつきが生じてしまう。しかし、不活性ブロック３４を設置することにより、陽極（不活性ブロック３４）と陰極（リードフレームＬＦ）とを近くに置くことが出来るので、安定したＳｎ−Ｂｉ反応が得られて、厚さ及びＳｎ−Ｂｉ組成比のばらつきの小さい合金メッキ膜１１を形成することができる。   Further, as shown in FIG. 1, the lead frame LF serving as the cathode is disposed in the vicinity of the central portion in the plating solution 28, and further in the vicinity of the insoluble anode. This is to avoid the problem that, when the lead frame LF is placed near the water surface, the thickness of the alloy plating film 11 and the Sn—Bi composition ratio vary when the water surface undulates (shakes). In order to easily balance the current density, an anode (metal solid Sn32) and a cathode (lead frame LF) are placed when the metal case 30 containing only the metal solid Sn32 without the inert block 34 is placed near the water surface. As a result, the thickness of the alloy plating film 11 and the Sn—Bi composition ratio vary. However, since the anode (inert block 34) and the cathode (lead frame LF) can be placed close to each other by installing the inert block 34, a stable Sn-Bi reaction can be obtained, and the thickness and The alloy plating film 11 having a small variation in Sn—Bi composition ratio can be formed.

また、金属固体Ｓｎ３２は、人手により金属ケース３０内へ供給されるが、不活性ブロック３４を金属ケース３０内に設置すると、金属固体Ｓｎ３２の消費の様子が目視し易くなり、遅滞なく金属固体Ｓｎ３２を供給することができる。   Further, the metal solid Sn32 is manually supplied into the metal case 30. However, if the inert block 34 is installed in the metal case 30, the state of consumption of the metal solid Sn32 can be easily seen, and the metal solid Sn32 is not delayed. Can be supplied.

次に、アノードバック３５の効果について説明する。メッキ処理中は、前述したように金属固体Ｓｎ３２の表面にもＢｉが置換析出するが、スラッジ（酸化物等）も金属固体Ｓｎ３２の表面に付着する。このスラッジは剥がれやすく、剥がれたスラッジは溶けることなくメッキ液２８中に滞留して、安定したＳｎ−Ｂｉ反応を阻害する可能性がある。しかし、金属ケース３０をアノードバック３５内に配置することにより、金属固体Ｓｎ３２から剥がれ落ちたスラッジがメッキ液２８内に滞留することを防ぐことができる。   Next, the effect of the anode back 35 will be described. During the plating process, Bi is substituted and deposited on the surface of the metal solid Sn32 as described above, but sludge (oxide or the like) also adheres to the surface of the metal solid Sn32. This sludge is easily peeled off, and the peeled sludge stays in the plating solution 28 without being melted, and there is a possibility of inhibiting a stable Sn-Bi reaction. However, by disposing the metal case 30 in the anode back 35, it is possible to prevent the sludge that has peeled off from the metal solid Sn 32 from staying in the plating solution 28.

このように、本実施の形態によれば、Ｔｉ製の金属ケース３０と金属固体Ｓｎ３２との間に絶縁シート３３を設けることにより、金属ケース３０の表面におけるＢｉの置換析出を抑制することができる。その結果、メッキ液２８中の余分なＢｉの消費が少なくなり、メッキ液２８に供給するＢｉ量を低減することができて、半導体装置の製造コストの増加を抑えることができる。また、金属ケース３０内に不活性ブロック３４を配置して底上げをすることにより、金属ケース３０内に投入される金属固体Ｓｎ３２の量が減り、陽極と陰極との間の電流密度のバランスが取りやすくなる。メッキ液の水面の揺れを考慮して陰極となるリードフレームＬＦをメッキ液２８中のほぼ中央部付近に配置、さらには不溶性陽極付近に配置するが、陽極（金属固体Ｓｎ３２）と陰極（リードフレームＬＦ）との距離が離れても、Ｔｉ線の不活性ブロック３４が陽極となるので、陽極と陰極との距離を近くに保持することができる。また、金属ケース３０をアノードバック３５内に配置して、金属固体Ｓｎ３４から剥がれ落ちたスラッジがメッキ液２８内に滞留することを防ぐことができる。これらにより、安定したＳｎ−Ｂｉ反応が得られて、厚さ及びＳｎ−Ｂｉ組成比のばらつきの小さい合金メッキ膜１１を形成することができる。   As described above, according to the present embodiment, the substitutional precipitation of Bi on the surface of the metal case 30 can be suppressed by providing the insulating sheet 33 between the Ti metal case 30 and the metal solid Sn 32. . As a result, the consumption of excess Bi in the plating solution 28 is reduced, the amount of Bi supplied to the plating solution 28 can be reduced, and an increase in manufacturing cost of the semiconductor device can be suppressed. Further, by placing the inert block 34 in the metal case 30 and raising the bottom, the amount of the metal solid Sn 32 charged in the metal case 30 is reduced, and the current density between the anode and the cathode is balanced. It becomes easy. The lead frame LF serving as the cathode is arranged in the vicinity of the center of the plating solution 28 in consideration of the fluctuation of the water surface of the plating solution, and further arranged in the vicinity of the insoluble anode. The anode (metal solid Sn32) and the cathode (lead frame) Even if the distance to (LF) is increased, the Ti block inert block 34 becomes the anode, so that the distance between the anode and the cathode can be kept close. Further, the metal case 30 can be disposed in the anode back 35 to prevent the sludge peeled off from the metal solid Sn 34 from staying in the plating solution 28. As a result, a stable Sn—Bi reaction can be obtained, and the alloy plating film 11 having a small variation in thickness and Sn—Bi composition ratio can be formed.

さらに、Ｔｉ製の金属ケース３０と金属固体Ｓｎ３２との間に絶縁シート３３を設けることにより、金属ケース３０の表面におけるＢｉの置換析出が抑制されて、金属ケース３０の網目の潰れがなくなるので、金属ケース３０の掃除時間が短縮されて、作業者の負担を軽減することができる。   Furthermore, by providing the insulating sheet 33 between the Ti metal case 30 and the metal solid Sn 32, Bi substitutional precipitation on the surface of the metal case 30 is suppressed, so that the mesh of the metal case 30 is not crushed. The cleaning time of the metal case 30 is shortened, and the burden on the operator can be reduced.

図１９は、本実施の形態による電解メッキ装置のメッキ槽の他の例の概略断面図である。前述した電解メッキ装置２０のメッキ槽２７に備わる金属ケース３０内に投入される金属固体Ｓｎ３２は球形状としたが、図１９に示すように、ブロック形状としてもよい。ブロック形状の金属固体Ｓｎ３７の寸法は、例えば９０×２０×１２ｍｍであり、本実施の形態では、１つの金属ケース３０に８本（４本×２段）の金属固体Ｓｎ３７を投入した。ブロック形状の金属固体Ｓｎ３７を使用することにより、球形状の金属固体Ｓｎ３２よりもその表面積を低減することができるので、Ｓｎの溶出量が低減できて、メッキ液２８中におけるＳｎ濃度を抑えることができる。   FIG. 19 is a schematic cross-sectional view of another example of the plating tank of the electrolytic plating apparatus according to the present embodiment. Although the metal solid Sn32 put into the metal case 30 provided in the plating tank 27 of the electrolytic plating apparatus 20 described above has a spherical shape, it may have a block shape as shown in FIG. The dimension of the block-shaped metal solid Sn37 is, for example, 90 × 20 × 12 mm. In the present embodiment, eight (4 × 2 stages) metal solids Sn37 are put into one metal case 30. By using the block-shaped metal solid Sn37, the surface area can be reduced as compared with the spherical metal solid Sn32, so that the elution amount of Sn can be reduced and the Sn concentration in the plating solution 28 can be suppressed. it can.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

例えば、前記実施の形態では、メッキ液中に含まれる添加元素にＢｉを用いたが、これに限定されるものではなく、例えば添加元素としてＣｕ、Ａｇ（銀）またはＺｎ（亜鉛）を含むメッキ液を用いることもできる。   For example, in the above-described embodiment, Bi is used as the additive element contained in the plating solution. However, the present invention is not limited to this. For example, plating containing Cu, Ag (silver) or Zn (zinc) as the additive element. A liquid can also be used.

本発明は、リードの外部接続用端子部にＰｂフリー組成の合金メッキ膜を形成する工程を有する半導体装置の製造方法に適用することができる。   The present invention can be applied to a method of manufacturing a semiconductor device having a step of forming an alloy plating film having a Pb-free composition on an external connection terminal portion of a lead.

本実施の形態による電解メッキ装置のメッキ槽のリードフレーム搬送方向に対して垂直な方向の概略断面図であって、（ａ）は２つのメッキ槽の断面図、（ｂ）は金属ケース内を拡大した断面図である。It is a schematic sectional drawing of the direction perpendicular | vertical with respect to the lead frame conveyance direction of the plating tank of the electrolytic plating apparatus by this Embodiment, (a) is sectional drawing of two plating tanks, (b) is the inside of a metal case. It is expanded sectional drawing. 本実施の形態による半導体装置の外観構造を示す概略平面図である。It is a schematic plan view which shows the external appearance structure of the semiconductor device by this Embodiment. 本実施の形態による半導体装置の内部構造を示す図であって、（ａ）は概略平面図、（ｂ）は概略断面図である。It is a figure which shows the internal structure of the semiconductor device by this Embodiment, Comprising: (a) is a schematic plan view, (b) is a schematic sectional drawing. 図３（ｂ）の一部を拡大した概略断面図である。It is the schematic sectional drawing which expanded a part of Drawing 3 (b). 本実施の形態による半導体装置の製造に使用されるリードフレームの概略平面図である。It is a schematic plan view of a lead frame used for manufacturing a semiconductor device according to the present embodiment. 図５の一部を拡大した概略平面図である。It is the schematic plan view which expanded a part of FIG. 本実施の形態による半導体装置の製造工程を示す図であって、（ａ）はチップボンディング工程を示す概略断面図、（ｂ）はワイヤボンディング工程を示す概略断面図である。It is a figure which shows the manufacturing process of the semiconductor device by this Embodiment, Comprising: (a) is a schematic sectional drawing which shows a chip bonding process, (b) is a schematic sectional drawing which shows a wire bonding process. 図７に続く半導体装置の製造工程を示す図であって、（ａ）はモールディング工程を示す概略断面図、（ｂ）はメッキ工程を示す概略断面図である。8A and 8B are diagrams illustrating a manufacturing process of the semiconductor device following FIG. 7, wherein FIG. 8A is a schematic cross-sectional view illustrating a molding process, and FIG. 8B is a schematic cross-sectional view illustrating a plating process. 本実施の形態による電解メッキ装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the electroplating apparatus by this Embodiment. 本実施の形態による電解メッキ装置のメッキ槽の概略上面図である。It is a schematic top view of the plating tank of the electroplating apparatus by this Embodiment. 本実施の形態による電解メッキ装置のメッキ槽の概略側面図である。It is a schematic side view of the plating tank of the electroplating apparatus by this Embodiment. 本実施の形態によるモールディング工程が施されたリードフレームの拡大概略平面図である。FIG. 5 is an enlarged schematic plan view of a lead frame subjected to a molding process according to the present embodiment. 本実施の形態による電解メッキ装置のメッキ槽に備わる金属ケースの概略図であって、（ａ）は上面図、（ｂ）及び（ｃ）は側面図である。It is the schematic of the metal case with which the plating tank of the electrolytic plating apparatus by this Embodiment is equipped, Comprising: (a) is a top view, (b) And (c) is a side view. 本実施の形態による電解メッキ装置のメッキ槽に備わるアノードプレートの概略図であって、（ａ）は上面図、（ｂ）は側面図である。It is the schematic of the anode plate with which the plating tank of the electrolytic plating apparatus by this Embodiment is equipped, Comprising: (a) is a top view, (b) is a side view. 本実施の形態による電解メッキ装置のメッキ槽に備わる絶縁シートの概略図であって、（ａ）は上面図、（ｂ）は側面図、（ｃ）は断面図である。It is the schematic of the insulating sheet with which the plating tank of the electroplating apparatus by this Embodiment is equipped, (a) is a top view, (b) is a side view, (c) is sectional drawing. 本実施の形態によるメッキ液中の反応を説明するＳｎ−Ｂｉ反応の模式図である。It is a schematic diagram of Sn-Bi reaction explaining the reaction in the plating solution by this Embodiment. 本実施の形態による絶縁シートの効果を説明するＢｉ析出の模式図である。It is a schematic diagram of Bi precipitation explaining the effect of the insulating sheet by this Embodiment. 本実施の形態によるＳｎ−Ｂｉ合金メッキ膜の厚さ及び組成比と印加電流との関係を示すグラフ図である。It is a graph which shows the relationship between the thickness of the Sn-Bi alloy plating film by this Embodiment, a composition ratio, and an applied electric current. 本実施の形態による電解メッキ装置のメッキ槽の他の例の概略断面図である。It is a schematic sectional drawing of the other example of the plating tank of the electroplating apparatus by this Embodiment. 本発明者らによって検討されたＳｎ−Ｂｉ反応の模式図である。It is a schematic diagram of Sn-Bi reaction examined by the present inventors.

符号の説明Explanation of symbols

１ 半導体装置
２ 半導体チップ
３ リード
４ チップ支持体
５ 吊りリード
６ ボンディングワイヤ
７ 樹脂封止体
７ｘ 樹脂封止体の表面
７ｙ 樹脂封止体の裏面
８ 接着剤
９ ボンディングパッド
１１ 合金メッキ膜
１２ フレーム本体
１３ 製品形成領域
２０ 電解メッキ装置
２１ ローダ部
２２ 前処理部
２３ メッキ処理部
２４ 後処理部
２５ 乾燥処理部
２６ アンローダ部
２７ メッキ槽
２８ メッキ液
２８Ａ ノズル
２９ 処理槽
３０ 金属ケース
３１ アノードプレート
３２ 金属固体Ｓｎ
３３ 絶縁シート
３４ 不活性ブロック
３５ アノードバック
３７ 金属固体Ｓｎ
５１ メッキ液
５２ 金属固体Ｓｎ
５３ 陰極板
ＬＦ リードフレーム DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Semiconductor chip 3 Lead 4 Chip support body 5 Suspension lead 6 Bonding wire 7 Resin sealing body 7x The surface of the resin sealing body 7y The back surface of the resin sealing body 8 Adhesive 9 Bonding pad 11 Alloy plating film 12 Frame main body 13 Product formation region 20 Electrolytic plating apparatus 21 Loader unit 22 Pre-processing unit 23 Plating processing unit 24 Post-processing unit 25 Drying processing unit 26 Unloader unit 27 Plating tank 28 Plating solution 28A Nozzle 29 Processing tank 30 Metal case 31 Anode plate 32 Metal solid Sn
33 Insulating sheet 34 Inactive block 35 Anode back 37 Metal solid Sn
51 Plating solution 52 Metal solid Sn
53 Cathode plate LF Lead frame

Claims (12)

錫及び添加元素を含むメッキ液中に被メッキ処理物を浸して、前記被メッキ処理物の表面に合金メッキ膜を形成する工程を有する半導体装置の製造方法であって、
前記錫は前記メッキ液中に配置された複数の金属固体錫から供給され、前記複数の金属固体錫は絶縁シートを介して金属ケース内に収納されていることを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device comprising a step of immersing an object to be plated in a plating solution containing tin and an additive element to form an alloy plating film on the surface of the object to be plated,
The tin is supplied from a plurality of metal solid tins disposed in the plating solution, and the plurality of metal solid tins are housed in a metal case via an insulating sheet. . 請求項１記載の半導体装置の製造方法において、前記金属ケース内に不溶性ブロックを配置し、前記不溶性ブロックの上に前記絶縁シートを介して前記複数の金属固体錫を配置することを特徴とする半導体装置の製造方法。   The semiconductor device manufacturing method according to claim 1, wherein an insoluble block is disposed in the metal case, and the plurality of metal solid tins are disposed on the insoluble block via the insulating sheet. Device manufacturing method. 請求項２記載の半導体装置の製造方法において、前記複数の金属固体錫及び前記金属ケースは陽極に接続され、前記被メッキ処理物は陰極に接続されていることを特徴とする半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 2, wherein the plurality of metal solid tins and the metal case are connected to an anode, and the object to be plated is connected to a cathode. . 請求項３記載の半導体装置の製造方法において、前記不溶性ブロックは陽極に接続されていることを特徴とする半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 3, wherein the insoluble block is connected to an anode. 請求項１記載の半導体装置の製造方法において、前記複数の金属固体錫は球形状であることを特徴とする半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the plurality of metal solid tins are spherical. 請求項１記載の半導体装置の製造方法において、前記複数の金属固体錫はブロック形状であることを特徴とする半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the plurality of metal solid tins have a block shape. 請求項１記載の半導体装置の製造方法において、前記金属ケースはアノードバック内に配置されていることを特徴とする半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the metal case is disposed in an anode back. 請求項１記載の半導体装置の製造方法において、前記被メッキ処理物は前記メッキ液の中心付近に配置されていることを特徴とする半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the object to be plated is disposed near the center of the plating solution. 請求項１記載の半導体装置の製造方法において、前記メッキ液に含まれる前記添加元素はビスマス、銅、銀または亜鉛のいずれかであることを特徴とする半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the additive element contained in the plating solution is bismuth, copper, silver, or zinc. 請求項１記載の半導体装置の製造方法において、前記絶縁シートには、複数の穴が形成されていることを特徴とする半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein a plurality of holes are formed in the insulating sheet. 請求項１０記載の半導体装置の製造方法において、前記絶縁シートはポリプロピレンからなることを特徴とする半導体装置の製造方法。   11. The method of manufacturing a semiconductor device according to claim 10, wherein the insulating sheet is made of polypropylene. 請求項１記載の半導体装置の製造方法において、前記不活性ブロックはチタンからなることを特徴とする半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the inert block is made of titanium.
JP2007026472A 2007-02-06 2007-02-06 Method of manufacturing semiconductor device Pending JP2008190005A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007026472A JP2008190005A (en) 2007-02-06 2007-02-06 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007026472A JP2008190005A (en) 2007-02-06 2007-02-06 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2008190005A true JP2008190005A (en) 2008-08-21

Family

ID=39750371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007026472A Pending JP2008190005A (en) 2007-02-06 2007-02-06 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2008190005A (en)

Similar Documents

Publication Publication Date Title
US8319340B2 (en) Lead frame and method of manufacturing the same
US7604727B2 (en) Electroplating method for a semiconductor device
KR100720607B1 (en) Semiconductor device
TWI591775B (en) Resin-encapsulated semiconductor device and method of manufacturing the same
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
KR101802851B1 (en) Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame
JP2009517869A (en) Lead frame with improved solderability and improved moisture resistance reliability of semiconductor devices
TWI386523B (en) Sn-b electro-plating solution and electro-plating method using it
US20140224534A1 (en) Method of manufacturing resin-encapsulated semiconductor device, and lead frame
CN101908515A (en) Semiconductor device and preparation method thereof
JP2009147336A (en) Adhesion promotion
US10867895B2 (en) Lead-frame structure, lead-frame, surface mount electronic device and methods of producing same
US10651109B2 (en) Selective plating of semiconductor package leads
JP2008190005A (en) Method of manufacturing semiconductor device
KR20060030356A (en) Semiconductor lead frame, semiconductor package including the such, and fabrication method plating the such
WO2013081306A1 (en) Lead frame and semiconductor package including the same
US20070205493A1 (en) Semiconductor package structure and method for manufacturing the same
US20230114872A1 (en) Electronic device with wettable flank lead
KR20120121799A (en) Leadframe and semiconductor package thereof and manufacture method thereof
JP2017108191A (en) Semiconductor device
JP3995564B2 (en) Semiconductor device and manufacturing method thereof
WO2007070011A1 (en) Semiconductor package and method of fabrication thereof
JP2009084669A (en) Method for producing semiconductor device
KR20070094253A (en) Method of plating for lead frame of semiconductor package
JPH07240488A (en) Semiconductor device and its manufacture