JP2008187346A - Waveform shaping circuit, and radio receiving device - Google Patents
Waveform shaping circuit, and radio receiving device Download PDFInfo
- Publication number
- JP2008187346A JP2008187346A JP2007017826A JP2007017826A JP2008187346A JP 2008187346 A JP2008187346 A JP 2008187346A JP 2007017826 A JP2007017826 A JP 2007017826A JP 2007017826 A JP2007017826 A JP 2007017826A JP 2008187346 A JP2008187346 A JP 2008187346A
- Authority
- JP
- Japan
- Prior art keywords
- output
- reference signal
- voltage
- signal
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
本発明は、入力信号を基準信号に基づいて二値波形に整形して出力する波形整形回路及びこの波形整形回路を備えた無線受信装置に関する。 The present invention relates to a waveform shaping circuit that shapes an input signal into a binary waveform based on a reference signal and outputs the same, and a radio reception apparatus including the waveform shaping circuit.
従来より、受信した無線信号からデータを復調する無線受信装置では、アナログ波形の入力信号を二値波形に整形する波形整形回路を有している。このような波形整形回路においては、入力信号と基準信号とを比較する比較器(コンパレータ)が用いられている(例えば、特許文献1参照)。 2. Description of the Related Art Conventionally, a wireless receiver that demodulates data from a received wireless signal has a waveform shaping circuit that shapes an analog waveform input signal into a binary waveform. In such a waveform shaping circuit, a comparator (comparator) that compares an input signal and a reference signal is used (see, for example, Patent Document 1).
図7に、従来の波形整形回路100を示す。同図において、入力信号Vinは、抵抗R100及びR101を介してそれぞれ比較器COMP100の非反転入力端子と反転入力端子に入力される。
FIG. 7 shows a conventional
ここで、比較器COMP100の反転入力端子と接地電圧(グランド)間には容量素子C100が接続されており、抵抗R101と容量素子C100との間で積分回路が形成されることになる。この積分回路で生成された信号が基準信号Vrefとなり、入力信号Vinと比較されることになる。 Here, the capacitive element C100 is connected between the inverting input terminal of the comparator COMP100 and the ground voltage (ground), and an integrating circuit is formed between the resistor R101 and the capacitive element C100. The signal generated by this integration circuit becomes the reference signal Vref and is compared with the input signal Vin.
すなわち、抵抗R101と容量素子C100とからなる積分回路によって入力信号Vinを積分した信号を基準として、入力信号Vinが比較される。そして、入力信号Vinが基準信号Vrefよりも所定値以上大きいときにHighレベルの出力信号Voutが、入力信号Vinが基準信号Vrefよりも所定値以上小さいときにLowレベルの出力信号Voutが、それぞれ比較器COMP100から出力される。なお、比較器COMP100は所定のヒステリシス特性を有している。 That is, the input signal Vin is compared on the basis of a signal obtained by integrating the input signal Vin by an integrating circuit including the resistor R101 and the capacitive element C100. The high level output signal Vout is compared when the input signal Vin is larger than the reference signal Vref by a predetermined value or more, and the low level output signal Vout is compared when the input signal Vin is smaller than the reference signal Vref by a predetermined value or more. Is output from the COMP100. The comparator COMP100 has a predetermined hysteresis characteristic.
なお、積分回路よって生成される基準信号Vrefが入力信号Vinの動作点電圧近傍となるように、積分回路の時定数(抵抗R101及び容量素子C100の値)が設定される。 Note that the time constant of the integration circuit (values of the resistor R101 and the capacitive element C100) is set so that the reference signal Vref generated by the integration circuit is in the vicinity of the operating point voltage of the input signal Vin.
しかしながら、特許文献1に記載の波形整形回路では、基準信号Vrefを積分回路で生成しているため、基準信号Vrefが入力信号Vinの動作点電圧Vdcとなるまでに時間がかかってしまい、その間、所望の出力信号Voutを出力することができず、波形整形特性が悪くなる。
However, in the waveform shaping circuit described in
そこで、図8に示すように、積分回路の容量素子の電圧を急速にチャージするチャージ回路201を追加することが考えられる。図8は、チャージ回路201を設けた波形整形回路200の構成を示す図である。
Therefore, as shown in FIG. 8, it is conceivable to add a
このチャージ回路201は、比較器(コンパレータ)COMP200と、ダイオードD200とを有する回路であり、入力信号Vinを比較器COMP200の反転入力端子に入力し、比較器COMP200の出力をダイオードD200を介して比較器COMP200の非反転入力端子に入力している。
The
そして、積分回路101の容量素子C100よりも入力信号Vinが低いときに、比較器COMP200の出力がHighレベルとなり、ダイオードD200を介して容量素子C100に電流が流れ込んで、基準信号Vrefを急速に上げるようにしている。このとき、比較器COMP200から出力されるHighレベルの信号が入力信号Vinの動作点電圧Vdc(入力信号Vinの直流成分の電圧)よりもダイオードD200の順方向電圧分高い電圧となるように比較器COMP200の電源電圧を調整することにより、容量素子C100の電圧が入力信号Vinの動作点電圧Vdcになる時間を短縮することができる。
When the input signal Vin is lower than the capacitive element C100 of the
ところが、入力信号Vinの動作点電圧Vdcが大きく変動する入力信号Vinが入力されたとき、基準信号Vrefと入力信号Vinの動作点電圧Vdcとの間で誤差が生じてしまうことがある。そして、この誤差が大きいときには、基準信号Vrefが入力信号Vinの動作点電圧Vdcに移行するまでの時間を要してしまう。図9に、波形整形回路200が動作開始したときの入力信号Vin及び基準信号Vrefの状態遷移を示す。この図では、図示しない制御部によって波形整形回路200が動作開始したときにチャージ回路201がtaの期間だけ動作するように制御されている状態を示している。また、tbの期間は、入力信号Vinが積分回路101へ入力することによって、基準信号Vrefが入力信号Vinの動作点電圧Vdcに移行している状態を示している。なお、このtbの期間が開始すると、チャージ回路201は動作を停止し、積分回路101へ影響を与えない。
However, when an input signal Vin whose operating point voltage Vdc of the input signal Vin varies greatly is input, an error may occur between the reference signal Vref and the operating point voltage Vdc of the input signal Vin. When this error is large, it takes time until the reference signal Vref shifts to the operating point voltage Vdc of the input signal Vin. FIG. 9 shows state transitions of the input signal Vin and the reference signal Vref when the
ここで、上記期間tbにおいて、基準信号Vrefが入力信号Vinの動作点電圧Vdcに移行するまでの時間は、積分回路101の時定数に依存する。従って、積分回路101の時定数を小さくすることによって、基準信号Vrefが入力信号Vinの動作点電圧Vdcに移行するまでの時間を短くできることになる。
Here, in the period tb, the time until the reference signal Vref shifts to the operating point voltage Vdc of the input signal Vin depends on the time constant of the
ところが、積分回路101の時定数を小さくすると、入力信号Vinに対する基準信号Vrefの変動が大きくなってしまい、波形整形回路200における波形整形特性が低下してしまう。
However, when the time constant of the integrating
そこで、波形整形特性の低下を抑制しつつ、立ち上り特性を向上させることができる波形整形回路及び無線受信装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a waveform shaping circuit and a radio receiving apparatus that can improve the rising characteristics while suppressing the deterioration of the waveform shaping characteristics.
請求項1に記載の発明は、入力信号を基準信号に基づいて二値波形に整形した出力信号を生成する波形整形回路において、前記基準信号を生成する基準信号生成器と、前記入力信号と前記基準信号との比較結果に応じて前記出力信号を生成する比較器と、を備え、前記基準信号生成器は、前記入力信号におけるピークホールド値とボトムホールド値の中間電圧を前記基準信号として前記比較器に出力した後、前記入力信号を積分した電圧を前記基準信号として前記比較器に出力することを特徴とする。
The invention according to
請求項2に記載の発明は、請求項1に記載の発明において、前記基準信号生成器は、前記入力信号のピーク値をホールドして出力するピークホールド部と、前記入力信号のボトム値をホールドして出力するボトムホールド部と、前記ピークホールド部の出力と前記ボトムホールド部の出力の中間電圧を出力する中間電圧生成部と、前記比較器の入力に接続された容量素子と、前記入力信号を入力する抵抗と、前記中間電圧生成部から出力される前記中間電圧と、前記抵抗に入力される前記入力信号とをいずれか選択して前記容量素子に接続する切替部と、を有し、前記容量素子の電圧を前記基準信号としたことを特徴とする。 According to a second aspect of the present invention, in the first aspect of the present invention, the reference signal generator holds a peak hold unit that holds and outputs a peak value of the input signal, and holds a bottom value of the input signal. A bottom hold unit for output, an intermediate voltage generation unit for outputting an intermediate voltage between the output of the peak hold unit and the output of the bottom hold unit, a capacitive element connected to the input of the comparator, and the input signal A switching unit that selects any one of the intermediate voltage output from the intermediate voltage generation unit and the input signal input to the resistor and connects the input signal to the capacitive element, The voltage of the capacitive element is used as the reference signal.
請求項3に記載の発明は、請求項2に記載の発明において、前記ピークホールド部は、初期状態において最小出力電圧を出力し、前記ボトムホールド部は、初期状態において最大出力電圧を出力することを特徴とする。 The invention according to claim 3 is the invention according to claim 2, wherein the peak hold unit outputs a minimum output voltage in an initial state, and the bottom hold unit outputs a maximum output voltage in an initial state. It is characterized by.
請求項4に記載の発明は、請求項3に記載の発明において、前記ピークホールド部は、前記最小出力電圧を調整可能としたことを特徴とする。 According to a fourth aspect of the present invention, in the third aspect of the present invention, the peak hold unit can adjust the minimum output voltage.
請求項5に記載の発明は、請求項3又は請求項4に記載の発明において、前記ボトムホールド部は、前記最大出力電圧を調整可能としたことを特徴とする。 According to a fifth aspect of the present invention, in the third or fourth aspect of the present invention, the bottom hold unit can adjust the maximum output voltage.
請求項6に記載の発明は、変調された無線信号を受信して復調する無線受信部を備えた無線受信装置において、前記無線受信部には、受信した前記無線信号から二値化データを生成する波形整形回路を有しており、前記波形整形回路は、前記基準信号を生成する基準信号生成器と、前記入力信号と前記基準信号との比較結果に応じた出力信号を生成する比較器と、を備え、前記基準信号生成器は、前記入力信号におけるピークホールド値とボトムホールド値の中間電圧を前記基準信号として前記比較器に出力した後、前記入力信号を積分した電圧を前記基準信号として前記比較器に出力することを特徴とする。 According to a sixth aspect of the present invention, in the wireless reception device including a wireless reception unit that receives and demodulates a modulated wireless signal, the wireless reception unit generates binary data from the received wireless signal. A waveform shaping circuit that performs a reference signal generator that generates the reference signal, and a comparator that generates an output signal according to a comparison result between the input signal and the reference signal. The reference signal generator outputs an intermediate voltage between a peak hold value and a bottom hold value in the input signal to the comparator as the reference signal, and then uses a voltage obtained by integrating the input signal as the reference signal. It outputs to the said comparator, It is characterized by the above-mentioned.
本発明の波形整形回路及び無線受信装置によれば、入力信号のピークホールド値とボトムホールド値の中間電圧を入力信号と比較する基準信号としたので、波形整形特性の低下を抑制しつつ、立ち上り特性を向上させることができる。 According to the waveform shaping circuit and the wireless reception device of the present invention, the intermediate voltage between the peak hold value and the bottom hold value of the input signal is used as a reference signal for comparison with the input signal. Characteristics can be improved.
本実施の形態に係る無線受信装置は、変調された無線信号を受信して復調する無線受信部を備えており、この無線受信部で復調した信号(データ)に基づいて動作する。なお、無線受信装置が携帯電話機などの場合には、無線受信部により復調される信号には、制御信号のほか音声信号も含まれる。 The radio reception apparatus according to the present embodiment includes a radio reception unit that receives and demodulates a modulated radio signal, and operates based on a signal (data) demodulated by the radio reception unit. When the wireless reception device is a mobile phone or the like, the signal demodulated by the wireless reception unit includes an audio signal in addition to the control signal.
そして、この無線受信部には、入力信号を基準信号に基づいて二値波形に整形した出力信号を生成する波形整形回路を備えている。この波形整形回路には、基準信号を生成する基準信号生成器と、入力信号と基準信号との比較結果に応じて出力信号を生成する比較器とが設けられている。 The wireless reception unit includes a waveform shaping circuit that generates an output signal obtained by shaping the input signal into a binary waveform based on the reference signal. The waveform shaping circuit includes a reference signal generator that generates a reference signal and a comparator that generates an output signal in accordance with a comparison result between the input signal and the reference signal.
しかも、基準信号生成器は、入力信号におけるピークホールド値とボトムホールド値の中間電圧を基準信号として比較器に出力した後、入力信号を積分した電圧を基準信号として比較器に出力する。 In addition, the reference signal generator outputs an intermediate voltage between the peak hold value and the bottom hold value in the input signal as a reference signal to the comparator, and then outputs a voltage obtained by integrating the input signal as a reference signal to the comparator.
従って、動作開始時に、ピークホールドした入力信号とボトムホールドした入力信号との中間電圧を基準信号とすることができ、入力信号を積分した電圧を基準信号とするのに比べ、波形整形特性の低下を抑制しつつ、立ち上り時の波形整形特性を向上させることができる。 Therefore, at the start of operation, an intermediate voltage between the input signal that has been peak-held and the input signal that has been bottom-held can be used as a reference signal. The waveform shaping characteristic at the time of rising can be improved while suppressing the above.
特に、基準信号生成器は、入力信号のピーク値を所定の時定数でホールドして出力するピークホールド部と、入力信号のボトム値を所定の時定数でホールドして出力するボトムホールド部と、ピークホールド部の出力とボトムホールド部の出力の中間電圧を出力する中間電圧生成部と、比較器の入力に接続された容量素子と、入力信号を入力する抵抗と、中間電圧生成部から出力される中間電圧と抵抗に入力される入力信号とをいずれか選択して容量素子に接続する切替部とを有しており、容量素子の電圧を基準信号としている。 In particular, the reference signal generator includes a peak hold unit that holds and outputs the peak value of the input signal with a predetermined time constant, a bottom hold unit that holds and outputs the bottom value of the input signal with a predetermined time constant, An intermediate voltage generator that outputs an intermediate voltage between the output of the peak hold unit and the output of the bottom hold unit, a capacitive element connected to the input of the comparator, a resistor that inputs an input signal, and an output from the intermediate voltage generator A switching unit that selects either the intermediate voltage or the input signal input to the resistor and connects to the capacitor, and uses the voltage of the capacitor as a reference signal.
すなわち、入力信号を積分するCR積分回路における容量素子への充電を、まず中間電圧生成部によって生成した中間電圧によって行い、その後中間電圧生成部を容量素子から切り離し、この容量素子に抵抗を接続してCR積分回路を構成して、入力信号をこの抵抗を介して容量素子に入力してこの容量素子を充放電するようにしている。 That is, charging of the capacitive element in the CR integrating circuit that integrates the input signal is first performed by the intermediate voltage generated by the intermediate voltage generating unit, and then the intermediate voltage generating unit is disconnected from the capacitive element, and a resistor is connected to the capacitive element. Thus, a CR integration circuit is configured, and an input signal is input to the capacitive element via this resistor to charge / discharge the capacitive element.
従って、基準電圧の生成をCR積分回路に切替えて行うときに、CR積分回路の容量素子はすでに入力信号の動作点電圧に近い電圧となっていることから、波形整形回路において、継続して適切な出力信号を生成することができる。 Therefore, when the reference voltage is generated by switching to the CR integration circuit, the capacitor of the CR integration circuit is already at a voltage close to the operating point voltage of the input signal. An output signal can be generated.
また、ピークホールド部は、初期状態において最小出力電圧を出力し、ボトムホールド部は、初期状態において最大出力電圧を出力するようにして、波形整形回路の動作開始時に、この最小出力電圧と最大出力電圧との中間電圧を基準信号とすることができ、動作開始直後から、入力信号の動作点電圧に近い基準信号に基づいて出力信号を生成することができる。ここで、ピークホールド部における「最小出力電圧」とは、ピークホールド部がその動作時に出力しうる最小の電圧をいい、ボトムホールド部における「最大出力電圧」とは、ボトムホールド部がその動作時に出力しうる最大の電圧をいう。 The peak hold unit outputs the minimum output voltage in the initial state, and the bottom hold unit outputs the maximum output voltage in the initial state. When the waveform shaping circuit starts operating, the minimum output voltage and the maximum output are output. An intermediate voltage with respect to the voltage can be used as a reference signal, and an output signal can be generated based on a reference signal close to the operating point voltage of the input signal immediately after the start of operation. Here, the “minimum output voltage” in the peak hold unit means the minimum voltage that the peak hold unit can output during its operation, and the “maximum output voltage” in the bottom hold unit means that the bottom hold unit during its operation. The maximum voltage that can be output.
また、ピークホールド部は最小出力電圧を調整可能とし、ボトムホールド部は、最大出力電圧を調整可能としており、これにより中間電圧を調整することができ、汎用性のある波形整形回路を提供することができる。 In addition, the peak hold unit can adjust the minimum output voltage, and the bottom hold unit can adjust the maximum output voltage, thereby adjusting the intermediate voltage and providing a versatile waveform shaping circuit. Can do.
以下において、図面に基づいて本実施形態の無線受信装置Aにおける波形整形回路1について説明する。図1は本実施形態における波形整形回路1の具体的構成を示す図である。
Hereinafter, the
図1に示すように、本実施形態における波形整形回路1は、基準信号Vrefを生成する基準信号生成器2と、ヒステリシス特性を有し、入力信号Vinと基準信号Vrefとの比較結果に応じて出力信号Voutを生成する比較器COMP1と、入力信号Vinを入力して比較器3の非反転入力端子へ出力する入力抵抗R1とを備えている。
As shown in FIG. 1, the
基準信号生成器2は、入力信号Vinにおけるピークホールド値(Vp)とボトムホールド値(Vb)の中間電圧Vcを基準信号Vrefとして比較器COMP1の反転入力端子に出力した後、入力信号Vinを積分した電圧を基準信号Vrefとして比較器COMP1の反転入力端子に出力するものであり、以下の構成を有している。 The reference signal generator 2 outputs the intermediate voltage Vc between the peak hold value (Vp) and the bottom hold value (Vb) in the input signal Vin as the reference signal Vref to the inverting input terminal of the comparator COMP1, and then integrates the input signal Vin. This voltage is output as a reference signal Vref to the inverting input terminal of the comparator COMP1, and has the following configuration.
すなわち、基準信号生成器2は、中間電圧Vcを基準信号Vrefとして比較器COMP1の反転入力端子へ出力するために、入力信号Vinのピーク値を所定の時定数でホールドしたピークホールド値を有するピークホールド信号Vpを出力するピークホールド部10と、入力信号Vinのボトム値を所定の時定数でホールドしたボトムホールド値を有するボトムホールド信号Vbを出力するボトムホールド部11と、ピークホールド部10の出力であるピークホールド信号Vpとボトムホールド部11の出力であるボトムホールド信号Vbの中間電圧Vcを出力する中間電圧生成部12とを有している。なお、ピークホールド部10及びボトムホールド部11は、内部にコンパレータ、容量素子、抵抗などを有しており、ピーク値及びボトム値をホールドする時定数は、後述する容量素子C1及び抵抗R2からなる積分回路の時定数よりも小さな時定数で構成している。
That is, the reference signal generator 2 has a peak hold value obtained by holding the peak value of the input signal Vin with a predetermined time constant in order to output the intermediate voltage Vc as the reference signal Vref to the inverting input terminal of the comparator COMP1.
ここで、ピークホールド部10は、後述する制御部14による制御によって、初期状態において最小出力電圧Vpminを出力し、ボトムホールド部11は初期状態において最大出力電圧Vbmaxを出力することができるように構成している。例えば、波形整形回路1が接地電圧(グランド)を基準として電源電圧Vccで動作している場合には、最小出力電圧Vpminを接地電圧とし、最大出力電圧Vbmaxを電源電圧Vccとすることができ、中間電圧Vcは、{最大出力電圧Vbmax−最小出力電圧Vpmin}/2となり、電源電圧Vcc/2となる。
Here, the
このようにピークホールド部10及びボトムホールド部11を構成しているので、波形整形回路1の動作開始時に中間電圧Vcを{最大出力電圧Vbmax−最小出力電圧Vpmin}/2とすることができる。従って、最大出力電圧Vbmax及び最小出力電圧Vpminの設定により中間電圧Vcを入力信号Vinの動作点電圧Vdcと同等の電圧にすることができる。
Since the
また、ピークホールド部10は最小出力電圧Vpminを調整可能としており、これにより初期状態での中間電圧Vcを容易に調整することができる。また、同様に、ボトムホールド部11は、最大出力電圧Vbmaxを調整可能としており、これによっても初期状態での中間電圧Vcを容易に調整することができる。
Further, the
中間電圧生成部12は、ピークホールド部10の出力とボトムホールド部11の出力との間に同一抵抗値の抵抗R3,R4が直列に接続されて設けられ、抵抗R3と抵抗R4との接続点は、ピークホールド信号Vpとボトムホールド信号Vbの中間の電位となる。そして、抵抗R3と抵抗R4との接続点の電圧がバッファアンプIC2によって中間電圧Vcとして出力される。
The intermediate
また、基準信号生成器2は、入力信号Vinを積分した電圧を基準信号Vrefとして比較器COMP1の反転入力端子に出力するために、比較器COMP1の反転入力端子に第1スイッチSW1を介して接続された容量素子C1と、入力信号Vinを入力する抵抗R2とを備えている。 Further, the reference signal generator 2 is connected to the inverting input terminal of the comparator COMP1 via the first switch SW1 in order to output the voltage obtained by integrating the input signal Vin as the reference signal Vref to the inverting input terminal of the comparator COMP1. The capacitive element C1 and a resistor R2 for inputting the input signal Vin are provided.
基準信号Vrefを「中間電圧Vc」或いは「入力信号Vinを積分した電圧」のいずれかに切替えるために、中間電圧生成部12から出力される中間電圧Vcと、抵抗R2に入力される入力信号Vinとをいずれか選択して容量素子C1に接続する切替部である第1スイッチSW1を有している。そして、容量素子C1の電圧が基準信号Vrefとなる。
In order to switch the reference signal Vref to either “intermediate voltage Vc” or “voltage obtained by integrating the input signal Vin”, the intermediate voltage Vc output from the
この第1スイッチSW1は、入力信号Vinに基づいて動作する切替制御部13からの制御信号Vcontによって制御される。
The first switch SW1 is controlled by a control signal Vcont from the switching
切替制御部13は、ヒステリシスを有する比較器COMP2,COMP3と、否定論理和(NOR)回路IC1とを有している。比較器COMP2の反転入力端子及び比較器COMP3の非反転入力端子に入力信号Vinが入力され、比較器COMP2の非反転入力端子には、ボトムホールド部11から出力されるボトムホールド信号Vbが入力され、比較器COMP3の反転入力端子には、ピークホールド部10から出力されるピークホールド信号Vpが入力される。また、比較器COMP2,COMP3から各々出力される信号が否定論理和回路IC1に入力されて否定論理和回路IC1によって論理演算が行われ、否定論理和回路IC1から制御信号Vcontが出力される。
The switching
従って、ピークホールド信号Vpが入力信号Vinよりも高い電圧となり、かつボトムホールド信号Vbが入力信号Vinよりも低い電圧になったときに、制御信号VcontがHighレベルとなり、それ以外の場合は制御信号VcontがLowレベルとなる。 Therefore, when the peak hold signal Vp becomes a voltage higher than the input signal Vin and the bottom hold signal Vb becomes a voltage lower than the input signal Vin, the control signal Vcont becomes a high level, otherwise the control signal Vcont goes low.
以上のように構成された波形整形回路1において、その動作を図2を参照して具体的に説明する。図2は本実施形態における波形整形回路1の動作を説明するための図であり、動作停止状態、初期状態、第1動作状態及び第2動作状態における、入力信号Vin、基準信号Vref及び出力信号Vout等の状態を示している。
The operation of the
まず、波形整形回路1が動作停止状態(図2中で「t0」になるまでの間)においては、入力信号Vin及び基準信号Vrefはいずれも0V(接地電圧)となっている。また、出力信号VoutはLowレベルとなっている。
First, when the
その後、波形整形回路1の動作が開始する(図2中の「t1」)と、入力信号Vinを入力するまでの間、制御部14は、ピークホールド部10とボトムホールド部11の初期状態にする。すなわち、制御部14からHighレベルの制御信号Vout2が出力されて、ピークホールド部10は最小出力電圧Vpminを出力し、ボトムホールド部11は最大出力電圧Vbmaxを出力する。従って、初期状態において、中間電圧生成部12からは、最大出力電圧Vbmaxと最小出力電圧Vpminとの中間の電圧が中間電圧Vcとして出力される。
After that, when the operation of the
また、初期状態においては、切替制御部13から出力される制御信号VcontはLowレベルであることから、第1スイッチSW1は容量素子C1と中間電圧生成部12とを接続する状態となっており、中間電圧生成部12から出力される中間電圧Vcが容量素子C1に印加される。従って、容量素子C1は急速に充電され、その電圧レベルは中間電圧Vcと同じになる。
In the initial state, since the control signal Vcont output from the switching
その後、制御部14は、入力信号Vinの入力を開始する(図2中「t2」)ときに、ピークホールド部10とボトムホールド部11の初期状態を解除して第1動作状態に移行する。これにより、入力信号Vinに応じて、ピークホールド部10からピークホールド信号Vpが出力され、ボトムホールド部11からボトムホールド信号Vbが出力されることになる。そして、入力信号Vinに応じたピークホールド信号Vp及びボトムホールド信号Vbの中間電圧Vcが容量素子C1に印加されることになる。
Thereafter, when the input of the input signal Vin is started (“t2” in FIG. 2), the
その後、入力信号Vinがピークホールド信号Vpよりも低い電圧となり、かつボトムホールド信号Vbよりも高い電圧になったとき、切替制御部13からHighレベルの制御信号Vcontが出力されて第2動作状態に移行し、第1スイッチSW1は容量素子C1と中間電圧生成部12とを接続する状態から容量素子C1と抵抗R2とを接続する状態に切替えられ、入力信号Vinが抵抗R2を介して容量素子C1に印加される。従って、抵抗R2及び容量素子C1からなる積分回路が構成され、入力信号Vinがこの積分回路によって積分される。
Thereafter, when the input signal Vin becomes lower than the peak hold signal Vp and higher than the bottom hold signal Vb, the switching
このように、第1スイッチSW1を中間電圧生成部12側へ切替えることによって、容量素子C1に急速充電を行った後に、第1スイッチSW1を抵抗R2側へ切替えることによって、基準信号Vrefを抵抗R2及び容量素子C1からなる積分回路によって生成するようにしているので、波形整形回路1の動作開始時の波形整形特性を向上させることができ、その後も継続して波形整形特性を安定させることができる。また、ピークホールド信号Vpとボトムホールド信号Vbの中間電圧Vcを基準信号Vrefに設定しているため、中間電圧生成部12を容量素子C1から切り離したときの誤差も信号振幅の約1/4以下に抑えられ、入力信号Vinにおいて動作点電圧が変動する問題に対しても波形整形特性を向上させることができる。
In this way, after the first switch SW1 is switched to the intermediate
また、上記基準信号生成器2に代えて、図3に示すように、初期電圧調整回路15を加えた基準信号生成器2’を用いるようにしてもよい。図3は本実施形態における他の波形整形回路1’の具体的構成を示す図である。なお、この波形整形回路1’は、上記波形整形回路1と同一部分については同一符号を付しており、ここでは、波形整形回路1と異なる部分について説明することとする。
Further, instead of the reference signal generator 2, a reference signal generator 2 'to which an initial
この初期電圧調整回路15は、図3に示すように、波形整形回路1’の電源電圧Vccと接地電圧(グランド)との間に、スイッチSW5と、抵抗R5と、抵抗R6と、ダイオードD1と、抵抗R7と、スイッチSW6とが直列に接続されている。なお、ダイオードD1のアノード側は抵抗R6に接続され、カソード側は抵抗R7に接続される。
As shown in FIG. 3, the initial
また、抵抗R5と抵抗R6との接続点とボトムホールド部11の出力との間にはスイッチSW3が設けられており、抵抗R6とダイオードD1との接続点とピークホールド部10との間にはスイッチSW4が設けられている。
Further, a switch SW3 is provided between the connection point of the resistors R5 and R6 and the output of the
また、上記各スイッチSW3〜SW6は、制御部14から出力される制御信号Vout2によって制御される。すなわち、制御部14からHighレベルの制御信号Vout2が出力されたとき、各スイッチSW3〜SW6が閉状態(短絡状態)となり、初期電圧調整回路15によって中間電圧生成部12における中間電圧Vcが調整される。また、ピークホールド部10及びボトムホールド部11は、制御部14から出力されるHighレベルの制御信号Vout2によって動作を停止(出力停止し、出力をハイインピーダンスとする。)する。
The switches SW3 to SW6 are controlled by a control signal Vout2 output from the
以上のように構成された波形整形回路1’において、その動作を図4を参照して具体的に説明する。図4は本実施形態における波形整形回路1’の動作を説明するための図であり、動作停止状態、初期状態、第1動作状態及び第2動作状態における、入力信号Vin、基準信号Vref及び出力信号Vout等の状態を示している。
The operation of the waveform shaping circuit 1 'configured as described above will be specifically described with reference to FIG. FIG. 4 is a diagram for explaining the operation of the
この波形整形回路1’においては、上述の波形整形回路1と初期状態動作が異なる以外は、波形整形回路1と同様の動作をするため、ここでは初期状態動作について説明する。
Since this
波形整形回路1’の動作が開始する(図4中の「t1」)と、入力信号Vinを入力するまでの間(すなわち、「初期状態」)、制御部14は、ピークホールド部10とボトムホールド部11の非動作状態にすると共に、初期電圧調整回路15を動作させる。すなわち、制御部14からHighレベルの制御信号Vout2が出力されて、ピークホールド部10及びボトムホールド部11は出力を停止する。一方、初期電圧調整回路15は、スイッチSW3〜SW6が閉状態となり、ピークホールド部10がダイオードD1及び抵抗R7を介して接地電圧に接続され、ボトムホールド部11が抵抗R5を介して電源電圧Vccに接続される。
During the period from the start of the operation of the
従って、ピークホールド部10の出力側の電圧(Vp)は、初期電圧調整回路15から出力される所定の電圧となり(図4の“初期電圧High”を参照)、ボトムホールド部11の出力側の電圧(Vb)は、初期電圧調整回路15から出力される所定の電圧となる(図4の“初期電圧Low”を参照)。従って、中間電圧生成部12から出力される中間電圧Vcは、初期電圧Highと初期電圧Lowとの中間の電圧となる。
Therefore, the voltage (Vp) on the output side of the
そして、初期状態においては、切替制御部13から出力される制御信号VcontはLowレベルであることから、第1スイッチSW1は容量素子C1と中間電圧生成部12とを接続する状態となっており、中間電圧生成部12から出力される中間電圧Vcが容量素子C1に印加される。従って、容量素子C1は急速に充電され、その電圧レベルは中間電圧Vcと同じになる。
In the initial state, since the control signal Vcont output from the switching
このように、波形整形回路1’においては、初期電圧調整回路15によって、容量素子C1の電圧(基準信号Vref)を入力信号Vinの動作点電圧Vdcに近づけておき、その電圧からピークホールド部10及びボトムホールド部11におけるホールド動作を開始することにより、さらに容量素子C1の充電時間を短縮することができ、立ち上り時の波形整形特性を向上させることができる。
As described above, in the
なお、上述の実施形態においては、切替制御部13からHighレベルの制御信号Vcontが出力されたときに、第1スイッチSW1を切替えるようにしたが、切替制御部13を設けずに、制御部14が初期状態を解除するタイミング(図2中の「t2」)や初期状態を解除するタイミングから所定時間経過後のタイミングで第1スイッチSW1を抵抗R2側に切替えるようにしてもよい。このようにすることにより構成が簡易なものとなり、波形整形回路1の実装面積を低減させることができる。
In the above-described embodiment, the first switch SW1 is switched when the high-level control signal Vcont is output from the switching
なお、本発明は比較器の比較基準の決定に限定されるものでなく、入力信号Vinの信号レベルに応じて回路の動作点を変動させる必要のある回路への適応も可能である。 Note that the present invention is not limited to the determination of the comparison reference of the comparator, and can be applied to a circuit in which the operating point of the circuit needs to be changed according to the signal level of the input signal Vin.
次に、上述の波形整形回路1を備えた無線受信装置Aの構成について、図面を参照して具体的に説明する。図5は本実施の形態における波形整形回路1を備えた無線受信装置Aを示す構成図である。なお、波形整形回路1’を備えた無線受信装置についても同等の構成であるため、ここでは説明を省略する。
Next, the configuration of the wireless reception device A including the
本実施の形態に係る無線受信装置Aは、変調された無線信号を受信するアンテナ20、このアンテナ20から出力される信号を復調する無線受信部30、この無線受信部30によって復調された信号を処理する信号処理部40などから構成される。
The radio receiving apparatus A according to the present embodiment includes an
無線受信部30は、アンテナ20から出力される信号を増幅する低雑音増幅回路(LNA:Low Noise Amplifier)31と、PLL(Phase Locked Loop)を介して発振器から出力される信号(RF Local信号)と低雑音増幅回路31からの出力とをミキシングするミキサ32と、このミキサ32から出力される信号をフィルタリングするIFフィルタ33と、このIFフィルタ33から出力される信号を増幅するLIMアンプ(リミッタアンプ)34と、このLIMアンプからの出力を検波する検波器35と、この検波器35からの出力される信号をフィルタリングするLPF(Low Pass Filter)36と、上述した波形整形回路1とを備える。
The
アンテナ20によって受信した無線信号は、上記各ブロック31〜36を介して、入力信号Vinとして波形整形回路1に入力され、この入力信号Vinが波形整形回路1により基準信号Vrefに基づいて二値波形に整形されて出力され、信号処理部40に出力される。
The radio signal received by the
ここで、検波器35から出力される信号の振幅及び動作点電圧は、検波器35に入力される信号の周波数によって変化する(例えば、図6参照)。従って、アンテナ20で受信する無線信号の周波数や検波器35よりも前段の回路の特性によって検波器35から出力される信号の振幅及び動作点電圧が変化することになる。しかし、無線受信部30において、上述した波形整形回路1を備えることによって、動作点電圧などの変化があった場合でも、波形整形特性の低下を抑えることができ、無線受信部30における受信感度の悪化を防ぐことができるという利点もある。
Here, the amplitude and operating point voltage of the signal output from the
本実施の形態に係る無線受信装置としては、FSK(Frequency Shift Keying)やASK(Amplitude Shift Keying)を用いた無線受信装置以外に、携帯電話装置、キーレスエントリ装置、タイヤの空気圧を監視するTPMS(Tire Pressure Measurement System)装置、赤外線リモコン用装置、非接触型ICカード装置、弱電力無線装置等に適用することができる。 In addition to the wireless receiver using FSK (Frequency Shift Keying) and ASK (Amplitude Shift Keying), the wireless receiver according to the present embodiment includes a mobile phone device, a keyless entry device, and a TPMS for monitoring tire pressure ( It can be applied to tire pressure measurement system) devices, infrared remote control devices, non-contact IC card devices, weak power wireless devices, and the like.
本発明の無線受信装置は、各機能を集積したICとして作成してもよいし、もしくは各機能を備えた部品を基板上に搭載して作成してもよい。 The wireless reception device of the present invention may be created as an IC in which each function is integrated, or may be created by mounting components having each function on a substrate.
1 波形整形回路
2 基準信号生成器
3 比較器
10 ピークホールド部
11 ボトムホールド部
12 中間電圧生成部
13 切替制御部
14 制御部
15 初期電圧調整回路
20 アンテナ
30 無線受信部
40 信号処理部
COMP1〜COMP3 比較器
IC1 否定論理和回路
IC2 バッファアンプ
C1 容量素子
R1〜R7 抵抗
SW1〜SW6 スイッチ
DESCRIPTION OF
Claims (6)
前記基準信号を生成する基準信号生成器と、
前記入力信号と前記基準信号との比較結果に応じて前記出力信号を生成する比較器と、を備え、
前記基準信号生成器は、
前記入力信号におけるピークホールド値とボトムホールド値の中間電圧を前記基準信号として前記比較器に出力した後、前記入力信号を積分した電圧を前記基準信号として前記比較器に出力する
ことを特徴とする波形整形回路。 In a waveform shaping circuit that generates an output signal obtained by shaping an input signal into a binary waveform based on a reference signal,
A reference signal generator for generating the reference signal;
A comparator that generates the output signal according to a comparison result between the input signal and the reference signal;
The reference signal generator is
An intermediate voltage between a peak hold value and a bottom hold value in the input signal is output to the comparator as the reference signal, and then a voltage obtained by integrating the input signal is output to the comparator as the reference signal. Waveform shaping circuit.
前記入力信号のピーク値をホールドして出力するピークホールド部と、
前記入力信号のボトム値をホールドして出力するボトムホールド部と、
前記ピークホールド部の出力と前記ボトムホールド部の出力の中間電圧を出力する中間電圧生成部と、
前記比較器の入力に接続された容量素子と、
前記入力信号を入力する抵抗と、
前記中間電圧生成部から出力される前記中間電圧と、前記抵抗に入力される前記入力信号とをいずれか選択して前記容量素子に接続する切替部と、を有し、
前記容量素子の電圧を前記基準信号とした
ことを特徴とする請求項1に記載の波形整形回路。 The reference signal generator is
A peak hold unit for holding and outputting a peak value of the input signal;
A bottom hold unit for holding and outputting the bottom value of the input signal;
An intermediate voltage generator for outputting an intermediate voltage between the output of the peak hold unit and the output of the bottom hold unit;
A capacitive element connected to the input of the comparator;
A resistor for inputting the input signal;
A switching unit that selects either the intermediate voltage output from the intermediate voltage generation unit and the input signal input to the resistor and connects to the capacitive element;
The waveform shaping circuit according to claim 1, wherein the voltage of the capacitive element is used as the reference signal.
前記ボトムホールド部は、初期状態において最大出力電圧を出力する
ことを特徴とする請求項2に記載の波形整形回路。 The peak hold unit outputs a minimum output voltage in an initial state,
The waveform shaping circuit according to claim 2, wherein the bottom hold unit outputs a maximum output voltage in an initial state.
ことを特徴とする請求項3に記載の波形整形回路。 The waveform shaping circuit according to claim 3, wherein the peak hold unit is capable of adjusting the minimum output voltage.
ことを特徴とする請求項3又は請求項4に記載の波形整形回路。 The waveform shaping circuit according to claim 3, wherein the bottom hold unit is capable of adjusting the maximum output voltage.
前記無線受信部には、受信した前記無線信号から二値化データを生成する波形整形回路を有しており、
前記波形整形回路は、
前記基準信号を生成する基準信号生成器と、
前記入力信号と前記基準信号との比較結果に応じた出力信号を生成する比較器と、を備え、
前記基準信号生成器は、
前記入力信号におけるピークホールド値とボトムホールド値の中間電圧を前記基準信号として前記比較器に出力した後、前記入力信号を積分した電圧を前記基準信号として前記比較器に出力する
ことを特徴とする無線受信装置。 In a wireless reception device including a wireless reception unit that receives and demodulates a modulated wireless signal,
The wireless reception unit has a waveform shaping circuit that generates binarized data from the received wireless signal,
The waveform shaping circuit is
A reference signal generator for generating the reference signal;
A comparator that generates an output signal according to a comparison result between the input signal and the reference signal;
The reference signal generator is
An intermediate voltage between a peak hold value and a bottom hold value in the input signal is output to the comparator as the reference signal, and then a voltage obtained by integrating the input signal is output to the comparator as the reference signal. Wireless receiver.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007017826A JP2008187346A (en) | 2007-01-29 | 2007-01-29 | Waveform shaping circuit, and radio receiving device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007017826A JP2008187346A (en) | 2007-01-29 | 2007-01-29 | Waveform shaping circuit, and radio receiving device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008187346A true JP2008187346A (en) | 2008-08-14 |
Family
ID=39730105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007017826A Pending JP2008187346A (en) | 2007-01-29 | 2007-01-29 | Waveform shaping circuit, and radio receiving device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008187346A (en) |
-
2007
- 2007-01-29 JP JP2007017826A patent/JP2008187346A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8073416B2 (en) | Method and apparatus for controlling a bias current of a VCO in a phase-locked loop | |
US7545187B2 (en) | PLL circuit and wireless device | |
JP4542598B2 (en) | Voltage controlled oscillator circuit | |
US7425852B2 (en) | Phase-locked loop | |
US9197227B2 (en) | Semiconductor device | |
US7835477B2 (en) | Noise canceller and AM receiving apparatus using the same | |
JP5659104B2 (en) | Frequency adjustment circuit, phase synchronization circuit, communication device, and storage device | |
JP4297182B2 (en) | Receiver | |
CN101197583A (en) | Semiconductor circuit for wireless receiving provided with controller circuit for controlling bias current | |
JP2008187346A (en) | Waveform shaping circuit, and radio receiving device | |
EP1071202A2 (en) | PLL amplitude demodulator | |
JP4006889B2 (en) | Receiver | |
KR100570240B1 (en) | Tuner having variable amplitude and integrated circuit for radio communication apparatus | |
JP2008154031A (en) | Waveform shaping circuit and radio receiver | |
US7639087B2 (en) | Phase-locked loop | |
JP5202591B2 (en) | Binarization circuit, demodulation circuit, and in-vehicle tuner | |
US20240195422A1 (en) | Sensor interface circuit and sensor module | |
JP6684740B2 (en) | Wireless receiver | |
JP2007116314A (en) | Wireless transmission circuit | |
US20050130603A1 (en) | Low noise transceiver | |
WO2018012083A1 (en) | Switching circuit, automatic gain control circuit and phase synchronization circuit | |
JP2007142548A (en) | Demodulation circuit and receiver | |
JP2006319428A (en) | Power amplifier integrated circuit and on-vehicle audio system | |
JP2007300226A (en) | Filter circuit with automatic adjustment function, receiving tuner, and mobile terminal | |
JPH0738434A (en) | Frequency synthesizer |