JP2008186859A

JP2008186859A - Semiconductor laser device and manufacturing method thereof

Info

Publication number: JP2008186859A
Application number: JP2007016915A
Authority: JP
Inventors: Hiroyuki Hosoi; 浩行細井; Toshitaka Shimamoto; 敏孝嶋本; Koji Makita; 幸治牧田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2007-01-26
Filing date: 2007-01-26
Publication date: 2008-08-14

Abstract

<P>PROBLEM TO BE SOLVED: To provide a highly reliable semiconductor laser device by reducing influences imposed on a light-emitting region by reducing the generation of a stress based on the difference in materials when the material for a ridge portion is different from the material of a current block layer, and to provide a manufacturing method thereof. <P>SOLUTION: The semiconductor laser device has a substrate provided with a first conductive clad layer, an active layer, a second conductive clad layer, a ridge portion formed by machining one part of the second conductive clad layer into a stripe, and a current block layer formed by removing one region of the ridge portion. The device has a stress relaxing portion lower than the ridge portion in height and formed by processing one part of the second conductive clad layer, on the side of the ridge portion. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、光ディスク装置、情報処理装置などの光源として使用される半導体レーザ装置およびその製造方法に関する。 The present invention relates to a semiconductor laser device used as a light source for an optical disk device, an information processing device, and the like, and a manufacturing method thereof.

ＤＶＤなど光ディスクの高密度記録化の進展に伴い、再生だけでなく、ＤＶＤ−ＲＡＭやＤＶＤ−ＲＷなど記録用ＤＶＤドライブが製品化されてきており、これらドライブの長寿命化が強く求められている。この長寿命化の要求に応えるには、記録用ＤＶＤドライブの光源に用いられている半導体レーザ装置の信頼性向上が必要である。 With the progress of high-density recording of optical discs such as DVDs, not only reproduction but also recording DVD drives such as DVD-RAM and DVD-RW have been commercialized, and there is a strong demand for extending the life of these drives. . In order to meet this demand for longer life, it is necessary to improve the reliability of the semiconductor laser device used for the light source of the recording DVD drive.

このような半導体レーザ装置として、最も一般的に使用されているのが、レーザ光を生成する活性層の上に積層されたクラッド層に、その長手方向に凸状のリッジ部を形成したリッジストライプ型の半導体レーザ装置である。そして、このリッジストライプ型半導体レーザ装置の上面のリッジ部の側方両側に、リッジ部よりも高さの高いダミーリッジ部を設け、リッジ部に加わる応力を低減する技術が提案されている（特許文献１）。 The most commonly used as such a semiconductor laser device is a ridge stripe in which a convex ridge portion is formed in the longitudinal direction of a clad layer laminated on an active layer that generates laser light. Type semiconductor laser device. A technique for reducing the stress applied to the ridge by providing dummy ridges higher than the ridge on both sides of the ridge on the upper surface of the ridge stripe semiconductor laser device has been proposed (patent) Reference 1).

ここで、特許文献１に示された従来の半導体レーザ装置とその製造方法について、図９および図１０を用いて説明する。図９は、従来の半導体レーザ装置について、リッジストライプ方向に垂直な断面での構造を示す図である。また、図１０は、この従来の半導体レーザ装置の製造方法を示すために、製造途中での断面構造を示す図である。なお、断面構造をわかりやすくするために、これら、図９および図１０を含め、本発明の半導体レーザ装置を説明するための断面構造を示す図では、その厚さ方向（図における上下方向）を拡大して表示することとする。 Here, a conventional semiconductor laser device disclosed in Patent Document 1 and a manufacturing method thereof will be described with reference to FIGS. FIG. 9 is a diagram showing a structure of a conventional semiconductor laser device in a cross section perpendicular to the ridge stripe direction. FIG. 10 is a view showing a cross-sectional structure in the course of manufacturing in order to show the manufacturing method of the conventional semiconductor laser device. In addition, in order to make the cross-sectional structure easy to understand, the thickness direction (vertical direction in the drawing) is shown in these figures including FIGS. 9 and 10 and showing the cross-sectional structure for explaining the semiconductor laser device of the present invention. Magnified and displayed.

図９に示すように、従来の半導体レーザ装置は、（１００）面から［０１１］方向に９°傾斜したｎ型ＧａＡｓからなる基板５０１上に、ｎ型ＧａＩｎＰからなる厚さが約０．３μｍのバッファ層５０２、ｎ型ＡｌＧａＩｎＰからなる厚さが約２μｍのｎ型クラッド層５０３、ＧａＩｎＰ／ＡｌＧａＩｎＰからなる多量子井戸構造を有する活性層５０４、ｐ型ＡｌＧａＩｎＰからなる厚さ約０．２５μｍの第１ｐ型クラッド層５０５、ｐ型ＡｌＧａＩｎＰからなる厚さ約１．３μｍの第２ｐ型クラッド層５０６、ｐ型ＧａＩｎＰからなる厚さ約０．１μｍの中間層５０７、ｐ型ＧａＡｓからなる厚さ約０．３μｍのコンタクト層５０８が積層されている。 As shown in FIG. 9, the conventional semiconductor laser device has an n-type GaInP thickness of about 0.3 μm on a substrate 501 made of n-type GaAs inclined by 9 ° in the [011] direction from the (100) plane. Buffer layer 502, an n-type cladding layer 503 made of n-type AlGaInP having a thickness of about 2 μm, an active layer 504 having a multi-quantum well structure made of GaInP / AlGaInP, and a first layer having a thickness of about 0.25 μm made of p-type AlGaInP. 1 p-type cladding layer 505, p-type AlGaInP second p-type cladding layer 506 having a thickness of about 1.3 μm, p-type GaInP about 0.1 μm-thick intermediate layer 507, and p-type GaAs having a thickness of about 0 A contact layer 508 of 3 μm is laminated.

そして、リッジ部５１２上を除いた部分に、厚さ約０．５μｍのｎ型ＡｌＩｎＰと厚さ約０．３μｍのｎ型ＧａＡｓからなる複合層である電流ブロック層５０９が、さらに、その上部にＣｒ／Ａｕ層からなる合計厚さが約３μｍのｐ側電極５１０が形成されている。また、Ａｕ−Ｇｅ／Ａｕ層からなるｎ側電極５１１が、基板５０１の裏側に形成されている。 A current blocking layer 509, which is a composite layer made of n-type AlInP having a thickness of about 0.5 μm and n-type GaAs having a thickness of about 0.3 μm, is further formed on the portion other than the ridge portion 512. A p-side electrode 510 made of a Cr / Au layer and having a total thickness of about 3 μm is formed. In addition, an n-side electrode 511 made of an Au—Ge / Au layer is formed on the back side of the substrate 501.

この従来の半導体レーザ装置では、ｐ型クラッド層が、第１ｐ型クラッド層５０５と第２ｐ型クラッド層５０６との積層された２層で形成されていて、第２ｐ型クラッド層５０６とその上に積層された中間層５０７、および、コンタクト層５０８がエッチングされることで、リッジ部５１２と、その側方の両外側にリッジ部５１２と並行するように形成された２つのダミーリッジ部５１３を有している。そして、ダミーリッジ部５１３の高さは、リッジ部５１２の高さよりも電流ブロック層５０９分だけ高く形成されている。 In this conventional semiconductor laser device, the p-type cladding layer is formed of two layers of a first p-type cladding layer 505 and a second p-type cladding layer 506, and the second p-type cladding layer 506 and the top thereof. The stacked intermediate layer 507 and contact layer 508 are etched to have a ridge portion 512 and two dummy ridge portions 513 formed on both sides of the ridge portion 512 so as to be parallel to the ridge portion 512. is doing. The height of the dummy ridge portion 513 is formed higher than the height of the ridge portion 512 by the current blocking layer 509.

次に、このような構造の従来の半導体レーザ装置の製造方法を、図１０に基づいて説明する。まず、図１０（ａ）に示すように、基板５０１上に、バッファ層５０２、ｎ型クラッド層５０３、活性層５０４、第１ｐ型クラッド層５０５、第２ｐ型クラッド層５０６、中間層５０７、コンタクト層５０８を、有機金属化学気相成長法（ＭＯＣＶＤ法）により、順次エピタキシャル成長させる。その後、コンタクト層５０８の表面上にＳｉＯ₂層を形成し、フォトリソグラフィー技術によりＳｉＯ₂膜からなるストライプパターン５１５を形成する。 Next, a method of manufacturing a conventional semiconductor laser device having such a structure will be described with reference to FIG. First, as shown in FIG. 10A, on a substrate 501, a buffer layer 502, an n-type cladding layer 503, an active layer 504, a first p-type cladding layer 505, a second p-type cladding layer 506, an intermediate layer 507, contacts The layer 508 is sequentially epitaxially grown by metal organic chemical vapor deposition (MOCVD). Thereafter, an SiO ₂ layer is formed on the surface of the contact layer 508, and a stripe pattern 515 made of an SiO ₂ film is formed by a photolithography technique.

次に、図１０（ｂ）に示すように、ストライプパターン５１５をマスクとして、コンタクト層５０８、中間層５０７および第２ｐ型クラッド層５０６を順にエッチングし、リッジ部５１２とダミーリッジ部５１３を形成する。 Next, as shown in FIG. 10B, the contact layer 508, the intermediate layer 507, and the second p-type cladding layer 506 are sequentially etched using the stripe pattern 515 as a mask to form a ridge portion 512 and a dummy ridge portion 513. .

次に、図１０（ｃ）に示すように、ダミーリッジ部５１３上のストライプパターン５１５を除去する。続いて、リッジ部５１２上のストライプパターン５１５をマスクとして、化学気相成長法（ＣＶＤ法）により、電流ブロック層５０９を形成する。この結果、電流ブロック層５０９は、リッジ部５１２の頂部以外の部分に形成される。 Next, as shown in FIG. 10C, the stripe pattern 515 on the dummy ridge 513 is removed. Subsequently, a current blocking layer 509 is formed by chemical vapor deposition (CVD) using the stripe pattern 515 on the ridge 512 as a mask. As a result, the current blocking layer 509 is formed in a portion other than the top portion of the ridge portion 512.

その後、リッジ部５１２上のストライプパターン５１５をエッチングで除去した後、真空蒸着法などを用いて、ｐ側電極５１０とｎ側電極５１１が形成される。この状態が、図９となる。 Thereafter, the stripe pattern 515 on the ridge portion 512 is removed by etching, and then the p-side electrode 510 and the n-side electrode 511 are formed using a vacuum deposition method or the like. This state is shown in FIG.

このようにすることで、電流ブロック層５０９の厚みの分だけ、ダミーリッジ部５１３部分での高さが、リッジ部５１２部分での高さよりも高くなり、半導体レーザ素子を、活性層に近い側をサブマウントに取り付けるジャンクションダウン方式で実装する際に、リッジ部５１２に加えられる応力を緩和することができ、リッジ部５１２直下の発光領域に発生しやすい結晶欠陥を抑制することができる。その結果、発光領域の結晶欠陥に起因する半導体レーザ装置の劣化を抑制することができる。
特開２００４−３１９９８７号公報 By doing so, the height of the dummy ridge portion 513 is higher than the height of the ridge portion 512 by the thickness of the current blocking layer 509, and the semiconductor laser element is placed closer to the active layer. When mounting by the junction down method of attaching to the submount, the stress applied to the ridge portion 512 can be relaxed, and crystal defects that are likely to occur in the light emitting region immediately below the ridge portion 512 can be suppressed. As a result, deterioration of the semiconductor laser device due to crystal defects in the light emitting region can be suppressed.
JP 2004-319987 A

上記したように、従来の半導体レーザ装置の場合、リッジ部の側方両側に形成されたダミーリッジ部部分での高さを、リッジ部部分での高さより高くすることで、ジャンクションダウン方式での実装時に、発光領域の直上に凸状に形成されたリッジ部に応力が集中して発光領域に結晶欠陥が生じ、半導体レーザ素子の特性が劣化することを防止しようとするものである。 As described above, in the case of the conventional semiconductor laser device, the height of the dummy ridge portion formed on both sides of the ridge portion is set higher than the height of the ridge portion. At the time of mounting, an attempt is made to prevent the concentration of stress on the ridge formed in a convex shape directly above the light emitting region to cause crystal defects in the light emitting region, thereby deteriorating the characteristics of the semiconductor laser device.

しかしながら、リッジ部およびダミーリッジ部と、電流ブロック層を構成する材料が異なるもしくは同材料であってもその組成が異なることにより、それぞれの材料の格子定数が異なり、リッジ部もしくはダミーリッジ部と電流ブロック層の界面近傍にて応力が発生し、リッジ部もしくはダミーリッジ部の裾部分に応力が集中するという問題があった。 However, the material constituting the current blocking layer is different from the ridge part and the dummy ridge part, or the composition is different even if it is the same material. There is a problem that stress is generated in the vicinity of the interface of the block layer and the stress is concentrated on the skirt portion of the ridge portion or the dummy ridge portion.

図１１は、図９の破線Ｂの領域を拡大したものである。なお、図の簡略化のためｐ側電極５１０は図示を省略している。また、リッジ部５１２およびダミーリッジ部５１３を構成する材料と比較して、電流ブロック層５０９を構成する材料の格子定数が小さい場合、つまりリッジ部５１２およびダミーリッジ部５１３を構成する材料に圧縮応力が加わる場合を想定した説明とする。 FIG. 11 is an enlarged view of a region indicated by a broken line B in FIG. Note that the p-side electrode 510 is omitted for simplification of the drawing. In addition, when the lattice constant of the material constituting the current blocking layer 509 is small compared to the material constituting the ridge portion 512 and the dummy ridge portion 513, that is, the material constituting the ridge portion 512 and the dummy ridge portion 513 has a compressive stress. It is assumed that the case is added.

図１１に示すように、ストライプ方向に垂直な断面において基板を下にして見たときに、電流ブロック層５０９の膜応力により、リッジ部５１２の裾部分では、水平方向の応力α５１と垂直方向の応力α５２を受ける。この時、この水平方向の応力α５１の大きさは、リッジ部５１２と隣り合うダミーリッジ部５１３との間となる部分に形成されている、電流ブロック層５０９の水平方向の長さｄ５１に依存することが分かっている。また、垂直方向の応力α５２は、リッジ部５１２とダミーリッジ部５１３の高さに相当する、これらリッジ部５１２とダミーリッジ部５１３の側面に形成された電流ブロック層５０９の垂直方向の長さｄ５２に依存する。そして、ｄ５１およびｄ５２が大きいほど、応力α５１およびα５２も大きくなる。ここで、リッジ部５１２の高さが半導体レーザ装置の特性に基づく設計上変更できないとすると、垂直方向の応力α５２を低減させることができないが、ダミーリッジ部５１３とリッジ部５１２との間の距離を近づけ、平坦部に形成された電流ブロック層５０９の水平方向の長さｄ５１を小さくすることで、リッジ部５１２の裾部分に発生する水平方向の応力α５１を低減することが可能となる。 As shown in FIG. 11, when viewed with the substrate facing down in a cross section perpendicular to the stripe direction, the horizontal stress α51 and the vertical direction at the skirt portion of the ridge portion 512 are caused by the film stress of the current blocking layer 509. Stress α52 is received. At this time, the magnitude of the horizontal stress α51 depends on the horizontal length d51 of the current blocking layer 509 formed in the portion between the ridge portion 512 and the adjacent dummy ridge portion 513. I know that. The vertical stress α52 corresponds to the height of the ridge portion 512 and the dummy ridge portion 513, and the vertical length d52 of the current blocking layer 509 formed on the side surfaces of the ridge portion 512 and the dummy ridge portion 513. Depends on. And as d51 and d52 are larger, the stresses α51 and α52 are larger. Here, if the height of the ridge portion 512 cannot be changed in design based on the characteristics of the semiconductor laser device, the vertical stress α52 cannot be reduced, but the distance between the dummy ridge portion 513 and the ridge portion 512 can be reduced. By reducing the horizontal length d51 of the current blocking layer 509 formed in the flat portion, the horizontal stress α51 generated in the skirt portion of the ridge portion 512 can be reduced.

一方、ダミーリッジ部５１３の裾部分においても水平方向の応力β５１と垂直方向の応力β５２が発生している。この応力β５１およびβ５２は、ダミーリッジ部５１３とリッジ部５１２の距離ｄ５１が十分離れている場合には、リッジ部５１２直下の発光領域に影響しないが、ダミーリッジ部５１３とリッジ部５１２との間の距離ｄ５１を近づけると、応力β５１およびβ５２が発光領域に応力変化に伴う影響を与える。このため、リッジ部５１２とダミーリッジ部５１３との間隔を単に狭くしようとするだけでは、上記したリッジ部５１２およびダミーリッジ部５１３と電流ブロック層５０９との、材料の格子定数の相違に起因する応力の影響を回避することができない。 On the other hand, a horizontal stress β51 and a vertical stress β52 are also generated at the skirt portion of the dummy ridge portion 513. The stresses β51 and β52 do not affect the light emitting region immediately below the ridge portion 512 when the distance d51 between the dummy ridge portion 513 and the ridge portion 512 is sufficiently large, but between the dummy ridge portion 513 and the ridge portion 512. When the distance d51 is reduced, the stresses β51 and β52 affect the light emitting region according to the stress change. For this reason, merely trying to narrow the distance between the ridge portion 512 and the dummy ridge portion 513 is caused by the difference in the lattice constants of the materials of the ridge portion 512 and the dummy ridge portion 513 and the current blocking layer 509 described above. The effect of stress cannot be avoided.

上記課題を解決するために、本発明の半導体レーザ装置は、リッジ部を形成する材料と電流ブロック層を形成する材料とが異なっている場合に、その材料の相違に基づく応力の発生を低減させて発光領域に与えられる影響を小さくし、信頼性の高い半導体レーザ装置とその製造方法を提供することを目的とする。 In order to solve the above problems, the semiconductor laser device of the present invention reduces the generation of stress due to the difference in material when the material forming the ridge portion and the material forming the current blocking layer are different. Accordingly, an object of the present invention is to provide a highly reliable semiconductor laser device and a method for manufacturing the same, which can reduce the influence on the light emitting region.

上記課題を解決するために、本発明の半導体レーザ装置は、基板上に、第１導電型クラッド層と、活性層と、第２導電型クラッド層と、前記第２導電型クラッド層の一部がストライプ状に加工されたリッジ部と、前記リッジ部上の一部の領域を除いて形成された電流ブロック層とを備え、前記リッジ部の側方に、前記第２導電型クラッド層の一部が加工されて形成された、前記リッジ部より高さの低い応力緩和部を有することを特徴とする。 In order to solve the above problems, a semiconductor laser device according to the present invention includes a first conductivity type cladding layer, an active layer, a second conductivity type cladding layer, and a part of the second conductivity type cladding layer on a substrate. And a current blocking layer formed excluding a part of the region on the ridge portion, and one side of the second conductivity type cladding layer is formed on the side of the ridge portion. It is characterized by having a stress relaxation portion formed by machining the portion and having a height lower than that of the ridge portion.

また、本発明の半導体レーザ装置の製造方法は、基板上に、第１導電型クラッド層と、活性層と、第２導電型クラッド層とを順に形成する工程と、ストライプ状のリッジ部を形成する部分を除いて、前記第２導電型クラッド層をその途中までエッチングする第１のエッチング工程と、前記リッジ部を形成する部分および前記リッジ部の側方の応力緩和部を形成する部分を除いて、前記第２導電型クラッド層を更にエッチングする第２のエッチング工程と、前記リッジ部上の一部を除いた領域に電流ブロック層を形成する工程とを備えたことを特徴とする。 The method of manufacturing a semiconductor laser device according to the present invention includes a step of sequentially forming a first conductivity type cladding layer, an active layer, and a second conductivity type cladding layer on a substrate, and a stripe-shaped ridge portion. A first etching step for etching the second conductivity type clad layer partway except a portion to be removed, and a portion for forming the ridge portion and a portion for forming a stress relaxation portion on the side of the ridge portion. And a second etching step of further etching the second conductivity type cladding layer, and a step of forming a current blocking layer in a region excluding a part on the ridge portion.

上記のように、本発明の半導体レーザ装置は、リッジ部の側方にリッジ部より高さの低い応力緩和部を形成し、リッジ部側方の平坦部に形成された電流ブロック層の水平方向の長さを小さくして、リッジ部の裾部分に発生する水平方向の応力を低減することができる。また、リッジ部よりも高さの低い応力緩和部を設けることで、リッジ部と応力緩和部が近接してもリッジ部の裾部分に発生する垂直方向の応力の増加を抑制することができる。この結果、ジャンクションダウン方式でサブマウントに実装された場合でも、リッジ部に加わる応力が原因となって、リッジ部直下の発光領域に結晶欠陥が発生するなどの影響を与えることが無く、長時間動作させても信頼性の高い半導体レーザ装置を得ることができる。 As described above, in the semiconductor laser device of the present invention, the stress relaxation portion having a height lower than that of the ridge portion is formed on the side of the ridge portion, and the horizontal direction of the current blocking layer formed on the flat portion on the side of the ridge portion. The horizontal stress generated at the skirt portion of the ridge portion can be reduced. Further, by providing the stress relaxation portion having a height lower than that of the ridge portion, it is possible to suppress an increase in the vertical stress generated in the skirt portion of the ridge portion even when the ridge portion and the stress relaxation portion are close to each other. As a result, even when mounted on the submount by the junction down method, the stress applied to the ridge portion causes a crystal defect to occur in the light emitting region immediately below the ridge portion, and for a long time. Even when operated, a highly reliable semiconductor laser device can be obtained.

また、本発明にかかる半導体レーザ装置の製造方法によれば、上記した信頼性の高い半導体レーザ装置を容易に製造することができる。 Further, according to the method for manufacturing a semiconductor laser device according to the present invention, the above-described highly reliable semiconductor laser device can be easily manufactured.

上記した本発明にかかる半導体レーザ装置では、前記応力緩和部が前記リッジ部の側方両側に形成されていることが好ましい。このようにすることで、リッジ部の両側の裾部分にかかる応力をバランス良く、かつ、効果的に低減することができる。 In the above-described semiconductor laser device according to the present invention, it is preferable that the stress relaxation portions are formed on both lateral sides of the ridge portion. By doing in this way, the stress concerning the skirt part of the both sides of a ridge part can be reduced with sufficient balance and effectively.

また、前記リッジ部の両隣に形成されたそれぞれの前記応力緩和部と、前記リッジ部との間隔の差が、０．５μｍ以下であることが好ましい。リッジ部に加わる応力の分布は、なるべく均一にすることが好ましく、リッジ部とその両側方に設けられた応力緩和部との間隔の差が、０．５μｍ以下であれば、両裾部分での実質的な応力バランスが保たれるからである。 In addition, it is preferable that a difference in distance between each of the stress relaxation portions formed on both sides of the ridge portion and the ridge portion is 0.5 μm or less. The distribution of stress applied to the ridge portion is preferably made as uniform as possible. If the difference in spacing between the ridge portion and the stress relaxation portions provided on both sides of the ridge portion is 0.5 μm or less, This is because a substantial stress balance is maintained.

また、前記応力緩和部の高さが、前記電流ブロック層の厚みより大きいことが好ましい。応力緩和部を設ける効果を十分に得るためである。 Moreover, it is preferable that the height of the stress relaxation part is larger than the thickness of the current blocking layer. This is because the effect of providing the stress relaxation portion is sufficiently obtained.

さらに、前記応力緩和部の前記リッジ部側の側面が、前記リッジ部方向に向けて傾斜していることが好ましい。このようにすることで、垂直方向の応力を実効的に小さくすることができる。 Furthermore, it is preferable that a side surface on the ridge portion side of the stress relaxation portion is inclined toward the ridge portion. By doing so, the stress in the vertical direction can be effectively reduced.

また、前記応力緩和部が、前記リッジ部のリッジストライプ方向に複数分割されていることが好ましい。このようにすることで、電流ブロック層の密着性を向上させ、電流ブロック層の剥がれを効果的に抑制できる。 Further, it is preferable that the stress relaxation portion is divided into a plurality of portions in the ridge stripe direction of the ridge portion. By doing in this way, the adhesiveness of a current block layer can be improved and peeling of a current block layer can be suppressed effectively.

さらに、前記リッジ部とほぼ並行に、前記第２導電型クラッド層の一部が加工されて形成された、前記リッジ部と同じ高さ、もしくは前記リッジ部より高さの高いサポート部を有していることが好ましい。このようにすることで、リッジ部にかかる応力をより確実に低減することができる。 Furthermore, a support part having the same height as the ridge part or a height higher than the ridge part, which is formed by processing a part of the second conductivity type cladding layer substantially in parallel with the ridge part. It is preferable. By doing in this way, the stress concerning a ridge part can be reduced more reliably.

また、本発明の半導体レーザ装置の製造方法においては、前記第２のエッチング工程が、ウエットエッチング技術を用いて行われることが好ましい。このようにすることで、応力緩和部の側面を傾斜面として形成することができ、同じ高さの側面が垂直な応力緩和部と比較して、リッジ部の裾部分に発生する垂直方向の応力を低減することができる。 In the method for manufacturing a semiconductor laser device of the present invention, it is preferable that the second etching step is performed using a wet etching technique. By doing so, the side surface of the stress relaxation portion can be formed as an inclined surface, and the vertical stress generated in the skirt portion of the ridge portion compared to the stress relaxation portion where the side surface of the same height is vertical. Can be reduced.

以下、本発明の半導体レーザ装置の実施形態について、図面を参照しながら説明する。なお、以下の説明では、ＡｌＧａＩｎＰ系材料からなるリッジストライプ型赤色半導体レーザ装置を用いることとするが、本発明は他のいわゆるリッジストライプタイプの、混晶化合物半導体を利用した半導体レーザ装置に適用することができ、好適な効果を奏するものであることは言うまでもない。 Embodiments of a semiconductor laser device of the present invention will be described below with reference to the drawings. In the following description, a ridge stripe type red semiconductor laser device made of an AlGaInP-based material is used. However, the present invention is applied to another so-called ridge stripe type semiconductor laser device using a mixed crystal compound semiconductor. Needless to say, it has a favorable effect.

（実施の形態１）
図１は、本発明の実施の形態１にかかる半導体レーザ装置の、リッジストライプ形成方向に対して垂直な断面の構成を示す図である。なお、以下本発明の説明において、半導体レーザ装置の上方、下方、もしくは、上側、下側と上下の概念を用いる場合は、図１の向きに半導体レーザ装置を置いた状態で考え、半導体レーザ装置をリッジストライプに垂直な断面で見た場合に、リッジ部が形成されている方を上方もしくは上側と、基板の側を下方もしくは下側と呼ぶものとする。 (Embodiment 1)
FIG. 1 is a diagram showing a configuration of a cross section perpendicular to the ridge stripe formation direction of the semiconductor laser device according to the first embodiment of the present invention. In the following description of the present invention, when the concept of upper, lower, upper, lower and upper and lower sides of the semiconductor laser device is used, it is considered that the semiconductor laser device is placed in the direction of FIG. When the substrate is viewed in a cross section perpendicular to the ridge stripe, the side where the ridge portion is formed is referred to as the upper side or the upper side, and the substrate side is referred to as the lower side or the lower side.

本実施形態にかかる半導体レーザ装置は、図１に示すように、ｎ型ＧａＡｓからなる厚さ４００〜５００μｍの基板１０２上に、ｎ型（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐからなる厚さ１〜２μｍの第１導電型クラッド層であるｎ型クラッド層１０３、ＧａＩｎＰ系材料からなる厚さ５〜６ｎｍの活性層１０４、ｐ型（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐからなる厚さ１〜２μｍの第２導電型クラッド層であるｐ型クラッド層１０５、ｐ型Ｇａ_0.5Ｉｎ_0.5Ｐからなる厚さ４０〜６０ｎｍの中間層１０９、およびｐ型ＧａＡｓからなる厚さ０．１〜０．３μｍのコンタクト層１１０が順次形成されている。 As shown in FIG. 1, the semiconductor laser device according to the present embodiment has a thickness 1 made of n-type (Al _0.7 Ga _0.3 ) _0.5 In _0.5 P on a substrate 102 made of n-type GaAs and having a thickness of 400 to 500 μm. An n-type cladding layer 103 which is a first conductivity type cladding layer of ˜2 μm, an active layer 104 of 5-6 nm thickness made of GaInP-based material, and a thickness of 1-pitch made of p-type (Al _0.7 Ga _0.3 ) _0.5 In _0.5 P A p-type cladding layer 105 which is a 2 μm second conductivity type cladding layer, an intermediate layer 109 made of p-type Ga _0.5 In _0.5 P with a thickness of 40-60 nm, and a thickness of 0.1-0.3 μm made of p-type GaAs. The contact layers 110 are sequentially formed.

本実施形態にかかる半導体レーザ装置の特徴は、リッジ部１２０とその両側に形成されたリッジ部１２０と同じ高さもしくはリッジ部よりも高さの高い２つのサポート部１２２、さらに、これらリッジ部１２０と２つのサポート部１２２との間にそれぞれ設けられた、リッジ部１２０よりも高さの低い２つの応力緩和部１２１を有する点にある。これらのリッジ部１２０、応力緩和部１２１、サポート部１２２は、いずれも第２導電型のｐ型クラッド層１０５が中間層１０９やコンタクト層１１０とともにエッチング等の加工を施されることによって形成されたものである。なお、図１に示す本実施形態では、応力緩和部１２１の高さが、リッジ部１２０およびサポート部１２２を形成するｐ型クラッド層１０５の厚みよりも小さく設計されているため、応力緩和部１２１においては、ｐ型クラッド層１０５の上方に形成された中間層１０９とコンタクト層１０７とが完全に除去されている。 The feature of the semiconductor laser device according to the present embodiment is that the ridge portion 120 and two support portions 122 having the same height as or higher than the ridge portions 120 formed on both sides thereof, and these ridge portions 120 are also provided. And the two support portions 122 are provided with two stress relaxation portions 121 each having a height lower than that of the ridge portion 120. The ridge portion 120, the stress relaxation portion 121, and the support portion 122 are all formed by processing the second conductivity type p-type cladding layer 105 together with the intermediate layer 109 and the contact layer 110, such as etching. Is. In the present embodiment shown in FIG. 1, the stress relaxation portion 121 is designed so that the height of the stress relaxation portion 121 is smaller than the thickness of the p-type cladding layer 105 that forms the ridge portion 120 and the support portion 122. In FIG. 5, the intermediate layer 109 and the contact layer 107 formed above the p-type cladding layer 105 are completely removed.

そして、これらのリッジ部１２０、応力緩和部１２１，サポート部１２２の上に、リッジ部１２０の頂部に形成された電流注入領域を除いて、ＳｉＮ膜からなる８０ｎｍ〜３００ｎｍの厚みの電流ブロック層１０７が形成され、電流ブロック層１０７の上にｐ側電極１１２が、また、基板１０２の下方にはｎ側電極１０１が形成されている。 A current blocking layer 107 having a thickness of 80 nm to 300 nm made of a SiN film is formed on the ridge portion 120, the stress relaxation portion 121, and the support portion 122, except for the current injection region formed at the top of the ridge portion 120. The p-side electrode 112 is formed on the current blocking layer 107, and the n-side electrode 101 is formed below the substrate 102.

なお、できあがったリッジ部１２０は、その幅が１〜５μｍで高さ（厚さ）が１〜２μｍ、応力緩和部１２１の幅は１〜１０μｍで高さが１００〜３００ｎｍ、サポート部１２２の幅は５〜１８０μｍで高さは１〜２μｍである。リッジ部１２０とサポート部１２２の高さの範囲としては同じ数値を示しているが、前述のように、サポート部１２２の高さはリッジ部１２０の高さと同じか、これよりも高く形成される。また、半導体レーザ装置としての幅、すなわちリッジストライプ方向と垂直な方向の大きさは、２００〜４００μｍとなっている。 The completed ridge portion 120 has a width of 1 to 5 μm and a height (thickness) of 1 to 2 μm, the stress relaxation portion 121 has a width of 1 to 10 μm and a height of 100 to 300 nm, and the width of the support portion 122. Is 5 to 180 μm and the height is 1 to 2 μm. Although the same numerical value is shown as the height range of the ridge portion 120 and the support portion 122, as described above, the height of the support portion 122 is the same as or higher than the height of the ridge portion 120. . The width of the semiconductor laser device, that is, the size in the direction perpendicular to the ridge stripe direction is 200 to 400 μm.

リッジ部１２０と応力緩和部１２１との間の間隔は、図１中ｄ１１で示す、向かって左側のものが３．１５μｍ、一方、図１中ｄ１２で示す、向かって右側のものが３．３μｍとしている。このように、リッジ部１２０と応力緩和部１２１との間隔は、０．５〜７．０μｍとすることが適切であり、特に、リッジ部１２０と隣り合う両隣に形成されている応力緩和部１２１と、リッジ部１２０との間隔の差、すなわち、｜ｄ１１−ｄ１２｜の値が、０．５μｍ以下となるようにすることが好ましい。リッジ部１２０とその左右に形成される応力緩和部１２１との間隔の差を小さくすることにより、リッジ部１２０の裾部分、すなわちリッジ部１２０とｐ型クラッド層１０５の平坦部分との境目の部分に加わる応力の差を、リッジ部１２０の両側で小さいものとすることができ、特に、その間隔の差を０．５μｍ以下とすることで、リッジ部１２０の裾部分に加わる応力分布をほぼ左右対称で均一なものにすることができるからである。なお、本実施形態では、｜ｄ１１−ｄ１２｜は０．１５μｍとなっている。 The distance between the ridge portion 120 and the stress relaxation portion 121 is 3.15 μm on the left side as indicated by d11 in FIG. 1, while 3.3 μm is on the right side as indicated by d12 in FIG. It is said. Thus, it is appropriate that the distance between the ridge 120 and the stress relieving part 121 is 0.5 to 7.0 μm, and in particular, the stress relieving part 121 formed on both sides adjacent to the ridge 120. And the difference between the ridges 120, that is, the value of | d11−d12 | is preferably 0.5 μm or less. By reducing the difference in distance between the ridge portion 120 and the stress relaxation portions 121 formed on the left and right sides thereof, the skirt portion of the ridge portion 120, that is, the boundary portion between the ridge portion 120 and the flat portion of the p-type cladding layer 105 The difference in stress applied to the ridge portion 120 can be small on both sides of the ridge portion 120. In particular, when the difference in spacing is 0.5 μm or less, the stress distribution applied to the skirt portion of the ridge portion 120 is substantially left and right. This is because it can be made symmetrical and uniform. In the present embodiment, | d11−d12 | is 0.15 μm.

また、本実施の形態では、電流ブロック層１０７を８０ｎｍ〜２００ｎｍの厚みのＳｉＮ膜で形成したが、電流ブロック層１０７の厚みは応力緩和部１２１の高さとの関係で定めるべきであり、応力緩和の機能が損なわれないよう応力緩和部１２１の高さよりも小さい範囲で適宜選定すればよい。 In this embodiment, the current blocking layer 107 is formed of a SiN film having a thickness of 80 nm to 200 nm. However, the thickness of the current blocking layer 107 should be determined in relation to the height of the stress relaxation portion 121, and the stress relaxation What is necessary is just to select suitably in the range smaller than the height of the stress relaxation part 121 so that the function of (2) may not be impaired.

なお、ここで用いられるｎ型ＧａＡｓの基板１０２は、例えば発振波長が６５０ｎｍ帯の可視光半導体レーザの場合、Ｇａ_0.5Ｉｎ_0.5Ｐ層の自然超格子（秩序化構造）形成を抑制するため、[０１１]方向に１０°程度傾斜した（１００）面を表面とする、いわゆるオフ角を有する半導体基板を用いることが好ましい。ただし、本発明において、基板オフ角を特にこれに限定するものではない。また、活性層１０４は、ＧａＩｎＰを井戸層とし、ＡｌＧａＩｎＰを障壁層とする多重量子井戸構造の活性層であってもよいが、これに限定されるものでもない。また、電流ブロック層１０７としては、ＳｉＮ膜を用いた例を示したが、これに限るものではなく、電流ブロック層１０７として機能する材料、例えばＳｉＯ₂やＡｌ₂Ｏ₃といった誘電体膜や、ＡｌＩｎＰやＧａＡｓといった半導体層などを用いることもできる。 Note that the n-type GaAs substrate 102 used here suppresses formation of a natural superlattice (ordered structure) of a Ga _0.5 In _0.5 P layer in the case of a visible light semiconductor laser having an oscillation wavelength of 650 nm band, for example. [011] It is preferable to use a semiconductor substrate having a so-called off angle with a (100) plane inclined about 10 ° in the direction. However, in the present invention, the substrate off angle is not particularly limited to this. The active layer 104 may be an active layer having a multiple quantum well structure in which GaInP is used as a well layer and AlGaInP is used as a barrier layer, but is not limited thereto. Moreover, although the example using the SiN film was shown as the current blocking layer 107, the present invention is not limited to this, and a material that functions as the current blocking layer 107, for example, a dielectric film such as SiO ₂ or Al ₂ O ₃ , A semiconductor layer such as AlInP or GaAs can also be used.

次に、本実施形態にかかる半導体レーザ装置の製造方法について、図面を参照して説明する。図２および図３は、本実施形態にかかる半導体レーザ装置の製造方法を示すための、製造途中の断面構成を示す図である。 Next, a method for manufacturing the semiconductor laser device according to the present embodiment will be described with reference to the drawings. FIG. 2 and FIG. 3 are views showing a cross-sectional configuration in the middle of manufacture for showing the method of manufacturing the semiconductor laser device according to the present embodiment.

本実施形態にかかる半導体レーザ装置は、図２（ａ）に示すように、基板１０２上に、ＭＯＣＶＤ法により、第１導電型クラッド層であるｎ型クラッド層１０３、活性層１０４、第２導電型クラッド層であるｐ型クラッド層１０５、中間層１０９、コンタクト層１１０を順次エピタキシャル成長させることにより積層形成される。そして、コンタクト層１１０の上にエッチングのマスクとなるＳｉＯ₂膜１１３を形成する。 In the semiconductor laser device according to the present embodiment, as shown in FIG. 2A, an n-type cladding layer 103, an active layer 104, and a second conductive layer are formed on a substrate 102 by MOCVD. A p-type clad layer 105, an intermediate layer 109, and a contact layer 110, which are type clad layers, are sequentially formed by epitaxial growth. Then, an SiO ₂ film 113 serving as an etching mask is formed on the contact layer 110.

次に、図２（ｂ）に示すように、ＳｉＯ₂膜１１３をフォトリソグラフィー技術とドライエッチング技術により、中央のストライプ１１４と両側方に形成される２つのストライプ１１５とする。 Next, as shown in FIG. 2B, the SiO ₂ film 113 is formed into a central stripe 114 and two stripes 115 formed on both sides by a photolithography technique and a dry etching technique.

次に、図２（ｃ）に示すように、ストライプ１１４および２つのストライプ１１５をマスクとして、ｐ型クラッド層１０５、中間層１０９、および、コンタクト層１１０を、ｐ型クラッド層１０５の途中までドライエッチングする。このエッチングを第１のエッチング工程と呼ぶ。この第１のエッチング工程により、リッジ部１２０とその両側の側部に設けられたサポート部１２２の上側部分が形成されることとなる。 Next, as shown in FIG. 2C, using the stripe 114 and the two stripes 115 as a mask, the p-type cladding layer 105, the intermediate layer 109, and the contact layer 110 are dried to the middle of the p-type cladding layer 105. Etch. This etching is called a first etching process. By this first etching step, the upper portion of the ridge portion 120 and the support portions 122 provided on the side portions on both sides thereof are formed.

ここで、所望のドライエッチング量を得る方法としては、時間制御によりエッチングを停止する方法と、基板表面に単色光を当てて、その反射光より得られた干渉強度と時間の関係からエッチング残厚を算出しながらエッチングを行い、所望の膜厚になったときにエッチングを停止する方法などが挙げられる。また、本発明の半導体レーザの製造方法で好適に採用し得るドライエッチング技術としては、異方性のプラズマエッチングであればよく、ドライエッチングの例として、誘導結合型プラズマ（ＩＣＰ）やエレクトロン・サイクロトロン・レゾナンス（ＥＣＲ）プラズマを用いた方法などが挙げられる。また、エッチングガスとしては、ＳｉＣｌ₄とＡｒの混合ガスなどが用いられるが、ＳｉＣｌ₄ガスの代わりに、塩素ガスもしくは三塩化ホウ素ガスなどを用いてもよい。なお、本実施の形態で用いたドライエッチング技術は、ＩＣＰ法であり、エッチングガスとしてＳｉＣｌ₄とＡｒの混合ガスを用いた。また、上記本実施の形態の説明では、第１のエッチング工程でドライエッチング技術を使用したものを説明したが、これに限らずウエットエッチング技術を用いることもできる。 Here, as a method for obtaining a desired dry etching amount, the etching remaining thickness is determined based on the relationship between the method of stopping the etching by controlling the time and applying the monochromatic light to the substrate surface and the interference intensity obtained from the reflected light and the time. Etching is performed while calculating the value, and the etching is stopped when a desired film thickness is obtained. The dry etching technique that can be suitably employed in the semiconductor laser manufacturing method of the present invention may be anisotropic plasma etching. Examples of dry etching include inductively coupled plasma (ICP) and electron cyclotron. -The method using resonance (ECR) plasma is mentioned. As the etching gas, a mixed gas of SiCl ₄ and Ar is used, but chlorine gas or boron trichloride gas may be used instead of SiCl ₄ gas. The dry etching technique used in this embodiment is an ICP method, and a mixed gas of SiCl ₄ and Ar is used as an etching gas. In the above description of the present embodiment, the dry etching technique is used in the first etching step. However, the present invention is not limited to this, and a wet etching technique can also be used.

次に、基板全面にレジスト膜を塗布し、フォトリソグラフィー技術を用いて、図２（ｄ）に示すように、ストライプ１１４でマスキングされているリッジ部となる部分と、ストライプ１１５でマスキングされているサポート部となる２つの部分との中間部分に、レジストストライプ１１６を形成する。このレジストストライプ１１６が形成された部分に、応力緩和部を形成することとなる。なお、本実施形態においては、レジストを用いてレジストストライプ１１６を形成することとして説明したが、これに限られるものではなく、例えばＳｉＯ₂やＳｉＮなどの誘電体膜を用いてもよく、適宜材料を選定すればよい。 Next, a resist film is applied to the entire surface of the substrate, and using a photolithography technique, as shown in FIG. 2D, the portion that becomes the ridge portion masked by the stripe 114 and the stripe 115 are masked. A resist stripe 116 is formed in an intermediate portion between the two portions serving as the support portions. A stress relaxation portion is formed in the portion where the resist stripe 116 is formed. In the present embodiment, the resist stripe 116 is formed using a resist. However, the present invention is not limited to this, and a dielectric film such as SiO ₂ or SiN may be used as appropriate. Should be selected.

次に、図３（ａ）に示すように、ストライプ１１４、２つのストライプ１１５、および、２つのレジストストライプ１１６をマスクとして、ｐ型クラッド層１０５をさらに深くまでドライエッチングし、リッジ部１２０、その側部の両側に形成された応力緩和部１２１、および、さらにその外側に形成された２つのサポート部１２２を形成する。このエッチングを第２のエッチング工程と呼ぶ。応力緩和部１２１はこの第２のエッチング工程により形成され、上下方向の第２のエッチング工程のエッチング量が、応力緩和部１２１の高さとなる。 Next, as shown in FIG. 3A, the p-type cladding layer 105 is dry-etched to a deeper depth using the stripe 114, the two stripes 115, and the two resist stripes 116 as a mask. A stress relaxation portion 121 formed on both sides of the side portion and two support portions 122 formed further outside are formed. This etching is called a second etching process. The stress relaxation part 121 is formed by this second etching process, and the etching amount of the second etching process in the vertical direction becomes the height of the stress relaxation part 121.

次に、ストライプ１１４、２つのストライプ１１５、およびレジストストライプ１１６を除去した後、プラズマＣＶＤ法によりＳｉＮ膜を成長させ、図３（ｂ）に示すように電流ブロック層１０７を形成する。 Next, after removing the stripe 114, the two stripes 115, and the resist stripe 116, a SiN film is grown by plasma CVD, and a current blocking layer 107 is formed as shown in FIG. 3B.

その後、図３（ｃ）に示すように、フォトリソグラフィー技術を用いて、リッジ部１２０頂部（上面）の少なくとも一部分の電流ブロック層１０７を除去し、電流注入領域１２３を形成する。 Thereafter, as shown in FIG. 3C, the current blocking layer 107 is removed from at least a portion of the top (upper surface) of the ridge 120 by using a photolithography technique, and a current injection region 123 is formed.

その後、蒸着法により、電流ブロック層１０７上にｐ側電極１１２を形成し、基板１０２の裏側（下面）に、ｎ側電極１０１を形成することで、図１に示すリッジストライプ型の半導体レーザ装置が形成される。 Thereafter, the p-side electrode 112 is formed on the current blocking layer 107 by vapor deposition, and the n-side electrode 101 is formed on the back side (lower surface) of the substrate 102, whereby the ridge stripe type semiconductor laser device shown in FIG. Is formed.

本実施形態にかかる半導体レーザ装置では、図１に示すように、リッジ部１２０の側方の両側に、ストライプ状の応力緩和部１２１を形成している。これにより、リッジ部１２０の側方のｐ型クラッド層１０５の平坦部に形成された電流ブロック層１０７の水平方向の長さを小さくすることができ、リッジ部１２０の裾部分に加わる水平方向の応力を低減することができる。この効果は、従来の半導体レーザ装置のリッジ部近傍の応力分布について示した図１１において示した、ｄ５１を小さくすることに相当するため、これに対応して、図１１におけるリッジ部の裾部分に加わる水平方向の応力であるα５１を小さくすることができる。 In the semiconductor laser device according to the present embodiment, as shown in FIG. 1, stripe-shaped stress relaxation portions 121 are formed on both sides of the ridge portion 120. Thereby, the horizontal length of the current blocking layer 107 formed on the flat portion of the p-type cladding layer 105 on the side of the ridge portion 120 can be reduced, and the horizontal direction applied to the skirt portion of the ridge portion 120 can be reduced. Stress can be reduced. This effect is equivalent to reducing d51 shown in FIG. 11 showing the stress distribution in the vicinity of the ridge portion of the conventional semiconductor laser device, and accordingly, in the skirt portion of the ridge portion in FIG. Α51 which is the applied horizontal stress can be reduced.

また、リッジ部１２０と比較して、応力緩和部１２１の高さを低く形成している。このため、リッジ部１２０と応力緩和部１２１が近接しても、応力緩和部１２１の側面に形成された電流ブロック層１０７による垂直方向の応力の影響を小さくすることができる。このことは、図１１のβ５２を小さくすることに相当する。このため、第２導電型クラッド層であるｐ型クラッド層１０５と電流ブロック層１０７との材料が異なることで、これらの間に応力が発生することに起因する、リッジ部１２０直下の発光領域に結晶欠陥が生じることを効果的に抑制することができる。 Further, the height of the stress relaxation portion 121 is lower than that of the ridge portion 120. For this reason, even if the ridge portion 120 and the stress relaxation portion 121 are close to each other, the influence of the stress in the vertical direction by the current blocking layer 107 formed on the side surface of the stress relaxation portion 121 can be reduced. This corresponds to reducing β52 in FIG. For this reason, the p-type cladding layer 105, which is the second conductivity type cladding layer, and the current blocking layer 107 are made of different materials, and stress is generated between them. Generation of crystal defects can be effectively suppressed.

次に、本実施形態にかかる半導体レーザ装置に形成された応力緩和部について、そのリッジストライプ方向の平面形状について検討する。上記した本実施の形態にかかる半導体レーザ装置では、リッジ部１２０と平行に所定間隔を隔てて応力緩和部１２１とサポート部１２２を、リッジ部１２０と同じ長さに渡って形成したものを示した。この半導体レーザ装置を上方から見た状態を示すのが、図４（ａ）である。 Next, the planar shape in the ridge stripe direction of the stress relaxation portion formed in the semiconductor laser device according to the present embodiment will be examined. In the above-described semiconductor laser device according to the present embodiment, the stress relaxation part 121 and the support part 122 are formed over the same length as the ridge part 120 at a predetermined interval in parallel with the ridge part 120. . FIG. 4A shows the semiconductor laser device as viewed from above.

本発明にかかる半導体レーザ装置では、このように、リッジ構造と同じ長さのストライプ状の応力緩和部１２１を形成する場合に限られず、図４（ｂ）に示すように、長さの短い矩形状の応力緩和部１２１を複数、所定の間隔で連続して形成することも可能である。図４（ｂ）に示すように、矩形状の応力緩和部を複数形成することで、リッジ部１２０の直下に形成された発光領域の結晶欠陥を抑制するという効果に加えて、リッジストライプ方向に凹凸を形成することとなり、リッジ部１２０の側方のｐ型クラッド層１０５の平坦部に形成された、電流ブロック層１０７の剥がれを抑制するという効果も奏することができる。 The semiconductor laser device according to the present invention is not limited to the case where the stripe-shaped stress relaxation portion 121 having the same length as that of the ridge structure is formed as described above. As shown in FIG. It is also possible to continuously form a plurality of shaped stress relaxation portions 121 at a predetermined interval. As shown in FIG. 4B, in addition to the effect of suppressing crystal defects in the light emitting region formed immediately below the ridge 120 by forming a plurality of rectangular stress relaxation portions, in the ridge stripe direction. The unevenness is formed, and the effect of suppressing the peeling of the current blocking layer 107 formed in the flat portion of the p-type cladding layer 105 on the side of the ridge portion 120 can also be achieved.

なお、上記した本実施の形態では、応力緩和部をリッジ部の両側方に１列ずつ形成した例を示したが、これに限られるものではなく複数列の応力緩和部を形成してもよい。このように、応力緩和部を複数列形成した場合には、実際にリッジ部の裾部分における電流ブロック層から受ける応力を緩和する機能を果たすものは、リッジ部の最も近くに形成された１列の応力緩和部のみであるが、応力緩和部のような構造体をリッジ部側方の平坦面に複数形成することによりこの部分が凹凸面となって、リッジ部側方に形成された電流ブロック層の剥がれを抑制することができるという効果が生じる。 In the above-described embodiment, an example in which the stress relaxation portions are formed in one row on both sides of the ridge portion is shown. However, the present invention is not limited to this, and a plurality of rows of stress relaxation portions may be formed. . Thus, when a plurality of rows of stress relaxation portions are formed, the one that actually functions to relieve the stress received from the current blocking layer at the skirt portion of the ridge portion is one row formed closest to the ridge portion. The current block is formed on the side of the ridge by forming a plurality of structures such as the stress relief on the flat surface on the side of the ridge so that this part becomes an uneven surface. The effect that peeling of a layer can be suppressed arises.

また、本実施の形態では、リッジ部と並行して両側にサポート部が形成されたものを例示して説明をしたが、本発明の応力緩和部はサポート部の存在の有無にかかわらず独自に効果を果たすため、サポート部の存在は本発明にかかる半導体レーザ装置において必須の要件ではない。なお、このサポート部は、機能的には図９〜図１１を用いて説明した従来の半導体レーザ装置のダミーリッジ部に相当するものである。そして、上記本実施の形態では、リッジ部１２０の頂部にも、その周囲部分に電流ブロック層１０７を形成した例を示したため、リッジ部１２０とサポート部１２２の高さは実質的に同じ高さとなっている。これに対し、従来の半導体レーザ装置において説明したように、リッジ部１２０の頂部に電流ブロック層１０７を形成しないようにすることで、サポート部１２２の高さをリッジ部１２０の高さより高いものとすることができる。 Further, in the present embodiment, the case where the support portions are formed on both sides in parallel with the ridge portion has been described as an example, but the stress relaxation portion of the present invention is uniquely independent of the presence or absence of the support portion. In order to achieve the effect, the presence of the support portion is not an essential requirement in the semiconductor laser device according to the present invention. This support portion is functionally equivalent to the dummy ridge portion of the conventional semiconductor laser device described with reference to FIGS. In the present embodiment, the example in which the current blocking layer 107 is formed on the top of the ridge 120 is also shown. Therefore, the height of the ridge 120 and the support 122 is substantially the same. It has become. On the other hand, as described in the conventional semiconductor laser device, by preventing the current blocking layer 107 from being formed on the top of the ridge portion 120, the height of the support portion 122 is made higher than the height of the ridge portion 120. can do.

また、本実施の形態では、応力緩和部をリッジ部とサポート部の中間の平坦部に、それぞれと少し間隔を設けて配置した例を説明したが、本発明の応力緩和部はこれに限るものではなく、応力緩和部とサポート部とが連続して設けられていること、すなわち応力緩和部とサポート部との間に平坦部がないように形成しても良い。 Further, in the present embodiment, the example in which the stress relaxation portion is arranged in the flat portion between the ridge portion and the support portion with a little space between them is described, but the stress relaxation portion of the present invention is not limited to this. Instead, the stress relaxation part and the support part may be provided continuously, that is, the flat part may not be formed between the stress relaxation part and the support part.

（実施の形態２）
次に、本発明にかかる半導体レーザ装置の別の実施形態について、図面を参照して説明する。図５は本発明の実施の形態２にかかる半導体レーザ装置の断面構造を示す図である。本実施の形態にかかる半導体レーザ装置が、実施の形態１にかかる半導体レーザ装置と異なっているのは、応力緩和部の断面形状、特にその側壁部が、基板に垂直ではなくリッジ部の裾部分に向かって傾斜している点にある。 (Embodiment 2)
Next, another embodiment of the semiconductor laser device according to the present invention will be described with reference to the drawings. FIG. 5 is a diagram showing a cross-sectional structure of the semiconductor laser device according to the second embodiment of the present invention. The semiconductor laser device according to the present embodiment differs from the semiconductor laser device according to the first embodiment in that the cross-sectional shape of the stress relaxation portion, in particular, the side wall portion thereof is not perpendicular to the substrate but the skirt portion of the ridge portion. It is in the point which inclines toward.

本実施形態にかかる半導体レーザ装置の基本的な構成は、図１に示した実施の形態１にかかるものと同じである。すなわち、図５に示すように、ｎ型ＧａＡｓからなる厚さ４００〜５００μｍの基板３０２上に、ｎ型（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐからなる厚さ１〜２μｍの第１導電型クラッド層であるｎ型クラッド層３０３、ＧａＩｎＰ系材料からなる厚さ５〜６ｎｍの活性層３０４が順次形成されている。 The basic configuration of the semiconductor laser device according to the present embodiment is the same as that according to the first embodiment shown in FIG. That is, as shown in FIG. 5, on a substrate 302 made of n-type GaAs having a thickness of 400 to 500 μm, a first conductivity type clad made of n-type (Al _0.7 Ga _0.3 ) _0.5 In _0.5 P and having a thickness of 1 to 2 μm. An n-type cladding layer 303 as a layer and an active layer 304 made of a GaInP-based material and having a thickness of 5 to 6 nm are sequentially formed.

ここで、本実施形態では、後に説明するように、第２のエッチング工程でウエットエッチング法を用いる関係で、第２導電型クラッド層であるｐ型クラッド層の中間部にエッチングストッパ層が設けられている。具体的には、ｐ型（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐからなる厚さ０．１〜０．３μｍのｐ型第１クラッド層３０５、ｐ型Ｇａ_0.5Ｉｎ_0.5Ｐからなる厚さ８〜１２ｎｍのエッチングストッパ層３０６、ｐ型（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐからなる厚さ０．９〜１．７μｍのｐ型第２クラッド層３０７が積層されている。さらにその上に、ｐ型Ｇａ_0.5Ｉｎ_0.5Ｐからなる厚さ４０〜６０ｎｍの中間層３０９、およびｐ型ＧａＡｓからなる厚さ０．１〜０．３μｍのコンタクト層３１０が順次形成されている。 Here, in this embodiment, as will be described later, an etching stopper layer is provided in an intermediate portion of the p-type cladding layer, which is the second conductivity type cladding layer, because the wet etching method is used in the second etching step. ing. Specifically, a p-type first cladding layer 305 having a thickness of 0.1 to _0.3 μm made of p-type (Al _0.7 Ga _0.3 ) _0.5 In _0.5 P, and a thickness of 8 to 8 made of p-type Ga _0.5 In _0.5 P. A 12 nm etching stopper layer 306 and a p-type second cladding layer 307 made of p-type (Al _0.7 Ga _0.3 ) _0.5 In _0.5 P and having a thickness of 0.9 to 1.7 μm are laminated. Further thereon, an intermediate layer 309 made of p-type Ga _0.5 In _0.5 P and having a thickness of 40 to 60 nm and a contact layer 310 made of p-type GaAs and having a thickness of 0.1 to 0.3 μm are sequentially formed.

本実施の形態においても、第２導電型のｐ型第２クラッド層３０７と中間層３０９、および、コンタクト層３１０が所定部分を除いてエッチング等の加工されることにより、リッジ部３２０とその両側に形成された２つのサポート部３２２、さらに、これら、リッジ部３２０と２つのサポート部３２２とのそれぞれの間に、リッジ部３２０よりも高さが低い２つの応力緩和部３２１が設けられている。本実施形態では、リッジ部３２０とサポート部３２２との下半分の部分、そして、応力緩和部３２１が、その断面形状において下側にいくにつれて広がる裾部を有している。 Also in the present embodiment, the second conductivity type p-type second cladding layer 307, the intermediate layer 309, and the contact layer 310 are processed by etching or the like except for a predetermined portion, so that the ridge portion 320 and both sides thereof are processed. Further, two stress relaxation portions 321 having a height lower than that of the ridge portion 320 are provided between the two support portions 322 and the ridge portion 320 and the two support portions 322, respectively. . In the present embodiment, the lower half portion of the ridge portion 320 and the support portion 322, and the stress relaxation portion 321 have a skirt portion that expands toward the lower side in the cross-sectional shape.

そして、これらのリッジ部３２０、応力緩和部３２１、サポート部３２２の上には、リッジ部３２０の頂部に形成された電流注入領域３２３を除いて、ＳｉＮ膜からなる８０ｎｍ〜３００ｎｍの厚みの電流ブロック層３０８が形成され、電流ブロック層３０８の上にｐ側電極３１２が、また、基板３０２の下方にはｎ側電極３０１が形成されている。 On the ridge portion 320, the stress relaxation portion 321, and the support portion 322, a current block having a thickness of 80 nm to 300 nm made of a SiN film is formed except for the current injection region 323 formed at the top of the ridge portion 320. A layer 308 is formed, a p-side electrode 312 is formed on the current blocking layer 308, and an n-side electrode 301 is formed below the substrate 302.

本実施形態の半導体レーザでも、前記した実施の形態１の半導体レーザと同じく、できあがったリッジ部３２０は、その幅が１〜５μｍで高さ（厚さ）が１〜２μｍ、応力緩和部３２１の幅は１〜１０μｍで高さが１００〜３００ｎｍ、サポート部３２２の幅は５〜１８０μｍで高さは１〜２μｍである。リッジ部３２０とサポート部３２２の高さの範囲としては同じ数値を示しているが、前述のように、サポート部３２２の高さはリッジ部３２０の高さと同じか、これよりも高く形成される。また、半導体レーザ装置としての幅、すなわちリッジストライプ方向と垂直な方向の大きさは、２００〜４００μｍとなっている。 Also in the semiconductor laser of the present embodiment, the completed ridge portion 320 has a width of 1 to 5 μm, a height (thickness) of 1 to 2 μm, and the stress relaxation portion 321 as in the semiconductor laser of the first embodiment. The width is 1 to 10 μm, the height is 100 to 300 nm, the width of the support portion 322 is 5 to 180 μm, and the height is 1 to 2 μm. Although the same numerical value is shown as the range of the height of the ridge portion 320 and the support portion 322, as described above, the height of the support portion 322 is the same as or higher than the height of the ridge portion 320. . The width of the semiconductor laser device, that is, the size in the direction perpendicular to the ridge stripe direction is 200 to 400 μm.

本実施形態においてのリッジ部３２０と応力緩和部３２１との間の間隔については、図５中ｄ３１で示す、向かって左側のものが２．５μｍ、一方、図５中ｄ３２で示す、向かって左側のものが２．４μｍとした。ここで、本実施の形態ではリッジ部３２０と応力緩和部３２１がともに傾斜した側面を持つため、これらの間隔という場合には、リッジ部３２０の裾部と応力緩和部３２１の裾部との間隔、すなわちリッジ部３２０と応力緩和部３２１との間の平坦部の幅を言うこととする。そして、本実施の形態においても、前述の実施の形態１と同じように、リッジ部３２０と応力緩和部３２１との間隔は、０．５〜７．０μｍが適切であり、特に、リッジ部３２０とこれと隣り合う両隣の応力緩和部３２１との間隔の差、すなわち、｜ｄ３１−ｄ３２｜の値を、０．５μｍ以下となるようにすることが好ましい。なお、本実施形態の｜ｄ３１−ｄ３２｜の値は０．１μｍとなっている。 In the present embodiment, the distance between the ridge portion 320 and the stress relaxation portion 321 is 2.5 μm on the left side as indicated by d31 in FIG. 5, while the left side is indicated by d32 in FIG. The thickness was 2.4 μm. Here, in the present embodiment, since both the ridge 320 and the stress relaxation part 321 have inclined side surfaces, in the case of these distances, the distance between the bottom of the ridge 320 and the bottom of the stress relaxation part 321. That is, the width of the flat portion between the ridge portion 320 and the stress relaxation portion 321 is referred to. Also in the present embodiment, as in the first embodiment described above, the interval between the ridge portion 320 and the stress relaxation portion 321 is appropriately 0.5 to 7.0 μm, and in particular, the ridge portion 320. And the difference between the adjacent stress relaxation portions 321 adjacent to each other, that is, the value of | d31−d32 | is preferably 0.5 μm or less. In this embodiment, the value of | d31−d32 | is 0.1 μm.

上記した実施の形態２の半導体レーザ装置において、基板３０２のオフ角の問題や、活性層３０４や電流ブロック層３０９の材料や厚みについて、上記した具体例に限られない点についても、実施の形態１と同じである。 In the semiconductor laser device of the second embodiment described above, the problem of the off angle of the substrate 302 and the material and thickness of the active layer 304 and the current blocking layer 309 are not limited to the specific examples described above. Same as 1.

次に、本実施形態にかかる半導体レーザ装置の製造方法について、図面を参照して説明する。図６および図７は、本実施形態にかかる半導体レーザ装置の製造方法を示すための、製造途中の断面構成を示す図である。 Next, a method for manufacturing the semiconductor laser device according to the present embodiment will be described with reference to the drawings. 6 and 7 are views showing a cross-sectional configuration in the middle of manufacture for illustrating the method of manufacturing the semiconductor laser device according to the present embodiment.

本実施の形態にかかる半導体レーザ装置は、図６（ａ）に示すように、基板３０２上に、ＭＯＣＶＤ法により、第１導電型クラッド層であるｎ型クラッド層３０３、活性層１０４、第２導電型クラッド層であるｐ型第１クラッド層３０５、エッチングストッパ層３０６、ｐ型第２クラッド層３０７，中間層３０９、コンタクト層３１０が順次エピタキシャル成長により積層形成され、コンタクト層３１０の上に、ＳｉＯ₂膜３１３が形成される。 In the semiconductor laser device according to the present embodiment, as shown in FIG. 6A, an n-type cladding layer 303, an active layer 104, and a second layer are formed on a substrate 302 by MOCVD. A p-type first clad layer 305, an etching stopper layer 306, a p-type second clad layer 307, an intermediate layer 309, and a contact layer 310, which are conductive clad layers, are sequentially formed by epitaxial growth, and an SiO 2 layer is formed on the contact layer 310. _Two films 313 are formed.

次に、図６（ｂ）に示すように、ＳｉＯ₂膜１１３をフォトリソグラフィー技術とドライエッチング技術により、リッジ部３２０を形成するための中央のストライプ３１４とこれの両側方に形成されるサポート部３２２を形成するための２つのストライプ３１５とする。 Next, as shown in FIG. 6B, the SiO ₂ film 113 is formed by photolithography technique and dry etching technique to form a central stripe 314 for forming the ridge 320 and support parts formed on both sides thereof. Two stripes 315 for forming 322 are assumed.

次に、図６（ｃ）に示すように、ストライプ３１４および２つのストライプ３１５をマスクとして、ｐ型第２クラッド層３０７、中間層３０９、および、コンタクト層３１０を、ｐ型第２クラッド層３０７の途中までドライエッチングする。この第１のエッチング工程は、上記した実施の形態１と同じであり、ここで、リッジ部３２０と２つのサポート部３２２の上側半分が形成される。なお、エッチング方法や、所望のドライエッチング量を得る方法等についても、上記実施の形態１において説明したとおりである。 Next, as shown in FIG. 6C, using the stripe 314 and the two stripes 315 as a mask, the p-type second cladding layer 307, the intermediate layer 309, and the contact layer 310 are replaced with the p-type second cladding layer 307. Perform dry etching halfway through. This first etching step is the same as in the first embodiment described above, and here, the upper half of the ridge portion 320 and the two support portions 322 is formed. Note that an etching method, a method for obtaining a desired dry etching amount, and the like are also as described in the first embodiment.

次に、基板全面にレジスト膜を塗布し、フォトリソグラフィー技術を用いて、図６（ｄ）に示すように、リッジ部３２０となる部分と、サポート部３２２となる部分のそれぞれの中間部分に、応力緩和部を形成するためのレジストストライプ３１６を形成する。 Next, a resist film is applied to the entire surface of the substrate, and using a photolithography technique, as shown in FIG. 6 (d), an intermediate portion between the portion that becomes the ridge portion 320 and the portion that becomes the support portion 322, A resist stripe 316 for forming a stress relaxation part is formed.

次に、図７（ａ）に示すように、ストライプ３１４、２つのストライプ３１５、および、レジストストライプ３１６をマスクとして、ｐ型第２クラッド層３０７をさらに深くまでエッチングする第２のエッチング工程を行うが、この第２のエッチング工程では、塩酸系薬液を用いて、エッチングストッパ層３０６に至るまでウエットエッチングする。このように、第２のエッチング工程をウエットエッチング法で行うことにより、リッジ部３２０、応力緩和部３２１、およびサポート部３２２の少なくとも下側部分を、図７（ａ）に示すような、より下方に行くに従って広がるような傾斜部を形成することができる。 Next, as shown in FIG. 7A, a second etching step is performed in which the p-type second cladding layer 307 is etched deeper using the stripe 314, the two stripes 315, and the resist stripe 316 as a mask. However, in this second etching step, wet etching is performed using a hydrochloric acid-based chemical solution until the etching stopper layer 306 is reached. As described above, by performing the second etching process by the wet etching method, at least the lower part of the ridge part 320, the stress relaxation part 321 and the support part 322 are further lowered as shown in FIG. It is possible to form an inclined portion that expands as it goes to.

次に、ストライプ３１４、２つのストライプ３１５、およびレジストストライプ３１６を除去した後、プラズマＣＶＤ法によりＳｉＮ膜を成長させ、図７（ｂ）に示すように電流ブロック層３０８を形成する。 Next, after removing the stripe 314, the two stripes 315, and the resist stripe 316, a SiN film is grown by plasma CVD, and a current blocking layer 308 is formed as shown in FIG. 7B.

その後、図７（ｃ）に示すように、フォトリソグラフィー技術を用いて、リッジ部３２０頂部の少なくとも一部分の電流ブロック層３０８を除去し、電流注入領域３２３を形成する。その後、蒸着法により、電流ブロック層３０８上にｐ側電極３１２を形成し、基板３０２の裏側（下面）に、ｎ側電極３０１を形成することで、図５に示すリッジストライプ型の半導体レーザ装置が形成される。 Thereafter, as shown in FIG. 7C, at least a part of the current blocking layer 308 at the top of the ridge 320 is removed by using a photolithography technique, and a current injection region 323 is formed. Thereafter, the p-side electrode 312 is formed on the current blocking layer 308 by vapor deposition, and the n-side electrode 301 is formed on the back side (lower surface) of the substrate 302, whereby the ridge stripe type semiconductor laser device shown in FIG. Is formed.

このように、本発明の実施の形態２にかかる半導体レーザ装置では、実施の形態１で説明した応力緩和部を設ける効果、すなわち、リッジ部３２０側方の平坦部に形成された電流ブロック層３０８の、水平方向の長さを小さくできリッジ部３２０の裾部分に加わる水平方向の応力を低減させることができるとともに、リッジ部３２０と比較して応力緩和部３２１の高さが低いために、垂直方向の応力の影響をも低減することができるという効果を奏することができる。これに加え、本実施形態の応力緩和部３２１は、その側面をリッジ部３２０側に近づくように傾斜させているため、以下、図８を使って説明する効果が生じる。 As described above, in the semiconductor laser device according to the second embodiment of the present invention, the effect of providing the stress relaxation portion described in the first embodiment, that is, the current blocking layer 308 formed in the flat portion on the side of the ridge portion 320. The horizontal length can be reduced, the horizontal stress applied to the skirt portion of the ridge portion 320 can be reduced, and the height of the stress relaxation portion 321 is lower than that of the ridge portion 320. The effect that the influence of the stress of a direction can also be reduced can be show | played. In addition, since the stress relaxation portion 321 of the present embodiment is inclined so that the side surface approaches the ridge portion 320 side, the effect described below with reference to FIG. 8 occurs.

図８は、本実施形態にかかる半導体レーザ装置の応力緩和部３２１のリッジ部３２０側裾部分、すなわち、図５において点線で囲った領域Ａを拡大して示した図で、従来の半導体レーザ装置について説明した図１１に対応するものである。なお、図１１と同様、図８においても、ｐ側電極３１２は図示を省略している。 FIG. 8 is an enlarged view of the bottom portion of the stress relaxation portion 321 of the semiconductor laser device according to the present embodiment on the ridge portion 320 side, that is, the region A surrounded by the dotted line in FIG. This corresponds to FIG. As in FIG. 11, the p-side electrode 312 is not shown in FIG.

図８に示すように、応力緩和部３２１の側面に形成された電流ブロック層３０８により発生する応力β３２は、水平方向の応力成分β３２１と垂直方向の応力成分β３２２に分けられる。よって、応力緩和部３２１側方の平坦部に形成された電流ブロック層３１７により発生する応力β３１と相殺され、応力緩和部３２１の裾部に生じる水平方向の応力自体を効果的に低減できる。このため、リッジ部３２０と応力緩和部３２１を近接させた場合にも、リッジ部３２０の裾部分に加わる水平方向の応力を抑制することができる。また、応力緩和部が傾斜していることから、垂直方向の応力成分β３２２は、傾斜に添って発生する応力成分β３２よりもその大きさでは下回るため、垂直方向の応力自体も抑制されることが期待できる。したがって、水平方向の応力と垂直方向の応力とのいずれについても効果的に低減して、リッジ部３２０直下の発光領域における結晶欠陥の発生を抑制することができる。 As shown in FIG. 8, the stress β32 generated by the current blocking layer 308 formed on the side surface of the stress relaxation portion 321 is divided into a horizontal stress component β321 and a vertical stress component β322. Therefore, the stress β31 generated by the current blocking layer 317 formed on the flat portion on the side of the stress relaxation portion 321 is offset and the horizontal stress itself generated at the skirt portion of the stress relaxation portion 321 can be effectively reduced. For this reason, even when the ridge portion 320 and the stress relaxation portion 321 are brought close to each other, the horizontal stress applied to the skirt portion of the ridge portion 320 can be suppressed. Further, since the stress relaxation portion is inclined, the vertical stress component β322 is smaller in magnitude than the stress component β32 generated along the inclination, so that the vertical stress itself is also suppressed. I can expect. Accordingly, both the horizontal stress and the vertical stress can be effectively reduced, and the generation of crystal defects in the light emitting region immediately below the ridge 320 can be suppressed.

なお、本実施形態においても、応力緩和部の平面状態での形状は、リッジ部とほぼ同じ長さに並行に形成されたものに限らず、複数の矩形状に分割されたものでも良く、また、応力緩和部の形成数や、サポート部との関係についても、上記実施の形態１において説明した内容と同様である。 Also in the present embodiment, the shape of the stress relieving portion in the planar state is not limited to being formed in parallel with substantially the same length as the ridge portion, and may be divided into a plurality of rectangular shapes, The number of stress relaxation portions and the relationship with the support portion are the same as those described in the first embodiment.

さらに、サポート部３２２とリッジ部３２０との高さの関係についても、上記した実施の形態１において説明したとおりである。 Furthermore, the height relationship between the support portion 322 and the ridge portion 320 is also as described in the first embodiment.

以上、本発明にかかる半導体レーザ装置について、実施の形態１および実施の形態２として説明した際、第１導電型クラッド層としてｎ型クラッド層を、第２導電型クラッド層としてｐ型クラッド層を用いた例を説明したが、本発明はこれに限られるものではなく、第１導電型としてｐ型の、第２導電型としてｎ型のクラッド層をそれぞれ用いることもできる。 As described above, when the semiconductor laser device according to the present invention is described as the first and second embodiments, the n-type cladding layer is used as the first conductivity type cladding layer, and the p-type cladding layer is used as the second conductivity type cladding layer. Although the example used is described, the present invention is not limited to this, and a p-type cladding layer as the first conductivity type and an n-type cladding layer as the second conductivity type can also be used.

以上のように、本発明の半導体レーザ装置およびその製造方法によれば、リッジ部の側方に応力緩和部を設けることで、リッジ部の直下に形成されている発光領域の結晶欠陥の発生を抑制できるので、信頼性の高い半導体レーザ装置を得ることができる。このため、長期間にわたって高い性能が求められる、ＤＶＤ等光ディスク装置の光ピックアップなどに用いて好適である。 As described above, according to the semiconductor laser device and the manufacturing method thereof of the present invention, by providing the stress relaxation portion on the side of the ridge portion, the generation of crystal defects in the light emitting region formed immediately below the ridge portion can be achieved. Since this can be suppressed, a highly reliable semiconductor laser device can be obtained. Therefore, it is suitable for use in an optical pickup of an optical disc apparatus such as a DVD that requires high performance over a long period of time.

本発明の実施の形態１にかかる半導体レーザ装置の断面構成を示す図The figure which shows the cross-sectional structure of the semiconductor laser apparatus concerning Embodiment 1 of this invention. 本発明の実施の形態１にかかる半導体レーザ装置の製造工程を示す断面構造図Sectional structure diagram showing a manufacturing process of the semiconductor laser device according to the first embodiment of the present invention 本発明の実施の形態１にかかる半導体レーザ装置の製造工程を示す断面構造図Sectional structure diagram showing a manufacturing process of the semiconductor laser device according to the first embodiment of the present invention 本発明の実施の形態１にかかる半導体レーザ装置の上面図1 is a top view of a semiconductor laser device according to a first embodiment of the present invention. 本発明の実施の形態２にかかる半導体レーザ装置の断面構成を示す図The figure which shows the cross-sectional structure of the semiconductor laser apparatus concerning Embodiment 2 of this invention. 本発明の実施の形態２にかかる半導体レーザ装置の製造工程を示す断面構造図Sectional structure drawing which shows the manufacturing process of the semiconductor laser device concerning Embodiment 2 of this invention 本発明の実施の形態２にかかる半導体レーザ装置の製造工程を示す断面構造図Sectional structure drawing which shows the manufacturing process of the semiconductor laser device concerning Embodiment 2 of this invention 本発明の実施の形態２にかかる半導体レーザ装置の応力緩和部における応力の状態を示す図The figure which shows the state of the stress in the stress relaxation part of the semiconductor laser apparatus concerning Embodiment 2 of this invention. 従来の半導体レーザ装置の断面構成を示す図The figure which shows the cross-sectional structure of the conventional semiconductor laser apparatus 従来の半導体レーザ装置の製造工程を示す断面構造図Cross-sectional structure diagram showing the manufacturing process of a conventional semiconductor laser device 従来の半導体レーザ装置のリッジ部近傍の応力の状態を示す図The figure which shows the state of the stress near the ridge part of the conventional semiconductor laser device

Explanation of symbols

１０１ｎ側電極
１０２基板
１０３ｎ型クラッド層
１０４活性層
１０５ｐ型クラッド層
１０７電流ブロック層
１０９中間層
１１０コンタクト層
１１２ｐ側電極
１１３ＳｉＯ₂膜
１１４ストライプ
１１５ストライプ
１１６レジストストライプ
１２０リッジ部
１２１応力緩和部
１２２サポート部
１２３電流注入領域
３０１ｎ側電極
３０２基板
３０３ｎ型クラッド層
３０４活性層
３０５ｐ型第１クラッド層
３０６エッチングストップ層
３０７ｐ型第２クラッド層
３０８電流ブロック層
３０９中間層
３１０コンタクト層
３１２ｐ側電極
３１４ストライプ
３１５ストライプ
３１６レジストストライプ
３２０リッジ部
３２１応力緩和部
３２２サポート部
３２３電流注入領域
５０１基板
５０２バッファ層
５０３ｎ型クラッド層
５０４活性層
５０５第１ｐ型クラッド層
５０６第２ｐ型クラッド層
５０７中間層
５０８コンタクト層
５０９電流ブロック層
５１０ｐ側電極
５１１ｎ側電極
５１２リッジ部
５１３ダミーリッジ
５１５ストライプパターン 101 n-side electrode 102 substrate 103 n-type cladding layer 104 active layer 105 p-type cladding layer 107 current blocking layer 109 intermediate layer 110 contact layer 112 p-side electrode 113 SiO ₂ film 114 stripe 115 stripe 116 resist stripe 120 ridge portion 121 stress relaxation Part 122 support part 123 current injection region 301 n-side electrode 302 substrate 303 n-type cladding layer 304 active layer 305 p-type first cladding layer 306 etching stop layer 307 p-type second cladding layer 308 current blocking layer 309 intermediate layer 310 contact layer 312 P-side electrode 314 Stripe 315 Stripe 316 Resist stripe 320 Ridge part 321 Stress relaxation part 322 Support part 323 Current injection region 501 Substrate 502 Buffer layer 5 03 n-type cladding layer 504 active layer 505 first p-type cladding layer 506 second p-type cladding layer 507 intermediate layer 508 contact layer 509 current blocking layer 510 p-side electrode 511 n-side electrode 512 ridge portion 513 dummy ridge 515 stripe pattern

Claims

On the substrate, a first conductivity type cladding layer, an active layer, a second conductivity type cladding layer, a ridge portion in which a part of the second conductivity type cladding layer is processed into a stripe shape, and the ridge portion A current blocking layer formed excluding a part of the region, and formed by processing a part of the second conductivity type cladding layer on a side of the ridge portion and having a height higher than that of the ridge portion. A semiconductor laser device having a low stress relaxation portion.

2. The semiconductor laser device according to claim 1, wherein the stress relaxation portions are formed on both lateral sides of the ridge portion.

3. The semiconductor laser device according to claim 2, wherein a difference in distance between each of the stress relaxation portions formed on both sides of the ridge portion and the ridge portion is 0.5 μm or less.

The semiconductor laser device according to claim 1, wherein a height of the stress relaxation portion is larger than a thickness of the current blocking layer.

The semiconductor laser device according to claim 1, wherein a side surface on the ridge portion side of the stress relaxation portion is inclined toward the ridge portion direction.

The semiconductor laser device according to claim 1, wherein the stress relaxation portion is divided into a plurality of portions in a ridge stripe direction of the ridge portion.

A support portion having the same height as the ridge portion or a height higher than the ridge portion, which is formed by processing a part of the second conductivity type cladding layer substantially parallel to the ridge portion. The semiconductor laser device according to claim 1.

Except for the step of sequentially forming a first conductivity type cladding layer, an active layer, and a second conductivity type cladding layer on a substrate, and a portion where a stripe-shaped ridge portion is formed, the second conductivity type cladding layer The second conductivity type cladding layer is further etched except for the first etching step for etching the ridge portion and the portion for forming the ridge portion and the portion for forming the stress relaxation portion on the side of the ridge portion. A method of manufacturing a semiconductor laser device, comprising: a second etching step; and a step of forming a current blocking layer in a region excluding a part on the ridge portion.

9. The method of manufacturing a semiconductor laser device according to claim 8, wherein the second etching step is performed using a wet etching technique.