JP2008181984A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2008181984A
JP2008181984A JP2007013206A JP2007013206A JP2008181984A JP 2008181984 A JP2008181984 A JP 2008181984A JP 2007013206 A JP2007013206 A JP 2007013206A JP 2007013206 A JP2007013206 A JP 2007013206A JP 2008181984 A JP2008181984 A JP 2008181984A
Authority
JP
Japan
Prior art keywords
resin layer
semiconductor device
resin
wiring board
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007013206A
Other languages
Japanese (ja)
Inventor
Kimihito Kuwabara
公仁 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007013206A priority Critical patent/JP2008181984A/en
Publication of JP2008181984A publication Critical patent/JP2008181984A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device that keeps appropriate connection reliability without cracking of solder resist, in a flip-chip mounting type semiconductor device. <P>SOLUTION: A second resin layer 7 that is made of a softer material than a first resin layer 6 is interposed between the ends 5a-5d of the wiring board 1 on the end faces of the sealing resin 5 and the first resin layer (solder resist) 6. <P>COPYRIGHT: (C)2008,JPO&amp;INPIT

Description

本発明は、フリップチップ実装タイプの半導体装置に関する。   The present invention relates to a flip chip mounting type semiconductor device.

従来より、ＢＧＡ／ＣＳＰなどのフリップチップ実装タイプの半導体装置が提案されている（例えば、特許文献１参照。）。図８（ａ）、（ｂ）に従来のフリップチップ実装タイプの半導体装置の断面を示す。図８（ｂ）に示す半導体装置は、図８（ａ）に示す半導体装置に対して、半導体素子がフリップチップ実装された配線基板上を成型封止材で封止したタイプのものである。   Conventionally, flip-chip mounting type semiconductor devices such as BGA / CSP have been proposed (see, for example, Patent Document 1). 8A and 8B show a cross section of a conventional flip chip mounting type semiconductor device. The semiconductor device shown in FIG. 8B is of the type in which a semiconductor substrate is flip-chip mounted on a wiring substrate on which a semiconductor element is flip-chip sealed with a molding sealing material.

図８において、１０は配線基板、１１は半導体素子、１２は基板電極、１３は突起電極、１４は封止樹脂、１５はソルダーレジスト、１６は基板電極、１７はハンダボール、１８は成型封止材、１９はクラックである。   In FIG. 8, 10 is a wiring board, 11 is a semiconductor element, 12 is a substrate electrode, 13 is a protruding electrode, 14 is a sealing resin, 15 is a solder resist, 16 is a substrate electrode, 17 is a solder ball, and 18 is a molded seal. The material 19 is a crack.

図８に示すように、半導体素子１１がフリップチップ実装されたこの種の半導体装置は、半導体素子１１の裏面に形成された外部接続用の突起電極１３の先端部が、配線基板１０上に形成された基板電極１２に当接し、配線基板１０と半導体素子１１との間には硬化した封止樹脂１４が設けられている。封止樹脂１４は半導体素子１１が配線基板１０の実装位置から移動しないように固定する役目と、基板電極１２と突起電極１３との接触部を封止して良好な電気接続状態を維持する役目を果たしている。また、配線基板１０の半導体素子１１を搭載する側の面（主面）には、素子搭載部を開口して形成されたソルダーレジスト１５が設けられている。また、配線基板１の主面側とは反対側の面（裏面）に形成された基板電極１６上にはハンダボール１７が設けられている。ハンダボール１７は、配線基板１０に設けられた配線（図示せず）を介して基板電極１２に電気的に接続する。また、図８（ｂ）に示す半導体装置は、成型封止材１８が、半導体素子１１がフリップチップ実装された配線基板１０上を封止している。   As shown in FIG. 8, in this type of semiconductor device in which the semiconductor element 11 is flip-chip mounted, the tip end portion of the protruding electrode 13 for external connection formed on the back surface of the semiconductor element 11 is formed on the wiring substrate 10. A cured sealing resin 14 is provided between the wiring substrate 10 and the semiconductor element 11 in contact with the substrate electrode 12 formed. The sealing resin 14 serves to fix the semiconductor element 11 so as not to move from the mounting position of the wiring substrate 10, and serves to seal a contact portion between the substrate electrode 12 and the protruding electrode 13 and maintain a good electrical connection state. Plays. Further, a solder resist 15 formed by opening the element mounting portion is provided on the surface (main surface) on the side of mounting the semiconductor element 11 of the wiring substrate 10. A solder ball 17 is provided on the substrate electrode 16 formed on the surface (back surface) opposite to the main surface side of the wiring substrate 1. The solder ball 17 is electrically connected to the substrate electrode 12 via wiring (not shown) provided on the wiring substrate 10. Further, in the semiconductor device shown in FIG. 8B, the molding sealing material 18 seals the wiring substrate 10 on which the semiconductor element 11 is flip-chip mounted.

続いて、従来の半導体装置の製造方法について説明する。
まず、主面上にソルダーレジスト１５が設けられた配線基板１０の素子搭載部にシート状の封止樹脂材を貼り付ける。この封止樹脂材は熱硬化性である。次に、半導体素子１１を、突起電極１３が形成されている裏面を配線基板１０の主面側に向けて、封止樹脂材上に配置し、熱をかけながら半導体素子１１を配線基板１０の側に押し付ける。このとき、封止樹脂材が熱により軟化して半導体素子１１の外側に流動するとともに、突起電極１３の先端部が基板電極１２に当接して導通する。 Next, a conventional method for manufacturing a semiconductor device will be described.
First, a sheet-like sealing resin material is attached to the element mounting portion of the wiring substrate 10 provided with the solder resist 15 on the main surface. This sealing resin material is thermosetting. Next, the semiconductor element 11 is placed on the sealing resin material with the back surface on which the protruding electrodes 13 are formed facing the main surface side of the wiring board 10, and the semiconductor element 11 is placed on the wiring board 10 while applying heat. Press to the side. At this time, the sealing resin material is softened by heat and flows to the outside of the semiconductor element 11, and the tip end portion of the protruding electrode 13 comes into contact with the substrate electrode 12 to be conducted.

この状態で、温度を下げて封止樹脂材を硬化させ、封止樹脂１４を形成する。これにより、配線基板１０上の半導体素子１１の位置が、硬化した封止樹脂１４によって固定されて実装が完了する。   In this state, the sealing resin material is cured by lowering the temperature to form the sealing resin 14. As a result, the position of the semiconductor element 11 on the wiring substrate 10 is fixed by the cured sealing resin 14 and the mounting is completed.

次に、配線基板１０の裏面側に形成されている基板電極１６上に、リフロー加熱により、ハンダボール１７を形成して、ＢＧＡ（ボールグリッドアレイ型）半導体装置は完成する。さらに、図８（ｂ）に示す半導体装置では、半導体素子１１が実装された配線基板１０上を成型封止材１８で密封する。   Next, a solder ball 17 is formed on the substrate electrode 16 formed on the back surface side of the wiring substrate 10 by reflow heating to complete a BGA (ball grid array type) semiconductor device. Further, in the semiconductor device shown in FIG. 8B, the wiring substrate 10 on which the semiconductor element 11 is mounted is sealed with a molding sealing material 18.

このように封止樹脂材を介したフリップチップ工法、とりわけ圧接方式により半導体素子が実装された半導体装置においては、配線基板１０の基板電極１２と半導体素子１１の突起電極１３とを常時安定した接続状態に保つために、硬化した封止樹脂１４が、硬化反応に伴う極めて大きな収縮により発生する強い圧縮応力によって半導体素子１１を配線基板１０に押し付けている。その押し付ける力の大きさは、低温から１２５℃、１５０℃といった高温に至るまでの温度変化に半導体装置が曝されたときにも、封止樹脂１４自体の熱収縮および熱膨張による寸法変化に耐えて、常時十分な接合力で配線基板１０と半導体素子１１とを接合できる大きさである。したがって一方では、封止樹脂１４の周囲に存在する半導体装置の構成材料には、封止樹脂１４の硬化収縮により発生する強い圧縮応力によって大きな引っ張り応力が生じることとなる。その結果、配線基板１０上の樹脂層であるソルダーレジスト１５にクラック１９が生じ、このクラック１９を起点として、配線基板１０の配線層の銅配線が切断されることがあった。
特開２００１−３５８１７５公報 Thus, in the semiconductor device in which the semiconductor element is mounted by the flip chip method using the sealing resin material, particularly the pressure contact method, the substrate electrode 12 of the wiring substrate 10 and the protruding electrode 13 of the semiconductor element 11 are always stably connected. In order to maintain the state, the cured sealing resin 14 presses the semiconductor element 11 against the wiring substrate 10 by a strong compressive stress generated by extremely large shrinkage accompanying the curing reaction. The pressing force can withstand dimensional changes due to thermal contraction and thermal expansion of the sealing resin 14 itself even when the semiconductor device is exposed to temperature changes from low temperature to high temperatures such as 125 ° C. and 150 ° C. Thus, the wiring substrate 10 and the semiconductor element 11 can be bonded to each other with a sufficient bonding force at all times. Accordingly, on the other hand, a large tensile stress is generated in the constituent material of the semiconductor device existing around the sealing resin 14 due to the strong compressive stress generated by the curing shrinkage of the sealing resin 14. As a result, a crack 19 is generated in the solder resist 15 that is a resin layer on the wiring board 10, and the copper wiring of the wiring layer of the wiring board 10 may be cut starting from the crack 19.
JP 2001-358175 A

本発明は、上記問題点に鑑み、封止樹脂の端面の配線基板側の端部とソルダーレジスト（第１の樹脂層）との間に、ソルダーレジストよりも柔らかい材質、あるいは延性を有するとともに、ソルダーレジストよりも破断時の応力値が小さい材質の樹脂層（第２の樹脂層）を介在させることにより、良好な接続信頼性を保ちつつ、ソルダーレジストのクラック故障のない半導体装置を提供することを目的とする。   In view of the above problems, the present invention has a softer material or ductility than the solder resist between the end portion of the end surface of the sealing resin on the wiring board side and the solder resist (first resin layer), By providing a resin layer (second resin layer) made of a material whose stress value at break is smaller than that of a solder resist, a semiconductor device free from crack failure of the solder resist while maintaining good connection reliability is provided. With the goal.

本発明の請求項１記載の半導体装置は、配線基板と、前記配線基板に実装された半導体素子と、前記配線基板上の前記半導体素子が実装された領域を開口して形成された第１の樹脂層と、前記配線基板と前記半導体素子とを接合する封止樹脂と、前記封止樹脂の端面の前記配線基板側の端部と前記第１の樹脂層との間に形成された第２の樹脂層と、を備え、前記第２の樹脂層は、前記第１の樹脂層よりも柔らかい材質、あるいは延性を有するとともに、前記第１の樹脂層よりも破断時の応力値が小さい材質であることを特徴とする。   According to a first aspect of the present invention, there is provided a first semiconductor device formed by opening a wiring board, a semiconductor element mounted on the wiring board, and a region on the wiring board where the semiconductor element is mounted. A resin layer, a sealing resin that joins the wiring substrate and the semiconductor element, and a second resin layer formed between the end of the sealing resin on the wiring substrate side and the first resin layer. The second resin layer is made of a softer material than the first resin layer, or a material having ductility and a stress value at breakage smaller than that of the first resin layer. It is characterized by being.

また、本発明の請求項２記載の半導体装置は、請求項１記載の半導体装置であって、前記第２の樹脂層は、さらに、前記第１の樹脂層の開口側端面を覆うように形成されていることを特徴とする。   Moreover, the semiconductor device according to claim 2 of the present invention is the semiconductor device according to claim 1, wherein the second resin layer is further formed so as to cover an opening side end surface of the first resin layer. It is characterized by being.

また、本発明の請求項３記載の半導体装置は、請求項１記載の半導体装置であって、前記第２の樹脂層は、前記第１の樹脂層の前記配線基板側とは反対側の全面に形成されていることを特徴とする。   According to a third aspect of the present invention, there is provided the semiconductor device according to the first aspect, wherein the second resin layer is an entire surface of the first resin layer opposite to the wiring board side. It is characterized by being formed.

また、本発明の請求項４記載の半導体装置は、請求項３記載の半導体装置であって、前記第２の樹脂層は、さらに、前記第１の樹脂層の開口側端面を覆うように形成されていることを特徴とする。   According to a fourth aspect of the present invention, there is provided the semiconductor device according to the third aspect, wherein the second resin layer is further formed so as to cover an opening side end surface of the first resin layer. It is characterized by being.

また、本発明の請求項５記載の半導体装置は、配線基板と、前記配線基板に実装された半導体素子と、前記配線基板上の前記半導体素子が実装された領域を開口して形成された第１の樹脂層と、前記配線基板と前記半導体素子とを接合する封止樹脂と、前記封止樹脂の端面の前記配線基板側の端部上を被覆するように形成された第２の樹脂層と、を備え、前記第２の樹脂層は、前記第１の樹脂層よりも柔らかい材質、あるいは延性を有するとともに、前記第１の樹脂層よりも破断時の応力値が小さい材質であることを特徴とする。   According to a fifth aspect of the present invention, there is provided a semiconductor device formed by opening a wiring board, a semiconductor element mounted on the wiring board, and a region on the wiring board where the semiconductor element is mounted. 1 resin layer, a sealing resin for joining the wiring substrate and the semiconductor element, and a second resin layer formed so as to cover the end portion of the end surface of the sealing resin on the wiring substrate side The second resin layer is made of a material softer than the first resin layer or a material having a ductility and a stress value at breakage smaller than that of the first resin layer. Features.

また、本発明の請求項６記載の半導体装置は、請求項１ないし５のいずれかに記載の半導体装置であって、前記第２の樹脂層は、さらに、前記封止樹脂よりも硬化収縮が少ない材質であることを特徴とする。   Moreover, the semiconductor device according to claim 6 of the present invention is the semiconductor device according to any one of claims 1 to 5, wherein the second resin layer further has a shrinkage in curing than the sealing resin. It is characterized by few materials.

また、本発明の請求項７記載の半導体装置は、請求項１ないし６のいずれかに記載の半導体装置であって、前記第２の樹脂層は、前記第１の樹脂層よりも剛性率が低く、２ＧＰａ以下であることを特徴とする。   A semiconductor device according to a seventh aspect of the present invention is the semiconductor device according to any one of the first to sixth aspects, wherein the second resin layer has a rigidity higher than that of the first resin layer. Low and 2 GPa or less.

また、本発明の請求項８記載の半導体装置は、請求項１ないし６のいずれかに記載の半導体装置であって、前記第２の樹脂層は、前記第１の樹脂層よりも破断歪みが大きく、３％以上であり、且つ前記第１の樹脂層よりも破断時の応力値が小さいことを特徴とする。   In addition, a semiconductor device according to an eighth aspect of the present invention is the semiconductor device according to any one of the first to sixth aspects, wherein the second resin layer has a fracture strain more than that of the first resin layer. It is large, 3% or more, and has a smaller stress value at break than the first resin layer.

また、本発明の請求項９記載の半導体装置は、請求項１ないし８のいずれかに記載の半導体装置であって、前記第１の樹脂層はソルダーレジストであることを特徴とする。また、本発明の請求項１０記載の半導体装置は、請求項９記載の半導体装置であって、前記第２の樹脂層は、前記第１の樹脂層とは異なる材料からなるソルダーレジストであることを特徴とする。   A semiconductor device according to a ninth aspect of the present invention is the semiconductor device according to any one of the first to eighth aspects, wherein the first resin layer is a solder resist. The semiconductor device according to claim 10 of the present invention is the semiconductor device according to claim 9, wherein the second resin layer is a solder resist made of a material different from that of the first resin layer. It is characterized by.

また、本発明の請求項１１記載の半導体装置は、請求項１ないし１０のいずれかに記載の半導体装置であって、前記第２の樹脂層は、液状の樹脂材が硬化されたものであることを特徴とする。   A semiconductor device according to an eleventh aspect of the present invention is the semiconductor device according to any one of the first to tenth aspects, wherein the second resin layer is obtained by curing a liquid resin material. It is characterized by that.

また、本発明の請求項１２記載の半導体装置は、請求項１ないし１０のいずれかに記載の半導体装置であって、前記第２の樹脂層は、常温で固体のシート状の樹脂材が加熱溶融硬化されたものであることを特徴とする。   A semiconductor device according to a twelfth aspect of the present invention is the semiconductor device according to any one of the first to tenth aspects, wherein the second resin layer is heated by a sheet-like resin material that is solid at room temperature. It is melt-cured.

また、本発明の請求項１３記載の半導体装置は、請求項１ないし１２のいずれかに記載の半導体装置であって、前記封止樹脂は、液状の樹脂材が硬化されたものであることを特徴とする。   A semiconductor device according to a thirteenth aspect of the present invention is the semiconductor device according to any one of the first to twelfth aspects, wherein the sealing resin is obtained by curing a liquid resin material. Features.

また、本発明の請求項１４記載の半導体装置は、請求項１ないし１２のいずれかに記載の半導体装置であって、前記封止樹脂は、常温で固体のシート状の樹脂材が加熱溶融硬化されたものであることを特徴とする。   The semiconductor device according to claim 14 of the present invention is the semiconductor device according to any one of claims 1 to 12, wherein the sealing resin is a sheet-like resin material that is solid at room temperature by heat-melt curing. It is characterized by being made.

また、本発明の請求項１５記載の半導体装置は、請求項１ないし１４のいずれかに記載の半導体装置であって、前記封止樹脂は、導電性の粒子を含むことを特徴とする。   A semiconductor device according to a fifteenth aspect of the present invention is the semiconductor device according to any one of the first to fourteenth aspects, wherein the sealing resin includes conductive particles.

本発明によれば、封止樹脂材を介したフリップチップ工法、とりわけ圧接方式により半導体素子が実装された半導体装置において、封止樹脂材の強力な収縮力に起因する配線基板上のソルダーレジストのクラック損傷や、銅配線の断線、配線基板の基材のクラック損傷を防止でき、信頼性の高い半導体装置を実現できる。   According to the present invention, in a semiconductor device on which a semiconductor element is mounted by a flip chip method using a sealing resin material, particularly a pressure contact method, the solder resist on the wiring board caused by the strong contraction force of the sealing resin material It is possible to prevent crack damage, disconnection of copper wiring, and crack damage to the base material of the wiring board, thereby realizing a highly reliable semiconductor device.

さらに、低温から１２５℃、１５０℃といった高温に至るまでの温度変化に半導体装置が曝されたときにも、封止樹脂の熱収縮および熱膨張に起因する応力を吸収でき、配線基板上のソルダーレジストのクラック損傷や、銅配線の断線、配線基板の基材のクラック損傷を防止でき、品質および周囲温度変動に対する信頼性の高い半導体装置を実現できる。   Furthermore, even when the semiconductor device is exposed to a temperature change from low temperature to high temperature such as 125 ° C. and 150 ° C., it can absorb the stress caused by thermal shrinkage and thermal expansion of the sealing resin, and the solder on the wiring board Resist crack damage, copper wiring disconnection, and wiring board base material crack damage can be prevented, and a highly reliable semiconductor device with respect to quality and ambient temperature fluctuations can be realized.

以下、本発明の実施の形態について、図面を交えて説明する。
図１（ａ）は本実施の形態における半導体装置の平面を示す図、図１（ｂ）は図１（ａ）に示すＡ−Ａ部の断面を示す図である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1A is a diagram illustrating a plan view of the semiconductor device according to the present embodiment, and FIG. 1B is a diagram illustrating a cross-section of the AA portion illustrated in FIG.

図１において、１は配線基板、２は半導体素子、３は第１の基板電極、４は突起電極、５は封止樹脂、５ａ〜５ｄは封止樹脂５の端面の配線基板側の端部、６は第１の樹脂層、７は第２の樹脂層、８は第２の基板電極、９はハンダボールである。   In FIG. 1, 1 is a wiring substrate, 2 is a semiconductor element, 3 is a first substrate electrode, 4 is a protruding electrode, 5 is a sealing resin, and 5a to 5d are end portions of the end surface of the sealing resin 5 on the wiring substrate side. , 6 is a first resin layer, 7 is a second resin layer, 8 is a second substrate electrode, and 9 is a solder ball.

配線基板１は、少なくとも１つ以上の面に配線が設けられており、表面あるいは裏面のいずれか一方の面に予め形成された素子搭載部に第１の基板電極３が形成され、その素子搭載部に半導体素子２がフリップチップ実装されている。   The wiring substrate 1 is provided with wiring on at least one surface, and a first substrate electrode 3 is formed on an element mounting portion formed in advance on either the front surface or the back surface, and the element mounting is performed. The semiconductor element 2 is flip-chip mounted on the part.

半導体素子２は、回路配線が形成された面を配線基板１の素子搭載部に対向して配置されており、突起電極４を介して配線基板１上の第１の基板電極３に電気的に接続している。また、配線基板１と半導体素子２の間には封止樹脂５が充填されており、封止樹脂５は半導体素子２を配線基板１上に接合している。   The semiconductor element 2 is disposed so that the surface on which the circuit wiring is formed is opposed to the element mounting portion of the wiring substrate 1, and is electrically connected to the first substrate electrode 3 on the wiring substrate 1 through the protruding electrode 4. Connected. Further, a sealing resin 5 is filled between the wiring substrate 1 and the semiconductor element 2, and the sealing resin 5 joins the semiconductor element 2 on the wiring substrate 1.

また、配線基板１の半導体素子を搭載する側の面（主面）には、半導体素子２が実装される領域（素子搭載部）を開口して形成された第１の樹脂層６が設けられている。ここで、第１の樹脂層６はソルダーレジストであり、フリップチップ実装では、半導体素子上の狭いピッチの電極にあわせて、配線基板上にも狭いピッチで基板電極を設ける必要があり、解像度があまり高くできないソルダーレジストは、素子搭載部を開口して形成される。   Further, a first resin layer 6 formed by opening a region (element mounting portion) where the semiconductor element 2 is mounted is provided on the surface (main surface) on the side of mounting the semiconductor element of the wiring board 1. ing. Here, the first resin layer 6 is a solder resist, and in flip-chip mounting, it is necessary to provide a substrate electrode with a narrow pitch on the wiring board in accordance with a narrow pitch electrode on the semiconductor element, and the resolution is The solder resist that cannot be so high is formed by opening the element mounting portion.

さらに、第１の樹脂層６が設けられた配線基板２の主面上には、第１の樹脂層６とは異なる材料からなり、第１の樹脂層６よりも柔らかい材質、あるいは延性を有するとともに、第１の樹脂層６よりも破断時の応力値が小さい材質の第２の樹脂層７が設けられている。具体的には、第２の樹脂層７は、封止樹脂５の端部（辺）５ａ〜５ｄと第１の樹脂層６との間に介在する。ここで、柔らかい材質とは、応力に対して歪みが小さいことをいい、延性を有する材質とは、歪みの増加に対して応力が増加する割合が、歪みが大きくなるにつれて小さくなる材料であって、大きく歪んでも低い応力のまま破断しないことをいう。   Further, the main surface of the wiring board 2 provided with the first resin layer 6 is made of a material different from that of the first resin layer 6 and is softer than the first resin layer 6 or has ductility. In addition, a second resin layer 7 made of a material having a smaller stress value at the time of fracture than the first resin layer 6 is provided. Specifically, the second resin layer 7 is interposed between the end portions (sides) 5 a to 5 d of the sealing resin 5 and the first resin layer 6. Here, the soft material means that the strain is small with respect to the stress, and the material having ductility is a material in which the rate at which the stress increases with respect to the increase in strain decreases as the strain increases. This means that even if it is greatly distorted, it does not break with low stress.

また、配線基板１の主面側とは反対側の面（裏面）に形成された第２の基板電極８上にはハンダボール９が設けられている。ハンダボール９は、配線基板１に設けられた配線（図示せず）を介して第１の基板電極３に電気的に接続する。   A solder ball 9 is provided on the second substrate electrode 8 formed on the surface (back surface) opposite to the main surface side of the wiring substrate 1. The solder ball 9 is electrically connected to the first substrate electrode 3 through wiring (not shown) provided on the wiring substrate 1.

続いて、本実施の形態における半導体装置の製造方法の一例について説明する。
まず、主面上に第１、第２の樹脂層６、７が設けられた配線基板１の素子搭載部に、半導体素子２の外形と相似形で平面形状（シート状）の封止樹脂材を貼り付ける。この封止樹脂材は常温で固体の熱硬化性樹脂である。 Next, an example of a method for manufacturing a semiconductor device in this embodiment will be described.
First, a planar (sheet-like) sealing resin material similar to the outer shape of the semiconductor element 2 is formed on the element mounting portion of the wiring board 1 provided with the first and second resin layers 6 and 7 on the main surface. Paste. This sealing resin material is a thermosetting resin that is solid at room temperature.

次に、半導体素子２を、突起電極４が形成されている面を配線基板１の主面側に向けて配置する。そして、封止樹脂材を間に挟み、加熱しながら半導体素子２を配線基板１へ押し付けて熱圧着する。このとき、封止樹脂材は加熱溶融され軟化する。軟化した封止樹脂材は半導体素子２の外側に押し広げられ、配線基板１と半導体素子２との間を埋め合わせる。さらに、軟化した封止樹脂材は、半導体素子２の外形からはみ出す。   Next, the semiconductor element 2 is arranged with the surface on which the protruding electrode 4 is formed facing the main surface side of the wiring substrate 1. Then, the semiconductor resin 2 is pressed against the wiring board 1 while being heated and sandwiched between the sealing resin materials and thermocompression bonded. At this time, the sealing resin material is heated and melted and softened. The softened sealing resin material is spread to the outside of the semiconductor element 2 to make up between the wiring substrate 1 and the semiconductor element 2. Further, the softened sealing resin material protrudes from the outer shape of the semiconductor element 2.

その後、パッケージの温度が徐々に下げられ、封止樹脂材は硬化して封止樹脂５となる。また、この封止樹脂材の硬化反応に伴う大きな収縮力により、配線基板１の第１の基板電極３と突起電極４との接続が行われる。そして、この接続後、配線基板１の裏面側に形成されている第２の基板電極８上にハンダボール９を形成する。   Thereafter, the temperature of the package is gradually lowered, and the sealing resin material is cured to become the sealing resin 5. Further, the first substrate electrode 3 and the protruding electrode 4 of the wiring substrate 1 are connected by a large contractive force accompanying the curing reaction of the sealing resin material. After this connection, a solder ball 9 is formed on the second substrate electrode 8 formed on the back surface side of the wiring board 1.

以上のように、本実施の形態における半導体装置では、半導体素子２の外形の外側にはみ出している封止樹脂５の各端部５ａ〜５ｄの直下に、平面形状が矩形の第２の樹脂層７が応力緩和のために形成されている。   As described above, in the semiconductor device according to the present embodiment, the second resin layer having a rectangular planar shape is directly below each end portion 5a to 5d of the sealing resin 5 protruding outside the outer shape of the semiconductor element 2. 7 is formed for stress relaxation.

第２の樹脂層７は、第１の樹脂層（ソルダーレジスト）６とは異なる材料であって、第１の樹脂層よりも柔らかい材質、あるいは延性を有するとともに、第１の樹脂層６よりも破断時の応力値が小さい材質の樹脂にて形成され、帯状の層となっている。第１の樹脂層６よりも柔らかい材質、あるいは延性を有するとともに、第１の樹脂層６よりも破断時の応力値が小さい材質とすることによって応力緩和効果がもたらされる。具体的には、封止樹脂材の強力な硬化収縮力に起因する応力や、封止樹脂５の熱収縮および熱膨張に起因する応力を緩和して、その力が直接第１の樹脂層６にかからないようにしている。したがって、配線基板１の表面に形成されている第１の樹脂層（ソルダーレジスト）６のクラック損傷や、配線基板１の基材のクラック損傷、導体配線の断線という不良を防止することができる。   The second resin layer 7 is a material different from the first resin layer (solder resist) 6 and is softer than the first resin layer or has a ductility and is more than the first resin layer 6. It is formed of a resin having a small stress value at the time of rupture, and is a belt-like layer. By making the material softer than the first resin layer 6 or having a ductility and a material having a smaller stress value at break than the first resin layer 6, a stress relaxation effect is brought about. Specifically, the stress caused by the strong curing shrinkage force of the sealing resin material and the stress caused by thermal shrinkage and thermal expansion of the sealing resin 5 are alleviated, and the force is directly applied to the first resin layer 6. I don't want to touch it. Accordingly, it is possible to prevent defects such as crack damage of the first resin layer (solder resist) 6 formed on the surface of the wiring board 1, crack damage of the base material of the wiring board 1, and disconnection of the conductor wiring.

なお、ここでは、配線基板１の素子搭載部を取り囲むように、素子搭載部の４つの辺に沿って環状に第２の樹脂層７を形成したが、これらの辺のうちの特定の辺に対してのみ第２の樹脂層７を形成してもよい。また、第２の樹脂層７として、ソルダーレジストの機能を有する樹脂を使用してもよい。   Here, the second resin layer 7 is formed in an annular shape along the four sides of the element mounting portion so as to surround the element mounting portion of the wiring board 1. The second resin layer 7 may be formed only for the same. Further, as the second resin layer 7, a resin having a solder resist function may be used.

また、封止樹脂５として、常温で固体のシート状の封止樹脂材が加熱溶融硬化されたものを用いたが、液状の封止樹脂材を配線基板１の素子搭載部に塗布して加熱硬化したものであっても構わない。また、非導電性の封止樹脂材と導電性の粒子を含む異方性導電性樹脂材のいずれを用いても実施できる。また、第２の樹脂層７としては、例えば、液状の樹脂材を硬化したものや、常温で固体のシート状の樹脂材を加熱溶融硬化したものを用いることができる。   Further, as the sealing resin 5, a sheet-shaped sealing resin material that is solid at room temperature is heated and melt-cured, but the liquid sealing resin material is applied to the element mounting portion of the wiring substrate 1 and heated. It may be cured. Moreover, it can implement even if it uses any of the nonelectroconductive sealing resin material and the anisotropic conductive resin material containing electroconductive particle. Moreover, as the 2nd resin layer 7, what hardened | cured the liquid resin material and the thing which heat-melted and cured the sheet-like resin material solid at normal temperature can be used, for example.

続いて、本実施の形態における半導体装置の他の例１について、図面を交えて説明する。
図２は本実施の形態における半導体装置の他の例１の断面を示す図である。図１に示す半導体装置では、半導体素子２の外形周辺の封止樹脂５の端部５ａ〜５ｄの直下付近にのみ第２の樹脂層７を形成したが、図２に示す半導体装置では、第２の樹脂層７は、さらに、第１の樹脂層（ソルダーレジスト）６の開口側端面をも覆うように形成されている。 Next, another example 1 of the semiconductor device in this embodiment will be described with reference to the drawings.
FIG. 2 is a view showing a cross section of another example 1 of the semiconductor device according to the present embodiment. In the semiconductor device shown in FIG. 1, the second resin layer 7 is formed only in the vicinity of the portion 5 a to 5 d of the sealing resin 5 around the outer shape of the semiconductor element 2, but in the semiconductor device shown in FIG. The second resin layer 7 is further formed so as to cover the opening side end face of the first resin layer (solder resist) 6.

このように第１の樹脂層６の端面下と配線基板１との接着部を第１の樹脂層よりも柔らかい材質、あるいは延性を有するとともに、第１の樹脂層６よりも破断時の応力値が小さい材質の樹脂で被覆することにより、第１の樹脂層６と配線基板１との剥離を抑えることができる。   As described above, the bonding portion between the end surface of the first resin layer 6 and the wiring substrate 1 has a softer material than the first resin layer, or has ductility, and has a stress value at the time of fracture as compared with the first resin layer 6. By covering with a resin of a small material, peeling between the first resin layer 6 and the wiring board 1 can be suppressed.

続いて、本実施の形態における半導体装置の他の例２について、図面を交えて説明する。
図３は本実施の形態における半導体装置の他の例２の断面を示す図である。図１に示す半導体装置では、半導体素子２の外形周辺の封止樹脂５の端部５ａ〜５ｄの直下付近にのみ第２の樹脂層７を形成したが、図３に示す半導体装置では、第２の樹脂層７は、第１の樹脂層（ソルダーレジスト）６の配線基板１側とは反対側の全面に形成されている。 Next, another example 2 of the semiconductor device in this embodiment will be described with reference to the drawings.
FIG. 3 is a view showing a cross section of another example 2 of the semiconductor device according to the present embodiment. In the semiconductor device shown in FIG. 1, the second resin layer 7 is formed only in the vicinity of the portions 5 a to 5 d of the sealing resin 5 around the outer shape of the semiconductor element 2, but in the semiconductor device shown in FIG. The second resin layer 7 is formed on the entire surface of the first resin layer (solder resist) 6 opposite to the wiring substrate 1 side.

このように第１の樹脂層６の表面全面を第２の樹脂層７で被覆することにより、封止樹脂材としてシート状のものを用いた場合に封止樹脂材の貼り付け位置にばらつきがあっても、また封止樹脂材として液状のものを用いた場合に封止樹脂材の塗布位置にばらつきがあっても、配線基板１の表面に形成されている第１の樹脂層（ソルダーレジスト）６のクラック損傷や、配線基板１の基材のクラック損傷、導体配線の断線という不良を防止することができる。   By covering the entire surface of the first resin layer 6 with the second resin layer 7 in this way, when a sheet-like material is used as the sealing resin material, there is a variation in the application position of the sealing resin material. Even if there is a variation in the application position of the sealing resin material when a liquid resin is used as the sealing resin material, the first resin layer (solder resist) formed on the surface of the wiring substrate 1 ) 6 crack damage, crack damage to the base material of the wiring board 1, and disconnection of the conductor wiring can be prevented.

続いて、本実施の形態における半導体装置の他の例３について、図面を交えて説明する。
図４は本実施の形態における半導体装置の他の例３の断面を示す図である。図３に示す半導体装置では、第１の樹脂層（ソルダーレジスト）６の配線基板１側とは反対側の全面に第２の樹脂層７を形成したが、図４に示す半導体装置では、第２の樹脂層７は、さらに、第１の樹脂層６の開口側端面をも覆うように形成されている。 Next, another example 3 of the semiconductor device in this embodiment will be described with reference to the drawings.
FIG. 4 is a view showing a cross section of another example 3 of the semiconductor device according to the present embodiment. In the semiconductor device shown in FIG. 3, the second resin layer 7 is formed on the entire surface of the first resin layer (solder resist) 6 opposite to the wiring substrate 1 side. However, in the semiconductor device shown in FIG. The second resin layer 7 is further formed so as to cover the opening side end face of the first resin layer 6.

このように第１の樹脂層６の端面下と配線基板１との接着部を第１の樹脂層よりも柔らかい材質、あるいは延性を有するとともに、第１の樹脂層６よりも破断時の応力値が小さい材質の樹脂で被覆することにより、第１の樹脂層６と配線基板１との剥離を抑えることができる。   As described above, the bonding portion between the end surface of the first resin layer 6 and the wiring substrate 1 has a softer material than the first resin layer, or has ductility, and has a stress value at the time of fracture as compared with the first resin layer 6. By covering with a resin of a small material, peeling between the first resin layer 6 and the wiring board 1 can be suppressed.

続いて、本実施の形態における半導体装置の他の例４について、図面を交えて説明する。
図５は本実施の形態における半導体装置の他の例４の断面を示す図である。図１〜４に示す半導体装置では、半導体素子２の外形周辺の封止樹脂５の端部５ａ〜５ｄの直下に第２の樹脂層７を形成したが、図５に示す半導体装置では、第２の樹脂層７は、封止樹脂５の端部上を被覆するように形成されている。 Next, another example 4 of the semiconductor device in this embodiment will be described with reference to the drawings.
FIG. 5 is a view showing a cross section of another example 4 of the semiconductor device according to the present embodiment. In the semiconductor device shown in FIGS. 1 to 4, the second resin layer 7 is formed immediately below the end portions 5 a to 5 d of the sealing resin 5 around the outer shape of the semiconductor element 2. In the semiconductor device shown in FIG. The second resin layer 7 is formed so as to cover the end portion of the sealing resin 5.

この図５に示す半導体装置の製造方法の一例について説明する。
まず、主面上に第１の樹脂層（ソルダーレジスト）６が設けられた配線基板１の素子搭載部に、半導体素子２の外形と相似形で平面形状（シート状）の封止樹脂材を貼り付ける。この封止樹脂材は常温で固体の熱硬化性樹脂である。 An example of a method for manufacturing the semiconductor device shown in FIG. 5 will be described.
First, a planar (sheet-like) sealing resin material similar to the outer shape of the semiconductor element 2 is applied to the element mounting portion of the wiring board 1 provided with the first resin layer (solder resist) 6 on the main surface. paste. This sealing resin material is a thermosetting resin that is solid at room temperature.

次に、半導体素子２を、突起電極４が形成されている面を配線基板１の主面側に向けて配置する。そして、封止樹脂材を間に挟み、加熱しながら半導体素子２を配線基板１へ押し付けて熱圧着する。このとき、封止樹脂材は加熱溶融され軟化する。軟化した封止樹脂材は半導体素子２の外側に押し広げられ、配線基板１と半導体素子２との間を埋め合わせる。さらに、軟化した封止樹脂材は、半導体素子２の外形からはみ出す。   Next, the semiconductor element 2 is arranged with the surface on which the protruding electrode 4 is formed facing the main surface side of the wiring substrate 1. Then, the semiconductor resin 2 is pressed against the wiring board 1 while being heated and sandwiched between the sealing resin materials and thermocompression bonded. At this time, the sealing resin material is heated and melted and softened. The softened sealing resin material is spread to the outside of the semiconductor element 2 to make up between the wiring substrate 1 and the semiconductor element 2. Further, the softened sealing resin material protrudes from the outer shape of the semiconductor element 2.

次に、パッケージの温度が徐々に下げられ、封止樹脂材は硬化して封止樹脂５となる。また、この封止樹脂材の硬化反応に伴う大きな収縮力により、配線基板１の第１の基板電極３と突起電極４との接続が行われる。   Next, the temperature of the package is gradually lowered, and the sealing resin material is cured to become the sealing resin 5. Further, the first substrate electrode 3 and the protruding electrode 4 of the wiring substrate 1 are connected by a large contractive force accompanying the curing reaction of the sealing resin material.

次に、半導体素子２の外形の外側にはみ出している封止樹脂５の端面の配線基板１側の各端部を被覆するように第２の樹脂層７を形成する。そして、この第２の樹脂層７の形成後、配線基板１の裏面側に形成されている第２の基板電極８上にハンダボール９を形成する。   Next, a second resin layer 7 is formed so as to cover each end portion of the end surface of the sealing resin 5 protruding outside the outer shape of the semiconductor element 2 on the wiring board 1 side. After the formation of the second resin layer 7, solder balls 9 are formed on the second substrate electrodes 8 formed on the back surface side of the wiring substrate 1.

このように第１の樹脂層よりも柔らかい材質、あるいは延性を有するとともに、第１の樹脂層６よりも破断時の応力値が小さい材質の第２の樹脂層７によって封止樹脂５の端部上を被覆することで、封止樹脂５と第１の樹脂層６との接合界面に応力が集中するのを防ぐことができる。さらに、封止樹脂５および第１の樹脂層６の変形を拘束して、封止樹脂５と第１の樹脂層６との接合界面付近に亀裂が生じるのを防止し、かつ亀裂が開いていくのを抑制することができる。したがって、配線基板１の表面に形成されている第１の樹脂層（ソルダーレジスト）６のクラック損傷や、配線基板１の基材のクラック損傷、導体配線の断線という不良の発生を抑えることができる。   As described above, the end portion of the sealing resin 5 is formed by the second resin layer 7 having a material softer than the first resin layer or having a ductility and a stress value at breakage smaller than that of the first resin layer 6. By covering the top, it is possible to prevent stress from concentrating on the bonding interface between the sealing resin 5 and the first resin layer 6. Further, the deformation of the sealing resin 5 and the first resin layer 6 is restrained to prevent a crack from occurring near the joint interface between the sealing resin 5 and the first resin layer 6 and the crack is opened. Can be suppressed. Therefore, it is possible to suppress the occurrence of defects such as crack damage of the first resin layer (solder resist) 6 formed on the surface of the wiring board 1, crack damage of the base material of the wiring board 1, and disconnection of the conductor wiring. .

続いて、第２の樹脂層７の材質について説明する。まず、第２の樹脂層７の材質が、第１の樹脂層（ソルダーレジスト）６よりも剛性率が低く、２ＧＰａ以下である場合について説明する。   Subsequently, the material of the second resin layer 7 will be described. First, the case where the material of the second resin layer 7 has a lower rigidity than that of the first resin layer (solder resist) 6 and is 2 GPa or less will be described.

図６に、第１の樹脂層６よりも剛性率が低く、２ＧＰａ以下である第２の樹脂層７の機械特性（「応力−歪み特性」）を示す。図６において、Ａは第１の樹脂層６の機械特性を表すグラフ、Ｂは第２の樹脂層７の機械特性を表すグラフである。また、横軸は歪み変位、縦軸は応力値である。また、「×」は破断したことを表している。   FIG. 6 shows the mechanical characteristics (“stress-strain characteristics”) of the second resin layer 7 which has a lower rigidity than the first resin layer 6 and is 2 GPa or less. In FIG. 6, A is a graph representing the mechanical characteristics of the first resin layer 6, and B is a graph representing the mechanical characteristics of the second resin layer 7. Further, the horizontal axis is the strain displacement, and the vertical axis is the stress value. In addition, “x” represents that the fracture occurred.

応力−歪み特性において、グラフの傾きはヤング率（Ｅ）を表す。ヤング率（Ｅ）と剛性率（Ｇ）は比例関係にあり、図６に示すように、第２の樹脂層７は第１の樹脂層６よりも剛性率が小さい。一般に、剛性率の大小は、発生する応力と同じ傾向となっており、ヤング率（剛性率）が小さいほど、同じ変形・歪みを起こしたときに発生する応力が小さい、すなわち“柔らかい“ということになる。   In the stress-strain characteristics, the slope of the graph represents Young's modulus (E). The Young's modulus (E) and the rigidity modulus (G) are in a proportional relationship, and the second resin layer 7 has a rigidity smaller than that of the first resin layer 6 as shown in FIG. In general, the magnitude of the rigidity is the same as the stress generated, and the smaller the Young's modulus (rigidity), the smaller the stress generated when the same deformation / strain occurs, that is, "soft" become.

したがって、第２の樹脂層７として、第１の樹脂層６よりも剛性率が低く、２ＧＰａ以下の柔らかい材質のものを用いることで、封止樹脂材の硬化収縮により歪みが生じたり、封止樹脂５と配線基板１および第１の樹脂層（ソルダーレジスト）６との熱膨張のミスマッチや、封止樹脂５の熱収縮により歪みが生じときに、その歪により発生する応力を第２の樹脂層７にて抑えることができる。つまり、封止樹脂５に発生する応力が、第１の樹脂層６に及ばないようにすることができる。   Therefore, the second resin layer 7 is made of a soft material having a rigidity lower than that of the first resin layer 6 and having a softness of 2 GPa or less. When distortion occurs due to thermal expansion mismatch between the resin 5, the wiring substrate 1, and the first resin layer (solder resist) 6 or due to thermal contraction of the sealing resin 5, the stress generated by the distortion is reduced to the second resin. It can be suppressed by the layer 7. That is, the stress generated in the sealing resin 5 can be prevented from reaching the first resin layer 6.

続いて、第２の樹脂層７の材質が、第１の樹脂層（ソルダーレジスト）６よりも破断歪みが大きく、３％以上である場合について説明する。図７に、第１の樹脂層６よりも破断歪みが大きく、３％以上である第２の樹脂層７の機械特性（「応力−歪み特性」）を示す。   Subsequently, the case where the material of the second resin layer 7 has a fracture strain larger than that of the first resin layer (solder resist) 6 and is 3% or more will be described. FIG. 7 shows the mechanical characteristics (“stress-strain characteristics”) of the second resin layer 7 which has a breaking strain larger than that of the first resin layer 6 and is 3% or more.

図７において、Ａは第１の樹脂層６の機械特性を表すグラフ、Ｃは第２の樹脂層７の機械特性を表すグラフである。また、横軸は歪み変位、縦軸は応力値である。また、「×」は破断したことを表している。   In FIG. 7, A is a graph representing the mechanical properties of the first resin layer 6, and C is a graph representing the mechanical properties of the second resin layer 7. Further, the horizontal axis is the strain displacement, and the vertical axis is the stress value. In addition, “x” represents that the fracture occurred.

一般に、応力−歪み特性を表すグラフが直線形状に近く、延び（水平部）が少ない材質のものは、ある応力で脆性的に壊れ、クラックが生じることになる。図７に示すように、第１、２の樹脂層６、７は同じ剛性で、かつ限界応力（強度）も同じであるが、第１の樹脂層６のグラフＡは延び（水平部）が少なく、限界応力で脆性的に壊れる。これに対して第２の樹脂層７のグラフＣは限界応力での延び（水平部）が大きく、破断時の歪み（“破断歪み”）が第１の樹脂層６よりも大きい。すなわち、第２の樹脂層７は延性を有している。   In general, a material having a stress-strain characteristic graph that is close to a linear shape and has a small extension (horizontal portion) breaks brittlely with a certain stress, resulting in a crack. As shown in FIG. 7, the first and second resin layers 6 and 7 have the same rigidity and the same limit stress (strength), but the graph A of the first resin layer 6 extends (horizontal portion). Less brittle at critical stress. On the other hand, in the graph C of the second resin layer 7, the elongation (horizontal portion) at the limit stress is large, and the strain at break (“break strain”) is larger than that of the first resin layer 6. That is, the second resin layer 7 has ductility.

このように、第２の樹脂層７として、第１の樹脂層６よりも破断歪みが大きく、３％以上の延性を有する材質のものを用いることで、なかなか第２の樹脂層７自身は破断しないことになる。ただし、グラフＣに示す材質の第２の樹脂層７は限界応力が高いため、その応力が隣接する第１の樹脂層６にもかかる懸念は残る。   As described above, the second resin layer 7 itself is easily broken by using a material having a fracture strain larger than that of the first resin layer 6 and having a ductility of 3% or more. Will not. However, since the second resin layer 7 made of the material shown in the graph C has a high limit stress, there remains a concern that the stress is applied to the adjacent first resin layer 6.

そこで、第２の樹脂層７として延性を有する材質のものを用いる場合には、第１の樹脂層６よりも破断歪みが大きく、３％以上であることに加えて、さらに、第１の樹脂層６よりも破断時の応力値（限界応力）が小さいものを用いる。図７において、Ｄはそのような材質の第２の樹脂層７の機械特性を表すグラフである。この場合、隣接する第１の樹脂層６へかかる応力が少なくなり、配線基板１の表面に形成されている第１の樹脂層（ソルダーレジスト）６のクラック損傷や、配線基板１の基材のクラック損傷、導体配線の断線という不良を防止することができる。   Therefore, when a material having ductility is used as the second resin layer 7, the fracture strain is larger than that of the first resin layer 6 and is not less than 3%. A layer having a smaller stress value (limit stress) at break than the layer 6 is used. In FIG. 7, D is a graph showing the mechanical characteristics of the second resin layer 7 of such a material. In this case, the stress applied to the adjacent first resin layer 6 is reduced, cracking of the first resin layer (solder resist) 6 formed on the surface of the wiring board 1, and the base material of the wiring board 1 Defects such as crack damage and disconnection of conductor wiring can be prevented.

なお、第２の樹脂層７として、第１の樹脂層（ソルダーレジスト）６よりも柔らかい材質、あるいは延性を有するとともに、第１の樹脂層６よりも破断時の応力値が小さい材質であって、且つ封止樹脂５よりも硬化収縮が小さい材質の樹脂を用いるのが好適である。収縮歪み量が小さくなることによって、隣接する第１の樹脂層６へ影響する応力も低減でき、第１の樹脂層６のクラック等の不良を防止する効果がさらに大きくなる。   The second resin layer 7 is a softer material than the first resin layer (solder resist) 6 or a material having ductility and a smaller stress value at break than the first resin layer 6. In addition, it is preferable to use a resin of a material whose curing shrinkage is smaller than that of the sealing resin 5. By reducing the amount of shrinkage strain, the stress affecting the adjacent first resin layer 6 can be reduced, and the effect of preventing defects such as cracks in the first resin layer 6 is further increased.

本発明にかかる半導体装置は、良好な接続信頼性を保ちつつ、ソルダーレジストのクラック故障のない半導体装置を提供でき、ＢＧＡ／ＣＳＰなどのフリップチップ実装タイプの半導体装置に有用である。   INDUSTRIAL APPLICABILITY The semiconductor device according to the present invention can provide a semiconductor device that does not have a solder resist crack failure while maintaining good connection reliability, and is useful for flip-chip mounting type semiconductor devices such as BGA / CSP.

（ａ）は本発明の実施の形態における半導体装置の平面図、（ｂ）はその断面図(A) is a top view of the semiconductor device in embodiment of this invention, (b) is the sectional drawing. 本発明の実施の形態における半導体装置の他の例１の断面図Sectional drawing of the other example 1 of the semiconductor device in embodiment of this invention 本発明の実施の形態における半導体装置の他の例２の断面図Sectional drawing of the other example 2 of the semiconductor device in embodiment of this invention 本発明の実施の形態における半導体装置の他の例３の断面図Sectional drawing of the other example 3 of the semiconductor device in embodiment of this invention 本発明の実施の形態における半導体装置の他の例４の断面図Sectional drawing of the other example 4 of the semiconductor device in embodiment of this invention 本発明の実施の形態における半導体装置に使用する第２の樹脂層の応力−歪み特性を示す図The figure which shows the stress-strain characteristic of the 2nd resin layer used for the semiconductor device in embodiment of this invention 本発明の実施の形態における半導体装置に使用する第２の樹脂層の応力−歪み特性を示す図The figure which shows the stress-strain characteristic of the 2nd resin layer used for the semiconductor device in embodiment of this invention 従来の半導体装置の断面図Sectional view of a conventional semiconductor device

符号の説明Explanation of symbols

１ 配線基板
２ 半導体素子
３ 第１の基板電極
４ 突起電極
５ 封止樹脂
５ａ〜５ｄ 封止樹脂の端面の配線基板側の端部
６ 第１の樹脂層
７ 第２の樹脂層
８ 第２の基板電極
９ ハンダボール
１０ 配線基板
１１ 半導体素子
１２ 基板電極
１３ 突起電極
１４ 封止樹脂
１５ ソルダーレジスト
１６ 基板電極
１７ ハンダボール
１８ 成型封止材
１９ クラック DESCRIPTION OF SYMBOLS 1 Wiring board 2 Semiconductor element 3 1st board | substrate electrode 4 Protruding electrode 5 Sealing resin 5a-5d End part by the side of a wiring board of the end surface of sealing resin 6 1st resin layer 7 2nd resin layer 8 2nd Substrate electrode 9 Solder ball 10 Wiring substrate 11 Semiconductor element 12 Substrate electrode 13 Protruding electrode 14 Sealing resin 15 Solder resist 16 Substrate electrode 17 Solder ball 18 Molded sealing material 19 Crack

Claims (15)

配線基板と、
前記配線基板に実装された半導体素子と、
前記配線基板上の前記半導体素子が実装された領域を開口して形成された第１の樹脂層と、
前記配線基板と前記半導体素子とを接合する封止樹脂と、
前記封止樹脂の端面の前記配線基板側の端部と前記第１の樹脂層との間に形成された第２の樹脂層と、
を備え、前記第２の樹脂層は、前記第１の樹脂層よりも柔らかい材質、あるいは延性を有するとともに、前記第１の樹脂層よりも破断時の応力値が小さい材質であることを特徴とする半導体装置。 A wiring board;
A semiconductor element mounted on the wiring board;
A first resin layer formed by opening a region where the semiconductor element is mounted on the wiring board;
A sealing resin for bonding the wiring board and the semiconductor element;
A second resin layer formed between the end portion of the end surface of the sealing resin on the wiring board side and the first resin layer;
The second resin layer is made of a material softer than the first resin layer or a material having a ductility and a stress value at breakage smaller than that of the first resin layer. Semiconductor device. 請求項１記載の半導体装置であって、前記第２の樹脂層は、さらに、前記第１の樹脂層の開口側端面を覆うように形成されていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the second resin layer is further formed so as to cover an opening-side end surface of the first resin layer. 請求項１記載の半導体装置であって、前記第２の樹脂層は、前記第１の樹脂層の前記配線基板側とは反対側の全面に形成されていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the second resin layer is formed on the entire surface of the first resin layer opposite to the wiring substrate side. 請求項３記載の半導体装置であって、前記第２の樹脂層は、さらに、前記第１の樹脂層の開口側端面を覆うように形成されていることを特徴とする半導体装置。   4. The semiconductor device according to claim 3, wherein the second resin layer is further formed so as to cover an opening side end surface of the first resin layer. 配線基板と、
前記配線基板に実装された半導体素子と、
前記配線基板上の前記半導体素子が実装された領域を開口して形成された第１の樹脂層と、
前記配線基板と前記半導体素子とを接合する封止樹脂と、
前記封止樹脂の端面の前記配線基板側の端部上を被覆するように形成された第２の樹脂層と、
を備え、前記第２の樹脂層は、前記第１の樹脂層よりも柔らかい材質、あるいは延性を有するとともに、前記第１の樹脂層よりも破断時の応力値が小さい材質であることを特徴とする半導体装置。 A wiring board;
A semiconductor element mounted on the wiring board;
A first resin layer formed by opening a region where the semiconductor element is mounted on the wiring board;
A sealing resin for bonding the wiring board and the semiconductor element;
A second resin layer formed so as to cover an end portion of the end surface of the sealing resin on the wiring board side;
The second resin layer is made of a material softer than the first resin layer or a material having a ductility and a stress value at breakage smaller than that of the first resin layer. Semiconductor device. 前記第２の樹脂層は、さらに、前記封止樹脂よりも硬化収縮が少ない材質であることを特徴とする請求項１ないし５のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the second resin layer is further made of a material that has less curing shrinkage than the sealing resin. 前記第２の樹脂層は、前記第１の樹脂層よりも剛性率が低く、２ＧＰａ以下であることを特徴とする請求項１ないし６のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the second resin layer has a rigidity lower than that of the first resin layer and is 2 GPa or less. 前記第２の樹脂層は、前記第１の樹脂層よりも破断歪みが大きく、３％以上であり、且つ前記第１の樹脂層よりも破断時の応力値が小さいことを特徴とする請求項１ないし６のいずれかに記載の半導体装置。   The second resin layer has a larger strain at break than the first resin layer and is 3% or more, and has a smaller stress value at break than the first resin layer. The semiconductor device according to any one of 1 to 6. 前記第１の樹脂層はソルダーレジストであることを特徴とする請求項１ないし８のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the first resin layer is a solder resist. 前記第２の樹脂層は、前記第１の樹脂層とは異なる材料からなるソルダーレジストであることを特徴とする請求項９記載の半導体装置。   The semiconductor device according to claim 9, wherein the second resin layer is a solder resist made of a material different from that of the first resin layer. 前記第２の樹脂層は、液状の樹脂材が硬化されたものであることを特徴とする請求項１ないし１０のいずれかに記載の半導体装置。   11. The semiconductor device according to claim 1, wherein the second resin layer is formed by curing a liquid resin material. 前記第２の樹脂層は、常温で固体のシート状の樹脂材が加熱溶融硬化されたものであることを特徴とする請求項１ないし１０のいずれかに記載の半導体装置。   11. The semiconductor device according to claim 1, wherein the second resin layer is obtained by heat-melting and curing a sheet-like resin material that is solid at room temperature. 前記封止樹脂は、液状の樹脂材が硬化されたものであることを特徴とする請求項１ないし１２のいずれかに記載の半導体装置。   13. The semiconductor device according to claim 1, wherein the sealing resin is obtained by curing a liquid resin material. 前記封止樹脂は、常温で固体のシート状の樹脂材が加熱溶融硬化されたものであることを特徴とする請求項１ないし１２のいずれかに記載の半導体装置。   13. The semiconductor device according to claim 1, wherein the sealing resin is obtained by heating and melting and curing a resin material that is solid at room temperature. 前記封止樹脂は、導電性の粒子を含むことを特徴とする請求項１ないし１４のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the sealing resin includes conductive particles.
JP2007013206A 2007-01-24 2007-01-24 Semiconductor device Pending JP2008181984A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007013206A JP2008181984A (en) 2007-01-24 2007-01-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007013206A JP2008181984A (en) 2007-01-24 2007-01-24 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2008181984A true JP2008181984A (en) 2008-08-07

Family

ID=39725661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007013206A Pending JP2008181984A (en) 2007-01-24 2007-01-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2008181984A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210827A (en) * 2007-02-23 2008-09-11 Nec Electronics Corp Semiconductor device and wiring board, and their manufacturing process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210827A (en) * 2007-02-23 2008-09-11 Nec Electronics Corp Semiconductor device and wiring board, and their manufacturing process

Similar Documents

Publication Publication Date Title
US10490515B2 (en) Semiconductor substrate having stress-absorbing surface layer
TW390004B (en) Device for storing semiconductor chip and method for making the same
JP2007208082A (en) Method of manufacturing semiconductor device
JP4343177B2 (en) Semiconductor device
KR20150055605A (en) Stud bump structure for semiconductor package assemblies
JPWO2008136419A1 (en) Semiconductor device, manufacturing method, and repair method
JP2009130362A (en) Low-profile semiconductor assembly
US7239027B2 (en) Bonding structure of device packaging
JP5218009B2 (en) Semiconductor device
JP2008042104A (en) Electronic device, and its manufacturing method
JP2006245076A (en) Semiconductor device
JP5444584B2 (en) Semiconductor device and manufacturing method thereof
TW201241978A (en) Flip chip device
JP2008181984A (en) Semiconductor device
JP2007103614A (en) Semiconductor device and manufacturing method thereof
JP5005718B2 (en) Semiconductor package structure with protective bar
JP4542842B2 (en) Interelectrode connection structure
TWI461125B (en) Assembly structure and assembly method
JP2005302901A (en) Semiconductor device and its manufacturing method
JP5292772B2 (en) Electronic component and manufacturing method thereof
JP2011258835A (en) Mounting structure, electronic component, circuit board, board assembly, electronic equipment, and stress relaxation member
JP5000621B2 (en) Semiconductor device
JP4688443B2 (en) Manufacturing method of semiconductor device
JP6723389B2 (en) Packaging structure with solder balls and method of manufacturing packaging structure
KR102177853B1 (en) Method for Soldering on Flexible Substrate

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430