JP2008180816A - Display device using organic light emitting element, and method for driving display device using organic light emitting element - Google Patents
Display device using organic light emitting element, and method for driving display device using organic light emitting element Download PDFInfo
- Publication number
- JP2008180816A JP2008180816A JP2007013147A JP2007013147A JP2008180816A JP 2008180816 A JP2008180816 A JP 2008180816A JP 2007013147 A JP2007013147 A JP 2007013147A JP 2007013147 A JP2007013147 A JP 2007013147A JP 2008180816 A JP2008180816 A JP 2008180816A
- Authority
- JP
- Japan
- Prior art keywords
- current
- precharge
- gradation
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 141
- 238000004364 calculation method Methods 0.000 claims description 16
- 238000002156 mixing Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005259 measurement Methods 0.000 abstract description 7
- 230000008859 change Effects 0.000 description 330
- 238000010586 diagram Methods 0.000 description 85
- 230000007423 decrease Effects 0.000 description 49
- 238000012546 transfer Methods 0.000 description 48
- 238000012937 correction Methods 0.000 description 47
- 238000006243 chemical reaction Methods 0.000 description 44
- 238000003860 storage Methods 0.000 description 41
- 230000006870 function Effects 0.000 description 39
- 239000003086 colorant Substances 0.000 description 25
- 238000012545 processing Methods 0.000 description 23
- 230000008901 benefit Effects 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 19
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- 238000009826 distribution Methods 0.000 description 16
- 230000005540 biological transmission Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- 239000000203 mixture Substances 0.000 description 13
- 230000006866 deterioration Effects 0.000 description 12
- 230000003503 early effect Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 230000006641 stabilisation Effects 0.000 description 12
- 238000011105 stabilization Methods 0.000 description 12
- 230000003247 decreasing effect Effects 0.000 description 11
- 238000013461 design Methods 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 9
- 230000009467 reduction Effects 0.000 description 9
- 239000012044 organic layer Substances 0.000 description 8
- 230000032677 cell aging Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000004904 shortening Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 230000032683 aging Effects 0.000 description 5
- 239000006185 dispersion Substances 0.000 description 5
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000008439 repair process Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- -1 gallium arsenide compound Chemical class 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003760 hair shine Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 229910001148 Al-Li alloy Inorganic materials 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- 208000013586 Complex regional pain syndrome type 1 Diseases 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- JFBZPFYRPYOZCQ-UHFFFAOYSA-N [Li].[Al] Chemical compound [Li].[Al] JFBZPFYRPYOZCQ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011195 cermet Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000012769 display material Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002431 foraging effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012966 insertion method Methods 0.000 description 1
- 239000001989 lithium alloy Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000037230 mobility Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
本発明は、有機電界発光素子など、電流量により階調表示を行う表示装置に用いる電流出力を行う、有機発光素子を用いた表示装置、および有機発光素子を用いた表示装置の駆動方法に関する。 The present invention relates to a display device using an organic light emitting element that outputs current used in a display device that performs gradation display according to an amount of current, such as an organic electroluminescent element, and a driving method of a display device using an organic light emitting element.
有機発光素子は、自発光素子であるため、液晶表示装置で必要とされるバックライトが不要であり、視野角が広いなどの利点から、次世代表示装置として期待されている。 Since the organic light emitting element is a self light emitting element, a backlight required for a liquid crystal display device is unnecessary, and it is expected as a next generation display device from the advantages such as a wide viewing angle.
一般的な有機発光素子の素子構造の断面図を図4に示す。有機層42が陰極41及び陽極43により挟まれた構成となっている。これに直流電源44を接続すると、陽極43から正孔が、陰極41から電子が有機層42に注入される。注入された正孔及び電子は有機層42内を電源44により形成された電界により対極に移動する。移動途中において電子と正孔が有機層42内で再結合し、励起子を生成する。励起子のエネルギーが失活する過程において発光が観測される。発光色は励起子の持つエネルギーにより異なり、およそ有機層42の持つエネルギーバンドギャップの値に対応したエネルギーの波長を持つ光となる。
A cross-sectional view of a device structure of a general organic light emitting device is shown in FIG. The
有機層内で発生した光を外部に取り出すため、電極のうち少なくとも一方は可視光領域で透明な材料が用いられる。陰極には、有機層への電子注入を容易にするため仕事関数の低い材料が用いられる。例えば、アルミニウム、マグネシウム、カルシウムなどである。耐久性、さらなる低仕事関数化のためにこれらの合金や、アルミリチウム合金といった材料が用いられることがある。 In order to extract light generated in the organic layer to the outside, at least one of the electrodes is made of a transparent material in the visible light region. For the cathode, a material having a low work function is used to facilitate injection of electrons into the organic layer. For example, aluminum, magnesium, calcium and the like. These alloys and materials such as aluminum lithium alloys may be used for durability and further lower work function.
一方陽極は正孔注入の容易性からイオン化ポテンシャルの大きいものを用いる。また陰極が透明性を持たないため、こちらの電極に透明性材料を用いることが多い。そのため一般的には、ITO(Indium Tin Oxide)、金、インジウム亜鉛酸化物(IZO)などが用いられる。 On the other hand, an anode having a high ionization potential is used because of the ease of hole injection. Further, since the cathode does not have transparency, a transparent material is often used for this electrode. Therefore, generally, ITO (Indium Tin Oxide), gold, indium zinc oxide (IZO), or the like is used.
近年では低分子材料を用いた有機発光素子において、発光効率を高めるため、有機層42を複数の層で構成することがある。これにより、各層で、キャリア注入、発光領域へのキャリア移動、所望の波長を持つ光の発光の機能を分担することが可能となり、それぞれに効率のよい材料を用いることで、より効率の高い有機発光素子を作成することが可能となる。
In recent years, in an organic light emitting device using a low molecular material, the
このようにして形成された有機発光素子は、図5(a)に示すように輝度は電流に対して比例し、図5(b)に示すように電圧に対しては非線形な関係となる。それゆえ階調制御を行うには、電流値により制御を行う方がよい。 The organic light emitting device thus formed has a luminance proportional to the current as shown in FIG. 5A and a non-linear relationship with the voltage as shown in FIG. 5B. Therefore, in order to perform gradation control, it is better to perform control based on the current value.
アクティブマトリクス型の場合、電圧駆動方式と電流駆動方式の2通りがある。 In the case of the active matrix type, there are two types, a voltage driving method and a current driving method.
電圧駆動方式は電圧出力型のソースドライバを用い、画素内部において電圧を電流に変換し、変換した電流を有機発光素子に供給する方法である。 The voltage driving method uses a voltage output type source driver, converts a voltage into a current inside a pixel, and supplies the converted current to an organic light emitting element.
この方法では画素毎に設けられたトランジスタにより電圧電流変換を行うことから、このトランジスタの特性ばらつきに応じて、出力電流にばらつきが発生し、輝度むらが生じる問題がある。 In this method, since voltage-current conversion is performed by a transistor provided for each pixel, there is a problem in that output current varies depending on variation in characteristics of the transistor, and luminance unevenness occurs.
電流駆動方式は電流出力型のソースドライバを用い、画素内部では1水平走査期間出力された電流値を保持する機能のみを持たせ、ソースドライバと同じ電流値を有機発光素子に供給する方法である。 The current driving method uses a current output type source driver, has only a function of holding the current value output for one horizontal scanning period inside the pixel, and supplies the same current value as the source driver to the organic light emitting element. .
電流駆動方式の例を図6に示す。図6の方式は画素回路にカレントコピア方式を用いたものである。 An example of the current driving method is shown in FIG. The system in FIG. 6 uses a current copier system for the pixel circuit.
図7に図6の画素67の動作時の回路を示す。
FIG. 7 shows a circuit during operation of the
画素が選択されたときには図7(a)に示すようにその行のゲート信号線61aはスイッチを導通状態とするように、61bは非導通状態となるようにゲートドライバ35から信号が出力される。このときの画素回路の様子を図7(a)に示す。このときソースドライバ36に引き込まれる電流であるソース信号線60に流れる電流は点線71で示した経路を流れる。よってトランジスタ62にはソース信号線60に流れる電流と同一電流が流れる。すると節点72の電位はトランジスタ62の電流電圧特性に応じた電位となる。
When a pixel is selected, as shown in FIG. 7A, a signal is output from the
次に非選択状態となるとゲート信号線61により図7(b)に示すような回路となる。EL電源線64から有機発光素子63に73で示す点線の経路で電流が流れる。この電流は節点72の電位とトランジスタ62の電流電圧特性により決まる。
Next, in a non-selected state, a circuit as shown in FIG. A current flows from the EL
図7(a)と(b)において節点72の電位は変化しない。従って同一トランジスタ62に流れるドレイン電流は図7(a)と(b)において同一となる。これによりソース信号線60に流れる電流値と同じ値の電流が有機発光素子63に流れる。トランジスタ62の電流電圧特性にばらつきがあっても原理上電流71と73の値には影響がなく、トランジスタの特性ばらつきの影響のない均一な表示を実現できる。
7A and 7B, the potential of the
従って、均一な表示を得るためには電流駆動方式を用いる必要があり、そのためにはソースドライバ36は電流出力型のドライバICでなければならない。
Therefore, in order to obtain a uniform display, it is necessary to use a current driving method. For this purpose, the
階調に応じた電流値を出力する電流ドライバICの出力段の例を図10に示す。表示階調データ54に対し、デジタルアナログ変換部106によりアナログの電流出力を104より行う。アナログデジタル変換部は、複数個(少なくとも階調データ54のビット数)の階調表示用電流源103とスイッチ108及び、1つあたりの階調表示用電流源103が流す電流値を規定する共通ゲート線107から構成される。
An example of the output stage of the current driver IC that outputs a current value corresponding to the gradation is shown in FIG. An analog current output is performed from 104 to the
図10では3ビットの入力105に対しアナログ電流を出力する。ビットの重みに応じた数の電流源103を電流出力104に接続するかをスイッチ108により選択することで、例えばデータ1の場合は、電流源103が1つ分の電流、データ7の場合は7つ分の電流といったように階調に応じた電流が出力できる。この構成をドライバの出力数に応じた数だけ106を並べることで電流出力型ドライバが実現可能である。トランジスタ103の温度特性を補償するため共通ゲート線107の電圧は分配用ミラートランジスタ102により決められる。トランジスタ102と電流源群103はカレントミラー構成となり、基準電流89の値に応じて1階調あたりの電流が決められる。この構成により、階調により出力電流が変化し、かつ1階調あたりの電流は基準電流により決まる。
In FIG. 10, an analog current is output to the 3-bit input 105. For example, in the case of
有機発光素子を用いた表示装置の例を図21から図23にしめす。図21はテレビ(の斜視図(図21(a)およびその構成ブロック(図21(b))、図22はデジタルカメラもしくはデジタルビデオカメラ、図23は携帯情報端末を示している。有機発光素子は応答速度が速いため動画を表示する機会の多いこれらの表示装置にふさわしい表示パネルである(たとえば、特許文献1参照)。 Examples of display devices using organic light emitting elements are shown in FIGS. FIG. 21 is a perspective view of a television (FIG. 21A and its structural block (FIG. 21B), FIG. 22 shows a digital camera or digital video camera, and FIG. 23 shows a portable information terminal. Is a display panel suitable for these display devices having many opportunities to display moving images because of its high response speed (see, for example, Patent Document 1).
図10に示すような電流ドライバでは、同一サイズのトランジスタ103を(階調数−1)個だけ並べ、入力データに対し、出力につながるトランジスタ103の個数を変化させることで電流出力を行っている。そのため、階調と出力電流は比例関係となる。これをそのまま出力すると、人間の視覚特性から全体に白っぽく見える(低階調側が白っぽくなる)。
In the current driver as shown in FIG. 10, the number of
一般的なディスプレイの駆動装置では各階調に応じた出力にガンマ補正をかけて出力される。液晶ディスプレイの場合では、電圧駆動であるため、各階調に対応した電圧値が必要である。(電圧の場合には電流のように階調分の足し算により表現することは不可能であるため、階調ごとに電圧が必要)そのため、各階調電圧の段階で、ガンマ補正に対応した電圧出力となるような電圧値に調整して出力されているため、6ビットドライバであってもガンマ補正済みであり、十分に階調表示が可能である。 In a general display driver, an output corresponding to each gradation is subjected to gamma correction and output. In the case of a liquid crystal display, since it is voltage driven, a voltage value corresponding to each gradation is required. (In the case of voltage, it is impossible to express by the addition of gradations like current, so voltage is required for each gradation.) Therefore, voltage output corresponding to gamma correction at each gradation voltage stage Therefore, even if it is a 6-bit driver, gamma correction has been completed, and gradation display can be sufficiently performed.
一方電流ドライバでは同じ6ビットでもガンマ補正がかかっていないため、低階調部での刻みを細かくするためには、6ビットよりも細かな階調出力が要求される。これをフレーム間引き(FRC)で行うとすると最低でも4フレーム間でのフレーム間引きが必要となり、有機発光素子の応答速度が速いこともありフリッカが発生する。そのため、細かな階調表現をFRCなしで行う必要があり、例えば8ビット化する必要がある。 On the other hand, since the current driver does not perform gamma correction even for the same 6 bits, a gradation output finer than 6 bits is required in order to make the step in the low gradation part finer. If this is performed by frame thinning (FRC), frame thinning is required at least for four frames, and the response speed of the organic light emitting device may be high, and flicker occurs. Therefore, it is necessary to perform fine gradation expression without FRC, for example, it is necessary to make it 8 bits.
この問題は、階調と出力電流が比例する電流ドライバと、入力電流と輝度が比例する電流出力型表示素子を組み合わせた場合に特有な問題である。 This problem is a problem peculiar when a current driver in which gradation and output current are proportional to a current output type display element in which input current and luminance are proportional.
FRCによるガンマ補正をなくすために、電流ドライバの出力を6ビットから8ビットに増加させ、ガンマ処理をソースドライバ入力前に行いガンマ処理した8ビット信号をソースドライバに入力する構成が考えられる。
電流ドライバの出力を6ビットから8ビットに拡張する方法としては、トランジスタ103の個数を255個用意する方法があるが、この方法の場合、従来(63個のトランジスタ103)の方法に比べ、4倍のトランジスタ103が必要となりソースドライバの面積もこれに応じて増加する。出力段トランジスタの全チップ面積に占める割合は7割程度あることから、単純には6ビット時に比べ、約3倍の大きさとなる。コストの面において大きなインパクトがある。つまり、電流ドライバの出力ビット数を増加させると、回路規模も増大してしまうという課題があった。
As a method of expanding the output of the current driver from 6 bits to 8 bits, there is a method of preparing 255
そこで、上記の課題を考慮し、本発明は、電流ドライバの出力ビット数を増加させても、回路規模の増大をより低く抑えることができる、有機発光素子を用いた表示装置、および有機発光素子を用いた表示装置の駆動方法を提供することを目的とする。 In view of the above problems, the present invention provides a display device using an organic light-emitting element and an organic light-emitting element that can suppress an increase in circuit scale even when the number of output bits of a current driver is increased. It is an object of the present invention to provide a method for driving a display device using the above.
上記の目的を達成するために、本発明は、たとえば、有機発光素子を発光させるための電源回路と、
前記電源回路が実装された第1の回路基板と、
前記第1の回路基板と表示パネルとを接続するための第2の回路基板と、を備え、
前記第1の回路基板と前記第2の回路基板との接続部は、前記電源回路と他の回路部とで接続部が互いに独立している、有機発光素子を用いた表示装置である。
In order to achieve the above object, the present invention includes, for example, a power supply circuit for causing an organic light emitting element to emit light,
A first circuit board on which the power supply circuit is mounted;
A second circuit board for connecting the first circuit board and the display panel;
The connection part between the first circuit board and the second circuit board is a display device using an organic light emitting element in which connection parts are independent from each other in the power supply circuit and another circuit part.
本発明の、有機発光素子を用いた表示装置、および有機発光素子を用いた表示装置の駆動方法によれば、電流ドライバの出力ビット数を増加させても、回路規模の増大をより低く抑えることができる。 According to the display device using the organic light emitting element and the driving method of the display device using the organic light emitting element of the present invention, even if the number of output bits of the current driver is increased, the increase in the circuit scale is further suppressed. Can do.
以下、本発明にかかる実施の形態について図面を参照しながら説明する。 Embodiments of the present invention will be described below with reference to the drawings.
本実施の形態の電流出力型半導体回路では、追加する2ビット分に関しては、従来の6ビット分の下位側に追加する。そのためこれまでの6ビット出力に用いた階調表示用電流源103の電流値の4分の1を出力する電流源を用意し、これを3つ追加することで256階調出力を行う。図24に8ビット出力を行う電流出力段の概念図を示す。
In the current output type semiconductor circuit of the present embodiment, 2 bits to be added are added to the lower side of the conventional 6 bits. Therefore, a current source that outputs one-fourth of the current value of the gradation display
8ビット化により増加するトランジスタ数は3個であるため、上位側に追加するのに比べ回路規模の増加が小さい構成が実現可能である。 Since the number of transistors increased by 8 bits is three, it is possible to realize a configuration in which the increase in circuit scale is small compared to the case of adding to the upper side.
白表示(最高階調表示)での電流値の調整は“I”の値を調整すれば良く、この“I”の値は図8の構成の基準電流89を制御すれば変化できるため、アプリケーションに応じて制御データ88を入力することで実現する。
The current value in white display (maximum gradation display) can be adjusted by adjusting the value of “I”, and the value of “I” can be changed by controlling the reference current 89 having the configuration shown in FIG. This is realized by inputting the
図24の構成をトランジスタで実現したときの例を図25に示す。上位6ビット分のトランジスタ252は、本発明の第1の単位トランジスタに一例として対応し、下位2ビット分のトランジスタ251は、本発明の第2の単位トランジスタに一例として対応する。トランジスタ群241a、241bは、本発明の第1の電流源群に一例として対応し、トランジスタ群242a、242b、242c、242d、242e、242fは、本発明の第2の電流源群に一例として対応する。入力映像信号データD[7:0]に対して、D[0]とD[1]間、D[2]からD[7]間では、ビット毎の重みを出力に接続されるトランジスタの個数を変化することで表現し、下位2ビットと上位4ビット間の重み付けはトランジスタのチャネル幅によりきめた。トランジスタ251と252では、252の方がチャネル幅がおよそ4倍となるように設計する。ただし、チャネル幅の比と出力電流の比がぴったり一致するわけではないため、3.3倍から4倍の間でシミュレーションやTEGトランジスタ実測データを元に、トランジスタのチャネル幅の割合を決定することでより階調性の高い出力段を構成できる。
FIG. 25 shows an example in which the structure of FIG. 24 is realized by a transistor.
出力電流は各ビットに接続された電流源トランジスタの数により決まり、1つのトランジスタに流れる電流量を個数分積み重ねるような形で、出力電流を変化させる。図24及び図25の8ビット出力の場合、階調と出力電流特性は図26のようになる。(なお紙面の関係上、下位64階調のみを図示)上位6ビットのトランジスタ252により262の領域で示される電流が出力され、下位2ビットのトランジスタ251により261の領域で示される電流が出力される。262の電流はトランジスタの個数の違いにより電流値を変えているため、刻み幅のばらつきは1%以下にできる。出力電流の大部分は262の部分であるため、261の部分の電流に多少ばらつきが生じても階調のリニアリティに影響を与えない。また261の刻み幅が所定の値に比べ増減しても、4階調に1回のみ刻み幅が異なる部分がでるだけで、262と261の出力電流に対する割合を考慮すると実用上は問題ない。262の電流割合が小さくなる低階調領域では、人間の目の特性上輝度差を認識しにくく、刻み幅のばらつきは更に目立たなくなるため、問題ない。
The output current is determined by the number of current source transistors connected to each bit, and the output current is changed in such a manner that the amount of current flowing through one transistor is accumulated. In the case of 8-bit output in FIGS. 24 and 25, the gradation and output current characteristics are as shown in FIG. (Note that only the lower 64 gradations are shown due to space limitations) The current shown in the
上位6ビット分のトランジスタ252による隣接端子間の出力ばらつきは6ビットドライバのものと同一のものを用いていることから、ばらつきは2.5%以内となり、出力電流ばらつきによる縦筋は発生しないことを確認済みである。
Since the output variation between adjacent terminals by the upper 6 bits of the
一方新たに足した2ビット分のトランジスタについては、チャネル幅を単純に4分の1にしただけでは、トランジスタのチャネル面積が小さくなることから、ばらつきが増加し、2.5%を超える(隣接端子間の出力電流ばらつきはトランジスタ面積の平方根に反比例する)。 On the other hand, for the newly added 2-bit transistor, the channel area of the transistor is reduced by simply reducing the channel width to a quarter, so that the variation increases and exceeds 2.5% (adjacent The output current variation between terminals is inversely proportional to the square root of the transistor area).
図19に図25の出力段の構成における階調と隣接間電流ばらつきの関係を示す。単純に下位2ビット分のトランジスタ251のサイズを小さくした場合には、実線191及び破線192で示す階調とばらつきの関係となり、階調3以下でばらつきが2.5%を超える問題がある。単純にチャネル幅を4分の1にした場合でのばらつきと階調の関係を図14(b)に示す。階調1から3ではばらつきが2.5%を超えるため、許容できない。
FIG. 19 shows the relationship between the gray level and the adjacent current variation in the configuration of the output stage of FIG. When the size of the transistor 251 for the lower 2 bits is simply reduced, there is a relationship between the gradation indicated by the
そこで、本発明では階調1から3の出力に寄与する3つのトランジスタ251のみ(トランジスタチャネル幅)/(トランジスタチャネル長)の値を維持し、出力電流は変化させずに、チャネル幅とチャネル長を大きくしてチャネル面積を大きくすることでばらつきを低減させる。図14(a)に例を示す。この場合ではチャネル長、チャネル幅共に2倍とし、チャネル面積を4倍とすることで全ての階調でばらつきを2.5%以内とした。
Therefore, in the present invention, the value of (transistor channel width) / (transistor channel length) is maintained only for the three transistors 251 that contribute to the output of
なお本例では、理論上の数値を述べており、実際にはトランジスタ群241a及びトランジスタ群241bのチャネル幅はこの値よりも大きくなる。大きくなる方向に作成するため、出力電流のばらつきに対しマージンを持つ方向に進むため、理論値でまず計算設計し、最後に実測データに基づいて変更すればよい。
Note that in this example, theoretical values are described, and actually the channel widths of the
この方法によるチップ面積の増加は全体の7割に対し1.05倍であることから、全体としては1.04倍程度の増加となるため、増加率が少なくかつ、ばらつきが見えない表示が可能となる。また階調とばらつきの関係も図19に示す191と193の実線で示した関係となり全階調でばらつき2.5%を実現した。
Since the increase in the chip area by this method is 1.05 times of 70% of the total, the overall increase is about 1.04 times, so that the display can be displayed with little increase rate and no variation. It becomes. Also, the relationship between gradation and variation is the relationship indicated by the
更に、トランジスタ群241とトランジスタ群242のトランジスタ群はそれぞれ異なるサイズで形成されているため、シミュレーションと実測値とのずれからトランジスタ群242の電流出力に対し、トランジスタ群241の電流出力が大きくなったり、小さくなったりする。
Further, since the
トランジスタ群241の電流出力がトランジスタ群242の出力電流に対して小さくできたとしても出力が0であり、負の電流が流れるわけでもないため階調反転は起こらず、問題はない。
Even if the current output of the
一方で、トランジスタ群241の電流出力がトランジスタ群242の出力電流に対して大きくなった場合にはトランジスタ群241のトランジスタが出力に寄与する階調と寄与しない階調が隣接する階調間で階調反転が起こる可能性がある。例えば階調3と4の間や、127と128の間である。
On the other hand, when the current output of the
階調3と4の間では、図36に示すように33%の輝度差がある。出力ばらつきは図14に示すように2.5%程度であるから、仮に階調差が小さくなる方向にばらつきが発生したとしても30%の差はある。従って、シミュレーション値に比べ、実際のトランジスタ群241の電流出力が30%大きくなっても問題はない。
Between
階調127と128の間では、図33に示すように0.79%の階調差となる。階調127のうち124階調分と、階調128は同一サイズのトランジスタ242により出力されるため、ばらつきは隣接間ばらつきと同様に0.5%程度である。そのため階調差は最小で0.29%になる可能性がある。トランジスタ群241のトランジスタによる電流が大きくなっても、全体として0.29%までに抑えられればよい。トランジスタ群241のトランジスタの電流は最大でも12.3%までであれば階調反転することはない。
Between the
階調128を超える場合、例えば階調131と132間では、図37に示すように、階調差は0.75%であるが、いずれもトランジスタ群242fの電流出力を持ち、異なるのはトランジスタ群242a、トランジスタ群241a、トランジスタ群241bの3つである。トランジスタ群242fに比べ、トランジスタ群242aの電流は32分の1であり、トランジスタのばらつきによる電流値の変化は128階調以下の場合に比べ小さくなる。この場合0.08%小さくなる可能性があり、その結果トランジスタにばらつきがあったとしても0.67%の輝度差となる。127と128間に比べ輝度差が大きくなること、トランジスタ群241の電流出力の占める割合が小さくなることから少なくとも127と128間に比べてトランジスタ群241のトランジスタの電流が大きくなっても問題はない。
When the gradation exceeds 128, for example, between
トランジスタ群241のトランジスタの電流量がシミュレーション値(理論値)よりも大きくなっても階調反転が起きない範囲と、表示階調との関係を図34に示す。
FIG. 34 shows the relationship between the display gradation and the range where gradation inversion does not occur even when the current amount of the transistors in the
図34によると、最も理論値からのずれを許さないのが、127と128階調間で、この場合に12.3%である。少なくとも理論値と実際の値が12%ずれなければ、階調反転がおきずに電流出力が実現できる。 According to FIG. 34, the most deviation from the theoretical value is between 127 and 128 gradations, in this case 12.3%. If at least the theoretical value does not deviate from the actual value by 12%, current output can be realized without gradation inversion.
図24及び図25の構成における8ビットドライバにおいて、下位2ビット(トランジスタ群241で出力)と上位6ビット(トランジスタ群242で出力)のトランジスタサイズを変えたとしても、階調反転なく表示することが可能となる。 In the 8-bit driver in the configuration of FIG. 24 and FIG. 25, even if the transistor size of the lower 2 bits (output from the transistor group 241) and the upper 6 bits (output from the transistor group 242) is changed, the display is performed without gradation inversion. Is possible.
最も階調反転が起きやすいのは階調127と階調128の間であるため、この2階調間で階調反転が発生した場合でもリペアにより階調反転をなくす回路を組み込んだ電流出力段23の1出力の回路構成を図32に示す。
Since the gradation inversion is most likely to occur between the
図25の構成に比べ、128階調以上での電流増加用トランジスタ322と切り替え部321が加えられたことが特徴である。
Compared to the configuration of FIG. 25, a current increasing
切り替え部321の端子323は3つありそれぞれ、電流増加用トランジスタ322、グランド電位、電流源242fに接続されている。
The
切り替え部321では通常は、323aと323bが接続され、323cは未設続状態となっている。そのため、電流増加用トランジスタ322は電流出力には影響しない。階調反転がない場合にはこの状態で出荷する。
In the
一方で、トランジスタ群241の電流が多くなった場合に階調反転が起こった場合には、128階調以上の電流を増加させて、階調反転を防止するため、レーザーなどによって切り替え部321の接続を変更し、端子323aと323cを接続させる。
On the other hand, when gradation inversion occurs when the current of the
これにより、128階調以上の電流が増加し、階調反転を防止できる。 As a result, a current of 128 gradations or more increases, and gradation inversion can be prevented.
電流増加用トランジスタ322の電流はトランジスタ群241aの電流の10%程度の電流を出力するようなものとする。トランジスタ群241の電流が12.3%を超えると127と128階調間で反転が起こるためそれを救済するには10%程度としておく。トランジスタ群241の電流が22%ずれると、127と128階調間での階調反転を防止できないが、この場合には、すでに63と64階調間でも階調反転がおこる。63と64階調間での補正はこの回路では不可能であるため、22%のずれを考慮する必要がない。
It is assumed that the
そのため本発明では最も階調反転が起きやすい階調間のみの階調反転のみを救済できるようにする構成としたため、電流増加用トランジスタ322の電流はトランジスタ群241aの電流の10%程度のものでよい。
Therefore, in the present invention, only the gradation inversion between the gradations where gradation inversion is most likely to occur can be relieved, so that the current of the current increasing
この電流増加用トランジスタ322による隣接間ばらつきへの影響は、128階調の電流に対し、322の出力電流は1280分の1であることから、全体の0.08%であるため無視できる。トランジスタ群241aやトランジスタ群241aの4分の1程度の大きさで作っても問題ない。
The influence of the
各出力に切り替え部321を設けたことで階調反転の可能性が小さいドライバICが実現した。これにより、レーザー加工などにより不良品を良品にすることができ歩留まりがあがることが期待できる。
By providing the
しかし、1出力毎にレーザー加工を行うとなると、加工に時間がかかることによる作業工数の増大、コストの増加を招くこととなり、歩留まりの上昇の効果ほど値段が下がらない可能性がある。 However, if laser processing is performed for each output, the number of work steps and cost increases due to the time required for processing, and the price may not decrease as much as the effect of increasing yield.
そこで、図39に示すように電流増加用トランジスタ322と電流源242fの接続を切り替え手段391を介して行い、嵩上げ信号392により切り替え手段391を制御することで外部コマンド入力により嵩上げ信号392を用いて128階調目の電流を容易に嵩上げできる構成を考えた。
Therefore, as shown in FIG. 39, the current increasing
嵩上げ信号612は出力ごとに設定できればよいが、この場合信号線ごとの嵩上げ信号612の値を保持するラッチが必要である。各ラッチへの信号の分配は映像信号を分配するために用いるシフトレジスタを共用すれば1ビットの信号入力392により可能である。しかしラッチを信号線分設けるため回路規模が大きくなる問題がある。ラッチ部22が保持すべきデータのビット数が各ソース線で1ビット増加する。回路規模が大きくなっても良い場合もしくは微細プロセスを用いて、全体に占めるラッチ部の面積が小さい場合には出力毎に嵩上げ信号を制御して嵩上げするしないを決めてもよいが、階調反転が起きる場合には、シミュレーション値と実測値がかけ離れた場合に発生することから、基本的には全ての端子共通で、電流増加用トランジスタ322の要不要の判定がなされるはずである。
The raising
そこで嵩上げ信号線392は1つのソースドライバ内において全て共通の1本の信号線とし、この信号線の制御によって、全ての出力で128階調以上の電流を増加させるかどうかを決める。
Therefore, the raised
この信号線は例えば、通常はローレベルとし、切り替え部391が非導通状態として置くが、レーザー加工で、嵩上げ信号線392をハイレベルに切り替えることで、全出力一括で制御するようにすれば、短期間でリペアを実施できる。図43の431に示すような回路を形成すれば実現可能である。
For example, the signal line is normally set to a low level and the
更に、ソースドライバIC36内部にROM351を構成できる場合には、外部制御信号により、ROM351の値を書き込み、階調反転が起きたICではROM351には嵩上げ信号線392をハイレベルにするように、階調反転が起きないICではROM351には嵩上げ信号線392をローレベルにするように書き込みを行うようにすればよい。
Further, when the
例えば図35のように、ROM351にはPCなど352からの信号を検査時に入力できるようにして、出力電流測定手段353の電流値により階調反転が起きているかどうかをPCなど352で検出し、階調反転が起きたときにROM351にはハイレベルの信号を書き込むようにする。階調反転が起きない場合にはROM351にはローレベルの信号を書き込む。これにより、自動的に階調反転を補正するかどうかを判定でき、人手を介さずに、不良品をレスキューできるようになり、高速にかつ、安価にICを提供できるようになった。
For example, as shown in FIG. 35, a signal from a
以上の説明においては、ソースドライバは8ビットとして説明を行ったが、8ビットでなくても本発明を実現できる。また、下位2ビットと上位6ビットの組み合わせ以外でも図27に示すように、下位1ビットと上位7ビットの組み合わせでも実現可能である。下位Nビットをあるトランジスタサイズで形成し、上位Mビットを別のトランジスタサイズで形成することで、(N+M)(≧3)ビット出力の電流ドライバを実現できる。この場合、下位Nビットのトランジスタは上位Mビットのトランジスタの電流出力の1/2Nの電流を出力すれば最もよい。しかし、階調を表現することができれば、下位Nビットのトランジスタよりも上位Mビットのトランジスタの電流出力が大きければよいという場合も考えられる。 In the above description, the source driver is described as having 8 bits, but the present invention can be realized even if the source driver is not 8 bits. In addition to combinations of lower 2 bits and upper 6 bits, as shown in FIG. 27, combinations of lower 1 bit and upper 7 bits can be realized. By forming the lower N bits with a certain transistor size and the upper M bits with another transistor size, a current driver with (N + M) (≧ 3) bit output can be realized. In this case, it is best if the lower N-bit transistor outputs a current that is 1/2 N of the current output of the upper M-bit transistor. However, if gradation can be expressed, there may be a case where the current output of the upper M-bit transistor is larger than that of the lower N-bit transistor.
NとMの関係は、N≦Mであることが好ましい。Nが大きくなるにつれてNビットに対応するトランジスタの電流出力割合が大きくなるため、Nビットに対応するトランジスタの電流値の理論値からのずれの影響が大きくなる。例えば8ビットドライバの時には、N=2、M=6のときでは、12.3%までずれを許容できるが、N=3、M=5のときでは5.26%、N=4、M=4では2.46%までしかずれを許容できない。2.46%となると、隣接間ばらつきと同一レベルであり、この程度が理論値と実測値のずれを制御できる最小値である。 The relationship between N and M is preferably N ≦ M. As N increases, the current output ratio of the transistor corresponding to the N bit increases, so the influence of the deviation of the current value of the transistor corresponding to the N bit from the theoretical value increases. For example, in the case of an 8-bit driver, when N = 2 and M = 6, the deviation can be allowed up to 12.3%, but when N = 3 and M = 5, 5.26%, N = 4, M = 4 can only tolerate a deviation of 2.46%. When it is 2.46%, it is the same level as the variation between adjacent ones, and this level is the minimum value that can control the deviation between the theoretical value and the actually measured value.
それゆえ、8ビットドライバではN=4が最大値となる。 Therefore, N = 4 is the maximum value in the 8-bit driver.
一般的に(N+M)ビットドライバにおいても、下位トランジスタ(Nビット分)の理論値からのずれの影響を少なくするため、N≦Mである必要がある。またN≦Mであっても、隣接階調間の階調性を良くするためには、N≦4であることが好ましい。 In general, also in the (N + M) bit driver, N ≦ M needs to be satisfied in order to reduce the influence of deviation from the theoretical value of the lower transistors (for N bits). Even if N ≦ M, it is preferable that N ≦ 4 in order to improve gradation between adjacent gradations.
ガンマ補正をかけた8ビットの信号を入力し、ソースドライバIC36を利用して表示を行うと、FRCを用いずともガンマ補正のかかった表示を実現することが可能となる。そのためより低階調側の表示がしやすくなり(FRCによるフリッカの影響がなくなる)表示品位の高い表示装置が実現できる。
When an 8-bit signal subjected to gamma correction is input and display is performed using the
図21から図23に示すような表示装置に必要不可欠なドライバIC36である。
The
ここまでは画素67の用いられるトランジスタがp型のトランジスタの時の例を示したが、n型トランジスタを用いても同様に実現可能である。
Up to this point, an example in which the transistor used for the
図20はカレントミラー型の画素構成をn型トランジスタで形成したときの1画素分の回路である。電流が流れる向きが逆になり、それに伴って電源電圧が変わる。従ってソース信号線205を流れる電流はソースドライバIC36から画素67に向かって流れる必要がある。出力段の構成はドライバIC外部に電流を吐き出すようp型トランジスタのカレントミラー構成となる。基準電流の向きも同様に反転する必要がある。
FIG. 20 shows a circuit for one pixel when a current mirror type pixel configuration is formed by n-type transistors. The direction of current flow is reversed, and the power supply voltage changes accordingly. Therefore, the current flowing through the
このように画素に用いるトランジスタがp、n両方において適用することが可能である。 Thus, the transistor used for the pixel can be applied to both p and n.
近年携帯情報端末においても多色化が進み、6万5千色もしくは22万色表示が主流となってきている。ドライバICの入力信号がRGBデジタルインターフェースの場合16ビットもしくは18ビット必要となる。従って入力信号線数が16から18本データの転送のみで必要となる。他にもシフトレジスタの動作用信号や、各種レジスタの設定などのために信号線が必要となる。 In recent years, the number of colors has been increasing in portable information terminals, and display of 65,000 colors or 220,000 colors has become mainstream. When the input signal of the driver IC is an RGB digital interface, 16 bits or 18 bits are required. Therefore, the number of input signal lines is 16 to 18 and only necessary for data transfer. In addition, a signal line is necessary for the operation signal of the shift register and the setting of various registers.
そのため配線数が多くなり、例えば図3のように、表示パネル33に対し、コントロールIC31からソースドライバIC36間の配線が多くなる。そのため、フレキシブル基板32が大きくなったり、多層基板を用いるなどコストが高くなる問題がある。
Therefore, the number of wirings increases, and for example, as shown in FIG. 3, the wiring between the
本発明における電流出力型ソースドライバIC36の構成を図2に示す。出力数は単に1出力あたりに必要なシフトレジスタ21及びラッチ部22、電流出力段23、プリチャージ電圧印加判定部56、電流出力/プリチャージ電圧選択部25の数を出力数の増減におうじて、増減させることで実現可能であるため、任意の出力数に対応可能である(ただし、出力数が増加するとチップサイズが大きくなりすぎることと、汎用性がなくなるため600程度くらいが実用上最大である)。
The configuration of the current output type
本発明のドライバIC36の映像信号は制御IC28から信号線12及び13により入力される。これを分配部27により映像信号及び各種設定信号を振り分け、映像信号のみをシフトジスタ部21に入力する。シフトレジスタ部21及び2つのラッチ部22により各出力端子に分配する。分配された映像信号は電流出力段23に入力される。電流出力段23では、映像信号と基準電流生成部26により生成された基準電流から、階調に応じた電流値を出力する。ラッチ部のうちプリチャージ判定信号データは、プリチャージ電圧印加判定部56に入力される。一方プリチャージ電圧印加判定部56では、ラッチ部22によりラッチされたプリチャージ判定信号と、プリチャージパルスにより、プリチャージ電源24から供給される電圧を出力53に出力するかどうかのスイッチを制御する信号を生成する。これによりプリチャージ電圧印加判定部56の出力信号に応じてドライバIC36の外部に階調に応じた電流を出すか、プリチャージ電源24から供給される電圧を供給するか選択する電流出力/プリチャージ電圧選択部25を介してドライバIC36外部に電流もしくは電圧が出力される。
The video signal of the
プリチャージ電源24から出力される電圧は、表示パネルに黒を表示するために必要な電圧値となる。このプリチャージ電圧を印加する方法はアクティブマトリクス型表示装置に電流出力に応じて階調表示を行うためのドライバIC36特有の構成である。
The voltage output from the
例えば図6に示す画素構成のアクティブマトリクス型表示装置において、ソース信号線からある画素に所定電流値を書き込む場合について考える。プリチャージを行わない場合、つまりプリチャージ回路がない場合、ソースドライバIC36の出力段から画素までの電流経路に関係する回路を抜き出した回路は図12(a)のようになる。
For example, consider a case where a predetermined current value is written from a source signal line to a certain pixel in an active matrix display device having a pixel configuration shown in FIG. When precharge is not performed, that is, when there is no precharge circuit, a circuit extracted from the circuit related to the current path from the output stage of the
階調に応じた電流IがドライバIC36内から、電流源122という形で引き込み電流として流れる。この電流はソース信号線60を通じて、画素67内部に取り込まれる。取り込まれた電流は駆動トランジスタ62を流れる。つまり、選択された画素67においてEL電源線64から駆動トランジスタ62、ソース信号線60を介して、ソースドライバIC36に電流Iが流れる。
A current I corresponding to the gradation flows from the
映像信号が変化して電流源122の電流値が変化すると、駆動トランジスタ62及びソース信号線60に流れる電流も変化する。そのときソース信号線の電圧は駆動トランジスタ62の電流−電圧特性に応じて変化する。駆動トランジスタ62の電流電圧特性が図12(b)である場合、例えば電流源122が流す電流値がI2からI1に変化したとすると、ソース信号線の電圧はV2からV1に変化することになる。この電圧の変化は電流源122の電流によっておこる。
When the video signal changes and the current value of the current source 122 changes, the current flowing through the
ソース信号線60には浮遊容量121が存在する。V2からV1までソース信号線電圧を変化させるにはこの浮遊容量の電荷を引き抜く必要がある。この引き抜きにかかる時間ΔTは、ΔQ(浮遊容量の電荷)=I(ソース信号線に流れる電流)×ΔT=C(浮遊容量値)×ΔVとなる。ここでΔV(白表示時から黒表示時間の信号線振幅)は5[V]、C=10pF、I=10nAとすると、ΔT=50ミリ秒必要となる。これはQCIF+サイズ(画素数176×220)を60Hzのフレーム周波数で駆動させるときの、1水平走査期間(75μ秒)よりもながくなるため、仮に、白表示画素の下の画素に黒表示を行おうとすると、ソース信号線電流が変化途中に画素に電流を書き込むためのスイッチトランジスタ66a、66bが閉じてしまうため、中間調が画素にメモリーされることにより白と黒の中間の輝度で画素が光ってしまうことを意味する。
A floating
階調が低くなるほどIの値が小さくなるため、浮遊容量121の電荷を引き抜きにくくなるため、所定輝度に変化する前の信号が画素内部に書き込まれてしまうという問題は、低階調表示ほど顕著に現れる。極端にいうと黒表示時は電流源122の電流は0であり、電流を流さずに浮遊容量121の電荷を引き抜くことは不可能である。
Since the value of I becomes smaller as the gradation becomes lower, it becomes difficult to extract the charge of the
そこで、電流源122にくらべてインピーダンスの低い電圧源を用意し、必要に応じてソース信号線60に印加する構成をとることにした。この電圧源が図2のプリチャージ電源24に相当し、印加できるための機構が25である。
Therefore, a voltage source having a lower impedance than that of the current source 122 is prepared and applied to the
1つのソース信号線60に対する概略回路を図13に示す。プリチャージ電源24から供給される電圧をソース信号線60に印加することで、浮遊容量121の電荷を充放電できるようにした。プリチャージ電源24から供給される電圧は、図12(b)の特性に応じて各階調電流に対応した電圧を供給できるようにしてもよいが、電圧発生回路にもデータ54に応じたデジタルアナログ変換部が必要となるため回路規模が大きくなる。小型のパネル(9インチ以下)では、浮遊容量121の容量値が10〜15pFであることや、画素数が少ないため、垂直走査期間が比較的長く取れることから、実用上はプリチャージ電源24で発生する電圧は最も電流値の書き込みが難しい黒階調に対応した電圧のみ発生することが費用(チップ面積)対効果の面で十分であるといえる(なお大型、高精細パネルにおいては、あとで説明する図38に示すように、デジタルアナログ変換部を用いたドライバICも考えられる。)。
A schematic circuit for one
小型パネルにおいてはプリチャージ電源24から発生する電圧は1つでよく、データによって、電圧を出力するかどうかの判定を行い、スイッチ131の制御さえすればよくなる。つまり、ある映像信号に対応する電流出力を行う前に、電圧源24を印加するかどうかを判別する1ビットの信号線(プリチャージ判定信号)を用意する。
In a small panel, only one voltage may be generated from the
図13の回路構成における電圧印加判定動作を図9に示す。プリチャージ判定信号55により、電圧を印加するかどうかを判定する。この例では、“H”レベルでは電圧印加あり、“L”レベルを電圧印加なしとしている。
FIG. 9 shows a voltage application determination operation in the circuit configuration of FIG. Whether or not to apply a voltage is determined by the
画素回路67内部の駆動トランジスタ62のゲート電圧がプリチャージ電源24の出力電圧と同じになる時間は、ソース信号線60の配線容量及び配線抵抗の積で表される時定数で決まる。プリチャージ電源24出力のバッファサイズ及びパネルサイズにもよるが、1〜5μ秒程度で変化可能である。
The time during which the gate voltage of the
電圧により階調表示を行うと、駆動トランジスタ62の電流−電圧特性のばらつきにより、同一電圧を各画素に供給できたとしても、EL素子63に流れる電流が異なり、輝度むらが発生するので、駆動トランジスタ62のばらつきを補正するために、1〜5μ秒で所定電圧にした後、電流出力を行うようにする。
When gradation display is performed by voltage, even if the same voltage can be supplied to each pixel due to variations in the current-voltage characteristics of the
そのための電圧出力と電流出力の切り替えをプリチャージパルスを用いて行う。プリチャージパルス及びプリチャージ判定信号55が同時に“H”の時のみプリチャージ電源24の電圧を出力し、それ以外の場合では電流出力を行うことで、電圧印加が不要な場合には電流出力を、電圧印加が必要な場合でも電圧印加後電流によりばらつき補正を行うことができるようになる。
For this purpose, switching between voltage output and current output is performed using a precharge pulse. The voltage of the
プリチャージ電源24を制御するスイッチ131については以上の動作を行うが、電流出力制御部133によるスイッチ132の動作は図15のように、電流出力期間152ではオンである必要があるが、電圧出力期間においてはオンであってもオフであっても良い。
The
オフであればプリチャージ電源24の出力がそのままソースドライバから出力されるので問題ない。一方でオンであってもデジタルアナログ変換部106による電流出力先104の電圧は負荷によって決まるため、プリチャージ電源24が出力されていれば、ソース信号線60の電圧はプリチャージ電源24と同一電圧となる。そのためスイッチ132はどの状態にあっても良い。
If it is off, there is no problem because the output of the
そのため、スイッチ132及び電流出力制御部133はなくても構わない。ただし実際には、プリチャージ電源24の出力にオペアンプが用いられるとすると、オペアンプから階調表示用電流源103に電流が引き込まれるようになり、オペアンプの電流出力能力を高める必要がある。そのため、オペアンプの能力を高めることができない場合には、スイッチ132を設け、スイッチ131と逆の動作をさせるようにして、オペアンプの電流出力能力不足を補う構成とすることが多い。
Therefore, the
スイッチ132の有無は、ドライバ設計時のオペアンプの設計次第で決まるものである。オペアンプを小さくする場合にはスイッチ132を設け、オペアンプもしくはプリチャージ電源24がソースドライバ36外部から供給され、十分に電流出力能力のある電源を用いている場合には、ソースドライバの回路規模を小さくするためにスイッチ132と電流出力制御部133をなくす構成とすることがある。
The presence or absence of the
プリチャージ電源24から出力される電圧値が、黒階調時の電流に対応した電圧(以降黒電圧という)のみとしたことから、例えば、階調データ54が連続した複数の水平走査期間にわたって白の階調を表示するとした場合、ソース信号線は黒、白、黒、白状態を繰り返すことになる。もし、プリチャージを行わない場合、白状態が連続して発生することになる。つまりプリチャージを行うことによりかえって、信号線の変化を激しくすることになる上、白表示時の電流によっては、白になりきらず書き込み電流不足を生じるおそれがある。
Since the voltage value output from the
そこで、プリチャージ判定信号を用いて、電流が比較的たくさん流れる階調ではプリチャージを行わず、黒階調付近の所定電流に変化しにくい階調のみプリチャージ電源24のアシストを受けるようにすればよい。例えば階調0(黒)の時のみプリチャージ電圧を入れる期間があり、その他の階調表示時にはプリチャージ電圧を入れないようにすることが最も効果がある。最低階調時の輝度を低くすることでコントラストも上昇し、より美しい絵が表示可能となる。
Therefore, by using the precharge determination signal, precharge is not performed in a gradation in which a relatively large amount of current flows, and only the gradation that is difficult to change to a predetermined current near the black gradation is assisted by the
例えば、図17(a)に示すように、階調データ54が0の時にのみプリチャージ判定信号55をたてることで、階調0時のみプリチャージを行うことができる。
For example, as shown in FIG. 17A, precharging can be performed only at the
また、階調データ54が0、1の時にプリチャージ判定信号55をたてれば、階調0、1の時にプリチャージを行うことができる(図17(b))。
If the
ところで、全画面が黒表示といったソース信号線の変化がないパターンにおいては、1フレームのはじめのみプリチャージ電圧を印加すれば、あとは黒電流のみでも十分所定の階調が流れる。 By the way, in a pattern in which the source signal line does not change such that the entire screen is black, if a precharge voltage is applied only at the beginning of one frame, a predetermined gradation flows sufficiently even with only the black current thereafter.
つまり同じ黒表示時においても、前の水平走査期間でソース信号線に流した電流値によって、電流のみで所定電流値まで変化する時間が異なり、変化量が大きくなるほど、変化に時間がかかる。例えば白表示後の黒表示をするには時間がかかるが、黒表示後に黒表示を行う場合では信号線は駆動トランジスタ62のばらつき分のみの変化となるため変化に要する時間は短い。
That is, even when the same black is displayed, the time required for the current to flow to the predetermined current value differs depending on the current value passed through the source signal line in the previous horizontal scanning period. The larger the amount of change, the longer the change takes. For example, although it takes time to display black after white display, in the case of performing black display after black display, the signal line changes only for the variation of the
そこで、階調データ54に同期して、プリチャージ電圧を印加するかどうかを判定する信号(プリチャージ判定信号55)を色ごとに導入することで、任意の階調で、もしくは同一階調でもプリチャージありなしを選択できるような構成を導入することも可能である。
Therefore, in synchronization with the
階調データ54に対し、プリチャージ判定信号55を付加する。これに伴い、ラッチ部22もプリチャージ判定信号をラッチする必要があるため、映像信号ビット数+1ビットのラッチ部を持つようにする。
A
図17(c)では階調0のときでかつ、前期間での階調が0でないときにプリチャージを入れた場合(階調0の時にプリチャージするが、連続する場合には階調0でもプリチャージを行わない)を示している。 In FIG. 17C, when the precharge is applied when the gradation is 0 and the gradation in the previous period is not 0 (the precharge is applied when the gradation is 0, but the gradation is 0 when continuous. But precharge is not performed).
この方法では、前の方法と異なり同一階調でも、1水平走査期間前のソース信号線の状態に応じてプリチャージをしたりしなかったりを選択できる利点がある。 Unlike the previous method, this method has an advantage that it can be selected whether or not to precharge depending on the state of the source signal line before one horizontal scanning period even at the same gradation.
なお、このプリチャージ判定信号は制御IC28から供給される。制御IC28のコマンド操作により図17(a)から(c)に示したようにプリチャージ判定信号55のパターンを変更させて出力することができる。
The precharge determination signal is supplied from the
ソース信号線の容量や、1水平走査期間の長さに応じて、ソースドライバIC36外部から柔軟にプリチャージの設定を変更させることが可能であり、汎用性がますという利点がある。
According to the capacity of the source signal line and the length of one horizontal scanning period, the precharge setting can be flexibly changed from the outside of the
プリチャージ判定信号55を制御IC22で発生させる方法について説明する。入力映像信号に対し、プリチャージをするかどうかの判定を行い、その結果をプリチャージ判定信号55として制御IC22からソースドライバへ出力する。
A method for generating the
プリチャージをするかどうかの判定に対し、ソース信号線の電流変化量と、ソース信号線に流れる電流値が所定電流値にまで変化するかどうかに影響するという観点から、1行前の状態による判別、当該行の表示階調による判別、を行う。 The determination of whether or not to precharge depends on the state of the previous line from the viewpoint of affecting the amount of change in the current of the source signal line and whether or not the value of the current flowing through the source signal line changes to a predetermined current value. The discrimination is performed based on the display gradation of the row.
例えばソース信号線の状態が、白、黒、黒となる場合には白から黒になるときには変化量が大きく時間がかかるが、黒から黒へのように複数の行にわたり同一階調を表示する場合、同一階調を表示する行に対応する期間でソース信号線電流の変化は、ばらつきを補償する分のみであるため変化量が小さい。 For example, when the state of the source signal line is white, black, or black, the change amount is large and takes time when it changes from white to black, but the same gradation is displayed over a plurality of rows as from black to black. In this case, the change in the source signal line current in the period corresponding to the row displaying the same gradation is only the amount to compensate for the variation, so the amount of change is small.
このことを利用して、1行前のデータを参照し1行前のデータと当該データの階調差が大きい場合にのみプリチャージ電圧から電圧出力を行うようにする。前の例では、白から黒に変化する場合にプリチャージを行い、黒から黒への変化時にはプリチャージを行わないようにする。黒から黒へのばらつき補正に必要な変化の時間がプリチャージを行わない分長くすることが可能であり、より補正の精度を高めることが可能となった。これにより1行前の階調と当該行の階調データが同一であるときにはプリチャージをしないということが好ましいことがわかる。 Utilizing this fact, the voltage output from the precharge voltage is performed only when the previous row data is referred to and the gray level difference between the previous row data and the data is large. In the previous example, precharge is performed when the color changes from white to black, and precharge is not performed when the color changes from black to black. The time required for correcting the variation from black to black can be increased by not performing precharge, and the correction accuracy can be further improved. Thus, it can be seen that it is preferable not to precharge when the gradation of the previous row and the gradation data of the row are the same.
更に、プリチャージをするための電圧は黒状態に対応する電圧のみであることから、1行前の状態に比べ、当該行の輝度が高い場合には、黒状態にせず、所定の電流のみで階調表示を行えばよい。従って、1行前の階調に比べ当該行階調が高い場合には、プリチャージをしないことが好ましいことがわかる。 Further, since the voltage for precharging is only the voltage corresponding to the black state, when the brightness of the row is higher than the state before the previous row, the black state is not used, and only the predetermined current is used. A gradation display may be performed. Therefore, it can be seen that it is preferable not to precharge when the row gradation is higher than the previous row.
さらに当該画素が中間調以上の場合は電流量が多いため、所定電流まで変化することが容易となるため、1行前の画素によらずプリチャージは不要となる。ただし、解像度が高い場合や、中間調でも電流量が少ない場合、パネルサイズが大きいなど変化しにくい場合は、1行前の画素が中間調以下の場合にプリチャージを行っても良い。 Further, when the pixel is halftone or higher, the amount of current is large, and it is easy to change to a predetermined current. Therefore, precharge is not necessary regardless of the pixel in the previous row. However, when the resolution is high, the current amount is small even in the halftone, or when the panel size is large or the like is difficult to change, precharge may be performed when the pixel in the previous row is equal to or less than the halftone.
一般に電流値の変化は、黒から白状態の変化に比べ、白から黒状態に変化する方が難しい。これは、前にも説明したとおり、これから表示する表示階調に応じた電流により1行前のソース信号線の状態から所望のソース信号線の状態まで変化させなければならず、電流値が小さい低階調部ほど変化が難しくなる。更に変化量が多い場合には変化しきる前に、水平走査期間が終わってしまう。そこで変化に時間がかかる、変化量が大きくかつ当該階調が低階調の場合、つまり1行前の画素の階調が中間調以上であるときに、当該画素の輝度が中間調以下となる場合にプリチャージを行うようにすることが効果的である。 In general, it is more difficult for the current value to change from white to black than to change from black to white. As described above, this requires a change from the state of the source signal line in the previous row to the state of the desired source signal line by the current corresponding to the display gradation to be displayed, and the current value is small. The lower the gradation, the more difficult it is to change. Further, when the amount of change is large, the horizontal scanning period ends before the change is complete. Therefore, it takes time to change, and when the amount of change is large and the gradation is low, that is, when the gradation of the pixel in the previous row is equal to or higher than the halftone, the luminance of the pixel becomes equal to or lower than the middle gradation In this case, it is effective to perform precharge.
1行前が中間調以下であれば、当該画素の輝度が中間調以下の場合でも変化量が少ない分、所定階調を表示できる。 If the previous line is less than halftone, even if the luminance of the pixel is less than halftone, a predetermined gradation can be displayed as much as the amount of change is small.
これにより、当該画素の輝度がある階調より大きい場合では、プリチャージを行わず、ある階調以下の場合では、1行前の階調により、1行前のデータに応じて、1行前のデータよりも大きい場合にはプリチャージを行わず、1行前のデータよりも小さい場合にはプリチャージを行うようにする。1行前のデータと同一の場合には当該行の階調によらずプリチャージを行わないとする。 Accordingly, when the luminance of the pixel is larger than a certain gradation, precharge is not performed, and when the luminance is equal to or less than a certain gradation, the previous line is determined according to the data of the previous line by the gradation of the previous line. The precharge is not performed when the data is larger than the previous data, and the precharge is performed when the data is smaller than the previous data. In the case where the data is the same as that of the previous row, it is assumed that precharge is not performed regardless of the gradation of the row.
なお1行前データが存在しない1行目のデータに関しては、1行目でのデータを画素に書き込む直前の状態、つまり垂直ブランキング期間でのソース信号線の状態が重要となる。 Note that regarding the data in the first row in which the data before the first row does not exist, the state immediately before writing the data in the first row to the pixels, that is, the state of the source signal line in the vertical blanking period is important.
1フレーム間の中にどの行も選択されない垂直ブランキング期間が一般的に存在する。このときソース信号線はスイッチングトランジスタによりどの画素からも切り離され、電流の流れる経路がなくなる。ソースドライバICの電流出力段が図13のように構成された場合、垂直ブランキング期間では電流出力104の先にはソース信号線しか接続されておらず、階調表示用電流源103が電流をソース信号線から引き込もうとしても、電流経路がないため引き込めない。
There is generally a vertical blanking period in which no row is selected during one frame. At this time, the source signal line is disconnected from any pixel by the switching transistor, and there is no current path. When the current output stage of the source driver IC is configured as shown in FIG. 13, only the source signal line is connected to the tip of the
階調表示用電流源103はそのため無理にでも電流を引き込もうとして電流源103を構成するトランジスタのドレイン電圧を低下させる。ソース信号線の電位も同時に低下する。
For this reason, the gradation display
垂直ブランキング期間が終了し、1行目の画素に電流を供給しようとするときにはソース信号線電位の低下が大きくなり、通常の白表示時に比べてもソース信号線電位が低下する。(ここでソース信号線の電位は白表示時が最低で、黒表示時が最高電位となる。図6の画素構成としたとき)そのため、階調に対応した電流値になるまでソース信号線の電位を変化させることが他の行に比べて難しくなる(必要な変化幅が大きい)。 When the vertical blanking period ends and an attempt is made to supply current to the pixels in the first row, the source signal line potential is greatly reduced, and the source signal line potential is also reduced compared to normal white display. (Here, the potential of the source signal line is the lowest when white is displayed and is the highest when black is displayed. When the pixel configuration shown in FIG. 6 is used) It is difficult to change the potential compared to other rows (the required change width is large).
ソース信号線電位の低下が大きい場合、白表示時に比べて更に電位が低下し、1行目に白表示を行う場合でも変化に時間がかかる場合、所定輝度に比べて高い輝度で表示が行われてしまう。垂直ブランキング期間終了後すぐに走査を行う行に関しては表示階調によらず、プリチャージ電圧を出力することが望ましい。 When the potential of the source signal line is greatly reduced, the potential is further reduced compared to when white is displayed, and even when white display is performed on the first line, if the change takes time, display is performed with higher brightness than the predetermined brightness. End up. For a row that is scanned immediately after the end of the vertical blanking period, it is desirable to output a precharge voltage regardless of the display gradation.
そこで本発明では垂直同期信号を利用して、垂直ブランキング期間の次の行に相当するデータに対応したプリチャージ判定信号では強制的にプリチャージを行うような信号として、1行目の輝度が他行の輝度と異なる問題を解決した。 Therefore, in the present invention, the vertical sync signal is used, and the precharge determination signal corresponding to the data corresponding to the next row in the vertical blanking period is used to forcibly precharge the luminance of the first row. Solved the problem different from the brightness of other lines.
なお、ソース信号線の電位低下を少しでも和らげる方法として、垂直ブランキング期間においては階調データ54に黒表示データを入力し、スイッチ108を非導通状態とすることでソース信号線電位の低下を抑えてもよい。また、電流出力104とソース信号線の間にスイッチを設け、垂直ブランキング期間ではそのスイッチを非導通状態とするようにしてもよい。このスイッチは電流電圧選択部385と兼用にしてもよく、スイッチの状態が3値とれるようにして、電流出力、電圧出力、ソース信号線と切り離すというようにすれば、スイッチの構成数を減らすことが可能である。
Note that as a method of reducing the potential drop of the source signal line as much as possible, black display data is input to the
所定の階調が書き込みにくい現象、特に黒が中間調表示となる現象については、表示画像の平均輝度、点灯率に影響する。点灯率が高い場合には全体的に輝度が高くなっており、少数の黒表示画素が、中間調表示となっていても、視認できない。一方で、点灯率が低い場合にはほとんどの画素の輝度が低く設定されておりこの輝度が正常に表示できない場合には、ほぼ全面の輝度が変化することから、本来の映像からかけ離れた表示となり、表示品位に大きな影響を及ぼす。 A phenomenon in which a predetermined gradation is difficult to write, particularly a phenomenon in which black becomes halftone display affects the average luminance and lighting rate of a display image. When the lighting rate is high, the luminance is high as a whole, and a small number of black display pixels cannot be visually recognized even if they are halftone display. On the other hand, when the lighting rate is low, the brightness of most pixels is set low, and when this brightness cannot be displayed normally, the brightness of the entire surface changes, resulting in a display far from the original image. This has a big effect on display quality.
そこで、表示品位への影響が少ない点灯率が高い表示では、電流駆動による均一な表示を優先するためにプリチャージをせずに、黒表示輝度の上昇が目立つ点灯率が低い表示においてプリチャージをするような設定ができるようにする。 Therefore, for a display with a high lighting rate that has little effect on the display quality, precharging is not performed in order to prioritize a uniform display by current drive, but precharging is performed in a display with a low lighting rate where the increase in black display brightness is conspicuous. To be able to set.
パネルの点灯率は1フレーム間全ての輝度データを加算することにより算出可能である。この方法で得た点灯率の値により、点灯率が高い場合プリチャージを行わない、点灯率が低い場合にはこれまでの判定結果に基づいてプリチャージを行うようにすることで、低階調表示の画素の輝度を忠実に表示できるようにできる。 The lighting rate of the panel can be calculated by adding all luminance data for one frame. Based on the lighting rate value obtained by this method, pre-charging is not performed when the lighting rate is high, and when the lighting rate is low, pre-charging is performed based on the determination result so far, so that the low gradation The luminance of the display pixel can be displayed faithfully.
以上に示したプリチャージの方法を行うためのフローチャートを図41に示す。 FIG. 41 shows a flowchart for performing the precharge method described above.
映像信号と強制プリチャージ信号から強制プリチャージ信号が有効の場合、映像信号によらずプリチャージ電圧を出力する。出力される電圧値は電圧数が複数ある場合には映像信号に応じて変化させてもよい。ここで1行目に対応する映像信号が入力されているときのみ強制プリチャージ信号を有効にすると、1行目のデータは映像信号によらずプリチャージを行い、垂直ブランキング期間にソース信号線電圧が低下することによる電流が所定値まで変化しにくくなる現象を回避することが可能となる。 When the forced precharge signal is valid from the video signal and the forced precharge signal, a precharge voltage is output regardless of the video signal. The output voltage value may be changed according to the video signal when there are a plurality of voltages. Here, if the forced precharge signal is enabled only when the video signal corresponding to the first row is input, the data of the first row is precharged regardless of the video signal, and the source signal line is used during the vertical blanking period. It is possible to avoid a phenomenon in which the current due to the voltage drop hardly changes to a predetermined value.
強制プリチャージ信号が無効の場合、次に入力映像信号の階調を判定する(412)。小型パネルや解像度の低いパネルでは電流量が低階調部に比べて多い高階調領域では、所定期間(1水平走査期間)内で電流のみで所定電流値まで変化させることが可能である。そこで412において所定電流を書き込むことが可能な階調においてはプリチャージを行わず、電流だけでは所定電流とならない階調ではプリチャージを行うような判定を行う。 If the forced precharge signal is invalid, the gradation of the input video signal is then determined (412). In a small gradation panel or a low-resolution panel, in a high gradation region where the amount of current is larger than that of a low gradation portion, it is possible to change the current value to a predetermined current value only by a current within a predetermined period (one horizontal scanning period). Therefore, in 412, a determination is made such that precharge is not performed in a gradation in which a predetermined current can be written, and precharge is performed in a gradation in which the current does not become a predetermined current alone.
次にプリチャージが必要な特定階調以下の場合は413に進む。(ここで特定階調については表示パネルにより異なるため外部コマンドにより特定階調を設定できることが好ましい)1行前の映像信号の状態によりプリチャージするしないを判定する。1行前のデータよりも今の映像信号データの方が高階調の場合にはプリチャージにより黒にすると、かえって信号線の変化が大きくなるため、プリチャージをしないようにする。また同様に1行前と同じ階調である場合にでも同様にプリチャージをしないようにする。 Next, if it is below a specific gradation that requires precharging, the process proceeds to 413. (Here, it is preferable that the specific gradation can be set by an external command because the specific gradation differs depending on the display panel). When the current video signal data has a higher gradation than the data of the previous line, if the black is precharged, the change in the signal line is increased, so that the precharge is not performed. Similarly, precharge is not performed even when the gradation is the same as that of the previous row.
これまでの判定ですべてプリチャージを行うと判定した場合について、次に点灯率を参照し、点灯率が高い場合には判定結果によらずプリチャージしないようにする。点灯率が低い場合には判定通りにプリチャージを行う。 When it is determined that all the precharges are performed in the above determination, the lighting rate is referred to next, and when the lighting rate is high, the precharge is not performed regardless of the determination result. When the lighting rate is low, precharge is performed as determined.
なお本説明では411から414のすべての過程を順に通してプリチャージをするかどうかを判定したが、必ずしも全ての過程がなくてもよい。 In this description, it is determined whether or not to precharge through all the processes from 411 to 414 in order, but all the processes are not necessarily required.
なおプリチャージ電源24の出力が複数ある場合には、スイッチ131は複数存在し、印加判定部の出力もプリチャージ電源24の(電圧出力数+1)通り考えられる。出力が(電圧出力数+1)通りあることから、プリチャージ判定信号55も1ビットではなく、Nビット(2N≧(電圧出力数+1)、Nは自然数)にする必要がある。ラッチ部22のビット数もそれに応じて変更することで対応可能である。図40に2ビットのプリチャージ判定信号55での例を示す。プリチャージ電源24の電圧値が3つある場合であり、プリチャージ判定信号が両方とも0のときには電流のみを出力し、全て1の時には、第1の電圧を出力する期間を持ち、55aのみ1の時には、第2の電圧を出力する期間を持ち、55bのみ1の時には第3の電圧を出力する期間を持つようにすると、階調に応じてプリチャージ判定信号55を制御することで、適切なプリチャージ電圧を印加することが可能となる。
When there are a plurality of outputs of the
本発明によるプリチャージの方法を実現する回路ブロックを図42に示す。映像信号410に対し各ブロックによる判定の結果としてプリチャージするかどうかの判定信号が417に出力される。映像信号410とほぼ同一タイミングで出力される判定信号417により、ソースドライバ側でプリチャージを行うかどうかが決まる。シリアルパラレル変換部427は必ず必要というわけではなく、図2の36で構成されたソースドライバICと組み合わせて実現する際に、ソースドライバ36の入力インターフェースにあわせるために必要なものである。
FIG. 42 shows a circuit block for realizing the precharge method according to the present invention. A determination signal as to whether to precharge the
映像信号410はプリチャージ判定部(421)及び記憶手段(422)に入力される。
The
強制プリチャージは図41の411に示すように、映像信号410によらず、強制プリチャージ信号416が入力されたときにプリチャージを行う、となるため全てのプリチャージ判定ブロックの最終段に、判定結果をマスクする形で挿入すればよい。そのため図42ではプリチャージフラグ生成部408は最終段に構成されている。プリチャージ判定信号417は“H”レベルにてプリチャージをするとするのであれば、このブロックは論理和のみで構成すると所望の動作を実現できる。
As shown in 411 of FIG. 41, the forced precharge is performed when the forced
1行前のデータが、今のデータよりも小さい場合にはプリチャージを行わないことから、まず1行前と当該行のデータを比較する。そのための回路として、記憶手段422と1行前データ比較部400がある。記憶手段422は、ソースドライバ36の出力数分のデータを保持できる容量を持ち、映像信号を1水平走査期間の間保持することで、1行前のデータを持っておく。この記憶手段422の出力と、映像信号410を比較することにより、1行前と当該行のデータを比較し、比較結果を次のプリチャージ判定部に入力する。比較結果は、プリチャージするもしくはしないを表す1ビットで出力される。
If the data of the previous line is smaller than the current data, no precharge is performed, so the data of the previous line is first compared with the data of the current line. As a circuit for this purpose, there are a storage means 422 and a
また電流のみで書き込みが可能な高階調データである場合にはプリチャージを行なわないことから、映像信号410を参照し、プリチャージ印加階調判定信号429で設定された階調より大きいか、以下かを判別しプリチャージを行うかどうかの信号を出力する。
In addition, since the pre-charge is not performed in the case of the high gradation data that can be written only by the current, the
さらに点灯率により判定を行う。点灯率で判定部409により、計算された点灯率データ420及び点灯率設定信号418から、点灯率設定信号418により決められた点灯率を超えた場合にはプリチャージを行うという信号を出力する。
Further, the determination is made based on the lighting rate. Based on the
1行前データ比較部及びプリチャージ判定部及び点灯率で判定部の出力と強制プリチャージ信号416が入力されるプリチャージフラグ生成部408では、強制プリチャージ信号416によりプリチャージを行うときには他の信号によらず、プリチャージする信号を417に出力する。それ以外の場合では、1行前データ比較部及びプリチャージ判定部及び点灯率で判定部の出力が全てプリチャージするとなったときのみプリチャージするように出力を行う。
In the pre-charge
これにより映像信号410に対応したプリチャージフラグ417は図41のフローに従って判定された結果に対応した出力を行うことになる。
Thus, the
シリアルパラレル変換部427は図3のソースドライバ36の入力インターフェースにあわせるために必要なのであり、各色の映像信号及びプリチャージ出力417(色ごとにある)がパラレル転送される場合には不要である(そのままソースドライバへ出力する)。
The serial /
なお図2の構成では制御IC28とソースドライバ36が別のチップで構成された例を示しているが、同一チップで構成した一体型のチップでも構わない。この場合、図41や図42の構成はソースドライバ36に内蔵される。
2 shows an example in which the
プリチャージ電源24の出力電圧値は電子ボリュームなどで制御できることが好ましい。所定電流を流すためのプリチャージの電圧はEL電源線64の電圧を基準に決められるためである。図12においてソース信号線60に電流I2を流そうとするとトランジスタ62のドレイン電流−ドレインゲート間電圧の関係(図12(b))からソース信号線60の電位は(EL電源線64の電圧)−V2となる。
It is preferable that the output voltage value of the
一方でEL電源線64は図31に示す表示パネルにおいて313、314の配線で各画素に供給されている。全ての画素が白表示の時には最大電流が313に流れ、黒表示の時には最小電流が313に流れる。このとき313の配線抵抗により白表示時には315と316の点で電位が異なる。一方で黒表示時には315と316ではほぼ等しい電位となる。つまり白表示時と黒表示時でEL電源線64の電位がEL電源線313の電圧降下により異なる。つまり同じI2の電流を流すにしても、EL電源線313の電圧降下量の違いによってソース信号線60の電圧が異なる。そのため313の電圧降下量によってプリチャージ電源24の電圧値を変化させなければ、ソース信号線の電流が変化しその結果輝度が変化するという問題が発生する。
On the other hand, the EL
EL電源線64の電圧が異なればソース信号線60に印加する電圧も異ならせる必要がある。1フレーム内での点灯率データを用いて電圧を変更するようにすればよい。点灯率が高いときはEL電源線313に流れる電流が多くなるため、電圧降下が大きくプリチャージ電源24の電圧値を低くするように電子ボリュームを制御する。一方で点灯率が低いときはEL電源線313の電圧降下が小さいため電子ボリュームによりプリチャージ電源24の電圧値を高くするようにすることでEL電源線313の配線抵抗が原因となる輝度ムラをなくすことが可能となる。
If the voltage of the EL
一方大型パネルにおいては、所定値まで電流を書き込みすることが困難になるため、特に低階調ではほぼ階調ごとに電圧値を用意して、書き込みを改善する必要がある。更に電圧値を多くするにはプリチャージ用電源24を多くする方法もあるが、電圧数だけスイッチ131も必要となる。特にスイッチは各ソースラインに電源数だけ必要となるため、大きな面積をしめることになる。
On the other hand, in a large panel, it becomes difficult to write current up to a predetermined value. Therefore, it is necessary to improve writing by preparing a voltage value for almost every gradation, particularly at a low gradation. In order to further increase the voltage value, there is a method of increasing the
電源数(2N−1個)に対し、Nビットのプリチャージ判定信号55が必要となり、Nビットの信号から(2N−1)個のスイッチを制御するためのデコード部が各ソース信号線の印加判定部39に必要となるため、このデコード部の回路規模がNの上昇に伴い増大し、チップ面積が大きくなってしまうことも問題である。
An N-bit
これは、各ソースラインにおいてデジタルデータ(階調データ)をアナログ値(プリチャージ電圧)に変換するため、ソースライン毎にデジタルアナログ変換部が必要になるために、出力電圧数が増えるほど回路規模が大きくなる。 This is because the digital data (grayscale data) is converted to analog values (precharge voltage) in each source line, so a digital-analog converter is required for each source line, so the circuit scale increases as the number of output voltages increases. Becomes larger.
そこで図38に示すようにデジタルアナログ変換部381は、半導体回路で1つのみ用意し、シリアル転送されてきたデータをアナログ電圧に変換し、その後、各ソース信号線に分配するようにする。そのためにデジタルアナログ変換部の出力382を分配部及びホールド部383に入力し各ソース信号線に、階調データに基づいたアナログ電圧を分配し供給する。
Therefore, as shown in FIG. 38, only one digital-
一方階調に応じた電流を出力する方法は図2と同様に、階調データ386をシフトレジスタ及びラッチ部384で各ソース線に分配し、各ソース線にある電流出力段23により階調に応じた電流を出力するようにしている。
On the other hand, the method of outputting the current corresponding to the gradation is similar to FIG. 2, in which the
電流もしくは電圧のいずれかを出力するかを決める部分として電流電圧選択部385をソース信号線への出力の直前に配置した。プリチャージ判定信号380、プリチャージ電圧印加判定部56とプリチャージパルス52により、電流電圧選択部385を切り替え、電流を出力するか、電圧出力後電流を出力するかのいずれかを決める。プリチャージ電圧印加判定部56は、電圧出力を行う期間を設けるかどうか決めるもので、プリチャージパルス52は電圧出力を行う場合に電圧出力を行う期間を決めるものである。
A current / voltage selector 385 is arranged immediately before output to the source signal line as a part for determining whether to output current or voltage. Based on the
これにより、デジタルアナログ変換部381が階調数に応じたアナログ出力段階数を持てば、階調に応じた電圧を出力することが可能となり、ある行が選択されている期間(水平走査期間に相当する)において、まず電圧によりほぼ所定の値までソース信号線電流を変化させ、その後、各画素のトランジスタのばらつきによる電流値のずれを電流出力により補正するということが可能となる。
Thus, if the digital-
電流により所定電流値にまで変化させるには、特に低階調部において水平走査期間以上の時間がかかることが多いが、電圧により変化させる方法はほぼ1μ秒で変化を完了させることが可能な上、電流による補正はわずかであるため、電圧印加後電流を流す方法では水平走査期間内に所定電流まで電流を変化させることが容易となる利点がある。 In order to change the current to a predetermined current value by the current, it often takes a time longer than the horizontal scanning period particularly in the low gradation portion, but the method of changing by the voltage can complete the change in approximately 1 μsec. Since the correction by the current is slight, there is an advantage that it is easy to change the current up to a predetermined current within the horizontal scanning period in the method of flowing the current after applying the voltage.
例えば256階調表示が可能な駆動用半導体回路において、上位128階調では電流のみで十分所定の電流値に変化できるなら、電圧を出力するのは下位128階調分でよい。従ってデジタルアナログ変換部381は7ビットの分解能であればよく、128種の電圧が出力できればよい。階調データ386が上位128階調のうちの1つであるときには、電圧出力を行わないように、プリチャージ判定信号380を入力する。これにより電流電圧選択部385は必ず電流のみを出力するようになる。デジタルアナログ変換部381の出力信号は駆動用半導体回路の外部に出力されないため、どのような値であっても良い。最も簡単な方法としては入力階調データ386の上位1ビットを無視して、下位7ビットの値に対応した電圧を出力しておいてよい。
For example, in a driving semiconductor circuit capable of displaying 256 gradations, if only the current can be sufficiently changed to a predetermined current value in the upper 128 gradations, the voltage may be output for the lower 128 gradations. Therefore, the digital-
階調データ386が0から127階調の間である場合には、プリチャージ判定信号380により、電流電圧選択部385を制御して、デジタルアナログ変換部381からのアナログ電圧を駆動用半導体回路外部に出力する期間を設ける。
When the
これによりデジタルアナログ変換部の分解能を小さくした回路が形成できる。またソース信号線の電圧は一般に図6のようなp型トランジスタを用いたカレントコピアや図44のようなカレントミラーの画素構成の場合、黒表示時が最も電圧が高く、白表示になるに従って電圧が低下していく。黒から白の範囲での電圧変化幅に比べ、黒から中間調の範囲での電圧変化幅の方が小さくなる。従って、0から127階調の時のみ電圧を出力するような構成とした場合は、出力電圧のダイナミックレンジを小さくすることが可能となる。 As a result, a circuit with a reduced resolution of the digital-analog converter can be formed. In general, in the case of a current copier using a p-type transistor as shown in FIG. 6 or a current mirror pixel configuration as shown in FIG. Will go down. The voltage change width in the black to halftone range is smaller than the voltage change width in the black to white range. Therefore, when the configuration is such that the voltage is output only when the gradation is from 0 to 127, the dynamic range of the output voltage can be reduced.
また本発明のソースドライバIC36では電圧印加後、電流出力し、駆動トランジスタのばらつきを補正する動作を行うため、出力される電圧値は、ほぼ目標の電流値となる値を印加すれば良く、精度は要求されない。これによりデジタルアナログ変換部381の電圧出力の出力偏差の値は液晶パネルに比べ大きくて良いため、その分回路規模を小さくすることも可能である。
In addition, since the
一般にソースドライバICを使うパネルのサイズの違い(ソース線の浮遊容量が異なる)や、走査方向の画素数の違い(水平走査期間が異なる)により、電流変化のしやすさが異なる。 In general, the ease of current change varies depending on the difference in the size of the panel using the source driver IC (the floating capacitance of the source line is different) and the difference in the number of pixels in the scanning direction (the horizontal scanning period is different).
本構成のドライバICを用いるとプリチャージパルス52をソースドライバIC外部から入力するようにすれば、プリチャージ判定信号380及び階調データ386は図2に示すように、外部信号入力となることからパネルにあわせて、電流のみもしくは、電圧と電流の両方を利用して階調表示を行う階調範囲を任意に設定できるという利点がある。階調範囲の設定は図2のように外部に形成されたコントロールICで制御することができる。またコントロールICの動作をコマンド入力により変化させられる場合は、コマンド入力により調整可能となる。なお、コントロールICは図2のようにソースドライバICの外部に構成される場合の他、液晶用ソースドライバの一部に見られるように、ソースドライバICとコントロールICを同一チップに一体化して形成しても構わない。このときは一体化されたICのコマンド入力により階調範囲を調整できるようにしておけばよい。
When the driver IC of this configuration is used, if the
以上の発明により、低階調部において、ソース信号線に流れる電流が小さいことから所定時間(水平走査期間)内に電流が所定値に変化できないために、白表示を行った次の行の画素の輝度が所定値よりも高くなるという問題をプリチャージ電圧入力により解決した。 According to the above invention, in the low gradation portion, since the current flowing through the source signal line is small, the current cannot be changed to a predetermined value within a predetermined time (horizontal scanning period). The problem that the luminance of the image becomes higher than a predetermined value has been solved by inputting a precharge voltage.
図8は基準電流発生回路を示した図である。基準電流は図10で示した出力段の構成において、1階調あたりの電流値(基準電流89)を規定するものである。 FIG. 8 is a diagram showing a reference current generating circuit. The reference current defines a current value (reference current 89) per gradation in the output stage configuration shown in FIG.
図8において基準電流89は節点80の電位と、抵抗素子81の抵抗値により決まる。
In FIG. 8, the reference current 89 is determined by the potential of the
さらに節点80の電位は電圧調節部85により、制御データ88により変化させることが可能である。
Further, the potential of the
電流出力を行うための階調表示用電流源103のトランジスタサイズによっては端子ごとの出力電流ばらつきが発生する。トランジスタサイズ(チャネル面積)と出力電流ばらつきの関係を図11に示す。基準電流のばらつきを考慮に入れ、チップ内、チップ間の隣接端子間のばらつきを2.5%以内にする必要があることから図11における出力電流のばらつき(出力段での電流ばらつき)は2.5%以下にすることが望ましく、103のトランジスタサイズは160平方ミクロン以上あることがよい。
Depending on the transistor size of the gradation display
さて、有機発光素子を用いた表示パネルでは、点灯画素にのみ電流がながれ、非点灯画素には電流が流れない。従って全画面白表示時に最大、全画面黒表示時に最小電流が流れる。 Now, in a display panel using an organic light emitting element, current flows only to the lit pixel, and no current flows to the non-lit pixel. Therefore, the maximum current flows when the full screen is white and the minimum current flows when the full screen is black.
表示パネルに電流を供給する電源回路は、最大電流が流せるような容量を持たせる必要がでてくる。しかし、最大電流を流すような画面表示となることはきわめて少ない。このきわめて少ない機会しか発生しない最大電流のために、大きな容量の電源回路を設けることは無駄が大きい。また消費電力を下げるためにも最大電流をなるべく小さくする必要がある。 The power supply circuit that supplies current to the display panel needs to have a capacity that allows the maximum current to flow. However, there is very little screen display that allows the maximum current to flow. It is wasteful to provide a power supply circuit having a large capacity because of the maximum current that is generated with very few opportunities. In order to reduce power consumption, it is necessary to reduce the maximum current as much as possible.
そこで、最大電流を下げる方法として、白表示画素が全体の6割以上ある場合、全画素の輝度を2〜3%程度低下させる。これによると、最大電流が2〜3%低下し、ピーク時の電力が下がる。 Therefore, as a method of reducing the maximum current, when the number of white display pixels is 60% or more, the luminance of all the pixels is reduced by about 2 to 3%. According to this, the maximum current decreases by 2 to 3%, and the power at the peak decreases.
この方法を実現させるには、1階調あたりの電流を決める基準電流生成部26から発生する基準電流89の値を2〜3%程度変化させれば実現できる。
This method can be realized by changing the value of the reference current 89 generated from the reference
そのために、表示パターンに応じて制御データ88の値を変え節点80の電圧を変えることで、基準電流89を変える。
Therefore, the reference current 89 is changed by changing the value of the
このように、表示パターンに応じて制御データの値を変えるには表示パターンを判別し、判別結果により制御データを変えるという制御をする必要がある。そのためこの判別は通常制御IC28により行われる。
As described above, in order to change the value of the control data in accordance with the display pattern, it is necessary to perform a control of determining the display pattern and changing the control data according to the determination result. Therefore, this determination is normally performed by the
このため、制御IC28からソースドライバIC36へ入力される信号線の数は映像信号線の他、電子ボリュームの制御データ線数だけある。そのため両ICの入出力端子が増加する。電子ボリュームの制御が6ビット、映像信号線が18ビット(各色6ビット)の場合、24本端子が必要となる。
Therefore, the number of signal lines input from the
さらにプリチャージ電源24が内蔵されているため、プリチャージ電源24の出力電圧を設定するレジスタが存在する。プリチャージ電圧は表示パネルのTFT特性及び、有機発光素子のしきい値電圧により決まるため、異なるパネル毎に異なる電圧値を設定する必要があり、少なくとも1回外部から設定する必要がある。1回の設定のために外部入力端子を設けるのは非効率である。
Further, since the
入出力信号線数を減らすことはチップ面積縮小、外部の配線引き回しの簡略化に有効である。 Reducing the number of input / output signal lines is effective for reducing the chip area and simplifying external wiring.
そこで本発明では、データ線とアドレス線を制御ICとソースドライバIC間に接続し、映像信号と各種設定用信号を高速にシリアル転送させるようにして信号線数を減らすことにした。映像信号も、赤緑青の3源色をシリアル転送する。 Therefore, in the present invention, the number of signal lines is reduced by connecting the data lines and address lines between the control IC and the source driver IC so that the video signal and various setting signals are serially transferred at high speed. The video signal is also serially transferred in the three source colors of red, green and blue.
図1にデータ線とアドレス線のタイミングチャートを示す。スタートパルス16が入力された後、1行分の画素データがデータ線12より転送される。その後制御用のデータが転送される。例えば電子ボリュームの設定値などである。データ線12に流れているデータが何であるか判別するために、アドレス13がデータ線12のデータに同期して転送される。この例では、アドレス線13のデータが0のとき赤色データ、1のとき緑色データ、2のとき青色データとなる。4以上の値はコマンドデータである。
FIG. 1 shows a timing chart of data lines and address lines. After the
シリアル転送されてきたデータを分配するため分配部27のブロック図を図18に示す。分配部は映像信号では2段の、その他のコマンドデータでは1段のレジスタもしくはラッチ回路で構成される。
A block diagram of the
1段目のレジスタもしくはラッチ回路182により、必要なデータのみを取り込み、映像信号11に対しては、次のシフトレジスタ部21のキャリーパルスが長くできるよう3色の信号のタイミングを調整している。これにより図1に示すような映像データ11が取り出される。このデータがシフトレジスタ部21により各出力に分配される。
The first stage register or latch circuit 182 captures only necessary data, and for the
また、信号線数を減らす第2の例を図28から図30に示す。 A second example for reducing the number of signal lines is shown in FIGS.
この例では色ごとに信号線を用意し、各色のデータをシリアル転送する方法である。各ドットに対応した映像信号を順に転送し、ブランキング期間を利用してコマンド信号を送るようにしている。1水平走査期間での転送の関係を図30に示す。映像信号転送期間301とコマンド転送期間302の識別は、データコマンドフラグ282により行っている。1画素分データ281の先頭の1つのデータをこのデータコマンドフラグ282にあて(この例では赤データのうちの1つを使用)、ハイレベルであればこのデータは映像信号、ローレベルであればコマンドと判定し、判別を行う。このデータコマンドフラグ282は、1画素分データ281のどの部分にあってもよいが、先頭にある方が、入力されるデータが、コマンドか否かをはじめに判別できるため処理がしやすい。
In this example, a signal line is prepared for each color, and data of each color is serially transferred. A video signal corresponding to each dot is sequentially transferred, and a command signal is transmitted using a blanking period. FIG. 30 shows the transfer relationship in one horizontal scanning period. The video signal transfer period 301 and the command transfer period 302 are identified by the data command flag 282. The data at the head of the
この例では1画素分データ281が6回のデータ転送からなっており、プリチャージ判定信号55が3ビットと、映像信号が8ビットの11ビットの信号を2本の信号線により6倍速で転送するものである。図28に内訳を示す。はじめにプリチャージ判定信号55群283を送信し、映像信号群284を送信する。なおこの順番に制約はない。赤データ、緑データ、青データとも同一回路構成にするためには、はじめの1ビット分のデータはあけて、プリチャージ判定信号55、映像信号群284を転送することが好ましい。映像信号はシリアル転送されるため、シリアルパラレル変換部を介し、パラレル変換後シフトレジスタへ入力される。赤データのパラレル変換後の出力タイミングを286に示す。
In this example, the
285で表させる期間は、ブランクデータとしてもよい。この例ではシリアル伝送で送られてきたゲート信号線をソースドライバに入力し、ソースドライバ内部にてパラレル変換し、ゲートドライバへの信号供給を行う構成となっているため、285の期間にゲート信号線の信号を入れるようにしている(有機発光素子を用いた表示装置において、ゲートドライバは、所定の画素に所定電流を流すための画素選択用ゲートドライバと、画素に記憶された電流を流し続けるためのEL点灯用ゲートドライバの2つが必要で、それぞれにクロック、スタートパルス、スキャン方向制御、出力イネーブル端子が必要となると、全部で8信号線必要となり、1本のゲート信号線で6つと、285の2つの区間で信号線を送ると、1画素タイミングでゲートドライバの波形制御が可能となる。より細かい制御が可能。これを実現するにはゲート信号線シリアル転送用の他に285の区間が必要である)。 The period represented by 285 may be blank data. In this example, the gate signal line sent by serial transmission is input to the source driver, converted into parallel in the source driver, and the signal is supplied to the gate driver. (In a display device using an organic light emitting element, a gate driver continuously supplies a pixel selection gate driver for supplying a predetermined current to a predetermined pixel and a current stored in the pixel. 2 gate drivers for EL lighting are required, and when a clock, a start pulse, a scan direction control, and an output enable terminal are required, 8 signal lines are required in total, and 6 gate signal lines are required. If the signal line is sent in two sections 285, the waveform of the gate driver can be controlled at one pixel timing. Ability. To this, the implementation is required in addition to 285 sections of the gate signal line for serial transfer).
一方コマンド送信時のデータ転送の例を図29に示す。1コマンドあたりのビット数は6ビット程度あれば足ることが多いため、この例では赤緑青データ全てをまとめて6ビットの信号ととらえ、データコマンド識別信号282の後の5回分のデータをコマンドとして取り込むようにしている。ブランキング期間であってもゲートドライバの動作は必要であるため、ゲート線及び285の区間では、フラグ282の値によらず、ゲートドライバ用の信号が入力される。 On the other hand, FIG. 29 shows an example of data transfer at the time of command transmission. Since it is often sufficient that the number of bits per command is about 6 bits, in this example, all the red, green, and blue data are collectively regarded as a 6-bit signal, and the data for 5 times after the data command identification signal 282 are used as commands. I try to capture it. Since the operation of the gate driver is necessary even during the blanking period, a gate driver signal is input in the section of the gate line and 285 regardless of the value of the flag 282.
データコマンドフラグ282と同一タイミングである信号のうち、ゲートドライバ用の信号が入力される区間以外に3ビット分の空きデータがある。この部分はビット長が短いコマンドにあててもよいが、5つ以上のコマンドを設定する必要があるときに、コマンドアドレスとして用いる。図29では10個以下のコマンド受付を行うソースドライバを例として、292に示す1ビットのコマンドアドレスを用意している。282、292の値に応じ、更新するコマンドレジスタを変更する。データが1回で転送されることから、シリアルパラレル変換部は不要で、直接内部レジスタ入力(プリチャージ電源24を決める電子ボリューム入力など)を更新すればよい。 Among signals having the same timing as that of the data command flag 282, there is empty data for 3 bits other than a section in which a gate driver signal is input. This part may be applied to a command having a short bit length, but is used as a command address when it is necessary to set five or more commands. In FIG. 29, a 1-bit command address indicated by 292 is prepared by taking a source driver that accepts 10 or less commands as an example. The command register to be updated is changed according to the values of 282 and 292. Since the data is transferred once, the serial / parallel converter is not required, and the internal register input (such as an electronic volume input that determines the precharge power supply 24) may be directly updated.
図28から図30に示した入力インターフェースにより、映像信号とプリチャージ判定信号を多重に伝送しかつ、コマンド入力を映像信号非送信期間に行うことで、コマンド数が10、コマンドビット長が6ビットの場合で、従来の93本の入力線数から、6本の信号線数まで削減が可能となった。 The input interface shown in FIGS. 28 to 30 multiplexly transmits the video signal and the precharge determination signal and performs the command input in the video signal non-transmission period, so that the number of commands is 10 and the command bit length is 6 bits. In this case, the number of 93 input lines can be reduced to 6 signal lines.
信号線数と、転送レートは任意に設定でき、信号線数は、最小は各色1ビットから、最大では、各色の1画素ごとに必要な信号ビット数/2まで設定できる。信号線数が減るとクロック周波数が増加し、外部の配線引き回しが難しくなることから、実用上は、データ転送レートが100MHz以下の信号線数とすることが好ましい。本発明ではEMIを低減するため、クロックのみ半分の周波数とし、両エッジでデータ取り込みを行うようにしている。 The number of signal lines and the transfer rate can be arbitrarily set, and the number of signal lines can be set from 1 bit for each color to the minimum and 2 bits for each pixel of each color at the maximum. When the number of signal lines decreases, the clock frequency increases and it becomes difficult to route external wiring. Therefore, in practice, the number of signal lines with a data transfer rate of 100 MHz or less is preferable. In the present invention, in order to reduce EMI, only the clock is set to a half frequency, and data is captured at both edges.
なお、入力信号としては、CMOSレベルの信号でなくても、差動伝送によって送信しても良い。差動伝送とすると、一般的に信号線振幅が下がるためEMIが低下するという効果がある。 The input signal may not be a CMOS level signal but may be transmitted by differential transmission. When differential transmission is used, the signal line amplitude generally decreases, and thus EMI is reduced.
高速転送を行うクロック及びデータ線に関して、図16のような入力形式として、2本の入力信号線(161及び162)の差分からロジック信号164を取り出すようなRSDS形式で送信を行っても良い。165及び166は電流送信された信号を電圧値に換えるための抵抗素子である。この抵抗素子の値は送信側の仕様に合わせて決定される。この入力端子を図1及び図28の信号線全てに組み込むことで、伝送形式を差動伝送とし、EMIの少ないドライバを実現した。
With respect to the clock and data line for performing high-speed transfer, transmission may be performed in the RSDS format in which the
これにより入力信号線数の少ないソースドライバIC36が実現できた。
As a result, the
図70は電流出力段を図73の736に示すようなカレントコピア構成により形成した場合のドライバICの概略構成を示したものである。 FIG. 70 shows a schematic configuration of the driver IC when the current output stage is formed by a current copier configuration as indicated by 736 in FIG.
カレントコピア回路では、入力電流をスイッチ734及び735を介して駆動トランジスタ731に流し、流れた電流量に応じて節点742の電圧が決まる。この電圧を保持するために蓄積容量732を設け電荷を蓄積することにより電圧を保持する。入力電流を記憶した後スイッチ734及び735を非導通状態とする事で、入力電流をためておく。電流を出力する際には733のトランジスタを導通状態とすることにより、732の蓄積容量に蓄えられた電荷量に応じた電流が731に流れ出力される。同一駆動トランジスタ731のドレイン電流−ゲート電圧特性を用いて入力電流を記憶し、出力するためトランジスタの特性ばらつきのよらず入力電流と同じ電流を出力できる利点がある。
In the current copier circuit, an input current is passed through the
更にカレントコピア回路では入力電流を一度蓄積容量732に記憶してから出力を行うため、メモリ機能を有する。そのため入力データをかく出力端子に分配した後、データの出力タイミングをそろえるラッチ部の機能をカレントコピア回路に持たせることが可能である。これにより図70の構成においてシリアルに転送されてくる映像信号はラッチ部を使わずに各出力に分配可能となる。 Further, the current copier circuit has a memory function in order to output the input current once stored in the storage capacitor 732. For this reason, after the input data is distributed to the output terminals, the current copier circuit can have a function of a latch unit for aligning the data output timing. Thereby, the video signal transferred serially in the configuration of FIG. 70 can be distributed to each output without using the latch unit.
カレントコピア回路ではアナログ電流を保持することが可能であるため、映像信号をあらかじめデジタル−アナログ変換部706で階調に応じたアナログ電流である階調電流信号730に変換し、シフトレジスタ21の出力信号に応じて各出力に分配するようにしている。分配された電流を保持するための電流保持手段702に、カレントコピア回路を形成している。
Since the analog current can be held in the current copier circuit, the video signal is converted in advance into a gradation
カレントコピア回路では先に述べたように入力電流を一度保持した後に入力電流に応じた電流を出力するという動作を行うことから、入力電流を記憶している期間では電流出力ができず、また電流出力を行う際には階調電流信号730を取り込むことができない。
As described above, the current copier circuit operates to output the current according to the input current after holding the input current once. Therefore, the current cannot be output during the period in which the input current is stored. When outputting, the gradation
表示部への電流出力は画素回路において所定電流への変化に時間がかかるという問題があることから水平走査期間内においてはなるべく長い期間電流を出力し続けることが望ましい。そのためソースドライバICから電流は常に出力されることが好ましい。 Since the current output to the display unit has a problem that it takes time to change to a predetermined current in the pixel circuit, it is desirable to continue outputting the current as long as possible within the horizontal scanning period. Therefore, it is preferable that a current is always output from the source driver IC.
そこでカレントコピア回路構成の出力段でも常に電流を出力し続けるために、同一出力端子にカレントコピア回路を2つ設け、一方が階調電流信号730を記憶している際には、他方が電流をドライバIC外部に電流を出力する構成とした。
Therefore, in order to continuously output current even in the output stage of the current copier circuit configuration, two current copier circuits are provided at the same output terminal, and when one stores the gradation
出力段の回路を図73に示す。736aと736bの2つの保持回路がカレントコピア構成となっている。2つの保持回路のうちどちらを出力にし、どちらが階調電流信号730を記憶するかを決めるための信号がセレクト信号738である。セレクト信号738は1水平走査期間毎に変化し、1水平走査期間ごとに保持回路736を変えることにより映像信号に応じた電流出力が可能となる。セレクト信号738に応じて保持回路736の電流出力用トランジスタ733の状態を変えるようにすることで、出力に用いる保持回路を決めることが可能となる。
A circuit of the output stage is shown in FIG. Two holding
両保持回路736とも出力を行わないようにする場合には、セレクト信号738及びセレクト信号の反転出力739ともローレベルとすることで実現する。738及び739は必ずしも逆相に入る必要はないが、両信号ともハイレベルにしてはならない。他の方法として738と739は常に逆相とし、別途イネーブル信号を設け、738及び739との論理積の結果をスイッチ733を制御する信号に入力することにより同様な動作を行うことが可能である。
When both the holding circuits 736 do not output, the
シフトレジスタ21及び電流保持手段702により階調電流信号730が各出力に分配できた。次に階調電流信号730を生成する回路について説明を行う。ロジック信号である映像信号をアナログ信号である階調電流信号730に変換するためにデジタル−アナログ変換部706を設け、映像信号に応じた電流を出力するようにした。デジタル−アナログ変換部706の回路例を図71に示す。
The gradation
映像信号の各ビットに対応した電流を外部から入力し、対応した電流(階調基準電流1〜階調基準電流8)に対し、電流値に対応して階調信号711によりスイッチ712を制御することにより、階調信号711に応じた階調電流信号730を出力するような構成とした。階調信号1(711a)から順に階調信号8(711h)まで最下位ビットから最上位ビットに対応させた場合、階調基準電流1(700c)の2倍が階調基準電流2(700d)、一般に階調基準電流nの2倍が階調基準電流(n+1)となるように、電流値を設定し入力する(ここでnは1以上ビット数未満の整数)。
A current corresponding to each bit of the video signal is input from the outside, and the
これによりスイッチ712が導通状態となっている階調基準電流700の和を階調電流信号730として出力する。
As a result, the sum of the gradation reference current 700 in which the
次に階調基準電流700を作成し、デジタル−アナログ変換部706に入力する方法について説明する。
Next, a method of creating the gradation reference current 700 and inputting it to the digital-
図78に示すように階調基準電流700は階調基準電流生成部704により生成する。1階調あたりの電流をどのくらいにするかを設定する基準電流781を元にカレントミラー構成などにより、映像信号のビットに応じた階調基準電流700を出力する。ここでは8ビット出力の場合で、階調基準電流700は8出力存在する。(階調基準電流nの電流値)×2=(階調基準電流(n+1)の電流値)となるような電流を正確に出力する必要があることから、ミラーを行うトランジスタ782の数を変えることで出力電流を変化させることが好ましい。この方法の場合、階調性は高いが回路面積が大きくなる欠点がある。一方で各階調基準電流700を生成するトランジスタ782は、各期順電流に対し1つずつとし、チャネル幅を変えることにより階調基準電流1から8を変化させることも可能であるが、電流がチャネル幅に正確に一致するわけでないためシミュレーションによりチャネル幅をプロセスに応じて変更する必要がある。このため、個数分だけ並べる方法に比べ階調性が低下するおそれがある。そこで、図78に示すように低階調部と高階調部に階調基準電流をグループ分けし、低階調部と高階調部の間ではチャネル幅を変更することで電流値を変え、低階調部間及び高階調部間ではトランジスタの個数を変更することで電流を変えるようにする。
As shown in FIG. 78, the gradation reference current 700 is generated by the gradation reference
図78では、低階調部を下位2ビット、高階調部を上位6ビットとし、783で示す点線に囲まれたトランジスタは784で示す点線に囲まれたトランジスタに比べておよそ1/4のチャネル幅(プロセスにより上下する−10%以上+50%未満)で形成することにより、階調性を維持し回路規模の小さい階調基準電流生成部704を実現することができる。
In FIG. 78, the low gradation part is the lower 2 bits and the high gradation part is the upper 6 bits, and the transistor surrounded by a dotted line indicated by 783 has a channel of about 1/4 of the transistor surrounded by the dotted line indicated by 784. By forming with a width (-10% or more and less than + 50%, which varies depending on the process), it is possible to realize the gradation reference
ドライバICに対し1回路であるため、階調性を高めたいときは図80に示すようにトランジスタ数により電流を変化させてもよい(全体に対する回路面積が10%以下であるため)。 Since one circuit is provided for the driver IC, the current may be changed depending on the number of transistors as shown in FIG. 80 to improve the gradation (because the circuit area with respect to the whole is 10% or less).
基準電流781は図81に示すように抵抗、演算増幅器などにより定電流源を構成することで実現可能である。88の制御データにより基準電流781の電流値を変えることも可能である。この基準電流781の制御は、電力抑制、焼き付き防止、コントラストの向上に役立つ。 The reference current 781 can be realized by configuring a constant current source with a resistor, an operational amplifier, etc. as shown in FIG. It is also possible to change the current value of the reference current 781 by 88 control data. The control of the reference current 781 is useful for suppressing power, preventing burn-in, and improving contrast.
以上のようにして形成された階調基準電流700をデジタル−アナログ変換部706に入力すればよいが、直接接続すると複数のソースドライバIC36を接続したときに、全てのチップで1%以下の誤差で階調基準電流700を供給することが難しくなる。
The gradation reference current 700 formed as described above may be input to the digital-
チップ毎に、基準電流生成部703と階調基準電流生成部704を設けると、図81の基準電流生成部703でのばらつきと、図78もしくは図80でのカレントミラーでのばらつきの2乗平均のばらつきが階調基準電流700で発生するため、チップによってある階調の電流値が異なるおそれがあり、チップ毎に輝度ムラが発生する。カレントミラーのミラー比ずれによるばらつきを小さくするには782、801のトランジスタサイズを大きくすることにより実現できるが、ばらつきを1%以下にしようとするには10,000平方ミクロン以上のチャネルサイズが必要となる。
When the reference
小さいサイズでばらつきなく各チップに階調基準電流700を供給するには1つの表示部に対し、1ヶ所の基準電流生成部703から1ヶ所の階調基準電流生成704を用いて階調基準電流700を発生させ、各チップに分配する方法である。この概念を図72に示す。
In order to supply the gradation reference current 700 to each chip with a small size and no variation, the gradation reference current is generated by using one gradation reference
ソースドライバ36aにより発生した階調基準電流704を、36aを含めた全てのチップに供給することにより、各チップでばらつきのない電流が供給される。ここで、階調基準電流700は2つ以上のソースドライバIC36に同時に供給されないようにする必要がある。電圧と異なり電流の場合複数のドライバに接続すると分流され、1つのドライバICに流れる階調基準電流値が異なってしまう。そこで、複数のドライバIC36が同時に階調基準電流700を取り込まないようにデジタルアナログ変換部706が持つスイッチ712を利用して、ある1つのICが映像信号に応じた階調電流信号730を生成しているときには他のICではスイッチ712全てが非導通状態となるような構成にすることを考えた。
By supplying the gradation reference current 704 generated by the
階調電流信号730が必要なのは、電流保持手段702に電流を供給するときでシフトレジスタ21の出力のうちの1つに対し取り込むように信号を出している時である。つまりスタートパルス16が入力され、カスケード接続された次段IC36に対しキャリー出力701からパルスを出力するまでの期間が、階調電流信号730を必要とする期間である。
The gradation
そこで、シフトレジスタ21が出力を行っている期間以外ではデジタル−アナログ変換部706のスイッチ712は階調信号711によらず常に非導通状態とする。これを実現するためにチップイネーブル信号生成部707を設け、シフトレジスタ動作時以外ではスイッチ712は常に非導通状態とするようにする。チップイネーブル信号生成部707は、スタートパルス16が入力されて、キャリー出力701が行われるまでの間のみパルスを出力し映像信号をアナログ電流に変換することを許可するようにする。正確にはシフトレジスタ出力719が同一チップ内で出力されている期間である。スタートパルス16とシフトレジスタ出力719、キャリー出力701とシフトレジスタ出力719の関係は入力データとスタートパルス16の関係やシフトレジスタの構成21によって変わる可能性があるため、スタートパルス16とキャリー出力701から期間を調整してイネーブル信号821を出力するようにする。イネーブル信号に対応したデジタル−アナログ変換部706の回路図を図82に示す。チップイネーブル信号821はスタートパルス16が入力されてからキャリー出力710を行うまでの間、ハイレベル状態となり、階調信号711に応じて階調基準電流700が階調電流信号730に出力される。それ以外の期間ではチップイネーブル信号821がローレベル信号となるため、常にスイッチ712が非導通状態となり電流は供給されない。
Therefore, the
1水平走査期間でのあるドライバIC(チップ1)のチップイネーブル信号821、セレクト信号738、階調電流信号738、階調信号711のタイミングチャートを図83に示す。
FIG. 83 shows a timing chart of the chip enable
セレクト信号738はタイミングパルス29により1水平走査期間毎に変化し、1出力に対し2つある保持回路736のどちらに階調電流信号738を記憶させ、他方が記憶された電流を出力するかを決める。期間831aでは保持回路A(736a)から電流を出力し、保持回路B(736b)に階調電流信号730を記憶させている。
The
階調電流信号730への記憶は1出力ずつ順に行い、シフトレジスタ出力719によりどの出力へ記憶させるかを決めている。更に複数のドライバICに基準電流を分配できる配線としていることから、分流されることを防ぐためシフトレジスタが動作している期間のみチップイネーブル信号821により、デジタルアナログ変換部706が動作し、階調電流信号738が流れる。チップ1のチップイネーブル信号821はシフトレジスタがチップ1で動作している期間である832aの期間でのみハイレベルの信号となり、階調電流信号738が流れている。832bの期間(チップ1以外のシフトレジスタが動作中)のときは、チップイネーブル信号821がローレベルとなり階調電流信号738は流れない。そのため階調基準電流信号700は常に1つのドライバICにしか入力されないため、図72のように複数のドライバICに分岐して配線することが可能となる。カレントミラーなどによる分配に比べ、時間で区切って分配するため正確に同一電流を供給できる。
The gradation
カレントコピアを各出力に設け階調電流を各出力に分配する方法では、駆動トランジスタ731の特性ばらつきによらず、記憶した電流と同じ電流を出力することが可能であるため、出力ばらつきが起こりにくい。しかし、「突き抜け」と呼ばれる現象により出力電流がばらつくおそれがある。
In the method in which a current copier is provided for each output and the gradation current is distributed to each output, the same current as the stored current can be output regardless of the characteristic variation of the
図73の保持回路においてゲート信号線741の信号をハイレベルにすると、階調電流を記憶する。例えば白階調の電流を記憶するとすると、図74に示すように、駆動トランジスタ731にドレイン電流は白階調電流(ここでIwとする)となる。そのとき駆動トランジスタ731の電流−電圧特性(図75)から節点742の電圧はVwとなる。(期間747)
期間747が終了し、保持回路736に電流を記憶するのを終えるためゲート信号線741はローレベルに変化する。この時ゲート信号線741電圧の低下がトランジスタ735aのゲート容量を介して容量結合により節点742の電圧もVGだけ低下する。これにより駆動トランジスタ731のドレイン電流もIwからIG分だけ低下する。
When the signal of the gate signal line 741 is set to the high level in the holding circuit of FIG. 73, the gradation current is stored. For example, if a white gradation current is stored, as shown in FIG. 74, the drain current in the driving
The period 747 ends and the gate signal line 741 changes to a low level in order to finish storing the current in the holding circuit 736. At this time, the voltage of the node 742 is also lowered by VG due to the capacitive coupling through the gate capacitance of the
この「突き抜け」により、出力電流が端子により変化するおそれがある。例えば図76の765、766に示すような電流―電圧特性を持つ駆動トランジスタ731があるとする。節点742の電圧つまり駆動トランジスタ731のゲート電圧が突抜によりVG変化すると、765の駆動トランジスタではドレイン電流がIw1となり、766の駆動トランジスタではドレイン電流がIw2となり、この電流が出力信号線737を介して外部に流れ、出力電流にばらつきが発生する。Iw2とIw1の差が2つの平均電流に対し1%以上になると輝度ムラとして表示品位に影響を与える。
This “piercing” may cause the output current to change depending on the terminal. For example, it is assumed that there is a
節点742の電圧変化量VGはトランジスタ735のゲート容量をCgs、蓄積容量732の容量をCs、ゲート信号線741の振幅をVgaとすると、VG=Vga×Cgs/(Cgs+Cs)で表される。 The voltage change amount VG at the node 742 is expressed as VG = Vga × Cgs / (Cgs + Cs), where Cgs is the gate capacitance of the transistor 735, Cs is the capacitance of the storage capacitor 732, and Vga is the amplitude of the gate signal line 741.
VGを小さくするには、CgsもしくはVgaを小さくするか、Csを大きくする。Csを大きくする方法はチップサイズが大きくなることから現実的には難しい。またVgaは基本的にアナログ電源電圧分の振幅を持つ。この電圧を下げると、出力端子の電圧振幅が低下するため、出力可能な電流のダイナミックレンジが低下する。またゲート信号線741のみハイレベル電圧を低下させると、このゲート信号線741のための電源が必要となるため電源数が増加する。電源数の増加は電源回路の増加につながるためこの方法も実現することが難しい。 To reduce VG, Cgs or Vga is decreased or Cs is increased. The method of increasing Cs is actually difficult because the chip size increases. Vga basically has an amplitude corresponding to the analog power supply voltage. When this voltage is lowered, the voltage amplitude at the output terminal is lowered, so that the dynamic range of the current that can be outputted is lowered. Further, if the high level voltage of only the gate signal line 741 is lowered, the power supply for the gate signal line 741 is required, so the number of power supplies increases. Since the increase in the number of power supplies leads to an increase in power supply circuits, it is difficult to realize this method.
そこで本発明ではトランジスタ735のゲート容量Cgsを小さくすることを考えた。単にトランジスタ735のサイズを小さくした場合では、オフ時のリーク電流が増大し蓄積容量732に保持された電荷がトランジスタ735を介して移動することにより、節点742の電位が変化し所定電流を流せなくなる問題が発生する。 Therefore, in the present invention, the gate capacitance Cgs of the transistor 735 is considered to be reduced. When the size of the transistor 735 is simply reduced, the leakage current at the time of turning off increases and the charge held in the storage capacitor 732 moves through the transistor 735, so that the potential of the node 742 changes and a predetermined current cannot flow. A problem occurs.
トランジスタ735を少なくとも2つ以上に分割し、そのうちの蓄積容量732に最も近いトランジスタを小さくすることを考えた。図77に2つに分割したときの電流保持手段702の回路を示す。 It was considered that the transistor 735 is divided into at least two, and the transistor closest to the storage capacitor 732 is made smaller. FIG. 77 shows a circuit of the current holding means 702 when divided into two.
トランジスタ735を2つに分割し、775と772の2つの構成とした。トランジスタ775に比べ772はチャネルサイズが小さくなっている。またそれぞれのゲート電極につながる信号線は別になっており、ゲートイネーブル信号771の制御により、トランジスタ772の方が775に比べて早く非導通状態となるようにしている。タイミングチャートを図79に示す。
The transistor 735 is divided into two to have two structures 775 and 772. Compared with the transistor 775, 772 has a smaller channel size. In addition, signal lines connected to the respective gate electrodes are separate, and the transistor 772 is brought into a non-conductive state earlier than 775 by the control of the gate enable
複数個のトランジスタにすることの利点は、2つのトランジスタのゲート信号線の波形を異ならせ、蓄積容量732に近いトランジスタ772をまず非導通状態とし、その後775を非導通状態とすることで、「突き抜け」はトランジスタ772のゲート容量Cg1と蓄積容量Cs、ゲート振幅Vgateによることとなり、Cgs>Cg1となることからVG自体を小さくすることができる。さらに、蓄積容量732の電荷を保持するために772が完全に非導通状態となった後、775が非導通状態となるとなるようにゲート信号線741をローレベルに変化させる。775はリーク電流を小さくするためトランジスタのチャネル幅/チャネル長の値が大きくなるように設計される。2つのトランジスタを直列に接続することでリーク電流が少なくなる利点がある。更にトランジスタ775と蓄積容量732に間にトランジスタ772が非導通状態となって挿入されているため、775aのゲート信号による、節点742への「突き抜け」が発生しないという利点がある。 The advantage of using a plurality of transistors is that the waveforms of the gate signal lines of the two transistors are different, the transistor 772 close to the storage capacitor 732 is first turned off, and then 775 is turned off. “Punch-through” depends on the gate capacitance Cg1 and storage capacitance Cs of the transistor 772 and the gate amplitude Vgate. Since Cgs> Cg1, VG itself can be reduced. Further, in order to hold the charge in the storage capacitor 732, the gate signal line 741 is changed to a low level so that 775 becomes non-conductive after 772 is completely non-conductive. 775 is designed to increase the channel width / channel length value of the transistor in order to reduce the leakage current. There is an advantage that leakage current is reduced by connecting two transistors in series. Further, since the transistor 772 is inserted between the transistor 775 and the storage capacitor 732 in a non-conductive state, there is an advantage that the “piercing” to the node 742 due to the gate signal of 775a does not occur.
このように、駆動トランジスタ731のゲート及びドレイン電極間に接続されるトランジスタを複数個に分割し、最も蓄積容量732に近いトランジスタはチャネルサイズを小さく作成した上に他のトランジスタに比べ早く非導通状態とすることで、電荷のリークなどの問題がなく突き抜け量を減らすことを実現できる。
In this way, the transistor connected between the gate and drain electrodes of the
更に駆動トランジスタ731の(チャネル幅)/(チャネル長)(以降W/Lとする)に関してもW/Lの値が小さくなることが好ましい。
Furthermore, it is preferable that the value of W / L is small with respect to (channel width) / (channel length) (hereinafter referred to as W / L) of the
図84に電流−電圧特性を示す。W/Lの値が小さくなればなるほど傾きが小さくなり、階調電流信号730を記憶させた後「突き抜け」によりVGだけ駆動トランジスタ731のゲート電圧が低下したときの電流量の低下は841の曲線の方が842の曲線に比べて大きい。そのため「突き抜け」によるドレイン電流の低下を抑えるため、駆動トランジスタのW/Lを0.5以下とすることが好ましい。この場合、低下量は設定電流(Iw)に対し1%以下となる。下限値はチャネル幅の最小作成寸法、チャネル長を延ばすことによるチップ面積の増大の影響から0.002以上である必要がある。
FIG. 84 shows current-voltage characteristics. The smaller the value of W / L, the smaller the slope. After storing the grayscale
以上のようにカレントコピア回路を用いた出力段を形成することにより出力ばらつきの小さいドライバICを実現させた。 As described above, an output stage using a current copier circuit is formed to realize a driver IC with small output variation.
大画面パネル向けのソースドライバにおいては、映像信号が高速に転送される必要があるため信号線周波数が高くなり、その結果電磁波ノイズが放出される問題がある。また、テレビ向けなどでは入力される信号線ビット数も増加するため、信号線が多数になるという問題もある。 In a source driver for a large screen panel, there is a problem that the signal line frequency becomes high because the video signal needs to be transferred at high speed, and as a result, electromagnetic noise is emitted. In addition, for televisions and the like, the number of input signal line bits also increases, and there is a problem that the number of signal lines increases.
そこで映像信号を小振幅信号伝送することとした。図85にその時のソースドライバ852、ゲートドライバ851、コントローラ854と電源モジュール853の接続を示す。このうち小振幅信号伝送を行うのは信号線周波数の高いクロック858、同期信号857、映像信号線856である。
Therefore, it was decided to transmit a video signal with a small amplitude signal. FIG. 85 shows connections between the
映像信号線856の伝送形式を図86に示す。1水平走査期間864内に画素に出力されるデータが転送される期間(データ転送期間865)とブランキング期間(866)を形成する。なおブランキング期間は必ずしも存在する必要はない。
The transmission format of the
データ転送期間865は、パネルのソース信号線数(カラーパネルの場合は信号線数/色数(一般には3色))に分割される。分割された期間を期間862とする。この期間862内で赤緑青の各色データ(861)及び階調に応じた電圧印加を水平期間のはじめに挿入するかどうかを決める1ビットのプリチャージフラグ(862)が映像信号線856を介して転送される。映像信号データ861及びプリチャージフラグ862は、転送信号レートや、信号線数の制約により全ビットを一斉にパラレル転送する場合から1ビットずつシリアルに転送する場合まで任意の方法で転送することが可能である。
The data transfer period 865 is divided into the number of panel source signal lines (in the case of a color panel, the number of signal lines / the number of colors (generally three colors)). The divided period is a
また大型用電流ドライバにおいては、パネルサイズが大きいことによるソース信号線浮遊容量の増加や、画素数の増加による水平走査期間の短縮ということにより1水平走査期間内で電流が所定の値まで変化できない問題が顕著となる。そのため電流により所定階調を表示する前に一度電圧により所定階調付近までソース信号線の状態を変化させてから、電流により所定電流にまで変化させることが必須となる。 In a large current driver, the current cannot be changed to a predetermined value within one horizontal scanning period due to an increase in the source signal line stray capacitance due to a large panel size and a shortening of the horizontal scanning period due to an increase in the number of pixels. The problem becomes noticeable. Therefore, it is indispensable to change the state of the source signal line to the vicinity of the predetermined gradation by the voltage once before displaying the predetermined gradation by the current, and then change it to the predetermined current by the current.
ソースドライバの構成例を図89に示す。ここでのソースドライバは図85のソースドライバ852を示している。映像信号はクロック及び同期信号と共に小振幅信号伝送されるため、ソースドライバ側でレベル変換するための差動入力レシーバ893に入力される。映像信号をCMOSもしくはTTLレベルの階調データ386に変換する。階調データ386はシフトレジスタ及びラッチ部384とプリチャージ電圧変換部884に入力される。階調データ386はシフトレジスタ及びラッチ部384により各出力に分配され、分配された階調データは電流出力段23により階調に応じた電流量に変換される。これにより階調に応じた電流出力を行うことが可能となる。一方、階調データは同時にプリチャージ電圧変換部884に入力される。プリチャージ電圧変換部884では図88に示すような回路構成により、階調データに応じた電圧が信号885により出力される。プリチャージ値変換部882の変換マトリクスと抵抗素子883の値により出力される電圧を変化させることが可能となる。
A configuration example of the source driver is shown in FIG. Here, the source driver is the
電流書き込みを行う期間における画素とソースドライバ間の等価回路は図12(a)に示す回路であった。このとき白表示時の電流をI3、黒表示時の電流をI1とすると、プリチャージ電圧出力の変動範囲は図12(b)からV3からV1までの範囲となる。V3及びV1の値は画素の駆動トランジスタ62のチャネルサイズにより変化し、例えばチャネル幅が狭くなるほどV3とV1の差が大きくなる。パネル(画素トランジスタの構成)によって異なる電圧値が出力できるように本発明では図88の883に示す抵抗素子を2つ外付けで配置し、抵抗値を任意に設定できるようにすることで、様々なパネルに対する電圧出力を可能とした。一般に赤、緑、青で有機発光素子の電流−輝度特性が異なることから、I1、I3の値が色ごとに異なり、その結果としてV1、V3も色ごとに異なる。従って図88に示すプリチャージ電圧変換部884は3回路分ソースドライバに必要である。外付けの抵抗値が色ごとに異なる。図85及び図89では1回路の記載であるが、実際には赤緑青の3回路分が存在する。
An equivalent circuit between the pixel and the source driver during the current writing period is the circuit shown in FIG. At this time, assuming that the current during white display is I3 and the current during black display is I1, the fluctuation range of the precharge voltage output is the range from V3 to V1 from FIG. The values of V3 and V1 vary depending on the channel size of the
以上のように階調に応じて出力される電圧はつぎに分配部及びホールド部383により各出力に分配される。これにより各出力には階調に応じた電流と階調に応じた電流が分配された。電流と電圧のいずれを出力するかを電流電圧選択部385により選択する。
As described above, the voltage output in accordance with the gradation is then distributed to each output by the distribution unit and hold
電流電圧のいずれを選択するかはプリチャージ電圧印加判定部56により決められる。プリチャージ電圧印加判定部56はプリチャージパルス451とプリチャージイネーブル895により判定を行い、プリチャージパルス451が入力され、プリチャージイネーブル895がプリチャージを行う信号を出力した場合にのみ電圧を印加するようにする。
Which of the current voltages is selected is determined by the precharge voltage
これにより、図90の出力901に示すように、階調データDn(nは自然数)に対応する電圧をVDn、対応する電流をIDnとすると、プリチャージ判定信号383がハイレベルとなりプリチャージをするというときには、1水平走査期間内でVDnが出力された後、IDnが出力される。(VDn印加期間はプリチャージパルス451のパルス幅による)一方でローレベルの時には、VDnは出力されず、IDnのみが1水平走査期間の間出力される。(電流出力か電圧出力かの大まかなタイムチャートを図47に示す)プリチャージ判定信号383を利用することで、所定階調値に対応する電流まで変化しにくい低階調部では、電圧によりまず大まかにソース信号線の状態を変化させた後に、電流により所定電流値までソース信号線を変化させる。一方で、高階調部や、複数行同じ階調が連続して表示される場合の2行目以降の行においては、高階調部ではソース信号線が所定電流値にまで容易に変化できること、複数行連続の場合にはソース信号線の状態が変化する必要がないため、電圧により所定階調値まで変化させる必要がないため、プリチャージ判定信号383によりプリチャージを行わないようにするという制御が可能となる。(この状態で電圧により変化させると、画素回路の駆動トランジスタ62の特性ばらつきによる輝度ムラが発生するおそれがあるため電圧を印加しない方がよい)プリチャージ判定信号383はこのようにソース信号線の状況に応じてプリチャージを行うかどうかを決められる利点がある。そのため映像信号線856で送るデータ量が各色で1ビットずつ多くなっても転送する必要がある。
Thereby, as shown in the output 901 of FIG. 90, when the voltage corresponding to the gradation data Dn (n is a natural number) is VDn and the corresponding current is IDn, the
プリチャージパルス451はプリチャージ期間をコマンド線847によりソースドライバに入力し、プリチャージ期間設定値に応じてプリチャージパルス451のパルス幅を変更できるようにしている。これにより、画面サイズに応じてプリチャージに必要最低限の時間で電圧出力を行い、所定輝度にする電流出力期間をなるべく長くすることで、電圧による設定で発生する駆動トランジスタ62による特性ばらつきの輝度ムラ補正をしやすくする。コマンド線847の信号線数を少なくするため図87に示すように、1ビットのデータをシリアル転送によりソースドライバに送る構成とした。ソースドライバに必要なコマンドは、プリチャージ期間設定872の他、基準電流値を変更するための基準電流設定871とドライバ出力イネーブル信号のみである。これらの信号は頻繁に書き換えられることはなく、頻繁に行っても1水平走査期間内で1回の書き換えでよい。図87の例では全部で15ビットであり、ソースドライバのシフトレジスタ用のクロック871が1水平走査期間内に変化する時間に比べてもゆっくりでよいため、電磁波ノイズの影響もなく信号伝送が可能である。そのため信号線数は1本でよい。また、コマンド線847に流れるデータの判別も、例えばタイミングパルス849の次のクロックから8ビット分上位から下位ビットの順で基準電流設定871、次にプリチャージ期間設定872、最後に出力イネーブル信号とすることでコマンドの判別線(アドレス設定)も不要である。これにより少ない信号線数で、ソースドライバの設定が可能である。なお基準電流設定信号が入力される基準電流生成部891は電子ボリュームにより基準電流が変更できるような構成となっており、設定信号により、電子ボリューム値が変化することで基準電流が変化する(図8に構成例を示す)。
The
映像信号が各色偶数ビットで構成される場合(例えば各色10ビットの計30ビット)には、各色にプリチャージフラグ862が1ビットずつ足されるため全ビット数の合計は必ず奇数ビットとなる。(例の場合33ビット)低振幅信号伝送を行う場合にはたいがい配線はツイストペア線で送られる。33ビットの信号線を送る場合、転送速度がドライバと同じであるときには66本の線が必要となる。これでは配線数が多いため、通常転送速度を、ドライバのクロックに対し一定倍で転送し、その分配線数を削減している。例えば2倍速で送る場合、1回の転送で17ビットずつ転送すると34ビットを転送できる。このうち33ビットにデータを入れることでデータを2倍速転送でいる。しかしながら実際の転送能力34ビットに比べ1ビット分ブランクのデータを送っていることになる。同様に偶数倍速で転送する場合には奇数ビットのデータでは必ず1ビット分ブランクのデータが送られることとなり、信号線の利用効率が低いことがわかる。つまり1ビット分データが増加しても、転送レート(クロックの倍速)、信号線数に影響を及ぼすことはない。
When the video signal is composed of even bits for each color (for example, 10 bits for each color, a total of 30 bits), the
そこで、本発明では、赤緑青の各映像信号とプリチャージフラグにデータ/コマンドフラグ911を足すことにし、このデータ/コマンドフラグ911の値が、例えば1のときには映像信号とプリチャージフラグが転送され、0のときにはソースドライバの各種レジスタ設定を行うというようなことをすることが可能である。図91(a)にデータ転送、図91(b)各種レジスタ設定時の各ビットの構成を、図92に、データ転送及び各種レジスタ設定の転送タイミングを示す。1水平走査期間ないで、各色の映像信号及びプリチャージフラグを全て転送した後のブランキング期間を利用して、データ/コマンドフラグ911によりソースドライバの各種レジスタ設定を行うようにした。ここでは、図91(b)に示すように、基準電流の設定とプリチャージ電圧を印加する期間を設定することとしている。
Therefore, in the present invention, when the data /
このようにすることで、図85のコマンド線847は不要となり信号線数を削減することが可能となる。
In this way, the
ソースドライバのブロック図を図93に示す。映像信号線856からコマンドデータと映像信号を分離するため、低振幅信号をCMOSレベルに変換するための回路である映像信号・コマンド分離部931が入ることが図89の構成と異なる点である。
A block diagram of the source driver is shown in FIG. In order to separate the command data and the video signal from the
以上のようにすることで映像信号線と同期してプリチャージフラグを転送し、かつ各種レジスタ設定を行う必要があるソースドライバICにおいて、映像信号線とプリチャージフラグもしくは映像信号線、プリチャージフラグと各種レジスタ設定を同一信号線を用いて低振幅信号により高速転送を可能とした。これにより、プリチャージフラグに必要な配線、各種レジスタ設定用の配線数を削減することが可能となるうえ、高速転送時の電磁波ノイズ低減することが可能となった。 As described above, in the source driver IC that needs to transfer the precharge flag in synchronization with the video signal line and perform various register settings, the video signal line and the precharge flag or the video signal line and the precharge flag are set. And various register settings can be transferred at high speed with a low amplitude signal using the same signal line. As a result, the number of wires necessary for the precharge flag and the number of wires for setting various registers can be reduced, and electromagnetic noise during high-speed transfer can be reduced.
小型用途の表示パネルにおいては、モジュール配置の空間的な制約が発生し、パネル外部へ引き出す信号線数を極力少なくする必要がある。大型パネルにくらべ表示ドット数が少ないことから映像信号線の転送レートは低い。そこで図94及び図95に示すように映像信号線856に階調表示用のデータ(赤緑青の各色データ、ここではRデータ、Gデータ、Bデータとする)とその階調表示データに対し、プリチャージを行うかどうかを判定するプリチャージフラグ862を多重するのに加えて、さらにゲートドライバ制御用データ951を送信する。ゲートドライバA(851a)とゲートドライバB(851b)両方の制御に必要な信号線を送信する。送信する信号は、シフトレジスタ動作用のクロック、スタートパルス、出力イネーブル信号、及びシフト方向を決める信号である。出力イネーブル信号は数μ秒単位で信号線状態を変化させることがあるため、図96においてデータ転送期間962ばかりでなく、ブランキング期間963でもゲートドライバ制御用データ951を送信する。そのため図95(b)に示すようにソースドライバの設定信号に加えて、ゲートドライバ制御データ951を転送するようにした。これによりパネルから引き出される信号線は、電源線の他、最小で2ペアのツイスト線と、3本の信号線にて構成することが可能となる。
In a small-sized display panel, there is a spatial restriction on the module arrangement, and it is necessary to reduce the number of signal lines drawn out of the panel as much as possible. Since the number of display dots is smaller than that of a large panel, the transfer rate of the video signal line is low. Therefore, as shown in FIGS. 94 and 95, for the gradation display data (red, green, and blue color data, here, R data, G data, and B data) and the gradation display data on the
信号線数を減らすと、転送レートが上がるため、送信側コントローラ854につけられるクロック発生部の消費電力が増大する。一般に小振幅伝送を行う場合の電力はほとんどが、クロック発生部で消費される電力である。そこで、低電力化が要求される機器では、映像信号線856に用いられるツイスト線の本数を多くして、転送レートを下げることで消費電力を低下させる。(信号線で消費される電力はクロック発生部で消費される電力の10分の1から20分の1程度である)図96の964で示される期間に送る図95(a)のデータ列を、シリアルで順に送るか、映像信号線856の本数に応じて一部もしくは全てをパラレルで転送するようにすればよい。
If the number of signal lines is reduced, the transfer rate increases, so that the power consumption of the clock generator attached to the transmission-
このようにして、小振幅伝送された映像信号線856のデータをソースドライバ852にて分離する。ソースドライバ852の内部ブロックを図98に示す。クロック858と映像信号線856、スタートパルス848からクロック858から作成したソースドライバクロック871に同期した階調データ386、プリチャージ判定信号383及びゲートドライバ制御線941を出力するための映像信号・コマンド分離部931を持つことが特徴となる。ゲートドライバ制御信号は図95に示すように映像信号及びコマンドに対応して必ず送信されているため図97の用にソースドライバクロック871に同期した信号に復調することが可能である。このようにすることで、ゲート信号線をパネル外部に引き出す必要がなくなり、信号線数が少ない表示パネルが実現可能である。またソースドライバクロック871に同期して出力することで、ソースドライバとゲートドライバのタイミングがあわせやすくなる利点がある。またコントローラ854からゲートドライバ851への制御線が不要となることからコントローラ854の出力端子数が少なくなり、より小さなパッケージでコントローラ851を作成できるようになる。
In this manner, the data of the
図98の構成は図93の構成に比べ、プリチャージ電圧を発生出力するブロックが異なる。図93では映像信号に応じた電圧を生成しアナログラッチを用いて各出力に分配したが、図98では、電圧設定線986により決められるプリチャージ電圧発生部981の複数の電圧出力を各出力段に分配し、プリチャージ電圧選択及び印加判定部982により複数の電圧のうちどれを出力するか、もしくは電流のみの出力を行うかを判定するようにする。これにより分配部及びホールド部383は不要となる。大型パネルにくらべ、小型パネルにおいては1水平走査期間が長いこと、ソース信号線の浮遊容量が小さいことから、所定電流値が書き込みやすい。そこで、本ソースドライバでは電流のみでも書き込みが可能な高階調部では電圧を印加しないことを前提に発生電圧値の数を少なくし回路規模の低減をはかった。この例では3値の電圧出力とした。必要に応じて電圧値の数は1から7程度まで変えてもよい。
The configuration in FIG. 98 differs from the configuration in FIG. 93 in the block that generates and outputs the precharge voltage. In FIG. 93, a voltage corresponding to the video signal is generated and distributed to each output using an analog latch. However, in FIG. 98, a plurality of voltage outputs of the
映像信号のデータに応じたプリチャージ電圧出力の方法を説明する。映像信号線856から図95(a)の方法により映像信号とプリチャージフラグが対になって送信される。カラーパネルの場合には赤緑青それぞれ1対ずつ送信される。それぞれ同一の方法によりプリチャージを行うためここでは赤の信号で説明を行う。対になって送信されるRプリチャージフラグ862aとRデータ861aは映像信号・コマンド分離部931に入力される。ここでCMOSレベルに変換され、それぞれプリチャージ判定信号383及び階調データ386となる。1画素ずつ順に送られてきた信号を各出力に分配するためシフトレジスタ及びラッチ部384に入力される。分配後、階調データ386は階調データ線985を介し電流出力段23に入力され、階調に応じた電流を104から出力する。一方、プリチャージ判定信号383はプリチャージ判定線984に出力される。プリチャージ電圧選択及び印加判定部982では図100に示すようにプリチャージ判定線984及びプリチャージパルス451によりデコード部1001及び選択部1004を制御し、階調電流104を出力するか、プリチャージ電圧983のいずれか1つを出力するか判定する。ここでは4つの入力のうちから1つの信号を選ぶことから、プリチャージ判定線984は2ビット幅が必要である。一般にプリチャージ判定線984のビット数をN(N:自然数)とすると、2Nの値が(プリチャージ電圧数+1)以上となるようなビット数が必要となる。
A method for outputting a precharge voltage in accordance with video signal data will be described. A video signal and a precharge flag are transmitted as a pair from the
プリチャージパルス451は図47の473に示すように、1水平走査期間内で電圧出力期間を決めるための信号である。従って、プリチャージ判定線984によりいずれかのプリチャージ電圧983を出力する際でもプリチャージパルス451入力期間のみ電圧が出力される。
The
図101にプリチャージパルス451及びプリチャージ判定線984と出力1005の関係を示す。これによりプリチャージ判定線984に入力する信号をコントローラから制御することにより、映像信号に対応したプリチャージ電圧を出力する期間を設けることが可能となる。
FIG. 101 shows the relationship between the
プリチャージ電圧は、プリチャージ電圧発生部981により生成される。内部回路の構成例を図99に示す。各電圧は抵抗分割により生成される。(983出力には一般的にはオペアンプが接続される)Vp1は抵抗素子992a及び992bにより決められる。一方Vp3は発光色により必要な電流値が異なることから色ごとに電圧が変化できる構成とした。抵抗素子997及び電圧選択部994を用いて、Vs1からVs4のいずれかの電圧が選択できるようにしている。これは図6のような画素回路を持つ表示装置において、ソース信号線電流(=EL素子63に流れる電流)とソース信号線60の電圧の関係は、図102の駆動トランジスタ62の電流−電圧特性上に一致するため、緑と青でEL素子の発光効率が異なることによる1階調あたりの電流ずれは、ソース信号線電圧のずれとしてあらわれる。プリチャージ電圧を必要とする0から2階調で考えると、青は緑に比べ発光効率が低いことからたくさんの電流が必要となり、同じ2階調目でも青は1021の点、緑は1022の点となる。これにより電圧値も異なる。電圧設定線986により電圧選択部994を制御し、例えば994cはVs4(995c)を選択し、994bはVs1(995a)を選択することで、図102のような色によってプリチャージ電圧値を変更させることが可能である。駆動トランジスタ62の特性に合うような997、998の抵抗値を決めることで所定の電圧を発生させることが可能である。電圧設定線986は外部から値を設定でき、図95(b)に示すようにコマンド期間でプリチャージ電圧設定953を入力し、映像信号・コマンド分離部931により映像信号と分離して電圧設定線986を取り出せるようにした。これにより色ごとに異なる電圧設定を行うのに際し、新たに外部信号線の数を増やさなくても実現できるようにした。図98ではプリチャージ電圧983は3本のみ記載されているが、これは単色での例を示したものでマルチカラーの場合にはプリチャージ電圧983は色ごとに3本、計9本必要となる。プリチャージ電圧選択及び印加判定部982の電圧入力は3本である。出力毎に表示色はきまっているため、出力する色に対応した電圧3本を入力すればよいためである。
The precharge voltage is generated by a
なお8つ以上の電圧値が必要な場合では、図100のデコード部1001と選択部1004の回路規模が大きくなることから、図89の回路構成の方がよい。
Note that when eight or more voltage values are required, the circuit scale of the
図95、図98もしくは図91、図93の構成にするかはパネルサイズ及び画素数からどちらを選択するか決めればよい。 The configuration shown in FIG. 95, FIG. 98 or FIG. 91 and FIG. 93 may be determined based on the panel size and the number of pixels.
これにより、電流及び電圧出力が可能なソースドライバICを少ない信号線数で実現可能である。 As a result, a source driver IC capable of outputting current and voltage can be realized with a small number of signal lines.
電流ドライバICでは特に低階調部で出力電流値が少ないことによるソース信号線浮遊容量の充放電不足から画素に書き込まれる電流の変化が遅いことが問題である。電流が変化するのに必要な時間ΔtはΔt=C×ΔV/I(ここでCはソース線容量、ΔVはソース線電圧変化量、Iはソース信号線に流れる電流である)で表されるため特に低階調ほど変化に時間がかかることがわかる。また白から黒、黒から白への変化では黒から白への変化の方が時間がかかることがわかった。 The problem with current driver ICs is that the change in the current written to the pixel is slow due to insufficient charge / discharge of the source signal line stray capacitance due to the small output current value, especially in the low gradation part. The time Δt required for the current to change is expressed by Δt = C × ΔV / I (where C is the source line capacitance, ΔV is the source line voltage change amount, and I is the current flowing through the source signal line). Therefore, it can be seen that the lower the gradation, the longer it takes to change. It was also found that the change from black to white took longer when changing from white to black and from black to white.
例えば白表示時10nAのソース信号線電流を流し、黒表示時には0nAのソース信号線電流とすると、白から黒へのソース信号線電流の変化の様子は図104に示される波形となり、黒から白へのソース信号線電流の変化は図105に示される波形となった。 For example, if a source signal line current of 10 nA is passed during white display and a source signal line current of 0 nA is displayed during black display, the change in the source signal line current from white to black becomes the waveform shown in FIG. The source signal line current changes to the waveform shown in FIG.
QCIF+(176×220画素)のパネルで1フレームを60Hzで走査する場合には、1水平走査期間はおよそ70μ秒である。初期状態から70μ秒での変化は、白から黒では図104に示すように目標に対し94%まで変化しているのに対し、黒から白では図105に示すように目標に対し5%しか変化できていない。 When one frame is scanned at 60 Hz on a QCIF + (176 × 220 pixel) panel, one horizontal scanning period is approximately 70 μsec. The change in 70 μs from the initial state changes from 94% with respect to the target as shown in FIG. 104 from white to black, but only 5% with respect to the target as shown in FIG. 105 from black to white. It has not changed.
10nAと0nA間での変化にこれほどまでの差がでるのは、ソース信号線電流に対するソース信号線電圧の値の変化が非線形変化となるためである。ソース信号線電流と電圧の関係を図106に示す。電流電圧の関係は駆動トランジスタ62の電流電圧特性(1063)により決まり、ソース信号線の電流に応じて、1063の曲線に対応する電圧がソース信号線電圧値となる。電流変化に要する時間の式Δt=C×ΔV/Iにおいて、黒から白への変化時にはI=10nA、白から黒への変化時にはソースドライバの電流は0であるが、駆動トランジスタが10nAの電流を供給しようとするため初期状態では同様にI=10nAとなる。するとΔtが70μ秒と同じであるときには必然的にΔVがほぼ等しくなることがわかる。10nAの状態からΔVだけソース電位が上昇する場合と、0nAの状態からΔVだけソース電位がさがる場合では、曲線1063の特性から電流変化量が全く異なる。電位が上昇する方向では1061に示すように10nAから0.6nAまで低下するのに対し、電位がさがる方向では0nAから0.5nAまでしか変化しない。その結果として、図104及び図105に示すような電流変化となる。
The reason why the difference between 10 nA and 0 nA is so large is that the change in the value of the source signal line voltage with respect to the source signal line current is a non-linear change. The relationship between the source signal line current and voltage is shown in FIG. The relationship between the current and voltage is determined by the current-voltage characteristic (1063) of the driving
ここでは10nAと0nAの間の変化を例として説明を行ったが、任意の階調の組み合わせにおいても、同様に高階調から低階調への変化の方が、低階調から高階調への変化よりも早い。 Here, a change between 10 nA and 0 nA has been described as an example. However, in any combination of gradations, a change from a high gradation to a low gradation is similarly performed from a low gradation to a high gradation. Faster than change.
そこで本発明では、変化速度が遅い低階調から高階調への変化を早くするための方法を考案した。 Therefore, the present invention has devised a method for speeding up the change from a low gradation to a high gradation with a slow change speed.
変化を早くするためには、ソース信号線容量を小さくするか、電圧変化量を小さくするか、電流を大きくする必要がある。ソース信号線容量はパネルサイズにより決まるため変化できない。また電圧変化量を小さくするには駆動トランジスタの電流電圧特性を変更するしかなく、具体的にはトランジスタのチャネル幅を長くするかチャネル長を短くするしかない。チャネル幅を長くすると、トランジスタサイズが増大し、1画素分の面積が小さい小型高精細パネルでは対策できない。一方、チャネル長を短くするとアーリー効果がより大きく発生し、書き込み時とEL発光時(図7(a)と図7(b)の期間)で駆動トランジスタ62のドレイン電圧が異なると、アーリー効果によりそれぞれの場合においてドレイン電流値が変化するという問題が発生するため、チャネル長を短くすることができない。そこで、ソース信号線電流を大きくすることを考えた。
In order to speed up the change, it is necessary to reduce the source signal line capacitance, reduce the voltage change amount, or increase the current. The source signal line capacitance cannot be changed because it is determined by the panel size. In order to reduce the amount of voltage change, the current voltage characteristics of the driving transistor must be changed. Specifically, the channel width of the transistor must be increased or the channel length must be decreased. When the channel width is increased, the transistor size increases, and a small high-definition panel with a small area for one pixel cannot take measures. On the other hand, when the channel length is shortened, the Early effect is more greatly generated. When the drain voltage of the driving
図108に、ある1画素に電流Iを書き込むときの本発明によるソースドライバ電流出力波形を示した。水平走査期間のはじめ10μ秒にわたって所定電流の10倍の電流を流す期間を設けたことが特徴である。10倍の電流を流すことで例えば図107に示すように電流の変化は従来の1072から1071の用に変化するようになり、70μ秒での所定電流書き込みが可能となった。このようにソース信号線に流す電流を増加させる期間を1水平走査期間のはじめに設けることで電流値の変化が早くなり所定電流を書けるようになった。 FIG. 108 shows a source driver current output waveform according to the present invention when the current I is written to a certain pixel. It is characterized in that a period during which a current 10 times the predetermined current flows is provided for 10 μsec at the beginning of the horizontal scanning period. For example, as shown in FIG. 107, the current change is changed from the conventional 1072 to 1071 by passing the current 10 times, and the predetermined current writing can be performed in 70 μsec. Thus, by providing a period for increasing the current flowing through the source signal line at the beginning of one horizontal scanning period, the change in the current value is accelerated and a predetermined current can be written.
電流を所定値の10倍して出力するとなると、所定電流の10倍の値を計算する必要がある上、ソースドライバ側でも10倍の電流が流せるような機能を設ける必要がある。これには演算回路が必要になったり、ソースドライバの電流出力段の電流源を10倍分増加させなければならず回路規模が大きくなるという問題が発生する。また、表示色によって1階調あたりの電流値が異なる場合には階調毎に倍率を変化させるということも必要となってくる。そのため処理が複雑となる。
When the current is
そこで本発明では、低階調から高階調への変化時が変化しにくく、さらに低階調でも階調0が最も変化がゆっくりとなることから、階調0から次の階調へ変化させるのにどれだけの電流があれば1水平走査期間内に変化可能であるかを調査し、その電流値(ここでIp1とする)を1水平走査期間のはじめに印加した後所定電流を印加することにより1水平走査期間内で所定電流値に変化できるような構成とした。所定階調値がIp1よりも大きい場合には、Ip1の電流を流す期間でも所定階調電流を流すようにすることで、全階調領域にわたって、階調0から所定階調までの電流を1水平走査期間内に書き込むことが可能となった。この場合には、映像信号がある階調未満の場合にのみIp1を挿入する期間を設けるとすればよいため、乗算器は不要である。また出力段においてもIp1を出力する電流源を1つ各出力に設けるだけでよい。概念を図103に示す。階調表示用電流源に加え電流出力104にプリチャージ用の電流源Ip1(1033)を設ければ実現できる。この電流Ip1は所定階調まで変化する速度を速めるだけの目的で使われるため隣接端子間でばらつきがあってもよく、そのため階調表示に用いられる電流源を構成するトランジスタに比べて同じ電流を出力するにもトランジスタ総面積を小さく実現することが可能である。
Therefore, in the present invention, since the change from the low gradation to the high gradation is difficult to change, and the
また、この電流Ip1はソース線容量、画素トランジスタの電流電圧特性により最適値が決まり、EL素子63の発光効率には依存しない。そのため各色とも共通の電流値が入ればよく、色ごとに個別調整する必要がなく、小さな回路で構成可能となる。
Further, the optimum value of the current Ip1 is determined by the source line capacitance and the current-voltage characteristics of the pixel transistor, and does not depend on the light emission efficiency of the
図109に水平走査期間のはじめにIp1を出力する機能を設ける場合におけるソースドライバICの構成を示す。ここで水平走査期間のはじめに出力するIp1の電流をプリチャージ電流と呼ぶこととする。プリチャージ電流を発生するためのプリチャージ基準電流発生部1092及びソース信号線に出力するかどうかを判定するプリチャージ電流出力段1094、プリチャージ電流の期間を設定するパルス発生部1097を設けたことが特徴である。
FIG. 109 shows the configuration of the source driver IC in the case where a function for outputting Ip1 is provided at the beginning of the horizontal scanning period. Here, the current Ip1 output at the beginning of the horizontal scanning period is referred to as a precharge current. A precharge
プリチャージ電流を出力するかどうかはプリチャージ判定信号383により決められる。プリチャージ判定信号383は階調データ386に同期して送信されるため、1画素毎にプリチャージ電流を出力する期間を設けるかどうか、複数個のプリチャージ電流を設けた場合には、そのうちのどれを選択するかを設定することが可能である。各出力に分配されるように、階調データ386と共にシフトレジスタ及びラッチ部384により各出力に分配される。階調データは階調データ線985として、各出力に設けられた電流出力段23に入力される。電流出力段23では階調データ線985、基準電流生成部891で作成された基準電流値に応じた電流量を1093に出力する。図110にはマルチカラー対応のドライバの時の基準電流生成部891及び電流出力段23の構成を階調データ線985が3ビットの例で示している。基準電流設定線934により1101の信号線電位が変化し、オペアンプ1103、抵抗1102とトランジスタからなる定電流回路の電流値が変化する。これにより基準電流設定線934の値に応じて電流が変わることがわかる。階調データ線985により出力1093の電流が変わるのは、階調データ線985の値により、出力に接続される電流源トランジスタ103の個数が変わることにより変化させている。一般に有機EL素子は発光色ごとに発光効率が異なるため、発光色ごとに1階調あたりの電流を異ならせる必要がある。本発明では抵抗1102をIC外部の素子として構成することで、抵抗1102の調整を容易とし、抵抗値で1階調あたりの電流値を変化させ、ホワイトバランスを取れるようにしている。一方各出力に分配されたプリチャージ判定線984はプリチャージ電流出力段に入力される。更にプリチャージ電流出力段1094はプリチャージ基準電流発生部1092及びプリチャージパルス1098からも信号入力がある。
Whether or not to output a precharge current is determined by a
プリチャージパルス1098のパルス幅はパルス発生部1097により決められる。パルス発生部1097では電流プリチャージ期間設定線1096の値及びタイミングパルス、クロックによりカウンタ回路などを用いて、タイミングパルス出力からプリチャージ期間設定線1096の値に基づいてプリチャージパルス1098を出力するようにしている。
The pulse width of the
プリチャージ電流の値を決めるプリチャージ基準電流発生部1092はプリチャージ電流設定線1091入力によりプリチャージ電流を変化させる。
A precharge
これら2つの外部設定値(電流プリチャージ期間設定線1096及びプリチャージ電流設定線1091)は、ソースドライバの入力信号線削減のため映像信号線856に、映像信号のブランキング期間を利用してブランキング期間中に設定信号を送るようにした。そのため、映像信号線856から映像信号・コマンド分離部931を介して、電流プリチャージ期間設定線1096及びプリチャージ電流設定線1091を取り出すようにしている。
These two external setting values (the current precharge
図111にプリチャージ電流出力段1094及びプリチャージ基準電流発生部1092の回路構成を示す(マルチカラー3色の組が2つの例)。
FIG. 111 shows a circuit configuration of the precharge
プリチャージ電流出力段1094では、プリチャージ判定線984及びプリチャージパルス1098が入力される判定信号デコード部1111によりプリチャージ電流源トランジスタ1112から1114もしくは階調電流1093のうちの1つを出力104に接続するようにすることで、プリチャージ電流を出力するかどうかを選択する。
In the precharge
これによりプリチャージパルス1098がハイレベルのときに、プリチャージ判定線984の値によって、プリチャージ電流源のうちのどれを出力するか、もしくは、プリチャージ電流なしで、階調電流を出力するかを決めることができる。
As a result, when the
なおプリチャージ電流は1値でもよいが、パネルサイズつまり容量値の違いによって必要な電流値が異なることから、ICドライバを任意サイズで汎用的に使う際に、大型向け、小型向けに電流を調整して複数個出せるようにすることで汎用性を高めることが可能である。 The pre-charge current may be 1 value, but the required current value varies depending on the panel size, that is, the capacitance value. Therefore, when the IC driver is used for general purposes in any size, the current is adjusted for large size and small size. Thus, it is possible to improve versatility by allowing a plurality of items to be output.
プリチャージパルス1098のパルス幅は、パネルサイズ及び水平走査期間の長さにもよるが、5μ秒以上水平走査期間の50%以下が好ましい。この範囲で所定階調を書き込めない場合にはプリチャージ電流を増加させることで対応する。プリチャージ電流を挿入する期間を設ける階調データ386の値は階調データ386により電流出力段23から出力される電流がプリチャージ電流未満の場合に印加するようにプリチャージ判定信号383を制御すればよい。プリチャージ判定信号383は入力信号線数の削減及び電磁波対策のため図95に示すような形式で小振幅差動入力しても良い。
Although the pulse width of the
このようにすることで、1行前のデータに比べて、次の行のデータが高階調となる場合にでもプリチャージ電流を入力することで所望の電流が書き込めるようになった。 In this way, a desired current can be written by inputting a precharge current even when the data in the next row has a higher gradation than the data in the previous row.
高階調から低階調に変化するときには図104に示すようにほぼ目標の電流値を書き込めるため、このままでも構わないが、階調0(黒)に関してはきっちりと黒を表示できるようにした方が、コントラストの向上、自発光素子の特徴である黒が表示できるという利点を強調することが可能である。 When changing from a high gradation to a low gradation, the target current value can be written almost as shown in FIG. 104, so it can be left as it is. However, it is better to display black exactly for gradation 0 (black). Further, it is possible to emphasize the advantages of improving contrast and displaying black which is a feature of the self-luminous element.
そのため、0以外の階調から0階調に変化する際には、水平走査期間のはじめに電圧により黒を表示する電圧を印加するようにすることで、きちっとした黒を実現するようにした。ソース信号線に黒電流に対応する電圧を印加した場合、印加電圧によっては、駆動トランジスタ62の電流電圧特性のばらつきにより画素によって、黒が浮く(微発光する)現象が観測される。これを防ぐために、印加電圧は、電流電圧特性のばらつきを考慮し、最もよく電流が流れる駆動トランジスタ62でも電流が流れない電圧(プリチャージ電圧)を印加するようにすることで、駆動トランジスタのばらつきによる輝度ばらつきを防止できる。
For this reason, when changing from a gradation other than 0 to 0 gradation, a voltage for displaying black by a voltage is applied at the beginning of the horizontal scanning period, thereby realizing neat black. When a voltage corresponding to the black current is applied to the source signal line, depending on the applied voltage, a phenomenon in which black floats (slightly emits light) is observed depending on the pixel due to variations in the current-voltage characteristics of the
プリチャージ電流もしくはプリチャージ電圧を水平走査期間内に印加できるようにしたソースドライバの構成を図112に示す。プリチャージ電圧が供給できるように、プリチャージ電圧発生部981、電圧プリチャージを行う期間を指定する電圧プリチャージパルス451が入ることが特徴である。
FIG. 112 shows the configuration of a source driver that can apply a precharge current or precharge voltage within a horizontal scanning period. A feature is that a
電圧でプリチャージを行う場合には、電圧印加期間が0.8μ秒以上3μ秒以下で十分にソース信号線をプリチャージすることが可能である。そのため電流プリチャージに比べ短い期間のみの印加となるため、電流プリチャージパルス1098とは別の信号線電圧プリチャージパルス451を入力している。電流プリチャージと期間を共有してもよいが、この場合、階調に応じた電流を流す期間が短くなるため、電流による駆動トランジスタのばらつき補正が十分行われず黒表示の電圧値が変化した場合に輝度ムラが発生する可能性がある。そのため、電圧印加期間は極力短くし、階調電流出力の期間を長くするようにしている(個々のパネルではプリチャージ電圧を駆動トランジスタ62のばらつきに応じて調整することが可能であるが、実際にはパネル間、ロット間で駆動トランジスタ62の特性が大きくずれる可能性がある。これに対し、プリチャージ電圧を調整すれば、共用することも可能であるが、調整工程が必要となるため実用的ではない。この調整機能を電流により行わせるため、階調電流出力期間が長い方が良い。なお小型パネルにおいてはソース線容量が比較的小さいこと、水平走査期間が長いことから共用としても十分に補正可能であるため、チップサイズ優先で2つのプリチャージパルスを共用する。)。
In the case of performing precharge with a voltage, the source signal line can be sufficiently precharged when the voltage application period is 0.8 μsec or more and 3 μsec or less. Therefore, since application is performed only for a shorter period than the current precharge, a signal line voltage
1098及び451の2つのプリチャージパルスは開始位置が同じ(水平走査期間のはじめ)でパルス幅が異なるのみであるため、ソースドライバクロック871及びタイミングパルス849から作成されるカウンタにより作成することが可能である。パルス幅はそれぞれ電流プリチャージ期間設定線1096、電圧プリチャージ期間設定線933により定められる。図109の構成と同様にソースドライバの入出力信号線数の削減のため、映像信号線856のブランキング期間を利用して送信される。2つのパルスは1水平走査期間で1回の出力であることから、設定の書き換えは最もよく書き換えても1水平走査期間で1回であるためこのようにブランキング期間に設定する信号を挿入すればよい。
Since the two
印加するプリチャージ電圧値であるが、プリチャージ電圧発生部981により発生する。プリチャージ電流電圧出力段112へ出力する電圧が各色複数個ある場合には図99と同様な構成を用いればよいが、階調0に対応する電圧各色1値のみである場合には、3つの電圧をそれぞれ電子ボリュームとオペアンプで構成し、電子ボリュームにより電圧値を調整するような構成でもよい。どちらの構成でも、電圧値の調整はプリチャージ電圧設定線986により行う。プリチャージパルスと同様、設定線は映像信号856のブランキング期間により行う。
The precharge voltage value to be applied is generated by the
プリチャージ電圧、プリチャージ電流、階調電流のいずれを出力するかをプリチャージ電流電圧出力段1121で選択する。図113にプリチャージ電流電圧出力段1121の回路構成を示す。この例では電流プリチャージ電流源が1112及び1113の2つ、プリチャージ電圧線983が1つの合計3つと、階調電流1093との選択を行うことから、プリチャージ判定線984は2ビットとなっている。判定線984及びプリチャージパルス1098及び451から判定信号デコード部1131により、4つのうちのどれを出力するかをデコードする。切り替え部1132、1133、1134、1135の状態と入力信号の関係を図114に示す。プリチャージ判定線984によりプリチャージを行うか、行う場合には電流でするか電圧でするかを決める。さらにプリチャージを行う場合には電流もしくは電圧プリチャージパルスの期間のみプリチャージを行い、そのほかの期間では階調電流を出力するように設計する。これにより、電流もしくは電圧プリチャージ機能を有するソースドライバICを実現した。なお図112から図114では、電圧プリチャージの電圧数が各色1種類、電流プリチャージの電流数が各色2種類で説明を行ったが、任意の種類でも実現可能である。
The precharge current voltage output stage 1121 selects which of the precharge voltage, precharge current, and gradation current is output. FIG. 113 shows a circuit configuration of the precharge current voltage output stage 1121. In this example, two precharge
プリチャージ判定線の元となるプリチャージフラグ生成のフローチャートを図115に示す。 FIG. 115 shows a flowchart for generating a precharge flag that is a source of the precharge determination line.
ここでプリチャージを行う条件を考える。電圧プリチャージは階調0となるときにのみ行う。更に1行前も階調0であるときには、信号線がこの2水平走査期間では変化しないため、電圧プリチャージを行う必要がないため、プリチャージをしないようにする。次に電流プリチャージであるが、ある一定階調以上である場合には、1行前のデータがどういうデータであろうと階調電流により十分に書き込むことが可能となるため、電流プリチャージは不要である。一般的には電流プリチャージ用電流源の電流値Ipよりも大きな階調電流を出力する階調では電流プリチャージは不要である。図115の例では、3.5型QVGAパネルにおけるフローチャートを記載している。この場合には32階調以上では、所定階調に変化できるため電流プリチャージは不要である。電流プリチャージが必要となるのは1から31階調表示行で、かつ1行前のデータが表示階調よりも大きい場合に電流プリチャージを行う。1行前データよりも当該行データのほうが小さい場合もしくは同一階調の場合には電流プリチャージは不要である。なお1行前データが階調0の場合、プリチャージ電圧が印加されていることが多く、電圧による輝度ばらつきを防ぐため、所定階調より高い電圧が印加される。そのためソース信号線の電位変化量がおおくなり、所定階調が書き込みにくくなる。そこで1行前データが0のときには、電流プリチャージの電流値がIpよりも大きなIp0を用意し、階調0の後にはこの電流を出力するようにするということも可能である。
Here, the conditions for precharging are considered. The voltage precharge is performed only when the gradation is 0. Further, when the gradation is 0 before one row, since the signal line does not change during these two horizontal scanning periods, it is not necessary to perform voltage precharge. Next, current precharge, but if it is above a certain gradation, it is possible to write enough with the gradation current no matter what data is in the previous row, so no current precharge is required. It is. In general, current precharge is not necessary for a gray scale that outputs a gray scale current larger than the current value Ip of the current source for current precharge. In the example of FIG. 115, a flowchart for a 3.5-type QVGA panel is shown. In this case, the current precharge is unnecessary because the gradation can be changed to a predetermined gradation at 32 gradations or more. The current precharge is required for the 1st to 31st gradation display rows, and the current precharge is performed when the data of the previous row is larger than the display gradation. If the row data is smaller than the previous row data, or if the gradation is the same, current precharge is not required. When the previous row data is
このようなプリチャージを実現するため図115に示すように、まず1151に示すフローで映像信号データを調べ、プリチャージが不要な階調32以上と、電圧プリチャージとなる階調0、その他の階調に分岐させる。階調32以上ではプリチャージ不要となるため1157の判定により、プリチャージフラグ値を0とする(図114の判定信号デコード部1131真理値表を用いた場合)。階調0の場合には、1152のフローにより1行前のデータを参照する。階調0のときには不要であるため階調0とそれ以外に分け、階調0では1157のプリチャージなしとなり、フラグは0とし、階調0以外では電圧プリチャージするという1154の判定となり、プリチャージフラグは1とする。
In order to realize such precharge, as shown in FIG. 115, video signal data is first examined by the flow shown in 1151, and
残る階調1以上31以下では、1行前の映像信号データの方が大きい場合には、プリチャージ不要のため1157のプリチャージなしとなりフラグは0となる。階調0のときはIp0の電流をプリチャージ電流として必要とするため1155の電流プリチャージ(電流源1113)となる。よってフラグ値は3となる。それ以外の場合には通常の電流プリチャージ(電流値Ip)を用いるため1156の電流プリチャージ(電流源1112)となりプリチャージフラグは2を出力する(ここで電流源1112はIpの電流源、電流源1113はIp0の電流源と仮定する)。
In the remaining
なおパネルによってはIpの値が大きくなり、それに伴いプリチャージが必要な階調数が増加することがある。この時に備え、1151の分岐命令は条件分岐の条件を外部コマンドなどにより変更できるようにしてもよい。また、プリチャージ電流源及び電圧源数が増えたときなどは同様に適宜フローチャートを作成し、回路実現することが可能である。
Depending on the panel, the value of Ip may increase, and the number of gradations that require precharging may increase accordingly. In preparation for this, the
このフローチャートを実現するプリチャージフラグ生成部1162は、通常コントローラ854内部にて、図116に示すように、映像信号1161及び1行前のデータを蓄積するラインメモリ1164の出力を入力とし、映像信号1161と同期して小振幅差動信号変換部1163に入力される。ここで、信号線数の削減及び電磁波ノイズ対策のため小振幅差動信号に変換され、更にブランキング期間にソースドライバの制御信号を挿入し、映像信号線856及びクロック858をソースドライバに対し出力する。なお、コントローラとソースドライバが1つのICで構成される場合には小振幅差動信号変換部1163は不要でそのまま、この信号をシフトレジスタ及びラッチ部384に入力すればよい。
As shown in FIG. 116, the precharge
また図109及び図112において、ゲートドライバ制御線941が出力されているがこの信号は、コントローラ出力信号線数削減のため用いられたものであり、コントローラの出力信号線数に制約がない場合には不要である。
109 and 112, the gate
必要な電流プリチャージの電流量は、同一階調表示を行う場合でも、1行前の表示階調により異なることがわかった。例えば、階調16を表示する場合には、1行前の階調が0のときには64階調相当のプリチャージ電流が必要で、1行前階調が1のときには26階調相当のプリチャージ電流、1行前階調が2のときには16階調相当のプリチャージ電流(=なくてもよい)となった。このため、プリチャージ電流を決める際には1行前のデータも参照し、1行前のデータと当該行データの値から最適なプリチャージ電流を設定する必要がある。
It has been found that the necessary amount of current precharge varies depending on the display gradation of the previous line even when the same gradation display is performed. For example, when
1行前データと当該行データとプリチャージ電流値の関係をマトリクステーブルなど用意してプリチャージ電流を制御する方法もあるが、階調数が多くなるとテーブルが大きくなり、IC設計時回路規模が大きくなってしまうという問題がある。 There is a method of controlling the precharge current by preparing a matrix table or the like for the relationship between the previous row data, the row data and the precharge current value, but the table becomes larger as the number of gradations increases, and the circuit scale at the time of IC design increases There is a problem that it gets bigger.
マトリクステーブルを用意してプリチャージ電流を決めなくてはならないのは、ソース信号線がはじめにどの状態となっているかで、変化時間に大きな差がでるためである。電流変化に要する時間は(ソース信号線の容量)×(1行前と当該行でのソース信号線電位差)/(ソース信号線電流)で表される。ソース信号線の電流と電圧の関係は図106に示すように、駆動トランジスタ62の特性に従うため、非線形な曲線で表される。低階調表示ほど1階調あたりの電位差が大きくなっている。このため階調差が同じであっても所定電流にまで変化するのに大きく時間が異なる。例えば0階調から2階調に比べ2階調から4階調では電位差は1/2となっているため、ソース信号線電流が2倍になっていることとあわせると、書き込み時間が1/4となる。(階調差が2で同じの場合)単に階調差を検出するばかりでなく、階調差および表示階調からプリチャージを決める必要があり、少なくとも1行前のデータと、当該行のデータを参照する必要がでてくる。
The reason why the precharge current has to be determined by preparing a matrix table is that there is a large difference in change time depending on which state the source signal line is in first. The time required for the current change is represented by (capacity of the source signal line) × (source signal line potential difference between the previous row and the row) / (source signal line current). As shown in FIG. 106, the relationship between the current and voltage of the source signal line follows the characteristics of the driving
階調差がソース電位差と比例関係にあれば、階調差1に対するソース電位差が一義にきまり、階調差1あたりの必要電流分が決まる。これを元に任意の階調差に対し必要な電流量を計算により求めることができるため、階調差の計算結果から必要が電流値がきまるため、1行前データと、階調差1あたりの必要電流さえ記憶できる手段があれば、プリチャージ電流が決められる。
If the gradation difference is proportional to the source potential difference, the source potential difference with respect to the
しかしながら、本発明の表示装置においては、階調差とソース電位差は比例関係とならず、階調差が同じであってもソース電位差が異なる場合が発生するため、プリチャージ電流値は、1行前のデータと当該行データを参照し、そこからまずソース信号線電位差を計算する。ソース信号線電位差を元にプリチャージ電流を決めるという必要がでる。1行前のデータと当該行データとソース信号線電位差の関係を計算で求めることは不可能もしくは回路規模が非常に大きくなる計算が必要となるため実際には不可能であり、あらかじめテーブルを用意し、1行前データと当該行データから必要な電流値がわかるように、全ての階調の組み合わせにおいて、プリチャージ電流値を記録させておく必要がある。 However, in the display device of the present invention, the gradation difference and the source potential difference are not proportional to each other, and even if the gradation difference is the same, the source potential difference may be different. With reference to the previous data and the row data, the source signal line potential difference is first calculated therefrom. It is necessary to determine the precharge current based on the source signal line potential difference. It is impossible to calculate the relationship between the previous row of data, the row data, and the source signal line potential difference by calculation, or it is not possible because of the calculation that makes the circuit scale very large. In addition, it is necessary to record the precharge current value in all combinations of gradations so that the necessary current value can be found from the data before one row and the row data.
256階調の場合には6万5千通りあまりの全ての組み合わせについて記憶させる必要があり、この場合でも実際に回路を作成するのはかなり難しい(実際に作成する場合には、電流プリチャージが不要となる階調の組み合わせは記憶させないようにして回路規模を削減する。これにより1万通り程度の記憶量で実現できる)。 In the case of 256 gradations, it is necessary to memorize all 65,000 combinations, and even in this case, it is quite difficult to actually create a circuit. The circuit scale is reduced by not storing the combination of unnecessary gradations, which can be realized with a storage amount of about 10,000).
そこで、本発明ではさらにプリチャージ電流値を判断する回路の回路規模を小さくするために、水平走査期間のはじめに電圧により階調0に相当する電圧を印加することとした。電圧によりソース信号線の状態を階調0に変化することは1〜3μ秒程度で実現可能である。水平走査期間の10%以内の期間で変化させるため書き込みに必要な時間を大きく犠牲にする必要がなく、階調0の状態にソース信号線を変化させることができる。
Therefore, in the present invention, in order to further reduce the circuit scale of the circuit for determining the precharge current value, a voltage corresponding to
この階調0に相当する電圧を印加する期間(電圧リセット期間とする)を設けることで常にソース信号線の状態は階調0の状態から変化させることとなり、1行前の状態を記憶する必要がなくなる。(常に0であるため)表示階調に対応したプリチャージ電流を記憶するのみであるため、記憶量は激減し、多くても70通り程度でよくなる。
By providing a period (voltage reset period) in which a voltage corresponding to this
電圧リセット期間の後、所定電流に素早く変化させるためにプリチャージ電流出力期間を設け、所定階調付近にまで電流を変化させた後、所定階調に対応する電流を出力することで電流変化速度が遅い低階調領域でも素早く変化させることができる。 After the voltage reset period, a precharge current output period is provided to quickly change to a predetermined current, the current is changed to near the predetermined gradation, and then the current change speed is output by outputting the current corresponding to the predetermined gradation. It can be changed quickly even in a low gradation region where the speed is slow.
表示階調に応じてプリチャージ電流を最適な値にして出力する方法では、最適プリチャージ電流値に応じた電流源を必要な電流値の種類だけ各出力に必要となる。階調表示用電流源241に加え、電流プリチャージ用電流源を配置するとソースドライバの回路が大きくなり、チップサイズが増大してしまう。また電流変化に要する時間はソース信号線の容量により変化することから、異なるサイズのパネルでは電流プリチャージの電流値が異なる可能性がある。回路形成されたドライバICでプリチャージ電流を変化させることはできないため、例えば必要な電流源数よりも少ない電流値及び多い電流値を余分に作ることで、階調に対応する電流値の選択パターンを変化して対応させることも可能であるが、更に回路規模が大きくなる問題がある。
In the method of outputting the precharge current with the optimum value according to the display gradation, a current source corresponding to the optimum precharge current value is required for each type of necessary current value. If a current precharge current source is provided in addition to the grayscale display
そこで本発明では、外部からのコマンド操作などにて複数のパネルサイズに応じた最適な電流プリチャージが行えるように、電流値を階調に応じて変化させるのではなく、プリチャージ電流を印加する期間を階調に応じて変化させるようにした。 Therefore, in the present invention, a precharge current is applied instead of changing the current value according to the gradation so that optimum current precharge according to a plurality of panel sizes can be performed by an external command operation or the like. The period was changed according to the gradation.
具体的にはプリチャージ電流は、最大階調表示時の電流に対応する電流とし、このプリチャージ電流を印加する時間が変化すると、時間が短い場合にはプリチャージ電流による変化量が小さいため低階調程度の電流となるし、時間が長い場合にはプリチャージ電流による変化量が多くなるため高階調電流にできる。 Specifically, the precharge current is a current corresponding to the current at the maximum gradation display, and if the time for applying this precharge current is changed, the amount of change due to the precharge current is small when the time is short. The current is about the gradation, and when the time is long, the amount of change due to the precharge current increases, so that a high gradation current can be achieved.
これを実現するソースドライバ構成を図117に示す。またプリチャージ電流及び階調に応じた電流を出力する電流出力部1171の回路構成例を図118に示す。
A source driver configuration for realizing this is shown in FIG. FIG. 118 shows a circuit configuration example of a
図118において、階調表示用電流源241は階調データ線985により制御される切り替え手段1183に応じて出力104に接続されるかどうか決まる。なおこの電流源は階調データ線985のビットの重みに応じて電流量が異なるように設計されている。具体的には図25のようにトランジスタで電流源を形成し、電流の重み付けは個数により決めると正確に電流を出力できる。
In FIG. 118, whether or not the gradation display
プリチャージ電流を同一電流源から出力できるようにすることで電流源部の回路規模を小さくした。そのために、電流源241を出力104に接続するかどうかの切り替え手段1184を1183と並列に接続し、切り替え手段1184を電流プリチャージ制御線1181により制御するようにしたことで、電流源を共通とし回路規模を小さくした。このように1つの電流源241に対し、切り替え手段1183と1184を並列に配置するだけで実現できたのは、プリチャージ電流が最大電流(白表示電流)であることから実現できた。並列に切り替え手段が接続されているが、いずれか一方が導通状態となれば、接続された電流源の電流は出力される。従って、この2つのスイッチは論理和回路を実現していることとなり、電流プリチャージ出力期間は電流プリチャージ制御線1181はハイレベル、出力しないときはローレベルとすると、出力しないときには階調データ985により電流が出力され、出力する際には全ての241が電流プリチャージ制御線241により出力されることから階調データ985によらず、プリチャージ電流が出力できる。なお最大電流値を用いることで電流変化が早くなりプリチャージ電流出力期間1203をなるべく小さくすることができ、階調表示を正確に行うための階調電流出力期間1204を長く取れるという利点もある。
The circuit scale of the current source unit is reduced by enabling the precharge current to be output from the same current source. For this purpose, the switching means 1184 for connecting or not to connect the
2つの並列接続された切り替え部1183、1184を設けることで、論理演算用の素子が不要となるため、回路規模が小さくすることができる。
Providing two
プリチャージ電流出力期間を階調により制御するためには、この電流プリチャージ制御線1181のハイレベルの期間を階調により変化させれば良い。そこで本発明では、パルス選択部1175、複数の電流プリチャージパルスを設け、プリチャージ判定線984の値に応じて電流プリチャージパルス群1174のうちの1つを選択するようにすること、各電流プリチャージパルス1174はあらかじめコマンド設定によりハイレベルの期間を異ならせた信号とすることで、プリチャージ期間を変化させることができる。
In order to control the precharge current output period by gradation, the high level period of the current
このパルス選択部1175の入出力関係を図119に示す。プリチャージ判定線984の値により、電流プリチャージ制御線1181及び電圧プリチャージ制御線1182の状態が変化する。同じ階調が連続した行表示される場合などソース信号線の状態が変化しない場合には電圧及び電流プリチャージが不要であるため、この例ではプリチャージ判定線984が0のときには階調に応じた電流出力のみを行うようにしている。また、階調0の時は電圧プリチャージにより階調0が表示されているため電流プリチャージのみが不要であるため、プリチャージ判定線984が7のときには電流プリチャージ制御線のみ常にローレベルとしたモードを設けている。他の判定値の場合には異なるパルス幅である複数の電流プリチャージパルスのうちの1つを選択できるようにしている。
The input / output relationship of the
これにより図120に示すように、プリチャージ判定線984、電圧プリチャージパルス451、電流プリチャージパルス1174から出力104に出力される信号が決められる。図119の関係に従った場合、出力ははじめの水平走査期間では電圧プリチャージをした後、1174dの電流プリチャージパルスに応じた期間のプリチャージ電流出力期間1203を持ち、最後に階調電流出力期間1204となる。次の1水平走査期間では階調電流出力期間1204のみが存在する。このようにすることで、プリチャージ判定線984により電流プリチャージを行う期間を変化させることが可能となるし、各電流プリチャージパルス1174のハイレベルの期間を外部入力により変化させるように設計すれば、パネルサイズ、水平走査期間に応じて最適な電流プリチャージが行え、任意のパネルサイズ、画素数に対応したソースドライバを実現することが可能である。
As a result, as shown in FIG. 120, signals output from the
本発明では、図117に示すようにパルス発生部1122により電流プリチャージパルス群1174及び電圧プリチャージパルス451を発生させている。パルス発生部1122には電流プリチャージ期間設定線1096、電圧プリチャージ期間設定933が映像信号・コマンド分離部931を介して外部から入力されることにより、外部のコマンドにて任意のパルス幅を持つプリチャージパルスが実現できるようになっている。
In the present invention, a current
また、有機発光素子を用いた表示装置では、各表示色で発光効率が異なることから色ごとに1階調あたりの電流値が異なり、これによりプリチャージ電流値が変化してしまう問題がある。最も効率がよい表示色では白表示電流値が小さいため十分に所定階調まで電流が変化しきらない可能性がある。そこで本発明では電流プリチャージパルス群1174は1174g、1174h、1174iと色ごとに用意することで、電流を印加する期間を調整することにより上記問題点を解決した。具体的には最も効率が良い色では電流が少ない分、プリチャージパルスの幅を全体に長くしている。
Further, in a display device using an organic light emitting element, there is a problem that the current value per gradation is different for each color because the light emission efficiency is different for each display color, thereby changing the precharge current value. In the most efficient display color, since the white display current value is small, there is a possibility that the current cannot be sufficiently changed to a predetermined gradation. Therefore, in the present invention, the current
階調に応じてプリチャージパルス1174の長さを変化させることで所定電流となるようにできることを図124の電流変化の様子を用いて説明する(この場合ではドライバ出力は8ビット、256階調出力が行えるものとして説明を行う。階調数に関しては実際に使用するビット数に応じて置き換えて考えれば任意のビット数のドライバでも同様に説明が可能である)。
The fact that the predetermined current can be obtained by changing the length of the
電流プリチャージパルスの期間が例えば1174aであるとすると、プリチャージ電流出力期間1242により電流が素早く変化した後、所定電流が出力されるためゆっくりと変化し、図124(b)に示すような曲線で示される電流変化となる。
If the period of the current precharge pulse is 1174a, for example, the current rapidly changes in the precharge
一方、より長く電流プリチャージを出力した場合、例えば1174cの期間プリチャージ電流を出力した場合には1243の期間素早く変化し、その後階調30にまで所定電流によりゆっくりと変化する(曲線図124(c))。
On the other hand, when a current precharge is output for a longer time, for example, when a precharge current is output for a period of 1174c, it quickly changes for a period of 1243, and then slowly changes to a
さらに電流プリチャージパルスを常に印加した場合では図124(d)に示すような変化となる。 Further, when the current precharge pulse is always applied, the change is as shown in FIG.
図124(d)の電流変化曲線に対し、所定階調値となる付近に近くなるまで電流プリチャージを行い、その後所定階調電流を出力すれば最も早く電流が変化できることがわかる。高階調ほど、プリチャージ電流出力期間を長くし、低階調になるにつれ短くすることでプリチャージ電流値そのものを変化しなくても印加期間のみで所定階調まで変化させることができる。 It can be seen that the current can be changed most quickly by performing current precharge on the current change curve of FIG. 124 (d) until it approaches the predetermined gradation value and then outputting the predetermined gradation current. The higher the gray level, the longer the precharge current output period, and the shorter the gray level becomes, the shorter the gray level becomes, the less the precharge current value itself can be changed to a predetermined gray level only in the application period.
図123に3.5型QVGAパネルにおける、必要なプリチャージ電流期間と階調の関係を示す。階調が高くなるにつれ、プリチャージ電流期間は長く必要となっている。また36階調以上ではプリチャージ電流期間は不要であることがわかっている。そこで、必要な電流期間と電流プリチャージパルスを図123のように対応づけて、それぞれの電流プリチャージパルスのハイレベルの期間を外部コマンドにより図123に示す期間に指定することで1つのプリチャージ電流源により、外部コマンド操作により、全ての階調変化に対して、次の行もきちんと所定階調が表示できるようになった。 FIG. 123 shows the relationship between the necessary precharge current period and gradation in the 3.5-type QVGA panel. As the gray level becomes higher, the precharge current period becomes longer. In addition, it is known that the precharge current period is unnecessary for 36 gradations or more. Therefore, by associating the necessary current period and the current precharge pulse as shown in FIG. 123 and specifying the high level period of each current precharge pulse as the period shown in FIG. 123 by an external command, one precharge is performed. With the current source, it is now possible to display the predetermined gradation properly on the next line for all gradation changes by an external command operation.
なお階調と電流プリチャージパルスの対応は、プリチャージ判定線984と電流プリチャージパルスの対応に置き換えられる。表示階調に対し、所望のプリチャージパルスが選択されるようコントロールICなどにより階調データに対応するプリチャージ判定信号を生成し、供給することで階調と、電流プリチャージパルスの対応がとれる。
The correspondence between the gradation and the current precharge pulse is replaced with the correspondence between the
これは、階調と電流プリチャージパルスの対応が変化したときにコントロールICの制御により、階調に対する電流プリチャージパルスを変化させることができるという点で有利である。 This is advantageous in that the current precharge pulse for the gradation can be changed by the control of the control IC when the correspondence between the gradation and the current precharge pulse is changed.
1階調あたりの電流値が大きい場合には、より低階調でも電流プリチャージなしで所定階調が表示できる。例えば図123の場合に比べ1階調あたり2倍の電流となった場合には、理論上18階調以上は電流プリチャージなしで書き込みが可能である。この場合には、階調とプリチャージ判定線984の関係を制御しているコントロールICでの処理を変更し、関係を書き換えることで対応することが可能となる。
When the current value per gradation is large, a predetermined gradation can be displayed without current precharge even at a lower gradation. For example, when the current is twice as large as that in the case of FIG. 123, theoretically, writing can be performed without current precharge for 18 gradations or more. In this case, it is possible to cope with the problem by changing the processing in the control IC that controls the relationship between the gradation and the
そのため、このようにプリチャージ判定線を階調信号とは別途用意し、このプリチャージ判定線により電流プリチャージパルスを選択することで、有機発光素子の発光効率が変化したときでも同一ソースドライバを用いて表示することが可能となった。 For this reason, a precharge determination line is prepared separately from the gradation signal in this way, and a current precharge pulse is selected by this precharge determination line, so that the same source driver can be used even when the light emission efficiency of the organic light emitting device changes. It became possible to display using.
複数のパルス幅を持つプリチャージパルス1174のうちの1つをプリチャージ判定線984の値に応じて選択する方法において、複数のプリチャージパルス1174のパルス幅を全て外部からコマンドで制御できるようにするには多数のパルス幅を規定する信号が必要となる。この信号をすべて直接ドライバIC36外部から入力するようにするとたくさんの入力ピンが必要となるため、実用的ではない。そこで本発明では映像信号のブランキング期間を利用して、ブランキング期間内に映像信号線856により、全ての設定値をシリアルに転送することで外部信号線数を増やさずにプリチャージパルス幅を設定できる。
In the method of selecting one of the
図121に映像信号線856を利用してコマンド入力するための信号入力方法を示す。映像信号が送信される間は図121(a)のように各表示色データ861(ここでは赤緑青を想定している。なお、この3色に限らず表示装置に応じて任意の色のデータであってもよい。例えばシアン、イエロー、マゼンダの3色など)と、各データ861に対しプリチャージを行うかどうかを判定するための 信号であるプリチャージフラグ862が対応して入力される。映像信号であることを判別するためのデータ/コマンドフラグ950が併せて送信される。例えばデータのときは1、コマンドの時な0とすれば、このビットを参照することで送られてくる信号が映像信号かコマンドかを識別できる。
FIG. 121 shows a signal input method for inputting a command using the
次に、ブランキング期間においてはコマンドを送信するようにする。データ/コマンドフラグ950を0として、コマンドであることを識別できるようにする。1回の転送で全てのコマンド設定が可能であれば不要であるが、本発明においてはコマンド数が多いことから、いくつかのビットをアドレスとして用いることとし、アドレスの値に応じてデータがどのコマンドに対応するかを判定するようにする。図121の例ではアドレスA1211において、電流プリチャージ設定信号か、それ以外の信号かを判定するようにしている。図121(b)は電流プリチャージ期間の設定以外に必要な信号の設定を行っており、プリチャージ電圧値や電圧プリチャージ期間、1階調あたりの電流を規定する基準電流設定信号912を送信している。図121(c)では、電流プリチャージ出力期間を色ごと、各色6つの設定を行う必要があることから、更にアドレスB1212を設け、アドレスB1212の値に応じて、どの電流プリチャージパルスのパルス幅を設定するかを決める。
Next, a command is transmitted during the blanking period. The data /
電流プリチャージパルスのパルス幅は図123からおよそ0.4μ秒刻みであることから、刻み幅としては0.2μ秒もしくは0.4μ秒で行い、可変範囲は6.4μ秒程度あれば任意のパネルに対し調整が可能である。32もしくは16段階の設定ができればよい。1174aから1174fが同じパルス幅を持つ必要はないためそれぞれ異なる値に設定できるようにするべきであり、更に1174aがパルス幅最小で、1174fがパルス幅最大となるように各パルスの役割を分担するようにすれば、例えば1174aの調整範囲は0.2μ秒から6.6μ秒(32段階調整)、1174fの範囲は2.0μ秒から8.4μ秒(32段階調整)といったように、最小0.2μ秒から、最大8.4μ秒までのパルス幅を設定できるような構成にできる。このように、各パルスのパルス幅の可変範囲をパルス毎に少しずつずらして設定することで可変範囲を小さくすることが可能で設定用の信号線幅を少なくし、回路規模の小さいものが実現することができる。 Since the pulse width of the current precharge pulse is about 0.4 μsec from FIG. 123, the step width is 0.2 μsec or 0.4 μsec, and the variable range is arbitrary as long as it is about 6.4 μsec. Adjustment to the panel is possible. It suffices if 32 or 16 levels can be set. Since 1174a to 1174f do not need to have the same pulse width, they should be set to different values. Furthermore, 1174a has the minimum pulse width and 1174f has the maximum pulse width, and the roles of the pulses are shared. In this case, for example, the adjustment range of 1174a is 0.2 μs to 6.6 μs (32 step adjustment), and the range of 1174f is 2.0 μs to 8.4 μs (32 step adjustment). The pulse width can be set from 2 μs to a maximum of 8.4 μs. In this way, by setting the variable range of the pulse width of each pulse slightly shifted for each pulse, the variable range can be reduced, the setting signal line width is reduced, and the circuit scale is reduced. can do.
このように、外部入力コマンドにより様々な値を設定できるようにしたことで任意のパネルサイズ及び解像度における表示装置の階調に応じた電流出力が素早くできるソースドライバIC36を実現した。
As described above, by enabling various values to be set by the external input command, the
なお本発明による電流出力部1171は図118のように1つの電流源241に対し複数の切り替え部を並列に接続したものの他に、図122に示すように階調データ線985の各ビットと電流プリチャージ制御線1181の論理和を電流源241に接続された切り替え部1221の制御に用いる方法でも実現できる。切り替え部1183及び1184が小さく形成できるプロセスでは図118が回路規模が小さくなるが、小さくできない場合はロジック信号のルールで作成できる論理和回路を付加した方が小さくなる場合がある。
The
この2つの回路のいずれをとるかはプロセスルールを考慮して小さくなる方を採用すればよい。 Whichever of these two circuits is taken may be selected in consideration of the process rule.
電圧プリチャージパルス451はこの例では表示色によらず同一のパルスを入力しているがこれは、電圧でソース信号線の状態を変化させるのには出力のオペアンプの駆動能力により状態変化の速度が決まるのであって、1階調あたりの電流など表示色ごとに異なる信号による影響はないため、回路規模を小さくするために電圧プリチャージパルス451を1つとしている。回路規模が問題にならない場合には、各色個別指定ができるように3つのパルスを持ってもよい。
In this example, the same pulse is input as the voltage
図118または図122の出力段の構成を持ったソースドライバIC36において、図123に示すような階調とプリチャージパルスの関係でプリチャージ電流出力期間1243を持った出力が行えるが、単に階調に対し、図123の関係によりプリチャージ電流出力期間1243を決めてしまうと、例えばソース信号線が変化しない同一階調が連続して出力される場合でも、プリチャージが行われてしまう。
In the
図125に示すように、水平走査期間のはじめにプリチャージ電圧印加期間1251において黒表示状態に信号線が変化した後にプリチャージ電流出力期間1252で所定電流値に近い値までソース信号線の状態が変化し、最後の階調電流出力期間1253において、所定電流値に変化することとなり、水平走査期間のはじめにソース信号線電流がいったん黒状態になるため、プリチャージ電流出力を行わない場合に比べ、かえって信号線の状態が変化し書き込み不足が生じる可能性を高めてしまっている。 As shown in FIG. 125, after the signal line changes to the black display state in the precharge voltage application period 1251 at the beginning of the horizontal scanning period, the state of the source signal line changes to a value close to a predetermined current value in the precharge current output period 1252. In the final gradation current output period 1253, the current value changes to a predetermined current value, and the source signal line current once becomes black at the beginning of the horizontal scanning period. The possibility that the state of the signal line is changed to cause insufficient writing has been increased.
そこで本発明では、図126に示すように、同一階調電流出力が連続して出力される場合には、後の行ではプリチャージ電流出力期間1252を設けず、階調電流出力期間1253のみを設け、ソース信号線の状態変化を少なくすることで書き込み不足状態を発生させにくくした。 Therefore, in the present invention, as shown in FIG. 126, when the same gradation current output is continuously output, the precharge current output period 1252 is not provided in the subsequent row, and only the gradation current output period 1253 is provided. It was made difficult to generate an insufficient writing state by reducing the state change of the source signal line.
図127に示す表示パターンの場合(1272、1274の領域が同じ輝度で、1273の領域が1272、1274の領域よりも低い輝度となるパターン)1273の領域となる最初の行と、1274の領域となる最初の行で、電流プリチャージを行うようにする。列1271に対応したソース信号線の出力電流波形は図128のようになる。領域1272に対応した期間では、出力電流が変化しないため、水平走査期間1281内では階調電流出力期間のみとする。
In the case of the display pattern shown in FIG. 127 (the pattern in which the
領域1273に移った後のはじめの水平走査期間1281dでは、ソース信号線電流が変化するため、すばやく電流を変化させる目的から、プリチャージ電圧印加期間1251dとプリチャージ電流出力期間1252dを設け、従来のプリチャージ電流を出力しない場合(1282)に比べ短期間で領域1273に対応した電流を出力することができるようになった。領域1273表示が連続している場合でも同様に、プリチャージ電流、プリチャージ電圧を出力する期間を設けず、階調電流出力のみを行うことで、ソース信号線電流の変化を最小限としている。
In the first
さらにソース信号線が領域1274表示に対応する出力を行う場合には、はじめの水平走査期間1281gのみで電圧及び電流プリチャージを行うようにする。なおプリチャージ電流出力期間1252gは、1252dに比べて長くなっている。これは図123の階調と電流プリチャージ出力期間の関係から、階調が高いほどつまり電流が多いほど、プリチャージ電流出力期間が長いことに対応している。仮に領域1274が階調0の場合には、プリチャージ電圧印加期間1251gのあと階調電流出力期間1253gとなりプリチャージ電流出力期間1251gがなくなる。(階調に応じてプリチャージ電流出力期間1251は存在するため、必ずしも存在するとは限らない)このプリチャージを行うことで、従来のプリチャージがなく階調電流出力のみで出力電流値を変化させた場合(1283)に比べ、短い時間で所定電流値にまでソース信号線の電流を変化させることができた。
Further, when the source signal line performs output corresponding to the display of the
このようにソース信号線の状態が変化するときのみ、電圧プリチャージ及び電流プリチャージもしくは電圧プリチャージを行うようにするには、図123の階調との関係に加え、1行前階調との比較により、映像信号に変化があったときのみ図123の関係でプリチャージを行うようにする必要がある。 In order to perform voltage precharge and current precharge or voltage precharge only when the state of the source signal line changes in this way, in addition to the relationship with the gray level in FIG. As a result of the comparison, it is necessary to perform the precharge according to the relationship of FIG. 123 only when the video signal is changed.
プリチャージを行うかどうかを判定するための流れを図129に示す。映像信号1291から、現在の階調値を検出する。(1292)ここで階調が0の場合には、図123と同様に電圧プリチャージのみを行いその後階調に応じた電流を出力するようにする(1293)。
FIG. 129 shows a flow for determining whether to perform precharge. The current gradation value is detected from the
階調36以上ではプリチャージを行わなくても所定階調まで電流が変化するため、階調に応じた電流出力のみを行う(1296)。
At the
階調1以上35以下では1行前の階調により処理が変わり(1294)、現在の階調と同一階調では階調に応じた電流出力のみを行う(1296)。これは、同一階調が連続して表示されるときに図126のように波形変化を小さくするために行っている。
In
一方1294の処理で、1行前の階調と現在の階調が変わるときにはプリチャージ電圧出力後、階調に応じた期間電流プリチャージ、残りの期間で階調に応じた電流出力を行う(1295)ようにする。これは、図128で1281d及び1281gの水平走査期間内での動作に相当している。 On the other hand, in the processing of 1294, when the gray level one row before and the current gray level change, after the precharge voltage is output, the current pre-charge for the period corresponding to the gray level and the current output corresponding to the gray level for the remaining period are performed ( 1295). This corresponds to the operation in the horizontal scanning periods of 1281d and 1281g in FIG.
プリチャージ判定線984の信号は、図129の判定結果で1294、1295の状態となった場合に図123の階調とプリチャージ電流出力期間の関係となるように信号を発生させれば、ソースドライバICにおいて図126に示すような出力を行えるようになる。1296の状態となる場合には、図123の関係は用いず、常に階調電流が出力されるようにプリチャージ判定線984の値を決めればよい。
If the signal of the
これによりソース信号線の変化を最小限にしつつ、変化点では急速に電流を変化できるようにすることで図127のような表示でもきちんと領域の境界が表示できるようになった。 As a result, the change of the source signal line is minimized, and the current can be changed rapidly at the change point, so that the boundary of the region can be displayed properly even in the display as shown in FIG.
階調0表示において、プリチャージ電圧がソース信号線を通じて画素回路内の駆動トランジスタ62のゲート電極に印加され、黒表示に対応した電流(1.3nA以下の電流)を流すようにしている。しかしながらこの場合、駆動トランジスタ62において電圧を電流に変換していることから、入力電圧に対するドレイン電流は温度の変化によって、変化する。例えば図130に示すように、低温ポリシリコンで駆動トランジスタ62の作成した場合には温度が高い場合(図130(a))の方が、温度が低い場合(図130(b))に比べ電流がよく流れる。そのため黒表示時の電流が増加し、黒浮きが発生するという問題がある(図6のような回路構成である場合には、駆動トランジスタ62のドレイン電流がEL素子に流れる電流である。そのためこのEL素子に流れる電流が大きくなることでEL素子が微点灯し、黒浮きが発生する)。
In the
例えば、温度が低い場合(a)でプリチャージ電圧をVBk2に調整した場合には、トランジスタ62のドレイン電流はIBk流れる。この電流は黒浮きがわからないレベル(1.3nA)以下である。この状態で温度が上昇し、図130(b)で示す曲線にトランジスタ62の特性が変化した場合には、電流IDが流れ、黒浮きがわかるレベルにまで電流が増加する。高温状態でも黒浮きをなくすためには、ゲート電圧をVBk1まで上昇させる必要がある。
For example, when the temperature is low (a) and the precharge voltage is adjusted to VBk2, the drain current of the
画素トランジスタのチャネルサイズを幅25ミクロン、長さ15ミクロンで設計した場合には、(a)が−20℃、(b)が+50℃とすると、VBk2の電圧は、(64の電圧値)−1[V]、VBk1の電圧は(64の電圧値)−3[V]である。画素トランジスタ62のソースドレイン間の電圧がそれぞれ1V、3Vとなる値である。
When the channel size of the pixel transistor is designed with a width of 25 microns and a length of 15 microns, if (a) is −20 ° C. and (b) is + 50 ° C., the voltage of VBk2 is (64 voltage values) − The voltages of 1 [V] and VBk1 are (64 voltage values) −3 [V]. The voltage between the source and drain of the
温度によって、必要なソースドレイン間電圧が異なるのであれば、トランジスタ62に印加されるプリチャージ電圧を温度によって変化させればよい。プリチャージ電圧を発生する際に、基準となる電圧を抵抗分割により生成するとき、図131に示すように、抵抗素子1312のうちの1つに並列にサーミスタなどの温度補償素子1311をつければ温度によって、分割点1314の電圧が変化する。サーミスタであれば、温度上昇に伴い抵抗値が小さくなることから、2つの抵抗素子1312のうち、64の電源側に接続された抵抗素子1312aに並列に温度補償素子1311を接続する。各抵抗素子の値と、サーミスタの抵抗値及び温度係数を調整すれば、図132に示すように、温度が上昇するにつれ、プリチャージ電圧が上昇していくような設定を行うことができる。
If the necessary source-drain voltage differs depending on the temperature, the precharge voltage applied to the
具体的な回路構成を図134に示す。ソースドライバ36及び1画素分の画素回路で説明を行う。ソースドライバ36の回路は電圧プリチャージを行うアナログ出力部に関してのみ記載している。全体の回路構成は例えば図117のようになっている。電圧プリチャージを行う際には、電圧プリチャージ制御線1182により電流出力線104にプリチャージ電圧発生部1313で発生した電圧が出力される。
A specific circuit configuration is shown in FIG. Description will be made with the
出力された電圧は、ソース信号線60を伝い、ゲート信号線61により選択された画素回路67内部の、節点72に印加される。
The output voltage is applied to the
画素選択期間が終了すると、スイッチ66a、66bが非導通状態、66cが導通状態となり、トランジスタ62のゲート電圧とドレイン電流の関係に基づいてEL素子63に電流が流れる。このときのゲート電圧とドレイン電流の関係が、図130となるため、プリチャージ電圧が温度によらず一定値を出力すると、節点72(=トランジスタ62のゲート電圧)も一定であり、温度変化により図130の関係から、EL素子63に流れる電流が変化する。
When the pixel selection period ends, the
そこで本発明では、プリチャージ電圧発生部1313において、オペアンプでバッファする前の電圧を、電子ボリューム1341で生成するのではなく、外部接続端子を経由し、抵抗素子1312と温度補償素子1311を用いて発生することにより、プリチャージ電圧つまりは節点74の電圧を温度に応じて変化させ、温度によらずEL素子63に流れる電流を一定にするようにした。
Therefore, in the present invention, in the
図133の波線1311にプリチャージ電圧が一定の場合でのトランジスタ62のドレイン電流(=EL素子63に流れる電流)と温度の関係を示す。 133 shows the relationship between the drain current of the transistor 62 (= current flowing through the EL element 63) and temperature when the precharge voltage is constant.
図133の実線1332にプリチャージ電圧を変化させたときの電流値の温度に対する変化を示す。1332の場合では、温度によらずトランジスタ62のドレイン電流が一定であることがわかる。この電流値を1.3nA以下となるように、抵抗素子1312と温度補償素子1311を選定することで、黒浮きがない表示が実現可能となった。
A
なお図134の構成では温度補償素子を用いて、温度特性により電流変化を補償したが、電子ボリューム1341がある場合には、電子ボリューム1341の値を温度によって変化させても良い。
In the configuration of FIG. 134, a temperature compensation element is used to compensate for a change in current based on temperature characteristics. However, when there is an
電子ボリューム1341を制御するのは一般的にはコントローラ1351にて行うため、コントローラ側で温度に応じて、電子ボリューム制御用コマンドを変化させるようにすればよい。そのためにコントローラ1351には、温度検知手段1350の信号が入力される。
Since the
電子ボリュームの設定にはこの図では電子ボリューム制御信号1353を用いて、コントローラ1351からソースドライバ36の制御を行っているが、図117に示すようなソースドライバではプリチャージ電圧発生部981の電圧値を映像信号線856から映像信号・コマンド分離部931を介して、受け取っている。このように、他の信号線を利用して、コントローラからソースドライバにシリアル転送後、信号分離する方法もあるため、必ずしも電子ボリューム制御信号1353は必要ではない。制御することが可能な信号線が、電子ボリューム制御用の単独、もしくは他の信号と共用でソースドライバとコントローラ間に接続されていればよい。
In this figure, the electronic
なお、電子ボリューム1341で電圧値を制御する場合には、入力がデジタル信号であるため、温度に対して比例関係で電圧値を増やすことができず、図136の実線で示すように、階段状に電子ボリュームの出力電圧(つまりプリチャージ電圧)が変化する。
When the voltage value is controlled by the
この場合でも全ての温度範囲で、EL素子63の流れる電流が1.3nA以下となるようにするため、温度補償素子で変化させた破線1362の電圧値を下回らないように、電子ボリュームの値を変化させた実線1361のように温度に対して電子ボリューム出力電圧を変化させるようにすればよい。
Even in this case, in order to make the current flowing through the
このようにすると、トランジスタ62のドレイン電流は図137の1371に示すように温度に対して電流が流れる。これにより温度によらず、EL素子63に流れる電流を1.3nA以下にすることが可能となり、従来の温度によりプリチャージ電圧を変化させない1331に比べて、高温でも黒浮きがない表示を実現できた。
Thus, the drain current of the
サーミスタなどの温度補償素子1311を用いずにプリチャージ電圧値を温度によって変化させる方法を図138に示す。
FIG. 138 shows a method for changing the precharge voltage value depending on the temperature without using the
本発明の特徴として、プリチャージ電圧発生用回路1382を、画素回路67が形成されているアレー1383と同一アレー面上に形成し、駆動トランジスタ62と同一特性のトランジスタ1381を用いて電圧を出力することを特徴としている。
As a feature of the present invention, the precharge
プリチャージ電圧発生用回路1382は、トランジスタ1381と容量1386からなっており、画素回路67と比較して、画素選択状態と同一回路となるような構成となっている。節点1387の電圧をソースドライバ36のプリチャージ電圧発生部1313のオペアンプに入力することで、トランジスタ1381に電流が流れないときの電圧が、プリチャージ電圧発生部1313から出力されることにより、このプリチャージ電圧がこのアレーでの黒表示状態に対応した電圧を出力できることがわかる。(電子ボリューム1341の出力は用いないようにする)ここで、1381の電流が流れない状態にするには、オペアンプ1388の入力インピーダンスが十分高くなるようにオペアンプ1388を設計しておくことが必要である。
The precharge
トランジスタ1381と駆動トランジスタ62は同一アレー面内にあり、ドレイン電流とゲート電圧の関係は2つのトランジスタ間では非常に少なくできる。これはロット間、シート間ばらつきに比べ、シート面内ばらつきの方が小さくなることからである。
The
より黒表示時の輝度を下げる(電流を小さくする)には、節点72の電位を上昇させるしかない。節点72の電圧を上げるには、プリチャージ電圧発生用回路1382の、節点1387の電圧を上げるしかない。このためには、トランジスタ1381のドレイン電流を下げる方法があるが、その場合には、オペアンプ1388の入力インピーダンスを高めるしかなく、オペアンプ1388の特性ばらつきによる影響を受けやすくなる。
The only way to lower the luminance during black display (reduce the current) is to increase the potential at the
そこで、本発明では、トランジスタ1381のチャネル幅を大きくすることで、ドレイン電流が同一であっても(ソースドライバの構成を変えなくても)トランジスタ1381の特性に従って節点1387の電圧を上昇させることとした。
Therefore, in the present invention, by increasing the channel width of the
この場合には、プリチャージ電圧と、駆動トランジスタ62が黒表示を行う際の電圧(節点72の電圧)は、同一アレー面1383に形成された2つのトランジスタによってのみ決められるため、アレー面内のばらつきが抑えられれば、どのような外部回路を持ってきても常に一定の黒表示を実現することが可能となる。
In this case, the precharge voltage and the voltage when the
トランジスタ1381のチャネル幅を大きくするか、チャネル長を短くするとドレイン電流とゲート電圧の関係が変化し、図139に示す1391と1392の曲線が実現できる。
When the channel width of the
図139のような関係となるように2つのトランジスタを形成すると、リーク電流などによりトランジスタ1381にId1の電流が流れた場合に、節点1387の電位はVg1となり、プリチャージ電圧としてVg1が出力される。この時、画素回路67の節点72にも同一のVg1電圧が印加され、駆動トランジスタ62にはId1より小さなId2の電流が流れる。これにより、リーク電流となるId1よりも小さなId2の電流が画素内に流れることから、より黒表示の輝度が低い表示が可能となった。Id1とId2の関係はトランジスタ1381と62の特性の関係つまりトランジスタのチャネル幅及び長さの比により決まるため、より黒表示時の電流を下げるために、トランジスタ1381のチャネル幅を大きくするという手法がとれる。同一サイズでも良いが、好ましくは3倍程度のチャネル幅にすることが好ましい。
When two transistors are formed so as to have the relationship as shown in FIG. 139, when a current Id1 flows through the
これは、トランジスタ62にソース信号線60を介して、0の電流を流した時にでも、EL素子63には3.5nA程度の電流が流れるという問題があり対処のために、大きくしている。図144に示すドレイン電流とソースドレイン間電圧の関係のような駆動トランジスタ62のアーリー効果により、ソース信号線60から0の電流を書き込んだ場合のソースドレイン間電圧と、EL素子63に電流を流すときの駆動トランジスタのソースドレイン間電圧が全く異なることで、Id1で書き込んだ電流でもId3の電流まで増加してしまうという問題がある。Id3の電流が3.5nAであり、主観評価で黒表示が問題とならない1.3nA以下の電流に比べ3倍近くの電流が流れていることから、電流を1/3に削減するためにトランジスタ1381のチャネル幅を3倍にすることで対応することとした。1.3nA以下であるので、3倍以上でも構わないが、アレー上でのトランジスタ形成面積が増大することから3倍程度とした。
This is increased to cope with the problem that even when a current of 0 is passed through the
更に、同一アレー面内であるため、温度依存性のばらつきも小さく、図143に示すように、常温時の特性が1391、1392であるとすると、高温時には1431、1432のように同じようにシフトされ、プリチャージ電圧として供給される電圧がVg1からVg2に変化するのみで、駆動トランジスタ62のドレイン電流はId2で変化せずに表示が可能である。このことは温度特性を調整なしで補償できていることを示している。これにより、温度制御手段を用いずともアレー面内にプリチャージ発生用トランジスタを形成することで、温特補償が可能となった。
Furthermore, since it is within the same array plane, variation in temperature dependence is small, and as shown in FIG. 143, assuming that the characteristics at room temperature are 1391 and 1392, they are similarly shifted at 1431 and 1432 at high temperatures. Thus, only the voltage supplied as the precharge voltage changes from Vg1 to Vg2, and the drain current of the
図140にプリチャージ電圧発生用回路1382の配置場所の例を示す。表示エリア内には画素回路が形成されているため配置できない。そこで画素周辺に形成するようにする。ゲートドライバ35周辺にスペースがある場合などはそこに入れることも可能である。
FIG. 140 shows an example of the arrangement location of the precharge
更に図140の1382の回路を全て形成しておき、図141に示すように、接続変更部1411を介して、そのうちの1つをプリチャージ電圧発生部1313に入力するようにしても良い。この接続変更部の配線は外部から用意にレーザー加工などによって変更できるようにすることで、アレー製造工程時に仮に1381aのトランジスタが不良となったとしても、レーザーリペアにより正常なトランジスタを用いて出力できるように結線を変更するようにすれば、歩留まり向上が期待できる。1381cのトランジスタが正常動作であるときの配線例を図141に示している。
Further, all the
図142では更に、トランジスタ1381を全てソースドライバ入力端子1389に接続している。端子1389を流れる電流は一定であることからトランジスタ1381の1つあたりに流れる電流が約1/4となり、より黒表示が可能な回路を実現できる。
In FIG. 142, all the
また、図140のように四隅に配置したことでアレー面内の様々な特性のトランジスタを用いて黒表示用電圧を生成することで、トランジスタ1381の1つあたりのばらつきを吸収し、平均値に近い電圧を出力できるという利点がある。1つのトランジスタが異常に多く電流を流す場合には、そのトランジスタの特性に応じて電圧がきまる。端子1389を流れる電流値は同一であるため、もっともたくさん流すトランジスタの特性に応じて電圧がきまる。よって最も特性のよいトランジスタでも黒表示が可能な電圧を出力するため、最悪でも必ず黒浮きがないようにできる利点がある。
Further, by arranging the black display voltage using the transistors having various characteristics in the array plane as shown in FIG. 140, the variation per
トランジスタ1381に欠陥がある場合には、レーザーによりそのトランジスタと接続している配線をカットするだけでよいため、簡便にリペア可能である。
In the case where the
なお接続変更部1421を含む節点1387の配線は高抵抗であるため、ノイズに弱い。ノイズによる変動を抑えるため、容量1386は画素回路での容量値に比べ大きくすることが好ましい。表示部と異なり開口率がなくてもよいため、十分に大きなコンデンサを形成することが可能である。これにより電圧変動が少ない電圧を供給できる。
Note that the wiring of the
ソースドライバICを含めたアレー外部回路から、プリチャージ電圧を印加する場合、パネル毎に黒輝度が一定レベル以下(0.1カンデラ/平方メートル)となるようなプリチャージ電圧値が異なってくる。 When a precharge voltage is applied from an array external circuit including the source driver IC, a precharge voltage value at which the black luminance becomes a certain level or less (0.1 candela / square meter) is different for each panel.
プリチャージ電圧を調整する方法として図145及び図147の例を挙げる。この2つの図の違いは、プリチャージ電圧を外部から供給する際に、電子ボリュームを用いてプログラム的に変更させるか、サーメットトリマなどを用いてハード的に調整するかの違いである。 Examples of adjusting the precharge voltage are shown in FIGS. 145 and 147. The difference between the two figures is whether the precharge voltage is supplied from the outside by changing it programmatically using an electronic volume or by hardware adjustment using a cermet trimmer or the like.
本発明の特徴は、ELパネルのEL素子の全カソード電極が接続されたELカソード電源1450の電流を電流計1453を用いて測定し、電流値に応じてプリチャージ電圧を変更させるようにしたことである。
A feature of the present invention is that the current of an EL
EL素子の場合、輝度と電流は比例関係にあるため、0.1カンデラ/平方メートル以下の輝度となる電流値さえわかっていれば、電流を測定するだけで、十分な黒レベルかどうかの判定が可能である。 In the case of an EL element, luminance and current are in a proportional relationship. Therefore, if the current value at which luminance is 0.1 candela / square meter or less is known, it is possible to determine whether the black level is sufficient by simply measuring the current. Is possible.
輝度を測定するに比べ、電流で測定すると、暗室が不要である上、輝度計に比べ安価でかつ使いやすい電流計を用いて調整ができる利点がある。 Compared to measuring luminance, measuring with current has the advantage that a dark room is unnecessary and that adjustment can be performed using an ammeter that is cheaper and easier to use than luminance meters.
図145の場合には電子ボリューム1456を用いてプリチャージ電圧線1455の電圧値を調整することから、電子ボリューム1456の入力ロジックをパソコンなどの制御装置1452により、電流計1453の値を取り込み、値に応じて、電子ボリューム制御線1459の値を自動的に変化させるようにすれば、自動的にカソード電流を調整することができる。人手を介さない点で、低コストで調整が可能となる。
In the case of FIG. 145, since the voltage value of the
図147の場合は、電子ボリューム1456と記憶手段1457の代わりに抵抗素子1472とトリマ1473でプリチャージ電圧を調整できるようにした例である。なおこの図では温度特性を補償するために、温度補償素子1471も同時に用いている。この場合は、電流計1453の値を観測しながら、所定の電流値となるようにトリマ1473を調整することで、黒表示を実現できる。
The case of FIG. 147 is an example in which the precharge voltage can be adjusted by a resistance element 1472 and a
図146は、最適なプリチャージ電圧を調整するためのフローである。電圧プリチャージを行いながら黒表示を行う。(1461)その際にELカソード電源(1450)の電流値を測定する(1462)。0.1カンデラ/平方メートルとなる電流値がわかっているので、電流値がその値となるかどうか判定する(1463)。 FIG. 146 is a flow for adjusting the optimum precharge voltage. Black display is performed while performing voltage precharge. (1461) At that time, the current value of the EL cathode power supply (1450) is measured (1462). Since the current value of 0.1 candela / square meter is known, it is determined whether the current value is the value (1463).
所定値でなければ、電子ボリュームを制御し、プリチャージ電圧を変更する。(1464)変更後の値を測定し、所定値となるか再び判定する。所定値になるまでこの操作を繰り返す。 If not, the electronic volume is controlled and the precharge voltage is changed. (1464) The changed value is measured, and it is determined again whether it becomes a predetermined value. This operation is repeated until a predetermined value is reached.
所定値になった後、つぎに電子ボリュームに供給する信号の値を記憶手段1457に記憶させる(1465)。 After reaching the predetermined value, the value of the signal supplied to the electronic volume is stored in the storage means 1457 (1465).
電子ボリューム内部に記憶手段がないと、本発明での電圧調整後にモジュールとして出荷する際に、電子ボリュームの値を保持できない。そのため、別途記憶手段を設け、記憶手段に電子ボリュームの値を保持させ、検査終了後には、記憶手段1457の値に基づいてプリチャージ電圧を発生するようにする。(1467)まずは、検査終了前にパソコンなどの制御手段から記憶手段1457に値を書き込む。 If there is no storage means inside the electronic volume, the value of the electronic volume cannot be held when shipping as a module after voltage adjustment in the present invention. Therefore, a separate storage unit is provided, and the value of the electronic volume is held in the storage unit, and after the inspection is completed, a precharge voltage is generated based on the value of the storage unit 1457. (1467) First, a value is written in the storage means 1457 from the control means such as a personal computer before the inspection is completed.
これにより電源が切断されても、パネル毎に最適な黒表示となるプリチャージ電圧を供給することが可能となった。 As a result, even when the power is turned off, it is possible to supply a precharge voltage that provides an optimal black display for each panel.
以上の発明により、パネルによらず常に黒表示時の輝度が一定となり、黒浮きがない輝度に調整することで、黒表示が実現できた。 According to the above invention, the black display can be realized by adjusting the brightness so that the black display always has a constant brightness regardless of the panel and does not float black.
以上の方法の他、電圧プリチャージを用いずに、黒表示の輝度を抑える方法として、図148のゲート信号線2(61b)のオンオフ制御を変化させ、有機EL素子63に電流が流れる時間を短くすることで、輝度を抑えることができる。 In addition to the above method, as a method of suppressing the luminance of black display without using voltage precharge, the on / off control of the gate signal line 2 (61b) in FIG. By shortening, the luminance can be suppressed.
図149にゲート信号線2(61b)の波形を示す。図149(a)は従来の波形で、1フレームの内、ソース信号線からの電流を画素内に取り込む1水平走査期間のみ非点灯期間(1493)となっている。それ以外の期間では、有機EL素子63に電流を流すため、有機EL素子が点灯する。
FIG. 149 shows the waveform of the gate signal line 2 (61b). FIG. 149 (a) shows a conventional waveform, which is a non-lighting period (1493) only in one horizontal scanning period in which current from a source signal line is taken into a pixel in one frame. In other periods, since the current flows through the
本発明では図149(b)のように、1フレームの内の一部の期間(例えば10分の1)のみスイッチを導通状態とし、有機EL素子63に電流を流す構成としている。表示輝度を一定にするため、発光期間1494が10分の1になった分、ソース信号線から流れる電流を10倍とする。10倍の電流が10分の1の期間に有機EL素子63に流れることで、1フレームあたりの輝度は従来通り維持される。
In the present invention, as shown in FIG. 149 (b), the switch is turned on only during a part of the period (for example, 1/10) in one frame, and a current is passed through the
黒表示時においては、ソースドライバから出力される電流は0であり、0を10倍したとしても、やはり電流は0である。0の電流が駆動トランジスタ62のアーリー効果のみによってある値だけ増加するが、これは、従来と同じ電流値である。一方で有機EL素子63に電流が流れる期間が10分の1となるため、輝度は10分の1まで低下させることが可能である。
During black display, the current output from the source driver is 0, and even if 0 is multiplied by 10, the current is still 0. The current of 0 increases by a certain value only due to the Early effect of the driving
点灯期間1494の長さは、短いほど、非点灯期間1495が長くなり、確実に有機EL素子63に電流が流れる期間が短くなるが、白表示時などに有機EL素子63に流れる瞬時電流が増加し、瞬時電流による発熱、電流増大による有機EL素子の劣化などのおそれがあることから、最小でも1/10倍程度が好ましい。一方で、3.5nA程度の黒表示時電流を1.3nAまで低下させる必要があることから少なくとも1/3倍の非点灯期間とすることが必要である。
The shorter the lighting period 1494 is, the longer the non-lighting period 1495 is and the shorter the period during which current flows through the
ただし、大型テレビのように、画素数が多く水平走査期間が短く所定電流が書き込めない場合に、同様の手段で各階調の電流を増加させることで書き込みを行う手段を用いている場合には、その電流倍率の10倍の電流が最大であると考える。 However, when using a means for writing by increasing the current of each gradation with the same means when the number of pixels is large and the horizontal scanning period is short and a predetermined current cannot be written as in a large television, The current that is 10 times the current magnification is considered to be the maximum.
なお本発明以外に、電圧プリチャージなどを用いて黒表示を実現する方法を併用する場合には、例えば黒表示電流を図149(a)の従来例で駆動した場合に2nA程度まで低下させるようにしておけば、点灯期間1494を従来の半分にするという方法もある。2倍であれば、1ビット右シフト演算など、演算がしやすいなどの利点があるため、ロジック回路の負担が少なくなると考えられる。そのため、本発明の方法の2つ以上を組み合わせるとすれば、点灯期間を1/2とすることも可能である。 In addition to the present invention, when a method for realizing black display using voltage precharge or the like is used in combination, for example, the black display current is reduced to about 2 nA when driven in the conventional example of FIG. If this is the case, there is a method in which the lighting period 1494 is halved. If it is doubled, it is considered that the burden on the logic circuit is reduced because there is an advantage such as a 1-bit right shift operation that can be easily performed. Therefore, if two or more of the methods of the present invention are combined, the lighting period can be halved.
なおこのゲート信号線2(61b)の点灯期間1494を変化させるには、ゲートドライバ35のスタートパルスの長さを制御するなどの方法で点灯期間1494を変化させることが可能である。この変更は、コントローラ1482内部のロジックをコマンドにより変化させることで実現できる。
In order to change the lighting period 1494 of the gate signal line 2 (61b), the lighting period 1494 can be changed by, for example, controlling the length of the start pulse of the
コントローラ1482により点灯期間1494が変化させることができる。また同様にソースドライバ36の電流も、図8のような基準電流生成部をもち、電子ボリュームによりコントローラから基準電流を変化させることができる。基準電流を2倍にすれば、1階調あたりの電流も2倍となる。
The lighting period 1494 can be changed by the
例えばコントローラ1482の制御により、ソースドライバ36の基準電流を2倍にし、ゲートドライバのスタートパルスの長さを変更し、ゲート信号線2(36b)の点灯期間1494を1/2倍とすると、黒表示時の輝度は1/2倍となる。
For example, when the reference current of the
ソースドライバとゲートドライバの制御を同時におこない、かつ倍率が同じように駆動させれば、任意の点灯期間1482を実現し、黒表示輝度も低下させることができる。
If the source driver and the gate driver are controlled simultaneously and driven at the same magnification, an
黒表示時の輝度は駆動トランジスタ62のアーリー効果の温度特性により高温ほど高くなる。そこで、本発明では、コントローラ1482に温度検知手段1481の結果の信号を入力するようにし、温度によって、点灯期間1482を変化させるような構成とする。低温ほど、点灯期間を長く、高温ほど点灯期間を短くする。これにより、ソースドライバの電流は低温ほど少なく、高温のみに電流が増加するようになる。
The luminance during black display increases as the temperature increases due to the temperature characteristics of the early effect of the
必要なときにのみ電流を増加させることで不必要に有機EL素子の電流を多く流さないようにすることで、劣化の少ない表示装置が実現できる。 A display device with little deterioration can be realized by increasing the current only when necessary so that an unnecessarily large current of the organic EL element does not flow.
なお設定できる倍率は連続的ではなく、表示装置の走査信号線数に応じた離散的な値で変化設定できる。1/(走査線数)の割合で増加、減少できる。 Note that the magnification that can be set is not continuous, but can be changed and set with a discrete value corresponding to the number of scanning signal lines of the display device. It can be increased or decreased at a rate of 1 / (number of scanning lines).
黒表示時の黒浮き対策で点灯期間を1/10〜1/3の期間とすることに関しては、パネルにより限界値が決まっており、きっちりと1/10とはならないこともあり、N/(走査線数)の値が、1/10〜1/3の間に入ればよい(Nは自然数でかつ走査線数未満)。
With regard to making the
スタートパルス幅を制御する他に、ゲートドライバの出力イネーブル信号を併用すると、任意の期間、非点灯期間1495を設けることが可能である。この方法を用いた場合には、点灯期間1494と非点灯期間1495が交互に混ざるため、フリッカを抑える効果がある。 In addition to controlling the start pulse width, a non-lighting period 1495 can be provided for an arbitrary period when an output enable signal of the gate driver is used in combination. When this method is used, since the lighting period 1494 and the non-lighting period 1495 are mixed alternately, there is an effect of suppressing flicker.
出力イネーブル信号を用いた場合のゲート信号線2(61b)の波形を図149(b)に示す。図149(a)のゲート信号線波形に対し、最終出力で出力イネーブルをかけた結果である。このように1フレーム内でまんべんなく点灯させることでフリッカは出にくくなる。ソースドライバ36の基準電流は、非点灯期間1495の割合により、コントローラから電子ボリュームを制御することで変化させて黒以外の階調で所定の輝度となるように設定すればよい。
FIG. 149 (b) shows the waveform of the gate signal line 2 (61b) when the output enable signal is used. This is the result of applying output enable at the final output to the gate signal line waveform of FIG. In this way, flicker is less likely to occur by lighting evenly within one frame. The reference current of the
以上の構成により、電圧プリチャージを必ずしも用いなくても黒浮きのない表示を実現することができた。 With the above configuration, it is possible to realize a display with no black floating without necessarily using a voltage precharge.
図45は領域451では階調0表示を、領域452では階調4表示を行う表示パターンを示した図である。このとき、領域452の行が少なく、例えば1行であるとすると、領域452の輝度が極端に低下することがある。
FIG. 45 is a diagram showing a display pattern in which
これは、階調4の電流が小さく(20nA以下)のため、ソース信号線60の浮遊容量に蓄積された電荷の充放電がし難いことと、低階調側では1階調あたりのソース信号線電圧の変化量が大きいことから、階調4に変化する途中の階調(0から4の間)が表示されるために、輝度が低下するという問題が発生する。
This is because the current of
領域452が複数の行にまたがって存在する場合には1行目から徐々に輝度が増加し、3もしくは4行目から所定階調を表示するため、少し表示が欠けた状態となる。1行のみである場合には、最悪まったく領域452の線が表示されなくなり、黒表示を背景にした小さな文字や横ストライプ画像が表示されないという問題が発生する。一方で領域452の表示階調が高い場合には1行であってもきちんと表示される。
When the
図47に各階調におけるソース信号線電流と電圧の関係を示す。領域451aから452への変化の際にかかる時間を階調4表示時にはΔt4、階調255表示時にはΔt255とする。Δt4=C×ΔV4/I4、Δt255=C×ΔV255/I255となる。I255≒64×I4であるが、一方でΔV255≒3.5×ΔV4である。そのため、Δt4はΔt255に比べて18倍程度変化に時間を要する。
FIG. 47 shows the relationship between the source signal line current and voltage in each gradation. The time required for the change from the
これはソース信号線電流の増加とソース信号線電圧の増加が比例関係にないことが原因である。低階調ほど電流の変化に対し電圧の変化が大きい。図47の曲線を決めているのは、図12(a)の等価回路でも示すようにトランジスタ62のドレイン電流とゲート電圧の関係である。そのため非線形な関係となり、同じ表示階調から、明るい階調への変化において低階調への変化ほど難しくなる。
This is because the increase in the source signal line current and the increase in the source signal line voltage are not in a proportional relationship. The lower the gradation, the greater the change in voltage with respect to the change in current. The curve in FIG. 47 is determined by the relationship between the drain current and the gate voltage of the
QVGAの表示パネルで60Hzのフレーム数端数で駆動させた場合に、領域451においてソース信号線電流が40nA以下の階調で、領域452ではソース信号線電流が300nA以下の階調において、領域452の輝度が低下することを確認している。
When the QVGA display panel is driven with a frame fraction of 60 Hz, the source signal line current has a gradation of 40 nA or less in the
画素内の容量65に所定の電荷が書き込めていないこの現象を「書き込み不足」とする。
This phenomenon in which a predetermined charge is not written in the
また、図46の表示パターンにおいて、領域461が255階調表示で、領域462が階調0や階調4表示をしようとした時、領域461の下数行にわたって輝度が増加する現象が発生する。領域462の1行目が最も輝度が高く、下の行に従って、輝度が徐々に低下し、3〜5行程度で領域462の所定の輝度を表示するようになる。
In addition, in the display pattern of FIG. 46, when the
図48に示すように領域461の最終行に電流を書き込んだ後領域462に対応する階調を書き込むためにはソース信号線を流れる電流により浮遊容量の電荷を充電しなければならず、電流量が小さいため充電に時間がかかる。例えば階調4への変化の場合にはI4の電流で、階調0への変化の場合にはI0の電流で変化させなければならない。よって低階調ほど変化に時間がかかる。更に、電圧の変化量も低階調に変化させるほど変化量が大きくなる。このため0階調への変化が最も厳しく、階調が増加するにつれ、所定の値が書き込みやすくなる。
As shown in FIG. 48, in order to write the gradation corresponding to the
QVGAの画素数のパネルで1フレームを60Hzで表示させた場合において、領域462でのソース信号線電流が40nA以下の電流になる場合に、はじめの1〜5行が所定輝度よりも高い輝度となる。
When one frame is displayed at 60 Hz on a panel having the number of pixels of QVGA, when the source signal line current in the
この現象を「尾引き」とする。 This phenomenon is called “tailing”.
「書き込み不足」、「尾引き」ともソース信号線の電流が小さいことから発生している。そこで本発明では、一時的に最大階調の電流を流す期間を設け、所定電流付近まで変化させた後に、所定の電流値をソース信号線に流すような仕組みを設けることで、所定階調までソース信号線の状態を素早く変化させるようにした。 “Insufficient writing” and “tailing” both occur because the current of the source signal line is small. Therefore, in the present invention, a period for temporarily supplying the current of the maximum gradation is provided, and after changing to a vicinity of the predetermined current, a mechanism for supplying a predetermined current value to the source signal line is provided, so that the predetermined gradation is obtained. The state of the source signal line was changed quickly.
例えば図47の例で階調0から階調4への変化時について、図49に示すように、Δt4p1(491)の期間で最大電流値(ここでは255階調電流)を流し、残りのΔt4p2(492)の期間で所定階調電流(I4)を流すようにした。これにより階調0から階調4までの変化の時間Δt4p(=Δt4p1+Δt4p2)は493での電圧をVipとすると、C×(V0−Vip)/I255+C×(Vip−V4)/I4となり、I255=(255/4)×I4であること、Δt4=C×(V0−V4)/I4を利用すると、Δt4p=Δt4+((251×C)/(255×I4))×(Vip−V0)となり、V0>VipであることからΔt4p<Δt4となる。これにより0階調から4階調目への電流変化時間が短縮できる。
For example, in the example of FIG. 47, at the time of change from
尾引き対策の場合、単に電流を増加させるだけではできない。そこで、一度黒階調に相当する電圧(V0)をソースドライバから供給し、ソース信号線を階調0表示状態としてから、先ほどの図49のようにして階調4表示を行う。階調0から階調4への変化と階調255から階調4への変化では、変化前後の電位差のみが異なり、電位差は階調255から階調4への変化の方が大きい。図49の方法は階調0から階調4への単純な変化よりも短い時間で変化できることから、階調255から階調4への変化においても、一度電圧により階調0にしてから(電圧で変化させるため変化時間は1〜2μ秒と短い)階調4付近まで階調255電流を流し、その後階調4電流で所定階調表示することが最も変化がはやい。
In the case of tailing countermeasures, simply increasing the current is not possible. Therefore, once the voltage (V0) corresponding to the black gradation is supplied from the source driver to bring the source signal line into the
このように、所定の電流値に変化させる前に最大電流を流すことを電流プリチャージと規定する。 In this way, flowing a maximum current before changing to a predetermined current value is defined as a current precharge.
電流プリチャージを行う動作は、まず階調0に対応する電圧を印加し、その後、所定の階調に近づくまで最大電流値を出力し、最後に所定の電流を流す動作である。
The operation for performing the current precharge is an operation in which a voltage corresponding to
「書き込み不足」の場合であっても、一度階調0に電圧で変化させて良い。階調0とせずに最大電流とすることによる電流変化時間の短縮は少なくとも100μsあるため2μ秒程度の電圧印加期間と電流プリチャージ期間の増加(階調にもよるが2μ秒程度)あったとしても、電圧印加するようにする。
Even in the case of “insufficient writing”, the voltage may be once changed to the
これにより「書き込み不足」及び「尾引き」の両方で同一動作の電流プリチャージを行うことができるため、電流プリチャージを行うための回路が簡単になる。 As a result, the current precharge of the same operation can be performed for both “writing shortage” and “tailing”, so that the circuit for performing the current precharge is simplified.
また、階調0にする電圧印加期間がない場合には、同一表示階調であっても、1行前の階調が異なると電流プリチャージを印加する期間を変える必要がある。階調3から階調9への変化の場合と、階調6から階調9への変化の場合では、電圧変化量が違うため、変化に要する時間が異なる。そのため、仮に階調0にする期間がない場合には、1行前の階調と今の階調の値に応じて最大階調を出力する期間を変化させる必要がでてくるため、階調差の演算が必要になるなど制御が複雑となる。
Further, when there is no voltage application period for setting the
一度階調0にする電圧印加期間を設けると、電流プリチャージによる階調変化は必ず階調0からの変化となり、表示階調に応じて電流プリチャージを行う期間を設定すればよくなる。
Once the voltage application period for setting the
このようにして電流プリチャージを行うことで図47、図48の表示パターンにおいて低階調表示時であってもきっちりと表示することが可能となる。 By performing current precharge in this way, the display patterns of FIGS. 47 and 48 can be displayed exactly even during low gradation display.
電流プリチャージを全ての階調表示で行うとなると、255階調の全ての階調に最適な電流プリチャージを印加する期間を指定しなければならず、10〜20種類程度の印加パターンが必要となる。 If the current precharge is performed in all gradation display, it is necessary to specify the period for applying the current precharge optimal for all the gradations of 255 gradations, and about 10 to 20 kinds of application patterns are required. It becomes.
電流プリチャージ印加期間の制御は図65に示すソースドライバ内部にて行っている。図120に示すように例えば7つの電流プリチャージパルス1174と電圧プリチャージパルス451を用意し、図118、図119に示すパルス選択部1175及び電流出力部1171により実現する。プリチャージ判定線984は電流プリチャージパルスのいずれか1つもしくは、電流プリチャージをしない、電圧プリチャージのみ(階調0状態の電圧のみ出力する)を決めるもので、映像信号と対で送信されてくる。映像信号に対しプリチャージ判定線984を選ぶことで、例えば電流プリチャージパルス1174bが選択されたとすると、電圧プリチャージパルス451によりまずプリチャージ電圧発生部981からの階調0に対応した電圧が出力された後、電流プリチャージパルス1174bがハイレベルの期間には最大階調に対応する電流が流れ、ローレベルになると階調に応じた電流を出力するようになる。1画素分の映像信号に応じて最適な電流プリチャージパルス1174を選択する必要があるためパルス選択部1175や電流出力部1171はソースドライバの出力数必要となる。
The current precharge application period is controlled in the source driver shown in FIG. As shown in FIG. 120, for example, seven current
6種類の電流プリチャージと、電圧プリチャージを用意すると、プリチャージなしを含めて8通りの選択方法が考えられる。そのためプリチャージ判定線は少なくとも3ビット必要となり、パルス発生部1175では3ビットから7ビットに変換するデコード部が必要となる(例えば図119に示す真理値表に従って動作)。
If six types of current precharge and voltage precharge are prepared, eight selection methods including no precharge can be considered. Therefore, at least 3 bits are required for the precharge determination line, and the
全ての階調で電流プリチャージを行おうとすると、この電流プリチャージパルス1174が20〜30必要となり、パルス選択部1175の回路規模が増大する。ソースドライバの出力数だけ1175が存在するため回路規模の増大はチップ面積に大きく響く。また、映像信号に対し、プリチャージ判定線984が対になって送信されるため、ラッチ部のビット数も増大する。そのため、ソースドライバのコスト面を考えると、電流プリチャージを行う種類は6種類程度が好ましい。
If current precharge is performed at all gradations, 20-30 current
電流プリチャージを行う種類がソースドライバハード規模の制約から6種類に限定されるため、全ての階調で電流プリチャージを行うことはできず、必要とされる低階調領域でのみ電流プリチャージを行うようにする。 Since the types of current precharge are limited to six due to the limitations of the source driver hardware scale, current precharge cannot be performed in all gradations, and current precharge is performed only in the required low gradation region. To do.
電流プリチャージをするかどうかを判定するためのフローチャートを図50に示す。映像信号入力に対しまず階調0かどうか判定する。階調0であるときには電流プリチャージは不要で、電圧プリチャージのみが必要であるため電圧プリチャージ判定部に進み、電圧プリチャージを行うかどうか決める。 FIG. 50 shows a flowchart for determining whether or not to perform current precharge. First, it is determined whether the gradation is 0 with respect to the video signal input. When the gray level is 0, current precharge is unnecessary and only voltage precharge is necessary, so that the process proceeds to the voltage precharge determination unit to determine whether or not to perform voltage precharge.
階調0でない場合には次に1行前の階調と比較を行う。これは、「尾引き」と「書き込み不足」の2つの状態では、電流プリチャージを必要とする階調数が異なるためにそれぞれの課題に応じて電流プリチャージをするかどうかの判定を行うようにしている。なお、ここで1行前と現在の階調が一致した場合には、電流プリチャージを行わなくても十分に所定階調表示をすることが可能となるため、電流プリチャージしないと判断する。 If the gradation is not 0, the comparison is made with the gradation of the previous line. This is because, in the two states of “tailing” and “insufficient writing”, the number of gradations that require current precharge is different, so whether to perform current precharge according to each problem is determined. I have to. Here, if the previous gray level matches the current gray level, it is possible to display the predetermined gray level sufficiently without performing the current pre-charge, and therefore it is determined that the current pre-charge is not performed.
1行前の方が低いと判断された場合(図45の表示例)には領域451においてソース信号線電流が40nA以下の階調で、領域452ではソース信号線電流が300nA以下の階調において、領域452の輝度が低下することを確認していることから、この条件に合致する場合にのみ電流プリチャージを行うようにすればよい。合致しない場合には領域452は所定輝度で表示されるため、電流プリチャージを行わなくてもよい。
When it is determined that the previous line is lower (display example in FIG. 45), the source signal line current has a gradation of 40 nA or less in the
1行前の方が高いと判断された場合(図46の表示例)には領域462でのソース信号線電流が40nA以下の電流になる場合に、はじめの1〜5行が所定輝度よりも高い輝度となるため、現在のソース信号線電流が40nA以下となる場合にのみ電流プリチャージを行うようにする。
When it is determined that the previous line is higher (display example in FIG. 46), when the source signal line current in the
これにより図50のフローチャートとなる。 Thus, the flowchart of FIG. 50 is obtained.
1行前の階調と比較502の構成を図52に示す。1行前の階調を比較するには1行分のラインメモリが必要である。メモリ522に1水平走査期間ためも込むことで、現在のデータとメモリ522のデータを比較することで、大小比較することが可能となる。
FIG. 52 shows the configuration of the gradation before the first row and the
8ビットの映像信号入力の場合、8ビットのラインメモリと、8ビット同士の数値の大小比較する比較器が必要となる。ラインメモリと比較器の回路が大きくなる。そこで本発明では、図50から現在の階調と1行前の階調が共に40nAを超える電流値となるのであれば、電流プリチャージが不要であることを利用し、使用する有機発光素子の効率にもよるが、8ビット信号の場合階調15以上では40nAを超える。つまり階調15以上の信号が2行の間に渡って連続する場合にはプリチャージ不要である。
In the case of 8-bit video signal input, an 8-bit line memory and a comparator for comparing the values of 8-bit values are required. The circuit of the line memory and the comparator becomes large. Therefore, in the present invention, if both the current gray level and the gray level one row before the current value exceed 40 nA from FIG. 50, the fact that the current precharge is unnecessary is used. Depending on the efficiency, in the case of an 8-bit signal, it exceeds 40 nA at
そこで図51のように入力映像信号をデータ変換部521においてデータ変換し、メモリ522に書き込むようにすると、メモリ522は4ビットで済む。(メモリの面積が半分となり、制御ICに構成する場合にはメモリ522はおよそ半分の面積を占めているため、制御ICの面積が少なくとも20%削減することが期待できる)図51に従うと、比較器525も4ビット同士の比較となり、15階調以上のデータと15階調以上のデータを比較する場合には、一致するとなり、電流プリチャージしないと判定できる。いずれか一方が階調15未満の場合には、大小比較できるため、「尾引き」もしくは「書き込み不足」のいずれかの対策をするということになる。
Therefore, when the input video signal is converted in the
メモリはさらに、1行分のデータが保持できればよい。図28のように6倍速でデータを転送する場合にはクロックは6倍速で動作している。つまり1データが転送されている間にはクロックが6回入力される。図68にクロック685と映像信号の関係を示す。映像信号のDATAの次の2つの数字は列と行を表している。DATA12というのは1列目で2行目のデータを指している。データ変換部521ではラッチもしくはフリップフロップがあり、映像信号を記憶できる。変換後のデータは、5クロック目にメモリへ書き込まれる。メモリのアドレスと列数を対応させると、同一のアドレスのデータ内容は1フレームの間保持される。5クロック目にメモリ522のデータが更新されることから少なくとも3クロック目から5クロック目の間にメモリ522とデータ変換部521の出力(686)を比較すると1行前と今の階調を比較することができる。1列目のデータの1行目と2行目を比較するには、681aの期間で比較すればよい。同様にメモリ522のアドレス2番地を用いて681bの期間で比較を行えば、データ比較ができる。
The memory only needs to hold one row of data. As shown in FIG. 28, when data is transferred at 6 × speed, the clock operates at 6 × speed. That is, the clock is input six times while one data is being transferred. FIG. 68 shows the relationship between the clock 685 and the video signal. The next two numbers of DATA of the video signal represent columns and rows. DATA12 indicates the data in the second column in the first column. The
これによりメモリは、ソースドライバ出力数×4ビット分あれば可能である。 Thus, the memory can be provided as long as the number of source driver outputs × 4 bits.
この判定に従うと、例えば変化が1階調であっても低階調時での変化であれば電流プリチャージを行うことになる。変化量が少ないため電流プリチャージを行っても行わなくても表示することは可能である。電流プリチャージを行う際には、一度プリチャージ電圧発生部981による階調0表示時に対応する電圧が印加される。この電圧はトランジスタ62のゲート電圧に印加されることから、仮にトランジスタ62のゲート電圧とドレイン電流の関係にばらつきが発生すると、画素毎に最適な階調0の電圧に比べて、高かったり低かったりする。この電圧値を所定階調に対応する電圧値にまで変化させるのに電流プリチャージを用いているが、電流プリチャージの電流値及びソース信号線容量、プリチャージを行う時間にはばらつきが小さいため、電流プリチャージを行ったあとの電圧値も最適値と比較して上下があり、その結果、低階調領域では、電流が少ないことから、このばらつきは所定階調電流を流している期間では補正できず、トランジスタ62のムラに応じた表示ムラが発生するおそれがある。そこで本発明では、変化の小さい1階調差の場合には電流プリチャージを行わないということで、表示ムラの少ない表示が実現できるような構成とすることを考えた。ただし階調0から階調1への変化の際には、元々階調0の時には黒表示時の輝度を限りなく0に近づけるため電圧プリチャージにより階調0を表示することから、同じ電圧を入力し、電流プリチャージを行っても表示に影響がないと思われる。また階調0と階調1の間では電圧の変化量が大きく、電流のみでは変化しにくいこともあるため、1階調差であっても電流プリチャージを実施できるような構成とすることが好ましい。更に1階調あたりの電流値が大きい場合などでは2階調差でも電流プリチャージなしで表示が可能となることがある。この場合でも階調0では黒輝度を低くするために電圧を高めに印加したり、階調0から1、0から2の変化量が大きいことから、0から1、0から2への変化に限り電流プリチャージを行うとしてもよい。
According to this determination, for example, even if the change is one gradation, current precharge is performed if the change is at a low gradation. Since the amount of change is small, display is possible with or without current precharge. When current precharge is performed, a voltage corresponding to the time of
そこで本発明では図52の代わりに図53の回路構成とし、1階調差、2階調差など、コマンドAにより指定した条件においては電流プリチャージをしないとできるような比較判定器531を設けることとした。図54にはコマンドAの内容を記載する。コマンドAの値が0のときは電流プリチャージを全くしない(電流プリチャージ使用しない)。1の時には、1階調差の場合には電流プリチャージをしないとし、2の時には、0から1への変化を除いた1階調差の場合に電流プリチャージしない、3のときには差が2階調以下の場合には電流プリチャージしない、4の時には、0から1、0から2への変化を除いた2階調以下の差の場合に電流プリチャージをしないとして、有機発光素子の効率及び、パネルの輝度(255階調時の電流が変わるため、輝度が高くなるほど所定階調が表示しやすくなる)の変化に対応しコマンドAの値によって、最適な値を選択することで、必要最低限の電流プリチャージを行えるようにしている。この比較判定器531で電流プリチャージなしと判定される回数が多くなるほど1画面で電流プリチャージを使用して表示を行う画素数が減り、その結果、電圧を印加することによる表示ムラの影響が見えにくい表示を実現することが可能となる。
Therefore, in the present invention, the circuit configuration shown in FIG. 53 is used instead of FIG. 52, and a comparison /
1行前の状態と比較できない、1行目の表示については、図53の代わりに図55の構成とする。1行目が階調0のときと0以外の時で場合分けされ、階調0の時には電圧プリチャージをするかどうかの判定を行うため、1行目電圧プリチャージ判定部554に入力される。ここで、コマンドBにより、電圧プリチャージをするかどうかの判定をする。ここで、電圧プリチャージをしない場合というのは、電圧プリチャージを行わなくても黒が表示できる場合や、黒輝度が高くても良い(コントラストが低くてもよい)場合のアプリケーションに用いる表示装置などで、プリチャージしないことを選択できるようにするために設けている。
The display of the first line that cannot be compared with the state of the previous line is configured as shown in FIG. 55 instead of FIG. The first row is divided into cases when the gradation is 0 and other than 0. When the gradation is 0, whether or not voltage precharge is performed is input to the first row voltage
1行目が階調0以外の場合には1行目電流プリチャージ判定部551で電流プリチャージを行うかどうか判定を行う。コマンドCにて、プリチャージするかどうか決めることができ、最高輝度が高いパネルや、有機発光素子の効率が低く電流をたくさん流す場合などで、低階調でも十分所定階調表示ができる場合に電流プリチャージを行わなくて良いとすることができるようになっている。
When the first row is other than
1行目電流プリチャージ判定部551により電流プリチャージを行うと判定されると次に階調に応じて電流プリチャージを行う期間を選択する必要がある。階調に応じて電流プリチャージを行う期間を選択する回路ブロックを図57に示す。図57では映像信号と、コマンドDからコマンドIの値に応じて、電流プリチャージ1から6もしくは電流プリチャージしない、のいずれかの判定を行う回路ブロックである。ソースドライバ36側では電流プリチャージ1から6の期間を例えば図120のように設定しているとし、電流プリチャージパルス1174がハイレベルの期間に電流プリチャージされる。この電流プリチャージパルス1174の6つのパルスのいずれを選ぶかについては図119の真理値表に基づき決められる。従って、電流プリチャージ期間を階調に応じて変化させるには、プリチャージ判定線984の値を階調に応じて変化させるようにすればよい。
If it is determined by the first row current
図57においては、映像信号とコマンドにおうじて場合分けされ、571から577の各結果に対し、図63に示すように、プリチャージ判定信号55を図119と同様な考えで出力すればよい。これにより、映像信号と対に送信されるプリチャージ判定信号55の値を元に、ソースドライバ36では、どの長さで電流プリチャージを行うかを決めることができる(電圧プリチャージのみ、プリチャージを行わない、の決定も同様にしてすることが可能)。
57, the
なお各電流プリチャージパルスの長さについては、ソースドライバ側にて設定を行う。各パルス長は図65に示すように、パルス発生部1122により決められる。パルス発生部1122は図69に示すように、カウンタ693とパルス生成手段694、分周回路692により構成される。カウンタ693によりカウントされた値と電流プリチャージ期間を決める電流プリチャージ期間設定線1096を比較し、設定値に応じた期間ハイレベルとなる電流プリチャージパルス1174を出力する。ソース信号線に階調が出力される最初に電圧プリチャージをし、その後電流プリチャージし階調電流を出力することから、電流プリチャージパルス1174のハイレベルの開始期間はタイミングパルス848の出力後から開始される。そこで、カウンタ693はタイミングパルス848入力で0リセットされるようにすることで、タイミングパルス848基準でパルス生成されるようになる。電圧プリチャージ期間設定線933及び電圧プリチャージパルス451についても同様な構成で行う。電流出力部1171及び電圧印加選択部1173の構成が図118で示す回路となっていることから、図120のように電流プリチャージパルス1174と電圧プリチャージパルス451は同一タイミングでハイレベルとなってもよい。パルス生成手段694の簡略化のために、図120のような波形としている。従って、電流プリチャージパルス1174のハイレベルの長さは、電圧プリチャージ期間設定線933及び電流プリチャージ期間設定線1096の値を足したものである。なお電流プリチャージパルス1174は6つあるため、電流プリチャージ期間設定線1096も6種類分設定できるようになっている。なお分周回路692を持つことから、画素数の変化などによりソースドライバクロック871が変化したとしても、パルス幅の調整範囲をなるべくそろえられるようにしていること、必要なパルス幅がEL効率の上昇などにより急激に変化したとしても分周数を変化させることで対応できるような構成となっているため、任意の画素数、EL素子の発光効率によらず同一ソースドライバを用いることができるという利点がある。
Note that the length of each current precharge pulse is set on the source driver side. Each pulse length is determined by a
これにより、コマンドDからコマンドIの6つのコマンドにより、6つの電流プリチャージを行う階調範囲を指定し、各電流プリチャージ期間の長さをソースドライバ36の電流プリチャージ期間設定線1096で定めれば、最適な電流プリチャージが実現できる。電流プリチャージ1を行うのは階調1以上コマンドD指定階調以下、電流プリチャージ2を行うのはコマンドD指定階調より大きく、コマンドE指定階調以下、電流プリチャージ3を行うのはコマンドE指定階調より大きく、コマンドF指定階調以下、電流プリチャージ4を行うのはコマンドF指定階調より大きく、コマンドG指定階調以下、電流プリチャージ5を行うのはコマンドG指定階調より大きく、コマンドH指定階調以下、電流プリチャージ6を行うのはコマンドH指定階調より大きく、コマンドI指定階調以下、コマンドI指定階調より大きい場合には電流プリチャージなし57となる。
Accordingly, six current precharge periods are designated by six commands from command D to command I, and the length of each current precharge period is determined by the current precharge
1行目以外の場合では、図53に示すように電流プリチャージを行うとしても、比較判定器531の結果により、「書き込み不足」対策と、「尾引き」対策の2つが必要となる。これは図50の504から506のフローに相当する。
In cases other than the first row, even if current precharge is performed as shown in FIG. 53, two countermeasures of “insufficient writing” and “tailing” are required depending on the result of the comparison /
書き込み不足対策のときには、1行前が40nAより大きな階調であると、電流プリチャージが不要であるので、まず図56に示すように、1行前データ階調検出手段を設ける。コマンドJによる設定階調以上の場合には電流プリチャージしないようにする。ここで、40nAの電流に相当する階調はアプリケーションにより異なったり、表示色、有機材料の発光効率に影響されるため、念のためコマンド入力としている。これらの条件が決まっている場合には、コマンド入力なくても、指定階調以上、未満で判定できるようにしても良い。指定階調未満である場合には次に、506の判定に相当する電流プリチャージ判定機能が必要である。この機能は先の図57を共通利用すればよい。コマンドIの階調が、ソース信号線電流が300nAを超える電流になる階調としておけば、図50を満たす。 In the case of countermeasures against insufficient writing, current precharge is not required if the previous row has a gray level larger than 40 nA. First, as shown in FIG. When the gradation is higher than the set gradation by the command J, the current is not precharged. Here, the gradation corresponding to the current of 40 nA varies depending on the application, and is influenced by the display color and the light emission efficiency of the organic material. If these conditions are determined, the determination may be made with a specified gradation or more but less than a command input. If it is less than the specified gradation, then a current precharge determination function corresponding to the determination of 506 is required. This function may be used in common with the previous FIG. If the gradation of the command I is such that the source signal line current exceeds 300 nA, FIG. 50 is satisfied.
次に「尾引き」対策の場合であるが、504の判定をすればよいため、図58に示すように、図57と同様に電流プリチャージ期間選択手段578により判定を行う。これにより「尾引き」はなくなるが、画素内部回路のトランジスタ62特性のばらつきにより、電圧プリチャージ印加時に必要以上に黒表示になる電圧が画素によっては印加されることになる。その際に、電流プリチャージにはばらつきがないことから、この必要以上に黒表示にされた場合には所定輝度よりも低下することがある可能性がある。(必ず所定階調に対応した電流を出力する期間があることから、必ず低下するわけではなく、最悪の場合その可能性があるということを意味する)「書き込み不足」の場合では、黒くなったとしてもなだらかな変化としてとらえられるため目立ちにくいが、「尾引き」の場合、図46で461が階調48、462が階調40とした場合に、462の一番上の行のみ、階調30が表示されるということが発生する可能性がある。階調48と40の間であれば、階調48によるハレーションに隠れて目立ちにくくなるが、この2つの階調に比べて低い階調がでると、境目に暗い横線が発生してしまう。
Next, in the case of countermeasures for “tailing”, since it is sufficient to determine 504, as shown in FIG. 58, determination is performed by the current precharge period selection means 578 as in FIG. This eliminates “tailing”, but due to variations in the
暗い横線が発生すると画質に影響すること、ハレーションのため「尾引き」は「書き込み不足」よりも目立ちにくいことを考慮すると、「尾引き」対策の場合には「書き込み不足」対策に比べ、電流プリチャージによりきちっと表示階調を出す必要性が低いと考える。 Considering that dark horizontal lines affect image quality, and that “tailing” is less noticeable than “insufficient writing” due to halation, the “tailing” countermeasure is more current than the “insufficient writing” countermeasure. It is considered that there is a low need for producing a display gradation exactly by precharging.
3.5型サイズQVGAのパネルで、実験したところ、「書き込み不足」が発生するのは、1行前が階調0から階調7の範囲で、現在の階調が階調1から階調74の場合に発生する。一方で、「尾引き」が発生するのは1行前の階調によらず今の階調が階調0から階調9のときに発生している。「書き込み不足」に比べて「尾引き」の場合では電流プリチャージをしなければならない階調数は少ないことがわかる。
In an experiment with a 3.5-inch size QVGA panel, “insufficient writing” occurs when the previous line is in the range from
そこで本発明では、電流プリチャージ期間選択手段578の出力をさらに電流プリチャージ挿入判定手段581に入力し、コマンドKにより電流プリチャージを行う範囲をさらに限定するようにしている。コマンドKは図59のようにプリチャージ挿入判定手段581の出力を変化させる役割を持っており、例えばコマンドKの値を6とすると、図59の動作により結果的に階調によって電流プリチャージなし、もしくは電流プリチャージ1を実行する、のいずれかとなる。電流プリチャージ1を実行する範囲はコマンドDにより決められているから、結果的には電流プリチャージをするのはコマンドDの設定階調以下となる。このようにして、電流プリチャージをする階調を限定している。尾引き除去手段580をこのように2段階で構成しているのは、コマンド数を削減するためである。尾引き用と書き込み不足用の2種類のコマンドを持つと、コマンド数が12個必要になるが、本発明の形式であれば、7つのコマンドで済むためコマンドレジスタが少なくて済むという利点がある。電流プリチャージの判定は共通として、尾引きの際に不要となる部分においてのみコマンドKにより削除するという考えである。
Therefore, in the present invention, the output of the current precharge
さて、現在の階調が0の場合には電流が0であるため電流プリチャージは不要で、0階調相当の電圧を印加する電圧プリチャージをするかどうかの判定となる。この判定を図50では電圧プリチャージ判定部503としており、図60の構成となる。ここで1行前データ検出部601を設けているのは、2行以上連続して階調0が表示された場合には1行前からソース信号線の状態を変化させる必要がないことから、階調0であっても電圧プリチャージしなくても良い。電流によってのみ制御することで、トランジスタ62のばらつきによる輝度ばらつきの影響を減らすことができる。そのため1行前データ検出部601では、1行前データが階調0かどうかの判定のみを行っている。(この場合1行前データはデータ変換後1行前映像信号523である。変換は図51に従い行っていることから階調0かどうかの判定であれば変換後データで行っても支障ない)1行前のデータは図52でのメモリ522から共通で出力をもらい、判定すればよい。
When the current gradation is 0, the current is 0, so no current precharge is necessary, and it is determined whether or not to perform voltage precharge to apply a voltage corresponding to 0 gradation. This determination is made as the voltage
階調0であっても十分に黒輝度が低くなる場合、もしくは黒輝度が高くても問題がない場合においては電圧プリチャージしないということも可能であるため、電圧プリチャージしないという判定ができるような構成としている。これをコマンドLにより制御し、コマンドLの値により図61に示すような電圧プリチャージするかどうかの判定を行うようにしている。必ず電圧プリチャージするというのは、黒の輝度を極端に下げる場合に用いる。リーク電流による黒浮きを防止することが可能である。
If the black luminance is sufficiently low even at the
以上のプリチャージ判定をまとめると図62のようになる。まず映像信号が階調0かどうか判定し(621)、0と0以外で処理が異なる。0のときは電圧プリチャージをするかどうかである。1行前のデータに応じて電圧プリチャージするかどうか判定する(601)。ただし1行目では比較データがないため1行目の階調に応じてプリチャージを判定する(554)。 The above precharge determination is summarized as shown in FIG. First, it is determined whether the video signal has gradation 0 (621), and the processing differs between 0 and other than 0. When it is 0, it is whether to precharge the voltage. It is determined whether or not to precharge the voltage according to the data of the previous row (601). However, since there is no comparison data in the first row, precharge is determined according to the gradation in the first row (554).
階調0以外では、電流プリチャージをするかどうか判定し、さらに電流プリチャージをする場合には6種類のプリチャージ期間のどれを選択するかを判定する。「尾引き」、「書き込み不足」対策のため1行前の階調に比べて今の階調が大きいか小さいかで処理が異なる。比較できない1行目と2行目以降で異なり、1行目では551、552のブロックにより判定を行う。2行目以降では、「尾引き」対策の場合には尾引き除去手段580で判定し、「書き込み不足」対策では561及び578により判定を行う。なお、同一階調の場合や、1階調差などでプリチャージをしない方が良い場合などは、531で電流プリチャージなしの判定となる。
For gradations other than 0, it is determined whether or not to perform current precharge, and when current precharge is performed, it is determined which of six types of precharge periods is selected. The processing differs depending on whether the current gray level is larger or smaller than the previous gray level for measures against “tailing” and “writing shortage”. Different from the first and second lines that cannot be compared, the first line is determined by
3.5型QVGAパネルにおいては、コマンドAを2、コマンドBは556を出力するように、コマンドCは552を出力するように、コマンドDは階調1、コマンドEは階調2、コマンドFは階調4、コマンドGは階調10、コマンドHは階調30、コマンドIは階調80を指定する。コマンドJは階調11、コマンドKは4をコマンドLは1を指定することで、所定階調が表示されにくい低階調の表示を実現した。
In the 3.5-inch QVGA panel,
図62の結果として図67に示すように、映像信号に対応してプリチャージ判定信号55が追加される。(図62の判定はプリチャージ判定信号生成部671で行われる)。
As a result of FIG. 62, as shown in FIG. 67, a
パラレルシリアル変換部672は必ずしも必要となるわけではないが、変換せずに制御ICからソースドライバに信号を転送する際には、映像信号8ビット、プリチャージ判定信号55が3ビットの11ビット、これが3色分あるので33ビットの転送線が必要となる。接続信号線が多くなることから配線の引き回しが大変なことや、入出力ピンの増加によるパッケージサイズの増大という問題があることから、この配線はシリアル転送にすることが好ましい。なお制御ICとソースドライバが同一パッケージのICで構成される場合にはIC内部配線の問題であるため、シリアルに変換する必要はない。
The parallel-
シリアル転送にしたときの、パラレルシリアル出力部856の出力波形の例を図1及び図28に示す。同一信号線にプリチャージ判定信号55と映像信号、ソースドライバのコマンドを順に転送している。基本的にはこの信号が制御ICとソースドライバICの間の配線に転送される。
Examples of output waveforms of the parallel
図64に本発明の形態におけるパネル構成を示す。制御IC28は本体機器側から同期信号643及び映像信号644をもらい、ソースドライバ36入力信号形式に変換して、映像信号及びコマンド信号を映像信号線856として出力する。その他ソースドライバ36内部のシフトレジスタ動作のためのクロック858、シフト方向制御890、スタートパルス848、アナログ電流出力するタイミングを決めるタイミングパルス849、シリアル転送して信号線数を減らしたゲート線651が、ソースドライバ36に入力される。
FIG. 64 shows a panel configuration in the embodiment of the present invention. The
ゲート線651は、図66に示すタイムチャートにて転送される。ゲートドライバ35は2回路あるため、(スイッチ66a、66b制御用と66c制御用)それぞれにスタートパルス、出力イネーブル信号、クロック、シフト方向制御の8本の信号が必要である。そのため6倍速転送では、1出力分で6信号しか送れないため、2信号分は緑データ856b、856cの空き部分に1つずつ入れている。8信号分が入力されたら一斉にゲートドライバ制御線652に出力するようにする。これによりゲートドライバの信号線は少なくとも1出力分の時間刻みで変化させることができる。なお1つのソースドライバに対し2つのゲートドライバを制御する可能性があることから、ソースドライバ36は左右にそれぞれ1回路分ずつのゲートドライバ制御線652出力している。図64のように2つのソースドライバを用いてゲートドライバ35を制御する場合にはソースドライバ36同士が隣接する出力ではゲートドライバ制御線652出力は不要である。そこで、左右のゲートドライバ制御線652の出力をしないようにできるゲート出力イネーブル信号L及びR(653)を設けている。これにより不要な出力をなくし、外部へのノイズ放出を抑えている。
The
更に電源のオンオフを制御する電源制御線641を出力している。待ち受け時や、非表示時には電源回路646を停止させて待機電力を減らす機能となっている。電源回路がパネル電源回路646a、ドライバ電源回路646bに分かれているのは、オンオフのタイミングが異なるためである。これは、電源が立ち上がり時に、ゲートドライバ35の出力が不定であるため、画素回路67のトランジスタ66が意図せず導通状態となることがある。例えばスイッチ66cが導通状態となったときに、蓄積容量65の電荷が255階調表示状態であると、この画素は点灯状態となる。電源投入2フレーム後には所定の階調電流が画素67に書き込まれ、ゲートドライバ35の出力はゲートドライバのスタートパルスに従ってレベル変化するため、所定の電流がEL素子63に流れ、所定階調となる。電源投入2フレームの間に所定階調と異なる階調表示が発生する可能性があるため、電源投入時にパネルが一瞬光るという問題がある。そこで、この問題を解決するため、EL電源線64の電源を1フレーム後に入れることで、所定階調と異なる階調が画素の蓄積容量65に記憶されている場合と、トランジスタ66の制御がきちんとできない場合でも、EL電源線64から電流が供給されないため、EL素子63は発光しない。これによりパネルが一瞬光るという問題を回避する。そのため電源制御線641は2本必要となる。
Further, a power control line 641 for controlling on / off of the power is output. The power supply circuit 646 is stopped during standby or non-display to reduce standby power. The reason why the power supply circuit is divided into the panel
このような構成においては、制御IC28とソースドライバ36間の信号線数を減らすために図1もしくは図28のようにシリアル転送してデータを送信することが最適である。
図151の点線1511は、電流出力型のソースドライバを用いたときのソースドライバ入力階調に対する表示輝度の関係を示している。階調に対して輝度が比例関係となっている。
In such a configuration, in order to reduce the number of signal lines between the
A dotted
一方で人間の目の特性から階調と輝度の関係は1512の曲線で示した関係となるようにガンマ補正をかけて出力する必要がある。
On the other hand, it is necessary to perform output with gamma correction so that the relationship between gradation and luminance is the relationship indicated by the
ソースドライバの階調と輝度特性の関係を変化させることは困難であるため、図151の1512に示す曲線を実現するには、あらかじめタイミングコントローラなどにおいて映像信号階調とソースドライバ階調の関係を変化させ、例えば図152の1521の関係から1522のような関係にするようにする。
Since it is difficult to change the relationship between the gradation of the source driver and the luminance characteristic, in order to realize the curve indicated by 1512 in FIG. 151, the relationship between the video signal gradation and the source driver gradation is previously determined by a timing controller or the like. For example, the
このように映像信号階調に対しソースドライバの出力階調を対応させることでガンマ補正を行いなめらかな階調表示を実現することができる。この場合例えば映像信号の階調が2の場合にはソースドライバ階調は0.5を出力するとなる。しかしソースドライバでは0.5階調を出力することはできないので、フレーム間引きやディザ、誤差拡散法などを用いて擬似的に0.5階調相当の出力を行うようにしている。例えば2回に1回を階調1表示、残りの1回を階調0表示とすれば平均して0.5階調相当の出力を行うことが可能となる。同様に映像信号階調1ならば4回表示機会があれば3回を階調0、1回を階調1表示すればよい。映像信号階調が5から7の場合には階調1と階調2の表示回数の割合を変化させることで実現する。フリッカを防止する観点から、表示できない階調が指定されたときは、表示できない階調に近い2つの階調を使って表示することが好ましい。
In this way, by making the output gradation of the source driver correspond to the video signal gradation, it is possible to perform gamma correction and realize a smooth gradation display. In this case, for example, when the gradation of the video signal is 2, the source driver gradation is 0.5. However, since the source driver cannot output 0.5 gradation, an output corresponding to 0.5 gradation is made pseudo using frame thinning, dithering, error diffusion method, or the like. For example, if the
例えば映像信号階調1が全画面に表示されたときのあるフレームにおけるソースドライバ階調出力パターンの一例を図155に示す(なおこの図では、説明を簡単にするため単色表示のパネルを示している。カラーパネルの場合には、色ごとに図155のパターンを表示することで実現が可能である。)。
For example, FIG. 155 shows an example of a source driver gradation output pattern in a certain frame when
ある表示面積を見た場合に4分の1の画素が階調1表示で、4分の3の画素が階調0表示となり、さらにフレーム間で同一の画素を見た場合に4分の1の期間で階調1、4分の3の期間で階調0となるようにすることでフリッカの少ない表示ができる。カラーパネルの場合には階調1が表示される画素が色ごとに異なるようにすることで白表示におけるフリッカを低減させることができる。
When a certain display area is viewed, one-fourth of the pixels are displayed with
図152の1522であらわされる直線を実現するための回路ブロックを図153に示す。入力映像信号1531に対し、ガンマ補正回路1536で映像信号1531を変換する。その際に人間の視覚特性に合わせるために低階調部の輝度を抑えるように階調変換を行う。低階調では映像信号の階調よりも細かい刻み幅で階調増加させる必要があり、そのために映像信号1531よりもガンマ補正後映像信号1539のほうがビット数増加する。
FIG. 153 shows a circuit block for realizing the straight line represented by 1522 in FIG. The
ガンマ補正後映像信号1539のビット数とソースドライバ36の映像データビット数が同じであればこのまま信号を入力すればよいが、ソースドライバ36のビット数を増やすにはラッチ部22のラッチされるビット数が多くなり、電流出力段54の階調表示用電流源103、スイッチ108が少なくともビット数の分だけ各出力で増加するため、ソースドライバ36の回路規模が大きくなりコストも高くなる。
If the number of bits of the
そのため一般的にはソースドライバ36の映像データビット数よりもガンマ補正後映像信号1539のほうがビット数が多くなる。ビット数の差が多くなると、図152でも説明したようにフレーム間引きなどを用いて表示しなければならない階調数が増加する。有機発光素子などでは応答速度が速いためフレーム間引きを行う際に使用する2つの階調の階調差によるフリッカが見えやすくなる傾向がある。フレーム周波数が60Hzでフリッカ無しで表示を行うにはフレーム間引きによる方法では4フレーム内に完結する必要があることが実表示からわかった。
Therefore, generally, the bit number of the
ガンマ補正後映像信号1539がMビット(Mは自然数かつNより大きい)、ソースドライバ36の映像データビット数がNビット(Nは自然数)であるとするとMビットをNビットにデータ変換するためのデータ変換部1537が必要となる。
If the
そこで図153では、ガンマ補正後映像信号1539をデータ変換部1537により変換後映像信号1532(Nビット)に変換する。
Therefore, in FIG. 153, the gamma-corrected
変換する方法としては、図156に示すように入力Mビットのうち上位Nビットと下位(M−N)ビットに分けて処理を行う。ここで上位Nビットをそのままソースドライバの階調に対応させて供給するようにし、かつ1階調あたりの必要な電流値を2(M−N)倍して出力すれば、2(M−N)階調ごとの表示はきちんと実現できる。しかしその間の階調表現ができなくなり、実質は2(M−N)階調ごとにデータが切り捨てられたように表現される。これを補正するために、データが切り捨てられるガンマ補正後映像信号1539の下位(M−N)ビットデータを記憶部1564、加算器A1563を用いて、保持、加算し、切捨て量(下位(M−N)ビットデータの加算合計の値)が2(M−N)以上となったときに、切り捨てによる階調の不足を補うためにガンマ補正後映像信号上位Nビットデータ1561に1を加算するようにする。そのために加算器B1568を設けている。これにより下位(M−N)ビットがソースドライバ36に入力されないことによる表示階調の低下を補正することが可能となる。
As a method of conversion, as shown in FIG. 156, processing is performed by dividing the input M bits into upper N bits and lower (MN) bits. Here, if the upper N bits are supplied as they are corresponding to the gray level of the source driver and the necessary current value per gray level is multiplied by 2 (M−N) and output, 2 (M−N ) Display by gradation can be realized properly. However, it is impossible to express the gradation during that time, and the actual expression is expressed as if the data was truncated every 2 (MN) gradations. In order to correct this, the lower (MN) bit data of the gamma-corrected
同一画素に注目した場合4フレーム内に補正を完了しなければ、フリッカが発生することから、下位(M−N)ビットは(M−N)≦2であることが好ましい。応答速度が遅い表示材料を用いた場合には必ずしも2以下である必要はなく、表示パネルに応じて(M−N)の上限値を決めればよい。(M−N)が小さいほど、ソースドライバのビット数が増大しコストが上がるが、フレーム間引きやディザ処理を行わない分画質が向上する。画質とコストのトレードオフにあるため、必要に応じて(M−N)を決めればよい。 When attention is paid to the same pixel, if the correction is not completed within 4 frames, flicker occurs. Therefore, it is preferable that the lower (MN) bits are (MN) ≦ 2. When a display material with a slow response speed is used, it is not necessarily 2 or less, and the upper limit value of (MN) may be determined according to the display panel. As (MN) is smaller, the number of bits of the source driver is increased and the cost is increased, but the image quality is improved by not performing frame thinning or dither processing. Since there is a trade-off between image quality and cost, (MN) may be determined as necessary.
以下の説明では有機発光素子を用いた表示パネルに適用した場合について説明を行うため、M−Nの値を2として説明する。 In the following description, the case where the present invention is applied to a display panel using an organic light emitting element will be described.
図152の1522に示すような映像信号階調(ガンマ処理後、Mビット)とソースドライバ階調(Nビット)の関係において、ソースドライバのビット数が8ビットであるとすると、ガンマ処理後のビット数は10ビット1024階調表現が可能である。 If the number of bits of the source driver is 8 bits in the relationship between the video signal gradation (M bit after gamma processing) and the source driver gradation (N bit) as indicated by 1522 in FIG. The number of bits can represent 10 bits and 1024 gradations.
ソースドライバの階調を基準とすると、ガンマ処理後映像信号のデータは最小0.25階調刻みで256階調表示と表現することになる。 With reference to the gray level of the source driver, the data of the video signal after the gamma processing is expressed as 256 gray scale display at a minimum of 0.25 gray scale.
図155は階調0.25を全画面に表示する場合の例である。ガンマ補正後映像信号の上位8ビットは常に0で、下位2ビットは常に1である。表示のはじめは記憶部1564の値は表示行ごとに乱数を発生する乱数発生部1569の値により決められる。これは、あらかじめ記憶部1564の値を表示行ごとに変化させることで、同一階調表示の際に、ソースドライバの表示階調が1増加するタイミングを行ごとにずらしフリッカを見えにくくするためである。乱数発生部1569で発生される値はこの場合1562が2ビット分のデータであることから、0から3のいずれかとなる。
FIG. 155 shows an example in which gradation 0.25 is displayed on the entire screen. The upper 8 bits of the video signal after gamma correction are always 0, and the lower 2 bits are always 1. At the beginning of display, the value of the
図155の第1の行1551aでは乱数発生部1569の出力が0であるため、記憶部1564は初期状態で0である。1553の画素に相当するデータが1539から入力されると、1561の信号線は0を1562の信号線は1を出力する。加算器A1563の出力1533と1565は、各2ビット入力である1562と1566の加算結果により、下位2ビットの結果が1565に、桁上がりしたキャリー出力となる1533を出力することから、1533は0を、1565には1を出力することになる。記憶部1564には1が記憶される。
In the first row 1551a of FIG. 155, since the output of the random
そのため加算器Bでは1561のデータがそのまま出力され、変換後映像信号1532は0が出力される。
Therefore, the
次に、画素1554に対応したデータ(階調0.25)が入力される。上位8ビットデータ1561は0、1562は1となる。加算器A1563の出力は、記憶部1564のデータが1であることから、1533では0、1565では2を出力する。この結果、加算器B1568の出力は1561と同じ0が出力される。
Next, data (gradation 0.25) corresponding to the
次に、1555の画素に対応したデータ(階調0.25)が入力されると、1561は0、1562は1になる。加算器A1563の出力は1562、1566から1565が3、1533が0となり、その結果加算器B1568の出力は0となる。
Next, when data corresponding to 1555 pixels (gradation 0.25) is input, 1561 becomes 0 and 1562 becomes 1. The output from the
次に、1556の画素に対応したデータ(階調0.25)が入力されると、1561は0、1562は1になる。記憶部1564のデータが3であることから、加算器A1563の出力は1565は0となり、1533は1となる。そのため加算器B1568の出力は1となり画素1566に1が出力される。
Next, when data corresponding to 1556 pixels (gradation 0.25) is input, 1561 becomes 0 and 1562 becomes 1. Since the data in the
1行すべてが階調0.25の場合はこの4状態が繰り返し実行される。 When all the rows have a gradation of 0.25, these four states are repeatedly executed.
次の行のはじめには、最終列での記憶部1564のデータを持ち越さず、乱数発生部1569で発生された値が記憶部1564に入力され、データの入出力が行われる。なお、乱数発生部1569は必ずしも乱数を発生させなくても、2(M−N)行の開始時点の記憶部1564の値を見たときに2(M−N)通りのデータが出力されていればよい。
At the beginning of the next row, the data generated in the random
このようにすることで、図152に示すような1522の線で示されたソースドライバ階調と映像信号階調の関係を実現することができる。
In this way, the relationship between the source driver gradation and the video signal gradation indicated by the
このように階調特性を改善した図153の回路を本発明に導入し、プリチャージ判定信号発生部に変換後映像信号1532を入力すると、ある特定の階調同士の組み合わせによっては、階調の変化行付近でフリッカが発生するという問題が起こった。
When the circuit of FIG. 153 with improved gradation characteristics is introduced into the present invention and the converted
例えば図157に示すようなソースドライバの階調として1行目が0.25階調、2行目以降が3階調表示であるような場合、各画素はあるフレームにおいて図156の回路ブロックから図157に示すようにドライバの出力階調パターンが決まる。 For example, as shown in FIG. 157, when the gray level of the source driver as shown in FIG. 157 is 0.25 gradation in the first row and three gradation display in the second and subsequent rows, each pixel is displayed from the circuit block in FIG. As shown in FIG. 157, the output gradation pattern of the driver is determined.
このパターンにおいて、1行前と当該行の階調差が2階調差以下ではプリチャージなしで3階調以上でプリチャージありという設定にしたとすると、第2の行においては第1の行の階調が列によって異なることから、第1から第3の列では3階調差あるため電流プリチャージを行うが、第4の列では階調差が2となるため電流プリチャージを行わないこととなる。プリチャージを行うかどうかの判定結果を画素ごとに記載したものを図158に示す。 In this pattern, if the gradation difference between the previous row and the row is 2 gradation differences or less, the pre-charge is set to 3 gradations or more without precharge, and the first row is set to the second row. Since the gray level of each column differs from column to column, current precharge is performed because there is a difference of three gray levels in the first to third columns, but current precharge is not performed because the gray level difference is 2 in the fourth column. It will be. FIG. 158 shows the result of determination on whether to perform precharge for each pixel.
その結果、電流プリチャージを行わない列においては、電流値が所定階調まで変化しにくくなり、1行前のデータ内容により書き込み不足が発生し、階調3表示でであっても輝度が低くなる。図159の1591で示すような画素の範囲では、輝度が低下する。第1の行の出力が1である列で輝度が低くなることから4列に1列輝度が低い列が現れる。低階調ほど所定階調までの変化時間が大きくなり、所定階調との電流差が大きくなるため所定輝度に対する輝度差が大きくなり暗い部分が目立つようになる。暗い部分と所定輝度の部分がフレームごとに変化し順に移動することで、暗い縦線が左右に動いて見える形でのフリッカが発生する。
As a result, in a column where current precharge is not performed, the current value is less likely to change to a predetermined gradation, writing shortage occurs due to the data content of the previous row, and the luminance is low even in
フリッカの発生は第1の行と第2の行がいずれも常に同じ階調を表示していても、図156のデータ変換部1537の存在により、少なくとも4画素に1回違う階調が表示される場合において発生する。特に1533の信号が1となり、加算器B1568で信号が1加算されたときにフリッカの原因となる書き込み不足が発生する。
Flicker is generated even if both the first and second rows always display the same gray scale, and a different gray scale is displayed at least once every four pixels due to the presence of the
フリッカが発生するパターンとしてほかに図164の表示パターンのように、1行前の表示は常に同一であるが、当該行(ここでは2行目)の表示が階調2.75を表示するために列によって階調2を表示するか3を表示するか異なる。この場合でも、階調2を表示した列では電流プリチャージを行わないことから書き込み不足により、階調2よりも低い輝度で表示が行われ、階調3を表示した列では電流プリチャージを行うため所定の階調3を表示する。階調2と階調3の表示領域の輝度差が大きくなることでフリッカが見えやすくなる。
As a pattern in which flicker occurs, the display of the previous line is always the same as the display pattern of FIG. 164, but the display of the line (here, the second line) displays the gradation 2.75. Depending on the column,
ソースドライバから映像信号として出力される信号については、変更するとフリッカの発生や、表示階調のずれにより表示品位が低下する。 If the signal output from the source driver is changed as a video signal, the display quality deteriorates due to the occurrence of flicker or the shift in display gradation.
そこで本発明では、プリチャージ判定信号発生部1538で階調判定を行う信号を別に設けるもしくは判定用の信号を新たに付与することでフリッカをなくすようにした。
Therefore, in the present invention, flicker is eliminated by separately providing a signal for performing gradation determination by the precharge determination
これを実現する方法として3つの例を示す。 Three examples are shown as methods for realizing this.
第1の方法を実現するための回路ブロックを図162に示す。入力された映像信号線に対し、ガンマ補正をかけた後の映像信号1532とプリチャージをするかどうかとプリチャージの種類を判定するためのプリチャージフラグ380を出力する。従来の方法と異なるのは、プリチャージ判定信号発生部1621に入力される信号がデータ変換部1537の出力ではなく、ガンマ補正後映像信号上位Nビットデータ1561を用いている点である。データ変換部1537の動作は図156と同一である。
FIG. 162 shows a circuit block for realizing the first method. For the input video signal line, a
これにより、判定に用いるデータは加算器B1568を通らないため、入力信号の下位2ビット分のデータを切り捨てたデータで判別を行うことになる。例えば表示上では図164の表示を行ったとしても、プリチャージを判定するための信号は図165に示すようなパターンとなり、常に階調差が2となりプリチャージ無しでの表示となり、フリッカは発生しない。一方で図157の表示パターンの場合でも図163に示すようなプリチャージ判定用信号が入力されるため、常に電流プリチャージを行うとなり同様にフリッカが発生しない。
As a result, since the data used for the determination does not pass through the
ある1行と次の1行がそれぞれ同一階調表示の際には列によらず、プリチャージするかどうかの判定が一定であるため、プリチャージの有無の差によるフリッカを防止することができた。 When one row and the next row are displayed at the same gradation, the determination as to whether or not to precharge is constant regardless of the column, so flicker due to the difference in the presence or absence of precharging can be prevented. It was.
第2の方法を図168に示す。 The second method is shown in FIG.
この方法ではガンマ補正後映像信号上位Nビットデータ1561から加算器B1568により生成された変換後映像信号1532を用いる。このままプリチャージ判定信号発生部1621に入力すると、フリッカが発生するので加算器B1568により加算された分を減算器1681にて減算したデータをプリチャージ判定信号発生部1621に入力した。
In this method, the converted
これによりプリチャージ判定信号発生部1621へはガンマ補正後映像信号上位Nビットデータ1561と同一信号が入力されることとなり、第1の方法と同様に、プリチャージの有無の差によるフリッカを防止することができた。
As a result, the same signal as the video signal upper N-
データ変換部1537の回路内部における信号遅れが大きく、プリチャージフラグ380と変換後映像信号1532の同期をとるために図162においてプリチャージ判定信号発生部などにタイミング調整用保持回路が必要な場合において、減算器1681に比べて保持回路の回路規模が大きくなる場合には第2の方法が有効である。
When a signal delay in the circuit of the
第3の方法の回路ブロックを図161に、図161に使用するプリチャージ判定信号発生部1538のブロックを図154に示す。
FIG. 161 shows a circuit block of the third method, and FIG. 154 shows a block of the precharge
本発明の方法では、データ変換部1537からキャリー信号1533を出力し、変換後映像信号1532とキャリー信号1533の両方を用いてプリチャージフラグ380の出力を判定している点が第1、2の方法と異なる。
In the method of the present invention, the first and second points are that the
図159で、階調3がきちんとかけていない画素1591と、きちんとかける画素1592があるのは、1行前のデータが階調0の場合と1の場合があるためで、これは、階調0.25表示をするにあたり、キャリー信号1533がないときには階調0となりキャリー信号1533があるときには階調1となる。図160(a)に各画素の表示階調と、カッコ内にキャリー信号1533の値を示した表示パターンの例を示す。
In FIG. 159, there are a
ここで、階調3表示であってもプリチャージを行わなかった画素は、必ず1行前の画素に対応するキャリー信号1533が1のときであることがわかる。3階調差以上のときに電流プリチャージを行うという設定においてそこで、キャリー信号1533が1になったことによって、1行前との階調差が2になった場合にはプリチャージを行うと判定すれば、すべての階調3表示の画素に電流プリチャージが行われるため、所定階調が書き込めないことによるフリッカを防ぐことが可能となる。
Here, it can be seen that a pixel that has not been precharged even in
一般的にはN階調差以上のときにプリチャージを行うという設定の場合には図166に示すようにN−1階調差のとき、キャリー信号1533も参照し、1行前のキャリー信号1533が1で、当該行のキャリー信号が0のときにはN階調以上の指定に関わらず電流プリチャージを行うとする。他の3つのケースでは、キャリー信号がなかったとしても、1行前との階調差がN階調差未満であるため、プリチャージを行わないでよい。
In general, when the precharge is performed when the difference is greater than or equal to N gradations, the
さらにN階調差の場合でも図167に示すようにキャリー信号1533の値により、プリチャージを行うかどうかの判定が異なる。例えば階調0表示の次の行が階調2.25表示の場合には、4分の3の列では2階調差となり4分の1の列ではキャリー信号1533により3階調差となる。このときに3階調差となった画素のみに電流プリチャージを行うと階調2と階調3の輝度差が大きくなることによりフリッカが発生する。そこで、図167に示すように、現在の画素でキャリー信号1533が1で1行前がキャリー信号0のときには、N階調差であってもプリチャージしないようにする。これによりプリチャージのあるなしによるフリッカを防止できる。
Further, even in the case of an N gradation difference, as shown in FIG. 167, whether to perform precharge differs depending on the value of the
N+1階調差以上ある場合には、キャリー信号の有無によらずN階調差以上階調差があるため、キャリー信号によらずこれまでと同様のプリチャージ判定を行うようにする。 When there are N + 1 gradation differences or more, there is a gradation difference of N gradation differences or more regardless of the presence or absence of the carry signal, so that the same precharge determination as before is performed regardless of the carry signal.
このような判定を行うために、図161に示すようにプリチャージ判定信号発生部1538に対し、変換後映像信号1532の他にキャリー信号1533を入力し、映像信号とキャリー信号を元にプリチャージを行うかどうかの判定を行う。
In order to make such a determination, a
この場合、キャリー信号1533も1行前のデータと比較する必要があることから、比較判定器1541には、映像信号に加えてキャリー信号1ビット分のラインメモリが新たに必要となる点がこれまでの発明の実施の形態と異なる。
In this case, since it is necessary to compare the
キャリー信号1533用のラインメモリを設けることで図166や図167の判定が可能となり、本発明を実施することが可能である。
By providing a line memory for the
以上のような発明を用いることで図160(a)のような階調表示パターンにおいても、プリチャージありなしの判定は図160(b)のようになり、本発明の課題である同一階調表示でも列によってプリチャージのありなしが異なることによるフリッカを防止することができた。 By using the invention as described above, even in the gradation display pattern as shown in FIG. 160 (a), the determination of presence / absence of precharge is as shown in FIG. 160 (b). Even in the display, flicker due to the presence or absence of precharge depending on the column could be prevented.
なお本発明では表示素子として、有機発光素子で説明を行ったが、発光ダイオード、SED(表面電界ディスプレイ)、FEDなど電流と輝度が比例関係となる表示素子ならどのような素子を用いても実施可能である。 In the present invention, the organic light-emitting element has been described as the display element. However, any display element such as a light-emitting diode, SED (surface electric field display), or FED that has a proportional relationship between current and luminance can be used. Is possible.
また、図21から図23に示すように、本発明を用いた表示素子を用いた表示装置をテレビや、ビデオカメラ、携帯電話に適用することによって、より階調表示性能が高い製品を実現することができる。 Further, as shown in FIGS. 21 to 23, a display device using the display element according to the present invention is applied to a television, a video camera, and a mobile phone, thereby realizing a product with higher gradation display performance. be able to.
有機発光素子を用いたカラーの表示装置においては、3原色の赤、緑、青の有機発光素子の電流に対する発光効率が、各発光色の材料や素子構成により異なる。現状では緑は青に比べて2〜5倍程度効率がよく、そのため1階調あたりに必要な電流値が2〜5倍程度異なる。 In a color display device using organic light-emitting elements, the light emission efficiency of the three primary colors of red, green, and blue organic light-emitting elements differs depending on the material and element configuration of each emission color. At present, green is about 2 to 5 times more efficient than blue, so the current value required for each gradation is about 2 to 5 times different.
一方でソース信号線に寄生する容量や、水平走査期間はすべての色で共通である。そのため、所定の電流値にまで変化するのに必要な時間は、表示色ごとに同一階調表示であっても2〜5倍程度異なる。 On the other hand, the capacitance parasitic to the source signal line and the horizontal scanning period are common to all colors. For this reason, the time required to change to a predetermined current value differs by about 2 to 5 times even for the same gradation display for each display color.
そのため、同一の電流プリチャージ期間を用いる場合、発光効率の低い表示色を用いた画素では電流量が多いため電圧プリチャージ後のソース信号線の電圧、電流変化が大きく所定輝度よりも高い輝度を表示し、発光効率の高い表示色を用いた画素では電流量が少ないため電圧プリチャージ後のソース信号線電圧、電流変化が少なくなり、暗い表示となる。つまり書き込み不足の現象が発生する。 Therefore, when the same current precharge period is used, since the amount of current is large in pixels using display colors with low light emission efficiency, the voltage and current change of the source signal line after voltage precharge is large and the luminance is higher than the predetermined luminance. In a pixel that uses display colors with high light emission efficiency, the amount of current is small, so that changes in the source signal line voltage and current after voltage precharge are reduced, resulting in a dark display. That is, the phenomenon of insufficient writing occurs.
そこで本発明では6段階の電流プリチャージパルスの長さを表示色ごとに変化させられる構成にすることで、書き込み不足が発生する発光効率の高い表示色に対応した出力端子では、プリチャージパルスの長さを長くし、最大電流を流す期間を長くすることで書き込み不足を解消するようにすることを考えた。 Therefore, in the present invention, the length of the six-stage current precharge pulse can be changed for each display color, so that the output terminal corresponding to the display color with high light emission efficiency in which insufficient writing occurs causes the precharge pulse to be changed. We considered to solve the shortage of writing by increasing the length and extending the period of maximum current flow.
図172は本発明を実現するための第1の方法である。電流プリチャージのパルス幅設定を赤緑青の3色において独立に制御できるようにし、出力される電流プリチャージパルス群1691も各色個別に6つ出力できるようにした。これにより図123に示すプリチャージ電流出力期間は色ごとに独立制御できる。 FIG. 172 shows a first method for realizing the present invention. The pulse width setting of the current precharge can be controlled independently for the three colors of red, green and blue, and six current precharge pulse groups 1691 can be output for each color. Thereby, the precharge current output period shown in FIG. 123 can be independently controlled for each color.
現在の有機発光素子の発光効率から考えると青表示画素の電流に対し、赤表示画素の電流は約80%、緑表示画素の電流は約50%程度となる。 Considering the luminous efficiency of the current organic light emitting device, the current of the red display pixel is about 80% and the current of the green display pixel is about 50% of the current of the blue display pixel.
±20%の電流差であれば、同一電流プリチャージの条件であっても、通常電流を流す期間において所定電流値に変化するため、色ごとに個別に電流プリチャージパルスのパルス幅を設定しなくてもよいが、この例のように50%の電流差があると、青に対して最適な電流プリチャージパルスを印加すると、緑は十分に所定階調まで電流値が変化せず、輝度が暗くなる。そのため、白のボックスパターンを表示した場合には、一番初めに走査される白の行では、緑のみが輝度が低くなるため、白表示がマゼンダに変化してしまう。そのため、ボックスパターンのエッジが色づいて見え表示品位が低下する。 If the current difference is ± 20%, even if the current precharge conditions are the same, the current value changes to the predetermined current value during the normal current flow. Therefore, the pulse width of the current precharge pulse is set individually for each color. However, if there is a current difference of 50% as in this example, when an optimal current precharge pulse is applied to blue, the current value of green does not change sufficiently to a predetermined gradation, and the luminance Becomes darker. For this reason, when a white box pattern is displayed, the brightness of only green in the white line scanned first is low, so the white display changes to magenta. For this reason, the edge of the box pattern appears colored, and the display quality deteriorates.
そこで緑色に対応する電流プリチャージのパルス幅を各パルスとも2倍に設定したところ緑色に関しても所定階調の表示が実現できた。 Therefore, when the pulse width of the current precharge corresponding to green is set to double for each pulse, display of a predetermined gradation can be realized for green.
なお電圧プリチャージパルス451は色によらず共通である。これは駆動トランジスタ62のゲート電圧とドレイン電流の関係から黒表示に対応する電圧を印加するため、表示色によらず同一であること、所定電圧までの変化時間はソース信号線の容量とプリチャージ電圧発生部に用いられるオペアンプの駆動能力によって決まるため、表示色ごとに設定する必要はない。図172のように電流プリチャージパルス群1174のみ色ごとに個別に調整できるようにしている。
The voltage
電流プリチャージを行わなくても書き込みができる階調も、表示色によって異なる。1行前の表示が階調0である場合に青色の場合には36階調以上は電流プリチャージをしなくても書き込み可能であるが、赤色の場合には48階調までは電流プリチャージが必要で、49階調以上で電流プリチャージがなくても書き込みが可能となり、緑色の場合には75階調表示までは電流プリチャージが必要であり76階調以上で電流プリチャージがなくても書き込みが可能となる。そのため、電流プリチャージパルスのもっとも長いパルス(図123で1174fに対応するパルス)の階調設定の最大階調を色ごとに必要な階調分に設定するようにする。図57の電流プリチャージ期間選択手段578に入力されるコマンドDからコマンドIを色ごとに独立に設定できるようにすることで実現が可能である。本発明の電流プリチャージ挿入方法においては、1行前のデータの格納が4ビットで行われているため、1行前のデータが階調15以上であるときには、その階調を判別することができないため、コマンドA設定値によるが例えばコマンドAの値が1の場合、1行前のデータが階調14以上である場合は、表示階調が13階調以上では電流プリチャージを行えないが、緑色で70階調がかけないのは1行前のデータが0のときであって、1行前のデータが14階調以上あれば、緑色であっても14階調以上のデータを書き込むことが可能であるため表示上の問題はない。
The gradation that can be written without performing current precharge also differs depending on the display color. If the display one row before is
図169は本発明の第2の方法である。図170は図169のパルス合成部1694の内部回路の例を示した図、図171は図169のパルス発生部1122を用いた際に出力される電流プリチャージパルスの波形の一例を示したものである。
FIG. 169 shows the second method of the present invention. 170 shows an example of an internal circuit of the
図172の構成の場合、パルス生成手段694の回路規模は各色共通の場合に比べて3倍の回路規模となる。 In the case of the configuration of FIG. 172, the circuit scale of the pulse generating means 694 is three times that of the common color.
そこで、本発明では6種類の電流プリチャージパルスの発生部は同一とし、電流量が少なく変化しにくい色の画素に対応した出力では、電流プリチャージパルスの前もしくは後に表示色によって一定期間パルスを出力する期間を設けるようにする。図171では電流プリチャージパルスの前に電流差補正用パルス1695として色ごとに異なるパルス幅(共通であっても構わないし、1695cに示すように、十分に電流変化できる場合にパルスがなくてもよい)を挿入する期間1712を設けている。
Therefore, in the present invention, the generators for the six types of current precharge pulses are the same, and in the output corresponding to the pixel of a color with a small amount of current that is difficult to change, a pulse is generated for a certain period of time depending on the display color before or after the current precharge pulse. An output period is provided. In FIG. 171, the current
これにより水平走査期間は初めに電圧プリチャージ期間1711、次に電流差補正用パルスが入力するための期間1712、赤緑青共通で6段階のパルスを入れる期間、最後に所定電流書き込む期間(階調電流書き込み期間)を設けている。
As a result, the horizontal scanning period begins with a
回路構成を簡単化するには1711と1712の合計の長さを同じにすることで、電流プリチャージパルス1691の開始位置が固定できるため、回路構成が簡単化できる。電圧プリチャージパルスと、電流差補正用パルスの長さの合計が短い場合には、電圧プリチャージパルスと電流差補正用パルスの間に通常の階調電流書き込み期間を設けてタイミングを調整する。 To simplify the circuit configuration, by making the total length of 1711 and 1712 the same, the starting position of the current precharge pulse 1691 can be fixed, so that the circuit configuration can be simplified. When the total length of the voltage precharge pulse and the current difference correction pulse is short, a normal gradation current writing period is provided between the voltage precharge pulse and the current difference correction pulse to adjust the timing.
これにより、1713の期間に出力されるパルスは、これまでどおりにカウンタと1096、933の設定値に応じてパルス生成手段B1693で実現できる。従来に比べてパルスの立ち上がりタイミングが異なるだけであるため、この部分での回路規模の増加はない。
Thereby, the pulse output in the
一方電流差補正用パルス1695は、カウンタ693と補正値設定信号1697により出力される。パルスは3種類であるためパルス生成手段B1693に比べて半分の回路規模で構成できる。
On the other hand, the current
実際に行う電流プリチャージ期間は電流差補正用パルス1695とプリチャージ用パルス1696(1から6のうちの1つを選択)の合計であることから、表示ごとに電流差補正用パルス1695とプリチャージ用パルス1696の論理和をとるためのパルス合成部1694をもうけ、表示色ごとに異なる長さの電流プリチャージパルス1691を実現した。図171では例として、電流プリチャージパルス1の波形を示す。もっとも電流が変化しにくい緑色に対して電流プリチャージ期間が長くなるように設定できている。なお図170では論理和の回路で構成しているが、回路規模を小さくするために、プリチャージ用パルス1696と電流差補正用パルス1695の出力をあらかじめ反転出力とし、NAND回路で構成してもよい。
The current precharge period actually performed is the sum of the current
これにより、パルス合成部1694とパルス生成手段A1692の回路規模の合計がパルス生成手段B1693の回路規模の3倍より小さければ、本発明により発光色ごとに異なる電流プリチャージ期間を設定できる回路を従来に比べて小さな回路構成で実現することができた。
Thus, if the total circuit scale of the
なお、極力電流プリチャージ期間の後の階調電流書き込み期間を長くしたい場合には、1713の開始期間を固定値にするのではなく、電圧プリチャージ印加期間1711の長さに応じて電流プリチャージの開始位置を変更できるようにする。電圧プリチャージが印加された後すぐに1712の期間となる。1712の期間は表示色ごとに異なる。しかしながら電流プリチャージ期間1713は表示色によらず一定である。色ごとに1713の開始位置を変更するには、色ごとに電流プリチャージパルスの発生タイミングを変更する必要があり、その場合には結局色ごとにプリチャージ用パルスを発生する必要がある。あくまでプリチャージ用パルスは色によらず共通に生成されることで回路規模を小さくなるメリットが生まれるため、1712の期間は一定値である必要がある。その場合には、コマンドで設定できる最大幅を1712の期間とするか、現在入力されているコマンドを検出し、最大のパルス幅を出力する電流差補正用パルス1695の長さに1712の長さを一致させるという方法を用いてもよい。
If it is desired to lengthen the gradation current writing period after the current precharge period as much as possible, the
表示パネルが大型化もしくは垂直方向の画素数の増加により画素選択期間が短くなった場合には、電流値が大きい中間調より大きな階調でも、1行前からの映像信号の変化が大きい場合には、十分に所定階調まで電流値を変化させることが難しくなる。 When the pixel selection period is shortened due to an increase in the size of the display panel or an increase in the number of pixels in the vertical direction, when the change in the video signal from the previous line is large even at a gray level larger than the halftone with a large current value. Makes it difficult to sufficiently change the current value to a predetermined gradation.
電流プリチャージパルス群1174のパルス幅を最大にしたとしても、最大階調の場合には、プリチャージ期間の電流と階調に対応した電流が同一値であり、プリチャージの効果が現れない。
Even when the pulse width of the current
そこで、本発明では電流プリチャージ期間に流れる電流を最大階調よりも大きく流せる機能を設けるようにすることで、最大階調表示時でもプリチャージにより所定電流値までの電流変化をすばやく実施できるような構成とすることとした。 Therefore, in the present invention, by providing a function that allows the current flowing during the current precharge period to flow larger than the maximum gradation, it is possible to quickly change the current up to a predetermined current value by precharging even when displaying the maximum gradation. It was decided that it was the composition.
この構成を実施するための電流出力段の回路構成を図173に、プリチャージ判定線984の値が14のときで階調255を表示したときの出力電流の制御の方法を図175(a)、ソース信号線の電流値変化の様子を図175(b)に示す。
FIG. 173 shows a circuit configuration of a current output stage for implementing this configuration, and FIG. 175 (a) shows a method of controlling the output current when the
最大電流よりも大きな電流を流せるように、階調表示用の電流源241のほかに電流源1731を設け、新たに追加されたプリチャージ判定線1ビット(984b)の値により、電流プリチャージ制御線1181のハイレベルの期間に電流源1731が出力されるようにしている。
A
電流プリチャージの期間をプリチャージ判定線の3ビットを用いて選択し、プリチャージの電流値の選択を1ビットを用いて選択するようにする。この場合、下位3ビットで期間を、上位1ビットで電流量を決めているが、どのビットで行ってもよい。 The current precharge period is selected using 3 bits of the precharge determination line, and the precharge current value is selected using 1 bit. In this case, the period is determined by the lower 3 bits and the amount of current is determined by the upper 1 bit. However, any period may be used.
ビットにより機能を切り分けることでプリチャージ判定線984をデコードするための回路が削減できる。プリチャージ期間を6段階に選択できた回路構成に比べて、今回は電流値の大小により12段階に増加させたが、増加した回路は、電流源1731と電流源1731をオンオフするスイッチとそのスイッチの制御回路(2入力論理積回路)の追加のみで実現できるため、電流源1731を除いたロジック回路の増加を極力抑えながら、高階調表示でも効果のある電流プリチャージを実現できる。
The circuit for decoding the
プリチャージ判定線の値とプリチャージの動作の関係を図174に示す。下位3ビットで電流プリチャージの期間を選択し、上位1ビットで電流値を選択する。 FIG. 174 shows the relationship between the value of the precharge determination line and the precharge operation. The current precharge period is selected by the lower 3 bits, and the current value is selected by the upper 1 bit.
これにより、低階調では電流値の少ない白階調電流を用いて6段階で電流プリチャージを行い、中間調〜高階調では、電流値を増加し、電流源1731の電流も加算して6段階の期間を調節し電流プリチャージを行うことで、中間調〜高階調でも、電流の変化速度が速くなりすべての階調領域において、所定階調を書き込むことが可能となった。
As a result, current precharge is performed in six steps using a white gradation current having a small current value in the low gradation, and the current value is increased in the halftone to high gradation, and the current of the
パネルサイズや垂直方向の画素数によって、電流源1731の電流値の大小を決めることで、1水平走査期間の長さが長い場合には、ソースドライバのチップサイズを小さくする観点から、電流源1731は電流源241の電流値の総和に対し20〜50%程度とし、水平走査期間が短い場合には書き込み不足が顕著となることから、プリチャージを行う際の電流値も大きくする必要があり、電流源241の50%〜100%の電流源とすることが好ましい。
The
なお、この例では、1ビットで電流源の大小を、3ビットでプリチャージ期間の長短を選択することを説明したが、任意のビット数でも同様に実現できる。 In this example, it has been described that the size of the current source is selected by 1 bit and the length of the precharge period is selected by 3 bits. However, the same can be realized by an arbitrary number of bits.
例えば電流源の大小を選択するビット数を3ビットにする場合には電流源1174を3つ用意(ビットの重みに対応して異なる電流値を出力する)し、それぞれの電流源1174を出力するかどうかの制御線と電流プリチャージ制御線1181の論理積をとるようにすればよい。これを図177に示す。
For example, when the number of bits for selecting the size of the current source is set to 3 bits, three
一方プリチャージ期間の種類を多くするには、パルス選択部1175の内部構成と、電流プリチャージパルス群1174のパルス数を多くする必要がある。パルス選択部1175に関しては図119の真理値表のとる通り数を多くするような回路構成とすればよい。例えば4ビットの場合には最大で14通りの電流プリチャージパルスを入れる方法が取れる。
On the other hand, in order to increase the number of types of precharge periods, it is necessary to increase the internal configuration of the
図176はプリチャージ電圧を温度によって変化させるように温度補償素子1311をソースドライバ外部に設けた回路である。電子ボリューム1341で与えられた抵抗値と、温度補償素子1311の抵抗値の和により、プリチャージ電圧発生部1313から出力される電圧が決定される。
FIG. 176 is a circuit in which the
そのため、パネルごとのプリチャージ電圧のばらつきは、電子ボリューム1341により調整を行い、同一パネルでも温度によって電圧値がずれることに対して、温度補償素子1311の抵抗値が変化することにより電圧値が変化することで対応する。
Therefore, the variation in the precharge voltage for each panel is adjusted by the
これによりソースドライバ36に外付け調整ボリュームが不要となり、コスト削減をはかることが実現できる。
This eliminates the need for an external adjustment volume in the
なお2個以上のソースドライバを用いて表示させる場合には、ある1つの電子ボリューム1341のみ電圧が出力できるようにして、ほかのチップの電子ボリューム1341の出力はオペアンプと切り離す。温度補償素子1311の電源64と異なる端子をすべてのソースドライバ36の外部入力1761に接続するようにすることで、ソースドライバの数によらずプリチャージ電圧を同一電圧で出力できるようになる。
When displaying using two or more source drivers, only one
さて、電流出力型のソースドライバを用いて表示を行う有機発光素子を用いた表示装置において、垂直ブランキング期間が存在する場合には、垂直ブランキング期間ではどの画素も選択されないため、ソースドライバの出力はフローティング状態となる。 Now, in a display device using an organic light emitting element that performs display using a current output type source driver, when a vertical blanking period exists, no pixel is selected in the vertical blanking period. The output is in a floating state.
ソースドライバの出力段は例えば図10に示すように構成されている。ここで階調データ54が0以外のデータである場合には、少なくとも1つの階調表示用電流源103がソース信号線から電流を引き込むように動作する。
For example, the output stage of the source driver is configured as shown in FIG. Here, when the
ここで、ソースドライバの出力が不ローディングになると、階調表示用電流源103は電流を引き込もうとするため、ドレイン電位を下げるように動作する。その結果図181(a)に示すように、階調5表示を全画面で表示するパターンであっても、ソース信号線の電位は、階調5表示時の電圧から垂直ブランキング期間中に1811で示すように低下していく。4水平走査期間での例で示しているが、ブランキング期間終了後には1812まで電位が低下している。
Here, when the output of the source driver becomes unloaded, the gradation display
この状態で、階調5の電流を書き込もうとすると、電圧変化に必要な量が大きくなる上に、電流値が小さいことから、変化に要する時間が長くかかる。それゆえ図181(a)に示すように、階調5表示電圧まで変化せず、1813の電位で1行目の水平走査期間が終了する。図6や図44に示すようなアクティブマトリクス型のパネルにおいては、水平走査期間の終わり(画素選択期間が終了した時点)での状態が、画素内部に記憶され、表示される。このため1行目は所定階調(5階調)に比べて高い輝度で表示されるようになる。
If an attempt is made to write the current of
2行目は1行目の状態の続きから変化するため、変化量が1行目に比べ少なく、所定の電位まで変化でき、きちんと階調表示される。 Since the second row changes from the continuation of the state of the first row, the amount of change is smaller than that of the first row, and can be changed to a predetermined potential, so that gradation is displayed properly.
このように1行目では他の行に比べて、ソース信号線の変化量が大きくなり、ラスター表示をした際に、特に低階調で1行目が明るいという問題が発生する。 As described above, the change amount of the source signal line is larger in the first row than in the other rows, and there is a problem that the first row is particularly bright at a low gradation when raster display is performed.
なお、1階調あたりの電流が少ない場合や、パネルが大型化して水平走査期間が短くなったり、ソース信号線の容量が大きくなった場合には、ソース信号線の電位変化がしにくくなるため、2行目以降でも、所定の輝度が表示できない場合もある。これも課題としては同様で、1行目が表示できるようになれば、必然的に2行目以降もきちんと表示できるようになる。 Note that when the current per gradation is small, or when the panel is enlarged to shorten the horizontal scanning period or the capacity of the source signal line is increased, it is difficult to change the potential of the source signal line. Even after the second line, the predetermined luminance may not be displayed. This is also a problem, and if the first line can be displayed, the second and subsequent lines can inevitably be displayed properly.
そこで本発明では、垂直ブランキング期間中にソースドライバが持つ電圧プリチャージ機能を利用して、黒表示に対応する電圧を印加することでソース信号線電位の急激な低下を防ぐような方法を考案した。 Therefore, the present invention devised a method for preventing a sudden drop in the potential of the source signal line by applying a voltage corresponding to black display by using a voltage precharge function of the source driver during the vertical blanking period. did.
第1の方法としては、垂直ブランキング期間ではコントローラにて階調0をソースドライバに転送するようにする。その際プリチャージ判定信号発生部1621に入力される映像信号にも階調0が挿入されるようになっていれば、プリチャージ判定信号発生部1621でプリチャージフラグが生成される。この際に、電圧プリチャージの設定として、図61に示すうちの「必ず電圧プリチャージする」が設定されていれば、垂直ブランキング期間の1水平走査期間に1回黒表示に対応する電圧が印加されるようになり、図181(b)に示すような垂直ブランキング期間内でのソース信号電圧の変化となる。これにより電圧プリチャージが印加される期間(1818)では1814に示す階調0表示電圧となり、階調0出力期間1819では1815のように変化する。階調0であることからソースドライバ内部のスイッチ108により階調表示用電流源103とソース信号線が切り離されることから、ソース信号線の電位はほとんど変化しないと考える。ただしスイッチ108のリークにより電位が変化することも考えられるため図181(b)では1815のような電位変化が起こるとしている。リーク電流は非常に小さく(1nA以下)のため変化量は小さい。そのため1行目の書き込み開始時の電位1816は大きく低下することはなく、低階調表示であっても電位変化量が小さいことから、十分に所定階調を表示できるようになる。1行目がきちんと表示できるため、2行目以降も必ず表示することが可能となった。
As a first method, the
なおリーク電流が小さく階調0出力時のソース信号線の電位変化が小さい場合には、図61での設定によらず、1行目の書き込みも十分可能となる。またこの場合、映像信号に階調0を挿入する方法以外にも、ソースドライバ36の出力イネーブル51の機能を用いて、ソース信号線の階調表示用電流源103とソース信号線を切り離すようにしてもよい。出力イネーブル51は、ソースドライバ36の全出力につながっており、図186のようにイネーブル機能が動作すると、電流出力部1171が出力104と切り離されるようになっている。これによりソース信号線はソースドライバと切り離され、電位低下を防ぐことが可能となる。
Note that when the leak current is small and the potential change of the source signal line at the time of output of
さらに、図178に示すように、入力映像信号のブランキング期間を検出するデータイネーブル信号1781を、黒データ挿入部1782及びプリチャージ判定信号発生部1621に入力し、図179及び図180のような判定を行えば、階調0表示時の電圧プリチャージの設定によらず、垂直ブランキング期間で電圧プリチャージ期間1818を水平走査期間ごとに挿入することができ、図181(b)のようなソース信号線の電位変化を実現することができる。図180では垂直ブランキング期間でプリチャージ判定信号発生部の出力を7としているが、これはソースドライバ側が図119のようにプリチャージの判定をしているため7としているが、設定値が異なる場合にはソースドライバ側で電流プリチャージ制御線が常に“L”レベル、電圧プリチャージ制御線が451と同一となる値にすることになる。
Further, as shown in FIG. 178, a data enable
垂直ブランキング期間が終了した後の1行目に電流を書き込む前にソース信号線電位が低下していなければ、1行目は所定の階調が書き込めると考えられる。従って、電圧プリチャージを行い階調0出力するのは、1行目を書き込む直前の水平走査期間で少なくとも実施されていればよい。
If the source signal line potential is not lowered before the current is written in the first row after the end of the vertical blanking period, it is considered that a predetermined gradation can be written in the first row. Therefore, the voltage precharge and the
1行目を書き込む前の水平走査期間で電圧プリチャージする場合のソース信号線電位の変化の様子を図182に示す。1行前を書き込む2水平走査期間前までは、階調出力は任意で、プリチャージはあってもなくてもよく、電位が最低電位まで低下したとしても、電圧プリチャージ期間1826で電位が1821レベルまで変化し、その後階調0出力期間1825により電位変化を最低限にとどめ(1822)これにより1行目を書き込む前のソース信号線電位を1823とすることが可能で、低階調での変化量が少なく書き込みが可能である。
FIG. 182 shows how the source signal line potential changes when the voltage is precharged in the horizontal scanning period before writing the first row. Until two horizontal scanning periods in which the previous row is written, gradation output is arbitrary, pre-charge may or may not be present, and even if the potential drops to the lowest potential, the potential is 1821 in the voltage pre-charge period 1826. After that, the potential change is minimized by the
従って、電圧プリチャージの実行と、階調0出力にしなければならないのは、垂直ブランキング期間が終了する最後の1水平期間で行っていればよい。それ以前の期間では、必ずしも実施する必要はない。データ処理のしやすい方法を選択すればよい。データイネーブル信号1781を利用する場合には、垂直ブランキング期間の最後を判断することは難しいため、垂直ブランキング期間すべてで同一動作をさせるほうが、実施しやすい。
Therefore, the execution of the voltage precharge and the output of
本発明のソースドライバを用いると、図62に示すように1行目のデータでは1行目検出手段により、1行目で独自にプリチャージを実施することが可能である。図55においてコマンドCにより電流プリチャージを実施するを選択し、コマンドBにより電圧プリチャージを実施するを選択すると、階調0では必ず電圧プリチャージが実施され、黒レベル電圧が十分に書き込まれる。
When the source driver of the present invention is used, as shown in FIG. 62, the first row data can be precharged uniquely in the first row by the first row detecting means. In FIG. 55, when current precharge is selected by command C and voltage precharge is selected by command B, voltage precharge is always performed at
一方階調0以外では、電流プリチャージ期間選択手段578において、図57に示すコマンドDからコマンドIにおいて、階調に応じて電流プリチャージの期間の調整や、十分書き込みが可能の場合には電流プリチャージなしといった選択を行う。これにより低階調であっても、図183に示すようにまず電圧プリチャージ期間で瞬時に強制的に階調0表示電圧に変化し、その後電流プリチャージ期間で急速に所定の電圧値までソース信号線電圧を変化させ、最後に画素トランジスタの特性に合わせて所定の電圧値に通常の電流値で書き込みを行う。
On the other hand, in the case other than the
書き込みが十分可能な階調ではもともと高階調部が多いためソース信号線電位が低い。そのためブランキング期間に電圧が低下しても変化量が少ない上に、変化させるための電流が高階調であれば多いため十分所定階調に変化できる。一方で低階調の場合には電流プリチャージの操作によりまず黒レベルに電圧を強制的に変化させるため、垂直ブランキング期間の電位がどうであっても、問題なく電圧プリチャージで変化させられる。その後の動作は1行目以外となんら変わらないため十分に書き込みができる。 In the gradation that can be written sufficiently, the source signal line potential is low because there are originally many high gradation portions. Therefore, even if the voltage drops during the blanking period, the amount of change is small, and if the current to be changed is high if the gradation is large, the gradation can be sufficiently changed to a predetermined gradation. On the other hand, in the case of low gradation, the voltage is first forcibly changed to the black level by the operation of current precharge, so that it can be changed by voltage precharge without any problem regardless of the potential of the vertical blanking period. . Since the subsequent operation is the same as that other than the first line, sufficient writing can be performed.
そこで図184のように、1行目に電流プリチャージを実施するようにすることで、垂直ブランキング期間の制御はとくにしなくても、1行目の輝度は所定輝度で光らせることが可能となる。 Therefore, as shown in FIG. 184, the current precharge is performed in the first row, so that the luminance of the first row can be lit with a predetermined luminance even if the vertical blanking period is not particularly controlled. Become.
以上のような動作により、1行目の輝度は所定輝度で発光させることが可能となり、表示品位の高い表示装置を実現した。 Through the operation as described above, it is possible to emit light with a predetermined luminance of the first row, and a display device with high display quality is realized.
更に、垂直ブランキング期間中は常に電圧プリチャージによる電圧出力をソースドライバから行うようにすれば、白方向にソース信号線電位が変化することはなくなる。 Furthermore, if the voltage output by the voltage precharge is always performed from the source driver during the vertical blanking period, the source signal line potential does not change in the white direction.
そのためには、図187(a)に示すように垂直ブランキング期間中と通常表示期間で電圧プリチャージパルスを変化させる必要がある。通常表示では電圧プリチャージパルスは1〜3μ秒あればよい。一方で垂直ブランキング期間中では常に電圧プリチャージパルスがハイレベルにある必要がある。(ハイレベルのとき電圧プリチャージ実行の場合)なお電圧プリチャージがなくても各階調の表示が正しくできる場合には表示期間に電圧プリチャージを印加しなくてもよいため、プリチャージフラグを0にするか、図187(b)のように常にローレベルにするようにしてもよい。本発明によれば、垂直ブランキング期間の電圧プリチャージパルスと、表示期間の電圧プリチャージパルスが異なる状態になっていることが特徴である。 For this purpose, it is necessary to change the voltage precharge pulse during the vertical blanking period and during the normal display period as shown in FIG. 187 (a). In normal display, the voltage precharge pulse may be 1 to 3 μs. On the other hand, the voltage precharge pulse must always be at a high level during the vertical blanking period. (When voltage precharge is executed when the level is high) If the display of each gradation can be performed correctly without voltage precharge, the voltage precharge does not have to be applied during the display period, so the precharge flag is set to 0. Alternatively, it may be always at a low level as shown in FIG. 187 (b). According to the present invention, the voltage precharge pulse in the vertical blanking period is different from the voltage precharge pulse in the display period.
更に垂直ブランキング期間でソース信号線に階調0表示時の電圧を印加するためにプリチャージフラグを規定する必要がある。従って図188に示すように、本発明のソースドライバを用いる場合には、プリチャージフラグを7にするように制御し、プリチャージパルスと合わせて常にプリチャージ電圧が出力されるようにしている。
Further, it is necessary to define a precharge flag in order to apply a voltage at the time of
さてこのように垂直ブランキング期間か表示期間かを判別してプリチャージパルスの幅を変えるためには、水平走査期間ごとにプリチャージパルスの長さを設定できるようにする必要がある。 In order to change the width of the precharge pulse by discriminating between the vertical blanking period and the display period as described above, it is necessary to set the length of the precharge pulse for each horizontal scanning period.
本発明では図28、図29、図30のようにデータとコマンドが入力されるソースドライバを用いており、1水平走査期間に1回コマンドを変更することができるようになっている。さらにコマンドはコマンド転送期間302の後のタイミングパルス849が入力されたときにソースドライバ内部のレジスタに転送され、値が保持される。タイミングパルスは1水平走査期間に1回入力されることから、この機能を利用して、垂直ブランキング期間と表示期間でパルス幅を変えるように、図29のコマンド入力期間のコマンド入力時に電圧プリチャージパルス幅設定のコマンドを入力させるようにすればよい。
In the present invention, a source driver to which data and a command are input is used as shown in FIGS. 28, 29, and 30, and the command can be changed once in one horizontal scanning period. Further, the command is transferred to a register in the source driver when the
図190にコマンドレジスタ1902を含むソースドライバの回路ブロック図を示す。映像信号線856のデータは、コマンドデータ識別信号によりコマンド/データ分離部931により表示用のデータと各種設定用データ、ゲートドライバの制御信号に分けられる。表示用データ及びゲートドライバ制御信号はシリアル転送されたデータをパラレル転送に変化させて順次ドライバ内部に転送される。一方で各種コマンド(基準電流を調整するための電子ボリューム設定、プリチャージ電圧を調整するための電子ボリューム設定、電流プリチャージパルス1から6、及び電圧プリチャージパルスのパルス幅設定、プリチャージパルス発生用クロック設定、なお、赤緑青の発光効率が異なり設定電流が大きく変わる場合には、ソースドライバとして、基準電流調整、電流プリチャージパルス1から6のパルス幅は赤緑青それぞれ独立に制御できることが好ましい)は、特にプリチャージのパルス幅設定が、図69のようにカウンタ693を用い、設定値とカウンタ値が一致するまでパルスを出力するような構成となっており、カウンタ動作中に設定が変更になるとロジックが不安定となるため、かならずカウンタ動作が終了した後に設定が変更となるように、タイミングパルス848入力後に変更になるようにしている。
FIG. 190 shows a circuit block diagram of a source driver including a
更に本発明のソースドライバではゲートドライバ制御用の信号を2系統出力できる機能を備えている。これは、図6のカレントコピア型の画素構成や、図44のカレントミラー型の画素構成において、ゲート信号線が1画素に2本必要であり、それぞれを順に走査するためにゲートドライバが1つの表示装置につき2ついるため、1つのソースドライバで2個のゲートドライバに制御信号線を送る必要があるためである。 Furthermore, the source driver of the present invention has a function of outputting two systems of gate driver control signals. This is because, in the current copier type pixel configuration of FIG. 6 and the current mirror type pixel configuration of FIG. 44, two gate signal lines are required for one pixel, and one gate driver is required to sequentially scan each. This is because there are two display devices, and it is necessary to send control signal lines to two gate drivers with one source driver.
ゲートドライバ出力イネーブル信号1901はソースドライバからゲートドライバ制御信号の出力が必要ない場合に不要な出力をカットし外部に信号を出さないようにするためのものである。 The gate driver output enable signal 1901 is for cutting off unnecessary output and preventing the signal from being output to the outside when it is not necessary to output a gate driver control signal from the source driver.
ソースドライバ2個使いの場合には、それぞれのチップでゲートドライバから遠い側の制御線を1つづつイネーブル機能を有効にして、余分な信号を出力しないようにすることで、低電力化とアレーへのノイズ発生を抑える利点がある。 When using two source drivers, enable the enable function for each control line on the side far from the gate driver in each chip so that no extra signal is output. There is an advantage of suppressing noise generation.
図193は電流プリチャージパルス1174dを用いて階調5及び諧調8を表示するときのソース信号線の電流値の変化の様子を示した図である。図119からプリチャージ判定線984は「4」であり、まず電圧プリチャージを行ってから電流プリチャージパルス1174dの期間電流プリチャージを行っている。電流プリチャージパルス1174dの期間が終了したときの電流値は1932となる。ここまでは階調によらず同じ出力をソースドライバから行っているため変化は同一となる。その後階調に応じた電流を出力するため、1932の状態からそれぞれの階調電流となるように徐々に変化する。
FIG. 193 is a diagram showing a change in the current value of the source signal line when the
図119の場合には電流プリチャージの期間は6段階の設定のみであるため、最終の電流値が異なるいくつかの階調にたいし共通の電流プリチャージ期間で対応する必要がある。 In the case of FIG. 119, since the current precharge period is only set in six steps, it is necessary to cope with several gradations having different final current values with a common current precharge period.
例えば図199の関係となるように設定する。なお、図62や図154により1行前のデータによっては、図199の関係によらずプリチャージを行わない場合もあるが、この場合はプリチャージを行うことを前提とし、電流リチャージ期間選択手段578での映像信号入力とプリチャージの関係を示したものとして説明を行う。 For example, settings are made so as to satisfy the relationship shown in FIG. 62 and 154, depending on the data of the previous row, there is a case where the precharge is not performed regardless of the relationship of FIG. 199. In this case, the current recharge period selection means is premised on the precharge being performed. The description will be made assuming that the relationship between the video signal input and the precharge at 578 is shown.
階調5から階調8までは同一の1174dの電流プリチャージパルスを用いてプリチャージを行っていることから、電流プリチャージパルスのパルス長の設定としては階調5から階調8の中間(階調6.5付近)にまで電流が変化するまでの期間をプリチャージ期間として設定することが、この4つの階調のすべての書き込みがしやすいと想定されるため、図193の1932の点までプリチャージを行うように設定している。
Since
1階調あたりの電流値が大きい場合には、プリチャージ期間終了時から画素選択期間終了までの間の所定電流出力中に、所定の電流値になるようにソース信号線電流は変化可能であるが、有機EL素子の効率が上昇したり、パネルが大型化することによりソース信号線の浮遊容量が大きくなったときには、所定階調まで変化する前に画素選択期間が終了するおそれがある。 When the current value per gradation is large, the source signal line current can be changed so that the predetermined current value is obtained during the predetermined current output from the end of the precharge period to the end of the pixel selection period. However, when the efficiency of the organic EL element increases or the stray capacitance of the source signal line increases due to an increase in the size of the panel, the pixel selection period may end before changing to a predetermined gradation.
この場合は階調5では、所定値より明るくなり、階調8では所定値より暗く表示されることになる。低階調での階調と所定電流からのずれの関係を図196に示す。同一プリチャージパルスを用いた低階調側では所定値よりも大きな電流が流れ、高階調側では所定値よりも小さな電流が流れる傾向にある。これは図193で1932の点から所定値まで変化しなかった場合を考えると図196のような誤差となることがわかる。
In this case, the
また、階調が高くなるほど誤差は小さくなる傾向にある。これは、階調表示用の電流が階調が高くなるにつれ大きくなるため、ソース信号線電流が変化しやすくなり、所定電流に変化しやすくなったため、誤差が小さくなる。従って16階調以上では許容範囲内に入り問題ない。 Also, the error tends to decrease as the gradation increases. This is because the gradation display current increases as the gradation increases, so that the source signal line current easily changes and changes to a predetermined current, thereby reducing the error. Therefore, there is no problem if it is within the allowable range at 16 gradations or more.
また階調1及び階調2ではそれぞれの階調に応じた電流プリチャージを行うため、許容範囲に設定することが可能である。階調3から階調15の範囲においてプリチャージパルスが異なる境界の階調において許容範囲からずれやすくなる。
Further, in the
そこで本発明ではプリチャージ電流の値を階調に応じて変化させるようにすることで、同一期間の電流プリチャージであっても、ソース信号線電流の変化量が異なり、より最適なプリチャージを実施できるようにする。 Therefore, in the present invention, by changing the value of the precharge current according to the gradation, the amount of change in the source signal line current is different even during current precharge in the same period, and a more optimal precharge is performed. Be able to implement.
このための電流出力部1171の回路構成として図191を示す。
FIG. 191 shows a circuit configuration of the
図191では、電流プリチャージ制御線1181は最上位ビットに対応する電流源241hのみに接続されていることが特徴である。
FIG. 191 is characterized in that the current
このようにすることで、電流プリチャージパルスが入力された期間では、最上位ビットに対応する電流出力と、最上位ビットを除いた映像信号階調に応じた電流の和が、電流プリチャージ期間に出力されるようになる。 By doing this, during the period when the current precharge pulse is input, the sum of the current output corresponding to the most significant bit and the current corresponding to the video signal gradation excluding the most significant bit is the current precharge period. Will be output.
そのため図192に示すように、電流プリチャージパルス1174dによるプリチャージ電流出力期間1943でソースドライバから出力される電流値が階調5と階調8で異なる。階調5の場合階調133相当の電流、階調8の場合階調136相当の電流。
Therefore, as shown in FIG. 192, the current value output from the source driver in the precharge current output period 1943 by the current
プリチャージ期間での電流値が異なることから、図194に示すように1943の期間が終了した後のソース信号線電流値は階調8の場合1941、階調5の場合1942になり、階調が低いほど変化量が小さくなっている。
Since the current value in the precharge period is different, the source signal line current value after the end of the period 1943 is 1941 in the case of
階調によって期間1943終了時の電流が変わることにより、続く階調に応じた電流出力期間における電流変化量が少なくて済み、1階調あたりの電流量が少なくても所定電流まで変化できるようになる。 By changing the current at the end of the period 1943 depending on the gradation, the amount of current change in the current output period corresponding to the subsequent gradation can be reduced, and the current can be changed to a predetermined current even if the amount of current per gradation is small. Become.
これにより、図197に示すように、階調3から階調15の範囲においても所定電流からのずれが許容範囲内に収めることが可能となった。
As a result, as shown in FIG. 197, even in the range from
なお、電流プリチャージ制御線1181は最上位ビットに対応する電流源のみであっても、図195のように、許容値を外れる階調15までの範囲で、プリチャージ電流を可変させて補正できるように下位4ビットにはつなげず、上位4ビットのみで電流プリチャージを行うというようにしてもかまわない。
Note that, even if the current
電流プリチャージを行ったときに階調に対する所定電流からのずれに応じて、電流プリチャージ時に強制的に電流出力を行うビット数を変えることが好ましい。一般的にはNビット(Nは自然数)の電流出力に対し、上位Mビット(N>M:Mは自然数)に電流プリチャージ制御線1181を接続することで同様な効果を得られる。電流プリチャージ制御線1181がつながらないビットの数は0以上5以下で効果がある。これは少なくとも32階調以上では従来の電流プリチャージの方法によっても十分所定電流からの誤差が許容範囲内に収まることから32階調より大きな階調では電流プリチャージ時に電流差を与えなくてもよいため、階調によって差がでる部分を5ビット以下とすることとした。
It is preferable to change the number of bits for forcibly outputting current at the time of current precharging according to a deviation from a predetermined current with respect to gradation when current precharging is performed. Generally, the same effect can be obtained by connecting the current
なおこの場合に電流プリチャージ制御線1181につながる電流源が少なくなることによるソース信号線電流の変化速度が遅くなることについては図198に示すように、映像信号によらず電流出力ができる電流源1981を新たに設け、電流プリチャージ制御線1181によって出力するかどうか決めるようにすることで、電流プリチャージ時のプリチャージ電流の低下を補うことが可能となる。
In this case, as shown in FIG. 198, the current source that can output current regardless of the video signal is that the change rate of the source signal line current is slow due to a decrease in the number of current sources connected to the current
図200は本発明における電流出力部1171及びプリチャージ制御回路のうちの1出力を示した図である。
FIG. 200 is a diagram showing one output of the
図200によれば、電流プリチャージパルス群1174のうちの1つが選択され、電流プリチャージ制御線1181にパルスが入力された期間には、電流出力部1171からの所定階調に対応した電流に加えて、電流源2001によりある一定の電流が出力に加算される。
According to FIG. 200, during the period when one of the current
これまでの方法に比べると、電流源2001を追加しなければならない分回路規模は増大するが、階調に応じて電流プリチャージを行う期間で電流値が変化する利点がある。
Compared with the conventional methods, the circuit scale increases because the
そのため同一電流プリチャージ期間を用いて電流プリチャージを行ったとしても、電流値が異なることから電流変化量も異なってくる。例えば階調3と階調4では1階調分電流が異なる。従って従来の方式に比べて、階調3では電流変化量が少なくなり、階調4では電流変化量が大きくなることが期待できる。
Therefore, even if current precharge is performed using the same current precharge period, the amount of current change also differs because the current value is different. For example, the current differs by one gradation between
これにより従来の図196に示すような階調3と階調4では階調3がやや大きな電流が流れ、階調4ではやや小さな電流が流れる傾向が緩和され、より誤差が小さくなるようになる。これは階調5〜8で同一の電流プリチャージ期間を用いていることによる誤差が発生していることに関しても同様に誤差の程度が少なくなる。
As a result, in the
このように、より所定階調に近い電流まで瞬時に変化できることから書き込み不足を改善する効果が高く、かつより高い階調性を実現できた。 As described above, since the current can be instantaneously changed to a current closer to the predetermined gradation, the effect of improving the writing shortage is high, and higher gradation can be realized.
その分回路規模が増加するためソースドライバIC36の値段が高くなる可能性がある。従って、図196において所定値からの誤差が許容できる場合や、1階調あたりの電流が多く、誤差が生じにくい場合、パネルの容量が小さく変化しやすい場合には、プリチャージ用の電流源は階調表示用電流源と共用にして、ソースドライバ面積を小さくするほうがよい。一方でパネルが大型になったり、1階調あたりの電流が小さくなった場合には、図200のような構成にして、誤差を小さくするようにすることが好ましい。
As a result, the circuit scale increases, and the price of the
なお、本発明において、制御IC28もしくはコントローラとソースドライバ36はそれぞれ別のICを用いて実現した例を図示し、説明を行ったが、同一チップで一体化して作成した場合でも同様に本発明が実施可能であり同様の効果が得られる。
In the present invention, the
以上の説明においてはモノクロ出力のドライバとして説明を行ったが、マルチカラー出力のドライバにも適用可能である。表示色数倍同一回路を用意すればよい。例えば、赤、緑、青の3色出力の場合、3つの同一回路を同一IC内にいれ、それぞれを赤用、緑用、青用として使用すればよい。 In the above description, the driver is described as a monochrome output driver. However, the present invention can also be applied to a multi-color output driver. It is sufficient to prepare the same circuit for the number of display colors. For example, in the case of three-color output of red, green, and blue, three identical circuits may be placed in the same IC and used for red, green, and blue, respectively.
マルチカラーディスプレイに対応するためには、3つの同一回路を同一IC内に形成する方法があるが、この場合には必要な出力端子数が3倍となる。そのため回路規模が大きくなること、ならびに出力のためのパッド数が増加することから、ICチップの大きさを小さくすることができずコストが高くなる問題がある。 In order to support a multi-color display, there is a method in which three identical circuits are formed in the same IC. In this case, the number of output terminals required is tripled. As a result, the circuit scale is increased and the number of pads for output is increased, so that there is a problem that the size of the IC chip cannot be reduced and the cost is increased.
そこで、2ないしは3色分のソース信号線に対する出力を1本の出力から時分割にて出力することで、端子数の削減を行えるようにする。 Therefore, the number of terminals can be reduced by outputting the output to the source signal lines for two or three colors from one output in a time division manner.
電流出力型のドライバICを必要とする有機発光素子を用いた表示装置においては、特に各色の発光層を順に塗り分けていくRGB並置法を用いてマルチカラーを実現した場合に、表示色ごとの入力電流に対する輝度が異なる(材料により発光効率が異なる)ことから同一階調を表示する場合であっても、必要な電流値が最大3倍程度異なることがある。 In a display device using an organic light emitting element that requires a current output type driver IC, in particular, when multicolor is realized by using an RGB juxtaposition method in which the light emitting layers of the respective colors are sequentially coated, the display color is changed. Even when the same gradation is displayed because the luminance with respect to the input current is different (the light emission efficiency is different depending on the material), the required current value may differ by up to about 3 times.
同一階調であっても表示色ごとに電流値を変化できるようにするには電流出力部1171において、基準電流を表示色に対応して変化できる構成とする必要がある。図201は、1つの電流出力部1171に対し基準電流線2014及びセレクタ2011を介して3つの基準電流生成部891が接続された場合の回路構成を示したものである。3つの基準電流生成部891は3つの表示色に対応しており、表示データ2013の表示色に合わせ、表示色切り替え信号2015が変化し、セレクタ2011によって表示データ2013の表示色に合わせて最適な基準電流を電流出力部1171に入力することで、表示色に対応した階調電流を出力することが可能となる。
In order to be able to change the current value for each display color even at the same gradation, the
この出力を表示色に対応したソース信号線に分配するためにセレクタ2012が存在し、表示色に分配する。このセレクタはドライバICの出力数削減の目的から考えるとソースドライバと画素回路の間のアレー基板上に形成されることが多い。 In order to distribute this output to the source signal lines corresponding to the display color, a selector 2012 exists and distributes it to the display color. Considering the purpose of reducing the number of outputs of the driver IC, this selector is often formed on the array substrate between the source driver and the pixel circuit.
基準電流生成部891は表示色数分設けている。少なくとも1つ存在し、電子ボリュームなどによって、基準電流を変化させる方法でも実現可能である。この場合、表示色ごとに最適な電流値を実現するとなると2〜4倍程度の電流値が変化できるような電子ボリュームが必要となる。さらにドライバとしての汎用性を高めるためにはどの材料でマルチカラーを実現しても、白表示の色度が所望の範囲に入るようにする必要がある。刻み幅を荒くすると微調整ができなくなり、必ずしも色度が所望の値になるとも限らなくなる。2%以内の微調整ができることが好ましい。2%の微調整が可能で4倍電流値を変化させるとなると256段階程度の電子ボリュームが必要となり、3つの基準電流生成部で構成される場合の64段階以下に比べてもドライバICの回路規模に対するメリットは少ない。更に、電子ボリュームの回路規模が大きくなると、電圧切り替え用のトランジスタ87の容量が大きくなり、短時間で所望の基準電流値まで変化しにくくなる問題が発生する。そのため、基準電流生成部は、画素に形成された表示色の数だけ用意することが好ましい。
The reference
ただし基準電流生成部の抵抗81を外付けにした場合において、外付け回路を少なくする場合や、大きな抵抗値でドライバICに内蔵する場合においては電子ボリュームとのレイアウト面積の差によっては1つにするほうが好ましい場合もある。抵抗を内蔵する場合には、200kΩよりも大きい場合には抵抗のほうが、電子ボリューム回路に比べて大きくなることから、これよりも大きい抵抗値では、基準電流生成部は1にすることが好ましい。
However, when the
複数の画素に対応した電流出力を1つの端子で行うためには、水平走査期間を、3つの期間に分割し、その1つ1つに対応してセレクタ2011により表示データ2013に対応する色に相当する基準電流を電流出力部1171に供給する。ここで表示データはあらかじめ時分割でシリアル転送できるようなタイミングで送信されている。
In order to perform current output corresponding to a plurality of pixels at one terminal, the horizontal scanning period is divided into three periods, and the
例えば基準電流生成部891aが赤色、基準電流生成部891bが緑色、基準電流891cが青色の1階調あたりの電流を決めるものであるとすると、表示色切り替え信号2015は表示データ2013の信号の表示色に合わせてセレクタ2011を制御し、表示色に応じた基準電流が基準電流線2014を通じて電流出力部1171に入力される。
For example, assuming that the reference
電流出力部1171は基準電流により決められた1階調あたりの電流に対し、表示データの値に応じて電流を出力するようにする。
The
例えば図202に示すように、基準電流生成部891により赤緑青の基準電流値がきまり、それにより2021から2023の点線で示すような255階調表示時の電流が流れるとし、表示データがすべて255階調であったすると、ある電流出力部1171の出力は2024の線で示したように一水平走査期間に3回変化して出力することとなる。この電流をドライバICの出力を介して表示装置の回路形成部に出力した後、再びセレクタ2012により個々のソース信号線に分配される。分配時にも、基準電流の切り替えに用いた表示色切り替え信号2015を用いれば分配可能である。
For example, as shown in FIG. 202, the reference
1つの端子を3つの出力兼用で使う構成で説明したが、2つの出力兼用として使うことも可能である。これは、水平走査期間が短く分割された期間で電流が画素に書き込めない場合に水平走査期間の2分の1で書き込める場合には端子数の削減と書き込みを両立させる方法として有効である。 Although a configuration in which one terminal is used for three outputs has been described, it can also be used for two outputs. This is effective as a method for reducing both the number of terminals and writing when the current can not be written to the pixel in a period divided into a short horizontal scanning period and the current can be written in half of the horizontal scanning period.
この場合、基準電流生成部と電流出力部の接続方法が異なる。1つの出力は異なる色の隣り合う信号を水平走査期間の半分ずつで出力することから、図203に示すように、出力1では例えば赤と緑、出力2では青と赤、出力3では緑と青を出力することになる。必要とする数だけ繰り返しで出力端子が形成される。なおこの例は分かりやすく3原色で説明を行ったが、任意の3色の組み合わせであっても良い。またドライバICが表示装置のどちらの端に形成されるかまたは画素の並びによっては、赤と青が入れ替わる場合もあるが、その場合も同様の動作となる。
In this case, the connection method between the reference current generation unit and the current output unit is different. Since one output outputs adjacent signals of different colors in half of the horizontal scanning period, as shown in FIG. 203, for example,
出力される色に応じて各電流出力部に基準電流が入力される。そのためセレクタは先の出力色の関係の例においては図204に示すように基準電流生成部891と基準電流線1〜3(2032)の関係が決まる。ここで基準電流生成部891aが赤、891bが緑、891cが青の基準電流を出力するとしている。
A reference current is input to each current output unit according to the output color. Therefore, the selector determines the relationship between the reference
このように1つの電流出力部を時間ごとに変化させ、2つのソース信号線に対し、共通の出力部を利用することでソースドライバの出力数が半分となり、さらに電流出力部1171が半分になる利点がある。とくに微小電流出力が要求される有機発光素子を用いた表示装置向けのソースドライバにおいては、隣接端子間の電流出力ばらつきを抑えるため、電流出力部1171に用いる階調表示用電流源となるトランジスタサイズを大きくしなければならず、そのためチップの総面積に閉める電流出力部1171の割合は50%から80%を占める。この面積が半分になることはチップサイズの大幅削減が可能となり(少なくとも30%程度)低コストドライバを実現することが可能となる。
In this way, by changing one current output unit every time and using a common output unit for the two source signal lines, the number of outputs of the source driver is halved, and the
また同一出力数が実現できれば、ドライバICを複数用いて表示を行ってきた表示装置においてもソースドライバの数が削減されることから低コスト化を実現できる。 If the same number of outputs can be realized, the number of source drivers can be reduced even in a display device that has performed display using a plurality of driver ICs, so that the cost can be reduced.
QVGAの画素数を持つ表示装置などではこれまでドライバICを2つ用いて表示することが一般的であるが、本発明を用いることで1つのドライバICで表示をおこなうことが可能となった。そのため、異なるチップ間の隣接端子の電流出力のずれ(チップ間ばらつきに起因するずれ)が発生しやすい問題を回避でき、ドライバICをカスケードに接続させるための回路及びチップ間隣接端子出力の電流ずれを防止するための回路を付加することなく表示が可能となるため、チップサイズの削減が期待できる。 In display devices having the number of QVGA pixels, it has been common to display using two driver ICs so far, but the present invention makes it possible to display with one driver IC. Therefore, it is possible to avoid the problem that the current output deviation of adjacent terminals between different chips (displacement due to chip-to-chip variation) is likely to occur, and the current deviation between the circuit for connecting the driver ICs in cascade and the output between adjacent terminals of the chips. Since it is possible to display without adding a circuit for preventing the occurrence of the problem, a reduction in chip size can be expected.
セレクタ2011及び2031ではアナログスイッチなどを用いて基準電流生成部891と基準電流線2014もしくは2032を接続し、切り替え信号にて導通させるアナログスイッチを変更することで切り替えを行うが、その際に数μAから数百μAの基準電流をすばやく供給させるために、基準電流生成部891から電流出力部1171までの配線経路において浮遊容量がなるべく小さくなることが好ましい。
In the
例えば図201における回路構成の例を図205に示す。基準電流源891は演算増幅器と抵抗で構成された定電流源回路からなり、電流出力部は例えば図10でのトランジスタを利用した構成の場合を示している。
For example, FIG. 205 shows an example of the circuit configuration in FIG. The reference
基準電流は89から、セレクタ2011内部の2051のトランジスタを介して102のトランジスタに流れる。102のトランジスタと階調表示用電流源103とのカレントミラー比に応じて1階調あたりの電流がきまり、階調データの入力に応じて103が出力される個数が変化することで階調に応じた電流が流れる。89から102に流れる電流は最大でも数百μAであるため、途中で2051により10kΩ程度のオン抵抗があっても電圧降下は多くても1V程度であり、基準電流生成部891の電源が3V以上あれば1171の電流出力段ならびに基準電流生成部891は問題なく動作する。
The reference current flows from 89 to the
そのため2051に用いるスイッチはオン抵抗が多少高くても低容量のスイッチで構成されることが好ましい。 Therefore, the switch used for 2051 is preferably a low-capacitance switch even if the on-resistance is somewhat high.
なおこの図では電流出力段の例として図10の回路で説明を行っているが、電流プリチャージや電圧プリチャージが動作する図103、118、122、173、177、186、191、195、198、200や、図25などに示すような異なるサイズを用いて階調に応じた電流を出力する方法など、基準電流を元に階調表示電流を出力する回路構成であればどのような方法であっても同様に駆動可能である。 In this figure, the circuit of FIG. 10 is described as an example of the current output stage, but FIGS. 103, 118, 122, 173, 177, 186, 191, 195, 198 in which current precharge and voltage precharge operate. 200, or a method of outputting a current corresponding to a gray scale using different sizes as shown in FIG. 25, etc., as long as the circuit configuration outputs a gray scale display current based on a reference current. Even if it exists, it can be driven similarly.
電流駆動による有機発光素子を用いたアクティブマトリクス型表示装置における欠点として、電流値が小さいと、ソース信号線の浮遊容量の電荷を充放電するのに時間がかかることである。 A disadvantage of an active matrix display device using an organic light emitting element driven by current is that it takes time to charge and discharge the stray capacitance of the source signal line when the current value is small.
この問題は同一階調表示で同一電流出力であっても駆動トランジスタ62の特性ばらつきによっても発生する。
This problem occurs due to variations in characteristics of the
カレントコピアの画素構成を用いた場合で説明を行う。 A description will be given using a current copier pixel configuration.
画素への所定電流書込む場合には図217(a)に示すようなトランジスタ66及び62が動作し、ソースドライバからの電流は71に示す経路によってソース信号線60を介して流れる。ソース信号線60の電位は駆動トランジスタ62の電流−電圧特性に従ったゲート電位72の電位とほぼ同一となる。(厳密にはトランジスタ66bのオン抵抗による電圧降下分異なる)同一ソース信号線60上の、次に書込みを行う画素において、駆動トランジスタ62の電流電圧特性が異なる場合(例えば同一電流を流すのに必要なゲート電位72が0.5V低い)1行前のソース信号線電位に対しソース信号線電位を0.5V変化させなければならない。これに対し、表示に必要な電流が10nA、浮遊容量が5pFであるとすると、変化に必要な時間は250μ秒かかることになる。変化は1水平走査期間内にしなければならない。フレーム周波数60HzでQVGAのパネルでは65μ秒であり、変化に必要な時間に比べて短い。そのため同一階調表示であっても、所定輝度を表示できない場合が発生する。
When a predetermined current is written to the pixel, the
駆動トランジスタ62のばらつきはパネルによって状況が異なる上に、どのようにばらつくかの想定ができない。そのため変化が大きな画素のみ電流プリチャージを行うといったことができない。
The variation of the driving
ソース信号線に流れる電流を4倍にすれば、変化に必要な時間も1/4となり水平走査期間内に書込みが可能となる。例えば図214に示すように、入力データに対し、出力の階調を4倍にして出力すれば、4倍の電流にて書込みが可能となる。これは、ドライバ36の出力段が図10、24、25に示すような構成となっており、図212に示すように階調数の増加に伴い電流が比例して増加するようになっているためにできる方法である。
If the current flowing through the source signal line is quadrupled, the time required for the change is also reduced to ¼, and writing can be performed within the horizontal scanning period. For example, as shown in FIG. 214, if the output gradation is output four times as much as the input data, writing can be performed with four times the current. This is because the output stage of the
電流を4倍にすると輝度が4倍になるが、これはEL素子63に電流が流れる期間を1/4にすることで解決できる。カレントコピアの画素構成の場合図208に示すように、電流書込み期間2082では図217(a)に示すように画素に電流を書込み、それ以外の期間を利用して図217(b)に示すようにEL素子63に電流を流し発光させている。この期間を発光期間2083とする。電流書込み期間2082と発光期間2083は連続していないがトランジスタ66a〜66cが同時に導通状態となることを防ぐため、動作マージンをとるために全て非導通状態となる期間を設けている。
When the current is quadrupled, the luminance is quadrupled. This can be solved by reducing the period during which the current flows to the
ゲート信号線2(61b)のパルス幅を変化させることによりEL素子63が発光する時間が変化する。図209(a)に対し、図209(b)とすれば発光期間は4/5となり、更に図209(c)とすれば1/5となる。なお1フレームに対し発光期間が短くなり、発光期間が1箇所に固まるとフリッカが見えやすくなる。そこで図209(c)では2回に分けて発光させるようにしている。電流を4倍にした場合には図209での例と同様に発光期間2083を1/4にすればよい。フリッカ低減のためには発光期間を何回かに分けて挿入し合計が1/4になるようにする。ゲートドライバは一般的にシフトレジスタにて構成されている。図209(c)のように1フレーム2081に2回以上信号を変化させるには図213に示すようにクロック(2131)に対し、1フレーム内でスタートパルス2132を複数回変化させれば実施できる。ハイレベル及びローレベルの期間を調整すると、発光期間の長さが変更でき、変化回数の増減により1フレームに発光する回数を変化させることができる。図213の例では、14分の4の期間発光し、発光期間が2回に分けられている例を示している。
The time during which the
これにより低階調であっても所定電流にまで1水平走査期間内で変化させることが可能となる。しかしながら全ての階調で4倍となるため電流の最大値も4倍となる。これに伴い画素67の回路でも4倍の電流が流せるような設計をする必要がある。例えば1倍のとき2μAであれば4倍では8μA必要。
As a result, even a low gradation can be changed to a predetermined current within one horizontal scanning period. However, since all the gradations are quadrupled, the maximum current value is also quadrupled. Accordingly, it is necessary to design the circuit of the
そのためには電源電圧(64もしくは69)もしくは駆動トランジスタ62のチャネルサイズの少なくとも1つを変更する必要がある。
For this purpose, it is necessary to change at least one of the power supply voltage (64 or 69) or the channel size of the driving
これは、ソースドライバからの電流が4倍となると、図217(a)に示す電流71が4倍となる。節点72の電位が低下し、図217(a)の状態におけるトランジスタ62の電流電圧特性が図215であるとすると従来I1電流であればV1の電位となるが、2倍の電流であるとV2まで電位が降下する。ソース信号線は図13に示すようにドライバ内部でスイッチ108を介して電流源トランジスタ103に接続されている。電流源トランジスタ103が低電流源となるには、飽和領域で動作させる必要があり0.5V程度の電圧が必要となる。Vdd(64)の電源電圧は少なくとも(0.5V+トランジスタ62のゲートソース間電位差)の電位が必要となる。図215によると1倍の時には、V0−V1+0.5V、4倍の時にはV0−V2+0.5V必要である。(V2−V1)の分だけVdd(64)の電源電圧を高くする必要がある。
This is because when the current from the source driver is quadrupled, the current 71 shown in FIG. 217 (a) is quadrupled. If the potential of the
Vddの電源電圧を同一にするためには、トランジスタ62のチャネルサイズを変更し図215の電流電圧特性を変更し、I2の電流値のときにゲート電圧がV1となるようにチャネル幅を4倍程度大きく変更する必要がある。
In order to make the Vdd power supply voltage the same, the channel size of the
電源Vss(69)に関しても変更となる可能性がある。画素に電流が書き込まれた後EL素子が点灯する際には図217(b)に示すような回路動作となる。このとき2つの電源(64、69)間の電位差は少なくとも、トランジスタ62が飽和領域で動作するための電圧VTRD2173、トランジスタ66cのオン抵抗による電圧降下VTRC2174、EL素子63にかかる電圧VEL2175の総和よりも大きくする必要がある。VTRD2173は倍率によらずほぼ一定の約3V程度、VTRC2174は1倍時0.5V、4倍時は2V必要となる。(オン抵抗によるものであるため流れる電流に比例して大きくなる)VEL2175に関してはEL素子63が図216の特性であるため4倍のほうが大きくなる。材料によるが1倍の場合5V、4倍の場合で8V必要。VddとVssの電位差は1倍時8.5V以上、4倍時13V以上となる。
The power supply Vss (69) may also be changed. When the EL element is turned on after the current is written to the pixel, the circuit operation as shown in FIG. 217 (b) is performed. At this time, the potential difference between the two power supplies (64, 69) is at least the sum of the voltage VTRD2173 for operating the
電流に関して4倍時は4倍の電流が流れるものの流れる期間が1/4となるため1フレームで消費される電流は変化がないが、電圧が1倍と4倍で異なるためこの例では消費電力が1.5倍になる問題がある。 When the current is quadruple, the current flowing in one frame does not change because the current flow is 1/4 although the current flows four times. However, in this example, the power consumption is different because the voltage is different from one time to four times. Has a problem of 1.5 times.
そこで本発明では、電流が小さな低階調領域ほど電流の倍率を大きくして電流を流すようにする一方で、最大電流が流れる最大階調時には電流が大きくならないように1倍の電流を流すようにすることで、電源Vdd、Vssの電圧を変化させずに低階調の書込み改善ができるようになると考えられる。図207に示すように256段階の入力階調に対しデータの倍率を定義し、入力映像信号に対してドライバ階調を算出すれば実現できる。算出の結果はドライバ階調の最高値を超えないように定義されている。 Therefore, in the present invention, the current is increased by increasing the current magnification in the low gradation region where the current is small, while the current is increased so that the current does not increase at the maximum gradation in which the maximum current flows. By doing so, it is considered that low gradation writing can be improved without changing the voltages of the power supplies Vdd and Vss. As shown in FIG. 207, this can be realized by defining the data magnification for 256 levels of input gradation and calculating the driver gradation for the input video signal. The calculation result is defined so as not to exceed the maximum value of the driver gradation.
この場合、階調に応じて各画素回路で発光期間2083を変化させなければ所定輝度が変化してしまうことになる。しかしながら画素ごとにゲート信号線波形を個別に調整することは難しい。表示画素分の制御信号を供給することは回路規模が大きくなりすぎる。発光期間が全ての画素において同じ長さである場合には入力階調が大きいほど輝度が所定輝度と比較して低くなる。 In this case, the predetermined luminance changes unless the light emission period 2083 is changed in each pixel circuit in accordance with the gradation. However, it is difficult to individually adjust the gate signal line waveform for each pixel. Supplying control signals for display pixels results in an excessively large circuit scale. When the light emission period is the same for all pixels, the luminance is lower as compared to the predetermined luminance as the input gradation is larger.
例えば発光期間2083を4分の1にした場合、図207の変換により階調0に近いほど所定輝度となるが、階調が増加するに従って、データの倍率が低下するため、輝度が低下する。階調255では輝度は4分の1となる。
For example, when the light emission period 2083 is set to ¼, the predetermined luminance becomes closer to the
画面の大部分において輝度低下が発生すると画面が暗くなることがはっきりと確認でき、画質低下が目立つようになる。一方で輝度が高い部分の割合が少ない場合には、輝度低下を起こす領域が小さくなり画質の低下が目立ちにくくなる。 It can be clearly confirmed that when the luminance is reduced in most part of the screen, the screen becomes dark, and the deterioration of the image quality becomes conspicuous. On the other hand, when the proportion of the portion with high luminance is small, the area where the luminance is reduced becomes small, and the deterioration of the image quality is less noticeable.
低階調表示時の電流が少ないことによるアレー特性ばらつきが主要因のむらは、低階調表示領域が多いほど目立ってくる。領域が小さくなるほど映像信号の変化とムラの区別がつかなくなる。そのため低点灯率ほどひどく、高点灯率ほど目立ちにくくなる。 The unevenness of the array characteristics due to the low current during low gradation display becomes more noticeable as the number of low gradation display areas increases. The smaller the area, the more difficult it is to distinguish between changes in the video signal and unevenness. Therefore, the lower the lighting rate, the worse, and the higher the lighting rate, the less noticeable.
表示ムラ低減の観点では、点灯率が低い画面ほどデータの倍率を高くする。最大電流の制限による輝度低下の観点では点灯率が低い画面ほど輝度低下による画質への影響を受けにくい。 From the viewpoint of reducing display unevenness, the data magnification is increased as the lighting rate is lower. From the viewpoint of luminance reduction due to the maximum current limitation, a screen with a lower lighting rate is less susceptible to image quality due to luminance reduction.
これにより点灯率に応じてデータ倍率と発光期間2083を変える方法が好ましいと考えられる。 Thus, it is considered preferable to change the data magnification and the light emission period 2083 according to the lighting rate.
点灯率が低い画面では、発光期間を短くし、データの倍率を図207のように最大の場合で4倍としても、低階調表示の画素が多いことから、大部分の画素では電流が4倍程度流れるようになり、アレーばらつき起因の書込み不足起因のムラが減少する。さらに倍率が小さく輝度が低下する画素が少ないため輝度低下の影響はほとんど見えない。 On a screen with a low lighting rate, even if the light emission period is shortened and the data magnification is set to 4 times at the maximum as shown in FIG. 207, there are many low gradation display pixels. Double the flow, and unevenness due to insufficient writing due to array variation is reduced. Furthermore, since the magnification is small and the number of pixels whose luminance is reduced is small, the influence of the luminance reduction is hardly visible.
点灯率が高い画面では、発光期間は長く取り、データの倍率は1倍とする。大部分の画素では1倍の電流でも十分書込みが可能でありムラは見えない。輝度低下については発光期間が変わらないため発生しないことから影響は見えない。 For a screen with a high lighting rate, the light emission period is long and the data magnification is 1. In most pixels, writing can be sufficiently performed even with a current that is one time, and unevenness is not visible. There is no effect on luminance reduction because it does not occur because the light emission period does not change.
点灯率によって徐々に電流の最大倍率と発光期間を変化させることで全点灯率領域において良好な表示が実現できる。 By gradually changing the maximum current magnification and the light emission period according to the lighting rate, good display can be realized in the entire lighting rate region.
特性ばらつきによるムラは点灯率12.5%以下で目立つようになってくる。(赤の最大電流が2μA、緑が2.5μA、青が2μAの場合)そこで図206に示すように点灯率12.5%以下の領域から徐々に最大倍率を増加させ、点灯率が1%未満となったときに4倍まで増加させる。発光期間の割合もそれに応じて短くしていく
最大倍率の値によらず、最高階調時の電流を増加させることはできないため同一点灯率でも階調が高いほど倍率を低くする必要がある。図206のように動作させたときの、点灯率1%未満、8%、12.5%以上での入力データとドライバへの出力階調の関係を図210に示す。
Unevenness due to characteristic variation becomes noticeable at a lighting rate of 12.5% or less. (When the maximum current of red is 2 μA, green is 2.5 μA, and blue is 2 μA) Therefore, as shown in FIG. 206, the maximum magnification is gradually increased from the region where the lighting rate is 12.5% or less, and the lighting rate is 1%. Increase to 4 times when less than. The ratio of the light emission period is shortened accordingly. Regardless of the value of the maximum magnification, the current at the highest gradation cannot be increased. Therefore, the magnification needs to be lowered as the gradation is higher even at the same lighting rate. FIG. 210 shows the relationship between the input data and the output gradation to the driver when the lighting rate is less than 1%, 8%, 12.5% or more when operated as shown in FIG.
最大倍率が4倍である点灯率1%未満の場合は図210(a)に示すように低階調では4倍の階調を出力している。(2101の点線が入力に対し出力が4倍となる線)最大電流はこれまでと同一である必要があるので、出力階調は最大で255のままである。階調増加に従って輝度を増加させる必要があることから、徐々に倍率を低下させていき入力データが255の場合には出力も255となるようにしている。入力データが2103の範囲であれば、電流を4倍にして書込みを行っており、書き込みやすく輝度も所定値どおりに出力される。実際点灯率が1%以下の画像では2103の領域が96%以上の画素を占めるため、大部分の画素で書き込み不足の改善効果があらわれる。輝度低下については入力データが2104の領域となる4%未満の画素でのみ発生し、さらに最も低下する輝度が4分の1となる画素は1%未満であり、表示上輝度低下が目立たず問題ないことを確認している。
When the maximum magnification is 4 times and the lighting rate is less than 1%, as shown in FIG. (The dotted
点灯率が高くなる画面ほど、1画面での使用階調分布は高いほうに変化していく。また階調が高くなるにつれて、必要なデータ倍率は小さくてすむ。例えば階調1で4倍電流を用いて書き込みできるのであれば、階調2は2倍電流で書込みが可能。データ倍率が小さいほど、より高い階調まで最大データ倍率を用いて表示が可能であるため、発光期間が短くなっているにも関わらずデータの倍率が十分とれないことに起因する輝度低下の影響を受ける階調数が少なくなる。
As the lighting rate increases, the use gradation distribution on one screen changes to a higher level. Also, as the gray level increases, the required data magnification can be reduced. For example, if writing can be performed with a quadruple current at
そこで点灯率が高くなるにつれて(より高めの階調が多く含まれる画像になるに従って)最大倍率を小さくしていく(図206)。 Therefore, the maximum magnification is decreased as the lighting rate is increased (as the image includes many higher gradations) (FIG. 206).
点灯率が8%程度になると図210(b)に示すように最大倍率は2倍としている。その分発光期間も長くなり2分の1となる。図210(a)と同様に2倍しても255階調を超えない2107の領域の入力データでは入力に対し2倍のデータを出力している。(2105の点線が入力に対し出力が2倍となる線)発光期間が長くなった分2105の点線からはずれた2108の入力データの範囲であっても、輝度低下が発生する割合は10%以下と大きくなるが、低下率が最大2分の1に低減したため、目立ちにくくなっている。
When the lighting rate is about 8%, the maximum magnification is doubled as shown in FIG. 210 (b). Accordingly, the light emission period becomes longer and becomes a half. As in FIG. 210 (a), the input data in the
さらに点灯率が上昇すると、1画面での表示階調の分布がさらに高い階調のほうにシフトするため書込み不足が発生する画素の割合が減少する。従ってムラも見えにくくなる。そのため電流の倍率を上げる必要が無くなり、12.5%以上の点灯率において図210(c)に示すように入力データと同じ出力階調となる。輝度低下がない表示が可能となる。 When the lighting rate further increases, the distribution of display gradation on one screen shifts to a higher gradation, so that the ratio of pixels in which insufficient writing occurs is reduced. Accordingly, unevenness is also difficult to see. Therefore, it is not necessary to increase the current magnification, and the output gradation becomes the same as that of the input data as shown in FIG. 210 (c) at a lighting rate of 12.5% or more. A display without a decrease in luminance is possible.
以上のように電流が少ないことによるムラが発生しやすい低階調表示が多い場合には、ドライバの出力階調を大きくし、発光期間を短くすることで輝度を保ちつつ電流を多くしてムラを低減する。高階調部の輝度低下については、表示領域が小さいため目立ちにくく問題ない。 As described above, when there are many low gradation displays where unevenness due to low current is likely to occur, the output gradation of the driver is increased and the light emission period is shortened to increase the current while maintaining the brightness. Reduce. There is no problem in reducing the luminance of the high gradation part because the display area is small and is not noticeable.
一方で高階調表示が多い場合には、階調の倍率は変化させず、輝度低下を防止する。低階調表示は少ないため、階調倍率を上げなくてもムラは目立ちにくい。 On the other hand, when there are many high gradation displays, the gradation magnification is not changed, and the luminance is prevented from lowering. Since there are few low gradation displays, unevenness is not noticeable without increasing the gradation magnification.
低階調が多いか少ないかを判定するには、1画面分の階調データを積算し、点灯率という形にて判定することがよい。入力データに対して、点灯率によりドライバ出力階調値を変化させ、図210に示すような関係にするためには図211に示すようにガンマ補正回路1536によりガンマ補正を行ったガンマ補正後映像信号1539に対し、点灯率計算部2117により算出された点灯率データ2113に従ってソースドライバへの出力階調を変更する階調レベル変換部2111にて、変換を行うようにする。階調レベル変換部において、図210に示すような入力データと出力階調の変換を行う。
In order to determine whether the number of low gradations is large or small, it is preferable to integrate gradation data for one screen and determine in the form of a lighting rate. In order to change the driver output gradation value according to the lighting rate with respect to the input data and to obtain the relationship as shown in FIG. 210, the image after gamma correction in which gamma correction is performed by the
同時にデータ倍率に従って、発光期間を変更する必要がある。そこで発光期間を制御するゲートドライバ制御線2116を点灯率に応じて変更できるように、ゲートドライバ制御部2112へも点灯率データ2113を入力し、点灯率に応じてスタートパルス2132を変更することで実現している。
At the same time, it is necessary to change the light emission period according to the data magnification. Therefore, the
点灯率の計算は1フレームのデータを全て加算し、全ての画素が最大階調を表示したときの計算値に対する、現フレームの加算結果値の割合で決定される。 The calculation of the lighting rate is determined by the ratio of the addition result value of the current frame to the calculated value when all the data of one frame are added and all the pixels display the maximum gradation.
使用する表示パネルのアプリケーション(例えば図21のようなテレビ、図22に示すビデオカメラ、図23に示す携帯情報端末)によって、最高輝度が異なることにより1階調あたりの電流が異なるし、表示画素数が異なることにより水平走査期間の長さが異なる。これにより、電流が1水平走査期間内で変化可能な最低階調が変化し、必要なデータ倍率が変化することが考えられる。 Depending on the application of the display panel to be used (for example, a television as shown in FIG. 21, a video camera as shown in FIG. 22, or a portable information terminal as shown in FIG. 23), the current per gradation varies depending on the maximum luminance. The length of the horizontal scanning period varies depending on the number. As a result, the lowest gray level at which the current can change within one horizontal scanning period changes, and the necessary data magnification may change.
そこで本発明では外部コマンドによりデータ倍率を変化できるようにしたり、図206の最大階調信号倍率を変化させていく最高点灯率(図206では12.5%)を変化できるように、図211において、コマンド入力2118を設け階調レベル変換部2111、ゲートドライバ制御部2112に入力することで変更できるようになっている。
Therefore, in the present invention, in FIG. 211, the data magnification can be changed by an external command, and the maximum lighting rate (12.5% in FIG. 206) for changing the maximum gradation signal magnification of FIG. 206 can be changed. The command input 2118 is provided and can be changed by inputting it to the gradation
図211にて黒データ挿入部1782は垂直ブランキング期間においてどの画素も選択されていないにもかかわらず、ソースドライバ36が電流を引き込むことによりソース信号線電位が低下することで1行目低階調表示時に電位変化量が多くなり書込みがしにくくなることを防ぐためのものである。
In FIG. 211, the black
垂直ブランキング期間で電流を引き込まないように、ドライバへの出力を階調0にすることでソース信号線電位低下を防止している。データがブランキング期間であるかどうかを判定するために1781の信号を用いて、ブランキング期間のみ0を出力し、それ以外の期間では入力映像信号1531をそのまま出力するようになっている。
The output to the driver is set to
電流プリチャージを実施する出力信号線においては、まず、電圧プリチャージを実施し、図218のプリチャージ電源24から供給される電圧がソース信号線60に印加される。このときスイッチ131は導通状態、スイッチ132は非導通状態となる。プリチャージ電圧値をV1とすると、図219に信施羽陽に、節点2184はV1となる。節点2183は階調表示用電流源103が電流を引き込もうとするが、スイッチ132が非導通状態であるため電位低下を引き起こす。これにより電位はV4まで低下する。この状態で、電圧プリチャージをやめ、電流プリチャージを実施すると、スイッチ131及び132の動作から、節点2183の電位は急激に上昇し、V4からV1まで変化する。節点2183の電位の急激な変化によりトランジスタの接合容量2182のため共通ゲート線107が変動する。その後、本来の表示階調となるように、節点2183及び2184の電位はV2まで徐々に変化する。共通ゲート線107の電位は、節点2183が急激に変化することがなくなったため変化せず、所定のV3電位に戻る。
In the output signal line that performs the current precharge, first, the voltage precharge is performed, and the voltage supplied from the
図220にプリチャージ期間と共通ゲート線107電位、ソースドライバ電流出力、ソース信号線電位変化の様子を示す。
FIG. 220 shows changes in the precharge period,
電流プリチャージ期間2202の初めに共通ゲート線107電位が上昇する。これにより2202の期間でソースドライバの電流出力は所定のI1(最大階調に相当する電流)に対して増加し、I3の電流が流れる。電位がV3に近づくにつれてI1に戻る方向となるが、この間でソース線容量2181から引き抜かれる電荷量が多くなり、ソース信号線電位は目標値であるV2よりもさらに低下する場合がある。共通ゲート線107の揺れを押さえるためには、図10の構成において、基準電流線89の電流値を大きくし、分配用ミラートランジスタ102をたくさん設けて、共通ゲート線107の電位を支えるなどにより、なるべく揺れを小さくする方法がとられる。
At the beginning of the
しかしながら、ドライバの出力数が多く、ソース線容量2181が大きい場合には負荷が重いことから共通ゲート線107の揺れを完全に押さえることが難しい。電流プリチャージ期間2202は1μ秒から10μ秒である。電位変動の期間は電流プリチャージが実施される出力数によるが、最小では0.1μ秒であるが、最大では8μ秒程度存在する。
However, when the number of outputs of the driver is large and the
表示パターンによっては、ソースドライバ電流出力の差が小さく、ソース信号線電位はプリチャージ期間後の階調表示電流によりV2まで変化可能な程度の誤差で済むが、最大の場合においては、電流プリチャージ期間においてV2電位から大きく外れることで、その後の階調表示電流では電位変化が遅く、結果としてV2以下の電位となって所定輝度より高くなる問題が発生する。 Depending on the display pattern, the difference in the source driver current output is small, and the source signal line potential can be an error that can be changed to V2 by the gradation display current after the precharge period. By deviating greatly from the V2 potential in the period, the potential change is slow in the subsequent gradation display current, resulting in a problem that the potential becomes V2 or lower and becomes higher than the predetermined luminance.
低階調ほど輝度が高くなる現象が目立つようになる。これは低階調ほど、階調表示電流が小さいことによる階調表示電流出力期間2203でのソース信号線電位変化がしにくく、電流プリチャージ期間2202終了後の電位のずれの影響を受けやすい。高階調側になるほど、階調表示電流が多くなるため、ソース信号線電位を変化させやすく電流プリチャージ期間2202終了後の電位のずれに対しても対応が可能になるため目立ちにくくなる。
The phenomenon that the luminance increases as the gradation becomes lower becomes more conspicuous. This is because the lower the gray level, the lower the gray level display current, and the lower the potential of the source signal line in the gray level display
電流プリチャージ期間2202は、高階調ほど長くなる。電圧プリチャージ期間2201にて黒表示状態から階調表示状態まで電流を引き抜くことから階調が高いほど引き抜くのに時間がかかる。そのため高階調ほど電流プリチャージ期間2202を長くする必要がある。共通ゲート線107の電位の変動は電流プリチャージ期間2202の後半ほど低減する。そのため、電流プリチャージ期間2202が長いほどソース線容量2181から引き抜かれる総電荷量の誤差は小さくなり、電流プリチャージ期間2202終了後のソース信号線電位の誤差も小さくなる。その結果階調表示電流出力期間2203において、所定の値までソース信号線電位を変化させるにも変化量が少ないために、変化しやすくなる。
The
そこで電流プリチャージ期間2202を長くすることを考えた。電流プリチャージ期間での変動量を保つために、プリチャージ電流値を小さくする。例えばプリチャージ電流値を半分にして、電流プリチャージ期間を2倍にする。図223は図220に対し電流プリチャージ方式を変更したものである。図220の場合に比べて電流プリチャージ期間2202での共通ゲート線電位の揺れが減少している。プリチャージ電流が半分になったためソース信号線60に接続される階調表示用電流源103の数が半減し、共通ゲート線107の変動が小さくなる。
Therefore, it was considered to lengthen the
更に電流プリチャージ期間2202が2倍になったため、共通ゲート線107の揺れによるソース線容量2181の放電量誤差の割合が小さくなる。電流プリチャージ期間2202開始から時間がたつにつれ、電流値が所定値に近づくため、設定どおりのプリチャージ電流値が印加される期間が多くなりその結果ソース信号線電位の目標値からのずれが小さくなる。これにより、共通ゲート線107の電圧揺れを抑える回路を追加しなくても、共通ゲート線107の電位変動による輝度ずれの影響を小さくすることが可能となる。
Further, since the
電流プリチャージ期間2202での電流値を半分にするためには例えば図224に示すような出力段を設ける。8ビット出力において、およそ半分の電流源のみ電流プリチャージパルス群1174から1つ選択されたパルスが電流出力部1171に入力され、出力線104に出力されれば実現できる。電流プリチャージ制御線a(2242a)もしくは電流プリチャージ制御線b(2242b)の一方のみにパルスが入力されれば実現できる。2242aで実現する場合には128階調未満でのプリチャージにおいては階調によらずプリチャージ電流を一定にしてプリチャージさせることが可能である。(128階調以上が書き込みできない場合には、プリチャージ電流も128階調以上なければ、プリチャージしても書き込めないことを意味する。したがって、プリチャージ電流が約半分とする場合には、128階調以上は書き込み可能であることが前提である。)また、電流プリチャージ期間2202から階調表示電流出力期間2203への変化時に電流源がソースドライバから切り離されるのみで動作するため、この間での階調表示用電流源103のドレイン電圧変動が防止できる。スイッチ132が導通状態から非導通状態に変化する場合においては階調表示用電流源103のドレイン電位は、電流引き込み経路がなくなったことによって徐々に変化する動作となるので、変化の速度は小さく、トランジスタ容量2182を介したカップリングによる共通ゲート線107への電位変動の影響は小さくなる。共通ゲート線107の電位変動を抑える観点においては、2242aをプリチャージ電流として用いることが好ましい。
In order to halve the current value in the
プリチャージ制御線b(2242b)は電流プリチャージが必要な階調すべてにおいて中間調の電流でプリチャージを実施すれば書込みが可能な場合には、必ずしも必要ではない。回路規模削減のためなくすことが好ましい。 The precharge control line b (2242b) is not necessarily required when writing is possible by performing precharge with a halftone current in all gradations that require current precharge. It is preferable to eliminate it to reduce the circuit scale.
プリチャージが必要な階調のなかで高階調側では、中間調のプリチャージではなく白に相当するプリチャージ電流が必要な場合がある。プリチャージが中間調付近まで必要な場合に、このようなケースが発生する。例えば100階調が書き込みできない場合、階調127で電流プリチャージをしても、変化速度は1.27倍である。1.27倍で書込みが達成できればよいが、できない場合には電流を増加させ、更に変化速度を早くする必要がある。その場合には2242bを用い、白電流でプリチャージをすればよい。これを実現するためにはプリチャージ判定線984のデータによりパルス選択部2241の出力を制御し、電流プリチャージパルス群1174のうちのどれを選択するかの他に、電流プリチャージ制御線2242のうちのaのみもしくはa、bの両方に選択されたパルスを出力するを選択できるようにする。例えば図229に示すようなパルス選択部2241の動作にすることで実現可能である。階調と電流値はコントローラ部にて、プリチャージ判定信号生成部671にて制御すればよい。
Of the gradations requiring precharge, on the high gradation side, a precharge current corresponding to white may be required instead of halftone precharge. Such a case occurs when precharge is required up to the vicinity of the halftone. For example, when 100 gradations cannot be written, even if current precharge is performed at
おおまかには階調が大きい場合のプリチャージのみ255階調、小さい場合には127階調のプリチャージでよいことから、例えば電流プリチャージが6段階で設定可能な場合(電流プリチャージパルス群1174が6つのパルスである場合)プリチャージパルス1〜4までは、電流プリチャージ制御線a(2242a)を利用し、電流プリチャージ制御線b(2242b)は常に”L”レベルとする。プリチャージパルス5と6は電流制御信号2243により、1〜4と同様に電流プリチャージ制御線a(2242a)のみ利用するか、aとbの両方を利用するか選択できるようにする。選択できるようにしているのは、発光色によってEL発光効率が異なる場合、効率の悪い青色では電流が多いため、127階調の電流でプリチャージが可能であるが、効率の良い赤色では電流が少なく、255階調の電流でプリチャージが必要となることがある。電流制御信号2301を赤と青で異なる値を入力することで表示色により異なる電流プリチャージ量を実現できる。
Roughly, only the precharge when the gradation is large may be 255 gradations, and when the gradation is small, the precharge with 127 gradations is sufficient. For example, when the current precharge can be set in six stages (current precharge pulse group 1174). The current precharge control line a (2242a) is used for the
図230の方法は、図224に比べて、プリチャージ判定線のビット数が少なく、ラッチ部22のビット数を2ビット削減できるため、回路規模が少なく実現できる点で有利である。電流制御信号は少なくとも同一表示色の出力ではすべて同じ信号を入力でよいためである。コマンド入力された電流制御信号2301を各出力に分配すればよい。2ビットのラッチ部を挿入するに比べ、バス配線をするのみであるため回路規模が小さくなる。 The method of FIG. 230 is advantageous in that the circuit scale can be reduced because the number of bits of the precharge determination line is smaller and the number of bits of the latch unit 22 can be reduced by 2 bits compared to FIG. This is because the current control signal can be input at least for the same display color output. The commanded current control signal 2301 may be distributed to each output. Compared to inserting a 2-bit latch portion, the circuit scale is reduced because only bus wiring is provided.
プリチャージパルス5と6が255階調により電流プリチャージされる場合には、階調が高めのときであり、階調表示電流が大きく、また電流プリチャージ期間2202も長くなるため、ゲート線電位107が変動しても所定階調に戻すことが可能である。
When the
この動作を実施するため図230におけるパルス選択部2302では、プリチャージ判定線984において、電流プリチャージパルス1から4を選択するときは、2242aにのみプリチャージパルス1174を出力する。電流プリチャージパルス5、6を選択する時は更に電流制御信号2301を参照し、電流プリチャージ制御線a2242aのほか、電流プリチャージ制御線b2242bにも1174を出力するかどうか判定する。
In order to perform this operation, the
電流プリチャージ期間2202開始時に共通ゲート線107電位を変動させないためには、他に直前の電圧プリチャージ期間2201の間でも階調表示用電流源103をソース信号線に常に接続しておき、あらかじめソース信号線60とドレイン電位を同一にしておく方法がある。図222に出力段の回路構成例、図221には、各期間でのスイッチの動作及び電位変化を示す。
In order not to fluctuate the
図222において、電圧プリチャージ期間2201で電圧プリチャージが電圧プリチャージ制御線1182によって入力されても、電流出力部1171の出力がソース信号線60と切り離されないように、電圧印加選択部2223の回路構成を変更している。電流出力部1171が出力から切り離されるのは出力イネーブル信号51が入力されたときのみとしている。
In FIG. 222, even if the voltage precharge is input through the voltage
これにより図221に示すように、少なくとも1つの階調表示用電流源103から構成された電流源241のドレイン電位は電圧プリチャージ期間2201の開始時点で1水平走査期間前の状態によってはV1まで急激に変化する。少なくとも1つの階調表示用電流源103が変化すればよいが、好ましくは、電流プリチャージ期間で使用する全ての電流源241が電流出力部1171からソース信号線60に接続されることが好ましい。それには、電圧プリチャージ制御線1182によりスイッチ2221が導通状態となっているときにも電流プリチャージ制御線1181にパルスが入力され、電流プリチャージを実施することで実現できる。
As a result, as shown in FIG. 221, the drain potential of the
このとき共通ゲート線107の電位変動が発生するが、ソース信号線電位60は、プリチャージ電源出力によりV1に固定されている。電流出力部1171の出力には全く無関係となるため、電位の変動がおきても表示に影響はない。電圧プリチャージ期間2201から電流プリチャージ期間2202への変化ではドレイン電位が変化するが、この変化は急激ではなく、電流源241の能力により徐々に変化していくため、トランジスタ容量2182を介したカップリングによる共通ゲート線107の電位変動は発生せず、電流値の変化がない電流プリチャージが実現できる。なお、プリチャージ電源24は、各ソース線容量2181の充電、蓄積容量65の充電のほか、電流出力部1171に引き込まれる電流を含めて、所定電圧(この場合V1)を2μ秒以内に安定して供給できるような駆動能力で設計する必要がある。従来の方法に比べて電流出力部1171の引き込み分だけ大きくする必要がある。
At this time, the potential variation of the
他に、共通ゲート線107の揺れを小さくする方法としては、図225の出力段の構成及び図226の動作に示すように、電位安定用電流源2251を伝習出力部1171と電圧印加選択部1173の間にスイッチ2255を介して設け、電圧プリチャージ期間2201において、電位安定用電流源2251がソース信号線60と切り離された電流源241と接続され、電位安定用電流源2251の駆動能力に応じた電位が、ドレイン電位に印加されるようにする。そのために、図228に示すように電圧プリチャージパルス入力時に、電流プリチャージパルスも同時に入力し、電圧プリチャージ実施時に電流プリチャージの機能を利用して、電流源241のドレイン電位を変更する。このときの電位をV5とし、電位安定用電流源2251の設計によりV5>V4となるように設計する。電流プリチャージ期間2202の開始時での変化は(V1−V5)で従来の(V1−V4)にくらべて変動幅が小さくなり、その結果として共通ゲート線107の電位変動は小さくなり、プリチャージ電流の誤差が小さくなって、輝度ずれが小さくなる。V4電位の発生は、電流源トランジスタ241のドレイン電極がフローティング状態となり、電流を引き込みたいにもかかわらず電流経路がなくなることにより、トランジスタ241のドレイン電位が低下していくことにより発生している。本発明のように常にドレイン電極が接続されていればドレイン電位の低下は外部回路により抑えられる。これを利用している。
As another method for reducing the swing of the
なおV5の電位は電位安定用電流源2251のゲート電圧とドレイン電流特性から決定される。V5を高くするには、チャネル幅を大きくするか、チャネル長を短くすればよい。画素回路は低温ポリシリコンもしくはアモルファスシリコンで形成される。電流出力部1171が画素回路と同一にチャネル領域を作成するのであれば、駆動トランジスタ62に対し、チャネル幅が大きいもしくはチャネル長が小さいトランジスタを作る必要がある。電流源241のドレイン電位をV1に近づける必要があるが、V1電位は駆動トランジスタ62が黒状態の電位とほぼ同一の電位である。一方電流プリチャージは白状態の電流が流れていることから、62と2251が同一サイズであれば、結果的に駆動トランジスタ62が白状態となる電位が241のドレイン電極に印加されていることとなる。電流プリチャージ期間2202の開始時に白電位から黒電位まで電流源241のドレイン電位が変動するため、共通ゲート線107の電位も変動する。それゆえ、白状態の電流が流れても電位安定用電流源2251のゲート電位がV1近傍になるように電位安定用電流源2251の電流能力を高める必要があり、その結果として駆動トランジスタ62と電位安定用電流源2251が同一プロセスで形成されるならば、電位安定用電流源2251のチャネル幅を大きくするか、チャネル長を小さくする必要がある。
The potential of V5 is determined from the gate voltage and drain current characteristics of the potential stabilization
一方で少なくとも電位安定用電流源2251を含む電流出力部1171が結晶シリコンやガリウム砒素化合物などで形成される場合には、電位安定用電流源2251のほうが駆動トランジスタ62に比べ駆動能力が高くなり、電位安定用電流源2251は、小さく設計してもよい。図226の電圧プリチャージ期間2201でのドレイン電位V5がV1に近くなるようにすればよい。
On the other hand, when the
また、電位安定用電流源2251の特性ばらつきによる電流源トランジスタのドレイン電圧ばらつきを補正するために図227に示すように無負荷時電圧調整線2271に接続されたトランジスタ2272を並列に接続する。無負荷時電圧調整線2271の電位を変化させると、トランジスタ2272の内部抵抗値が変化し、その結果無負荷時電圧調整線2271の電位が低いほど電流源241のドレイン電位が高くなり、無負荷時電圧調整線2271の電位が高いほど電流源241のドレイン電位が低くなる。
Further, in order to correct the drain voltage variation of the current source transistor due to the characteristic variation of the potential stabilization
電位安定用電流源2251のドレイン電流ゲート電圧特性と、トランジスタ2272のオン特性、無負荷時電圧調整線2271の電位により、V5の電位が決定される。無負荷時電圧調整線2271を出力ごとに調整できるのであれば、電位安定用電流源2251、トランジスタ2272の特性ばらつきを補償し、どの出力でも同一のV5電位を出力させることができる。
The potential of V5 is determined by the drain current gate voltage characteristics of the potential stabilization
またばらつき補正以外でもV5電位の調整に用いることが可能である。無負荷時電圧調整線2271の電位を変化させればV5電位が変わることを利用する。トランジスタ2251を最小サイズで作成し、これが、結晶シリコンもしくはガリウム砒素化合物などで作成された場合に、駆動トランジスタ62との能力差が大きく、白表示でもV5電位がV1電位よりも高くなってしまう場合に、V5電位をV1電位まで下げるのに利用する方法である。
Further, it can be used to adjust the V5 potential other than the correction of variation. If the potential of the no-load voltage adjustment line 2271 is changed, the fact that the V5 potential changes is utilized. When the
共通ゲート線107の電位変化を抑える方法として図224に示すプリチャージ電流値を小さくする方法、図222に示す、電圧プリチャージ時にも電流源トランジスタをソース線に接続する方法、図225もしくは図227に示すように、電圧プリチャージ期間に電流源241をフローティング状態にせずにドレイン電位をV1近傍になるように制御する方法を挙げた。
As a method of suppressing the potential change of the
この3つの方法のうちの少なくとも1つを実施することで、電流プリチャージ実施時の輝度ずれが改善された。図224に示す方法は、図222もしくは図225もしくは図227と組み合わせて実施することも可能である。電流プリチャージ期間2202に流れる電流が半分になるだけで共通ゲート線107の電位変動をより抑えることが可能である。電流プリチャージ期間2202で電位変動する電流源241の数が減るためである。
By implementing at least one of these three methods, the luminance shift at the time of current precharge was improved. The method shown in FIG. 224 can also be implemented in combination with FIG. 222, FIG. 225, or FIG. The potential fluctuation of the
有機発光素子63の効率が上昇すると、1階調当たりに必要な電流量が低下し、1画素に書き込まれる電流が減少する。これにより、ソース信号線の容量を充放電する能力が低下し、所定階調まで変化しにくくなる。
When the efficiency of the organic
また同一ソース信号線60で同一階調表示であっても、駆動トランジスタ62の電流電圧特性ばらつきから、画素ごとに書き込む電圧値が異なる。例えば図238に示すような画素A〜Cが同一ソース信号線60に接続され、駆動トランジスタ62の特性が画素Aと画素Cでは図237の2371、画素Bでは2372で示される場合、書き込み電流がI1である場合にソース信号線60の電圧値は画素Aおよび画素C書き込みの際はV1、画素B書き込みの場合はV2である必要がある。
Even when the same gradation is displayed on the same
V1からV2またV2からV1への変化は、ドライバICの電流源241および駆動画素トランジスタ62から供給される電流により、ソース信号線60の浮遊容量を充放電することで実施される。しかし、電流が小さくなると、1水平走査期間内で所定値まで変化することができず、図239(a)に示すように異なる電位が書き込まれてしまう。その結果、各画素に書き込まれる電流値は図239(b)に示されるように画素Bでは所定値よりも少なくなり、画素Cでは所定値よりも高くなる。
The change from V1 to V2 and V2 to V1 is performed by charging and discharging the stray capacitance of the
これにより、同一階調表示の画像であっても、実際の表示は画素C>画素A>画素Bとなり、輝度差が発生する。このように、同一階調表示であっても駆動トランジスタ62の特性ばらつきによっては、輝度差が発生し、これが輝度ムラとなって表示品位を低下させてしまう。
As a result, even in the same gradation display image, the actual display is pixel C> pixel A> pixel B, and a luminance difference is generated. As described above, even in the same gradation display, a luminance difference is generated depending on the characteristic variation of the driving
所定値までの変化をより短時間で実施するためには、書き込み電流を増加させるか、書き込み時間を長くするか、ソース信号線60の容量を小さくするしかない。書き込み電流以外は、パネルの設計で決まってしまう値であり、改善させる方向には設計できない。
In order to implement the change to the predetermined value in a shorter time, there is no choice but to increase the write current, lengthen the write time, or reduce the capacity of the
そこで書き込み電流をN倍(N>1)し、発光輝度が高くなる分は、発光期間を(1/N)倍して所定輝度となるようにすることで、書き込み電流を増加させつつ所定輝度を保ち、特性ばらつきに対しソース信号線電位を十分に変化させられるようにする。 Therefore, the write current is increased N times (N> 1), and the light emission luminance is increased by increasing the write current by increasing the write current by increasing the light emission period by (1 / N) times. And the source signal line potential can be sufficiently changed with respect to characteristic variations.
この方法の場合、有機発光素子63に対し、発光期間では従来のN倍の電流が流れ、素子が劣化速度はN倍以上となり、発光期間が1/N倍であったとしても、寿命が低下する問題がある。
In the case of this method, a current N times as long as that of the conventional organic light-emitting
そこで本発明では、寿命の低下を最小限におさえつつ、書き込み特性を向上させる方法として、書き込みがしやすい高階調表示が多い画面においては、書き込み電流は1倍とし、書き込みにくいことが顕著に現れる低階調表示が多い画面で従来のN倍で書き込みし、発光期間を1/N倍することとする。 Therefore, in the present invention, as a method for improving the writing characteristics while minimizing the decrease in the lifetime, the writing current is set to 1 times and the writing is difficult on a screen having many high gradation displays that are easy to write. On a screen with many low gradation displays, writing is performed by N times the conventional one, and the light emission period is 1 / N times.
画素ごとに階調の高低によってNの値を設定することが好ましいが、有機発光素子63の発光期間を定めるスイッチ66cはゲートドライバ35から各行に供給されるゲート信号線61により制御されるため、同一行ではすべて同一発光期間となる制約がある上、ゲートドライバ35の構成が回路規模簡略化のためシフトレジスタの回路構成となっており、指定された発光期間は1フレームかけて、全ゲートラインに順に伝達されるため、全画面において発光期間は同一となるため、列方向においても書き込み電流の倍率は同一にしなければならない。
Although it is preferable to set the value of N for each pixel according to the level of gradation, the
そこで、1フレームの全データ量から演算処理を行い、全画素が最大階調を表示した場合を100、全画素が最低階調を表示した場合を0として、1フレームの画像の点灯割合を計算する。階調が高いほど、また階調が高い画素が多いほど点灯割合は大きくなる。このデータを点灯率と定義し、点灯率に応じて発光期間と、電流の倍率を設定するようにする。 Therefore, the calculation processing is performed from the total data amount of one frame, and the lighting ratio of the image of one frame is calculated with 100 when all pixels display the maximum gradation and 0 when all pixels display the minimum gradation. To do. The higher the gradation and the more pixels with higher gradation, the greater the lighting ratio. This data is defined as the lighting rate, and the light emission period and the current magnification are set according to the lighting rate.
一般的には点灯率が低い画像ほど低階調表示が多く、点灯率が高いほど高階調表示が多い。そこで、点灯率が低い画像ほど基準電流の倍率を増加させ、ある一定の点灯率よりも高い画像では寿命を確保するため1倍で書き込む。 Generally, an image with a lower lighting rate has more low gradation display, and a higher lighting rate has more high gradation display. Therefore, the magnification of the reference current is increased for an image with a lower lighting rate, and for an image with a higher lighting rate than a certain lighting rate, writing is performed at a magnification of 1 to ensure the lifetime.
書き込み電流をN倍するためにはソースドライバから出力される電流をN倍させる必要がある。図233に書き込み電流をN倍できる回路構成の例を示す。従来の方式と比較して各色個別に基準電流を変更できる機能(2335a〜2335c)に加えて2335dに示すように全色共通で基準電流を変更できる機能を設け、電子ボリューム制御信号2334dの値を点灯率に応じて変更することで、点灯率に応じて書き込み電流の倍率を変更できる。変化できる最大倍率は電子ボリューム2335dの最大、最小電圧比によって決められる。また電子ボリューム2335のビット数によって、1段階あたりの変化率を変更できる。ビット数が多いほど細かく電流倍率を調整できる。
In order to multiply the write current by N, it is necessary to multiply the current output from the source driver by N. FIG. 233 shows an example of a circuit configuration that can multiply the write current by N times. In addition to the function (2335a to 2335c) that can change the reference current for each color individually as compared with the conventional method, a function that can change the reference current for all colors as shown in 2335d is provided, and the value of the electronic
2335dによる電流の変化率の設定は、本来基準電流の倍率と発光期間の倍率の積が一定(=1)であれば、変化率が大きくても問題ないはずであるが、実際には、電流倍率を増加させるほど輝度が低下する。そのため、点灯率に応じて倍率を変更させると、特に低階調表示画素ほど点灯率が高い画面では輝度が大きくなり、点灯率が低い画面ほど輝度が低下し、同一階調でも輝度が変化し、点灯率の高低を繰り返す表示ではフリッカとして視認される。 Setting of the current change rate by 2335d should be no problem even if the change rate is large if the product of the magnification of the reference current and the light emission period is essentially constant (= 1). The brightness decreases as the magnification is increased. For this reason, when the magnification is changed according to the lighting rate, the brightness increases particularly on a screen with a higher lighting rate as the low gradation display pixel, the luminance decreases on a screen with a lower lighting rate, and the luminance changes even at the same gradation. When the display repeats the lighting rate, it is visually recognized as flicker.
これは駆動トランジスタ62のアーリー効果により、ソース信号線60からの書き込み電流に対し、有機発光素子63に流れる電流が異なるためである。
This is because the current flowing through the organic
1倍駆動時の電流をIaとする。有機発光素子63に電流が流れるときの画素回路の動作は図7(b)に示すようになり、駆動トランジスタ62、スイッチ66c、有機発光素子63にIaの電流が流れる。このとき有機発光素子63にかかる電圧は、有機発光素子63の電流−電圧特性により、Iaに対応した電圧Vaとなる。スイッチ66cにかかる電圧はオン抵抗をR66cとすると、(Ia×R66c)となる。その結果、電源64(Vdd)と有機発光素子62のカソード電圧(0V、なお便宜上接地電位となっているが、64の電源電圧設定によって負電源としてもよい)駆動トランジスタ62にかかる電圧は(Vdd−Va−Ia×R66c)となる。
The current at the time of 1 × driving is assumed to be Ia. The operation of the pixel circuit when a current flows through the organic
一方2倍駆動時においては、同様に考えると駆動トランジスタ62にかかる電圧は(Vdd−Vb−2×Ia×R66c)となる。ここでVbは有機発光素子63に2×Iaの電流が流れたときの電流。Va<Vbであることから、駆動トランジスタ62のソースドレイン間電圧は1倍駆動のときの方が大きくなる。駆動トランジスタ62のアーリー効果の影響は1倍駆動のときが大きくなり、その結果画素に書き込まれた電流に対し有機発光素子63に流れる電流は2倍駆動に比べて1倍駆動時のほうが大きくなりやすく、輝度差が発生しフリッカとなる。
On the other hand, at the time of double driving, the voltage applied to the driving
アーリー効果を小さくするには駆動トランジスタ62のチャネル長を長くすると効果がある。しかし限られた画素サイズにおいてチャネル長を長くすることは開口率を下げることになり、非発光領域の増加に伴う見栄えの低下、有機発光素子63の面積低下に対し輝度を保つため電流密度が増加し有機発光素子63の寿命を低下させてしまうという問題がある。そのためアーリー効果の影響を抑えることは設計上難しい。
In order to reduce the Early effect, it is effective to increase the channel length of the
そこで本発明では、図233においてソースドライバの電流出力を決定する抵抗2336を流れる電流を制御する電子ボリューム2335dにおいて、1段階あたりの変化量が30%以下となるように刻み幅を設定している。電流の変化量が小さいほどアーリー効果の差が小さくなるため、フリッカは見えにくくなる。そのため電流可変幅が大きいほど電子ボリューム設定信号2334dのビット幅は多く取る必要があり、2335dの回路規模を大きくする必要がある。
Therefore, in the present invention, in the
更に図234(a)に示すように点灯率に応じて電流倍率を徐々に変化させるような関係をもつ。これにより徐々に明るくなるもしくは暗くなる画面において、電流倍率の変化をゆっくりとすることでアーリー効果による輝度変化があっても目立たないような構成としている。ここで1倍の電流で書き込みを行っている2343の下限値を設定している2341を点灯率30%以下の領域で設定すれば、実際にディスプレイとしてよく表示される表示パターンではほぼ1倍の電流値で表示され、実使用上倍率増加による寿命の低下を抑えた表示装置が実現できる。 Further, as shown in FIG. 234 (a), there is a relationship in which the current magnification is gradually changed according to the lighting rate. As a result, on the screen that gradually becomes brighter or darker, the current magnification is changed slowly so that the brightness is not noticeable even if there is a luminance change due to the Early effect. Here, if 2341, which sets the lower limit of 2343 for writing with a current of 1343, is set in an area where the lighting rate is 30% or less, the display pattern that is often displayed as a display is almost 1 time. It is possible to realize a display device that is displayed as a current value and suppresses a decrease in lifetime due to an increase in magnification in actual use.
最大倍率を持つ領域2344(この場合倍率は4倍)に対応する点灯率となる表示画面(例えば全面1/255階調表示)から、通常領域に対応する点灯率となる表示画面(例えば50%の領域で255/255階調表示で残りの50%の領域が1/255階調表示)に急変した場合1/255階調領域の輝度変化が観測できる。これは1フレームで急激に電流倍率を変更することによるものである。
From a display screen (for example, full-
これを防ぐために本発明ではメモリ等により1フレーム前の電流倍率の値を記憶させ、当該フレームの映像データから計算された電流倍率と比較して、変化量が大きい場合には、図234の点灯率と電流倍率の関係によらず、変化量が小さくなるように、補正処理することで、1フレーム間の電流倍率の急変を防止し、輝度変化が視認できないようにする。 In order to prevent this, in the present invention, the current magnification value of the previous frame is stored in a memory or the like, and when the amount of change is large compared to the current magnification calculated from the video data of the frame, the lighting of FIG. By performing correction processing so that the amount of change is small regardless of the relationship between the rate and the current magnification, a sudden change in the current magnification between one frame is prevented, and a change in luminance cannot be visually recognized.
補正処理の方法としては、電子ボリューム2335dの値は1フレーム間で最大X段までとする方法(Xは1以上、輝度変化が30%以下となる段数以下)や、1フレーム前と当該フレームの倍率データの間を取る方法などがある。
As a correction processing method, the value of the
はじめの方法であると、X=1とすれば、どのような表示パターンの組み合わせであっても電流増加倍率は電子ボリュームの1段分以下とでき、電子ボリューム2335の刻み幅設計を適切に行えば、フリッカのない表示が可能である。フリッカ発生の程度や、電子ボリューム2335の刻み幅によってはXを2以上の値としてもよい。ただし30%を超える倍率変化は輝度変化をもたらすことから設定できない。これにより白から黒へ画面が変化した場合でも、黒表示変化後数フレーム間は最大倍率とはならず、徐々に倍率を上げて最大倍率にまで変化する。 In the first method, if X = 1, the current increase magnification can be less than or equal to one stage of the electronic volume for any combination of display patterns, and the step size of the electronic volume 2335 is appropriately designed. For example, display without flicker is possible. Depending on the degree of flicker occurrence and the step size of the electronic volume 2335, X may be 2 or more. However, a magnification change exceeding 30% cannot be set because it causes a luminance change. As a result, even when the screen changes from white to black, the maximum magnification is not reached for several frames after the black display changes, and the magnification is gradually increased to the maximum magnification.
後者の方法の場合、データ変化量によって間の値をとっても電流倍率変化が30%を超えることがあり、変化量に応じて、間の値を算出するための計算方法を変更する必要がある。そのため計算方法が複雑になる。計算方法としては1フレーム前に対し計算によるデータの変化量を1/5にするというようなことで実施する。はじめが1倍、次のフレームが2倍なら、1.2倍にするという方法である。1/5という値は、変化量によって適切に選ぶ必要がある。1から4倍への変化だと1.6倍になり、変化率60%となる例があるためである。したがってデータ変化量の値はなるべく小さいほうがよく、4倍変化をもつ電子ボリュームの場合、1/15以下の変化量に設定しなければならない。一般的にN倍の変化が可能な電子ボリュームの場合には、0.2/(N−1)以下の変化量とするように設定すれば、輝度変化が20%以下で制御が可能となる。 In the case of the latter method, even if a value is taken depending on the amount of data change, the current magnification change may exceed 30%, and it is necessary to change the calculation method for calculating the value in accordance with the amount of change. This complicates the calculation method. As a calculation method, the amount of change of data by calculation is set to 1/5 with respect to one frame before. If the first is 1 time and the next frame is 2 times, then the method is 1.2 times. The value of 1/5 needs to be selected appropriately depending on the amount of change. This is because there is an example in which the change from 1 to 4 times is 1.6 times and the change rate is 60%. Therefore, the value of the data change amount should be as small as possible. In the case of an electronic volume having a four-fold change, the change amount must be set to 1/15 or less. In general, in the case of an electronic volume that can change by N times, if the amount of change is set to 0.2 / (N-1) or less, the luminance change can be controlled at 20% or less. .
基準電流を変化させることに同期して、有機発光素子63に電流が流れる期間を変化させる。これを図234(b)に示す。これにより、輝度を変化させることなく、書き込み電流を増加させ、書き込み特性を改善している。
In synchronization with the change of the reference current, the period during which the current flows through the organic
しかしながら、このように1階調あたりの電流値を変化させると、図118にあるように階調表示用電流源241を利用して出力されるプリチャージ電流値が変化してしまう。例えば2倍電流に設定するとプリチャージ電流値も2倍の電流となる。そうなると、画素に電流を書き込む際において、電圧プリチャージ実施後のソース信号線電圧からの電位変化量も2倍となる。これは、ソース信号線電圧変化量ΔV=(電流プリチャージの実施時間)×(プリチャージ電流値)/(ソース信号線60の浮遊容量)で表されるためで、他の値には変化がなく、プリチャージ電流値のみが2倍となることからである。一方で、書き込み電流が2倍となって、表示階調が2倍の値相当となった場合でも、電圧変化は2倍よりも小さくなる。これは駆動トランジスタ62が非線形特性を持っているためで、図235に示すような、ソース信号線電圧と電流値の関係となる。黒表示時の電圧をV0、階調1および2表示時の電流をI1、I2とすると、そのときのソース信号線電圧V1、V2は駆動トランジスタ62の特性により決められる。V0からV1への変化に対してV1からV2への変化は小さく、2×(V0−V1)>(V2−V0)となる。
However, when the current value per gradation is changed in this way, the precharge current value output using the gradation display
2倍駆動の階調1は1倍駆動の階調2と同一のソース信号線電圧と電流の関係になることから、2倍駆動の階調1を表示させるためには電流プリチャージ期間で(V2−V0)の電圧変化が必要である。しかし、単純に基準電流を2倍にしてプリチャージを実施すると、1倍駆動時の電位変化(V1−V0)の2倍の変化となるため、必要な電圧変化(V2−V0)よりも大きな電圧変化となり、所定電流よりも大きい電流値を書き込んでしまい、その結果、同一階調表示であってもプリチャージ実施画素では、基準電流の倍率によって輝度が変化する問題が発生する。
Since the
これを解決するための手段の1つとして、基準電流の倍率に応じて電流プリチャージパルス群1174のパルス幅をすべて調整し、倍率が増加するほどパルス幅を短くする方法がある。
One means for solving this is a method of adjusting all the pulse widths of the current
図240にパルス幅を調整する手段の構成を示す。この回路は、タイミングコントローラ内部に構成され、あらかじめ決められた電流プリチャージ期間を保持する電流プリチャージパルス幅データ保持手段2402からのデータと電子ボリューム制御信号2334dのデータを元に、基準電流の倍率に応じて電流プリチャージパルス幅データを変更し電流プリチャージ期間設定線1096に出力するものである。先の説明において、倍率が増加するほどプリチャージ期間は短くてよいことから、電流が大きくなるほどプリチャージ期間が短くなるような処理を実施する。
FIG. 240 shows the configuration of means for adjusting the pulse width. This circuit is configured in the timing controller, and based on the data from the current precharge pulse width data holding means 2402 for holding a predetermined current precharge period and the data of the electronic
短くする割合については、所望のソース信号線電圧変化の値は図235に示すように有機発光素子を用いた表示装置の各画素に設計された駆動トランジスタ62のダイオード特性によって決まるため、タイミングコントローラ設計時に、画素内部の駆動トランジスタ62の特性に応じて、パルス幅を短くする割合を決定するようにする。これにより、任意の出力電流倍率であっても最適な電流プリチャージ期間を設定できることとなり、電流プリチャージの過不足による輝度ムラは回避できる。本図面ではパルス幅データが1種類のように記載されているが、実際には2401および1096は、ソースドライバに具備される異なる電流プリチャージ期間が設定できる数分だけ存在する。パルス幅計算する回路も同様に、全パルスに対して実施される。
As for the shortening ratio, the desired source signal line voltage change value is determined by the diode characteristics of the
なお図240では、調整手段2403の出力が直接電流プリチャージ期間設定線1096と接続されている例であるが、ソースドライバとタイミングコントローラが別チップで構成されている場合などで、この2つのIC間の配線数を減らすような場合に、映像信号線のブランキング期間を利用して、映像信号線と同一信号線で伝送する場合や、複数の設定線を1つにまとめてシリアル転送する方法などが考えられる。
240 shows an example in which the output of the
この方法の場合、電流変化倍率に応じて電流プリチャージパルス群1174の設定が必要であり、駆動トランジスタ62の特性に応じて、設定しなければならない。そのため、プリチャージパルス1つずつに対し、基準電流増加に対するパルス幅増加率をかけて、最適なプリチャージパルスを生成する必要があり、パルス数が多くなるほど、パルス幅生成部の回路が大きくなる。
In the case of this method, the current
そこで本発明では、電流プリチャージ期間のプリチャージ電流値を可変する機能を各出力に設け、基準電流の大きさに応じて、プリチャージ電流値が一定となるように調整する信号(プリチャージ電流値制御信号2313)を追加することとした。このときの1出力の電流出力部の回路ブロックを図231に示す。これまで電流プリチャージ期間を示す電流プリチャージ期間制御線2311が”H”レベルである場合に、電流源241はすべて導通状態となり、最大電流を出力していたが、本発明では切り替え手段2312を図232に示すように制御することで電流プリチャージ期間においてプリチャージ電流値制御信号2313が”H”レベルとなる電流源241のみ出力されるようになり、プリチャージ電流値を制御できるようにしている。
Therefore, in the present invention, a function for changing the precharge current value in the current precharge period is provided for each output, and a signal (precharge current) is adjusted so that the precharge current value becomes constant according to the magnitude of the reference current. A value control signal 2313) is added. A circuit block of the current output unit of one output at this time is shown in FIG. Until now, when the current precharge period control line 2311 indicating the current precharge period is at the “H” level, all the
図231において各ビットに対応する電流出力を行う電流源241としてトランジスタを用いた例でしめしている。基準電流の変動は、ゲート線2318の電位変動により行われる。またトランジスタについてはすべてのビットにおいて1つのみの図示としているが、ビットに対応した電流出力を行うための方法として、トランジスタのチャネルサイズを変更して実施する方法と、同一チャネルサイズのトランジスタの数を変更して実施する方法およびそれらの組み合わせによって実現する。本図面では、チャネルサイズ変更にて実施する方法を例に記載している。
FIG. 231 shows an example in which a transistor is used as the
これにより図233の本発明の内容を適用した出力部を持つ図241において、電子ボリューム制御信号2334dの値に応じて、プリチャージ電流値制御信号2313を変化させる。例えば、2334dにより最小電流が設定された場合には、プリチャージ電流値制御信号2313は最大電流を流すように設定され、2334dが2倍の電流値を流すように設定された場合にはプリチャージ電流値制御信号2313は半分の階調の電流を出力するように設定され、241の電流源は2倍に流れ、階調が半分であることから、2334dが最小電流に設定された場合と同一のプリチャージ電流値が出力される。基準電流の倍率(2334dの設定値)とプリチャージ電流値制御信号2313(プリチャージ電流の階調)の積が一定値となるように、プリチャージ電流値制御信号2313を変化させれば、基準電流の倍率によらずプリチャージ電流値を一定にすることができる。
Accordingly, in FIG. 241 having the output unit to which the contents of the present invention of FIG. 233 are applied, the precharge current
図242に基準電流の倍率とプリチャージ電流値制御信号2313の関係の一例を示す。2334dの設定が最大で2倍、出力段に用いる電流値の変化が255段階(8ビットの制御信号)である場合での例である。いずれの組み合わせにおいても、電流プリチャージ期間でのプリチャージ電流値はほぼ一定となる。1倍の場合255階調出力を利用してプリチャージ電流出力した場合と、1階調あたりの電流が1.14倍となって223階調出力を利用して出力した場合でほぼ同一電流となる。同様に1階調あたりの電流が2倍の電流値のときに127階調出力を利用してプリチャージ電流出力した場合でも同一となる。
FIG. 242 shows an example of the relationship between the reference current magnification and the precharge current
プリチャージ電流値が一定であれば、出力電流値に応じてプリチャージ期間を定めればよく、1倍時の各階調におけるプリチャージ期間が定まっていれば、M倍時の階調Yにおけるプリチャージ期間は1倍時の階調(M×Y)の値を参照すればよく、1倍時のプリチャージパルス数があれば、M倍駆動も計算によって求めることができ、プリチャージパルス幅の設定数が減少する。 If the precharge current value is constant, the precharge period may be determined according to the output current value, and if the precharge period in each gradation at 1 time is determined, the precharge period in the gradation Y at M times is determined. The charge period may be referred to the value of the gradation (M × Y) at the time of 1 ×, and if there is the number of precharge pulses at the time of 1 ×, the M × drive can be obtained by calculation, and the precharge pulse width The number of settings decreases.
このようにするには、必要はプリチャージパルスを選択する回路の入力において、階調をM倍して判定すればよい。 In order to do this, it is necessary to make a determination by multiplying the gradation by M at the input of the circuit for selecting the precharge pulse.
図236に示すように、点灯率算出部2361で計算された点灯率により基準電流の倍率が2362で設定される。この倍率データと映像信号からプリチャージ判定部2364でプリチャージパルスの選択を実施すればよい。2367の値に応じて映像信号データに重み付けを実施して判定する。 As shown in FIG. 236, the reference current magnification is set to 2362 based on the lighting rate calculated by the lighting rate calculator 2361. The precharge determination unit 2364 may select a precharge pulse from the magnification data and the video signal. The video signal data is weighted according to the value 2367 for determination.
同時にプリチャージ電流地についてもプリチャージ電流算出部2365で電流値を基準電流倍率に応じて小さくするようにして2315に出力するようにする。 At the same time, the precharge current calculation unit 2365 outputs the current value to 2315 so that the current value is reduced according to the reference current magnification.
以上の発明によって、点灯率に応じて基準電流の倍率を変化させても、プリチャージが正常に実施できる回路を実現した。 With the above invention, a circuit has been realized in which precharging can be performed normally even if the magnification of the reference current is changed in accordance with the lighting rate.
つぎに、本願発明に関して特に重要な点について説明を行う。 Next, particularly important points regarding the present invention will be described.
有機発光素子を用いたパネルにおいてパネルとフレキシブル基板(FPC)と回路基板が圧着接続された場合の表示装置の構成を図244に示す。 FIG. 244 shows the structure of a display device in the case where a panel using an organic light-emitting element is connected to a panel, a flexible substrate (FPC), and a circuit board by pressure bonding.
プリント基板2433上に電源回路部2432及び制御IC31が実装されている。このとき有機EL素子に電源を供給するのは電源回路部2432から2439に示す経路にてパネル33内部に供給される。この際接続端子群2437及び2438はいずれも圧着により接続され、分離することができない。
A power
有機発光素子を用いた表示装置においては、カラーパネルを作成する際に色ごとに異なる発光材料を用いて表示させることがあり、色ごとの発光効率がパネルごとにそれぞれ独立事象でばらつき発生し、同一電流比で混合して白表示を実施したとしても輝度及び色度にばらつきが発生する。 In a display device using an organic light emitting element, when creating a color panel, it may be displayed using a different luminescent material for each color, and the luminous efficiency for each color varies in an independent event for each panel, Even if white display is performed by mixing at the same current ratio, variations in luminance and chromaticity occur.
そこで、白表示時の色度及び輝度を一定の品位に保つために、各色の電流比率をパネルごとに個別で調整する方法をとっている。調整方式を図250に示す。各色単色で最高階調表示を行い、そのときの輝度及びパネルの対象色の全画素に流れる電流となるカソード電流を測定する。これにより各色の輝度と電流の関係が算出される。有機発光素子が輝度と電流が比例することを利用して白表示時に設定される輝度及び色度となるように各色の電流値を決定する。 Therefore, in order to keep the chromaticity and brightness at the time of white display at a constant quality, a method is adopted in which the current ratio of each color is individually adjusted for each panel. The adjustment method is shown in FIG. The highest gradation display is performed for each color, and the luminance at that time and the cathode current, which is the current flowing through all pixels of the target color of the panel, are measured. Thereby, the relationship between the luminance of each color and the current is calculated. The current value of each color is determined so that the luminance and chromaticity set at the time of white display are obtained by utilizing the proportionality between the luminance and the current of the organic light emitting element.
この調整作業を必要とすることから有機発光素子を用いる表示装置においてカソード電流に相当するEL電源2439の電流値を測定できる必要がある。電流値を測定するには一般的には、配線を切断しその両端に電流計を直列に挿入するか、配線上に抵抗素子を設け、抵抗素子の両端にかかる電位差を測定し、オームの法則を利用して電流値を測定する方法がある。
Since this adjustment work is required, it is necessary to measure the current value of the
しかしながら、配線を切断することは製品上では不可能であるし(ジャンパを用いたとしてもはんだ付け等の作業工程が追加させる)、抵抗素子を用いた場合には、この抵抗素子による電力ロスが発生し、消費電力の増加及び発熱するという問題が発生する。そのためこのような方法にて電流を測定することは事実上不可能である。 However, it is impossible to cut the wiring on the product (the work process such as soldering is added even if the jumper is used), and when the resistance element is used, the power loss due to the resistance element is reduced. This causes problems such as increased power consumption and heat generation. Therefore, it is practically impossible to measure the current by such a method.
そこで本発明では図243に示すように、電流測定が必要な配線のみ接続コネクタ2431を用いてフレキシブル基板2435とプリント基板2433を接続するようにした。
Therefore, in the present invention, as shown in FIG. 243, the
この構成にすると、調整時において図245に示すように接続コネクタ2431にて、フレキシブル基板2433を分離し、間に測定用中継基板2451と接続用フレキシブル基板2457を挿入し、測定用中継基板2451上に設けられたジャンパ2452を用いてEL電源線を切断し、間に電流計2454を挿入することで、製品に変化を加えることなくEL電源電流を測定できるようになる。PC2455と制御IC31の間にあるIC2456は、PCの通信フォーマットから、制御IC31の入力フォーマットに変換するもので、制御IC31に映像信号とコマンドを送信する。
With this configuration, the
調整時の回路構成を図249に示す。有機発光素子の表示制御を行う制御IC31はソースドライバ36及びゲートドライバ35、電源回路2432を制御し、パネル表示を行っている。
A circuit configuration at the time of adjustment is shown in FIG. A
図250において各色の最大階調表示を行うためには、MPU2493から制御IC31に全画面に各色の最大階調データを送信し、かつコマンド入力を行っている。これによりドライバ35、36、電源回路2432が動作し、最高階調での各色単色表示が実現する。このときの輝度を輝度計2453が記録し、さらに電流計2454により電流値を記録する。MPU2493にて混合比率を計算し、電流量を決定する。1階調あたりの電流値はソースドライバ36の基準電流生成部891により決められ、基準電流生成部891は図8に示すような電子ボリューム構成により電流値が設定されることから、制御データ88の値を変更すれば、混合比を自由に設定することができることになる。
In FIG. 250, in order to perform the maximum gradation display of each color, the maximum gradation data of each color is transmitted to the
制御データ88のコマンドをレジスタとして保持し、このレジスタを各パネルに存在する不揮発性記憶手段2436に個々のパネルごとに調整して書き込むことで、調整後の各色の電流混合比が電源をオフしても保持される。
The command of the
通常動作時には、図248に示されるように、表示装置外部から供給される映像信号及び同期信号を元に制御IC31がドライバ35、36、電源回路を制御し表示する。その際、ドライバ36の1階調あたりの電流を設定するレジスタについては、不揮発性記憶手段2436から制御IC31へ取り込む動作を行い、この不揮発性記憶手段2436のレジスタ値をドライバIC36にコマンドとして送信することで、不揮発性記憶手段2436に記憶された値に応じて各色の1階調当たり電流値を変更することができ、調整後の状態がそのまま保持されることとなる。
During normal operation, as shown in FIG. 248, the
図243の構成は電流を測定する電源のみをコネクタ接続して、抵抗素子やジャンパをプリント基板上に形成することなく電流測定ができるようになり、電力ロスや製品回路への加工、もしくは回路が大きくなるジャンパを削除できる点で有利となる。 In the configuration of FIG. 243, only the power source for measuring the current is connected to the connector, and the current can be measured without forming a resistance element or a jumper on the printed circuit board. This is advantageous in that the jumper that becomes larger can be deleted.
有機発光素子の特性として、図247に示すような輝度劣化現象がある。輝度劣化が通電後50時間程度で15%ほど発生し、その後約1万時間程度までは輝度劣化がほとんどなく、1万時間後に再び輝度低下し50%輝度低下となる。発光材料により時間や輝度劣化率にばらつきがあるものの、ほぼすべての発光材料に共通の現象である。 As a characteristic of the organic light emitting element, there is a luminance deterioration phenomenon as shown in FIG. The luminance deterioration occurs about 15% in about 50 hours after energization, and thereafter there is almost no luminance deterioration until about 10,000 hours, and the luminance decreases again after 10,000 hours, and the luminance decreases by 50%. This phenomenon is common to almost all light-emitting materials, although there are variations in time and luminance deterioration rate depending on the light-emitting material.
特に2471で示す期間で急激に輝度低下が発生しており、数十時間の固定パターン表示を行ってしまうと、点灯画素が15%程度輝度低下し、非点灯画素では輝度低下がない状態となり、この状態で全画面同一階調表示を実施すると、これまで点灯していた画素のみが15%輝度低下して表示され、やきつきとして視認される。やきつきは最大階調時の輝度に対して1%以上異なる輝度となれば視認される。そこで、やきつきを防止するため、あらかじめ画素を50時間分点灯させ、2474の点になるところまで劣化させた状態で、白輝度及び色度を調整し出荷する。これにより2473の期間では輝度劣化がほとんどなく安定していることから、焼きつき時間がのびる利点がある。また寿命に関しても1万時間に対し50時間程度の減少であり、0.5%の短縮であればパネルごとのばらつきの範囲内であり問題がない。
In particular, when the brightness is suddenly reduced in the period indicated by 2471 and the fixed pattern display is performed for several tens of hours, the brightness of the lit pixel is reduced by about 15%, and the brightness of the non-lit pixel is not reduced. When the same gradation display is performed on the entire screen in this state, only the pixels that have been lit up so far are displayed with a 15% decrease in luminance and are visually recognized as tight. The tightness is visually recognized if the luminance differs by 1% or more with respect to the luminance at the maximum gradation. Therefore, in order to prevent the darkness, the pixels are lighted for 50 hours in advance, and the white luminance and chromaticity are adjusted and shipped in a state where the pixels have been degraded to the point of 2474. As a result, there is almost no deterioration in luminance during the
図247の例で50時間表示装置を全点灯状態として2474の点まで劣化させることをセルエージングと呼ぶこととする。またこのときにかかる時間(2471の期間)をセルエージング時間と呼ぶこととする。 In the example of FIG. 247, letting the 50-hour display device be fully turned on and degrading to 2474 points is referred to as cell aging. In addition, the time taken at this time (period 2471) is referred to as cell aging time.
セルエージングは、出荷前に全パネル実施するため、エージング時間が長いと工程のタクトが低下し、セルエージングに要するコストが高くなる。そこで、2471の期間を短くする目的として、なるべくたくさんの電流を各画素に流し、さらに温度を高くして劣化速度を速める手法がとられる(有機発光素子の寿命は電流密度に依存することが知られており、電流密度の2乗に反比例する)。 Since cell aging is performed on all panels before shipment, if the aging time is long, the tact time of the process is reduced, and the cost required for cell aging increases. Therefore, for the purpose of shortening the period of 2471, a method is adopted in which as much current as possible is passed through each pixel and the temperature is further increased to accelerate the deterioration rate (it is known that the lifetime of the organic light-emitting element depends on the current density). And is inversely proportional to the square of the current density).
図244の構成でセルエージングを行おうとすると、電流を増加して劣化加速させるには、必要以上にEL素子に電流を供給する電源回路部2432の容量を大きくする必要がある。電源回路部の電源容量を大きくすると、コイルのサイズが大きくなったり、電源のオンオフをするFETのサイズを大きくする必要がでたり(スイッチに流れる電流が大きくなるとオン抵抗を下げなければ、抵抗によるロスが多くなり電力が増大する上、発熱量も大きくなる問題がある)するので、回路規模が増大する。部品点数の増加と、回路規模の増大によるプリント基板2433の面積増大は、コストに影響を及ぼし、コストアップしてしまう。通常使わない機能に対してコストアップすることは無駄な設計であり、回避する必要がある。
When trying to perform cell aging with the configuration of FIG. 244, it is necessary to increase the capacity of the power
ここでも図243の構成をとれば、図246に示すように接続コネクタ2431で切り離し、エージング用に電源容量が大きくなったエージング用電源回路2461を用意し、エージング用電源回路2461の出力を2466に示す経路で入力することで、電流値を増大させてエージングさせることが可能となり、エージング時間2471を短縮させることが可能となる。
Again, if the configuration of FIG. 243 is taken, an aging
以上のようなことから、図243に示すようにEL素子に供給する電源線についてはコネクタ接続とすることで、白輝度、色度調整及びセルエージング時間の短縮が実現され、コストが低く表示品位の高い表示装置を提供することが可能となった。 As described above, as shown in FIG. 243, the power supply line supplied to the EL element is connected to a connector, so that white luminance, chromaticity adjustment, and shortening of the cell aging time are realized, and the display quality is low. It is possible to provide a display device with high performance.
以上の発明においてトランジスタはMOSトランジスタとして説明を行ったがMISトランジスタやバイポーラトランジスタでも同様に適用可能である。 In the above invention, the transistor has been described as a MOS transistor, but a MIS transistor or a bipolar transistor can be similarly applied.
またトランジスタは結晶シリコン、低温ポリシリコン、高温ポリシリコン、アモルファスシリコン、ガリウム砒素化合物などどの材質でも本発明を適用可能である。 The present invention can be applied to any material such as crystalline silicon, low-temperature polysilicon, high-temperature polysilicon, amorphous silicon, and gallium arsenide compound.
本発明にかかる、有機発光素子を用いた表示装置、および有機発光素子を用いた表示装置の駆動方法によれば、電流ドライバの出力ビット数を増加させても、回路規模の増大をより低く抑えることができ、例えば表示用駆動装置、表示装置として有用である。 According to the display device using the organic light emitting element and the driving method of the display device using the organic light emitting element according to the present invention, even if the number of output bits of the current driver is increased, the increase in the circuit scale is further suppressed. For example, it is useful as a display driving device and a display device.
11 映像データ
12 データ線
13 アドレス
14 振り分け後データ
15 クロック
16 スタートパルス
241トランジスタ
11
Claims (10)
前記電源回路が実装された第1の回路基板と、
前記第1の回路基板と表示パネルとを接続するための第2の回路基板と、を備え、
前記第1の回路基板と前記第2の回路基板との接続部は、前記電源回路と他の回路部とで接続部が互いに独立している、有機発光素子を用いた表示装置。 A power supply circuit for causing the organic light emitting device to emit light;
A first circuit board on which the power supply circuit is mounted;
A second circuit board for connecting the first circuit board and the display panel;
The display unit using an organic light emitting element, wherein a connection part between the first circuit board and the second circuit board is independent from each other in the power supply circuit and another circuit part.
前記電源回路が実装された第1の回路基板と、
前記第1の回路基板と表示パネルとを接続するための第2の回路基板と、を備え、
前記第1の回路基板と前記第2の回路基板とは、前記電源回路の出力に対しては専用の接続コネクタを利用して接続されている、有機発光素子を用いた表示装置。 A power supply circuit for causing the organic light emitting device to emit light;
A first circuit board on which the power supply circuit is mounted;
A second circuit board for connecting the first circuit board and the display panel;
The display device using an organic light emitting element, wherein the first circuit board and the second circuit board are connected to the output of the power supply circuit using a dedicated connector.
前記電流値測定手段により測定された電流値および前記輝度測定手段により測定された輝度を入力し、演算を行って混合比率を算出し、前記混合比率に基づき電流量を決定する演算手段と、を備えた、請求項3に記載の、有機発光素子を用いた表示装置。 A luminance measuring means for measuring luminance;
An arithmetic means for inputting the current value measured by the current value measuring means and the luminance measured by the luminance measuring means, calculating a mixing ratio by calculating, and determining a current amount based on the mixing ratio; The display apparatus using the organic light emitting element of Claim 3 provided.
前記第1の回路基板と前記第2の回路基板との接続においては、前記電源回路部と他の回路部とで、相互に独立した接続場所で接続する接続手段が用いられ、
前記電流値測定手段により表示装置の駆動と同時に前記電源回路の電流値を測定する、有機発光素子を用いた表示装置の駆動方法。 A power circuit for causing the organic light-emitting element to emit light, a first circuit board on which the power circuit is mounted, a second circuit board for connecting the first circuit board and the display panel, and the power source A current value measuring means for measuring the current value of the circuit, and
In the connection between the first circuit board and the second circuit board, connection means for connecting the power supply circuit unit and the other circuit unit at mutually independent connection locations is used.
A method for driving a display device using an organic light emitting element, wherein the current value measuring means measures the current value of the power supply circuit simultaneously with driving the display device.
前記第1の回路基板と前記第2の回路基板とは、前記電源回路の出力に対しては専用の接続コネクタを利用して接続されており、
前記電流値測定手段により表示装置の駆動と同時に前記電源回路の電流値を測定する、有機発光素子を用いた表示装置の駆動方法。 A power circuit for causing the organic light-emitting element to emit light, a first circuit board on which the power circuit is mounted, a second circuit board for connecting the first circuit board and the display panel, and the power source A current value measuring means for measuring the current value of the circuit, and
The first circuit board and the second circuit board are connected to the output of the power supply circuit using a dedicated connector,
A method for driving a display device using an organic light emitting element, wherein the current value measuring means measures the current value of the power supply circuit simultaneously with driving the display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007013147A JP2008180816A (en) | 2007-01-23 | 2007-01-23 | Display device using organic light emitting element, and method for driving display device using organic light emitting element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007013147A JP2008180816A (en) | 2007-01-23 | 2007-01-23 | Display device using organic light emitting element, and method for driving display device using organic light emitting element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008180816A true JP2008180816A (en) | 2008-08-07 |
Family
ID=39724775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007013147A Pending JP2008180816A (en) | 2007-01-23 | 2007-01-23 | Display device using organic light emitting element, and method for driving display device using organic light emitting element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008180816A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130100601A (en) * | 2012-03-02 | 2013-09-11 | 엘지디스플레이 주식회사 | Organic light emitting diode display device and driving method the same |
WO2017126600A1 (en) * | 2016-01-19 | 2017-07-27 | 株式会社オルタステクノロジー | Display device |
-
2007
- 2007-01-23 JP JP2007013147A patent/JP2008180816A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130100601A (en) * | 2012-03-02 | 2013-09-11 | 엘지디스플레이 주식회사 | Organic light emitting diode display device and driving method the same |
KR101941446B1 (en) | 2012-03-02 | 2019-01-23 | 엘지디스플레이 주식회사 | Organic light emitting diode display device and driving method the same |
WO2017126600A1 (en) * | 2016-01-19 | 2017-07-27 | 株式会社オルタステクノロジー | Display device |
JPWO2017126600A1 (en) * | 2016-01-19 | 2018-06-21 | 株式会社 オルタステクノロジー | Display device |
CN108352153A (en) * | 2016-01-19 | 2018-07-31 | 奥特司科技株式会社 | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100913452B1 (en) | Self-luminous type display unit | |
JP4649332B2 (en) | Current output type semiconductor circuit and display device | |
US7999768B2 (en) | Organic light emitting diode display and driving method thereof | |
US9280930B2 (en) | Back to back pre-charge scheme | |
US8330684B2 (en) | Organic light emitting display and its driving method | |
US11341889B2 (en) | Display device and driving method thereof | |
US20080001862A1 (en) | Emissive Display Device Driven in Subfield Mode and Having Precharge Circuit | |
KR101354325B1 (en) | Organic Light Emitting Diode Display And Driving Method Thereof | |
US7250929B2 (en) | Active matrix display device and digital-to-analog converter | |
KR20210083946A (en) | Light Emitting Display Device and Driving Method of the same | |
JP2005338494A (en) | Active matrix type display device using organic light emitting element and driving method thereof, and semiconductor circuit | |
JP2008180816A (en) | Display device using organic light emitting element, and method for driving display device using organic light emitting element | |
JP2007025397A (en) | Driving method of display device using organic light emitting element | |
JP2006047580A (en) | Active matrix type display device using organic light emitting element and driving method thereof, and semiconductor circuit | |
JP2005181461A (en) | Current output type semiconductor circuit | |
JP2006047418A (en) | Driving method for active matrix type display device using organic light emitting element | |
JP2007263989A (en) | Display device using self-luminous element and driving method of the same | |
JP2006178364A (en) | Driving method of display device using organic light emitting element | |
JP2006047693A (en) | Display device using organic light emitting element | |
JP2006133414A (en) | Driving method of display apparatus using organic light-emitting element | |
JP2005121843A (en) | Current output type semiconductor circuit | |
JP2005148418A (en) | Current output type semiconductor circuit | |
JP2006154299A (en) | Driving method of display apparatus using organic emitting device | |
JP2006154302A (en) | Driving method of self-luminous type display unit, display control device of self-luminous type display unit, current output type drive circuit of self-luminous type display unit | |
JP2006047691A (en) | Current output type semiconductor circuit and driving method thereof |