JP2008177390A - Method and system for manufacturing semiconductor device, as well as semiconductor device - Google Patents
Method and system for manufacturing semiconductor device, as well as semiconductor device Download PDFInfo
- Publication number
- JP2008177390A JP2008177390A JP2007009954A JP2007009954A JP2008177390A JP 2008177390 A JP2008177390 A JP 2008177390A JP 2007009954 A JP2007009954 A JP 2007009954A JP 2007009954 A JP2007009954 A JP 2007009954A JP 2008177390 A JP2008177390 A JP 2008177390A
- Authority
- JP
- Japan
- Prior art keywords
- mount
- semiconductor
- rank
- tape
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体装置の製造方法、及び半導体装置に関し、特に、半導体装置を効率よく組み立てるための製造方法及びシステム、並びにこれによって製造された半導体装置に関する。 The present invention relates to a semiconductor device manufacturing method and a semiconductor device, and more particularly to a manufacturing method and system for efficiently assembling a semiconductor device, and a semiconductor device manufactured thereby.
従来の半導体装置の製造方法では、まず、ウエハプロセスによりウエハに多数の半導体回路を形成した後、ウエハ状態で各半導体回路の電気的特性を測定し、不良の半導体回路にはインクでマーキングを行う。次いで、ウエハをマウントテープ(ダイシングテープやエキスパンドテープとも呼ばれる)に貼着した状態でダイシング(スクライブ)を行い、各半導体回路を個々の半導体チップ(ダイ)に分割する。そして、マウントテープ全体を引き伸ばす(拡張する)ことにより各半導体チップを互いに離間した状態とし、インクマークのない良品のみを選別(ピックアップ)してボンディング対象のリードフレームまたはパッケージに接着(ダイボンディング)を行い、組み立て(アセンブリ)を行うことにより個々の半導体装置を得ている。 In a conventional method of manufacturing a semiconductor device, first, after forming a large number of semiconductor circuits on a wafer by a wafer process, the electrical characteristics of each semiconductor circuit are measured in the wafer state, and defective semiconductor circuits are marked with ink. . Next, dicing (scribing) is performed in a state where the wafer is attached to a mount tape (also referred to as dicing tape or expanded tape) to divide each semiconductor circuit into individual semiconductor chips (dies). The entire mounting tape is stretched (expanded) so that the semiconductor chips are separated from each other, and only non-defective products without ink marks are selected (pickup) and bonded (bonded to the lead frame or package to be bonded). Individual semiconductor devices are obtained by performing assembly and assembly.
上記の製造方法では良否判定のみに基づいて組み立てを行っているが、無駄のない高収益な生産性を実現するためには、各半導体チップを電気的試験によって得られた所定の特性値に基づいて複数のランクに分類(ランク分け)し、ランクごとに組み立てを行うことが有効である。例えば、半導体回路がマイクロプロセッサやメモリの場合には、特性値として動作速度や消費電力に基づいてランク分けが行われている。また、半導体回路がイメージセンサの場合には欠陥画素数やスミア特性に基づいてランク分けが行われている。このランク分けに係わる技術は、特許文献1〜3に開示されている。
In the above manufacturing method, assembly is performed based only on pass / fail judgment. However, in order to realize lean and highly profitable productivity, each semiconductor chip is based on predetermined characteristic values obtained by electrical tests. It is effective to classify them into a plurality of ranks (ranking) and assemble them for each rank. For example, when the semiconductor circuit is a microprocessor or a memory, ranking is performed based on the operating speed and power consumption as characteristic values. In addition, when the semiconductor circuit is an image sensor, ranking is performed based on the number of defective pixels and smear characteristics. Techniques relating to this ranking are disclosed in
特許文献1には、リードフレームを搬送する搬送レールを複数用意し、マウントテープからピックアップした半導体チップをランクに応じて各搬送レールに振り分けながらダイボンディングを行う技術が開示されている。
特許文献2には、チップストッカを用意し、ランクに応じて半導体チップを、マウントテープからピックアップして直ぐにダイボンディングを行うものと、一旦チップストッカに格納してから別のリードフレームにダイボンディングを行うものとに振り分ける技術が開示されている。
In
特許文献3には、マウントテープから所望のランクの半導体チップをピックアップしてダイボンディングを行った後、残りの半導体チップをマウントテープ上で保管しておき、別ランクのダイボンディングを行う際に、再びそのマウントテープ上から半導体チップのピックアップを行う技術が開示されている。
しかしながら、特許文献1記載の方法では、ランクの数だけ搬送レールを用意する必要があり、装置が大型化するといった問題がある。また、特許文献2記載の方法では、1ウエハ内のランクごとのチップ数が一定ではないため、大容量のチップストッカを用意する必要があり、装置が大型化するとともに、別ランクのリードフレームが混在するなど生産管理が容易でないといった問題がある。また、特許文献3記載の方法では、上記の問題は生じないが、マウントテープの拡張はエキスパンド装置と呼ばれるもので行われており、所望のランクの半導体チップをダイボンディングして残った半導体チップをマウントテープに貼着させたまま保管する際、エキスパンド装置による拡張は解除されてマウントテープが弛むため、隣接する半導体チップ間が接触してチップ欠けや異物付着が生じ、組み立て不良が発生するといった問題がある。
However, in the method described in
本発明は、上記課題を鑑みてなされたものであり、ランク分けにて装置を大型化することなく、生産管理が容易で、かつ組み立て不良の発生を防止することができる半導体装置の製造方法及びシステム、並びにこれによって製造された半導体装置を提供することを目的とする。 SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and a semiconductor device manufacturing method that can easily manage production and prevent the occurrence of assembly failures without increasing the size of the device by ranking. It is an object to provide a system and a semiconductor device manufactured thereby.
上記目的を達成するために、本発明の半導体装置の製造方法は、ウエハ上に形成された複数の半導体回路について特性検査を行い、前記各半導体回路を所定の特性値に関して少なくとも第1ランク及び第2ランクの2ランクに分類し、前記各半導体回路のランクと座標位置を対応させたマップデータを生成するウエハテスト工程と、マウントリングに保持されたマウントテープ上に前記ウエハを貼着するウエハマウント工程と、前記マウントテープ上の前記ウエハをダイシングして前記各半導体回路を個々の半導体チップに分割するダイシング工程と、前記マウントテープにクリップリングを装着し、各半導体チップが互いに離間するように前記マウントテープを拡張させるマウントテープ拡張工程と、前記マップデータに基づいて、前記マウントテープ上の半導体チップのうち第1ランクの半導体チップをダイボンディングする第1ダイボンティング工程と、前記第1ダイボンティング工程が終了した複数の前記マウントリングを、前記クリップリングを装着したままキャリアマガジンに収容するマウントリング収容工程と、前記キャリアマガジンから前記マウントリングを取り出し、前記マップデータに基づいて、前記マウントテープ上の半導体チップのうち第2ランクの半導体チップをダイボンディングする第2ダイボンティング工程と、を含むことを特徴とする。 In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention performs a characteristic inspection on a plurality of semiconductor circuits formed on a wafer, and at least a first rank and a first rank of each semiconductor circuit with respect to a predetermined characteristic value. A wafer test process for generating map data in which the rank and coordinate position of each semiconductor circuit are associated with each other, and a wafer mount for attaching the wafer on a mount tape held by a mount ring A dicing step of dicing the wafer on the mounting tape to divide each semiconductor circuit into individual semiconductor chips, and mounting a clip ring on the mounting tape so that the semiconductor chips are separated from each other. Based on the mount tape expansion process for expanding the mount tape and the map data, the map A first die bonding step of die-bonding a first rank semiconductor chip among the semiconductor chips on the tape, and a plurality of the mounting rings after the first die bonding step are mounted on a carrier magazine while the clip ring is mounted. A mount ring accommodating step of accommodating, and a second die bonding step of taking out the mount ring from the carrier magazine and die-bonding a second rank semiconductor chip among the semiconductor chips on the mount tape based on the map data; , Including.
なお、前記クリップリングは、径が異なり互いに嵌合する大小の2つのリングからなることが好ましい。 In addition, it is preferable that the said clip ring consists of two large and small rings which differ in a diameter and fit mutually.
また、前記マウントリング収容工程では、前記キャリアマガジンを窒素雰囲気中にて保管することが好ましい。 In the mount ring accommodation step, the carrier magazine is preferably stored in a nitrogen atmosphere.
また、前記第1及び第2ダイボンティング工程では、複数の針を前記マウントテープの裏面側から貫通させることで半導体チップを剥離し、剥離された半導体チップを吸着器で吸着してリードフレームまたはパッケージ上に移送することが好ましい。 In the first and second die bonding processes, the semiconductor chip is peeled by penetrating a plurality of needles from the back side of the mount tape, and the peeled semiconductor chip is sucked by an adsorber to be used as a lead frame or a package. It is preferable to transfer it upward.
また、前記半導体回路は、固体撮像素子であることが好ましい。 Moreover, it is preferable that the said semiconductor circuit is a solid-state image sensor.
また、本発明の半導体装置は、上記いずれかの製造方法によって製造されたことを特徴とする。 The semiconductor device of the present invention is manufactured by any one of the above manufacturing methods.
上記目的を達成するために、本発明の半導体装置の製造システムは、ウエハ上に形成された複数の半導体回路について特性検査を行い、前記各半導体回路を所定の特性値に関して少なくとも第1ランク及び第2ランクの2ランクに分類し、前記各半導体回路のランクと座標位置を対応させたマップデータを生成するウエハテスト装置と、マウントテープ上に前記ウエハを貼着するウエハマウント装置と、前記マウントテープ上の前記ウエハをダイシングして前記各半導体回路を個々の半導体チップに分割するダイシング装置と、前記マウントテープにクリップリングを装着し、各半導体チップが互いに離間するように前記マウントテープを拡張させるマウントテープ拡張装置と、前記マップデータに基づいて、前記クリップリングを装着した前記マウントテープ上の半導体チップをピックアップするピックアップ装置と、前記マウントテープを、前記クリップリングを装着したままキャリアマガジンに収容するマウントテープ収容装置と、を備えることを特徴とする。 In order to achieve the above object, a semiconductor device manufacturing system according to the present invention performs a characteristic inspection on a plurality of semiconductor circuits formed on a wafer, and at least a first rank and a first rank of each semiconductor circuit with respect to a predetermined characteristic value. A wafer test apparatus that generates map data that is classified into two ranks and associates the rank and coordinate position of each semiconductor circuit, a wafer mount apparatus that adheres the wafer onto a mount tape, and the mount tape A dicing apparatus for dicing the wafer above to divide each semiconductor circuit into individual semiconductor chips, and a mount for attaching the clip ring to the mount tape and extending the mount tape so that the semiconductor chips are separated from each other The clip ring is mounted based on the tape expansion device and the map data A pickup device for picking up the semiconductor chip on the serial mount tape, the mount tape, characterized in that it comprises a mounting tape holding devices to be accommodated in the carrier magazine while wearing the clip ring.
なお、前記ピックアップ装置による、第1ランクの半導体チップに対するピックアップと、第2ランクの半導体チップに対するピックアップとの間に、前記マウントテープ収容装置は、前記マウントテープを前記キャリアマガジンに収容することが好ましい。 Preferably, the mount tape storage device stores the mount tape in the carrier magazine between the pickup for the first rank semiconductor chip and the pickup for the second rank semiconductor chip by the pickup device. .
また、前記キャリアマガジンには、複数の前記マウントテープが収容可能であり、前記第1ランクの半導体チップに対するピックアップが、複数の前記マウントテープに対して連続して行われるとともに、前記第2ランクの半導体チップに対するピックアップが、複数の前記マウントテープに対して連続して行われることが好ましい。 The carrier magazine can accommodate a plurality of mount tapes, and the pickup for the first rank semiconductor chip is continuously performed on the plurality of mount tapes, and the second rank It is preferable that pick-up for the semiconductor chip is continuously performed for the plurality of mount tapes.
本発明によれば、第1ランクの半導体チップのダイボンディングが終了した後、クリップリングによりマウントテープの拡張を保持したままキャリアマガジンに収容するので、マウントテープ上の半導体チップは互いに接触することなく、チップ欠けや異物付着が防止され、品質を維持した状態で第2ランクの半導体チップのダイボンディングを行うことができる。つまり、本発明によれば、ランク分けにて装置を大型化することなく、生産管理が容易で、かつ組み立て不良の発生を防止することができる。 According to the present invention, after die bonding of the first rank semiconductor chip is completed, the clip is attached to the carrier magazine while holding the expansion of the mount tape, so that the semiconductor chips on the mount tape do not contact each other. Chip chipping and adhesion of foreign matter are prevented, and die bonding of the second rank semiconductor chip can be performed while maintaining the quality. That is, according to the present invention, the production management is easy and the occurrence of assembly failure can be prevented without increasing the size of the apparatus by ranking.
図1において、ウエハ10は、シリコン単結晶基板からなり、その表面には、ウエハプロセスによって格子状に複数の半導体回路10aが形成されている。マウントリング11は、環状の金属板である。マウントテープ12は、伸縮性を有し、かつ一方の面に粘着面12aが形成された円形状のフイルムである。
In FIG. 1, a
マウントテープ12は、マウントリング11の枠内を覆い、粘着面12aの外縁部がマウントリング11の裏面側に接するように接着され、粘着面12aの中央部には、ウエハ10の裏面側(非デバイス面)が貼着される。ウエハ10は、マウントテープ12及びマウントリング11により保持された状態で、ダイシングがなされる。
The
図2において、ウエハ10は、マウントテープ12及びマウントリング11により保持され、ダイシングにより半導体回路10aが半導体チップ10bとして個片化された状態となっている。小リング13と大リング14とは、各半導体チップ10bを互いに離間させるようにマウントテープ12を引き伸ばした状態で保持するためのクリップリング(拡張保持手段)を構成している。小リング13及び大リング14は、プラスティック製の円環状リングである。小リング13の内径は、ウエハ10の外形より大きく、大リング14の内径は、小リング13の外径とほぼ同一である。また、大リング14の外径は、マウントリング11の内径より小さい。
In FIG. 2, a
小リング13をマウントテープ12の裏面側に配し、大リング14をマウントテープ12の表面側(粘着面12a側)に配し、不図示の拡張装置によりマウントテープ12を拡張した状態で小リング13と大リング14とを嵌合することによりマウントテープ12を拡張した状態で保持することができる。図3に示すように、小リング13の外面には凹部13aが形成されており、大リング14の内面には凹部13aに対応した凸部14aが形成されている。小リング13と大リング14とを嵌合する際、凹部13aと凸部14aとはマウントテープ12を介して係着し、小リング13と大リング14との係合力を高める。
The
次に、本発明に係わる半導体装置の製造方法を図4のフローチャートに従って説明する。ウエハプロセスにより半導体回路10aが形成されたウエハ10を、ウエハテスト装置(不図示)にて電気的試験(特性検査)を行い、試験によって得られた所定の特性値に基づいて各半導体回路10aを、Aランク品(優良)、Bランク品(良)、不良品のいずれかに分類する。この試験結果は、図5に示すように、各半導体回路10aのランク(1:Aランク品、2:Bランク品、0:不良品)と座標位置(XY位置)とを対応させたマップデータとしてウエハ10の識別情報とともに、サーバに記録される(ステップS1)。なお、ウエハ10の識別情報は、ウエハ10の端部に書き込まれている。
Next, a method for manufacturing a semiconductor device according to the present invention will be described with reference to the flowchart of FIG. The
次いで、ウエハ10をマウントリング11によって保持されたマウントテープ12の粘着面12a上にマウントして貼着させる(ステップS2)。この状態のまま、マウントリング11をダイシング装置(不図示)にセットし、ダイシングを行う(ステップS3)。このダイシングでは、ウエハ10は各半導体回路10a間のスクライブラインに沿って切断され、各半導体回路10aが半導体チップ10bとして個片化(分離)される。図6(A)は、このダイシング後の状態を示し、半導体チップ10bは、マウントテープ12に貼着されたままとなっている。
Next, the
次いで、ダイシング装置からマウントリング11を取り外し、前述のようにマウントテープ12を拡張させた状態で、ウエハ10の周囲にマウントテープ12を介して小リング13と大リング14とを嵌合させ、図6(B)に示すように、マウントテープ12を拡張させた状態で保持する(ステップS4)。この結果、マウントテープ12上の各半導体チップ10bが互いに離間する。
Next, the
次いで、この状態を保ったまま、マウントリング11をダイボンディング装置にセットし、ウエハ10に対応するマップデータに基づいてAランク品に該当する半導体チップ10bをピックアップしてダイボンディングを行う(ステップS5)。このダイボンディング装置では、図6(C)に示すように、マウントリング11及びクリップリング13,14がリング保持機構20によって挟持され、持ち上げ機構21に設けられた針21aによってAランク品に該当する半導体チップ10bが裏面側から持ち上げられる。このとき、針21aは、マウントテープ12を貫通する。針21aによって持ち上げられた半導体チップ10bは、コレットと呼ばれる吸着器(不図示)によって吸着されて、ボンディング対象のリードフレームまたはパッケージ(不図示)上に移送され、接着される。
Next, with this state maintained, the
Aランク品のダイボンディングが全て終了すると、マウントリング11をダイボンディング装置から取り外し、図7に示すように、クリップリング13,14によりマウントテープ12を拡張したままマウントリング11をキャリアマガジン(リングマガジン)22に収容する(ステップS6)。キャリアマガジン22には、Aランク品のダイボンディングが終了した複数(例えば、1ロット24枚分)のマウントリング11が順次に収容される。なお、キャリアマガジン22は、半導体チップ10bの酸化防止のため、窒素雰囲気中で保管する。
When all the rank A die bonding is completed, the
次いで、Bランク品の組み立て要求があると(ステップS7でYes)、キャリアマガジン22に収容されているマウントリング11を取り出す(ステップS8)。そして、キャリアマガジン22から取り出したマウントリング11をダイボンディング装置にセットし、同様にマップデータに基づいてBランク品に該当する半導体チップ10bをピックアップしてダイボンディングを行う(ステップS9)。この後、ダイボンディング装置からマウントリング11を取り外し、マウントテープ12に残った不良品の破棄等を適宜行う。
Next, when there is a request for assembling the B rank product (Yes in step S7), the
以上のように、上記の製造方法では、Aランク品のダイボンディングが終了した後、マウントリング11を、クリップリング13,14によりマウントテープ12の拡張を保持したままキャリアマガジン22に収容するため、マウントテープ12上の半導体チップ10bは互いに接触することなく、チップ欠けや異物付着が防止され、品質を維持した状態でBランク品のダイボンディングを行うことができる。
As described above, in the manufacturing method described above, after the die bonding of the rank A product is completed, the
また、上記の製造方法では、従来のようにリードフレームまたはパッケージの搬送レールを複数用意する必要や、チップストッカを用意する必要がないため、ダイボンディング装置が大型化することはなく、また、生産管理が容易である。さらに、上記の製造方法では、マウントリング11は通常のものが用いられるため、ランク分けを行わない場合の通常のダイボンディング装置を用いることができ、新たにランク分け専用の装置を準備する必要はない。
Further, in the above manufacturing method, since there is no need to prepare a plurality of lead frame or package transport rails and a chip stocker as in the conventional case, the die bonding apparatus does not increase in size, and production Easy to manage. Furthermore, in the above manufacturing method, since the
また、上記の製造方法は、半導体回路10aとしてCCD型やCMOS型の固体撮像素子(イメージセンサ)を適用した場合により効果が発揮される。これは、固体撮像素子の表面には受光面が形成されており、チップ欠け等による異物付着を特に防止する必要があるためである。 The above manufacturing method is more effective when a CCD type or CMOS type solid-state imaging device (image sensor) is applied as the semiconductor circuit 10a. This is because a light-receiving surface is formed on the surface of the solid-state imaging device, and it is necessary to particularly prevent foreign matter adhesion due to chip chipping or the like.
なお、上記実施形態では、良品の半導体チップ10bをAランク品とBランク品との2ランクにランク分けを行う場合を例示しているが、本発明はこれに限定されることなく、3ランク以上にランク分けを行うことも可能である。この場合には、最終ランク品のダイボンディングが終了するまでの間、マウントテープ12はクリップリング13,14によって拡張された状態が保たれる。
In the above embodiment, the case where the
また、所定数ずつ半導体チップ10bをピックアップし、その間にウエハ10をキャリアマガジン22に収容するシステムに上記実施形態を適用してもよい。
Further, the above embodiment may be applied to a system that picks up a predetermined number of
また、半導体チップ10bをピックアップする際には、マップデータからアライメント情報を生成し、このアライメント情報に基づいてアライメントを行うようにしてもよい。この場合、Aランクの半導体チップ10bのピックアップとBランクの半導体チップ10bのピックアップとの間にクリップリング13,14を取り外さないようにすることによって、アライメント情報が共通化できる。なお、アライメント処理は、クリップリング13,14またはマウントリング11の位置を基準に行ってもよいし、ウエハ10の位置を基準に行ってもよい。
Further, when picking up the
また、上記実施形態では、ウエハ10の搬送やキャリアマガジン22への収容は、マウントリング11を保持することによって行っているが、クリップリング13,14またはマウントテープ12を保持することによって行ってもよい。
In the above embodiment, the
また、上記実施形態では、クリップリング13,14をマウントリング11とは別体としているが、クリップリング13,14の一方をマウントリング11と一体化させてもよい。
In the above embodiment, the clip rings 13 and 14 are separate from the
10 ウエハ
10a 半導体回路
10b 半導体チップ
11 マウントリング
12 マウントテープ
12a 粘着面
13 小リング
13a 凹部
14 大リング
14a 凸部
20 リング保持機構
21 持ち上げ機構
21a 針
22 キャリアマガジン
DESCRIPTION OF
Claims (9)
マウントリングに保持されたマウントテープ上に前記ウエハを貼着するウエハマウント工程と、
前記マウントテープ上の前記ウエハをダイシングして前記各半導体回路を個々の半導体チップに分割するダイシング工程と、
前記マウントテープにクリップリングを装着し、各半導体チップが互いに離間するように前記マウントテープを拡張させるマウントテープ拡張工程と、
前記マップデータに基づいて、前記マウントテープ上の半導体チップのうち第1ランクの半導体チップをダイボンディングする第1ダイボンティング工程と、
前記第1ダイボンティング工程が終了した複数の前記マウントリングを、前記クリップリングを装着したままキャリアマガジンに収容するマウントリング収容工程と、
前記キャリアマガジンから前記マウントリングを取り出し、前記マップデータに基づいて、前記マウントテープ上の半導体チップのうち第2ランクの半導体チップをダイボンディングする第2ダイボンティング工程と、
を含むことを特徴とする半導体装置の製造方法。 Characteristic inspection is performed on a plurality of semiconductor circuits formed on a wafer, and each semiconductor circuit is classified into at least two ranks of a first rank and a second rank with respect to a predetermined characteristic value, and the rank and coordinate position of each semiconductor circuit A wafer test process for generating map data corresponding to
A wafer mounting step of adhering the wafer on a mounting tape held by a mounting ring;
A dicing step of dicing the wafer on the mount tape to divide each semiconductor circuit into individual semiconductor chips;
A mounting tape extending step of attaching a clip ring to the mounting tape and expanding the mounting tape so that the semiconductor chips are separated from each other;
A first die bonding step of die-bonding a first rank semiconductor chip among the semiconductor chips on the mounting tape based on the map data;
A plurality of mount rings for which the first die bonding process has been completed; a mount ring accommodating process for accommodating the plurality of mount rings in a carrier magazine with the clip ring attached;
Taking out the mount ring from the carrier magazine, and based on the map data, a second die bonding step of die-bonding a second rank semiconductor chip among the semiconductor chips on the mount tape;
A method for manufacturing a semiconductor device, comprising:
マウントテープ上に前記ウエハを貼着するウエハマウント装置と、
前記マウントテープ上の前記ウエハをダイシングして前記各半導体回路を個々の半導体チップに分割するダイシング装置と、
前記マウントテープにクリップリングを装着し、各半導体チップが互いに離間するように前記マウントテープを拡張させるマウントテープ拡張装置と、
前記マップデータに基づいて、前記クリップリングを装着した前記マウントテープ上の半導体チップをピックアップするピックアップ装置と、
前記マウントテープを、前記クリップリングを装着したままキャリアマガジンに収容するマウントテープ収容装置と、
を備えることを特徴とする半導体装置の製造システム。 Characteristic inspection is performed on a plurality of semiconductor circuits formed on a wafer, and each semiconductor circuit is classified into at least two ranks of a first rank and a second rank with respect to a predetermined characteristic value, and the rank and coordinate position of each semiconductor circuit A wafer test apparatus for generating map data corresponding to
A wafer mount device for attaching the wafer on a mount tape;
A dicing apparatus for dicing the wafer on the mount tape to divide each semiconductor circuit into individual semiconductor chips;
A mounting tape expansion device that attaches a clip ring to the mounting tape and expands the mounting tape so that the semiconductor chips are separated from each other;
Based on the map data, a pickup device that picks up a semiconductor chip on the mount tape on which the clip ring is mounted;
A mount tape storage device for storing the mount tape in a carrier magazine with the clip ring attached;
A semiconductor device manufacturing system comprising:
前記第1ランクの半導体チップに対するピックアップが、複数の前記マウントテープに対して連続して行われるとともに、前記第2ランクの半導体チップに対するピックアップが、複数の前記マウントテープに対して連続して行われることを特徴とする請求項8記載の半導体装置の製造システム。 The carrier magazine can accommodate a plurality of the mount tapes,
Pickup for the first rank semiconductor chip is continuously performed for the plurality of mount tapes, and pickup for the second rank semiconductor chip is continuously performed for the plurality of mount tapes. The semiconductor device manufacturing system according to claim 8.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007009954A JP2008177390A (en) | 2007-01-19 | 2007-01-19 | Method and system for manufacturing semiconductor device, as well as semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007009954A JP2008177390A (en) | 2007-01-19 | 2007-01-19 | Method and system for manufacturing semiconductor device, as well as semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008177390A true JP2008177390A (en) | 2008-07-31 |
Family
ID=39704190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007009954A Pending JP2008177390A (en) | 2007-01-19 | 2007-01-19 | Method and system for manufacturing semiconductor device, as well as semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008177390A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110366772A (en) * | 2017-03-09 | 2019-10-22 | 株式会社富士 | Component mounter |
JP7090066B2 (en) | 2016-07-13 | 2022-06-23 | ユニバーサル インスツルメンツ コーポレーション | Modular die handling system |
-
2007
- 2007-01-19 JP JP2007009954A patent/JP2008177390A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7090066B2 (en) | 2016-07-13 | 2022-06-23 | ユニバーサル インスツルメンツ コーポレーション | Modular die handling system |
CN110366772A (en) * | 2017-03-09 | 2019-10-22 | 株式会社富士 | Component mounter |
EP3594996A4 (en) * | 2017-03-09 | 2020-03-04 | Fuji Corporation | Component mounting machine |
US11417548B2 (en) | 2017-03-09 | 2022-08-16 | Fuji Corporation | Component mounting machine |
CN110366772B (en) * | 2017-03-09 | 2023-06-23 | 株式会社富士 | Component mounting machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7563642B2 (en) | Manufacturing method of a semiconductor device | |
US20090298219A1 (en) | Method for Manufacturing Solid-State Image Pickup Device Module | |
TWI385767B (en) | Sheet for die sorting and process for transporting chips having adhesive layer | |
US6759274B2 (en) | Semiconductor chip pick-up method | |
US20180158712A1 (en) | Method for Bonding Thin Semiconductor Chips to a Substrate | |
CN104871295A (en) | Expansion method, method for manufacturing semiconductor devices, and semiconductor device | |
US20090061596A1 (en) | Expanding tool, expanding method, and manufacturing method of unit elements | |
JP2002100588A (en) | Production method for semiconductor device | |
JP5960389B2 (en) | Method for separating and transporting a semiconductor integrated circuit chip | |
TW201535558A (en) | Classification device, classification method, classification program, transfer device, transfer method, and transfer program | |
US20070036932A1 (en) | Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods | |
JP5533695B2 (en) | Semiconductor chip manufacturing method and semiconductor chip mounting method | |
KR101488609B1 (en) | Manufacturing method of semiconductor device | |
JP2005116545A (en) | Method and device for manufacturing semiconductor device and adhesive film | |
CN110164777B (en) | die bonding method | |
JP2013004794A (en) | Pickup device of semiconductor chip, pickup method, die bonding device, die bonding method and method of manufacturing semiconductor device | |
KR101707805B1 (en) | Reconstruction method of wafer | |
JP2008177390A (en) | Method and system for manufacturing semiconductor device, as well as semiconductor device | |
US7416919B2 (en) | Method for wafer level stack die placement | |
JP2007281503A (en) | Unit and method for transferring chip | |
US20060279303A1 (en) | Manufacturing method for semiconductor device | |
JP4522960B2 (en) | Manufacturing apparatus and method for manufacturing adhesive tape for semiconductor manufacturing | |
US8011513B2 (en) | Semiconductor workpiece carriers and methods for processing semiconductor workpieces | |
JP2014116455A (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
JP2001250834A (en) | Method of manufacturing semiconductor device |