JP2008176639A - Control logic correction device and program - Google Patents

Control logic correction device and program Download PDF

Info

Publication number
JP2008176639A
JP2008176639A JP2007010471A JP2007010471A JP2008176639A JP 2008176639 A JP2008176639 A JP 2008176639A JP 2007010471 A JP2007010471 A JP 2007010471A JP 2007010471 A JP2007010471 A JP 2007010471A JP 2008176639 A JP2008176639 A JP 2008176639A
Authority
JP
Japan
Prior art keywords
control logic
block
operation block
output
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007010471A
Other languages
Japanese (ja)
Inventor
Masanobu Soga
正信 曽我
Minoru Nakade
実 中出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2007010471A priority Critical patent/JP2008176639A/en
Publication of JP2008176639A publication Critical patent/JP2008176639A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Stored Programmes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To save wasted computer resources. <P>SOLUTION: In the control logic correction device, an output arithmetic block unrelated to an external output or external display is detected from a control logic described in a pattern language, connection is traced from the detected output arithmetic block toward the input side, and when the connection reaches a branch arithmetic block connected to a connecting route different from the connection route concerned, all arithmetic blocks from the output arithmetic block to the arithmetic block before the branch arithmetic block are detected as deletion candidate blocks. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ＣＰＵやメモリ等の計算機資源を有効に利用することのできる制御ロジック修正装置及びプログラムに関するものである。   The present invention relates to a control logic correction apparatus and a program that can effectively use computer resources such as a CPU and a memory.

従来、プラントやロボット等の制御を行う制御プログラムのロジックを図形的に表現するために、図形言語が広く使用されている。図形言語で記述されたプログラムは、プログラムに記述されたロジックを視野的に直感的に把握することが可能であり、ユーザフレンド性に優れている。図形言語プログラムでは、制御ロジックが図形要素とそれらを結びつける結線とによって表現される。図形要素は、それぞれが所定の演算を示していることから演算要素とも呼ばれている。
また、大規模な制御対象を制御する場合には、制御ロジックが複雑化するため、効率よくプログラムを作成するためにマクロ演算ブロックが使用される。マクロ演算ブロックは、ある特定の機能が集約されたブロックであり、複数の演算要素で構成される。このマクロ演算ブロックを組み合わせることにより、複雑なロジックを簡略に表現することが可能となる。
例えば、特開２００４−５０４７号公報には、マクロ演算ブロックを用いてプログラムの作成効率を向上させることが開示されている。
特開２００４−５０４７号公報 Conventionally, graphic languages have been widely used to graphically represent the logic of control programs that control plants, robots, and the like. A program described in a graphic language can grasp the logic described in the program intuitively in a visual field and has excellent user friendliness. In the graphic language program, the control logic is expressed by graphic elements and connection lines connecting them. Each graphic element is also called a calculation element because it indicates a predetermined calculation.
Further, when a large-scale control target is controlled, the control logic becomes complicated, so that a macro operation block is used to efficiently create a program. The macro operation block is a block in which certain specific functions are aggregated, and is composed of a plurality of operation elements. By combining these macro operation blocks, it is possible to simply express complex logic.
For example, Japanese Patent Application Laid-Open No. 2004-5047 discloses that the efficiency of program creation is improved by using a macro operation block.
JP 2004-5047 A

しかしながら、マクロ演算ブロックを使用する場合、マクロ演算ブロックを構成する全ての演算要素が出力に寄与するわけではなく、実際には使用されない無駄な演算要素が含まれることがある。このため、ＣＰＵ負荷やメモリが無駄に消費されるという問題があった。
同様に、マクロ演算ブロックを使用しない制御ロジックにおいても、実際の出力に影響しない無駄な演算要素が含まれており、これらによってＣＰＵ負荷やメモリが無駄に消費されていた。 However, when a macro operation block is used, not all operation elements constituting the macro operation block contribute to the output, and useless operation elements that are not actually used may be included. For this reason, there has been a problem that CPU load and memory are wasted.
Similarly, even in the control logic that does not use the macro calculation block, useless calculation elements that do not affect the actual output are included, and the CPU load and memory are wasted due to these.

本発明は、上記問題を解決するためになされたもので、無駄に消費される計算機資源を節約することのできる制御ロジック修正装置および制御ロジック修正プログラムを提供することを目的とする。   The present invention has been made to solve the above-described problem, and an object of the present invention is to provide a control logic correction device and a control logic correction program that can save unnecessary computer resources.

上記課題を解決するために、本発明は以下の手段を採用する。
本発明は、図形言語で表された制御ロジックから外部出力または外部表示に無関係な出力演算ブロックを検出し、検出した前記出力演算ブロックから入力側へ向けて結線を順次辿り、当該結線ルートとは異なる結線ルートに接続されている分岐演算ブロックに到達した場合に、前記出力演算ブロックから前記分岐演算ブロックの一つ手前までの全ての演算ブロックを削除候補ブロックとして検出する制御ロジック修正装置を提供する。 In order to solve the above problems, the present invention employs the following means.
The present invention detects an output calculation block irrelevant to external output or external display from a control logic expressed in a graphic language, and sequentially traces the connection from the detected output calculation block toward the input side, and the connection route is Provided is a control logic correction device that detects all operation blocks from the output operation block to the immediately preceding branch operation block as deletion candidate blocks when a branch operation block connected to a different connection route is reached. .

上記構成によれば、外部出力または外部表示に無関係な出力演算ブロック、更に、該出力演算ブロックに結線されているが、出力演算に寄与しない演算ブロックを削除候補ブロックとして検出するので、これらの無駄な演算ブロックを削除する、或いは、演算時に無視することが可能となる。   According to the above configuration, an output calculation block irrelevant to external output or external display, and an operation block that is connected to the output calculation block but does not contribute to the output calculation are detected as deletion candidate blocks. It is possible to delete a calculation block or ignore the calculation block.

本発明は、図形言語で表された制御ロジックから固定入力を与える演算ブロックを削除候補ブロックとして検出する制御ロジック修正装置を提供する。   The present invention provides a control logic correction apparatus that detects a calculation block that gives a fixed input from a control logic expressed in a graphic language as a deletion candidate block.

上記構成によれば、固定入力を与える演算ブロックを削除候補ブロックとして検出するので、これらの無駄な演算ブロックを削除する、或いは、演算時に無視することが可能となる。   According to the above-described configuration, since a calculation block giving a fixed input is detected as a deletion candidate block, these useless calculation blocks can be deleted or ignored during calculation.

本発明は、図形言語で表されたマクロ演算ブロックにおいて、外部の制御ロジックと結線されていない出力演算ブロックを検出し、検出した前記出力演算ブロックから入力側へ向けて結線を順次辿り、当該結線ルートとは異なる結線ルートに接続されている分岐演算ブロックに到達した場合に、前記出力演算ブロックから前記分岐演算ブロックの一つ手前までの全ての演算ブロックを削除候補ブロックとして検出する制御ロジック修正装置を提供する。   The present invention detects an output operation block that is not connected to an external control logic in a macro operation block expressed in a graphic language, and sequentially traces the connection from the detected output operation block toward the input side. A control logic correction device that detects all operation blocks from the output operation block to the immediately preceding branch operation block as deletion candidate blocks when reaching a branch operation block connected to a connection route different from the route I will provide a.

上記構成によれば、マクロ演算ブロックにおいて、外部の制御ロジックと結線されていない出力演算ブロック、更に、該出力演算ブロックに結線されているが、出力演算に寄与しない演算ブロックを削除候補ブロックとして検出するので、これらの無駄な演算ブロックを削除する、或いは、演算時に無視することが可能となる。   According to the above configuration, in the macro operation block, an output operation block that is not connected to an external control logic, and an operation block that is connected to the output operation block but does not contribute to the output operation are detected as deletion candidate blocks. Therefore, these useless calculation blocks can be deleted or ignored during calculation.

上記制御ロジック修正装置は、前記削除候補ブロックを削除することとしてもよい。
このように、削除候補ブロックを削除することにより、メモリの空き容量を増加させることができるとともに、ＣＰＵ負荷の低減を図ることができる。 The said control logic correction apparatus is good also as deleting the said deletion candidate block.
Thus, by deleting the deletion candidate block, it is possible to increase the free memory capacity and reduce the CPU load.

上記制御ロジック修正装置は、前記削除候補ブロックを削除した後の前記制御ロジックを表示する表示装置に接続されていてもよい。
このように、削除後の制御ロジックが表示装置に表示されるので、ユーザは、修正後の制御ロジックを確認することができる。 The said control logic correction apparatus may be connected to the display apparatus which displays the said control logic after deleting the said deletion candidate block.
Thus, since the control logic after deletion is displayed on the display device, the user can check the control logic after correction.

上記制御ロジック修正装置は、前記制御ロジックにおいて、削除可能な演算ブロックの領域が指定可能とされていることとしてもよい。
このように、制御ロジックにおいて、削除可能な演算ブロックの領域が指定可能とされているので、削除したい演算ブロックのみを削除候補ブロックの検索対象とすることが可能となる。これにより、削除したくない演算ロジックをそのまま残すことができる。 The control logic correction device may be configured such that a region of a calculation block that can be deleted can be specified in the control logic.
As described above, since the control logic area that can be deleted can be specified in the control logic, only the calculation block that is desired to be deleted can be set as the search target for the deletion candidate block. Thereby, it is possible to leave the arithmetic logic that is not desired to be deleted.

本発明は、図形言語で表された制御ロジックから外部出力または外部表示に無関係な出力演算ブロックを検出し、検出した前記出力演算ブロックから入力側へ向けて結線を順次辿り、当該結線ルートとは異なる結線ルートに接続されている分岐演算ブロックに到達した場合に、前記出力演算ブロックから前記分岐演算ブロックの一つ手前までの全ての演算ブロックを削除候補ブロックとして検出する検出処理をコンピュータに実行させるための制御ロジック修正プログラムを提供する。   The present invention detects an output calculation block irrelevant to external output or external display from a control logic expressed in a graphic language, and sequentially traces the connection from the detected output calculation block toward the input side, and the connection route is When a branch operation block connected to a different connection route is reached, the computer executes detection processing for detecting all operation blocks from the output operation block to the immediately preceding branch operation block as deletion candidate blocks. A control logic correction program is provided.

本発明は、図形言語で表された制御ロジックから固定入力を与える演算ブロックを削除候補ブロックとして検出する検出処理をコンピュータに実行させるための制御ロジック修正プログラムを提供する。   The present invention provides a control logic correction program for causing a computer to execute detection processing for detecting, as a deletion candidate block, an operation block that gives a fixed input from a control logic expressed in a graphic language.

本発明は、図形言語で表されたマクロ演算ブロックにおいて、外部の制御ロジックと結線されていない出力演算ブロックを検出し、検出した前記出力演算ブロックから入力側へ向けて結線を順次辿り、当該結線ルートとは異なる結線ルートに接続されている分岐演算ブロックに到達した場合に、前記出力演算ブロックから前記分岐演算ブロックの一つ手前までの全ての演算ブロックを削除候補ブロックとして検出する検出処理をコンピュータに実行させるための制御ロジック修正プログラム。   The present invention detects an output operation block that is not connected to an external control logic in a macro operation block expressed in a graphic language, and sequentially traces the connection from the detected output operation block toward the input side. When a branch operation block connected to a connection route different from the route is reached, a computer performs detection processing for detecting all operation blocks from the output operation block to the immediately preceding branch operation block as deletion candidate blocks. Control logic modification program to be executed.

また、上記制御ロジック修正装置及び制御ロジック修正プログラムは、例えば、火力発電所等で用いられるボイラやタービン等の産業用機器を制御するための制御ロジックの修正を行うのに適したものである。   The control logic correction device and the control logic correction program are suitable for correcting control logic for controlling industrial equipment such as boilers and turbines used in thermal power plants, for example.

本発明によれば、無駄に消費される計算機資源を節約することができるという効果を奏する。   According to the present invention, it is possible to save unnecessary computer resources.

以下に、本発明の一実施形態に係る制御ロジック修正装置および制御ロジック修正プログラムについて図面を参照して説明する。
図１は、本発明の一実施形態に係る制御ロジック修正装置の概略構成を示すブロック図である。制御ロジック修正装置１は、いわゆるパーソナルコンピュータであり、例えば、図示しないＣＰＵ（中央演算装置）、ＨＤ（Hard Disc）、ＲＯＭ（Read
Only Memory）、ＲＡＭ（Random Access Memory）等を備えている。制御ロジック修正装置１には、図形言語によって制御プログラムの作成を行うための作図プログラム、例えば、ＭＡＴＬＡＢ等の数値解析プログラム等がインストールされている。また、これらのプログラムによって作成された制御ロジックの無駄を検出して修正するための制御ロジック修正プログラムがインストールされている。 A control logic correction device and a control logic correction program according to an embodiment of the present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram showing a schematic configuration of a control logic correction apparatus according to an embodiment of the present invention. The control logic correction device 1 is a so-called personal computer, for example, a CPU (Central Processing Unit) (not shown), an HD (Hard Disc), a ROM (Read
Only Memory), RAM (Random Access Memory), etc. are provided. The control logic correction apparatus 1 is installed with a drawing program for creating a control program using a graphic language, for example, a numerical analysis program such as MATLAB. A control logic correction program for detecting and correcting waste of control logic created by these programs is installed.

制御ロジック修正装置１は、入力装置２および表示装置３に接続されている。
入力装置２は、例えば、マウス、ポインティングデバイス、キーボード等である。また、表示装置３の表示画面をタッチパネルとして形成することにより、表示装置３に入力装置２の機能を付加することも可能である。表示装置３は、例えば、ＣＲＴ（cathode-ray tube）やＬＣＤ（liquid Crystal
Display）等である。
また、制御ロジック修正装置１は、制御装置４と通信回線を介して接続されている。制御ロジック修正装置１において修正された制御ロジックは、通信回線を介して制御装置４へ送信され、制御装置４において当該制御ロジックに対応する制御プログラムが実行されることにより、図示しない制御対象が制御装置４により制御されることとなる。制御対象としては、例えば、火力発電所等で用いられるボイラやタービン等の産業用機器が挙げられる。 The control logic correction device 1 is connected to the input device 2 and the display device 3.
The input device 2 is, for example, a mouse, a pointing device, a keyboard, or the like. In addition, the function of the input device 2 can be added to the display device 3 by forming the display screen of the display device 3 as a touch panel. The display device 3 is, for example, a CRT (cathode-ray tube) or LCD (liquid Crystal).
Display) and the like.
Further, the control logic correction device 1 is connected to the control device 4 via a communication line. The control logic corrected in the control logic correction device 1 is transmitted to the control device 4 via the communication line, and a control program corresponding to the control logic is executed in the control device 4 so that a control target (not shown) is controlled. It will be controlled by the device 4. Examples of the control target include industrial equipment such as boilers and turbines used in thermal power plants and the like.

次に、上記構成からなる制御ロジック修正装置１により取り扱われる制御ロジックの一例を図２に示す。この図に示すように、制御ロジックは、コンピュータによって実行されるコンピュータ言語で記載される制御プログラムを人間が容易に解読することができるように、図形言語を用いて表わされたものである。
例えば、制御ロジックは、その制御機能に応じた各種演算ブロック（演算要素）２０により表現される。演算ブロック２０としては、例えば、入力情報を表す入力演算ブロック、出力結果を表す出力演算ブロック、算術演算子、論理演算子等の演算子を表す各種演算ブロック等が挙げられる。そして、これらの演算ブロック２０が制御プログラムの演算手順に従って結線２１されて表示されていることにより、人間が制御プログラムの内容を理解しやすいようになっている。 Next, FIG. 2 shows an example of the control logic handled by the control logic correction device 1 having the above configuration. As shown in the figure, the control logic is expressed using a graphic language so that a human can easily decode a control program written in a computer language executed by a computer.
For example, the control logic is expressed by various calculation blocks (calculation elements) 20 corresponding to the control function. Examples of the operation block 20 include an input operation block that represents input information, an output operation block that represents an output result, and various operation blocks that represent operators such as arithmetic operators and logical operators. Since these calculation blocks 20 are connected and displayed according to the calculation procedure of the control program, it is easy for humans to understand the contents of the control program.

次に、上述した制御ロジック修正装置１により実現される制御ロジック修正方法について、図を参照して説明する。
まず、制御ロジックを修正する場合には、制御ロジック修正装置１が備えるＣＰＵにより制御ロジック修正プログラムが実行される。制御ロジック修正プログラムは、主に、後述するメインルーチン１及びメインルーチン２から構成されている。メインルーチン１は、出力とは無関係な演算ブロックを検出して削除するためのプログラムであり、メインルーチン２は、固定入力値を与える演算ブロックを検出して削除するためのプログラムである。 Next, a control logic correction method realized by the above-described control logic correction device 1 will be described with reference to the drawings.
First, when correcting the control logic, the control logic correction program is executed by the CPU included in the control logic correction device 1. The control logic correction program mainly includes a main routine 1 and a main routine 2 described later. The main routine 1 is a program for detecting and deleting a calculation block unrelated to the output, and the main routine 2 is a program for detecting and deleting a calculation block that gives a fixed input value.

メインルーチン１では、まず、各演算ブロックに対して、その演算ブロックの種別が出力を行う出力演算ブロックか否かを判定する（図３のステップＳＡ１）。この結果、出力演算ブロックでなかった場合には（ステップＳＡ１において「ＮＯ」）、ステップＳＡ４に進む。一方、当該演算ブロックが出力を行う演算ブロックであった場合には（ステップＳＡ１において「ＹＥＳ」）、ステップＳＡ２において、外部出力または外部表示に関係するか否かを判定する。
この結果、外部出力または外部表示に関係すると判定した場合には（ステップＳＡ２において「ＹＥＳ」）、ステップＳＡ４に進み、関係しないと判定した場合には（ステップＳＡ２において「ＮＯ」）、ステップＳＡ３に進み、サブルーチン１を実行する。 In the main routine 1, first, for each calculation block, it is determined whether or not the type of the calculation block is an output calculation block for outputting (step SA1 in FIG. 3). As a result, if it is not an output calculation block (“NO” in step SA1), the process proceeds to step SA4. On the other hand, if the calculation block is a calculation block that performs output ("YES" in step SA1), it is determined in step SA2 whether the calculation block is related to external output or external display.
As a result, when it is determined that it is related to external output or external display (“YES” in step SA2), the process proceeds to step SA4. When it is determined that it is not related (“NO” in step SA2), the process proceeds to step SA3. Proceed to execute subroutine 1.

サブルーチン１では、当該演算ブロックに、既に削除候補ブロックである旨を示すフラグが立っているか否かを判定する（図４のステップＳＢ１）。この結果、フラグが立っていた場合には（ステップＳＢ１において「ＹＥＳ」）、当該サブルーチン１を終了し、フラグが立っていなかった場合には（ステップＳＢ１において「ＮＯ」）、ステップＳＢ２に進み、当該演算ブロックにフラグを立て、続くステップＳＢ３において、当該演算ブロックの入力側の演算ブロックが他の結線ルートを有するか否かを判定する。
この結果、他の結線ルートを有していない場合には（ステップＳＢ３において「ＮＯ」）、ステップＳＢ４に進み、入力側の演算ブロックに対しても当該サブルーチン１を実行する。一方、他の結線ルートを有していた場合には、当該サブルーチン１を終了する。 In subroutine 1, it is determined whether or not a flag indicating that it is already a deletion candidate block is set in the calculation block (step SB1 in FIG. 4). As a result, if the flag is set (“YES” in step SB1), the subroutine 1 is terminated. If the flag is not set (“NO” in step SB1), the process proceeds to step SB2. A flag is set in the calculation block, and in the subsequent step SB3, it is determined whether or not the calculation block on the input side of the calculation block has another connection route.
As a result, when there is no other connection route (“NO” in step SB3), the process proceeds to step SB4, and the subroutine 1 is also executed for the calculation block on the input side. On the other hand, if there is another connection route, the subroutine 1 is terminated.

サブルーチン１の処理が終了すると、上述のメインルーチン１のステップＳＡ４に進む。ステップＳＡ４では、全演算ブロックについて処理済みか否かを判定する。この結果、全ての演算ブロックについて処理を行っていなかった場合には、未処理の演算ブロックを指定し（ステップＳＡ５）、ステップＳＡ１に戻り、当該演算ブロックに対しても上述した処理を繰り返し行う。
一方、ステップＳＡ４において、全ての演算ブロックについて処理を行っていた場合には、ステップＳＡ６に進み、フラグが立っている演算ブロックを削除し、当該メインルーチン１を終了する。 When the subroutine 1 is completed, the process proceeds to step SA4 of the main routine 1 described above. In step SA4, it is determined whether or not processing has been completed for all the operation blocks. As a result, if processing has not been performed for all the computation blocks, an unprocessed computation block is designated (step SA5), the process returns to step SA1, and the above-described processing is repeated for the computation block.
On the other hand, if all the calculation blocks have been processed in step SA4, the process proceeds to step SA6, the flagged calculation block is deleted, and the main routine 1 is terminated.

次に、上述したメインルーチン１について、具体的な例を挙げて説明する。
例えば、図５に示すような制御ロジックを例示した場合、演算ブロックＢＬ１では、図３に示したメインルーチン１のステップＳＡ１、ステップＳＡ２において、外部出力または外部表示に関係しない出力演算ブロックであると判定され、ステップＳＡ３においてサブルーチン１が実行される。サブルーチン１のステップＳＢ１，２Ｂ２では、当該演算ブロックＢＬ１に削除候補ブロックであることを示すフラグが立てられ、更に、ステップＳＢ３において、当該演算ブロックＢＬ１の入力側の演算ブロックＢＬ２が他の結線ルートを有するか否かが判定される。この結果、演算ブロックＢＬ２は、他の結線ルートを有していないので、この演算ブロックＢＬ２についてもサブルーチン１が実行されることとなる。 Next, the main routine 1 described above will be described with a specific example.
For example, when the control logic as shown in FIG. 5 is illustrated, the calculation block BL1 is an output calculation block not related to external output or external display in step SA1 and step SA2 of the main routine 1 shown in FIG. Determination is made and subroutine 1 is executed in step SA3. In steps SB1 and 2B2 of subroutine 1, a flag indicating that the block is a deletion candidate block is set in the calculation block BL1, and in step SB3, the calculation block BL2 on the input side of the calculation block BL1 has another connection route. It is determined whether or not it has. As a result, since the operation block BL2 does not have any other connection route, the subroutine 1 is also executed for this operation block BL2.

これにより、ステップＳＢ１，ＳＢ２において、当該演算ブロックＢＬ２においてもフラグが立てられ、更に、ステップＳＢ３において、当該演算ブロックＢＬ２の入力側の演算ブロックＢＬ３が他の結線ルートを有するか否かが判定される。この結果、演算ブロックＢＬ３は、他の結線ルートを有しているので、ステップＳＢ３において「ＹＥＳ」と判断され、サブルーチン１が終了される。   As a result, in steps SB1 and SB2, a flag is also set in the calculation block BL2. Further, in step SB3, it is determined whether or not the calculation block BL3 on the input side of the calculation block BL2 has another connection route. The As a result, since the calculation block BL3 has another connection route, “YES” is determined in the step SB3, and the subroutine 1 is ended.

また、図５に示した制御ロジックにおける演算ブロックＢＬ４においては、メインルーチン１のステップＳＡ１、ステップＳＡ２において、外部出力または外部表示に関係しない出力演算ブロックであると判定され、ステップＳＡ３においてサブルーチン１が実行される。サブルーチン１においては、当該演算ブロックＢＬ４にフラグが立てられた後、ステップＳＢ３において、この演算ブロックＢＬ４の入力側に結線されている演算ブロックＢＬ５が他の結線ルートを有するか否かが判定される。この結果、演算ブロックＢＬ５は、他の結線ルートを有していないので、この演算ブロックＢＬ５についてもサブルーチンが実行されることとなる。   Further, in the operation block BL4 in the control logic shown in FIG. 5, it is determined in step SA1 and step SA2 of the main routine 1 that the output operation block is not related to external output or external display, and in step SA3, the subroutine 1 is executed. Executed. In the subroutine 1, after the flag is set for the operation block BL4, it is determined in step SB3 whether or not the operation block BL5 connected to the input side of the operation block BL4 has another connection route. . As a result, since the calculation block BL5 does not have any other connection route, a subroutine is also executed for this calculation block BL5.

そして、同様の処理を進めていくことにより、演算ブロックＢＬ５、演算ブロックＢＬ５の入力側に結線されている演算ブロックＢＬ６、演算ブロックＢＬ６の入力側に結線されている演算ブロックＢＬ７についても、いずれも他の結線ルートを有していないと判断され、最終的に演算ブロックＢＬ４からＢＬ７のそれぞれに対してフラグが立てられることとなる。   By proceeding in the same manner, the calculation block BL5, the calculation block BL6 connected to the input side of the calculation block BL5, and the calculation block BL7 connected to the input side of the calculation block BL6 are all. It is determined that there is no other connection route, and a flag is finally set for each of the operation blocks BL4 to BL7.

この結果、メインルーチン１のステップＳＡ６において、フラグが立てられている演算ブロックＢＬ１，ＢＬ２，ＢＬ４〜ＢＬ７が削除され、メインルーチン１が終了される。
このように、メインルーチン１及びサブルーチン１が実行されることにより、外部出力または外部表示に無関係な演算ブロックを削除することが可能となる。 As a result, in step SA6 of the main routine 1, the operation blocks BL1, BL2, BL4 to BL7 for which the flags are set are deleted, and the main routine 1 is terminated.
As described above, by executing the main routine 1 and the subroutine 1, it is possible to delete a calculation block unrelated to external output or external display.

続いて、ＣＰＵは、制御ロジックの更なる修正を行うべく、メインルーチン２を実行する。
メインルーチン２では、まず、各演算ブロックに対して、その演算ブロックが入力演算ブロックであるか否かを判定する（図６のステップＳＣ１）。この結果、その演算ブロックが入力演算ブロックでなかった場合には、ステップＳＣ４に進む。一方、当該演算ブロックが入力演算ブロックであった場合には（ステップＳＣ１において「ＹＥＳ」）、その出力が固定値か否かを判定する（ステップＳＣ２）。この結果、出力が固定値でなかった場合には（ステップＳＣ２において「ＮＯ」）、ステップＳＣ４に進み、一方、出力が固定値であった場合には（ステップＳＣ２において「ＹＥＳ」）、ステップＳＣ３に進み、当該演算ブロックに対してサブルーチン２を実行する。 Subsequently, the CPU executes the main routine 2 in order to further modify the control logic.
In the main routine 2, first, for each calculation block, it is determined whether or not the calculation block is an input calculation block (step SC1 in FIG. 6). As a result, if the calculation block is not an input calculation block, the process proceeds to step SC4. On the other hand, if the calculation block is an input calculation block (“YES” in step SC1), it is determined whether or not the output is a fixed value (step SC2). As a result, if the output is not a fixed value (“NO” in step SC2), the process proceeds to step SC4. On the other hand, if the output is a fixed value (“YES” in step SC2), step SC3 is performed. Then, the subroutine 2 is executed for the calculation block.

サブルーチン２では、まず、当該演算ブロックに既に削除候補ブロックである旨を示すフラグが立っているか否かを判定する（図７のステップＳＤ１）。この結果、フラグが立っていた場合には（ステップＳＤ１において「ＹＥＳ」）、当該サブルーチン２を終了する。一方、フラグが立っていなかった場合には（ステップＳＤ１において「ＮＯ」）、ステップＳＤ２に進み、当該演算ブロックにフラグを立て、続くステップＳＤ３において、当該演算ブロックが出力側に演算ブロックを有するか否かを判定する。この結果、出力側に演算ブロックを有さない場合には（ステップＳＤ３において「ＮＯ」）、当該サブルーチン２を終了する。一方、ステップＳＤ３において、出力側に演算ブロックを有する場合には（ステップＳＤ３において「ＹＥＳ」）、ステップＳＤ４に進み、出力側の演算ブロックに対して、その演算ブロックからの入力結線を止め、その演算ブロックの固定出力値を入力パラメータに置き換える。続いて、ステップＳＤ５において、入力が固定値となったことで、出力側演算ブロックも固定出力とされたか否かを判定する。この結果、固定出力とされなかった場合には（ステップＳＤ５において「ＮＯ」）、当該サブルーチン２を終了する。
一方、固定出力とされた場合には（ステップＳＤ５において「ＹＥＳ」）、ステップＳＤ６に進み、その出力側演算ブロックに対してもサブルーチン２を実行する。 In subroutine 2, it is first determined whether or not a flag indicating that the block is already a deletion candidate block is set in the calculation block (step SD1 in FIG. 7). As a result, if the flag is set (“YES” in step SD1), the subroutine 2 is terminated. On the other hand, if the flag is not set (“NO” in step SD1), the process proceeds to step SD2 to set a flag for the calculation block. In subsequent step SD3, whether the calculation block has a calculation block on the output side. Determine whether or not. As a result, when there is no operation block on the output side (“NO” in step SD3), the subroutine 2 is terminated. On the other hand, if there is a calculation block on the output side in step SD3 (“YES” in step SD3), the process proceeds to step SD4, and the input connection from the calculation block is stopped for the calculation block on the output side. Replace the fixed output value of the computation block with the input parameter. Subsequently, in step SD5, it is determined whether or not the output side computation block is also set to a fixed output because the input has become a fixed value. As a result, if the output is not fixed ("NO" in step SD5), the subroutine 2 is terminated.
On the other hand, if the output is fixed (“YES” in step SD5), the process proceeds to step SD6, and the subroutine 2 is also executed for the output side arithmetic block.

サブルーチン２が終了すると、上述のメインルーチン２に戻り、全演算ブロックについて処理済みか否かを判定する（ステップＳＣ４）。この結果、全ての演算ブロックについて処理を行っていなかった場合には、未処理の演算ブロックを指定し（ステップＳＣ５）、ステップＳＣ１に戻り、当該演算ブロックに対しても上述した処理を繰り返し行う。
一方、ステップＳＣ４において、全ての演算ブロックについて処理を行っていた場合には、ステップＳＣ６に進み、フラグが立っている演算ブロックを削除し、当該メインルーチン２を終了する。 When the subroutine 2 ends, the process returns to the main routine 2 described above, and it is determined whether or not processing has been completed for all the operation blocks (step SC4). As a result, if processing has not been performed for all the arithmetic blocks, an unprocessed arithmetic block is designated (step SC5), the process returns to step SC1, and the above-described processing is repeated for the arithmetic block.
On the other hand, if all the calculation blocks have been processed in step SC4, the process proceeds to step SC6, the flagged calculation block is deleted, and the main routine 2 is terminated.

次に、上述したメインルーチン２について、具体的な例を挙げて説明する。
例えば、図５に示すような制御ロジックを例示した場合、演算ブロックＢＬ１０では、メインルーチン２のステップＳＣ１において入力演算ブロックであると判定され、続くステップＳＣ２において、固定値を出力すると判定されて、ステップＳＣ３においてサブルーチン２が実行される。サブルーチン２のステップＳＤ１，２Ｄ２では、当該演算ブロックＢＬ１０に削除候補ブロックであることを示すフラグが立てられ、更に、ステップＳＤ３において、当該演算ブロックＢＬ１０が出力側に演算ブロックを有するか否かが判定される。この結果、演算ブロックＢＬ１０は、出力側に演算ブロックＢＬ１１を有するので、ステップＳＤ４に進む。ステップＳＤ４では、演算ブロックＢＬ１０からＢＬ１１への入力結線が止められ、演算ブロックＢＬ１０の固定出力値を演算ブロックＢＬ１１への入力パラメータに置き換えられ、更に、ステップＳＤ５において、演算ブロックＢＬ１１の出力側演算ブロックが固定出力とされたか否かが判定される。この結果、演算ブロックＢＬ１１の出力も固定値であるので、この演算ブロックＢＬ１１についてもサブルーチン２が実行されることとなる。 Next, the main routine 2 described above will be described with a specific example.
For example, when the control logic as shown in FIG. 5 is illustrated, in the operation block BL10, it is determined in step SC1 of the main routine 2 that it is an input operation block, and in the subsequent step SC2, it is determined to output a fixed value. In step SC3, subroutine 2 is executed. In steps SD1 and 2D2 of subroutine 2, a flag indicating that the block is a deletion candidate block is set in the calculation block BL10. Further, in step SD3, it is determined whether or not the calculation block BL10 has a calculation block on the output side. Is done. As a result, since the operation block BL10 has the operation block BL11 on the output side, the process proceeds to step SD4. In step SD4, the input connection from the operation block BL10 to BL11 is stopped, the fixed output value of the operation block BL10 is replaced with the input parameter to the operation block BL11, and in step SD5, the output side operation block of the operation block BL11 is replaced. Is determined as a fixed output. As a result, since the output of the calculation block BL11 is also a fixed value, the subroutine 2 is also executed for this calculation block BL11.

これにより、ステップＳＤ１，ＳＤ２では、当該演算ブロックＢＬ１１においてもフラグが立てられ、更に、ステップＳＤ３において、当該演算ブロックＢＬ１１が出力側に演算ブロックを有するか否かが判定される。この結果、演算ブロックＢＬ１１は、出力側に演算ブロックＢＬ１２を有するので、ステップＳＤ４に進む。ステップＳＤ４では、演算ブロックＢＬ１１からＣ１２への入力結線が止められ、演算ブロックＢＬ１１の固定出力値が演算ブロックＢＬ１２への入力パラメータに置き換えられ、更に、ステップＳＤ５において、演算ブロックＢＬ１１の出力側の演算ブロックＢＬ１２が固定出力とされたか否かが判定される。この結果、演算ブロックＢＬ１２の出力は、他の結線ルートからの入力により変化する変数であるので、ステップＳＤ５において「ＮＯ」と判断し、本サブルーチン２が終了される。   Thereby, in steps SD1 and SD2, a flag is also set in the calculation block BL11. Further, in step SD3, it is determined whether or not the calculation block BL11 has a calculation block on the output side. As a result, since the operation block BL11 has the operation block BL12 on the output side, the process proceeds to step SD4. In step SD4, the input connection from the calculation block BL11 to C12 is stopped, the fixed output value of the calculation block BL11 is replaced with the input parameter to the calculation block BL12, and in step SD5, the calculation on the output side of the calculation block BL11 is performed. It is determined whether or not the block BL12 has a fixed output. As a result, since the output of the calculation block BL12 is a variable that changes depending on the input from another connection route, it is determined “NO” in step SD5, and this subroutine 2 is terminated.

この結果、メインルーチン２のステップＳＣ６において、フラグが立てられている演算ブロックＢＬ１０，ＢＬ１１が削除され、メインルーチン２が終了される。
このように、メインルーチン２及びサブルーチン２が実行されることにより、固定入力値を与える演算ブロックを削除することが可能となる。
図８は、図５に示した制御ロジックにおいて、上記メインルーチン１、２が実行されることにより削除候補ブロックとして指定された演算ブロックを点線で示した図である。 As a result, in step SC6 of the main routine 2, the operation blocks BL10 and BL11 for which the flag is set are deleted, and the main routine 2 is ended.
As described above, by executing the main routine 2 and the subroutine 2, it is possible to delete a calculation block that gives a fixed input value.
FIG. 8 is a diagram showing operation blocks designated as deletion candidate blocks by executing the main routines 1 and 2 in the control logic shown in FIG. 5 by dotted lines.

以上説明してきたように、本実施形態に係る制御ロジック修正装置１及び制御ロジック修正プログラムによれば、出力等に寄与しない演算ブロックや固定入力値を与えるに過ぎない演算ブロックを検出し、これらの無駄な演算ブロックを削除するので、修正後における制御ロジックの実行時におけるＣＰＵの処理負担を軽減することができるとともに、当該制御ロジックを保存しておくメモリの使用容量を小さくすることができる。この結果、無駄に消費される計算機資源を節約することができる。   As described above, according to the control logic correction device 1 and the control logic correction program according to the present embodiment, calculation blocks that do not contribute to output or calculation blocks that only give fixed input values are detected. Since unnecessary calculation blocks are deleted, it is possible to reduce the processing load on the CPU when executing the control logic after correction, and it is possible to reduce the use capacity of the memory for storing the control logic. As a result, it is possible to save unnecessary computer resources.

本実施形態においては、通常の制御ロジックを例示して説明したが、図９に示すように、マクロ制御ロジックのように階層化されている制御ロジックについても適用することが可能である。この場合には、例えば、図３のステップＳＡ１において、マクロ制御ロジック内において、外部に結線されていない出力演算ブロックを検出し、この出力演算ブロックに対して同様の処理を実行することとすればよい。なお、図９において、点線で示されている演算ブロックは、上記メインルーチン１、２が実行されることにより削除候補ブロックとして指定される演算ブロックである。   In the present embodiment, the normal control logic has been described as an example. However, as shown in FIG. 9, the present invention can also be applied to a hierarchical control logic such as a macro control logic. In this case, for example, in step SA1 in FIG. 3, an output operation block that is not connected to the outside is detected in the macro control logic, and the same processing is executed on this output operation block. Good. In FIG. 9, calculation blocks indicated by dotted lines are calculation blocks that are designated as deletion candidate blocks by executing the main routines 1 and 2.

また、上記実施形態においては、削除候補ロジックを削除した後の制御ロジックを表示装置３に表示させることとしてもよい。
また、これに代えて、制御ロジック修正装置１においては、削除候補ロジックの削除を行わずにフラグのみたてることで、削除候補ロジックであることが判別できる状態としておき、このような制御ロジックを実行する制御装置４において、制御プログラムの実行時に、削除候補ロジックについては処理を実行しないようにしてもよい。このようにすることで、制御ロジック修正装置におけるメモリの節約はできないが、制御装置４におけるＣＰＵの負荷軽減については実現させることができる。 Moreover, in the said embodiment, it is good also as displaying the control logic after deleting deletion candidate logic on the display apparatus 3. FIG.
In place of this, the control logic correction apparatus 1 sets a state in which it is possible to determine that it is a deletion candidate logic by only setting a flag without deleting the deletion candidate logic, In the control device 4 to be executed, the process may not be executed for the deletion candidate logic when the control program is executed. By doing so, it is not possible to save the memory in the control logic correction device, but it is possible to realize the CPU load reduction in the control device 4.

また、上記実施形態において、削除したくない制御ブロックが存在する場合には、ユーザが、その制御ブロックを削除不可ブロックとして指定できるようにしてもよい。例えば、図１０に示すように、削除不可領域として削除されたくない制御ロジックを指定することで、この制御ロジックについては、上記制御ロジック修正処理において、自動的に削除されることを回避することが可能となる。   Further, in the above embodiment, when there is a control block that is not desired to be deleted, the user may be able to designate the control block as a non-deletable block. For example, as shown in FIG. 10, by designating a control logic that is not desired to be deleted as a non-deletable area, this control logic can be prevented from being automatically deleted in the control logic correction process. It becomes possible.

また、このような態様のほかに、上記メインルーチン１、２において、フラグが立っている演算ブロックを自動的に削除するのではなく、一旦、削除候補ブロックとして指定された演算ブロックを表示装置３に表示することにより、ユーザに通知し、この削除候補ブロックとして検出されたブロックの中からユーザによって削除実行が指示されたブロックのみを削除することとしてもよい。   In addition to such a mode, the main routines 1 and 2 do not automatically delete the flagged calculation block, but temporarily display the calculation block designated as the deletion candidate block. In this case, it is possible to notify the user and delete only the blocks instructed to be deleted from the blocks detected as the deletion candidate blocks.

以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。   As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the specific structure is not restricted to this embodiment, The design change etc. of the range which does not deviate from the summary of this invention are included.

本発明の一実施形態に係る制御ロジック修正装置及びその周辺機器を示した図である。It is the figure which showed the control logic correction apparatus which concerns on one Embodiment of this invention, and its peripheral device. 制御ロジックの一例を示した図である。It is the figure which showed an example of the control logic. 本発明の一実施形態に係る制御ロジック修正装置により実行される制御ロジック修正プログラムを構成するメインルーチン１のフローチャートである。It is a flowchart of the main routine 1 which comprises the control logic correction program performed by the control logic correction apparatus which concerns on one Embodiment of this invention. メインルーチン１の中で実行されるサブルーチン１のフローチャートである。4 is a flowchart of a subroutine 1 executed in the main routine 1. 制御ロジックの一例を示した図である。It is the figure which showed an example of the control logic. 本発明の一実施形態に係る制御ロジック修正装置により実行される制御ロジック修正プログラムを構成するメインルーチン２のフローチャートである。It is a flowchart of the main routine 2 which comprises the control logic correction program performed by the control logic correction apparatus which concerns on one Embodiment of this invention. メインルーチン２の中で実行されるサブルーチン２のフローチャートである。7 is a flowchart of a subroutine 2 executed in the main routine 2. 図５に示した制御ロジックにおいて、メインルーチン１及び２が実行されることにより、削除候補ブロックとして指定された演算ブロックを点線で示した図である。In the control logic shown in FIG. 5, the operation blocks designated as deletion candidate blocks by executing main routines 1 and 2 are shown by dotted lines. マクロ制御ロジックにおいて、メインルーチン１及び２が実行されることにより、削除候補ブロックとして指定された演算ブロックを点線で示した図である。In the macro control logic, the main routines 1 and 2 are executed, and a calculation block designated as a deletion candidate block is indicated by a dotted line. 削除不可領域について示した図である。It is a figure showing a non-deletable area.

符号の説明Explanation of symbols

１ 制御ロジック修正装置
２ 入力装置
３ 表示装置
４ 制御装置 1 Control Logic Correction Device 2 Input Device 3 Display Device 4 Control Device

Claims (9)

図形言語で表された制御ロジックから外部出力または外部表示に無関係な出力演算ブロックを検出し、検出した前記出力演算ブロックから入力側へ向けて結線を順次辿り、当該結線ルートとは異なる結線ルートに接続されている分岐演算ブロックに到達した場合に、前記出力演算ブロックから前記分岐演算ブロックの一つ手前までの全ての演算ブロックを削除候補ブロックとして検出する制御ロジック修正装置。   An output operation block unrelated to external output or external display is detected from the control logic expressed in the graphic language, and the connection is sequentially traced from the detected output operation block to the input side, and the connection route is different from the connection route. A control logic correction apparatus that detects all operation blocks from the output operation block to the immediately preceding branch operation block as deletion candidate blocks when a connected branch operation block is reached. 図形言語で表された制御ロジックから固定入力を与える演算ブロックを削除候補ブロックとして検出する制御ロジック修正装置。   A control logic correction device that detects a calculation block that gives a fixed input from a control logic expressed in a graphic language as a deletion candidate block. 図形言語で表されたマクロ演算ブロックにおいて、外部の制御ロジックと結線されていない出力演算ブロックを検出し、検出した前記出力演算ブロックから入力側へ向けて結線を順次辿り、当該結線ルートとは異なる結線ルートに接続されている分岐演算ブロックに到達した場合に、前記出力演算ブロックから前記分岐演算ブロックの一つ手前までの全ての演算ブロックを削除候補ブロックとして検出する制御ロジック修正装置。   In a macro operation block expressed in a graphic language, an output operation block that is not connected to an external control logic is detected, and the connection is sequentially traced from the detected output operation block to the input side, which is different from the connection route. A control logic correction device that detects all operation blocks from the output operation block to the immediately preceding branch operation block as deletion candidate blocks when a branch operation block connected to a connection route is reached. 前記削除候補ブロックを削除する請求項１から請求項３のいずれかに記載の制御ロジック修正装置。   The control logic correction apparatus according to claim 1, wherein the deletion candidate block is deleted. 前記削除候補ブロックを削除した後の前記制御ロジックを表示する表示装置に接続されている請求項１から請求項４のいずれかに記載の制御ロジック修正装置。   The control logic correction device according to claim 1, wherein the control logic correction device is connected to a display device that displays the control logic after the deletion candidate block is deleted. 前記制御ロジックにおいて、削除可能な演算ブロックの領域が指定可能とされている請求項１から請求項５に記載の制御ロジック修正装置。   6. The control logic correction device according to claim 1, wherein an area of the operation block that can be deleted can be specified in the control logic. 図形言語で表された制御ロジックから外部出力または外部表示に無関係な出力演算ブロックを検出し、検出した前記出力演算ブロックから入力側へ向けて結線を順次辿り、当該結線ルートとは異なる結線ルートに接続されている分岐演算ブロックに到達した場合に、前記出力演算ブロックから前記分岐演算ブロックの一つ手前までの全ての演算ブロックを削除候補ブロックとして検出する検出処理をコンピュータに実行させるための制御ロジック修正プログラム。   An output operation block unrelated to external output or external display is detected from the control logic expressed in the graphic language, and the connection is sequentially traced from the detected output operation block to the input side, and the connection route is different from the connection route. Control logic for causing a computer to execute a detection process for detecting all operation blocks from the output operation block to the immediately preceding branch operation block as deletion candidate blocks when a connected branch operation block is reached Fix program. 図形言語で表された制御ロジックから固定入力を与える演算ブロックを削除候補ブロックとして検出する検出処理をコンピュータに実行させるための制御ロジック修正プログラム。   A control logic correction program for causing a computer to execute a detection process for detecting an operation block that gives a fixed input from a control logic expressed in a graphic language as a deletion candidate block. 図形言語で表されたマクロ演算ブロックにおいて、外部の制御ロジックと結線されていない出力演算ブロックを検出し、検出した前記出力演算ブロックから入力側へ向けて結線を順次辿り、当該結線ルートとは異なる結線ルートに接続されている分岐演算ブロックに到達した場合に、前記出力演算ブロックから前記分岐演算ブロックの一つ手前までの全ての演算ブロックを削除候補ブロックとして検出する検出処理をコンピュータに実行させるための制御ロジック修正プログラム。   In a macro operation block expressed in a graphic language, an output operation block that is not connected to an external control logic is detected, and the connection is sequentially traced from the detected output operation block to the input side, which is different from the connection route. To cause a computer to execute a detection process for detecting all operation blocks from the output operation block to the immediately preceding branch operation block as deletion candidate blocks when a branch operation block connected to a connection route is reached Control logic correction program.
JP2007010471A 2007-01-19 2007-01-19 Control logic correction device and program Withdrawn JP2008176639A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007010471A JP2008176639A (en) 2007-01-19 2007-01-19 Control logic correction device and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007010471A JP2008176639A (en) 2007-01-19 2007-01-19 Control logic correction device and program

Publications (1)

Publication Number Publication Date
JP2008176639A true JP2008176639A (en) 2008-07-31

Family

ID=39703602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007010471A Withdrawn JP2008176639A (en) 2007-01-19 2007-01-19 Control logic correction device and program

Country Status (1)

Country Link
JP (1) JP2008176639A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101368849B1 (en) * 2012-01-31 2014-03-03 주식회사 아진엑스텍 Arithmetic unit for controlling motor
JP6305598B1 (en) * 2017-03-24 2018-04-04 三菱電機株式会社 Automatic correction device
WO2018096588A1 (en) 2016-11-22 2018-05-31 三菱電機株式会社 Information processing device, information processing method, and information processing program
JP7505040B2 (en) 2020-06-05 2024-06-24 ビーエーエスエフ コーティングス ゲゼルシャフト ミット ベシュレンクテル ハフツング A visual macro language for colorimetric software.

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101368849B1 (en) * 2012-01-31 2014-03-03 주식회사 아진엑스텍 Arithmetic unit for controlling motor
WO2018096588A1 (en) 2016-11-22 2018-05-31 三菱電機株式会社 Information processing device, information processing method, and information processing program
JP6305598B1 (en) * 2017-03-24 2018-04-04 三菱電機株式会社 Automatic correction device
JP2018163432A (en) * 2017-03-24 2018-10-18 三菱電機株式会社 Automatic correction device
JP7505040B2 (en) 2020-06-05 2024-06-24 ビーエーエスエフ コーティングス ゲゼルシャフト ミット ベシュレンクテル ハフツング A visual macro language for colorimetric software.

Similar Documents

Publication Publication Date Title
KR101973733B1 (en) Architecture for high performance, power efficient, programmable image processing processing
US7676348B2 (en) Layout design support system, method, and program
WO2006068182A1 (en) Spread sheet in-cell graph display method
JP2008176639A (en) Control logic correction device and program
JP2010257317A (en) Layout design support system, method and program for controlling the same
JP4861125B2 (en) Layout design support system and method, and program
WO2014129470A1 (en) Energy management assist device and energy management assist program
JP6065167B2 (en) Energy management support device and energy management support program
JP2007240848A (en) Display program, data structure and display device
Hamel et al. Design improvement by sensitivity analysis under interval uncertainty using multi-objective optimization
JP5343052B2 (en) Structure analysis method, program, and analysis apparatus
JP4872583B2 (en) Shape model creation device
Fu et al. Aerodynamic optimization of the diffuser towards improving the performance of turbine and exhaust hood
JP2012083883A (en) Screen data preparation device
KR20220078937A (en) Vacuum system design display method and apparatus
JP3978682B2 (en) Graphical user interface device
Petersson et al. Using templates to support the engineering designer performing computer-based design analysis
JP5325744B2 (en) Image processing apparatus and image processing program
Moelling et al. Design factors for avoiding FAC erosion in HRSG low pressure evaporators
JP4913021B2 (en) How to edit ladder diagram
JP6058243B1 (en) Waveform display device, waveform display method, and waveform display program
WO2015115312A1 (en) Energy analysis device, energy analysis program, and recording medium
JP2012133636A (en) Drawing display device
JP2006126937A (en) Information processor and information processing method
JP2007172305A (en) Image processor and image processing program

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100406