JP2008172538A - Bias circuit and power amplifier - Google Patents
Bias circuit and power amplifier Download PDFInfo
- Publication number
- JP2008172538A JP2008172538A JP2007003856A JP2007003856A JP2008172538A JP 2008172538 A JP2008172538 A JP 2008172538A JP 2007003856 A JP2007003856 A JP 2007003856A JP 2007003856 A JP2007003856 A JP 2007003856A JP 2008172538 A JP2008172538 A JP 2008172538A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- resistor
- power supply
- bias circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、バイアス回路および電力増幅器に関するものであり、特に、バイポーラ型トランジスタを備え、電源電圧の変動に対する安定性を高めたバイアス回路、そのバイアス回路を用いた電力増幅器に関する。 The present invention relates to a bias circuit and a power amplifier, and more particularly to a bias circuit that includes a bipolar transistor and has improved stability against fluctuations in power supply voltage, and a power amplifier that uses the bias circuit.
従来、携帯電話などの送信回路における必須電子部品の一つに、パワーアンプ(電力増幅器)がある。パワーアンプは、信号処理IC(Integrated Circuit)が生成した数mWオーダの小電力の電気信号を、Wオーダに近い大電力にまで一気に増幅し、送信アンテナへと送り出す働きをする。 2. Description of the Related Art Conventionally, there is a power amplifier (power amplifier) as one of essential electronic components in a transmission circuit such as a mobile phone. The power amplifier functions to amplify a low-power electric signal of several mW order generated by a signal processing IC (Integrated Circuit) at a stretch to a high power close to the W order and send it to the transmitting antenna.
パワーアンプ用のデバイス形態として、近年では、GaAs−HBT(ガリウム砒素−ヘテロジャンクション・バイポーラ・トランジスタ)によるMMIC(Microwave Monolithic Integrated Circuit)が主流になっている。バイポーラ型パワーアンプの場合、供給すべきバイアス端子としては、通称「Vbb端子」と呼ばれるベースバイアス端子と、通称「Vcc端子」と呼ばれるコレクタバイアス端子との2種類がある。 In recent years, MMIC (Microwave Monolithic Integrated Circuit) using GaAs-HBT (gallium arsenide-heterojunction bipolar transistor) has become the mainstream as a device form for power amplifiers. In the case of a bipolar power amplifier, there are two types of bias terminals to be supplied: a base bias terminal commonly called a “Vbb terminal” and a collector bias terminal commonly called a “Vcc terminal”.
ここで、パワーアンプは、携帯電話の全電子部品の中で突出して大きな信号電力を扱う部品である。それゆえ、パワーアンプは2つの観点から重視されている。第1に、パワーアンプの電力利用効率の優劣がそのままバッテリー消費に大きく影響してしまうため、高効率化設計技術が重要である。第2に、パワーアンプは非線形性による信号歪が最も発生しやすい部品の一つであるため、高線形化設計技術が重要である。 Here, the power amplifier is a component that handles large signal power by protruding among all electronic components of the mobile phone. Therefore, power amplifiers are emphasized from two viewpoints. First, since the superiority or inferiority of the power utilization efficiency of the power amplifier directly affects the battery consumption as it is, a highly efficient design technique is important. Secondly, since the power amplifier is one of the components where signal distortion due to nonlinearity is most likely to occur, a highly linear design technique is important.
そこで、近年主流であるバイポーラ型パワーアンプにおいて、上記高効率化と上記高線形化とを実現するためには何が重要かと言えば、前述のVbb端子のバイアス回路設計が特に重要であることが知られている。 Therefore, in the bipolar power amplifiers that have become mainstream in recent years, what is important for realizing the high efficiency and the high linearity is that the bias circuit design of the Vbb terminal is particularly important. Are known.
それゆえ、バイアス回路設計の従来技術としては、様々な回路構造が多くの文献において開示されており、例えば、バイアス回路の安定性向上のための技術が、特許文献1に開示されている。以下からは、一貫して、Vbb端子のバイアス端子を用いるバイアス回路について説明する。 Therefore, as a conventional technique for designing a bias circuit, various circuit structures are disclosed in many documents. For example, a technique for improving the stability of a bias circuit is disclosed in Patent Document 1. Hereinafter, a bias circuit using the bias terminal of the Vbb terminal will be described consistently.
図13は、従来のバイアス回路1000の構成を示す図である。
FIG. 13 is a diagram showing a configuration of a
バイアス回路1000は、高周波電力増幅器1500に備えられている。詳細には、高周波電力増幅器1500は、入力端子1501、増幅用トランジスタ1502、および出力端子1503を備えており、バイアス回路1000を、増幅用トランジスタ1502のベース端子にバイアス電流を供給するために備えている。なお、高周波電力増幅器1500において、入出力整合回路は省略してある。
The
バイアス回路1000は、図13に示すように、Vbb電源端子101、抵抗102、第1トランジスタ103、第2トランジスタ104、抵抗105、第3トランジスタ106、抵抗107、第4トランジスタ108、および抵抗109を備えている。
As shown in FIG. 13, the
また、Vbb電源端子101にはVbb用の電源電圧が供給され、Vbb電源端子101、抵抗102、第1トランジスタ103、および第2トランジスタ104は、VBE依存電圧源を構成している。
A Vbb power supply voltage is supplied to the Vbb
第3トランジスタ106は、第2トランジスタ104とカレントミラー回路を形成しており、そのコレクタ端子は、抵抗105を介してVbb電源端子101に接続される。
The
第4トランジスタ108は、増幅用トランジスタ1502のバイアス電流供給用のトランジスタであり、コレクタ端子は抵抗107を介してVbb電源端子101に接続され、ベース端子は第3トランジスタ106のコレクタ端子に接続され、エミッタ端子は抵抗109を介して増幅用トランジスタ1502のベース端子に接続される。
The
上記の構成によれば、抵抗102に流れる電流は、第2トランジスタ104および第3トランジスタ106によって構成されるカレントミラー回路により複製される。これにより、複製された電流は、抵抗105を介してVbb電源端子101に至る電流となる。
According to the above configuration, the current flowing through the
そのため、VBE依存電圧源の出力端子(すなわち第1トランジスタ103のコレクタ端子)の電圧に対応する形で、第3トランジスタ106のコレクタ端子に電圧が発生する。例えば、カレントミラー回路のミラー比が1で、抵抗102および抵抗105の抵抗値が同じであれば、VBE依存電圧源の出力端子の電圧が、第3トランジスタ106のコレクタ端子に複製される。
Therefore, a voltage is generated at the collector terminal of the
この場合、Vbb電源端子101に供給される電源電圧が増加すると、VBE依存電圧源の出力端子の電圧がわずかに増加してしまう。このため、第3トランジスタ106のコレクタ端子の電圧も増加してしまうことになる。
In this case, when the power supply voltage supplied to the Vbb
しかし、カレントミラー回路により抵抗102に流れる電流と同じ値の電流が抵抗105に流れるので、抵抗102の抵抗値よりも抵抗105の抵抗値をわずかに大きく設定すると、抵抗105では、抵抗値が大きい分だけより多く電圧降下が生じることになる。
However, since the current having the same value as the current flowing through the
つまり、抵抗105の抵抗値を調整することによって、Vbb電源端子101の電圧が増加したときの、VBE依存電圧源の出力端子の電圧の増加を補償する作用を生じさせる。そして、この補償された電圧を出力する端子(すなわち第3トランジスタ106のコレクタ端子)によってバイアス供給用の第4トランジスタ108のベース電圧が制御されることにより、増幅用トランジスタ1502のコレクタ電流のおけるVbb端子電圧依存性を補償することが可能となる。
That is, by adjusting the resistance value of the
次いで、上記バイアス回路1000を備える高周波電力増幅器1500における、Vbb電源電圧変動をシミュレーションした結果を図14に示す。
Next, FIG. 14 shows the result of simulating the Vbb power supply voltage fluctuation in the high-
図14は、Vbb電源電圧と増幅用トランジスタ1502のコレクタ電流との関係を示すグラフである。横軸はVbb電源電圧(V)を示し、縦軸は増幅用トランジスタ1502のコレクタ電流(A)を示している。
FIG. 14 is a graph showing the relationship between the Vbb power supply voltage and the collector current of the amplifying
本シミュレーションでは、抵抗102の抵抗値を1000Ω、抵抗107の抵抗値を100Ω、および抵抗109の抵抗値を100Ωの固定値に設定している。また、抵抗105の抵抗値を1000Ω〜1100Ω(10Ωステップ)と変化させた場合において、Vbb電源電圧を2V〜10Vまで変動させた場合の増幅用トランジスタ1502のコレクタ電流を計測している。
In this simulation, the resistance value of the
また、増幅用トランジスタ1502のコレクタ電流に対して最大の極大値を有する曲線xが、抵抗105の抵抗値を1000Ωに設定したときの結果を示しており、続いて極大値が減少する順に抵抗105の抵抗値を1010Ω〜1090Ωまで10Ωステップ毎に変化させたときの結果を示している。最後に、最小の極大値を有する曲線yが、抵抗105の抵抗値を1100Ωに設定したときの結果を示している。例えば、点m1は、抵抗105の抵抗値が1060Ωのとき、Vbb電源電圧が3.8Vで増幅用トランジスタ1502のコレクタ電流が0.018Aであることを示している。
Further, a curve x having the maximum maximum value with respect to the collector current of the amplifying
図14のグラフを見ると、抵抗105の抵抗値を抵抗102の抵抗値よりも大きくしていくにしたがって、増幅用トランジスタ1502のコレクタ電流が減少している。これにより、バイアス電流を抑える作用が生じていることがわかる。
As seen from the graph of FIG. 14, the collector current of the amplifying
また、抵抗105の各抵抗値ごとの増幅用トランジスタ1502のコレクタ電流には、Vbb電源電圧の3V〜4V付近に極大値がある。このため、その極大値のVbb電源電圧付近で、この高周波電力増幅器1500を使用すると、増幅用トランジスタ1502のコレクタ電流のVbb電源電圧依存性を少なくさせ得るバイアス回路として作用させることが可能なことがわかる。
The collector current of the amplifying
ここで、抵抗102の抵抗値と抵抗105の抵抗値とが同じ場合でも極大値を有しているのは、第2トランジスタ104のコレクタ電圧と第3トランジスタ106のコレクタ電圧との違いに基づく作用(アーリー効果の影響)である。
しかしながら、上記従来のバイアス回路1000では、抵抗105の抵抗値を大きくすればするほど、VBE依存電圧源の出力端子の電圧の増加を、抵抗105の電圧降下により補償させる補正が大きく作用するが、増幅用トランジスタ1502のコレクタ電流は、上記3〜4V付近で極大値を有し、この極大値以上のVbb電源電圧において、急激に減少してしまうという問題点を有している。
However, in the
それゆえ、バイアス回路1000には、電源電圧の変動に対して、より安定したバイアス電流を出力することが要求されている。
Therefore, the
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、電源電圧変動に対して、より安定したバイアス電流を出力することができるバイアス回路および電力増幅器を提供することにある。 The present invention has been made in view of the above-described conventional problems, and an object of the present invention is to provide a bias circuit and a power amplifier that can output a more stable bias current against power supply voltage fluctuations. is there.
本発明のバイアス回路は、上記課題を解決するために、増幅用トランジスタのベース端子にバイアス電流を供給するバイアス回路であって、第1抵抗を介して第1電源端子に接続されており、複数のトランジスタを含んで構成される電圧源回路と、コレクタ端子が第2抵抗を介して上記第1電源端子から電源を供給され、エミッタ端子が接地され、ベース端子が、上記電圧源回路に含まれる複数のトランジスタのうち上記第1抵抗に流れる電流と同じ電流が流れる参照用トランジスタのベース端子と、カレントミラーを形成して接続される第1トランジスタと、コレクタ端子が第2電源端子から電源を供給され、ベース端子が上記第1トランジスタのコレクタ端子に接続され、エミッタ端子から上記増幅用トランジスタのベース端子にバイアス電流を供給する第2トランジスタとを備え、上記第1トランジスタのベース端子と上記参照用トランジスタのベース端子との間、上記第1トランジスタのエミッタ端子と接地との間、または上記2つの間の両方に、第3抵抗を設けることを特徴としている。 In order to solve the above problems, the bias circuit of the present invention is a bias circuit that supplies a bias current to the base terminal of the amplifying transistor, and is connected to the first power supply terminal via the first resistor. A voltage source circuit including a transistor, a collector terminal supplied with power from the first power supply terminal via a second resistor, an emitter terminal grounded, and a base terminal included in the voltage source circuit The base terminal of the reference transistor through which the same current as the current flowing through the first resistor among the plurality of transistors, the first transistor connected by forming a current mirror, and the collector terminal supply power from the second power supply terminal A base terminal connected to the collector terminal of the first transistor, and a via from the emitter terminal to the base terminal of the amplifying transistor. A second transistor for supplying current, both between the base terminal of the first transistor and the base terminal of the reference transistor, between the emitter terminal of the first transistor and ground, or between the two In addition, a third resistor is provided.
上記の構成によれば、上記第3抵抗が設けられることにより、第3抵抗の両端にわずかな電位差が生じる。このため、カレントミラーにより複製された第1トランジスタのコレクタ電流は、第1抵抗に流れる電流よりもわずかに減じられた電流となる。 According to the above configuration, the provision of the third resistor causes a slight potential difference between both ends of the third resistor. For this reason, the collector current of the first transistor replicated by the current mirror is a current slightly reduced from the current flowing through the first resistor.
それゆえ、第1電源端子から供給される電源電圧が増加したときに、第3抵抗が設けられていない場合は、第1抵抗に流れる電流の増加に合わせて、第1トランジスタのコレクタ電流も同様に増加しながら複製されるが、第3抵抗が設けられていることにより、第1抵抗に流れる電流が増加しても、増加する電流にもわずかに減じられる作用が働く。ゆえに、複製される第1トランジスタのコレクタ電流は、第1抵抗に流れる電流の増加に比例して増加しなくなる。 Therefore, when the power supply voltage supplied from the first power supply terminal is increased and the third resistor is not provided, the collector current of the first transistor is similarly adjusted in accordance with the increase in the current flowing through the first resistor. However, since the third resistor is provided, the current that flows through the first resistor increases, and the current that increases increases slightly. Therefore, the collector current of the first transistor to be replicated does not increase in proportion to the increase in the current flowing through the first resistor.
よって、第2抵抗における電圧降下が減少されることにより、第2トランジスタのベース端子の電圧上昇を進めることになる。これにより、第2抵抗における電圧降下によって第2トランジスタのベース端子の電圧が減少する現象を緩和し、補償することが可能となる。したがって、本発明のバイアス回路は、電源電圧の変動に対して、より安定したバイアス電流を出力することが可能となる。 Therefore, the voltage drop at the second resistor is reduced, and the voltage rise at the base terminal of the second transistor is advanced. As a result, the phenomenon that the voltage at the base terminal of the second transistor decreases due to the voltage drop in the second resistor can be mitigated and compensated. Therefore, the bias circuit of the present invention can output a more stable bias current against fluctuations in the power supply voltage.
上記の電圧源回路に含まれる複数のトランジスタとしては、以下のような構成が可能である。 The plurality of transistors included in the voltage source circuit can be configured as follows.
第1の構成として、上記電圧源回路に含まれる上記複数のトランジスタは、コレクタ端子が上記第1抵抗に接続され、ベース端子が自身のコレクタ端子に接続される第3トランジスタと、上記参照用トランジスタとを含み、上記参照用トランジスタは、コレクタ端子が上記第3トランジスタのエミッタ端子に接続され、ベース端子が自身のコレクタ端子と上記第1トランジスタのベース端子とに接続され、エミッタ端子が接地されることが好ましい。 As a first configuration, the plurality of transistors included in the voltage source circuit include a third transistor having a collector terminal connected to the first resistor and a base terminal connected to its collector terminal, and the reference transistor. The reference transistor has a collector terminal connected to the emitter terminal of the third transistor, a base terminal connected to its collector terminal and the base terminal of the first transistor, and an emitter terminal grounded. It is preferable.
第2の構成として、上記電圧源回路に含まれる上記複数のトランジスタは、コレクタ端子が第3電源端子から電源を供給され、ベース端子が上記参照用トランジスタのコレクタ端子に接続され、エミッタ端子が上記参照用トランジスタのベース端子に接続される第4トランジスタと、上記参照用トランジスタとを含み、上記参照用トランジスタは、コレクタ端子が上記第1抵抗に接続され、エミッタ端子が接地され、ベース端子が、上記第1トランジスタのベース端子に接続されると共に、第4抵抗を介して接地、または、電流源に接続されることが好ましい。 As a second configuration, in the plurality of transistors included in the voltage source circuit, the collector terminal is supplied with power from the third power supply terminal, the base terminal is connected to the collector terminal of the reference transistor, and the emitter terminal is A fourth transistor connected to a base terminal of a reference transistor; and the reference transistor. The reference transistor has a collector terminal connected to the first resistor, an emitter terminal grounded, and a base terminal It is preferable to connect to the base terminal of the first transistor and to connect to the ground or the current source through the fourth resistor.
特に、上記第2の構成によれば、上記第1の構成によって安定したバイアス電流を出力することが可能な電源電圧の変動範囲よりも低電圧側において、電源電圧の依存性が極めて低い安定したバイアス電流を出力することが可能となる。 In particular, according to the second configuration, the dependency of the power supply voltage is extremely low and stable on the lower voltage side than the fluctuation range of the power supply voltage capable of outputting a stable bias current according to the first configuration. It becomes possible to output a bias current.
また、本発明のバイアス回路は、上記第1抵抗は、上記第1電源端子に接続される第1端子、および上記電圧源回路に接続される第2端子を有しており、上記第1トランジスタのコレクタ端子は、上記第2抵抗を介して、上記第1抵抗の第2端子に接続されることが好ましい。 In the bias circuit of the present invention, the first resistor has a first terminal connected to the first power supply terminal and a second terminal connected to the voltage source circuit, and the first transistor Preferably, the collector terminal is connected to the second terminal of the first resistor via the second resistor.
上記の構成によれば、第1トランジスタのコレクタ端子は、第2抵抗を介して、第1抵抗の第2端子に接続されることにより、第2抵抗では、第1抵抗の第2端子の電位を基準に電圧降下が行われる。これにより、第1トランジスタのコレクタ端子すなわち第2トランジスタのベース端子に発生する電圧の上限を、第1抵抗の第2端子の電位以下にすることが可能となる。 According to the above configuration, the collector terminal of the first transistor is connected to the second terminal of the first resistor via the second resistor, so that the potential of the second terminal of the first resistor in the second resistor. A voltage drop is performed with reference to. As a result, the upper limit of the voltage generated at the collector terminal of the first transistor, that is, the base terminal of the second transistor can be made lower than the potential of the second terminal of the first resistor.
よって、第1電源端子に何らかの高電圧が誤印加された場合であっても、増幅用トランジスタへの増大したバイアス電流の流入を防止することが可能となる。また、大電流が流れることによって発熱し、トランジスタのオン電圧が低下することによって発生する熱暴走を防止することも可能となる。 Therefore, even if some high voltage is erroneously applied to the first power supply terminal, it is possible to prevent the increased bias current from flowing into the amplifying transistor. It is also possible to prevent thermal runaway that occurs when a large current flows to generate heat and the transistor on-voltage decreases.
また、本発明の電力増幅器は、縦続接続された複数の増幅用トランジスタと、上記増幅用トランジスタのベース端子毎にバイアス電流を供給するバイアス回路とを備える電力増幅器であって、上記バイアス回路は、第1抵抗を介して第1電源端子に接続されており、複数のトランジスタを含んで構成される電圧源回路と、コレクタ端子が第2抵抗を介して上記第1電源端子から電源を供給され、エミッタ端子が接地され、ベース端子が、上記電圧源回路に含まれる複数のトランジスタのうち上記第1抵抗に流れる電流と同じ電流が流れる参照用トランジスタのベース端子と、カレントミラーを形成して接続される第1トランジスタと、コレクタ端子が第2電源端子から電源を供給され、ベース端子が上記第1トランジスタのコレクタ端子に接続され、エミッタ端子から上記増幅用トランジスタのベース端子にバイアス電流を供給する第2トランジスタとを有する、上記複数の増幅用トランジスタと対になるように設けられた複数のバイアス回路部とにより構成されており、上記複数のバイアス回路部のうち少なくとも1つのバイアス回路部において、上記第1トランジスタのベース端子と上記参照用トランジスタのベース端子との間、上記第1トランジスタのエミッタ端子と接地との間、または上記2つの間の両方に、第3抵抗を設けることを特徴としている。 The power amplifier according to the present invention is a power amplifier including a plurality of amplifying transistors connected in cascade and a bias circuit for supplying a bias current to each base terminal of the amplifying transistor, wherein the bias circuit includes: A voltage source circuit connected to a first power supply terminal via a first resistor, and including a plurality of transistors; a collector terminal is supplied with power from the first power supply terminal via a second resistor; The emitter terminal is grounded, and the base terminal is connected to the base terminal of a reference transistor through which the same current as the current flowing through the first resistor among the plurality of transistors included in the voltage source circuit is formed, forming a current mirror. The first transistor and the collector terminal are supplied with power from the second power supply terminal, and the base terminal is connected to the collector terminal of the first transistor. And a second transistor for supplying a bias current from the emitter terminal to the base terminal of the amplifying transistor, and a plurality of bias circuit units provided to be paired with the amplifying transistors. And in at least one bias circuit portion of the plurality of bias circuit portions, between the base terminal of the first transistor and the base terminal of the reference transistor, between the emitter terminal of the first transistor and the ground, Alternatively, a third resistor is provided between both of the two.
上記の構成によれば、上記第3抵抗が設けられることにより、第3抵抗の両端にわずかな電位差が生じる。このため、カレントミラーにより複製された第1トランジスタのコレクタ電流は、第1抵抗に流れる電流よりもわずかに減じられた電流となる。 According to the above configuration, the provision of the third resistor causes a slight potential difference between both ends of the third resistor. For this reason, the collector current of the first transistor replicated by the current mirror is a current slightly reduced from the current flowing through the first resistor.
それゆえ、第1電源端子から供給される電源電圧が増加したときに、第3抵抗が設けられていない場合は、第1抵抗に流れる電流の増加に合わせて、第1トランジスタのコレクタ電流も同様に増加しながら複製されるが、第3抵抗が設けられていることにより、第1抵抗に流れる電流が増加しても、増加する電流にもわずかに減じられる作用が働く。ゆえに、複製される第1トランジスタのコレクタ電流は、第1抵抗に流れる電流の増加に比例して増加しなくなる。 Therefore, when the power supply voltage supplied from the first power supply terminal is increased and the third resistor is not provided, the collector current of the first transistor is similarly adjusted in accordance with the increase in the current flowing through the first resistor. However, since the third resistor is provided, the current that flows through the first resistor increases, and the current that increases increases slightly. Therefore, the collector current of the first transistor to be replicated does not increase in proportion to the increase in the current flowing through the first resistor.
よって、第2抵抗における電圧降下が減少されることにより、第2トランジスタのベース端子の電圧上昇を進めることになる。これにより、第2抵抗における電圧降下によって第2トランジスタのベース端子の電圧が減少する現象を緩和し、補償することが可能となる。したがって、本発明の電力増幅器は、増幅用トランジスタに、電源電圧の変動に対して、より安定したバイアス電流を供給することが可能となる。 Therefore, the voltage drop at the second resistor is reduced, and the voltage rise at the base terminal of the second transistor is advanced. As a result, the phenomenon that the voltage at the base terminal of the second transistor decreases due to the voltage drop in the second resistor can be mitigated and compensated. Therefore, the power amplifier according to the present invention can supply a more stable bias current to the amplifying transistor against fluctuations in the power supply voltage.
また、各バイアス回路部に構成されている第1トランジスタは、ベース端子が、電圧源回路の参照用トランジスタのベース端子に共通に接続され、コレクタ端子が、第2抵抗を介して第1電源端子から電源を共通に供給されている。それゆえ、各バイアス回路部は、カレントミラーを形成しながら、電圧源回路を共用することが可能となっている。 The first transistor configured in each bias circuit section has a base terminal commonly connected to the base terminal of the reference transistor of the voltage source circuit, and a collector terminal connected to the first power supply terminal via the second resistor. Power is commonly supplied from. Therefore, each bias circuit section can share a voltage source circuit while forming a current mirror.
よって、本発明の電力増幅器は、電圧源回路を、複数のバイアス回路部毎に設ける必要がなく共用化することが可能となるので、消費電流の低減、回路規模の縮小、および小型化が可能となる。 Therefore, the power amplifier according to the present invention does not need to provide a voltage source circuit for each of the plurality of bias circuit units, and can be shared. Therefore, the current consumption can be reduced, the circuit scale can be reduced, and the size can be reduced. It becomes.
上記の電圧源回路に含まれる複数のトランジスタとしては、以下のような構成が可能である。 The plurality of transistors included in the voltage source circuit can be configured as follows.
第1の構成として、上記電圧源回路に含まれる上記複数のトランジスタは、コレクタ端子が上記第1抵抗に接続され、ベース端子が自身のコレクタ端子に接続される第3トランジスタと、上記参照用トランジスタとを含み、上記参照用トランジスタは、コレクタ端子が上記第3トランジスタのエミッタ端子に接続され、ベース端子が自身のコレクタ端子と上記第1トランジスタのベース端子とに接続され、エミッタ端子が接地されることが好ましい。 As a first configuration, the plurality of transistors included in the voltage source circuit include a third transistor having a collector terminal connected to the first resistor and a base terminal connected to its collector terminal, and the reference transistor. The reference transistor has a collector terminal connected to the emitter terminal of the third transistor, a base terminal connected to its collector terminal and the base terminal of the first transistor, and an emitter terminal grounded. It is preferable.
第2の構成として、上記電圧源回路に含まれる上記複数のトランジスタは、コレクタ端子が第3電源端子から電源を供給され、ベース端子が上記参照用トランジスタのコレクタ端子に接続され、エミッタ端子が上記参照用トランジスタのベース端子に接続される第4トランジスタと、上記参照用トランジスタとを含み、上記参照用トランジスタは、コレクタ端子が上記第1抵抗に接続され、エミッタ端子が接地され、ベース端子が、上記第1トランジスタのベース端子に接続されると共に、第4抵抗を介して接地、または、電流源に接続されることが好ましい。 As a second configuration, in the plurality of transistors included in the voltage source circuit, the collector terminal is supplied with power from the third power supply terminal, the base terminal is connected to the collector terminal of the reference transistor, and the emitter terminal is A fourth transistor connected to a base terminal of a reference transistor; and the reference transistor. The reference transistor has a collector terminal connected to the first resistor, an emitter terminal grounded, and a base terminal It is preferable to connect to the base terminal of the first transistor and to connect to the ground or the current source through the fourth resistor.
特に、上記第2の構成によれば、上記第1の構成によって安定したバイアス電流を供給することが可能な電源電圧の変動範囲よりも低電圧側において、電源電圧の依存性が極めて低い安定したバイアス電流を供給することが可能となる。 In particular, according to the second configuration, the dependency of the power supply voltage is extremely low and stable on the lower voltage side than the fluctuation range of the power supply voltage capable of supplying a stable bias current according to the first configuration. A bias current can be supplied.
また、本発明の電力増幅器は、上記第1抵抗は、上記第1電源端子に接続される第1端子、および上記電圧源回路に接続される第2端子を有しており、上記複数の第1トランジスタのうち少なくとも1つの第1トランジスタのコレクタ端子は、上記第2抵抗を介して、上記第1抵抗の第2端子に接続されることが好ましい。 In the power amplifier according to the present invention, the first resistor has a first terminal connected to the first power supply terminal and a second terminal connected to the voltage source circuit. The collector terminal of at least one first transistor of one transistor is preferably connected to the second terminal of the first resistor through the second resistor.
上記の構成によれば、第1トランジスタのコレクタ端子は、第2抵抗を介して、第1抵抗の第2端子に接続されることにより、第2抵抗では、第1抵抗の第2端子の電位を基準に電圧降下が行われる。これにより、第1トランジスタのコレクタ端子すなわち第2トランジスタのベース端子に発生する電圧の上限を、第1抵抗の第2端子の電位以下にすることが可能となる。 According to the above configuration, the collector terminal of the first transistor is connected to the second terminal of the first resistor via the second resistor, so that the potential of the second terminal of the first resistor in the second resistor. A voltage drop is performed with reference to. As a result, the upper limit of the voltage generated at the collector terminal of the first transistor, that is, the base terminal of the second transistor can be made lower than the potential of the second terminal of the first resistor.
よって、第1電源端子に何らかの高電圧が誤印加された場合であっても、増幅用トランジスタへの増大したバイアス電流の流入を防止することが可能となる。また、大電流が流れることによって発熱し、トランジスタのオン電圧が低下することによって発生する熱暴走を防止することも可能となる。 Therefore, even if some high voltage is erroneously applied to the first power supply terminal, it is possible to prevent the increased bias current from flowing into the amplifying transistor. It is also possible to prevent thermal runaway that occurs when a large current flows to generate heat and the transistor on-voltage decreases.
以上のように、本発明のバイアス回路は、第1抵抗を介して第1電源端子に接続されており、複数のトランジスタを含んで構成される電圧源回路と、コレクタ端子が第2抵抗を介して上記第1電源端子から電源を供給され、エミッタ端子が接地され、ベース端子が、上記電圧源回路に含まれる複数のトランジスタのうち上記第1抵抗に流れる電流と同じ電流が流れる参照用トランジスタのベース端子と、カレントミラーを形成して接続される第1トランジスタと、コレクタ端子が第2電源端子から電源を供給され、ベース端子が上記第1トランジスタのコレクタ端子に接続され、エミッタ端子から増幅用トランジスタのベース端子にバイアス電流を供給する第2トランジスタとを備え、上記第1トランジスタのベース端子と上記参照用トランジスタのベース端子との間、上記第1トランジスタのエミッタ端子と接地との間、または上記2つの間の両方に、第3抵抗を設ける、という構成を有している。 As described above, the bias circuit of the present invention is connected to the first power supply terminal via the first resistor, the voltage source circuit including a plurality of transistors, and the collector terminal via the second resistor. The reference transistor is supplied with power from the first power supply terminal, the emitter terminal is grounded, and the base terminal of the reference transistor through which the same current as the current flowing through the first resistor among the plurality of transistors included in the voltage source circuit flows. A base terminal, a first transistor connected to form a current mirror, a collector terminal supplied with power from a second power supply terminal, a base terminal connected to the collector terminal of the first transistor, and an emitter terminal for amplification A second transistor for supplying a bias current to the base terminal of the transistor, and the base terminal of the first transistor and the reference transistor. Between the base terminal of the static, between the ground and the emitter terminal of the first transistor or both between the two, and the third provided a resistor, it has a configuration that.
それゆえ、第3抵抗が設けられることにより、カレントミラーによって複製された第1トランジスタのコレクタ電流は、第1抵抗に流れる電流よりもわずかに減じられた電流となる。よって、第2抵抗における電圧降下が減少されることにより、第2トランジスタのベース端子の電圧上昇を進めることになる。 Therefore, by providing the third resistor, the collector current of the first transistor replicated by the current mirror is a current slightly reduced from the current flowing through the first resistor. Therefore, the voltage drop at the second resistor is reduced, and the voltage rise at the base terminal of the second transistor is advanced.
これにより、第2抵抗における電圧降下によって第2トランジスタのベース端子の電圧が減少する現象を緩和し、補償することが可能となる。したがって、電源電圧の変動に対して、より安定したバイアス電流を出力することができるという効果を奏する。 As a result, the phenomenon that the voltage at the base terminal of the second transistor decreases due to the voltage drop in the second resistor can be mitigated and compensated. Therefore, it is possible to output a more stable bias current against fluctuations in the power supply voltage.
また、本発明の電力増幅器は、バイアス回路は、第1抵抗を介して第1電源端子に接続されており、複数のトランジスタを含んで構成される電圧源回路と、コレクタ端子が第2抵抗を介して上記第1電源端子から電源を供給され、エミッタ端子が接地され、ベース端子が、上記電圧源回路に含まれる複数のトランジスタのうち上記第1抵抗に流れる電流と同じ電流が流れる参照用トランジスタのベース端子と、カレントミラーを形成して接続される第1トランジスタと、コレクタ端子が第2電源端子から電源を供給され、ベース端子が上記第1トランジスタのコレクタ端子に接続され、エミッタ端子から増幅用トランジスタのベース端子にバイアス電流を供給する第2トランジスタとを有する、上記複数の増幅用トランジスタと対になるように設けられた複数のバイアス回路部とにより構成されており、上記複数のバイアス回路部のうち少なくとも1つのバイアス回路部において、上記第1トランジスタのベース端子と上記参照用トランジスタのベース端子との間、上記第1トランジスタのエミッタ端子と接地との間、または上記2つの間の両方に、第3抵抗を設ける、という構成を有している。 In the power amplifier of the present invention, the bias circuit is connected to the first power supply terminal via the first resistor, the voltage source circuit including a plurality of transistors, and the collector terminal having the second resistor. The reference transistor is supplied with power from the first power supply terminal, the emitter terminal is grounded, and the base terminal has the same current as the current flowing through the first resistor among the plurality of transistors included in the voltage source circuit. The base terminal of the first transistor, the first transistor connected in the form of a current mirror, the collector terminal is supplied with power from the second power supply terminal, the base terminal is connected to the collector terminal of the first transistor, and is amplified from the emitter terminal A pair of amplifying transistors having a second transistor for supplying a bias current to the base terminal of the transistor for operation. A plurality of bias circuit portions provided, and in at least one bias circuit portion of the plurality of bias circuit portions, between the base terminal of the first transistor and the base terminal of the reference transistor, A third resistor is provided between the emitter terminal of the first transistor and the ground, or between the two.
それゆえ、第3抵抗が設けられることにより、カレントミラーによって複製された第1トランジスタのコレクタ電流は、第1抵抗に流れる電流よりもわずかに減じられた電流となる。よって、第2抵抗における電圧降下が減少されることにより、第2トランジスタのベース端子の電圧上昇を進めることになる。 Therefore, by providing the third resistor, the collector current of the first transistor replicated by the current mirror is a current slightly reduced from the current flowing through the first resistor. Therefore, the voltage drop at the second resistor is reduced, and the voltage rise at the base terminal of the second transistor is advanced.
これにより、第2抵抗における電圧降下によって第2トランジスタのベース端子の電圧が減少する現象を緩和し、補償することが可能となる。したがって、電源電圧の変動に対して、より安定したバイアス電流を供給することができるという効果を奏する。 As a result, the phenomenon that the voltage at the base terminal of the second transistor decreases due to the voltage drop in the second resistor can be mitigated and compensated. Therefore, it is possible to supply a more stable bias current against fluctuations in the power supply voltage.
また、各バイアス回路部は、カレントミラーを形成しながら、電圧源回路を共用することが可能となっている。よって、電圧源回路を、複数のバイアス回路部毎に設ける必要がなく共用化することが可能となるので、消費電流の低減、回路規模の縮小、および小型化ができるという効果を奏する。 Each bias circuit section can share a voltage source circuit while forming a current mirror. Therefore, the voltage source circuit need not be provided for each of the plurality of bias circuit units, and can be shared. Thus, there is an effect that current consumption can be reduced, the circuit scale can be reduced, and the size can be reduced.
〔実施の形態1〕
本発明の一実施形態について図に基づいて説明すれば、以下の通りである。なお、本実施の形態において、図13に示した従来のバイアス回路100aの構成要素と同等な機能を有する構成要素については、同一の参照符号を付記し、その説明を適宜省略する。
[Embodiment 1]
An embodiment of the present invention will be described below with reference to the drawings. In the present embodiment, components having functions equivalent to those of the
なお、以下に挙げるトランジスタは、npn型のバイポーラトランジスタとする。しかし、これに限らず、本発明の作用効果を奏する構成であれば、pnp型のバイポーラトランジスタを用いてもよいし、例えば、MOSトランジスタなど他のトランジスタを好適に組み合わせてもよい。 Note that the following transistors are npn bipolar transistors. However, the present invention is not limited to this, and a pnp bipolar transistor may be used as long as it has a function and effect of the present invention. For example, another transistor such as a MOS transistor may be suitably combined.
図1は、本実施の形態のバイアス回路100aの一構成例を示す図である。
FIG. 1 is a diagram illustrating a configuration example of the
本実施の形態のバイアス回路100aは、高周波電力増幅器10に備えられている。詳細には、高周波電力増幅器10は、入力端子11、増幅用トランジスタ12、および出力端子13を備えており、バイアス回路100aを、増幅用トランジスタ12のベースにバイアス電流を供給するために備えている。また、増幅用トランジスタ12は、ベースが入力端子11に接続され、コレクタが出力端子13に接続されている。なお、高周波電力増幅器10において、入出力整合回路は省略してある。
The
本実施の形態のバイアス回路100aは、図1に示すように、Vbb電源端子101、抵抗102、第1トランジスタ103、第2トランジスタ104、抵抗105、第3トランジスタ106、抵抗107、第4トランジスタ108、抵抗109、および調整用抵抗110を備えている。
As shown in FIG. 1, the
Vbb電源端子101にはVbb用の電源電圧が供給され、Vbb電源端子101、抵抗102、第1トランジスタ103、および第2トランジスタ104は、VBE依存電圧源を構成している。
A power supply voltage for Vbb is supplied to the Vbb
第1トランジスタ103は、ベース端子が自身のコレクタ端子に接続され、コレクタ端子が抵抗102を介してVbb電源端子101に接続されている。
The
第2トランジスタ104は、ベース端子が調整用抵抗110を介して第3トランジスタ106のベース端子と自身のコレクタ端子とに接続され、コレクタ端子が第1トランジスタ103のエミッタ端子に接続され、エミッタ端子が接地されている。
The
第3トランジスタ106は、コレクタ端子が抵抗105を介してVbb電源端子101に接続され、エミッタ端子が接地されている。なお、第3トランジスタ106は、調整用抵抗110を介して、第2トランジスタ104とカレントミラー回路を形成している。
The
調整用抵抗110は、調整可能な抵抗であり、例えば、セラミック基板上に形成した厚膜抵抗をレーザーでカットしてトリミングするという調整抵抗である。また、表面実装用の可変抵抗部品でもよく、ドライバのような工具を使用して抵抗値を変えることができる。
The
第4トランジスタ108は、増幅用トランジスタ12のバイアス電流供給用のトランジスタである。また、第4トランジスタ108は、ベース端子が第3トランジスタ106のコレクタ端子に接続され、コレクタ端子が抵抗107を介してVbb電源端子101に接続され、エミッタ端子が抵抗109を介して増幅用トランジスタ12のベース端子に接続されている。
The
なお、特許請求の範囲に記載の電圧源回路は、第1トランジスタ103および第2トランジスタ104により構成される回路を示す。図1に示すように、第1トランジスタ103および第2トランジスタ104には、抵抗102に流れる電流と同じ電流が流れる。
Note that the voltage source circuit described in the claims indicates a circuit constituted by the
次いで、上記構成を有するバイアス回路100aにおいて、先に、Vbb電源電圧の変動をシミュレーションした結果を説明し、その後、シミュレーション結果を示したバイアス回路100aの特徴的な作用について説明する。
Next, in the
まず、図2を参照しながら、上記バイアス回路100aを備えた高周波電力増幅器10における、Vbb電源電圧変動をシミュレーションした結果について説明する。
First, the result of simulating Vbb power supply voltage fluctuations in the high-
図2は、Vbb電源電圧と増幅用トランジスタ12のコレクタ電流との関係を示すグラフである。横軸はVbb電源電圧(V)を示し、縦軸は増幅用トランジスタ12のコレクタ電流(A)を示している。
FIG. 2 is a graph showing the relationship between the Vbb power supply voltage and the collector current of the amplifying
本シミュレーションでは、増幅用トランジスタ12のコレクタ電流が30mAであるときに、Vbb依存性が低くなるように調整するために、抵抗102の抵抗値を1000Ω、抵抗105の抵抗値を1070Ω、抵抗107の抵抗値を100Ω、抵抗109の抵抗値を100Ωの固定値に設定している。また、調整用抵抗110の抵抗値を0Ω〜100Ω(10Ωステップ)と変化させた場合において、Vbb電源電圧を2V〜10Vまで変動させた場合の増幅用トランジスタ12のコレクタ電流を計測している。特に、曲線aは、調整用抵抗110の抵抗値を67Ωとした時の結果を示している。
In this simulation, when the collector current of the amplifying
ここで、図13に示した従来のバイアス回路1000の構成でのシミュレーション結果では、図14に示すように、増幅用トランジスタ1502のコレクタ電流は、3〜4V付近で極大値を有し、この極大値よりも大きなVbb電源電圧において、急激な減少を生じている。
Here, in the simulation result in the configuration of the
これに対し、図1に示した本実施の形態のバイアス回路100aの構成でのシミュレーション結果では、図2に示すように、調整用抵抗110の抵抗値を調整することによって、増幅用トランジスタ12のコレクタ電流は、Vbb電源電圧の3〜4V以上において、急激な減少が緩和されている。
On the other hand, in the simulation result in the configuration of the
また、特に、調整用抵抗110の抵抗値を67Ωに調整した曲線aでは、Vbb電源電圧が4〜7Vのとき、増幅用トランジスタ12のコレクタ電流が30mAで安定する、Vbb依存性が極めて小さな領域が作成されている。
Particularly, in the curve a in which the resistance value of the adjusting
続いて、図2のシミュレーション結果に示された、増幅用トランジスタ12のコレクタ電流の急激な減少を緩和させている、本実施の形態のバイアス回路100aの特徴的な作用について説明する。
Next, a characteristic operation of the
ところで、図13に示した従来のバイアス回路1000では、抵抗102に流れる電流を第2トランジスタ104および第3トランジスタ106により構成されるカレントミラー回路で複製し、抵抗105に流している。これにより、第3トランジスタ106のコレクタ端子に、第1トランジスタ103のコレクタ端子の電圧に対応した電圧を発生させていた。
By the way, in the
このため、原理的には、より正確に電流を複製するという理想に近いカレントミラー回路と、抵抗102および抵抗105の抵抗値の相対関係の調整とが、バイアス回路1000において、非常に重要な役割となっている。なお、上記カレントミラー回路のミラー比を1以外に設定し、抵抗105の抵抗値を上記ミラー比の逆数とすれば、抵抗105は同じ電圧降下を示すことになり、同じ作用を有する。
For this reason, in principle, the current mirror circuit that is close to the ideal of replicating the current more accurately and the adjustment of the relative relationship between the resistance values of the
これに対し、図1に示した本実施の形態のバイアス回路100aでは、上記カレントミラー回路による電流の複製作用を、あえて理想的な比例関係からずらすことが行われている。これについて、以下に詳細に説明する。
On the other hand, in the
調整用抵抗110が設けられていない場合は、カレントミラー効果により、第2トランジスタ104に流れるコレクタ電流と同じ値の電流が、第3トランジスタ106のコレクタ端子に流れる。
When the
しかし、第2トランジスタ104のベース端子と第3トランジスタ106のベース端子との間に直列に調整用抵抗110が設けられると、調整用抵抗110の両端にわずかな電位差が生じる。
However, when the
このため、第3トランジスタ106のベース電圧が、第2トランジスタ104のベース電圧よりも低くなることにより、第3トランジスタ106のコレクタ電流は、第2トランジスタ104のコレクタ電流よりも小さくなる。すなわち、複製電流をわずかに減じる作用が生じている。
For this reason, when the base voltage of the
この結果、Vbb電源電圧が増加したときに、調整用抵抗110が設けられていない場合は、第2トランジスタ104のコレクタ電流の増加に合わせて、第3トランジスタ106のコレクタ電流も同様に増加しながら複製されるが、調整用抵抗110が設けられている場合は、第2トランジスタ104のコレクタ電流が増加しても、増加する複製電流をわずかに減じる作用が働くため、複製される第3トランジスタ106のコレクタ電流が比例して増加しなくなる。
As a result, when the
また、第3トランジスタ106のコレクタ電流によって、バイアス供給用の第4トランジスタ108のベース電圧が制御される。これにより、バイアス回路100aの出力端子の電圧、すなわち増幅用トランジスタ12のベース電圧が制御される。
Further, the base voltage of the
よって、抵抗105における電圧降下が減少されることにより、増幅用トランジスタ12のベース電圧の電圧上昇を進めることになる。これにより、バイアス回路100aの出力電流が減少する現象を緩和し、補償することが可能となる。
Therefore, the voltage drop in the
したがって、従来のバイアス回路1000における作用は、抵抗105における電圧降下により、バイアス回路1000の出力端子の電圧上昇を抑制することであるが、本実施の形態のバイアス回路100aにおける作用は、調整用抵抗110を設けることによる複製電流をわずかに減じる作用により、バイアス回路100aの出力端子の電圧上昇を進めることであることがわかる。
Therefore, the operation in the
ここで普通に考えれば、Vbb電源端子101の電源電圧の変化に対して、上記二つの作用が作用すると、打ち消しあって特に効果が生じない。すなわち、二つの作用とは、電圧降下により出力端子の電圧上昇を抑える従来技術の作用と、調整用抵抗110による複製電流を減じる作用により出力端子の電圧上昇を進める本発明の作用とである。
If considered normally, if the above two actions act on the change in the power supply voltage of the Vbb
しかし、本発明の発明者らは、本実施の形態のバイアス回路100aは、上記二つの作用が、Vbb電源端子101の電源電圧の変化に対してタイミングを異にして作用し、上記出力電圧の安定化作用の効果が高まる特別な効果を、シミュレーションを行った結果見出した。
However, the inventors of the present invention, in the
以上により、本実施の形態のバイアス回路100aは、第2トランジスタ104のベース端子と第3トランジスタ106のベース端子との間に調整用抵抗110を設ける、という特徴的構成を有している。
As described above, the
これにより、第2トランジスタ104のベース端子と第3トランジスタ106のベース端子との間に調整用抵抗110が設けられることによって、電源電圧の変化に伴い抵抗102に流れる電流が変動した場合、抵抗105に複製される電流が比例しなくなる。すなわち、Vbb電源電圧が増加したときに増加する複製電流を、わずかに減じる作用が生じる。このため、抵抗105で発生する電圧降下は、従来のバイアス回路1000で期待した値よりも減少する。
As a result, when the
しかし、本発明の発明者らは、調整用抵抗110を設けることによって、従来のバイアス回路1000の構成で発生していた「増幅用トランジスタ1502のコレクタ電流が急激に減少する作用」を緩和できる作用があることを見出した。また、調整用抵抗110の抵抗値を適切に設定することによって、上記作用を調整することにより、より広いVbb電圧範囲でVbb電源電圧依存性が非常に少ないバイアス回路100aを実現することが可能となることを見出した。
However, the inventors of the present invention can alleviate the “effect of abruptly reducing the collector current of the amplifying
また、本実施の形態のバイアス回路100aでは、増幅用トランジスタ12のコレクタ電流が30mAにおいて、Vbb依存性が低くなるように調整しているが、これに限らず、各抵抗(特に抵抗102,105,および110)を調整することによって、Vbb依存性の低いコレクタ電流値を設計することが可能である。
In the
また、抵抗102および抵抗105は、同じ電源電圧の電源端子(すなわちVbb電源端子101)に接続させることにより、その電源端子の電圧依存性を本実施の形態のバイアス回路100aで補償する構成を形成しているので、図1に示すように同じ端子に接続している。
Further, the
一方、抵抗107は、Vbb電源端子101に接続されているが、これに限らず、他の電源端子に接続することも可能である。但し、抵抗107は、第4トランジスタ108のコレクタ電圧が大きくなり過ぎないように挿入しているものであるので、バイアス回路100aの必須要素ではない。
On the other hand, the
また、抵抗109は、バラスト抵抗と呼ばれることもある、増幅用トランジスタ12の熱暴走を防止するための安定化抵抗として用いているものであるので、バイアス回路100aの必須要素ではない。
Further, the
また、バイアス回路100aでは、第2トランジスタ104のベース端子と第3トランジスタ106のベース端子との間に調整用抵抗110を設けたが、これに限らず、図3および図4に示すような他の構成でもよく、同様な効果が得られる。
In the
図3は、バイアス回路100bの一構成例を示す図である。
FIG. 3 is a diagram illustrating a configuration example of the
バイアス回路100bは、調整用抵抗110を除いたバイアス回路100aの構成に加えて、図3に示すように、調整用抵抗111を備えている。これにより、第3トランジスタ106は、エミッタ端子が調整用抵抗111を介して接地されている。
The
調整用抵抗111は、調整用抵抗110と同様の構成である。
The
上記の構成によれば、調整用抵抗111の抵抗値は、上記バイアス回路100aの第3トランジスタ106のベース端子に挿入した調整用抵抗110の1/hfe、つまり0.4Ω程度と非常に小さくなる。それゆえ、回路に組み込むことが困難になる、または抵抗値の製造バラツキが大きくなるなどの課題が想定される。
According to the above configuration, the resistance value of the
よって、バイアス回路に追加する調整用抵抗は、第3トランジスタ106のベース端子に入れる方がより好ましい。
Therefore, it is more preferable that the adjustment resistor added to the bias circuit is placed in the base terminal of the
なお、バイアス回路は、第2トランジスタ104のベース端子と第3トランジスタ106のベース端子との間に設けた調整用抵抗110と、第3トランジスタ106のエミッタ端子と接地との間に設けた調整用抵抗111との両方を設ける、という構成であってもよい。
The bias circuit includes an
図4は、バイアス回路100cの一構成例を示す図である。
FIG. 4 is a diagram illustrating a configuration example of the
バイアス回路100cは、抵抗105を除いたバイアス回路100aの構成に加えて、抵抗112、抵抗113、および第5トランジスタ114を備えている。
The
抵抗112および抵抗113は、図1に示した抵抗105を分割した抵抗である。
The
第5トランジスタ114は、ベース端子が抵抗113を介した自身のコレクタ端子に接続され、コレクタ端子が抵抗113、抵抗112の順に介してVbb電源端子101に接続され、エミッタ端子が第3トランジスタ106のコレクタ端子に接続されている。
The
これにより、第4トランジスタ108のベース端子は、第5トランジスタ114のコレクタ端子に接続されている。
Thereby, the base terminal of the
上記の構成によれば、第5トランジスタ114は、カレントミラー回路を構成する第2トランジスタ104および第3トランジスタ106のコレクタ電圧を等しくする効果がある。これにより、カレントミラー回路の各トランジスタの動作を理想的にする効果を奏する。
According to the above configuration, the
例えば、第5トランジスタ114のベース電流が小さく無視できるとすると、抵抗112および抵抗113の和が、抵抗105として働き同じ作用を示すことがわかる。それゆえ、バイアス回路100cの構成は、実質的には図1に示したバイアス回路100aの構成と同等の構成と言える。
For example, if the base current of the
〔実施の形態2〕
本発明の他の実施の形態について図に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態1と同じである。また、説明の便宜上、前記の実施の形態1の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
[Embodiment 2]
The following will describe another embodiment of the present invention with reference to the drawings. Configurations other than those described in the present embodiment are the same as those in the first embodiment. For convenience of explanation, members having the same functions as those shown in the drawings of the first embodiment are given the same reference numerals, and explanation thereof is omitted.
図5は、本実施の形態のバイアス回路200aの一構成例を示す図である。
FIG. 5 is a diagram illustrating a configuration example of the
本実施の形態のバイアス回路200aは、図5に示すように、Vbb電源端子101、抵抗102、抵抗105、第3トランジスタ106、抵抗107、第4トランジスタ108、抵抗109、調整用抵抗110、第6トランジスタ201、第7トランジスタ202、抵抗203、および電源端子204を備えている。
As shown in FIG. 5, the
第6トランジスタ201は、ベース端子が調整用抵抗110を介して第3トランジスタ106のベース端子に接続され、コレクタ端子が抵抗102を介してVbb電源端子101に接続され、エミッタ端子が接地されている。
The
第7トランジスタ202は、ベース端子が第6トランジスタ201のコレクタ端子に接続され、コレクタ端子が電源端子204に接続され、エミッタ端子が第6トランジスタ201のベース端子に接続されている。また、エミッタ端子は、抵抗203を介して接地もされている。しかし、抵抗203を介して接地する代わりに、電流源に接続してもよい。
The
なお、Vbb電源端子101、抵抗102、第6トランジスタ201、第7トランジスタ202、および抵抗203は、Vbb依存電圧源を構成している。
The Vbb
また、第3トランジスタ106は、第6トランジスタ201とカレントミラー回路を構成している。第4トランジスタ108のコレクタは、抵抗107を介して電源端子204に接続されている。
The
なお、特許請求の範囲に記載の電圧源回路は、第6トランジスタ201、第7トランジスタ202、抵抗203、および電源端子204により構成される回路を示す。図5に示すように、第6トランジスタ201には、抵抗102に流れる電流と同じ電流が流れる。
Note that the voltage source circuit described in the claims indicates a circuit including the
次いで、上記構成を有するバイアス回路200aにおいて、先に、Vbb電源電圧変動をシミュレーションした結果を説明し、その後、シミュレーション結果を示したバイアス回路200aの特徴的な作用について説明する。
Next, in the
まず、図6を参照しながら、上記バイアス回路200aを備えた高周波電力増幅器10における、Vbb電源電圧変動をシミュレーションした結果について説明する。
First, a simulation result of Vbb power supply voltage fluctuation in the high-
図6は、Vbb電源電圧と増幅用トランジスタ12のコレクタ電流との関係を示すグラフである。横軸はVbb電源電圧(V)を示し、縦軸は増幅用トランジスタ12のコレクタ電流(A)を示している。
FIG. 6 is a graph showing the relationship between the Vbb power supply voltage and the collector current of the amplifying
本シミュレーションでは、増幅用トランジスタ12のコレクタ電流が30mAであるときに、Vbb依存性が低くなるように調整するために、抵抗102の抵抗値を1000Ω、抵抗105の抵抗値を1070Ω、抵抗107の抵抗値を100Ω、抵抗109の抵抗値を100Ωの固定値に設定している。また、調整用抵抗110の抵抗値を0Ω〜100Ω(10Ωステップ)まで振ったときの、各抵抗値における結果を計測している。特に、曲線bは、調整用抵抗110の抵抗値を50Ωとした時の結果を示している。
In this simulation, when the collector current of the amplifying
ここで、図1に示した前記実施の形態1のバイアス回路100aの構成でのシミュレーション結果では、図2の曲線aに示すように、調整用抵抗110の抵抗値を67Ωに調整した場合、増幅用トランジスタ12のコレクタ電流に対して、Vbb電圧が4〜7VのときにVbb依存性が極めて小さな領域を作成することができている。
Here, in the simulation result with the configuration of the
これに対し、図5に示した本実施の形態のバイアス回路200aの構成でのシミュレーション結果では、図6に示すように、調整用抵抗110の抵抗値を調整することによって、増幅用トランジスタ12のコレクタ電流は、Vbb電源電圧の3〜4V以上において、急激な減少が緩和されている。
On the other hand, in the simulation result in the configuration of the
また、特に、調整用抵抗110の抵抗値を50Ωに調整した曲線bでは、Vbb電源電圧が2.8V〜4.5Vのとき、増幅用トランジスタ12のコレクタ電流が30mAで安定する、Vbb依存性が極めて小さな領域が作成されている。
In particular, in the curve b in which the resistance value of the adjusting
これにより、バイアス回路200aでは、バイアス回路100aによって安定したバイアス電流を出力することが可能なVbb電源電圧の変動範囲よりも、より低電圧側に、Vbb依存性が極めて小さな領域を作成することが可能となっている。
Thereby, in the
続いて、図6のシミュレーション結果に示された、増幅用トランジスタ12のコレクタ電流の急激な減少を緩和させている、本実施の形態のバイアス回路200aの特徴的な作用について説明する。
Next, a characteristic operation of the
ここで、第6トランジスタ201、第7トランジスタ202、および抵抗203により構成される回路は、Vbb電源端子101および電源端子204の電源電圧に対する依存性が低い回路である。これについて説明する。
Here, a circuit including the
第6トランジスタ201および第7トランジスタ202は互いに補正し合う帰還関係にある。すなわち、第6トランジスタ201の入力端子(ベース端子)と出力端子(コレクタ端子)とは、それぞれ、第7トランジスタ202の出力端子(エミッタ端子)と入力端子(ベース端子)とに接続されている。
The
また、第6トランジスタ201は、コレクタ端子が抵抗102を介してVbb電源端子101に接続され、エミッタ端子が接地されている。第7トランジスタ202は、コレクタ端子が電源端子204に接続され、エミッタ端子が抵抗203を介して接地されている。
The
したがって、バイアス回路200aでは、第6トランジスタ201のベース電位および第7トランジスタ202のベース電位を、Vbb電源端子101および電源端子204から回路的に分離することによって、電源電圧の変動に関係なく、第6トランジスタ201のベース電位および第7トランジスタ202のベース電位が、一定になるように保たれている。
Therefore, in the
これにより、抵抗102、第6トランジスタ201、第7トランジスタ202、および抵抗203により構成される回路は、電源電圧の変動に対する安定化が図られている。すなわち、Vbb電源端子101および電源端子204の電源電圧に対する依存性が、より低い回路である。
Thus, the circuit including the
また、第6トランジスタ201と第3トランジスタ106とは、カレントミラー回路を形成している。それゆえ、調整用抵抗110が設けられていなければ、カレントミラー効果により、第6トランジスタ201に流れるコレクタ電流と同じ値の電流が、第3トランジスタ106のコレクタ端子に流れる。
The
しかし、バイアス回路200aでは、調整用抵抗110が設けられているので、第3トランジスタ106のベース電圧が、第6トランジスタ201のベース電圧よりも低くなる。しかも、第6トランジスタ201のベース電圧は、上述したように電源電圧の変動に対する安定化が図られており、電源電圧に対する依存性が低い。このため、第3トランジスタ106のベース電圧も、電源電圧の変動に対して図られた安定化の影響を、少なからず受けていると考えられる。
However, since the
また、これにより、第3トランジスタ106のコレクタ電流は、第6トランジスタ201のコレクタ電流よりも小さくなる。すなわち、前記実施の形態1のバイアス回路100aで上述した複製電流をわずかに減じる作用が生じている。
As a result, the collector current of the
また、第3トランジスタ106のコレクタ電流によって、バイアス供給用の第4トランジスタ108のベース電圧が制御される。これにより、バイアス回路200aの出力端子の電圧、すなわち増幅用トランジスタ12のベース電圧が制御される。
Further, the base voltage of the
よって、バイアス回路200aでは、抵抗105における電圧降下が減少されることにより、増幅用トランジスタ12のベース端子の電圧が減少する現象を緩和し、補償することが可能となる。
Therefore, in the
したがって、本実施の形態のバイアス回路200aにおける作用は、前記実施の形態のバイアス回路100aにおける作用と同様に、調整用抵抗110を設けることによる複製電流をわずかに減じる作用により、バイアス回路200aの出力端子の電圧上昇を進めることであることがわかる。
Therefore, the operation of the
また、本発明の発明者らは、第6トランジスタ201、第7トランジスタ202、および抵抗203の接続方式と、上記二つの作用がVbb電源端子101の電源電圧の変化に対してタイミングを異にして作用する構成と、を組み合わせた独特な構成による作用によって、本実施の形態のバイアス回路200aは、前記実施の形態1のバイアス回路100aよりも、より低電圧側に、Vbb依存性が極めて小さな領域を作成することが可能であるという効果を、シミュレーションを行った結果見出した。
Further, the inventors of the present invention have different connection timings of the
一般に、利用可能な電源電圧が大きい場合、トランジスタ回路により定電圧回路や定電流回路を組むのは比較的容易である。逆に、利用可能な電源電圧が低い領域で同様のことを行う場合、より困難となってくる。そして、このことは、本発明の電力増幅回路においても同様である。 In general, when a usable power supply voltage is large, it is relatively easy to form a constant voltage circuit or a constant current circuit using a transistor circuit. Conversely, when the same thing is performed in a region where the available power supply voltage is low, it becomes more difficult. This also applies to the power amplifier circuit of the present invention.
しかし、本実施の形態のバイアス回路200aの構成によれば、低電圧領域において、Vbbバイアス依存性の低い電力増幅器を提供することが可能となる。よって、本実施の形態のバイアス回路200aの構成は極めて有用である。
However, according to the configuration of the
また、本実施の形態のバイアス回路200aでは、増幅用トランジスタ12のコレクタ電流が30mAにおいて、Vbb依存性が低くなるように調整しているが、これに限らず、前記実施の形態1のバイアス回路100aと同様に、各抵抗(特に抵抗102,105,および110)を調整することによって、Vbb依存性の低いコレクタ電流値を設計することが可能である。
In the
また、抵抗102および抵抗105は、同じ電源電圧の電源端子(すなわちVbb電源端子101)に接続させることにより、前記実施の形態1のバイアス回路100aと同様に、その電源端子の電圧依存性を本実施の形態のバイアス回路200aで補償する構成を形成しているので、図5に示すように同じ端子に接続している。
Further, the
一方、抵抗107は、電源端子204に接続されているが、これに限らず、他の電源端子、例えば、Vbb電源端子101に接続することが可能である。同様に、第7トランジスタ202のコレクタ端子も、他の電源端子、例えば、Vbb電源端子101に接続することも可能である。
On the other hand, the
また、バイアス回路200aでは、第6トランジスタ201のベース端子と第3トランジスタ106のベース端子との間に調整用抵抗110を設けたが、これに限らず、図7および図8に示すような他の構成でもよく、同様な効果が得られる。
In the
図7は、バイアス回路200bの一構成例を示す図である。
FIG. 7 is a diagram illustrating a configuration example of the
バイアス回路200bは、調整用抵抗110を除いたバイアス回路200aの構成に加えて、図7に示すように、調整用抵抗111を備えている。これにより、第3トランジスタ106は、エミッタ端子が調整用抵抗111を介して接地されている。
In addition to the configuration of the
上記の構成によれば、調整用抵抗111の抵抗値は、上記バイアス回路200aの第3トランジスタ106のベース端子に挿入した調整用抵抗110の1/hfe、つまり0.4Ω程度と非常に小さくなる。それゆえ、回路に組み込むことが困難になる、または抵抗値の製造バラツキが大きくなるなどの課題が想定される。
According to the above configuration, the resistance value of the
よって、バイアス回路に追加する調整用抵抗は、第3トランジスタ106のベース端子に入れる方がより好ましい。
Therefore, it is more preferable that the adjustment resistor added to the bias circuit is placed in the base terminal of the
なお、バイアス回路は、第6トランジスタ201のベース端子と第3トランジスタ106のベース端子との間に設けた調整用抵抗110と、第3トランジスタ106のエミッタ端子と接地との間に設けた調整用抵抗111との両方を設ける、という構成であってもよい。
The bias circuit includes an
図8は、バイアス回路200cの一構成例を示す図である。
FIG. 8 is a diagram illustrating a configuration example of the
バイアス回路200cは、バイアス回路200aの構成に加えて、第8トランジスタ205を備えている。
The
第8トランジスタ205は、コレクタ端子が抵抗102を介してVbb電源端子101に接続され、エミッタ端子が第6トランジスタ201のコレクタ端子に接続されている。また、ベース端子が第7トランジスタ202のベースに接続されると共に、自身のコレクタ端子に接続されている。
The
これにより、第7トランジスタ202のベース端子は、第8トランジスタ205のベース端子に接続されている。
Thereby, the base terminal of the
上記の構成においても、Vbb電源端子101、抵抗102、第6トランジスタ201、第7トランジスタ202、抵抗203、および電源端子204により構成される回路は、VBE依存型電圧源として働く。つまりは、本発明において、VBE依存型電圧源を構成する回路の微細な変更は、発明の本質ではなく、本発明に含まれる。
Also in the above configuration, the circuit constituted by the Vbb
なお、バイアス回路200cでは、カレントミラーを構成する第6トランジスタ201のコレクタ電圧が、第3トランジスタ106のコレクタ電圧よりも低くなる。このため、ミラー電流(すなわち、第3トランジスタ106のコレクタ電流)が大きめになり、図6のVbb電圧が高い領域における、コレクタ電流の急激な増加が抑えられる作用を有するので好ましい。
In the
〔実施の形態3〕
本発明の他の実施の形態について図に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態1,2と同じである。また、説明の便宜上、前記の実施の形態1,2の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
[Embodiment 3]
The following will describe another embodiment of the present invention with reference to the drawings. Configurations other than those described in the present embodiment are the same as those in the first and second embodiments. For convenience of explanation, members having the same functions as those shown in the drawings of the first and second embodiments are given the same reference numerals, and explanation thereof is omitted.
図9は、本実施の形態のバイアス回路300aの一構成例を示す図である。
FIG. 9 is a diagram illustrating a configuration example of the
本実施の形態のバイアス回路300aは、抵抗102および抵抗105を除いた前記実施の形態のバイアス回路200aの構成に加えて、図9に示すように、抵抗301、および抵抗302を備えている。
The
これにより、第6トランジスタ201のコレクタ端子は、抵抗301を介してVbb電源端子101に接続されている。また、第3トランジスタ106のコレクタ端子は、抵抗302を介して第6トランジスタのコレクタ端子に接続されている。
Thereby, the collector terminal of the
次いで、上記構成を有するバイアス回路300aにおいて、先に、Vbb電源電圧変動をシミュレーションした結果を説明し、その後、シミュレーション結果を示したバイアス回路300aの特徴的な作用について説明する。
Next, in the
まず、図10を参照しながら、上記バイアス回路300aを備えた高周波電力増幅器10における、Vbb電源電圧変動をシミュレーションした結果について説明する。
First, the result of simulating Vbb power supply voltage fluctuations in the high-
図10は、Vbb電源電圧と増幅用トランジスタ12のコレクタ電流との関係を示すグラフである。横軸はVbb電源電圧(V)を示し、縦軸は増幅用トランジスタ12のコレクタ電流(A)を示している。
FIG. 10 is a graph showing the relationship between the Vbb power supply voltage and the collector current of the amplifying
本シミュレーションでは、増幅用トランジスタ12のコレクタ電流が30mAであるときに、Vbb依存性が低くなるように調整するために、抵抗301の抵抗値を500Ω、抵抗302の抵抗値を100Ω、抵抗107の抵抗値を100Ω、抵抗109の抵抗値を100Ωの固定値に設定している。また、調整用抵抗110の抵抗値を0Ω〜100Ω(10Ωステップ)まで振ったときの、各抵抗値における結果を計測している。特に、曲線cは、調整用抵抗110の抵抗値を60Ωとした時の結果を示している。
In this simulation, when the collector current of the
ここで、図5に示した前記実施の形態2のバイアス回路200aの構成でのシミュレーション結果では、図6の曲線bに示すように、増幅用トランジスタ12のコレクタ電流に対して、Vbb電圧が2.8〜4.5VのときにVbb依存性が極めて小さな領域を作成することができている。しかし、それ以上のVbb電圧において、急激な電流増加が生じている。
Here, in the simulation result with the configuration of the
これに対し、図9に示した本実施の形態のバイアス回路300aの構成でのシミュレーション結果では、図10に示すように、調整用抵抗110の抵抗値を調整することによって、増幅用トランジスタ12のコレクタ電流は、Vbb電源電圧を10Vまで増加させても、急激な電流増加を生じることがない。
On the other hand, in the simulation result with the configuration of the
また、特に、調整用抵抗110の抵抗値を60Ωに調整した曲線cでは、Vbb電源電圧を10Vまで増加させても、増幅用トランジスタ12のコレクタ電流が30mAで安定する、Vbb依存性が極めて小さな領域が作成されている。
In particular, in the curve c in which the resistance value of the
これにより、バイアス回路300aでは、バイアス回路100aおよびバイアス回路200aによって安定したバイアス電流を出力することが可能なVbb電源電圧の変動範囲よりも、より高電圧側に、Vbb依存性が極めて小さな領域を作成することが可能となっている。
Thereby, in the
続いて、図10のシミュレーション結果に示された、増幅用トランジスタ12のコレクタ電流の急激な減少を緩和させている、本実施の形態のバイアス回路300aの特徴的な作用について説明する。
Next, a characteristic operation of the
ここで、図2および図6に示したシミュレーションでは、抵抗102の抵抗値を1000Ω、抵抗105の抵抗値を1070Ωに設定した。
Here, in the simulation shown in FIGS. 2 and 6, the resistance value of the
これに対し、図10に示したシミュレーションでは、抵抗301の抵抗値は、抵抗102および抵抗105の並列接続に対応するように、500Ωとしている。そして、抵抗105の抵抗値が、抵抗102の抵抗値よりも大きく設定されることにより生じる作用を、抵抗302を追加することによって代替している。
On the other hand, in the simulation shown in FIG. 10, the resistance value of the
つまりは、バイアス回路300aでは、第6トランジスタ201および第3トランジスタ106はカレントミラー回路を構成しているので、ほぼ同じ電流を発生する。しかし、抵抗302の分だけ電圧降下が大きく、第3トランジスタ106のコレクタ電圧が低くなる。この際、上記カレントミラー回路に調整用抵抗110を加えるのは、前記実施の形態1,2と同様の作用を発生させるためである。
That is, in the
また、VBE依存電圧源の出力電圧は、Vbb電源電圧に対し電圧依存性を有するものの、電圧源の名のごとく定電圧源的な作用を有している。 Further, the output voltage of the VBE-dependent voltage source has a voltage dependency on the Vbb power supply voltage, but has a constant voltage source action as the name of the voltage source.
そして、従来、前記実施の形態1、および前記実施の形態2のバイアス回路では、上述したように、VBE依存電圧源の出力電圧をカレントミラー回路で複製し、複製された電流源と抵抗とによって、VBE依存電圧源の出力電圧にほぼ近い電圧を発生させている。 Conventionally, in the bias circuits of the first and second embodiments, as described above, the output voltage of the VBE-dependent voltage source is duplicated by the current mirror circuit, and the duplicated current source and resistor are used. , A voltage substantially close to the output voltage of the VBE dependent voltage source is generated.
このため、Vbb電源電圧が設計範囲を超えると、場合によっては期待する電圧から大きく外れてしまう場合もある。例えば、実施の形態2のバイアス回路において、Vbb電圧が5V以上で電流が大きく増加している現象は、実はこの作用に関係している。 For this reason, when the Vbb power supply voltage exceeds the design range, the voltage may deviate significantly from the expected voltage. For example, in the bias circuit of the second embodiment, the phenomenon that the current greatly increases when the Vbb voltage is 5 V or more is actually related to this action.
これに対し、本実施の形態のバイアス回路300aでは、複製された電流が、抵抗302の分電圧降下する作用は同様に有している。しかしながら、第6トランジスタ201のコレクタ電圧、つまり、VBE依存電圧源の出力電圧を基準に電圧降下をさせることによって、第3トランジスタ106のコレクタ端子に発生する電圧の上限を、VBE依存電圧源の出力電圧以上にならない構成としている。
On the other hand, in the
これにより、バイアス回路300aでは、増幅用トランジスタ12のコレクタ電流がVbbの設定値によって極端に増加することが、原理的に防止されている。
Thereby, in the
一般に、バイポーラトランジスタにより構成される回路では、大電流が流れることによって発熱し、バイポーラトランジスタのオン電圧が低下し、さらに電流が増加することを繰り返す可能性がある。これは、熱暴走と呼ばれている。 In general, in a circuit constituted by bipolar transistors, there is a possibility that heat is generated by flowing a large current, the on-voltage of the bipolar transistor is lowered, and the current is repeatedly increased. This is called thermal runaway.
このため、何らかの誤電圧を印加してしまった場合でも、回路が大電流を流さないように構成されていることは重要である。特に、高出力を有する電力増幅器では、コレクタ電流が許容量の大きな電源に接続されているので、過電流によって素子の損傷を生ずる場合もある。 For this reason, it is important that the circuit is configured not to flow a large current even if some erroneous voltage is applied. In particular, in a power amplifier having a high output, since the collector current is connected to a power supply having a large allowable amount, an element may be damaged due to an overcurrent.
しかし、本実施の形態のバイアス回路300aは、第3トランジスタのコレクタ端子が第6トランジスタ201のコレクタ電圧、言い換えると、抵抗301を介したVbb電源端子101に接続されることによって、Vbb端子への高電圧の誤印加においても、増幅用トランジスタ12のコレクタ電流に大電流を流さない作用を有している。それゆえ、バイアス回路300aは、特に、高出力を有する電力増幅回路に有用である。
However, in the
また、バイアス回路300aでは、図5に示したバイアス回路200aの構成に、抵抗301および抵抗302の接続構成を適用したが、これに限らず、上述した他のバイアス回路の構成に適用することも可能である。例えば、図1に示したバイアス回路100aの構成に適用した例を図11に示す。
Further, in the
図11は、本実施の形態のバイアス回路300bの一構成例を示す図である。
FIG. 11 is a diagram illustrating a configuration example of the
バイアス回路300bは、抵抗102および抵抗105を除いた前記実施の形態のバイアス回路100aの構成に加えて、図11に示すように、抵抗301a、抵抗301b、および抵抗302を備えている。
The
抵抗301aおよび抵抗301bは、図9に示した抵抗301を分圧した抵抗である。
The
これにより、第2トランジスタ104のコレクタ端子は、抵抗301a、抵抗301bの順に介してVbb電源端子101に接続されている。また、第3トランジスタ106のコレクタ端子は、抵抗302、抵抗301bの順に介して、第1トランジスタ103のコレクタ端子に接続されている。
Thus, the collector terminal of the
また、バイアス回路300bでは、抵抗301aと抵抗301bとの間に第3トランジスタ106のコレクタ端子を接続しているが、抵抗301aと抵抗301bとを分圧せずに抵抗301を備えて、第1トランジスタ103のコレクタ端子に第3トランジスタ106のコレクタ端子を直接接続してもよい。
In the
〔実施の形態4〕
本発明の他の実施の形態について図に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態1〜3と同じである。また、説明の便宜上、前記の実施の形態1〜3の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
[Embodiment 4]
The following will describe another embodiment of the present invention with reference to the drawings. Configurations other than those described in the present embodiment are the same as those in the first to third embodiments. For convenience of explanation, members having the same functions as those shown in the drawings of Embodiments 1 to 3 are given the same reference numerals, and descriptions thereof are omitted.
図12は、本実施の形態の高周波電力増幅器50の一構成例を示す図である。
FIG. 12 is a diagram illustrating a configuration example of the high-
本実施の形態の高周波電力増幅器50は、図12に示すように、入力端子51、増幅用トランジスタ52、整合回路53、増幅用トランジスタ54、整合回路55、増幅用トランジスタ56、出力端子57、共通バイアス回路部58、およびバイアス回路部59a〜59cを備えている。
As shown in FIG. 12, the high-
高周波電力増幅器50は、増幅用トランジスタ52、増幅用トランジスタ54、および増幅用トランジスタ56によって3段階で増幅される3段アンプである。詳細には、高周波電力増幅器50は、入力端子51と出力端子57との間に、3個の増幅用トランジスタ52,54および56が、2個の整合回路53および55を挟みつつ縦続接続されている構成を有している。
The high
また、共通バイアス回路部58およびバイアス回路部59a〜59cで構成される部分が、上記3段アンプに対するバイアス回路である。また、高周波電力増幅器50では、図1に示したバイアス回路100aを用いて構成している。
Further, the portion constituted by the common
共通バイアス回路部58は、図1に示したVbb電源端子101、抵抗102、第1トランジスタ103、第2トランジスタ104で構成される回路に対応し、同様の構成を有する回路である。
The common
バイアス回路部59a〜59cは、図1に示した抵抗105、第3トランジスタ106、抵抗107、第4トランジスタ108、抵抗109、および調整用抵抗110で構成される回路に対応し、同様の構成を有する回路である。また、バイアス回路部59aの出力端子は、増幅用トランジスタ52のベース端子に接続されている。バイアス回路部59bの出力端子は、増幅用トランジスタ54のベース端子に接続されている。バイアス回路部59cの出力端子は、増幅用トランジスタ56のベース端子に接続されている。
The
ここで、共通バイアス回路部58の第2トランジスタ104と、バイアス回路部59a〜59cの第3トランジスタ106とは、それぞれカレントミラー回路を構成している。すなわち、バイアス回路部59a〜59cは、共通バイアス回路部58を共用し、同じ電圧を参照している。
Here, the
よって、本実施の形態の高周波電力増幅器50は、第2トランジスタ104と第3トランジスタ106とによって構成されるカレントミラー回路を、ひとつの複製電流ではなく3系統の複製電流を生じるように構成することによって、それぞれの複製電流を、各増幅用トランジスタ52,54および56のバイアス電流を生成するために利用する構成を有している。
Therefore, in the high-
それゆえ、本発明の電力増幅器では、各増幅用トランジスタ52,54および56に、電源電圧の変動に対して、より安定したバイアス電流を供給することが可能としながら、共通バイアス回路部58は、各増幅用トランジスタ毎に用意する必要がなく共用化することが可能となる。それゆえ、全体のバイアス回路における消費電流の低減も可能となる。
Therefore, in the power amplifier of the present invention, the common
また、同時に、共通バイアス回路部58が共用化できるので、回路面積が低減可能となることにより、高周波電力増幅器50の小型化および低コスト化につながる。
At the same time, since the common
また、本実施の形態の高周波電力増幅器50では、図1に示したバイアス回路100aを用いて構成したが、これに限らず、上述した他のバイアス回路を用いて構成してもよい。さらに、3段アンプに限らず、多段アンプを構成してもよい。
Further, the high-
なお、各バイアス回路部59a〜59cにおいて、本発明の構成の本質である調整用抵抗110による補正を行うことによって、回路全体で電源電圧依存性を低減することがより好ましいが、これに限らず、全ての増幅用トランジスタに対するバイアス回路への適用に限定されるものではない。
It is more preferable that the
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and the present invention can be obtained by appropriately combining technical means disclosed in different embodiments. Such embodiments are also included in the technical scope of the present invention.
本発明は、電源電圧変動に対して、より安定したバイアス電流を出力するバイアス回路、それを備えた電力増幅器を実現する上で特に有効であり、移動体通信、例えば、携帯電話や無線LANに用いられる高周波電力増幅器および移動体通信端末などに、好適に利用することができる。 INDUSTRIAL APPLICABILITY The present invention is particularly effective in realizing a bias circuit that outputs a more stable bias current against power supply voltage fluctuations and a power amplifier including the bias circuit, and is suitable for mobile communication such as mobile phones and wireless LANs. It can be suitably used for a high-frequency power amplifier and a mobile communication terminal used.
10,50 高周波電力増幅器
12,52,54,56 増幅用トランジスタ
58 共通バイアス回路部
59a〜59c バイアス回路部
100a〜100c バイアス回路
101 Vbb電源端子(第1電源端子、第2電源端子)
102 抵抗(第1抵抗)
103 第1トランジスタ(第3トランジスタ)
104 第2トランジスタ(参照用トランジスタ)
105 抵抗(第2抵抗)
106 第3トランジスタ(第1トランジスタ)
107 抵抗
108 第4トランジスタ(第2トランジスタ)
109 抵抗
110,111 調整用抵抗(第3抵抗)
112,113 抵抗
114 第5トランジスタ
200a〜200c バイアス回路
201 第6トランジスタ(参照用トランジスタ)
202 第7トランジスタ(第4トランジスタ)
203 抵抗(第4抵抗)
204 電源端子(第3電源端子、第2電源端子)
205 第8トランジスタ
300a,300b バイアス回路
301 抵抗(第1抵抗)
301a 抵抗
301b 抵抗
302 抵抗(第2抵抗)
DESCRIPTION OF
102 Resistance (first resistance)
103 1st transistor (3rd transistor)
104 Second transistor (reference transistor)
105 Resistance (second resistance)
106 third transistor (first transistor)
107
109
112, 113
202 7th transistor (4th transistor)
203 Resistance (4th resistance)
204 power terminal (third power terminal, second power terminal)
205
Claims (8)
第1抵抗を介して第1電源端子に接続されており、複数のトランジスタを含んで構成される電圧源回路と、
コレクタ端子が第2抵抗を介して上記第1電源端子から電源を供給され、エミッタ端子が接地され、ベース端子が、上記電圧源回路に含まれる複数のトランジスタのうち上記第1抵抗に流れる電流と同じ電流が流れる参照用トランジスタのベース端子と、カレントミラーを形成して接続される第1トランジスタと、
コレクタ端子が第2電源端子から電源を供給され、ベース端子が上記第1トランジスタのコレクタ端子に接続され、エミッタ端子から上記増幅用トランジスタのベース端子にバイアス電流を供給する第2トランジスタとを備え、
上記第1トランジスタのベース端子と上記参照用トランジスタのベース端子との間、上記第1トランジスタのエミッタ端子と接地との間、または上記2つの間の両方に、第3抵抗を設けることを特徴とするバイアス回路。 A bias circuit for supplying a bias current to a base terminal of an amplifying transistor,
A voltage source circuit connected to the first power supply terminal via the first resistor and configured to include a plurality of transistors;
The collector terminal is supplied with power from the first power supply terminal via the second resistor, the emitter terminal is grounded, and the base terminal is a current flowing through the first resistor among the plurality of transistors included in the voltage source circuit. A base terminal of a reference transistor through which the same current flows, a first transistor connected to form a current mirror,
A collector terminal having power supplied from a second power supply terminal, a base terminal connected to the collector terminal of the first transistor, and a second transistor supplying bias current from the emitter terminal to the base terminal of the amplifying transistor;
A third resistor is provided between the base terminal of the first transistor and the base terminal of the reference transistor, between the emitter terminal of the first transistor and the ground, or between the two. Bias circuit.
コレクタ端子が上記第1抵抗に接続され、ベース端子が自身のコレクタ端子に接続される第3トランジスタと、
上記参照用トランジスタとを含み、
上記参照用トランジスタは、コレクタ端子が上記第3トランジスタのエミッタ端子に接続され、ベース端子が自身のコレクタ端子と上記第1トランジスタのベース端子とに接続され、エミッタ端子が接地されることを特徴とする請求項1に記載のバイアス回路。 The plurality of transistors included in the voltage source circuit are:
A third transistor having a collector terminal connected to the first resistor and a base terminal connected to its collector terminal;
Including the reference transistor,
The reference transistor has a collector terminal connected to the emitter terminal of the third transistor, a base terminal connected to its collector terminal and the base terminal of the first transistor, and an emitter terminal grounded. The bias circuit according to claim 1.
コレクタ端子が第3電源端子から電源を供給され、ベース端子が上記参照用トランジスタのコレクタ端子に接続され、エミッタ端子が上記参照用トランジスタのベース端子に接続される第4トランジスタと、
上記参照用トランジスタとを含み、
上記参照用トランジスタは、コレクタ端子が上記第1抵抗に接続され、エミッタ端子が接地され、ベース端子が、上記第1トランジスタのベース端子に接続されると共に、第4抵抗を介して接地、または、電流源に接続されることを特徴とする請求項1に記載のバイアス回路。 The plurality of transistors included in the voltage source circuit are:
A fourth transistor having a collector terminal supplied with power from a third power supply terminal, a base terminal connected to the collector terminal of the reference transistor, and an emitter terminal connected to the base terminal of the reference transistor;
Including the reference transistor,
The reference transistor has a collector terminal connected to the first resistor, an emitter terminal grounded, a base terminal connected to the base terminal of the first transistor, and grounded via a fourth resistor, or The bias circuit according to claim 1, wherein the bias circuit is connected to a current source.
上記第1トランジスタのコレクタ端子は、上記第2抵抗を介して、上記第1抵抗の第2端子に接続されることを特徴とする請求項1に記載のバイアス回路。 The first resistor has a first terminal connected to the first power supply terminal and a second terminal connected to the voltage source circuit,
2. The bias circuit according to claim 1, wherein a collector terminal of the first transistor is connected to a second terminal of the first resistor via the second resistor.
上記バイアス回路は、
第1抵抗を介して第1電源端子に接続されており、複数のトランジスタを含んで構成される電圧源回路と、
コレクタ端子が第2抵抗を介して上記第1電源端子から電源を供給され、エミッタ端子が接地され、ベース端子が、上記電圧源回路に含まれる複数のトランジスタのうち上記第1抵抗に流れる電流と同じ電流が流れる参照用トランジスタのベース端子と、カレントミラーを形成して接続される第1トランジスタと、コレクタ端子が第2電源端子から電源を供給され、ベース端子が上記第1トランジスタのコレクタ端子に接続され、エミッタ端子から上記増幅用トランジスタのベース端子にバイアス電流を供給する第2トランジスタとを有する、上記複数の増幅用トランジスタと対になるように設けられた複数のバイアス回路部とにより構成されており、
上記複数のバイアス回路部のうち少なくとも1つのバイアス回路部において、上記第1トランジスタのベース端子と上記参照用トランジスタのベース端子との間、上記第1トランジスタのエミッタ端子と接地との間、または上記2つの間の両方に、第3抵抗を設けることを特徴とする電力増幅器。 A power amplifier comprising a plurality of amplifying transistors connected in cascade and a bias circuit for supplying a bias current to each base terminal of the amplifying transistor,
The bias circuit is
A voltage source circuit connected to the first power supply terminal via the first resistor and configured to include a plurality of transistors;
The collector terminal is supplied with power from the first power supply terminal via the second resistor, the emitter terminal is grounded, and the base terminal is a current flowing through the first resistor among the plurality of transistors included in the voltage source circuit. The base terminal of the reference transistor through which the same current flows, the first transistor connected to form a current mirror, the collector terminal is supplied with power from the second power supply terminal, and the base terminal is connected to the collector terminal of the first transistor. And a plurality of bias circuit portions provided to be paired with the plurality of amplification transistors, the second transistor supplying a bias current from the emitter terminal to the base terminal of the amplification transistor. And
In at least one bias circuit portion of the plurality of bias circuit portions, between the base terminal of the first transistor and the base terminal of the reference transistor, between the emitter terminal of the first transistor and ground, or the above A power amplifier characterized in that a third resistor is provided between the two.
コレクタ端子が上記第1抵抗に接続され、ベース端子が自身のコレクタ端子に接続される第3トランジスタと、
上記参照用トランジスタとを含み、
上記参照用トランジスタは、コレクタ端子が上記第3トランジスタのエミッタ端子に接続され、ベース端子が自身のコレクタ端子と上記第1トランジスタのベース端子とに接続され、エミッタ端子が接地されることを特徴とする請求項5に記載の電力増幅器。 The plurality of transistors included in the voltage source circuit are:
A third transistor having a collector terminal connected to the first resistor and a base terminal connected to its collector terminal;
Including the reference transistor,
The reference transistor has a collector terminal connected to the emitter terminal of the third transistor, a base terminal connected to its collector terminal and the base terminal of the first transistor, and an emitter terminal grounded. The power amplifier according to claim 5.
コレクタ端子が第3電源端子から電源を供給され、ベース端子が上記参照用トランジスタのコレクタ端子に接続され、エミッタ端子が上記参照用トランジスタのベース端子に接続される第4トランジスタと、
上記参照用トランジスタとを含み、
上記参照用トランジスタは、コレクタ端子が上記第1抵抗に接続され、エミッタ端子が接地され、ベース端子が、上記第1トランジスタのベース端子に接続されると共に、第4抵抗を介して接地、または、電流源に接続されることを特徴とする請求項5に記載の電力増幅器。 The plurality of transistors included in the voltage source circuit are:
A fourth transistor having a collector terminal supplied with power from a third power supply terminal, a base terminal connected to the collector terminal of the reference transistor, and an emitter terminal connected to the base terminal of the reference transistor;
Including the reference transistor,
The reference transistor has a collector terminal connected to the first resistor, an emitter terminal grounded, a base terminal connected to the base terminal of the first transistor, and grounded via a fourth resistor, or The power amplifier according to claim 5, wherein the power amplifier is connected to a current source.
上記複数の第1トランジスタのうち少なくとも1つの第1トランジスタのコレクタ端子は、上記第2抵抗を介して、上記第1抵抗の第2端子に接続されることを特徴とする請求項5に記載の電力増幅器。 The first resistor has a first terminal connected to the first power supply terminal and a second terminal connected to the voltage source circuit,
The collector terminal of at least one first transistor of the plurality of first transistors is connected to the second terminal of the first resistor via the second resistor. Power amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007003856A JP2008172538A (en) | 2007-01-11 | 2007-01-11 | Bias circuit and power amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007003856A JP2008172538A (en) | 2007-01-11 | 2007-01-11 | Bias circuit and power amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008172538A true JP2008172538A (en) | 2008-07-24 |
Family
ID=39700211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007003856A Pending JP2008172538A (en) | 2007-01-11 | 2007-01-11 | Bias circuit and power amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008172538A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2175342A1 (en) * | 2008-10-10 | 2010-04-14 | Epcos AG | Circuit for generating a control current |
JP2012044357A (en) * | 2010-08-17 | 2012-03-01 | New Japan Radio Co Ltd | Power amplifier |
CN109150115A (en) * | 2018-08-01 | 2019-01-04 | 北京中科汉天下电子技术有限公司 | A kind of radio-frequency power amplifier biasing circuit |
-
2007
- 2007-01-11 JP JP2007003856A patent/JP2008172538A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2175342A1 (en) * | 2008-10-10 | 2010-04-14 | Epcos AG | Circuit for generating a control current |
WO2010040841A2 (en) * | 2008-10-10 | 2010-04-15 | Epcos Ag | Circuit for generating a control current |
WO2010040841A3 (en) * | 2008-10-10 | 2010-06-24 | Epcos Ag | Circuit for generating a control current |
JP2012505454A (en) * | 2008-10-10 | 2012-03-01 | エプコス アクチエンゲゼルシャフト | Control current generation circuit |
US8258858B2 (en) | 2008-10-10 | 2012-09-04 | Epcos Ag | Circuit for generating a control current |
JP2012044357A (en) * | 2010-08-17 | 2012-03-01 | New Japan Radio Co Ltd | Power amplifier |
CN109150115A (en) * | 2018-08-01 | 2019-01-04 | 北京中科汉天下电子技术有限公司 | A kind of radio-frequency power amplifier biasing circuit |
CN109150115B (en) * | 2018-08-01 | 2022-07-12 | 北京昂瑞微电子技术股份有限公司 | Radio frequency power amplifier bias circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7834700B2 (en) | Radio frequency power amplifier | |
KR101941953B1 (en) | Adaptive multi-band power amplifier apparatus | |
WO2018227998A1 (en) | Temperature compensation circuit and radio frequency power amplifying circuit for radio frequency power amplifier | |
JP4271708B2 (en) | Power amplifier and multistage amplifier circuit including the same | |
US7355480B2 (en) | Bias circuit | |
JP5831511B2 (en) | High frequency power amplifier | |
JP4088177B2 (en) | Bias current supply circuit and amplifier circuit | |
JP2018198355A (en) | Power amplifier circuit | |
JP2008172538A (en) | Bias circuit and power amplifier | |
US20160344349A1 (en) | Transistor package, amplification circuit including the same, and method of forming transistor | |
JP7480463B2 (en) | Bias circuit and amplifier with temperature compensation function | |
TWI546644B (en) | Fixed voltage generating circuit | |
WO2014200027A1 (en) | Voltage generation circuit | |
CN108886344B (en) | Amplifier with a high-frequency amplifier | |
US9998080B2 (en) | Low voltage supply amplifier | |
US10386880B2 (en) | Circuit arrangement for compensating current variations in current mirror circuit | |
KR101203010B1 (en) | Linearity improved darlington amplifier circuit | |
KR20170010553A (en) | Protection circuit of power amplification module and power amplification module using thererof | |
KR102163048B1 (en) | Power amplifier and method for limiting current in power amplifier | |
JP2004172681A (en) | Bias circuit for power amplifier | |
JP2005184258A (en) | High-frequency amplifier | |
KR101208035B1 (en) | Bias circuit of power amplifier | |
JP2010273284A (en) | High frequency amplifier | |
JP2010021869A (en) | Amplifier | |
JP4273783B2 (en) | Semiconductor device |