JP2008171453A - Programmable controller system - Google Patents
Programmable controller system Download PDFInfo
- Publication number
- JP2008171453A JP2008171453A JP2008087570A JP2008087570A JP2008171453A JP 2008171453 A JP2008171453 A JP 2008171453A JP 2008087570 A JP2008087570 A JP 2008087570A JP 2008087570 A JP2008087570 A JP 2008087570A JP 2008171453 A JP2008171453 A JP 2008171453A
- Authority
- JP
- Japan
- Prior art keywords
- module
- num
- modules
- contact terminal
- mod
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は一般的に、工業用オートメーションで使用されるプログラマブル制御装置システムに関するものである。さらに詳しくは、本発明は、背面配線部を介して接続された各入出力（Ｉ／Ｏ）モジュールにモジュール番号を割り当てる装置に関する。 The present invention generally relates to programmable controller systems used in industrial automation. More particularly, the present invention relates to an apparatus for assigning a module number to each input / output (I / O) module connected via a backside wiring unit.
プログラマブル制御装置は、格納されたプログラムに従って、組立ラインや工作機械のようなファクトリーオートメーション装置の作動を制御する工業用汎用コンピュータに属する。格納されたプログラムは、プログラマブル制御装置を作動させる一連の命令を含んでいる。 The programmable control device belongs to an industrial general-purpose computer that controls the operation of a factory automation device such as an assembly line or a machine tool in accordance with a stored program. The stored program includes a series of instructions that operate the programmable controller.
従来より、プログラマブル制御装置として、機能的モジュールを有するラックを備えたものが知られている。ラックの背面配線部には、機能的モジュールを電気的に接続するための信号バスやコネクタが設けられている。機能的モジュールとしては、メモリに記憶された制御プログラムを順次実行するプロセッサを備える制御モジュールがある。さらに、機能的モジュールには、様々な入力・出力装置をプロセッサに接続するためのＩ／Ｏモジュールが含まれる。Ｉ／Ｏモジュールはラックに配置もしくは挿入される。 2. Description of the Related Art Conventionally, a programmable control device having a rack having a functional module is known. A signal bus and a connector for electrically connecting the functional modules are provided on the rear wiring portion of the rack. As the functional module, there is a control module including a processor that sequentially executes a control program stored in a memory. Furthermore, functional modules include I / O modules for connecting various input / output devices to the processor. The I / O module is placed or inserted into the rack.
このようなプログラマブル制御装置システムでは、一般的に、ラックにおけるＩ／Ｏモジュールの位置によって、各接続装置を参照するためのアドレスが決定される。また、他の公知のプログラマブル制御装置システムには、ユーザが内部スイッチをセットすることにより、各モジュールにアドレスを選択あるいは設定できるものがある。 In such a programmable control device system, generally, an address for referring to each connection device is determined by the position of the I / O module in the rack. Other known programmable control device systems include one in which an address can be selected or set for each module by a user setting an internal switch.
従って、Ｉ／Ｏモジュールが、ユーザが選択したスイッチによって予めセットされていない場合、あるいはラックの配置によって指示されていない場合に、Ｉ／Ｏモジュール互換とオペレータ識別を容易にし、ラックのないプログラマブル制御装置システムに適合するようにモジュール番号選択方法を改良することが望まれる。後述のように、本発明によるプログラマブル論理制御装置システムおよび番号割り当て方法は、これらの課題を解決するとともに、先行技術に比べて優れた新規の特徴を幾つか採用している。 Therefore, if the I / O module is not pre-set by a user-selected switch or is not instructed by rack placement, it facilitates I / O module compatibility and operator identification, and programmable control without a rack. It would be desirable to improve the module number selection method to suit the equipment system. As will be described later, the programmable logic control system and the number assignment method according to the present invention solve these problems and employ some new features that are superior to the prior art.
そこで、本発明は、改良型プログラマブル制御装置システムを提供することを目的とする。 Therefore, an object of the present invention is to provide an improved programmable controller system.
また、本発明は、プログラマブル制御装置システムのＩ／Ｏモジュールにモジュール番号を割り当てるためのシステムを提供することを他の目的とする。 Another object of the present invention is to provide a system for assigning a module number to an I / O module of a programmable controller system.
さらに、本発明は、各Ｉ／Ｏモジュールのモジュール番号が、オペレータが扱い易いモジュール識別システムに従って自動的に割り当てられたモジュール番号であり、Ｉ／Ｏモジュールのバンクをユーザが所望方向に配置することのできるシステムを提供することを他の目的とする。 Further, according to the present invention, the module number of each I / O module is a module number automatically assigned according to a module identification system that is easy for an operator to handle, and a bank of I / O modules is arranged in a desired direction by a user. Another object is to provide a system that can be used.
本発明の目的を達成するために、請求項１に記載の発明では、マスタ制御装置（１２）と、信号バス（６０、６２、６４、６６）により前記マスタ制御装置（１２）に対して直列的に接続された複数のＩ／Ｏモジュール（２４）とを備え、前記Ｉ／Ｏモジュール（２４）は、一方の端部から反対側の他方の端部に向かう一の方向または前記他方の端部から前記一方の端部に向かう他の方向に情報を伝達可能であり、前記複数のＩ／Ｏモジュール（２４）のうち隣接して接続された複数のＩ／Ｏモジュール（２４）によってＩ／Ｏ接点端子群（４２）が構成され、前記Ｉ／Ｏ接点端子群（４２）は複数設けられ、それぞれの前記Ｉ／Ｏ接点端子群（４２）を構成する複数のＩ／Ｏモジュール（２４）の前記情報の伝達方向は前記一の方向あるいは前記他の方向になっており、
前記マスタ制御装置（１０）は、前記各Ｉ／Ｏモジュール（２４）に対して、当該Ｉ／Ｏモジュール（２４）が前記マスタ制御装置（１０）に対して接続された順番を示す接続順序を設定する第１の手段と、前記各Ｉ／Ｏモジュール（２４）の前記一方の端部あるいは前記他方の端部における信号入力状態に基づいて、前記各Ｉ／Ｏモジュール（２４）における前記情報の伝達方向を取得する第２の手段と、前記情報の伝達方向が前記一の方向あるいは前記他の方向のうち予め設定された特定方向と一致していない前記Ｉ／Ｏ接点端子群（４２）では、前記Ｉ／Ｏ接点端子群（４２）を構成する複数のＩ／Ｏモジュール（２４）に対応する前記接続順序を逆になるように入れ替えた上で、前記Ｉ／Ｏ接点端子群（４２）を構成する各Ｉ／Ｏモジュール（２４）のモジュール番号として割り付ける第３の手段と、前記情報の伝達方向が前記特定方向と一致している前記Ｉ／Ｏ接点端子群（４２）では、前記Ｉ／Ｏ接点端子群（４２）を構成する各Ｉ／Ｏモジュール（２４）に対応する前記接続順序を当該Ｉ／Ｏモジュール（２４）のモジュール番号として割り付ける第４の手段とを備えて構成されていることを特徴とする。
In order to achieve the object of the present invention, in the invention according to
The master control device (10) has a connection order indicating the order in which the I / O module (24) is connected to the master control device (10) for each I / O module (24). Based on the first means for setting and the signal input state at the one end or the other end of each I / O module (24), the information of each I / O module (24) In the second means for acquiring the transmission direction, and the I / O contact terminal group (42) in which the transmission direction of the information does not coincide with the specific direction set in advance in the one direction or the other direction. The connection order corresponding to the plurality of I / O modules (24) constituting the I / O contact terminal group (42) is reversed so as to be reversed, and then the I / O contact terminal group (42) I / O modules that make up In the third means for assigning the module number of the module (24) and the I / O contact terminal group (42) in which the information transmission direction coincides with the specific direction, the I / O contact terminal group (42 And a fourth means for assigning the connection order corresponding to each I / O module (24) constituting the module number as the module number of the I / O module (24).
請求項２に記載の発明は、前記Ｉ／Ｏモジュール（２４）にはメモリ手段（５０）が設けられ、前記第１の手段は、前記Ｉ／Ｏモジュール（２４）の前記接続順序を該Ｉ／Ｏモジュール（２４）に設けられた前記メモリ手段（５０）に書き込み、前記第２の手段は、前記Ｉ／Ｏモジュール（２４）の前記情報の伝達方向を該Ｉ／Ｏモジュール（２４）に設けられた前記メモリ手段（５０）に書き込み、前記第３の手段は、前記Ｉ／Ｏ接点端子群（４２）を構成する各Ｉ／Ｏモジュール（２４）の前記メモリ手段（５０）に書き込まれた前記接続順序を逆になるように入れ替えた上で、前記メモリ手段（５０）に再度書き込み、前記第４の手段は、前記メモリ手段（５０）に書き込まれた前記接続順序を該メモリ手段（５０）が設けられた前記Ｉ／Ｏモジュール（２４）の前記モジュール番号として設定することを特徴とする。 According to a second aspect of the present invention, the I / O module (24) is provided with memory means (50), and the first means determines the connection order of the I / O modules (24). In the memory means (50) provided in the / O module (24), the second means sends the information transmission direction of the I / O module (24) to the I / O module (24). The memory means (50) provided is written, and the third means is written to the memory means (50) of each I / O module (24) constituting the I / O contact terminal group (42). After the connection order is reversed, the memory means (50) is rewritten, and the fourth means changes the connection order written in the memory means (50) to the memory means (50). 50) provided / O modules and sets as the module number of (24).
請求項３に記載の発明は、前記Ｉ／Ｏ接点端子群（４２）のいずれの端部に存在する前記Ｉ／Ｏモジュール（２４）も、前記Ｉ／Ｏ接点端子群（４２）の反対側の端部に存在する前記Ｉ／Ｏモジュール（２４）より前記マスタ制御装置（１０）に対する接続順序を上位とすることが可能であることを特徴とする。 According to a third aspect of the present invention, the I / O module (24) existing at either end of the I / O contact terminal group (42) is opposite to the I / O contact terminal group (42). The I / O module (24) existing at the end of the master control device (10) can be placed in a higher order than the I / O module (24).
図１に、プログラマブル制御装置システム１０を示す。このシステム１０は、従来型の中央処理装置（ＣＰＵ）１４を備えたバスマスタ（マスタ制御装置）１２が設けられている。ＣＰＵ１４は、メモリ１８に接続されたプロセッサ１６を備えている。メモリ１８は、制御プログラムを含むプログラムとデータファイルとを保持するように構成されている。バスマスタ１２はＣＰＵ１４に接続される入出力インタフェース部２０を備えている。Ｉ／Ｏインタフェース部２０は、複数のＩ／Ｏモジュール２４を電気的に接続するための信号バスおよびコネクタを備えた背面配線部２２に接続されている。
FIG. 1 shows a
本実施形態において、各Ｉ／Ｏモジュール２４は、電気的に接続された集積回路（ＡＳＩＣ）２８が設けられた回路基板２６を備えている。後述するように、一対のケーブル３０が背面配線部２２との接続のために回路基板２６に電気的に接続され、バスマスタ１２から接続されたそれぞれのＩ／Ｏモジュール２４に背面配線部２２を介した通信が可能となっている。ケーブル３０の端部には、Ｉ／Ｏモジュール２４と背面配線部２２あるいはＩ／Ｏモジュール２４同士を速やかに接続・分離させるために、相互に嵌合接続するプラグ３２を設けることが望ましい。本実施形態のＩ／Ｏモジュール２４は、外部装置とインタフェースするものである。他にＩ／Ｏモジュール２４には、入力機能あるいは出力機能のいずれかを持つもの、または入力機能と出力機能の双方を備えるものがある。
In the present embodiment, each I /
図２に示すように、バスマスタ１２とＩ／Ｏモジュール２４との間のユーザデータの一次的なやり取りは、入力・出力データファイル（配列）３４、３６を介して行なわれる。図に示すように、モジュール固有データは、入力・出力データファイル３４、３６に加えて、モジュール構成３８、背面配線バッファ３９、またはユーザ割り込み４０を介して伝達することができる。後述するように、バスマスタ１２とモジュール２４は、モジュール２４のリセットとモジュール番号割り当てを含む所定の機能を備えている。
As shown in FIG. 2, primary exchange of user data between the
図３に示すように、バンク（接点端子群）４２は隣接して接続された複数のＩ／Ｏモジュール２４によって形成される。それぞれのバンク４２には、従来と同様の電源（Ｐ／Ｓ）４３が設けられている。バンク４２は、Ｉ／Ｏモジュール２４を相互に接続するために、背面配線部２２の一部を構成するケーブル４４に接続されている。本実施形態における背面配線部２２は、直列的にＩ／Ｏモジュール２４を接続するシリアルバスとなっている。図３にはＩ／Ｏモジュール２４による３個のバンク４２の組合せとして考えられるものが図示されている。なお、バンク４２およびＩ／Ｏモジュール２４は、他の個数でも図示したものと同様に実施可能である。また、本明細書中の「右」および「左」は、図３における位置関係を示しており、「左から右」は「左から右に向かう方向」を意味し、「右から左」は「右から左に向かう方向」を意味しているものとする。
As shown in FIG. 3, the bank (contact terminal group) 42 is formed by a plurality of I /
本実施形態では、Ｉ／Ｏモジュール２４は「左から右」、「右から左」のいずれの方向にも背面配線部２２に接続できる。例えば、符号４６で示される第２バンクの構成では、バスマスタ１２からの情報を左側から受け取って右側に伝達する。これに対して、符号４８で示される別構成の第２バンクは、バスマスタ１２からの情報を右側から受け取って左側に伝達する。すなわち、バンク４２のいずれの端部にもケーブルを接続できることから、ユーザはより少ないケーブルでシステムを構成することが可能となる。
In the present embodiment, the I /
上記従来技術のラックシステムでは、ラックにおけるＩ／Ｏモジュールの配置あるいは各Ｉ／Ｏモジュールでセットされたスイッチに基づいて、Ｉ／Ｏモジュール番号（アドレス）が決まる。これに対し、本実施形態では、ラックやハードウェアスイッチを必要とせず、システム１０に実際に接続されたモジュール２４に基づいてシステム１０が自動的にモジュール番号を設定するため、使い易くなっている。なお、本実施形態では、モジュール番号とモジュールアドレスは、互換性をもって使用されている。
In the conventional rack system, the I / O module number (address) is determined based on the arrangement of the I / O module in the rack or the switch set in each I / O module. On the other hand, in the present embodiment, no rack or hardware switch is required, and the
さらに、本実施形態では、背面配線部２２におけるＩ／Ｏモジュール２４の相対的な位置のみに基づかないモジュール識別システムを使用している。モジュール番号の割り当ては、各バンク４２における「左から右」または「右から左」における順序に基づいた所定の番号付けプロトコルによって行われる。図３に示すように、各バンク４２における番号付けは、バンク４２のいずれの受信端部がバスマスタ１２に接続されているか否かに関係なく、「左から右に向かう方向（特定方向）」における順序で行なわれる。従ってオペレータは、「左から右」に番号付けされたモジュール２４で所望方向にバンク４２を配置でき、これによりオペレータはシステム１０に接続された特定のＩ／Ｏモジュール２４のモジュール番号を素早く正確に識別できる。
Further, in the present embodiment, a module identification system that is not based only on the relative position of the I /
図４に示すプログラマブルモジュールアドレス配列５０、すなわちMod＿Num＿Assignmentが、各Ｉ／Ｏモジュール２４のＡＳＩＣ２８（図１）内に設けられ保持されている。モジュールアドレス配列５０には、モジュール番号５２と信号方向インジケータ５４にそれぞれ関連する第１・第２のモジュール番号（アドレス）が含まれる。また、モジュール番号５２と信号方向インジケータ５４とを保持するために別のメモリ構成を用いてもよい。本実施形態では、モジュール番号５２に５個のビットアドレス（ビット０〜４）を使用している。これらのビットは読取りと書込みが可能であり、背面配線部２２からのリセット信号（リセットコマンド）によって０にリセットできる。
The programmable
ビット５〜７はモジュール２４が通信するボーレートを表す。Confg＿In＿Bitビットは、Ｉ／Ｏモジュール２４のSys＿Cnfg端子の状態を表す。このビットは、システム構成時にケーブルとバスの終端の配置を決定するのに使用される。Confg＿Out＿StateビットはＩ／Ｏモジュール２４のSys＿Cnfg端子の出力状態を制御する。En＿Confg＿Out＿SigビットはＩ／Ｏモジュール２４のSys＿Cnfg端子出力の使用可能・不可能を制御する。このビットのリセット値は０である。Left＿In＿BitはＩ／Ｏモジュール２４のLeft＿Mod＿Num端子の状態を表し、Right＿In＿BitはＩ／Ｏモジュール２４のRight＿Mod＿Num端子の状態を表す。これらのビットは、モジュール番号を割り当てる際に、このモジュールバンク４２内でバスがどの方向に流れているかを決定するのに使用される。
Bits 5-7 represent the baud rate with which
Mod＿Num＿Out＿Stateビットは、Left＿Mod＿Num端子またはRight＿Mod＿Num端子の出力状態を制御する。Mod＿Num＿Out＿Stateビット＝０でモジュール番号が割り当てられ、En＿Mod＿Num＿Out＿Sigビットが「１」にセットされると、Right＿to＿Left＿Dirビットに基づいて、Left＿Mod＿Num出力端子またはRight＿Mod＿Num出力端子のいずれかが「０」にセットされる。Right＿to＿Left＿Dirビット＝１の場合には、Left＿Mod＿Num端子が「０」にセットされ、Right＿to＿Left＿Dirビット＝０の場合には、Right＿Mod＿Num端子が「０」にセットされる。 The Mod_Num_Out_State bit controls the output state of the Left_Mod_Num terminal or the Right_Mod_Num terminal. When the module number is assigned with the Mod_Num_Out_State bit = 0 and the En_Mod_Num_Out_Sig bit is set to “1”, either the Left_Mod_Num output terminal or the Right_Mod_Num output terminal is set to “0” based on the Right_to_Left_Dir bit. When the Right_to_Left_Dir bit = 1, the Left_Mod_Num terminal is set to “0”, and when the Right_to_Left_Dir bit = 0, the Right_Mod_Num terminal is set to “0”.
一方、Mod＿Num＿Out＿Stateビット＝１でモジュール番号が割り当てられ、En＿Mod＿Num＿Out＿Sigビットが「１」にセットされた場合には、Right＿to＿Left＿Dirビットに基づいて、Left＿Mod＿Num出力端子またはRight＿Mod＿Num出力端子のいずれかが「１」にセットされる。Right＿to＿Left＿Dirビット＝１の場合には、Left＿Mod＿Num端子が「１」にセットされ、Right＿to＿Left＿Dirビット＝０の場合には、Right＿Mod＿Num端子が「１」にセットされる。 On the other hand, when the module number is assigned with the Mod_Num_Out_State bit = 1 and the En_Mod_Num_Out_Sig bit is set to “1”, either the Left_Mod_Num output terminal or the Right_Mod_Num output terminal is set to “1” based on the Right_to_Left_Dir bit. The When the Right_to_Left_Dir bit = 1, the Left_Mod_Num terminal is set to “1”, and when the Right_to_Left_Dir bit = 0, the Right_Mod_Num terminal is set to “1”.
En＿Mod＿Num＿Out＿Sigビットは、Left＿Mod＿Num出力端子またはRight＿Mod＿Num出力端子の使用可能を制御する。En＿Mod＿Num＿Out＿Sigビット＝０の場合には、Left＿Mod＿Num端子およびRight＿Mod＿Num端子はトライステート状態となる。En＿Mod＿Num＿Out＿Sigビット＝１でありモジュール番号が割り当てられた場合には、Right＿to＿Left＿Dirビットに基づいて、Left＿Mod＿Num端子またはRight＿Mod＿Num端子のいずれかが出力として駆動される。Right＿to＿Left＿Dirビット＝１の場合には、Left＿Mod＿Num端子が出力として駆動される。Right＿to＿Left＿Dirビット＝０の場合には、Right＿Mod＿Num端子が出力として駆動される。使用可能な場合には、出力状態はMod＿Num＿Out＿Stateビットと等しくなる。 The En_Mod_Num_Out_Sig bit controls the availability of the Left_Mod_Num output terminal or the Right_Mod_Num output terminal. When the En_Mod_Num_Out_Sig bit = 0, the Left_Mod_Num terminal and the Right_Mod_Num terminal are in a tri-state state. When the En_Mod_Num_Out_Sig bit = 1 and the module number is assigned, either the Left_Mod_Num terminal or the Right_Mod_Num terminal is driven as an output based on the Right_to_Left_Dir bit. When the Right_to_Left_Dir bit = 1, the Left_Mod_Num terminal is driven as an output. When the Right_to_Left_Dir bit = 0, the Right_Mod_Num terminal is driven as an output. When available, the output state is equal to the Mod_Num_Out_State bit.
Right＿to＿Left＿Dirビットは、Left＿Mod＿Num出力端子とRight＿Mod＿Num出力端子の方向を制御する。この方向はバンク４２内でバスが流れる方向に対応するようにセットされる。本実施形態における所定の方向（特定方向）は、「左から右」である。
The Right_to_Left_Dir bit controls the direction of the Left_Mod_Num output terminal and the Right_Mod_Num output terminal. This direction is set so as to correspond to the direction in which the bus flows in the
図５に、Left＿Mod＿Num端子とRight＿Mod＿Num端子を制御するための論理回路が図示されている。Left＿Mod＿Num端子とRight＿Mod＿Num端子は、モジュール番号が割り当てられEn＿Mod＿Num＿Out＿Sigビットが「１」にセットされるまで、トライステート状態となる。モジュール番号が割り当てられEn＿Mod＿Num＿Out＿Sigビットが「１」にセットされると、Mod＿Num信号はRight＿to＿Leftビットに割り当てられた方向を取る。出力端子は、Mod＿Num＿Out＿State信号の状態に駆動される。 FIG. 5 shows a logic circuit for controlling the Left_Mod_Num terminal and the Right_Mod_Num terminal. The Left_Mod_Num terminal and the Right_Mod_Num terminal are in a tri-state state until the module number is assigned and the En_Mod_Num_Out_Sig bit is set to “1”. When the module number is assigned and the En_Mod_Num_Out_Sig bit is set to “1”, the Mod_Num signal takes the direction assigned to the Right_to_Left bit. The output terminal is driven to the state of the Mod_Num_Out_State signal.
以上、メモリ配列と端子論理について説明したが、モジュール番号の保持とＩ／Ｏモジュール２４を流れる方向を表すビットのセットを実行するのに、他の構成も等しく使用可能である。
While the memory array and terminal logic have been described above, other configurations can equally be used to perform the retention of module numbers and the set of bits representing the direction of flow through the I /
図６には、システム１０を例示するブロック図が示されている。背面配線部２２のバス信号には、バスマスタ１２とＩ／Ｏモジュール２４の間にデータ信号を通過させるためのデータ配線６０、６２が含まれる。配線６２上のN＿Reset信号は、起動時から終了時の間にＩ／Ｏモジュール２４を既知の状態にするのに使用される。Sys＿Confg配線６４には、Sys＿Cnfg信号が通過し、これにより後述するようにバスマスタ１２はバンク４２内のＩ／Ｏモジュール２４を決定するとともにケーブルおよび電源の配置とタイプを決定する。図に示すように、Sys＿Cnfg配線と信号はＩ／Ｏモジュール２４のローカルバンクの外側には接続されていない。
A block diagram illustrating the
配線６６を通過するMod＿Num信号により、バスマスタ１２は、各モジュール２４にモジュール番号を割り当てるのに使用する信号をバスに出すことができる。またMod＿Num信号は、バッファケーブルと電源の配置およびタイプを決定するのに使用される。Mod＿Num信号はＩ／Ｏのすべてのバンク４２のバスを流れる。Mod＿Num信号は、モジュール２４からモジュール２４に直列的に次から次へと接続している。モジュール２４の右側のMod＿Num端子はRight＿Mod＿Num端子であり、モジュール２４の左側のMod＿Num端子はLeft＿Mod＿Num端子である。
The Mod_Num signal passing through the
図３を再び参照すると、Ｉ／Ｏモジュール２４は２つのモジュール番号を持っていると考えることができる。第１の番号（モジュールアドレス）は、Ｉ／Ｏバスの流れにおけるバスマスタ１２に対するモジュール位置（Ｒ♯）である。第２のモジュール番号は、所定方向に従ってＩ／Ｏのいかなるバンク４２においても「左から右に向かう方向（特定方向）」となるモジュール割り当て番号（Ａ♯）である。ユーザは常にＡ＃をみることになる。システム１０は、モジュール配置のためにＲ♯を使用する。モジュールは、モジュール配置に優先してＡ♯によって割り当てられる。この初期化プロセスについては、後でさらに詳しく述べる。
Referring back to FIG. 3, the I /
図７は、モジュール２４の相対的アドレスを割り当てるプロセスを示すフローチャートである。まず、Ｉ／Ｏモジュール２４はバスリセット信号によってリセットされる（ステップ７０）。１番目のモジュール２４のためにカウンタM＿NUM＿CNTが「１」にセットされる（ステップ７１）。図６で示したバスマスタ１２のMod＿Num端子が「ハイ」にセットされる（ステップ７２）。
FIG. 7 is a flowchart illustrating the process of assigning relative addresses for
次に、モジュールアドレス０からの読み取りとモジュール２４の左右のMod＿Num入力信号状態の読取りが行われる（ステップ７３）。いずれかのMod＿Num入力信号のみが「ハイ」であってアドレス要求が「０」の場合には、次に割り当てられるモジュール２４の読み取りが行われる。
Next, reading from the
次に、モジュール２４からの応答の有無を判定する（ステップ７４）。この結果、モジュール２４から応答がない場合は、もはや割り当てられるべきモジュール２４がないのでプロセスは終了する（ステップ７５）。一方、応答があればモジュール２４のMod＿Num左側入力信号の読み取りが行われる（ステップ７６）。この結果、モジュール２４のMod＿Num左側入力信号が「１」である場合（モジュール２４の左側から入力がある場合）には、モジュールアドレス０に書込みが行われ、モジュール番号がカウンタM＿NUM＿CNTにセットされ、モジュール方向は「左から右」にセットされ、次のモジュール２４のために、モジュール２４のMod＿Num信号は「１」にセットされる（ステップ７７）。一方、モジュール２４のMod＿Num左側入力信号が「０」の場合（モジュール２４の右側から入力がある場合）には、モジュールアドレス０に書込みが行なわれ、モジュール番号がM＿NUM＿CNTにセットされ、モジュール方向は「右から左」にセットされ、次のモジュール２４のために、モジュール２４のMod＿Num信号は「１」にセットされる（ステップ７８）。
Next, it is determined whether or not there is a response from the module 24 (step 74). As a result, if there is no response from
次に、M＿NUM＿CNTが「１」かどうかを判定する（ステップ７９）。この結果、「１」の場合（１個目のＩ／Ｏモジュール２４の場合）には、バスマスタ１２のMod＿Num信号が「０」にセットされる（ステップ８０）。一方、「１」でない場合（２個目以降のＩ／Ｏモジュール２４の場合）には、モジュール２４のMod＿Num信号を「０」にセットするためにモジュールアドレス（M＿NUM＿CNT−１）で書込みが行なわれる（ステップ８１）。
Next, it is determined whether M_NUM_CNT is “1” (step 79). As a result, in the case of “1” (in the case of the first I / O module 24), the Mod_Num signal of the
次に、カウンタM＿NUM＿CNTはインクリメントされ（ステップ８２）、プロセスはステップ７３に戻る。一連のＩ／Ｏモジュール２４に相対番号が付与されると、プロセスは終了する（ステップ８０）。一連のモジュール２４に相対番号が付与された後、Ｉ／Ｏモジュール２４には以下に説明するようにモジュールアドレスが付与される。
Next, the counter M_NUM_CNT is incremented (step 82) and the process returns to step 73. If a relative number is assigned to a series of I /
図８は、モジュールアドレスを割り当てるプロセスを示すフローチャートである。まず、カウンタM＿NUM＿CNTが「１」にセットされる（ステップ９０）。 FIG. 8 is a flowchart illustrating the process of assigning module addresses. First, the counter M_NUM_CNT is set to “1” (step 90).
次に、モジュール方向を得るため、モジュールアドレスM＿NUM＿CNTの読取りが行なわれる（ステップ９２）。次に、モジュール２４が存在するか否かを判定する（ステップ９４）。この結果、モジュール２４が存在する場合（モジュール２４からの応答がない場合）には、プロセスは終了する（ステップ９６）。一方、モジュール２４が存在する場合には、モジュール方向ビットが判定される（ステップ９８）。本実施形態において方向ビットは、１個あるいは特定構成の１個以上のビットである。従って、ここで方向ビットのセットには、１個のビット、または「右から左」のビットや「左から右」のビットなど２個のビットのセットが含まれる。
Next, in order to obtain the module direction, the module address M_NUM_CNT is read (step 92). Next, it is determined whether or not the
この結果、モジュール方向が「左から右」である場合には、カウンタM＿MUN＿CNTをインクリメントし（ステップ１００）、ステップ９２に戻り、プロセスは次のモジュール２４に続く。一方、モジュール方向が「右から左」である場合には、バンク４２における右端のモジュール番号であるSTART＿RIGHTにM＿MUN＿CNTをセットし（ステップ１０２）、M＿NUM＿CNT番目のモジュールにおける下流側に何が接続されているかの判定が行なわれる（ステップ１０４）。この判定は、Sys＿Cnfg信号を「ハイ」にセットして、モジュールアドレス（M＿NUM＿CNT＋１）でSys＿Cnfgを判定することにより行う。Sys＿Cnfgが（M＿NUM＿CNT＋１）位置でも「ハイ」であれば、別のモジュール２４が接続されているので、M＿NUM＿CNTをインクリメントし（ステップ１０６）、ステップ１０４に戻る。（M＿NUM＿CNT＋１）位置でSys＿Cnfgが「ロー」であれば、ケーブルが次のバンク４２の先頭に接続されているか、あるいは背面配線部２２の端に到達しているので、次のバンク４２の開始アドレスであるNEXT＿ADRはM＿NUM＿CNT＋１にセットされ、バンク４２の左端のモジュール番号であるEND＿RIGHTはM＿NUM＿CNTにセットされる（ステップ１０８）。
As a result, if the module direction is “left to right”, the counter M_MUN_CNT is incremented (step 100), the process returns to step 92, and the process continues to the
次に、END＿RIGHTがSTART＿RIGHT以下かどうかを判定し（ステップ１１０）、END＿RIGHTがSTART＿RIGHT以下であれば、M＿NUM＿CNTをNEXT＿ADRにセットし（ステップ１１２）、ステップ９２に戻る。一方、END＿RIGHTがSTART＿RIGHTより大きい場合には、ステップ１１４〜１２０の入れ換えルーチンを実行する。換言すれば、バンク４２が「右から左」方向に番号付けされている場合には、Ｉ／Ｏモジュール２４のモジュール番号の順序が逆転される。本実施形態では、モジュール番号を入れ換えるためにアドレス３１がバッファとして使用される。
Next, it is determined whether END_RIGHT is equal to or less than START_RIGHT (step 110). If END_RIGHT is equal to or less than START_RIGHT, M_NUM_CNT is set to NEXT_ADR (step 112), and the process returns to step 92. On the other hand, when END_RIGHT is larger than START_RIGHT, the replacement routine of
本発明は、以上の実施形態に限定されるものではなく、変形例も上記開示内容と特許請求の範囲と添付図面の範囲および趣旨に含まれる。 The present invention is not limited to the above-described embodiments, and modifications are also included in the above disclosure, claims, and scope and spirit of the attached drawings.
１０ プログラマブル制御装置、
１２ バスマスタ（マスタ制御装置）
２２ 背面配線部
２４ Ｉ／Ｏモジュール
４２、４６、４８ バンク
10 programmable controller,
12 Bus master (master controller)
22 Rear wiring section 24 I /
Claims (3)
前記Ｉ／Ｏモジュール（２４）は、一方の端部から反対側の他方の端部に向かう一の方向または前記他方の端部から前記一方の端部に向かう他の方向に情報を伝達可能であり、
前記複数のＩ／Ｏモジュール（２４）のうち隣接して接続された複数のＩ／Ｏモジュール（２４）によってＩ／Ｏ接点端子群（４２）が構成され、
前記Ｉ／Ｏ接点端子群（４２）は複数設けられ、それぞれの前記Ｉ／Ｏ接点端子群（４２）を構成する複数のＩ／Ｏモジュール（２４）の前記情報の伝達方向は前記一の方向あるいは前記他の方向になっており、
前記マスタ制御装置（１０）は、
前記各Ｉ／Ｏモジュール（２４）に対して、当該Ｉ／Ｏモジュール（２４）が前記マスタ制御装置（１０）に対して接続された順番を示す接続順序を設定する第１の手段と、
前記各Ｉ／Ｏモジュール（２４）の前記一方の端部あるいは前記他方の端部における信号入力状態に基づいて、前記各Ｉ／Ｏモジュール（２４）における前記情報の伝達方向を取得する第２の手段と、
前記情報の伝達方向が前記一の方向あるいは前記他の方向のうち予め設定された特定方向と一致していない前記Ｉ／Ｏ接点端子群（４２）では、前記Ｉ／Ｏ接点端子群（４２）を構成する複数のＩ／Ｏモジュール（２４）に対応する前記接続順序を逆になるように入れ替えた上で、前記Ｉ／Ｏ接点端子群（４２）を構成する各Ｉ／Ｏモジュール（２４）のモジュール番号として割り付ける第３の手段と、
前記情報の伝達方向が前記特定方向と一致している前記Ｉ／Ｏ接点端子群（４２）では、前記Ｉ／Ｏ接点端子群（４２）を構成する各Ｉ／Ｏモジュール（２４）に対応する前記接続順序を当該Ｉ／Ｏモジュール（２４）のモジュール番号として割り付ける第４の手段とを備えて構成されていることを特徴とするプログラマブル制御装置システム。 A master controller (12) and a plurality of I / O modules (24) connected in series to the master controller (12) by a signal bus (60, 62, 64, 66);
The I / O module (24) can transmit information in one direction from one end to the other end on the opposite side or in the other direction from the other end to the one end. Yes,
An I / O contact terminal group (42) is constituted by a plurality of I / O modules (24) connected adjacently among the plurality of I / O modules (24),
A plurality of the I / O contact terminal groups (42) are provided, and the information transmission direction of the plurality of I / O modules (24) constituting each of the I / O contact terminal groups (42) is the one direction. Or the other direction,
The master control device (10)
A first means for setting, for each I / O module (24), a connection order indicating an order in which the I / O module (24) is connected to the master control device (10);
A second direction for acquiring a transmission direction of the information in each I / O module (24) based on a signal input state at the one end or the other end of each I / O module (24); Means,
In the I / O contact terminal group (42) in which the transmission direction of the information does not coincide with the specific direction set in advance in the one direction or the other direction, the I / O contact terminal group (42) The I / O modules (24) constituting the I / O contact terminal group (42) after the connection order corresponding to the plurality of I / O modules (24) constituting the I / O contact terminals (42) is reversed. A third means for assigning as the module number of
The I / O contact terminal group (42) in which the information transmission direction coincides with the specific direction corresponds to each I / O module (24) constituting the I / O contact terminal group (42). A programmable controller system comprising: fourth means for assigning the connection order as a module number of the I / O module (24).
前記第１の手段は、前記Ｉ／Ｏモジュール（２４）の前記接続順序を該Ｉ／Ｏモジュール（２４）に設けられた前記メモリ手段（５０）に書き込み、
前記第２の手段は、前記Ｉ／Ｏモジュール（２４）の前記情報の伝達方向を該Ｉ／Ｏモジュール（２４）に設けられた前記メモリ手段（５０）に書き込み、
前記第３の手段は、前記Ｉ／Ｏ接点端子群（４２）を構成する各Ｉ／Ｏモジュール（２４）の前記メモリ手段（５０）に書き込まれた前記接続順序を逆になるように入れ替えた上で、前記メモリ手段（５０）に再度書き込み、
前記第４の手段は、前記メモリ手段（５０）に書き込まれた前記接続順序を該メモリ手段（５０）が設けられた前記Ｉ／Ｏモジュール（２４）の前記モジュール番号として設定することを特徴とする請求項１に記載のプログラマブル制御装置システム。 The I / O module (24) is provided with memory means (50),
The first means writes the connection order of the I / O module (24) to the memory means (50) provided in the I / O module (24),
The second means writes the information transmission direction of the I / O module (24) into the memory means (50) provided in the I / O module (24),
The third means switches the connection order written in the memory means (50) of each I / O module (24) constituting the I / O contact terminal group (42) so as to be reversed. Above, write again into the memory means (50),
The fourth means sets the connection order written in the memory means (50) as the module number of the I / O module (24) provided with the memory means (50). The programmable controller system according to claim 1.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/192,962 US6484215B1 (en) | 1998-11-16 | 1998-11-16 | System having I/O module number assignment utilizing module number signal line having pair of inputs adapted for receiving module number signal and propagation of module number signal down stream |
| US09/192962 | 1998-11-16 | ||
| US09/193,927 US6349235B1 (en) | 1998-11-17 | 1998-11-17 | Programmable logic controller system and method for module number assignment |
| US09/193927 | 1998-11-17 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11318649A Division JP2000187507A (en) | 1998-11-16 | 1999-11-09 | Programmable logic controller system and module number allocating method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008171453A true JP2008171453A (en) | 2008-07-24 |
| JP4710925B2 JP4710925B2 (en) | 2011-06-29 |
Family
ID=26888539
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11318649A Pending JP2000187507A (en) | 1998-11-16 | 1999-11-09 | Programmable logic controller system and module number allocating method |
| JP2008087570A Expired - Lifetime JP4710925B2 (en) | 1998-11-16 | 2008-03-28 | Programmable controller system |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11318649A Pending JP2000187507A (en) | 1998-11-16 | 1999-11-09 | Programmable logic controller system and module number allocating method |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP2000187507A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100557311B1 (en) | 2004-07-05 | 2006-03-03 | 엘에스산전 주식회사 | Plc system with alternative i/o allocation type and method for operation thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61226864A (en) * | 1985-03-30 | 1986-10-08 | Fanuc Ltd | Address determining system for input and output module |
| JPS62169206A (en) * | 1986-01-22 | 1987-07-25 | Toshiba Corp | Programmable controller device |
-
1999
- 1999-11-09 JP JP11318649A patent/JP2000187507A/en active Pending
-
2008
- 2008-03-28 JP JP2008087570A patent/JP4710925B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61226864A (en) * | 1985-03-30 | 1986-10-08 | Fanuc Ltd | Address determining system for input and output module |
| JPS62169206A (en) * | 1986-01-22 | 1987-07-25 | Toshiba Corp | Programmable controller device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000187507A (en) | 2000-07-04 |
| JP4710925B2 (en) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100224965B1 (en) | The diagnostic/control system using the multi-level i2c bus | |
| US7272665B2 (en) | Modular computer system and I/O module | |
| US8266360B2 (en) | I2C-bus interface with parallel operational mode | |
| US6349235B1 (en) | Programmable logic controller system and method for module number assignment | |
| JPH06187283A (en) | Card | |
| US11023402B2 (en) | Switch pruning in a switch fabric bus chassis | |
| US6484215B1 (en) | System having I/O module number assignment utilizing module number signal line having pair of inputs adapted for receiving module number signal and propagation of module number signal down stream | |
| JP2005182485A (en) | Serial transmission controller, computer system, and serial transmission control method | |
| JP4710925B2 (en) | Programmable controller system | |
| CN113626350A (en) | System component and use of a system component | |
| JPH1069453A (en) | Programmable controller provided with extension unit | |
| JPH07250069A (en) | Controller provided with bi-directional serial communication function and adaptor for serial port | |
| JPH0939212A (en) | Controller for printing machine | |
| KR100720145B1 (en) | Master module, function module, electronic device comprising the same and identification data setting method thereof | |
| JP6538510B2 (en) | Programmable controller | |
| KR101111466B1 (en) | Communication steering for use in a multi-master shared resource system | |
| JPH01135150A (en) | Node address setting system for network | |
| JP2007148622A (en) | Interface setting method | |
| US7308023B1 (en) | Dual function clock signal suitable for host control of synchronous and asynchronous target devices | |
| CN100525259C (en) | Method and apparatus to combine heterogeneous hardware interfaces for next generation packet voice module devices | |
| JP3725530B2 (en) | Programmable controller | |
| JP3200829B2 (en) | Control device | |
| JP4480465B2 (en) | PIO access method | |
| KR100224966B1 (en) | The diagnostic/control system for the multi-level i2c bus allowing the access from the plural master devices | |
| JP2676825B2 (en) | Programmable controller bus expansion method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110307 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4710925 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |