JP2008159468A - 調光装置 - Google Patents

調光装置 Download PDF

Info

Publication number
JP2008159468A
JP2008159468A JP2006348537A JP2006348537A JP2008159468A JP 2008159468 A JP2008159468 A JP 2008159468A JP 2006348537 A JP2006348537 A JP 2006348537A JP 2006348537 A JP2006348537 A JP 2006348537A JP 2008159468 A JP2008159468 A JP 2008159468A
Authority
JP
Japan
Prior art keywords
power supply
dimming
voltage
target value
phase control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006348537A
Other languages
English (en)
Other versions
JP5069461B2 (ja
Inventor
Tetsuya Tanigawa
哲也 谷川
Shinji Matsuda
真二 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2006348537A priority Critical patent/JP5069461B2/ja
Publication of JP2008159468A publication Critical patent/JP2008159468A/ja
Application granted granted Critical
Publication of JP5069461B2 publication Critical patent/JP5069461B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

【課題】 電源歪みによって生じた実効電圧の過不足分による照明出力の変動を簡易な構成で抑制可能な調光装置を提供する。
【解決手段】 位相制御信号Ybに応じてオン・オフすることで交流電源ACから照明負荷Laへの電力供給を導通・遮断するFETQ1,Q2と、交流電源を整流する整流部1cと、電源電圧のゼロクロスタイミングを検出するゼロクロス検出部1dと、調光率を指示する調光信号Yeを出力する設定部1eと、ゼロクロス検出部が検出したゼロクロスタイミングでFETQ1,Q2をオンし、さらにゼロクロスタイミングから所定の間隔毎に整流部出力の瞬時電圧を計測し、当該計測値から得られる実効電圧情報と調光信号Yeに基づいて設定された目標値とを比較して、実効電圧情報が目標値に達したときにFETQ1,Q2をオフする位相制御信号Ybを出力する制御部1aとを備える。
【選択図】図1

Description

本発明は、交流電源と照明負荷との間に介在して位相制御により照明負荷を調光する調光装置に関するものである。
従来、交流電源と照明負荷との間に介在して位相制御により照明負荷を調光する調光装置において、例えば交流電源の電圧波形が部分的に欠落する等の電圧波形の歪(以降、電源歪みと称す)によって照明負荷に供給される実効電圧に過不足が生じると、照明出力が変動し、調光の精度が悪化していた。
そこで、電源歪みを計測し、電源歪みによる実効電圧の過不足を補うように位相制御を補正する技術があり、例えば、位相制御信号に応じてトライアックをオンすることで、交流電源から照明負荷への供給電力を位相制御する構成が開示されている(例えば、特許文献1参照)。
また、同じ電源ラインに位相制御方式の調光装置が2系統以上接続された場合、各系統の調光装置が、電源歪みの原因となる他の系統の制御状態を知ることで、予測される歪み量を計算して、実効電圧の過不足を補うように位相制御を補正する技術もある(例えば、特許文献2参照)。
特開2006−127792号公報 特開2006−127791号公報
しかしながら、上記特許文献1では、トライアックのオンタイミングを位相制御信号で任意に設定できるが、トライアックは一度オンするとアノード−カソード間が逆バイアスになるまでオン状態を維持するので、オフタイミングを任意に設定することはできない。したがって、図7に示すように、電源電圧の半周期T11,T12,T13,......が繰り返される場合(なお、図7では電源電圧の全波整流波形を示す)、半周期T13で電源歪みH13が発生すると、当該半周期T13でトライアックがオンしている期間である位相制御範囲W13の補正はできず、半周期T13の電源歪みによって生じた実効電圧の過不足分は次の半周期T14で補正される。半周期T14での位相制御範囲W14は、トライアックのオンタイミングを早くすることで正常な波形である他の半周期の位相制御範囲と比べてα14だけ長くなり、前の半周期T13の電源歪みによって生じた実効電圧の不足分を補正している。すなわち、トライアックを用いた位相制御では、電源歪みによって生じた実効電圧の過不足分を、当該過不足分が生じた半周期では補正できず、次の半周期以降で補正されるため、照明が暗くなったり、ちらつきが発生するという問題があった。
また、上記特許文献2では、同じ電源ラインに接続された他の系統の調光装置との連動が必要となり、システムが複雑化する。さらには、空調装置、昇降装置等の他の設備が原因で電源歪みが発生する場合は対応できない。
本発明は、上記事由に鑑みてなされたものであり、その目的は、電源歪みによって生じた実効電圧の過不足分による照明出力の変動を簡易な構成で抑制可能な調光装置を提供することにある。
請求項1の発明は、交流電源と照明負荷との間に介在して位相制御により照明負荷を調光する調光装置において、入力される位相制御信号に応じてオン・オフすることで交流電源から照明負荷への電力供給を導通・遮断する電界効果型トランジスタと、交流電源を整流する整流部と、交流電源の電圧のゼロクロスタイミングを検出するゼロクロス検出部と、調光率を指示する調光信号を出力する設定部と、ゼロクロス検出部が検出したゼロクロスタイミングで電界効果型トランジスタをオンし、さらにゼロクロスタイミングから所定の間隔毎に整流部の出力の瞬時電圧を計測し、当該計測値から得られる実効電圧情報と設定部からの調光信号に基づいて設定された目標値とを比較して、実効電圧情報が目標値に達したときに電界効果型トランジスタをオフする位相制御信号を電界効果型トランジスタへ出力する制御部とを備えることを特徴とする。
この発明によれば、電源電圧のゼロクロスタイミングからオンして、任意の位相でオフさせることが可能となるので、電源歪みによって生じた実効電圧の過不足分を、当該過不足分が生じた半周期で補正でき、照明が暗くなったり、ちらつきが発生することがなく、照明出力の変動を抑制できる。また、他の系統の調光装置との連動は必要なく、簡易な構成で上記効果を得ることができる。さらには、空調装置、昇降装置等の他の設備が原因で電源歪みが発生する場合にも対応できる。
請求項2の発明は、請求項1において、前記制御部は、前記所定の間隔毎に計測した瞬時電圧の2乗総和からなる実効電圧情報と、設定部からの調光信号に基づいて設定された2乗総和の目標値とを比較することを特徴とする。
この発明によれば、瞬時電圧の2乗総和を導出することで実効電圧情報を得ることができる。
請求項3の発明は、請求項2において、前記2乗総和の目標値は、前記所定の間隔毎に計測した瞬時電圧に基づいて算出された交流電源の電圧波形の半周期分に相当する瞬時電圧の2乗総和と、調光信号で指示される調光率とに基づいて設定されることを特徴とする。
この発明によれば、瞬時電圧の実測値に基づいて目標値を設定でき、実際の環境に応じた目標値を得ることができる。
以上説明したように、本発明では、電源歪みによって生じた実効電圧の過不足分による照明出力の変動を簡易な構成で抑制することができるという効果がある。
以下、本発明の実施の形態を図面に基づいて説明する。
(実施形態1)
図1に示す本実施形態の調光装置1は、商用電源で構成される交流電源ACと、白熱球,蛍光灯,LED等の照明負荷Laとの間に介在して位相制御により照明負荷Laを調光し、その各部の波形は図2,図4に示される。
調光装置1は、一対の電界効果型トランジスタQ1,Q2(以降、FETQ1,Q2と称す)の各ソース端子を接続した電界効果型トランジスタユニット1a(以降、FETユニット1aと称す)と、FETQ1,Q2をオン・オフ駆動する位相制御信号Ybを出力するマイコンからなる制御部1bと、交流電源ACからの入力Ya(図2(a))をマイコンに入力可能な電圧にまで分圧して全波整流する整流部1cと、全波整流出力Yc(図2(b))から交流電源ACの電圧(以降、電源電圧と称す)のゼロクロスタイミングを検出してゼロクロス検出信号Yd(図2(c))を出力するゼロクロス検出部1dと、照明負荷Laの調光率を設定し、当該調光率を指示する調光信号Yeを制御部1bへ出力する設定部1eとで構成される。
FETユニット1aは、FETQ1,Q2の各ドレイン端子を交流電源AC側、照明負荷La側に各々接続し、交流電源ACと照明負荷Laとの間に接続される。そして、FETQ1,Q2の各ゲート端子に印加される位相制御信号YbがHレベルのときに、FETQ1,Q2はオンして、交流電源ACから照明負荷Laへの電力供給が導通状態となり、位相制御信号YbがLレベルのときに、FETQ1,Q2はオフして、交流電源ACから照明負荷Laへの電力供給が遮断状態となる。
制御部1bは、FETQ1,Q2に出力する位相制御信号Ybを生成する。図3は、制御部1bがFETQ1,Q2をオン・オフ駆動することによる位相制御を示すフローチャートであり、まず、図4(a)に示すようにゼロクロス検出部1dが検出したゼロクロス検出信号Ydが立ち上がると(ステップS1)、位相制御信号Ybは図4(b)に示すようにHレベルになり、FETQ1,Q2をオンさせる(ステップS2)。制御部1bは、位相制御信号YbがHレベルになると、図4(c)に示すように全波整流出力Ycの瞬時電圧値V1,V2,V3,......を1μsecのサンプリング周期Tsで計測し、計測したアナログの瞬時電圧値をA/D変換する(ステップS3)。そして、電源電圧の実効電圧情報を得るために、デジタル信号に変換された全波整流出力Ycの瞬時電圧値を2乗して足し合わせ、瞬時電圧値の2乗総和(V1+V2+V3+......)を演算する(ステップS4)。
また制御部1bは、図5に示すように、調光率(0〜100%)の1%毎に対応して、全波整流出力Ycの瞬時電圧の2乗総和の目標値A0,A1,A2,A3,......の関係テーブルを、内部に備えたメモリMに予め記憶させている。この2乗総和の目標値A0,A1,A2,A3,......は、交流電源ACの電圧波形(以降、電源波形と称す)が全く歪みの無い理想的な場合の瞬時電圧値に基づいて算出した理論値であり、全く歪みの無い理想的な電圧波形の瞬時電圧値を上記のようにサンプリングしてA/D変換した値の2乗を、各調光率に応じて半周期の始端から足し合わせた値である。
そして制御部1bは、設定部1eからの調光信号Yeで指示される調光率に応じて、瞬時電圧の2乗総和の目標値をメモリMから読み出し、上記ステップS4で算出した瞬時電圧の2乗総和の演算値と、瞬時電圧の2乗総和の目標値とを比較し、演算値が目標値を超えたか否かを判定する(ステップS5)。演算値が目標値を超えていなければ、ステップS3〜S5の処理を1μsec周期で繰り返し行う。演算値が目標値を超えている場合は、位相制御信号YbをLレベルにして、FETQ1,Q2をオフさせることで、調光信号Yeで指示される調光率で照明負荷Laを調光点灯させることができる。(ステップS6)。
このように、制御部1bは、電源電圧のゼロクロスタイミングから、瞬時電圧の2乗総和の演算値が調光率に応じた目標値を超えるまでを、電源電圧の半周期毎の位相制御範囲WとしてFETQ1,Q2のオン状態を維持している(図4(b)参照)。
したがって、図6に示すように、電源電圧の半周期T1,T2,T3,......が繰り返される場合(なお、図6では電源電圧の全波整流波形を示す)、半周期T3で電源歪みH3が発生すると、当該半周期T3で位相制御範囲W3が補正され、半周期T3の電源歪みH3によって生じた実効電圧の過不足分はこの半周期T3で補正される。而して、半周期T3での位相制御範囲W3は、正常な波形である他の半周期の位相制御範囲と比べてα3だけ長くなり、電源歪みH3によって生じた実効電圧の不足分を補正している。すなわち、FETQ1,Q2のような自己消弧型スイッチ素子を用いた位相制御では、電源電圧のゼロクロスタイミングからオンして、任意の位相でオフさせることが可能となるので、電源歪みによって生じた実効電圧の過不足分を、当該過不足分が生じた半周期で補正でき、照明が暗くなったり、ちらつきが発生することがなく、照明出力の変動を抑制している。
また、他の系統の調光装置との連動は必要なく、簡易な構成で上記効果を得ることができる。さらには、空調装置、昇降装置等の他の設備が原因で電源歪みが発生する場合にも対応できる。
なお、制御部1bでのサンプリング周期Tsは、上記のように1μsecに限定されるものではなく、電源歪みをさらに高精度に認識する場合にはサンプリング周期Tsを短くすればよく、さらにはサンプリング周期Tsは一定周期でなくてもよい。
(実施形態2)
実施形態1では、調光率(0〜100%)の1%毎に対応した目標値A0,A1,A2,A3,......として、全く歪みの無い理想的な電源波形に基づいて算出した理論値を、制御部1bのメモリMに予め記憶させている(図5参照)。
しかし、本実施形態の制御部1bは、電源投入後、最初に全波整流出力Ycの瞬時電圧値をサンプリングしたときに、電源電圧の半周期分の瞬時電圧値の2乗総和を演算して取り込み、調光率100%時の目標値としてメモリMに記憶して、以後、設定部1eからの調光信号Yeで指示される調光率に応じて、例えば調光率が50%の場合は、[調光率100%時の目標値×0.5]を目標値に設定し、調光率が30%の場合は、[調光率100%時の目標値×0.3]を目標値に設定する。したがって、瞬時電圧の実測値に基づいて目標値を設定でき、実際の環境に応じた目標値を得ることができる。また、メモリMに記憶する調光率100%時の目標値は、複数周期に亘って取り込んだ瞬時電圧値の2乗総和から半周期の平均値を算出した値を用いてもよい。
なお、他の構成は実施形態1と同様であり、説明は省略する。
実施形態の調光装置のブロック構成を示す図である。 (a)〜(c)同上の各部の波形を示す図である。 同上の位相制御のフローチャートを示す図である。 (a)〜(c)同上の各部の波形を示す図である。 メモリに記憶している実施形態1のテーブルを示す図である。 同上の位相制御の動作波形を示す図である。 従来の位相制御の動作波形を示す図である。
符号の説明
1 調光装置
1a 電界効果型トランジスタユニット
1b 制御部
1c 整流部
1d ゼロクロス検出部
1e 設定部
Q1,Q2 電界効果型トランジスタ
M メモリ
AC 交流電源
La 照明負荷

Claims (3)

  1. 交流電源と照明負荷との間に介在して位相制御により照明負荷を調光する調光装置において、
    入力される位相制御信号に応じてオン・オフすることで交流電源から照明負荷への電力供給を導通・遮断する電界効果型トランジスタと、
    交流電源を整流する整流部と、
    交流電源の電圧のゼロクロスタイミングを検出するゼロクロス検出部と、
    調光率を指示する調光信号を出力する設定部と、
    ゼロクロス検出部が検出したゼロクロスタイミングで電界効果型トランジスタをオンし、さらにゼロクロスタイミングから所定の間隔毎に整流部の出力の瞬時電圧を計測し、当該計測値から得られる実効電圧情報と設定部からの調光信号に基づいて設定された目標値とを比較して、実効電圧情報が目標値に達したときに電界効果型トランジスタをオフする位相制御信号を電界効果型トランジスタへ出力する制御部と、
    を備えることを特徴とする調光装置。
  2. 前記制御部は、前記所定の間隔毎に計測した瞬時電圧の2乗総和からなる実効電圧情報と、設定部からの調光信号に基づいて設定された2乗総和の目標値とを比較することを特徴とする請求項1記載の調光装置。
  3. 前記2乗総和の目標値は、前記所定の間隔毎に計測した瞬時電圧に基づいて算出された交流電源の電圧波形の半周期分に相当する瞬時電圧の2乗総和と、調光信号で指示される調光率とに基づいて設定されることを特徴とする請求項2記載の調光装置。
JP2006348537A 2006-12-25 2006-12-25 調光装置 Expired - Fee Related JP5069461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006348537A JP5069461B2 (ja) 2006-12-25 2006-12-25 調光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006348537A JP5069461B2 (ja) 2006-12-25 2006-12-25 調光装置

Publications (2)

Publication Number Publication Date
JP2008159468A true JP2008159468A (ja) 2008-07-10
JP5069461B2 JP5069461B2 (ja) 2012-11-07

Family

ID=39660136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006348537A Expired - Fee Related JP5069461B2 (ja) 2006-12-25 2006-12-25 調光装置

Country Status (1)

Country Link
JP (1) JP5069461B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311729A (ja) * 1996-05-24 1997-12-02 Matsushita Electric Works Ltd 電力制御装置
JP2000106285A (ja) * 1998-09-30 2000-04-11 Matsushita Electric Works Ltd Mosfet逆位相制御調光器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311729A (ja) * 1996-05-24 1997-12-02 Matsushita Electric Works Ltd 電力制御装置
JP2000106285A (ja) * 1998-09-30 2000-04-11 Matsushita Electric Works Ltd Mosfet逆位相制御調光器

Also Published As

Publication number Publication date
JP5069461B2 (ja) 2012-11-07

Similar Documents

Publication Publication Date Title
US10506675B2 (en) Power supply system, lighting device, and illumination system
KR101020597B1 (ko) Led 조명 구동 장치
EP3128815B1 (en) Light-dimming device
US10531531B2 (en) Digital dimming solution for LED applications including a phase-cut dimmer
US10432021B2 (en) Emergency inverter and emergency lighting system
US9313839B2 (en) Light-emitting diode lighting device having multiple driving stages and line/load regulation control
EP3128814B1 (en) Light-dimming device
US10536082B2 (en) Power supply device, semiconductor integrated circuit, and method for suppressing ripple component
US8988904B2 (en) Power supply with integrator for controlling current
US10375775B1 (en) Circuit and method for linear constant current control and LED device
WO2016029675A1 (en) Power supply device and driving method for led lighting device
JP6278314B2 (ja) 点灯装置およびそれを用いた照明器具
JP2009238525A (ja) 調光装置
JP5586732B1 (ja) Led照明装置
KR100703224B1 (ko) Lcd 백라이트 인버터용 전압 피드백 회로
KR101415345B1 (ko) 전원전압 변화 시의 광량 보상 기능을 갖는 엘이디 조명 구동회로
JP5069461B2 (ja) 調光装置
US20140159604A1 (en) Power Supply Circuit and Luminaire
JP4687393B2 (ja) 調光器
US10470261B2 (en) Method of generating stable direct current signal, silicon controlled switch dimming method and device
JP2009272255A (ja) 放電灯点灯装置、照明装置
JP6389911B1 (ja) 調光装置
CN108029183B (zh) 调光装置
JP7345225B1 (ja) 調光装置、および照明コントロールシステム
EP4072245A1 (en) Adaptive in-service mitigation of light flicker

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090819

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120817

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees