JP2008153477A - Wiring board, and semiconductor device with same - Google Patents

Wiring board, and semiconductor device with same Download PDF

Info

Publication number
JP2008153477A
JP2008153477A JP2006340620A JP2006340620A JP2008153477A JP 2008153477 A JP2008153477 A JP 2008153477A JP 2006340620 A JP2006340620 A JP 2006340620A JP 2006340620 A JP2006340620 A JP 2006340620A JP 2008153477 A JP2008153477 A JP 2008153477A
Authority
JP
Japan
Prior art keywords
wiring
strip
semiconductor chip
shaped
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006340620A
Other languages
Japanese (ja)
Inventor
Keiko Shimohikari
敬子 下光
Noriyuki Kaino
憲幸 戒能
Masatoshi Yago
政敏 家合
Katsumi Otani
克実 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006340620A priority Critical patent/JP2008153477A/en
Publication of JP2008153477A publication Critical patent/JP2008153477A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board capable of sufficiently securing a wiring area by reducing an increase in size of a beltlike wiring formation area along the width of a beltlike wiring. <P>SOLUTION: Beltlike wirings 12 and 13 supplying a source voltage or ground voltage to a semiconductor chip 102 through wires 111 and 112 are formed double inside and outside surrounding a chip mounting area 110. The inside beltlike wiring 12 is cut partially along the width to form a plurality of cut portions 14, a wiring pattern 15 supplying a source voltage or ground voltage different from the beltlike wirings 12 and 13 to the semiconductor chip 102 through a wire 17 is formed at each cut portion 14, and the beltlike wirings 12 and 13 and wiring pattern 15 are connected to a ball electrode on the reverse side respectively. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体チップを搭載し、ワイヤーボンディングして半導体装置を形成する配線基板およびそれを備えた半導体装置に関する。   The present invention relates to a wiring board on which a semiconductor chip is mounted and wire-bonded to form a semiconductor device, and a semiconductor device including the wiring substrate.

従来の配線基板およびそれを備えた半導体装置について図１８、図１９を参照しながら説明する。
図１８は従来の配線基板を示す図であり、図１８（ａ）は配線基板の平面図を示し、図１８（ｂ）は図１８（ａ）の配線基板におけるＵ部拡大図を示している。また、図１９（ａ）は従来の配線基板を用いた半導体装置の平面図を示している。 A conventional wiring board and a semiconductor device including the same will be described with reference to FIGS.
FIG. 18 is a view showing a conventional wiring board, FIG. 18 (a) is a plan view of the wiring board, and FIG. 18 (b) is an enlarged view of the U portion in the wiring board of FIG. 18 (a). . FIG. 19A is a plan view of a semiconductor device using a conventional wiring board.

図１８、図１９に示すように、配線基板１０１は半導体チップ１０２を搭載して、半導体チップ１０２に形成されたパッド１０３を配線基板１０１のボール電極１０４に引き出している。配線基板１０１は、絶縁性樹脂で形成された絶縁材１０５に、絶縁層と配線層とを順次積み重ねた多層構造を有している。   As shown in FIGS. 18 and 19, the wiring board 101 has a semiconductor chip 102 mounted thereon, and pads 103 formed on the semiconductor chip 102 are drawn out to the ball electrodes 104 of the wiring board 101. The wiring substrate 101 has a multilayer structure in which an insulating layer 105 and a wiring layer are sequentially stacked on an insulating material 105 formed of an insulating resin.

配線基板１０１の上面（表面）には、ワイヤー１０６を介して半導体チップ１０２と接続されてボール電極１０４に引き出す金属配線パターン１０７と、半導体チップ１０２に電源電圧やＧＮＤ電圧（接地電圧）等を供給する複数の帯状配線１０８ａ，１０８ｂが形成されている。金属配線パターン１０７にはワイヤーボンドパッド１１３が接続されている。   On the upper surface (front surface) of the wiring substrate 101, a metal wiring pattern 107 connected to the semiconductor chip 102 through the wire 106 and drawn to the ball electrode 104, and a power supply voltage, a GND voltage (ground voltage), etc. are supplied to the semiconductor chip 102. A plurality of strip-like wirings 108a and 108b are formed. A wire bond pad 113 is connected to the metal wiring pattern 107.

帯状配線１０８ａ，１０８ｂは、配線基板１０１の上面に形成されたチップ搭載領域１１０の周囲を取り囲むようにして内外二重に配置されており、電源やＧＮＤ等の異なる電位毎に対応するように形成されている。各帯状配線１０８ａ，１０８ｂからそれぞれワイヤー１１１，１１２を介して、電源電圧やＧＮＤ電圧を半導体チップ１０２に供給している。   The belt-like wirings 108a and 108b are arranged in an inner and outer double so as to surround the periphery of the chip mounting area 110 formed on the upper surface of the wiring substrate 101, and are formed so as to correspond to different potentials such as a power source and a GND. Has been. A power supply voltage and a GND voltage are supplied to the semiconductor chip 102 from the strip wirings 108a and 108b through the wires 111 and 112, respectively.

半導体装置１１５は、前記配線基板１０１と、配線基板１０１の底面に配置されたボール電極１０４と、配線基板１０１の上面のチップ搭載領域１１０に接着して搭載された半導体チップ１０２と、金属配線パターン１０７と半導体チップ１０２とを電気的に接続したワイヤー１０６と、帯状配線１０８ａ，１０８ｂと半導体チップ１０２とを電気的に接続したワイヤー１１１，１１２と、半導体チップ１０２を含んだ配線基板１０１の上面を封止した絶縁性の封止樹脂１１６とにより構成されている。   The semiconductor device 115 includes the wiring substrate 101, the ball electrode 104 disposed on the bottom surface of the wiring substrate 101, the semiconductor chip 102 mounted by bonding to the chip mounting region 110 on the top surface of the wiring substrate 101, and a metal wiring pattern. 107, the wire 106 electrically connecting the semiconductor chip 102, the wires 111, 112 electrically connecting the band-like wirings 108a, 108b and the semiconductor chip 102, and the upper surface of the wiring substrate 101 including the semiconductor chip 102. The insulating sealing resin 116 is sealed.

配線基板１０１と半導体チップ１０２とはそれぞれ直方体形状であり、四辺の側面は上面および底面に対して垂直方向に配置されている。配線基板１０１の底面には、金属配線パターン１０７と基板内部で電気的に接続した外部パッド電極１１７が形成され、その外部パッド電極１１７上にボール電極１０４が形成されている。ボール電極１０４は半田ボール等であって、実装基板への二次実装の際に高い接続信頼性を確保するために付設されるものであり、配線基板１０１の底面にマトリックス状に配置されている。尚、各帯状配線１０８ａ，１０８ｂはそれぞれビア１１４を介して外部パッド電極１１７に接続されている。   The wiring substrate 101 and the semiconductor chip 102 are each a rectangular parallelepiped shape, and the side surfaces of the four sides are arranged in a direction perpendicular to the top surface and the bottom surface. On the bottom surface of the wiring substrate 101, an external pad electrode 117 electrically connected to the metal wiring pattern 107 inside the substrate is formed, and the ball electrode 104 is formed on the external pad electrode 117. The ball electrode 104 is a solder ball or the like, and is attached to ensure high connection reliability in the secondary mounting on the mounting substrate, and is arranged in a matrix on the bottom surface of the wiring substrate 101. . Each of the strip-like wirings 108a and 108b is connected to the external pad electrode 117 through the via 114.

次に、半導体装置１１５の製造方法を簡単に説明する。
複数の配線基板１０１に区分けされて複数個の半導体チップ１０２を搭載可能な基板を用い、その基板の区分された個々の配線基板１０１のチップ搭載領域１１０に、半導体チップ１０２をダイボンド材１１８によって接着固定して搭載する。搭載された半導体チップ１０２のパッド１０３（端子）と金属配線パターン１０７のワイヤーボンドパッド１１３とをワイヤー１０６によって電気的に接続するとともに、前記パッド１０３と内側の帯状配線１０８ａとをワイヤー１１１によって電気的に接続し、さらに、前記パッド１０３と外側の帯状配線１０８ｂとをワイヤー１１２によって電気的に接続する。 Next, a method for manufacturing the semiconductor device 115 will be briefly described.
A substrate that is divided into a plurality of wiring boards 101 and on which a plurality of semiconductor chips 102 can be mounted is used, and the semiconductor chip 102 is bonded to a chip mounting region 110 of each divided wiring board 101 by a die bond material 118. Fixed and mounted. The pads 103 (terminals) of the mounted semiconductor chip 102 and the wire bond pads 113 of the metal wiring pattern 107 are electrically connected by wires 106, and the pads 103 and the inner band-like wiring 108 a are electrically connected by wires 111. Further, the pad 103 and the outer band-like wiring 108 b are electrically connected by a wire 112.

その後、半導体チップ１０２を含んだ配線基板１０１の上面を封止樹脂１１６により封止する。次に、回転ブレードで前記基板を配線基板１０１の区分けに従って一括切断することにより、半導体装置１１５の個片に分離し、その後の工程において、ボール電極１０４を形成する。尚、前記基板を一括切断するのに先立って、ボール電極１０４を形成する方法もある。   Thereafter, the upper surface of the wiring substrate 101 including the semiconductor chip 102 is sealed with a sealing resin 116. Next, the substrate is cut together according to the division of the wiring substrate 101 with a rotating blade to separate the substrate into individual pieces of the semiconductor device 115, and the ball electrode 104 is formed in a subsequent process. Note that there is a method of forming the ball electrode 104 prior to batch cutting the substrate.

このようなＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの配線基板１０１は、多ピン化に対応できる構造ではあるが、多ピン化が進むにつれて電源の種類も増加し、配線の配置スペースの確保が困難になってきている。   Such a BGA (Ball Grid Array) type wiring board 101 has a structure that can cope with the increase in the number of pins, but as the number of pins increases, the type of power supply increases, and it becomes difficult to secure a wiring arrangement space. It is coming.

尚、下記特許文献１には、配線基板の上面に、電源電圧やＧＮＤ電圧（接地電圧）等を半導体チップへ供給する電源電位供給用パターンと接地電位供給用パターンとが形成されており、これら供給用パターンはチップ搭載領域の周囲を取り囲むようにして内外二重に配置されている構成が開示されている。   In Patent Document 1 below, a power supply potential supply pattern and a ground potential supply pattern for supplying a power supply voltage, a GND voltage (ground voltage), etc. to the semiconductor chip are formed on the upper surface of the wiring board. A configuration is disclosed in which the supply patterns are arranged in an inner and outer double so as to surround the periphery of the chip mounting area.

同様に、下記特許文献２には、配線基板の上面に、電源電圧やＧＮＤ電圧（接地電圧）等を半導体チップへ供給するパワーリングとグランドリングとが形成されており、これらリングはチップ搭載領域の周囲を取り囲むようにして内外多重に配置されている構成が開示されている。
特開２００５−２７７１４４ 米国特許第６,４８９,６８２号明細書 Similarly, in Patent Document 2 below, a power ring and a ground ring for supplying a power supply voltage, a GND voltage (ground voltage), and the like to a semiconductor chip are formed on the upper surface of the wiring board. A configuration is disclosed that is arranged in an inner and outer multiple so as to surround the periphery of the.
JP-A-2005-277144 US Pat. No. 6,489,682

従来のＢＧＡタイプの半導体装置では、以下のような課題がある。半導体装置を搭載するための配線基板１０１では、近年、半導体チップ１０２のピン数が大幅に増大しているため、配線数も増大している。さらに電源端子やＧＮＤ端子もその種類が増加しているため、電源やＧＮＤを接続する配線領域はますます拡大し、信号線など他の配線を引き廻す領域を確保することがより困難になってきている。   The conventional BGA type semiconductor device has the following problems. In the wiring board 101 for mounting the semiconductor device, the number of wirings is also increasing since the number of pins of the semiconductor chip 102 has been greatly increased in recent years. Furthermore, since the types of power supply terminals and GND terminals are also increasing, the wiring area for connecting the power supply and GND is further expanded, and it becomes more difficult to secure an area for routing other wiring such as signal lines. ing.

従来では、図１８に示すように、同じ電位を持つものを帯状配線１０８ａ，１０８ｂに接続することによって余分なビアを配置せず、その分、配線を引き廻すための領域として使用している。しかしながら、図１８に示した帯状配線１０８ａ，１０８ｂは内外二重に配置しているが、電位の種類がさらに増加すると、それに応じて、図２０に示すように、両帯状配線１０８ａ，１０８ｂの間に、１本又は複数本の別の帯状配線１０８ｃを追加して形成する必要があり、このため、帯状配線１０８ａ〜１０８ｃの幅方向における帯状配線形成領域Ｗが拡大してしまうといった問題がある。これにより、外側の帯状配線１０８ｂとワイヤーボンドパッド１１３との間の配線領域１１９を十分に確保することが困難になる。   Conventionally, as shown in FIG. 18, by connecting those having the same potential to the strip-like wirings 108a and 108b, no extra vias are arranged, and the wiring is used as much as that. However, although the strip-like wirings 108a and 108b shown in FIG. 18 are arranged inside and outside, when the type of potential further increases, as shown in FIG. 20, between the two strip-like wirings 108a and 108b. In addition, it is necessary to additionally form one or a plurality of other band-shaped wirings 108c, and there is a problem that the band-shaped wiring forming region W in the width direction of the band-shaped wirings 108a to 108c is enlarged. This makes it difficult to sufficiently secure the wiring region 119 between the outer strip-shaped wiring 108 b and the wire bond pad 113.

また、前記特許文献２に記載されているように、パワーリングやグランドリングにジグザグ状のパターンを形成する方法もあるが、異なる電源やＧＮＤの種類が増えた場合の対応が困難である。   As described in Patent Document 2, there is a method of forming a zigzag pattern on a power ring or a ground ring, but it is difficult to cope with an increase in the number of different power sources and GNDs.

また、半導体装置１１５を製造する際には、各工程で製造ばらつきが生じる。例えば、ダイボンドの工程では、半導体チップ１０２のピン数の大幅な増加により、パッド１０３間の間隔が益々狭ピッチとなり、これに伴って各ワイヤー１０６，１１１，１１２間の間隔もより一段と狭まってきているため、半導体チップ１０２を搭載する際に生じる製造ばらつきにより、各ワイヤー１０６，１１１，１１２同士が接触する危険性が益々高くなっている。このようなワイヤー１０６，１１１，１１２同士の近接問題を考慮し、近接するワイヤー１０６，１１１，１１２同士の接触を回避するためには、ワイヤー１０６，１１１，１１２を接続するワイヤーボンディング位置の調整をすることが必要であり、その領域をいくらか確保することも必要である。このように、単に配線領域１１９の確保のみでなく、組立工程を配慮した配線パターンの配置も重要となっている。   Further, when the semiconductor device 115 is manufactured, manufacturing variations occur in each process. For example, in the die bonding process, due to a significant increase in the number of pins of the semiconductor chip 102, the distance between the pads 103 becomes narrower and the distance between the wires 106, 111, 112 is further narrowed. Therefore, the risk of contact between the wires 106, 111, and 112 increases due to manufacturing variations that occur when the semiconductor chip 102 is mounted. In consideration of the proximity problem between the wires 106, 111, and 112, in order to avoid contact between the adjacent wires 106, 111, and 112, the wire bonding position for connecting the wires 106, 111, and 112 is adjusted. It is necessary to do this, and it is also necessary to secure some area. As described above, it is important not only to secure the wiring region 119 but also to arrange the wiring pattern in consideration of the assembly process.

本発明は、電源端子やＧＮＤ端子の種類が増加しても、帯状配線の幅方向における帯状配線形成領域の拡大を少なくして、配線領域を十分に確保することが可能な配線基板およびそれを備えた半導体装置を提供することを目的とする。   The present invention provides a wiring board capable of sufficiently securing a wiring area by reducing the expansion of a band-like wiring forming area in the width direction of the band-like wiring even when the types of power supply terminals and GND terminals are increased. An object of the present invention is to provide a provided semiconductor device.

上記目的を達成するために、本第１発明における配線基板は、
半導体チップを搭載し、ワイヤーボンディングにより端子を外部に引き出す板状の配線基板であって、
表面に、金属配線パターンを有する金属配線層が形成され、
金属配線層に半導体チップを搭載するチップ搭載領域が形成され、
表面とは反対側の裏面に外部端子が設けられ、
金属配線パターンは一端が半導体チップとワイヤーボンディングされるとともに他端が外部端子に接続されており、
金属配線パターンにワイヤーボンドパッドが接続され、
半導体チップにワイヤーを介して電源電圧又は接地電圧を供給する帯状配線がチップ搭載領域の周囲を取り囲むようにして形成され、
ワイヤーボンドパッドは帯状配線の外側に配置されており、
帯状配線に、幅方向における一部分を切り取った切り取り部が形成され、
切り取り部に、帯状配線とは異なった電源電圧又は接地電圧を半導体チップにワイヤーを介して供給する配線パターンが形成され、
帯状配線と配線パターンとがそれぞれ外部端子に接続されているものである。 In order to achieve the above object, the wiring board according to the first invention is:
A board-like wiring board that has a semiconductor chip and leads the terminals to the outside by wire bonding,
A metal wiring layer having a metal wiring pattern is formed on the surface,
A chip mounting area for mounting a semiconductor chip on the metal wiring layer is formed,
External terminals are provided on the back side opposite to the front side,
One end of the metal wiring pattern is wire bonded to the semiconductor chip and the other end is connected to the external terminal.
Wire bond pads are connected to the metal wiring pattern,
A band-shaped wiring for supplying a power supply voltage or a ground voltage to the semiconductor chip via a wire is formed so as to surround the periphery of the chip mounting region.
The wire bond pad is located outside the strip wiring,
In the strip-shaped wiring, a cut-out part is formed by cutting out a part in the width direction,
A wiring pattern for supplying a power supply voltage or ground voltage different from the strip-shaped wiring to the semiconductor chip via the wire is formed in the cut portion,
The belt-like wiring and the wiring pattern are respectively connected to the external terminals.

これによると、電源電圧又は接地電圧が外部端子から帯状配線とワイヤーとを介して半導体チップに供給され、前記帯状配線とは異なった電源電圧又は接地電圧が外部端子から配線パターンとワイヤーとを介して半導体チップに供給される。   According to this, the power supply voltage or the ground voltage is supplied from the external terminal to the semiconductor chip via the strip-like wiring and the wire, and the power supply voltage or the ground voltage different from the strip-like wiring is supplied from the external terminal via the wiring pattern and the wire. Supplied to the semiconductor chip.

また、前記配線パターンは帯状配線の切り取り部に形成されているため、複数の帯状配線を電源電圧又は接地電圧の種類毎に応じて内外多重に配置した従来の配線基板に比べて、帯状配線の幅方向における帯状配線形成領域の拡大を少なくすることができ、したがって、配線領域を十分に確保することが可能となる。   In addition, since the wiring pattern is formed in the cut-out portion of the strip-shaped wiring, the strip-shaped wiring is compared with the conventional wiring board in which a plurality of strip-shaped wirings are arranged inside and outside depending on the type of power supply voltage or ground voltage. The expansion of the band-shaped wiring formation region in the width direction can be reduced, and therefore a sufficient wiring region can be secured.

本第２発明における配線基板は、半導体チップを搭載し、ワイヤーボンディングにより端子を外部に引き出す板状の配線基板であって、
表面に、金属配線パターンを有する金属配線層が形成され、
金属配線層に半導体チップを搭載するチップ搭載領域が形成され、
表面とは反対側の裏面に外部端子が設けられ、
金属配線パターンは一端が半導体チップとワイヤーボンディングされるとともに他端が外部端子に接続されており、
金属配線パターンにワイヤーボンドパッドが接続され、
半導体チップにワイヤーを介して電源電圧又は接地電圧を供給する複数の帯状配線がチップ搭載領域の周囲を取り囲むようにして内外多重に形成され、
ワイヤーボンドパッドは最外側の帯状配線の外側に配置されており、
幅方向において相対向する内側の帯状配線の外周部と外側の帯状配線の内周部とにそれぞれ、幅方向の複数の凹凸部が形成され、
内側の帯状配線と外側の帯状配線との各凹部同士および各凸部同士が向かい合って配置され、
内側の帯状配線の凹部と外側の帯状配線の凹部とで切り取り部が形成され、
切り取り部に、各帯状配線とは異なった電源電圧又は接地電圧を半導体チップにワイヤーを介して供給する配線パターンが形成され、
各帯状配線と配線パターンとがそれぞれ外部端子に接続されているものである。 The wiring board in the second invention is a plate-like wiring board on which a semiconductor chip is mounted and a terminal is pulled out by wire bonding,
A metal wiring layer having a metal wiring pattern is formed on the surface,
A chip mounting area for mounting a semiconductor chip on the metal wiring layer is formed,
External terminals are provided on the back side opposite to the front side,
One end of the metal wiring pattern is wire bonded to the semiconductor chip and the other end is connected to the external terminal.
Wire bond pads are connected to the metal wiring pattern,
A plurality of strip-shaped wirings for supplying a power supply voltage or a ground voltage to the semiconductor chip via wires are formed in an inner and outer multiplex so as to surround the periphery of the chip mounting region,
The wire bond pad is located outside the outermost strip wiring,
A plurality of concavo-convex portions in the width direction are respectively formed on the outer peripheral portion of the inner strip-shaped wiring and the inner peripheral portion of the outer strip-shaped wiring facing each other in the width direction,
The concave portions and the convex portions of the inner belt-like wiring and the outer belt-like wiring are arranged facing each other,
A cutout portion is formed by the concave portion of the inner strip-shaped wiring and the concave portion of the outer strip-shaped wiring,
A wiring pattern for supplying a power supply voltage or a ground voltage different from each band-like wiring to the semiconductor chip via a wire is formed in the cut portion,
Each strip-like wiring and wiring pattern are respectively connected to external terminals.

これによると、電源電圧又は接地電圧が外部端子から複数の帯状配線とワイヤーとを介して半導体チップに供給され、前記各帯状配線とは異なった電源電圧又は接地電圧が外部端子から配線パターンとワイヤーとを介して半導体チップに供給される。   According to this, a power supply voltage or a ground voltage is supplied from the external terminal to the semiconductor chip via a plurality of strip-like wirings and wires, and a power supply voltage or a ground voltage different from each of the strip-like wirings is supplied from the external terminals to the wiring pattern and the wires. And supplied to the semiconductor chip.

また、前記配線パターンは帯状配線の切り取り部に形成されているため、複数の帯状配線を電圧の種類毎に応じて内外多重に配置した従来の配線基板に比べて、帯状配線の幅方向における帯状配線形成領域の拡大を少なくすることができ、したがって、配線領域を十分に確保することが可能となる。   Further, since the wiring pattern is formed in the cut-out portion of the strip-shaped wiring, the strip-shaped wiring in the width direction of the strip-shaped wiring is compared with a conventional wiring board in which a plurality of strip-shaped wirings are arranged in multiples according to the type of voltage. The expansion of the wiring formation area can be reduced, and therefore a sufficient wiring area can be secured.

また、各ワイヤーをそれぞれ、相対向する内側の帯状配線の凸部と外側の帯状配線の凸部とに接続することにより、外側の帯状配線のワイヤーボンディング位置を、帯状配線の幅方向において、内側の帯状配線のワイヤーボンディング位置と配線パターンのワイヤーボンディング位置とに接近させることができる。これにより、半導体チップを搭載する時の製造ばらつきに対して、外側の帯状配線に接続されたワイヤーがその隣りにある内側の帯状配線に接続されたワイヤー又は配線パターンに接続されたワイヤーに接触するのを防ぐことができる。   In addition, by connecting each wire to the convex portion of the inner strip-shaped wiring and the convex portion of the outer strip-shaped wiring that face each other, the wire bonding position of the outer strip-shaped wiring can be changed to the inner side in the width direction of the strip-shaped wiring. The wire bonding position of the strip-shaped wiring and the wire bonding position of the wiring pattern can be brought close to each other. Thereby, with respect to manufacturing variations when mounting a semiconductor chip, the wire connected to the outer strip wiring contacts the wire connected to the inner strip wiring adjacent thereto or the wire connected to the wiring pattern. Can be prevented.

本第３発明における配線基板は、配線パターンは帯状配線の幅方向の凹部と複数の凸部とを有する櫛形状に形成され、
同電位のワイヤーが前記各凸部に接続されるものである。 In the wiring board according to the third invention, the wiring pattern is formed in a comb shape having a concave portion and a plurality of convex portions in the width direction of the belt-like wiring,
A wire having the same potential is connected to each convex portion.

これによると、１個の配線パターンに対して同電位の複数本のワイヤーを接続しているため、１個の配線パターンに対して１本のワイヤーを接続する場合に比べ、配線パターンの総数を減らすことができ、これに伴ってビアの個数も減少し、コストを削減できる。   According to this, since a plurality of wires having the same potential are connected to one wiring pattern, the total number of wiring patterns can be reduced as compared with the case where one wire is connected to one wiring pattern. Accordingly, the number of vias can be reduced, and the cost can be reduced.

本第４発明における配線基板は、半導体チップを搭載し、ワイヤーボンディングにより端子を外部に引き出す板状の配線基板であって、
表面に、金属配線パターンを有する金属配線層が形成され、
金属配線層に半導体チップを搭載するチップ搭載領域が形成され、
表面とは反対側の裏面に外部端子が設けられ、
金属配線パターンは一端が半導体チップとワイヤーボンディングされるとともに他端が外部端子に接続されており、
金属配線パターンにワイヤーボンドパッドが接続され、
半導体チップにワイヤーを介して電源電圧又は接地電圧を供給する複数の帯状配線がチップ搭載領域の周囲を取り囲むようにして内外多重に形成され、
ワイヤーボンドパッドは最外側の帯状配線の外側に配置されており、
幅方向において相対向する内側の帯状配線の外周部と外側の帯状配線の内周部とにそれぞれ、幅方向の複数の凹凸部が形成され、
内側の帯状配線の凸部が外側の帯状配線の凹部に入り込むとともに、外側の帯状配線の凸部が内側の帯状配線の凹部に入り込み、
内側の帯状配線の凸部と外側の帯状配線の凸部との間に切り取り部が形成され、
切り取り部に、各帯状配線とは異なった電源電圧又は接地電圧を半導体チップにワイヤーを介して供給する配線パターンが形成され、
各帯状配線と配線パターンとがそれぞれ外部端子に接続されているものである。 The wiring board in the fourth invention is a plate-like wiring board on which a semiconductor chip is mounted and a terminal is pulled out by wire bonding,
A metal wiring layer having a metal wiring pattern is formed on the surface,
A chip mounting area for mounting a semiconductor chip on the metal wiring layer is formed,
External terminals are provided on the back side opposite to the front side,
One end of the metal wiring pattern is wire bonded to the semiconductor chip and the other end is connected to the external terminal.
Wire bond pads are connected to the metal wiring pattern,
A plurality of strip-shaped wirings for supplying a power supply voltage or a ground voltage to the semiconductor chip via wires are formed in an inner and outer multiplex so as to surround the periphery of the chip mounting region,
The wire bond pad is located outside the outermost strip wiring,
A plurality of concavo-convex portions in the width direction are respectively formed on the outer peripheral portion of the inner strip-shaped wiring and the inner peripheral portion of the outer strip-shaped wiring facing each other in the width direction,
The convex portion of the inner strip-shaped wiring enters the concave portion of the outer strip-shaped wiring, and the convex portion of the outer strip-shaped wiring enters the concave portion of the inner strip-shaped wiring,
A cutout is formed between the convex portion of the inner strip-shaped wiring and the convex portion of the outer strip-shaped wiring,
A wiring pattern for supplying a power supply voltage or a ground voltage different from each band-like wiring to the semiconductor chip via a wire is formed in the cut portion,
Each strip-like wiring and wiring pattern are respectively connected to external terminals.

これによると、電源電圧又は接地電圧が外部端子から複数の帯状配線とワイヤーとを介して半導体チップに供給され、前記各帯状配線とは異なった電源電圧又は接地電圧が外部端子から配線パターンとワイヤーとを介して半導体チップに供給される。   According to this, a power supply voltage or a ground voltage is supplied from the external terminal to the semiconductor chip via a plurality of strip-like wirings and wires, and a power supply voltage or a ground voltage different from each of the strip-like wirings is supplied from the external terminals to the wiring pattern and the wires. And supplied to the semiconductor chip.

また、前記配線パターンは内側の帯状配線の凸部と外側の帯状配線の凸部との間に形成されているため、複数の帯状配線を電圧の種類毎に応じて内外多重に配置した従来の配線基板に比べて、帯状配線の幅方向における帯状配線形成領域の拡大を少なくすることができ、したがって、配線領域を十分に確保することが可能となる。   In addition, since the wiring pattern is formed between the convex portion of the inner strip-shaped wiring and the convex portion of the outer strip-shaped wiring, a plurality of strip-shaped wirings are arranged in multiples according to the type of voltage. Compared to the wiring board, the expansion of the band-shaped wiring formation region in the width direction of the band-shaped wiring can be reduced, and therefore, a sufficient wiring region can be secured.

また、各ワイヤーをそれぞれ、相対向する内側の帯状配線の凸部と外側の帯状配線の凸部とに接続することにより、外側の帯状配線のワイヤーボンディング位置と内側の帯状配線のワイヤーボンディング位置と配線パターンのワイヤーボンディング位置とを帯状配線の長さ方向に沿った一直線上に配列することができる。したがって、ワイヤーの長さの種類を減らすことができる。また、半導体チップを搭載する時の製造ばらつきに対して、外側の帯状配線に接続されたワイヤーがその隣りにある内側の帯状配線に接続されたワイヤー又は配線パターンに接続されたワイヤーに接触するのを防ぐことができる。   In addition, by connecting each wire to the convex portion of the inner strip-shaped wiring and the convex portion of the outer strip-shaped wiring that face each other, the wire bonding position of the outer strip-shaped wiring and the wire bonding position of the inner strip-shaped wiring The wire bonding positions of the wiring pattern can be arranged on a straight line along the length direction of the strip-shaped wiring. Therefore, the kind of wire length can be reduced. Also, due to manufacturing variations when mounting a semiconductor chip, the wire connected to the outer strip wiring contacts the wire connected to the inner strip wiring adjacent to it or the wire connected to the wiring pattern. Can be prevented.

本第５発明における配線基板は、切り取り部は、半導体チップのコーナー部付近に配置されず、コーナー部から帯状配線の長さ方向へ離れた箇所に配置されているものである。
これによると、半導体チップのコーナー部付近における帯状配線の面積が切り取り部によって削減されることはなく、前記面積を十分に確保することができる。したがって、組立工程での製造ばらつきによる半導体チップの搭載ずれに対して、半導体チップのコーナー部付近における帯状配線のワイヤーボンディング位置の範囲を十分に確保することができ、半導体チップのコーナー部付近において、ワイヤー同士の接触不良の発生を低減することができる。 In the wiring board according to the fifth aspect of the invention, the cut-out portion is not disposed near the corner portion of the semiconductor chip, but is disposed at a location away from the corner portion in the length direction of the strip-shaped wiring.
According to this, the area of the strip-like wiring in the vicinity of the corner portion of the semiconductor chip is not reduced by the cutout portion, and the area can be sufficiently secured. Therefore, with respect to mounting deviation of the semiconductor chip due to manufacturing variations in the assembly process, it is possible to sufficiently secure the range of the wire bonding position of the strip-like wiring in the vicinity of the corner portion of the semiconductor chip, in the vicinity of the corner portion of the semiconductor chip, Generation | occurrence | production of the poor contact between wires can be reduced.

本第６発明における配線基板は、半導体チップを搭載し、ワイヤーボンディングにより端子を外部に引き出す板状の配線基板であって、
表面に、金属配線パターンを有する金属配線層が形成され、
金属配線層に半導体チップを搭載するチップ搭載領域が形成され、
表面とは反対側の裏面に外部端子が設けられ、
金属配線パターンは一端が半導体チップとワイヤーボンディングされるとともに他端が外部端子に接続されており、
金属配線パターンにワイヤーボンドパッドが接続され、
半導体チップにワイヤーを介して電源電圧又は接地電圧を供給する複数の帯状配線がチップ搭載領域の周囲を取り囲むようにして内外多重に形成され、
ワイヤーボンドパッドは最外側の帯状配線の外側に配置されており、
最外側の帯状配線に切り取り部が形成され、
切り取り部は、帯状配線の幅方向における両側端に連通せず、両側端から一定距離だけ離間した位置にあり、
切り取り部に、各帯状配線とは異なった電源電圧又は接地電圧を半導体チップにワイヤーを介して供給する配線パターンが形成され、
帯状配線と配線パターンとがそれぞれ外部端子に接続されているものである。 The wiring board in the sixth invention is a plate-like wiring board on which a semiconductor chip is mounted and a terminal is pulled out by wire bonding,
A metal wiring layer having a metal wiring pattern is formed on the surface,
A chip mounting area for mounting a semiconductor chip on the metal wiring layer is formed,
External terminals are provided on the back side opposite to the front side,
One end of the metal wiring pattern is wire bonded to the semiconductor chip and the other end is connected to the external terminal.
Wire bond pads are connected to the metal wiring pattern,
A plurality of strip-shaped wirings for supplying a power supply voltage or a ground voltage to the semiconductor chip via wires are formed in an inner and outer multiplex so as to surround the periphery of the chip mounting region,
The wire bond pad is located outside the outermost strip wiring,
A cutout is formed in the outermost strip wiring,
The cut-out part does not communicate with both side ends in the width direction of the belt-like wiring, and is at a position separated by a certain distance from both side ends,
A wiring pattern for supplying a power supply voltage or a ground voltage different from each band-like wiring to the semiconductor chip via a wire is formed in the cut portion,
The belt-like wiring and the wiring pattern are respectively connected to the external terminals.

これによると、電源電圧又は接地電圧が外部端子から各帯状配線とワイヤーとを介して半導体チップに供給され、前記各帯状配線とは異なった電源電圧又は接地電圧が外部端子から配線パターンとワイヤーとを介して半導体チップに供給される。   According to this, a power supply voltage or a ground voltage is supplied from an external terminal to each semiconductor chip via each band-like wiring and wire, and a power supply voltage or a ground voltage different from each said band-like wiring is connected to the wiring pattern and wire from the external terminal. To be supplied to the semiconductor chip.

また、前記配線パターンは最外側の帯状配線の切り取り部に形成されているため、複数の帯状配線を電圧の種類毎に応じて内外多重に配置した従来の配線基板に比べて、帯状配線の幅方向における帯状配線形成領域の拡大を少なくすることができ、したがって、配線領域を十分に確保することが可能となる。   In addition, since the wiring pattern is formed in the cutout portion of the outermost strip-shaped wiring, the width of the strip-shaped wiring is larger than that of a conventional wiring board in which a plurality of strip-shaped wirings are arranged in multiples depending on the type of voltage. The expansion of the band-like wiring formation region in the direction can be reduced, and therefore, a sufficient wiring region can be secured.

また、配線パターンの周囲は最外側の帯状配線に囲まれるため、最外側の帯状配線が配線パターンに対してシールドの役割を果たし、これによって、配線パターンの信号が周囲の信号から影響を受けず、電気的に安定し良好な特性が得られる。   In addition, since the periphery of the wiring pattern is surrounded by the outermost strip-shaped wiring, the outermost strip-shaped wiring serves as a shield for the wiring pattern, so that the signal of the wiring pattern is not affected by the surrounding signal. Electrically stable and good characteristics can be obtained.

本第７発明における配線基板は、最外側の帯状配線が同電位のワイヤーボンドパッドに接続されているものである。
これによると、電源電圧又は接続電圧を強化（電気特性を安定）させることができる。 In the wiring board according to the seventh aspect of the invention, the outermost strip wiring is connected to the wire bond pad having the same potential.
According to this, the power supply voltage or the connection voltage can be strengthened (electrical characteristics are stabilized).

本第８発明における配線基板は、半導体チップを搭載し、ワイヤーボンディングにより端子を外部に引き出す板状の配線基板であって、
表面に、金属配線パターンを有する金属配線層が形成され、
金属配線層に半導体チップを搭載するチップ搭載領域が形成され、
表面とは反対側の裏面に外部端子が設けられ、
金属配線パターンは一端が半導体チップとワイヤーボンディングされるとともに他端が外部端子に接続されており、
金属配線パターンにワイヤーボンドパッドが接続され、
半導体チップにワイヤーを介して電源電圧又は接地電圧を供給する複数の帯状配線がチップ搭載領域の周囲を取り囲むようにして内外多重に形成され、
ワイヤーボンドパッドは最外側の帯状配線の外側に配置されており、
幅方向において相対向する内側の帯状配線の外周部に凹凸部が形成されているとともに外側の帯状配線の内周部に凹部が形成され、
内側の帯状配線の凹凸部と外側の帯状配線の凹部とで切り取り部が形成され、
切り取り部に、各帯状配線とは異なった電源電圧又は接地電圧を半導体チップにワイヤーを介して供給する配線パターンが複数形成され、
各配線パターンは帯状配線の幅方向の凹部と複数の凸部とを有する櫛形状に形成され、
同電位のワイヤーが配線パターンの各凸部に接続され、
各帯状配線と各配線パターンとがそれぞれ外部端子に接続されているものである。 The wiring board according to the eighth invention is a plate-like wiring board on which a semiconductor chip is mounted and a terminal is pulled out by wire bonding,
A metal wiring layer having a metal wiring pattern is formed on the surface,
A chip mounting area for mounting a semiconductor chip on the metal wiring layer is formed,
External terminals are provided on the back side opposite to the front side,
One end of the metal wiring pattern is wire bonded to the semiconductor chip and the other end is connected to the external terminal.
Wire bond pads are connected to the metal wiring pattern,
A plurality of strip-shaped wirings for supplying a power supply voltage or a ground voltage to the semiconductor chip via wires are formed in an inner and outer multiplex so as to surround the periphery of the chip mounting region,
The wire bond pad is located outside the outermost strip wiring,
Concavities and convexities are formed on the outer peripheral portion of the inner strip-shaped wiring facing each other in the width direction, and concave portions are formed on the inner peripheral portion of the outer strip-shaped wiring,
A cut-out portion is formed by the concave and convex portions of the inner strip-shaped wiring and the concave portions of the outer strip-shaped wiring,
A plurality of wiring patterns for supplying a power supply voltage or a ground voltage different from each band-like wiring to the semiconductor chip via wires are formed in the cut portion,
Each wiring pattern is formed in a comb shape having a concave portion in the width direction of the strip-shaped wiring and a plurality of convex portions,
A wire of the same potential is connected to each convex part of the wiring pattern,
Each strip-like wiring and each wiring pattern are respectively connected to external terminals.

これによると、電源電圧又は接地電圧が外部端子から帯状配線とワイヤーとを介して半導体チップに供給され、前記帯状配線とは異なった電源電圧又は接地電圧が外部端子から配線パターンとワイヤーとを介して半導体チップに供給される。   According to this, the power supply voltage or the ground voltage is supplied from the external terminal to the semiconductor chip via the strip-like wiring and the wire, and the power supply voltage or the ground voltage different from the strip-like wiring is supplied from the external terminal via the wiring pattern and the wire. Supplied to the semiconductor chip.

また、前記配線パターンは帯状配線の切り取り部に形成されているため、複数の帯状配線を電圧の種類毎に応じて内外多重に配置した従来の配線基板に比べて、帯状配線の幅方向における帯状配線形成領域の拡大を少なくすることができ、したがって、配線領域を十分に確保することが可能となる。   Further, since the wiring pattern is formed in the cut-out portion of the strip-shaped wiring, the strip-shaped wiring in the width direction of the strip-shaped wiring is compared with a conventional wiring board in which a plurality of strip-shaped wirings are arranged in multiples according to the type of voltage. The expansion of the wiring formation area can be reduced, and therefore a sufficient wiring area can be secured.

また、１個の配線パターンに対して同電位の複数本のワイヤーを接続しているため、１個の配線パターンに対して１本のワイヤーを接続する場合に比べ、配線パターンの総数を減らすことができ、これに伴ってビアの個数も減少し、コストを削減できる。   In addition, since a plurality of wires having the same potential are connected to one wiring pattern, the total number of wiring patterns is reduced as compared to the case where one wire is connected to one wiring pattern. As a result, the number of vias is reduced and the cost can be reduced.

本第９発明における配線基板は、三本の帯状配線が内外三重に形成され、
最外側の帯状配線の内周部に凹部が形成され、
最外側の帯状配線の内側に対向する帯状配線の外周部に凹凸部が形成されているものである。 In the wiring board according to the ninth aspect of the present invention, three strip-shaped wirings are formed in an inner and outer triple,
A recess is formed in the inner periphery of the outermost strip-shaped wiring,
Concave and convex portions are formed on the outer peripheral portion of the strip-shaped wiring facing the inside of the outermost strip-shaped wiring.

本第１０発明における配線基板は、配線パターンに、同電位の複数のワイヤーが接続されるものである。
これによると、１個の配線パターンに対して１本のワイヤーを接続する場合に比べて、配線パターンの総数を減らすことができ、これに伴ってビアの個数も減少し、コストを削減できる。さらに、前記のように同電位の配線パターンを可能な限り一つの配線パターンにまとめて配置した方が下層の電源やＧＮＤとの関係で電気的に安定するといった効果もある。 In the wiring board according to the tenth aspect of the present invention, a plurality of wires having the same potential are connected to the wiring pattern.
According to this, the total number of wiring patterns can be reduced as compared with the case where one wire is connected to one wiring pattern, and accordingly, the number of vias is also reduced, thereby reducing the cost. Further, as described above, arranging the wiring patterns having the same potential as one wiring pattern as much as possible has an effect of being electrically stable in relation to the lower-layer power supply and GND.

本第１１発明における配線基板は、配線パターンは帯状配線の幅方向の凹部と複数の凸部とを有する櫛形状に形成され、
同電位のワイヤーが前記各凸部に接続され、
切り取り部が配線パターンと同形状に形成されているものである。 In the wiring board according to the eleventh aspect of the invention, the wiring pattern is formed in a comb shape having a concave portion and a plurality of convex portions in the width direction of the belt-like wiring,
A wire of the same potential is connected to each convex part,
The cut-out portion is formed in the same shape as the wiring pattern.

これによると、１個の配線パターンに対して同電位の複数本のワイヤーを接続しているため、１個の配線パターンに対して１本のワイヤーを接続する場合に比べ、配線パターンの総数を減らすことができ、これに伴ってビアの個数も減少し、コストを削減できる。さらに、前記のように同電位の配線パターンを可能な限り一つの配線パターンにまとめて配置した方が下層の電源やＧＮＤとの関係で電気的に安定するといった効果もある。   According to this, since a plurality of wires having the same potential are connected to one wiring pattern, the total number of wiring patterns can be reduced as compared with the case where one wire is connected to one wiring pattern. Accordingly, the number of vias can be reduced, and the cost can be reduced. Further, as described above, arranging the wiring patterns having the same potential as one wiring pattern as much as possible has an effect of being electrically stable in relation to the lower-layer power supply and GND.

また、帯状配線の長さ方向に沿った一直線上において、同電位のボンディング位置間に異なる電位のボンディング位置がある場合であっても、櫛形状の配線パターンの各凸部に同電位のボンディング位置を設定することで、１個の配線パターンに対して同電位の複数本のワイヤーを接続することができる。   In addition, even if there are bonding positions with different potentials between bonding positions with the same potential on a straight line along the length direction of the strip-shaped wiring, bonding positions with the same potential are formed on each convex portion of the comb-shaped wiring pattern. Is set, a plurality of wires having the same potential can be connected to one wiring pattern.

本第１２発明は、前記第１発明から第１１発明のいずれか１項に記載の配線基板を備えた半導体装置であって、
配線基板のチップ搭載領域に半導体チップが搭載され、
半導体チップの端子とワイヤーボンドパッド、半導体チップの端子と帯状配線、半導体チップの端子と配線パターンが、それぞれワイヤーでボンディングされ、
半導体チップと各ワイヤーとが樹脂で封止されているものである。 A twelfth aspect of the present invention is a semiconductor device comprising the wiring board according to any one of the first to eleventh aspects of the invention,
A semiconductor chip is mounted on the chip mounting area of the wiring board,
Semiconductor chip terminals and wire bond pads, semiconductor chip terminals and strip wiring, semiconductor chip terminals and wiring patterns are bonded with wires, respectively.
The semiconductor chip and each wire are sealed with resin.

本発明によれば、配線パターンは帯状配線の切り取り部に形成されているため、複数の帯状配線を電圧の種類毎に応じて内外多重に配置した従来の配線基板に比べて、帯状配線の幅方向における帯状配線形成領域の拡大を少なくすることができる。したがって、電源端子やＧＮＤ端子の種類が増加しても、配線領域を十分に確保することが可能となり、配線の引き廻しに柔軟に対応することができ、設計の自由度も向上する。   According to the present invention, since the wiring pattern is formed in the cut portion of the belt-like wiring, the width of the belt-like wiring is larger than that of a conventional wiring board in which a plurality of belt-like wirings are arranged in multiples depending on the type of voltage. The expansion of the band-like wiring formation region in the direction can be reduced. Therefore, even if the types of power supply terminals and GND terminals are increased, a sufficient wiring area can be secured, the wiring can be flexibly handled, and the degree of design freedom is improved.

また、ワイヤーの長さの種類を減らすことができ、半導体チップを搭載する時の製造ばらつきに対して、各ワイヤー間の近接を緩和することもできる。
また、半導体チップのコーナー部付近における帯状配線の面積が切り取り部によって削減されることはなく、前記面積を十分に確保することができるため、半導体チップのコーナー部付近において、ワイヤー同士の接触不良の発生を低減することができる。 Moreover, the kind of length of a wire can be reduced and the proximity | contact between each wire can also be relieve | moderated with respect to manufacture dispersion | variation when mounting a semiconductor chip.
In addition, the area of the strip-like wiring in the vicinity of the corner portion of the semiconductor chip is not reduced by the cut-out portion, and the area can be sufficiently secured, so that the contact failure between the wires in the vicinity of the corner portion of the semiconductor chip. Generation can be reduced.

また、１個の配線パターンに対して同電位の複数本のワイヤーを接続することによって、配線パターンの総数を減らすことができ、これに伴ってビアの個数も減少し、コストを削減できる。さらに、前記のように同電位の配線パターンを可能な限り一つの配線パターンにまとめて配置した方が下層の電源やＧＮＤとの関係で電気的に安定するといった効果もある。   Further, by connecting a plurality of wires having the same potential to one wiring pattern, the total number of wiring patterns can be reduced, and accordingly, the number of vias can be reduced, thereby reducing the cost. Further, as described above, arranging the wiring patterns having the same potential as one wiring pattern as much as possible has an effect of being electrically stable in relation to the lower-layer power supply and GND.

また、同電位のボンディング位置間に異なる電位のボンディング位置がある場合であっても、櫛形状の配線パターンの各凸部に同電位のボンディング位置を設定することで、１個の配線パターンに対して同電位の複数本のワイヤーを接続することができる。   In addition, even when there are different potential bonding positions between the same potential bonding positions, by setting the same potential bonding position on each convex portion of the comb-shaped wiring pattern, Multiple wires with the same potential can be connected.

以下、本発明の実施の形態について図面を参照しながら説明する。尚、先述した従来のものと同じ部材については、同一の符号を付記してその説明を省略する。
（実施の形態１）
先ず、本発明の実施の形態１について図１，図２を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, about the same member as the conventional thing mentioned above, the same code | symbol is attached | subjected and the description is abbreviate | omitted.
(Embodiment 1)
First, a first embodiment of the present invention will be described with reference to FIGS.

配線基板１１は、例えば有機樹脂よりなる多層配線構造をなしており、その上面（表面）には、金属配線パターン１０７を有する金属配線層１８が形成されている。配線基板１１の中央部には、金属配線層１８上に半導体チップ１０２を搭載するチップ搭載領域１１０が形成されている。半導体チップ１０２の上面には、複数のパッド１０３が四辺の縁部に沿って配置されている。   The wiring substrate 11 has a multilayer wiring structure made of, for example, an organic resin, and a metal wiring layer 18 having a metal wiring pattern 107 is formed on the upper surface (surface) thereof. In the central portion of the wiring substrate 11, a chip mounting area 110 for mounting the semiconductor chip 102 is formed on the metal wiring layer 18. On the upper surface of the semiconductor chip 102, a plurality of pads 103 are arranged along the edges of the four sides.

配線基板１１の下面（裏面）には外部パッド電極１１７が複数形成され、各外部パッド電極１１７上には、外部端子の一例としてのボール電極１０４が形成されている。各金属配線パターン１０７の一端部にはワイヤーボンドパッド１１３が接続され、各金属配線パターン１０７の他端部は外部パッド電極１１７に基板内部で電気的に接続されている。   A plurality of external pad electrodes 117 are formed on the lower surface (back surface) of the wiring board 11, and ball electrodes 104 as an example of external terminals are formed on each external pad electrode 117. A wire bond pad 113 is connected to one end of each metal wiring pattern 107, and the other end of each metal wiring pattern 107 is electrically connected to the external pad electrode 117 inside the substrate.

配線基板１１の上面には、半導体チップ１０２に電源電圧又は接地電圧（ＧＮＤ電圧）を供給する四角枠形状の帯状配線１２，１３がチップ搭載領域１１０の周囲を取り囲むようにして内外二重に形成されている。各ワイヤーボンドパッド１１３は外側の帯状配線１３の外側を取り囲むように配置されている。   On the upper surface of the wiring board 11, rectangular frame-shaped strip wirings 12 and 13 for supplying a power supply voltage or a ground voltage (GND voltage) to the semiconductor chip 102 are formed in an inner and outer double so as to surround the periphery of the chip mounting area 110. Has been. Each wire bond pad 113 is disposed so as to surround the outside of the outer strip-like wiring 13.

内側の帯状配線１２には、幅方向における一部分を切り取った切り取り部１４が複数形成されている。各切り取り部１４は四角形状であり、各切り取り部１４の外端部が内側の帯状配線１２の幅方向における外側端に連通している。各切り取り部１４には、帯状配線１２，１３とは異なった電源電圧（又は接地電圧）を半導体チップ１０２に供給する配線パターン１５が形成されている。各帯状配線１２，１３と各配線パターン１５とはそれぞれビア１６を介して外部パッド電極１１７に接続されている。尚、前記複数の配線パターン１５は、それぞれが異なった電位の電源電圧（又は接地電圧）に対応していてもよく、或いは、一部が同電位の電源電圧（又は接地電圧）に対応していてもよい。   The inner strip-like wiring 12 has a plurality of cut portions 14 formed by cutting out a part in the width direction. Each cut portion 14 has a quadrangular shape, and the outer end portion of each cut portion 14 communicates with the outer end in the width direction of the inner strip-like wiring 12. Each cut portion 14 is formed with a wiring pattern 15 for supplying a power supply voltage (or ground voltage) different from that of the strip-like wirings 12 and 13 to the semiconductor chip 102. Each of the strip-like wirings 12 and 13 and each of the wiring patterns 15 is connected to the external pad electrode 117 through a via 16. The plurality of wiring patterns 15 may correspond to power supply voltages (or ground voltages) having different potentials, or some of them correspond to power supply voltages (or ground voltages) having the same potential. May be.

前記配線基板１１を備えた半導体装置３１は以下のように構成されている。
配線基板１１のチップ搭載領域１１０に半導体チップ１０２がダイボンド材１１８によって接着固定されて搭載されている。半導体チップ１０２のパッド１０３とワイヤーボンドパッド１１３とはワイヤー１０６によって電気的に接続され、前記パッド１０３と内側の帯状配線１２とがワイヤー１１１によって電気的に接続され、前記パッド１０３と外側の帯状配線１３とがワイヤー１１２によって電気的に接続され、前記パッド１０３と各配線パターン１５とがワイヤー１７によって電気的に接続されている。半導体チップ１０２と各ワイヤー１７，１０６，１１１，１１２とは封止樹脂１１６で封止されている。 The semiconductor device 31 including the wiring substrate 11 is configured as follows.
The semiconductor chip 102 is mounted on the chip mounting area 110 of the wiring substrate 11 by being bonded and fixed by a die bonding material 118. The pad 103 and the wire bond pad 113 of the semiconductor chip 102 are electrically connected by a wire 106, the pad 103 and the inner strip wiring 12 are electrically connected by a wire 111, and the pad 103 and the outer strip wiring are connected. 13 is electrically connected by a wire 112, and the pad 103 and each wiring pattern 15 are electrically connected by a wire 17. The semiconductor chip 102 and the wires 17, 106, 111, 112 are sealed with a sealing resin 116.

尚、前記ワイヤー１７は、１個の配線パターン１５に対して、１本接続されている。また、１９は各ワイヤー１７と配線パターン１５とのワイヤーボンディング位置を示し、２０は各ワイヤー１１１と内側の帯状配線１２とのワイヤーボンディング位置を示し、２１は各ワイヤー１１２と外側の帯状配線１３とのワイヤーボンディング位置を示し、２２は各ワイヤー１０６とワイヤーボンドパッド１１３とのワイヤーボンディング位置を示している。   One wire 17 is connected to one wiring pattern 15. Reference numeral 19 denotes a wire bonding position between each wire 17 and the wiring pattern 15, 20 denotes a wire bonding position between each wire 111 and the inner strip wiring 12, and 21 denotes each wire 112 and the outer strip wiring 13. 22 shows the wire bonding position between each wire 106 and the wire bond pad 113.

以下、前記構成における作用を説明する。
電源電圧又は接地電圧がボール電極１０４から各帯状配線１２，１３とワイヤー１１１，１１２とを介して半導体チップ１０２に供給され、前記各帯状配線１２，１３とは異なった電源電圧（又は接地電圧）がボール電極１０４から配線パターン１５とワイヤー１７とを介して半導体チップ１０２に供給される。 Hereinafter, the operation of the above configuration will be described.
A power supply voltage or a ground voltage is supplied from the ball electrode 104 to the semiconductor chip 102 via the strip-like wirings 12 and 13 and the wires 111 and 112, and a different power-supply voltage (or ground voltage) from the strip-like wirings 12 and 13. Is supplied from the ball electrode 104 to the semiconductor chip 102 via the wiring pattern 15 and the wire 17.

また、前記各配線パターン１５は内側の帯状配線１２の切り取り部１４に形成されているため、図２０に示した複数の帯状配線１０８ａ〜１０８ｃを電源電圧又は接地電圧の種類毎に応じて内外多重に配置した従来の配線基板１０１に比べて、帯状配線１２，１３の幅方向における帯状配線形成領域Ｗの拡大を少なくすることができる。したがって、外側の帯状配線１３とワイヤーボンドパッド１１３との間の配線領域１１９を十分に確保することが可能となる。   Further, since each of the wiring patterns 15 is formed in the cut portion 14 of the inner strip-shaped wiring 12, the plurality of strip-shaped wirings 108a to 108c shown in FIG. 20 are multiplexed according to the type of power supply voltage or ground voltage. Compared to the conventional wiring substrate 101 arranged in the above, the expansion of the band-shaped wiring formation region W in the width direction of the band-shaped wirings 12 and 13 can be reduced. Therefore, a sufficient wiring region 119 between the outer strip-shaped wiring 13 and the wire bond pad 113 can be secured.

前記実施の形態１では、切り取り部１４を、内側の帯状配線１２に形成しているが、外側の帯状配線１３に形成してもよい。
（実施の形態２）
次に、本発明の実施の形態２について図３を参照しながら説明する。 In the first embodiment, the cutout portion 14 is formed in the inner strip-shaped wiring 12, but may be formed in the outer strip-shaped wiring 13.
(Embodiment 2)
Next, Embodiment 2 of the present invention will be described with reference to FIG.

配線パターン１５に、同電位の複数本（図３では４本）のワイヤー１７が接続されている。
これによると、１個の配線パターン１５に対して１本のワイヤー１７を接続する場合に比べて、配線パターン１５の総数を減らすことができ、これに伴って配線パターン１５のビア１６の個数も減少し、コストを削減できるとともに設計の自由度が向上する。さらに、前記のように同電位の配線パターン１５を可能な限り一つの配線パターン１５にまとめて配置した方が下層の電源やＧＮＤとの関係で電気的に安定するといった効果もある。 A plurality (four in FIG. 3) of wires 17 having the same potential are connected to the wiring pattern 15.
According to this, the total number of wiring patterns 15 can be reduced as compared with the case where one wire 17 is connected to one wiring pattern 15, and the number of vias 16 of the wiring pattern 15 is also increased accordingly. The cost can be reduced and the degree of freedom of design is improved. Further, as described above, arranging the wiring patterns 15 having the same potential together in one wiring pattern 15 as much as possible has an effect of being electrically stable in relation to the lower-layer power supply and GND.

前記実施の形態２では、１個の配線パターン１５にワイヤー１７を４本接続しているが、４本以外の複数本接続してもよい。
（実施の形態３）
次に、本発明の実施の形態３について図４を参照しながら説明する。 In the second embodiment, four wires 17 are connected to one wiring pattern 15, but a plurality of wires other than four may be connected.
(Embodiment 3)
Next, Embodiment 3 of the present invention will be described with reference to FIG.

配線パターン１５は帯状配線１２の幅方向の凹部１５ａと複数個（図４では２個）の凸部１５ｂとを有する櫛形状に形成されている。各凸部１５ｂには、同電位のワイヤー１７が接続されている。切り取り部１４は配線パターン１５と同形状に形成されている。   The wiring pattern 15 is formed in a comb shape having a concave portion 15a in the width direction of the strip-shaped wiring 12 and a plurality of (two in FIG. 4) convex portions 15b. A wire 17 having the same potential is connected to each convex portion 15b. The cut portion 14 is formed in the same shape as the wiring pattern 15.

これによると、１個の櫛形状の配線パターン１５に対して同電位の複数本（図４では３本）のワイヤー１７を接続しているため、１個の配線パターン１５に対して１本のワイヤー１７を接続する場合に比べ、配線パターン１５の総数を減らすことができ、これに伴って櫛形状の配線パターン１５のビア１６の個数も減少し、コストを削減できる。さらに、前記のように同電位の配線パターン１５を可能な限り一つの櫛形状の配線パターン１５にまとめて配置した方が下層の電源やＧＮＤとの関係で電気的に安定するといった効果もある。   According to this, since a plurality of wires 17 (three in FIG. 4) having the same potential are connected to one comb-shaped wiring pattern 15, one wiring pattern 15 is connected to one wiring pattern 15. Compared with the case where the wires 17 are connected, the total number of the wiring patterns 15 can be reduced, and accordingly, the number of vias 16 of the comb-shaped wiring patterns 15 is also reduced, thereby reducing the cost. Further, as described above, arranging the wiring patterns 15 having the same potential together in one comb-shaped wiring pattern 15 as much as possible has the effect of being electrically stable in relation to the power supply and GND in the lower layer.

また、帯状配線１２の長さ方向に沿った一直線Ｌ上において、同電位のワイヤーボンディング位置１９ａ間に異なる電位のワイヤーボンディング位置２０がある場合であっても、櫛形状の配線パターン１５の各凸部１５ｂに同電位のワイヤーボンディング位置１９ａを設定することで、１個の櫛形状の配線パターン１５に対して同電位の複数本のワイヤー１７を接続することができる。   Further, even if there are wire bonding positions 20 having different potentials between wire bonding positions 19a having the same potential on the straight line L along the length direction of the strip-shaped wiring 12, each protrusion of the comb-shaped wiring pattern 15 is provided. By setting the wire bonding position 19a having the same potential in the portion 15b, a plurality of wires 17 having the same potential can be connected to one comb-shaped wiring pattern 15.

前記実施の形態３では、１個の配線パターン１５について、凹部１５ａを１個と凸部１５ｂを２個形成しているが、凹部１５ａを複数個と凸部１５ｂを３個以上の複数個形成してもよい。   In Embodiment 3, one recess 15a and two protrusions 15b are formed for one wiring pattern 15. However, a plurality of recesses 15a and a plurality of protrusions 15b are formed. May be.

前記実施の形態３では、１個の配線パターン１５にワイヤー１７を３本接続しているが、３本以外の複数本接続してもよい。
（実施の形態４）
次に、本発明の実施の形態４について図５を参照しながら説明する。 In the third embodiment, three wires 17 are connected to one wiring pattern 15, but a plurality of wires other than three may be connected.
(Embodiment 4)
Next, a fourth embodiment of the present invention will be described with reference to FIG.

幅方向において相対向する内側の帯状配線１２の外周部と外側の帯状配線１３の内周部とにそれぞれ、幅方向の凹凸部１２ａ，１２ｂ，１３ａ，１３ｂが複数形成されている。内側の帯状配線１２の各凹部１２ａと外側の帯状配線１３の各凹部１３ａとが向かい合って配置され、同様に、各凸部１２ｂと各凸部１３ｂとが向かい合って配置されている。内側の帯状配線１２の凹部１２ａと外側の帯状配線１３の凹部１３ａとで切り取り部１４が形成されている。各切り取り部１４には、各帯状配線１２，１３とは異なった電源電圧（又は接地電圧）を半導体チップ１０２にワイヤー１７を介して供給する配線パターン１５が形成されている。   A plurality of concave and convex portions 12a, 12b, 13a, 13b in the width direction are formed on the outer peripheral portion of the inner strip-shaped wiring 12 and the inner peripheral portion of the outer strip-shaped wiring 13 that are opposed to each other in the width direction. The concave portions 12a of the inner strip-shaped wiring 12 and the concave portions 13a of the outer strip-shaped wiring 13 are arranged to face each other. Similarly, the convex portions 12b and the convex portions 13b are arranged to face each other. A cutout 14 is formed by the recess 12 a of the inner strip-shaped wiring 12 and the recess 13 a of the outer strip-shaped wiring 13. Each cut portion 14 is formed with a wiring pattern 15 for supplying a power supply voltage (or ground voltage) different from that of each of the strip-like wirings 12 and 13 to the semiconductor chip 102 via the wire 17.

これによると、各配線パターン１５は帯状配線１２，１３の切り取り部１４に形成されているため、図２０に示した複数の帯状配線１０８ａ〜１０８ｃを電源電圧又は接地電圧の種類毎に応じて内外多重に配置した従来の配線基板１０１に比べて、帯状配線１２，１３の幅方向における帯状配線形成領域Ｗの拡大を少なくすることができ、したがって、配線領域１１９を十分に確保することが可能となる。   According to this, since each wiring pattern 15 is formed in the cut portion 14 of the strip-like wirings 12 and 13, the plurality of strip-like wirings 108a to 108c shown in FIG. Compared to the conventional wiring substrate 101 arranged in multiple layers, the expansion of the band-shaped wiring formation region W in the width direction of the band-shaped wirings 12 and 13 can be reduced, and therefore the wiring region 119 can be sufficiently secured. Become.

また、図５（ｂ）に示すように、各ワイヤー１１１を内側の帯状配線１２の凸部１２ｂに接続するとともに、各ワイヤー１１２を外側の帯状配線１３の凸部１３ｂに接続することによって、外側の帯状配線１３のワイヤーボンディング位置２１を、帯状配線１２，１３の幅方向において、内側の帯状配線１２のワイヤーボンディング位置２０と配線パターン１５のワイヤーボンディング位置１９とに接近させることができる。   Further, as shown in FIG. 5B, each wire 111 is connected to the convex portion 12b of the inner strip-shaped wiring 12, and each wire 112 is connected to the convex portion 13b of the outer strip-shaped wiring 13, so that the outer side The wire bonding position 21 of the belt-like wiring 13 can be brought closer to the wire bonding position 20 of the inner belt-like wiring 12 and the wire bonding position 19 of the wiring pattern 15 in the width direction of the belt-like wirings 12 and 13.

ここで、半導体チップ１０２を搭載する時の製造ばらつきに対して、ワイヤーボンディング位置２１を中心とするワイヤー１１２の近接許容角度をＡとした時、帯状配線１２，１３の幅方向におけるワイヤーボンディング位置２１からワイヤーボンディング位置１９，２０までの距離Ｂが短くなるほど、前記近接許容角度Ａを大きくすることができる。したがって、前記のように、ワイヤーボンディング位置２１をワイヤーボンディング位置１９，２０に接近させることで、前記近接許容角度Ａを大きくすることができるため、ワイヤー１１２がその両隣りにあるワイヤー１７，１１１に接触するのを防ぐことができる。尚、前記近接許容角度Ａとは、ワイヤー１１２がその両隣りのワイヤー１７，１１１に接触してしまう角度に相当し、近接許容角度Ａ以下であれば、ワイヤー１１２はその両隣りのワイヤー１７，１１１に接触しない。   Here, the wire bonding position 21 in the width direction of the strip-like wirings 12 and 13 when the permissible proximity angle of the wire 112 centering on the wire bonding position 21 is A with respect to manufacturing variations when mounting the semiconductor chip 102. As the distance B from the wire bonding positions 19 and 20 decreases, the proximity allowable angle A can be increased. Accordingly, as described above, the approaching allowable angle A can be increased by bringing the wire bonding position 21 closer to the wire bonding positions 19 and 20, so that the wire 112 is connected to the wires 17 and 111 on both sides thereof. Contact can be prevented. Note that the proximity allowable angle A corresponds to an angle at which the wire 112 comes into contact with the adjacent wires 17 and 111, and if the proximity allowable angle A is equal to or less than the wire 112, the wire 112 is connected to the adjacent wires 17 and 111. No contact with 111.

（実施の形態５）
次に、本発明の実施の形態５について図６を参照しながら説明する。
配線パターン１５に、同電位の複数本（図６では４本）のワイヤー１７が接続されている。 (Embodiment 5)
Next, a fifth embodiment of the present invention will be described with reference to FIG.
A plurality (four in FIG. 6) of wires 17 having the same potential are connected to the wiring pattern 15.

これによると、１個の配線パターン１５に対して１本のワイヤー１７を接続する場合に比べて、配線パターン１５の総数を減らすことができ、これに伴って配線パターン１５のビア１６の個数も減少し、コストを削減できるとともに設計の自由度が向上する。さらに、前記のように同電位の配線パターン１５を可能な限り一つの配線パターン１５にまとめて配置した方が下層の電源やＧＮＤとの関係で電気的に安定するといった効果もある。   According to this, the total number of wiring patterns 15 can be reduced as compared with the case where one wire 17 is connected to one wiring pattern 15, and the number of vias 16 of the wiring pattern 15 is also increased accordingly. The cost can be reduced and the degree of freedom of design is improved. Further, as described above, arranging the wiring patterns 15 having the same potential together in one wiring pattern 15 as much as possible has an effect of being electrically stable in relation to the lower-layer power supply and GND.

前記実施の形態５では、１個の配線パターン１５にワイヤー１７を４本接続しているが、４本以外の複数本接続してもよい。
（実施の形態６）
次に、本発明の実施の形態６について図７を参照しながら説明する。 In the fifth embodiment, four wires 17 are connected to one wiring pattern 15, but a plurality of wires other than four may be connected.
(Embodiment 6)
Next, a sixth embodiment of the present invention will be described with reference to FIG.

配線パターン１５は帯状配線１２の幅方向の凹部１５ａと複数個（図７では２個）の凸部１５ｂとを有する櫛形状に形成されている。各凸部１５ｂには、同電位のワイヤー１７が接続されている。切り取り部１４は配線パターン１５と同形状に形成されている。   The wiring pattern 15 is formed in a comb shape having a concave portion 15a in the width direction of the strip-shaped wiring 12 and a plurality of (two in FIG. 7) convex portions 15b. A wire 17 having the same potential is connected to each convex portion 15b. The cut portion 14 is formed in the same shape as the wiring pattern 15.

これによると、１個の櫛形状の配線パターン１５に対して同電位の複数本（図７では３本）のワイヤー１７を接続しているため、１個の配線パターン１５に対して１本のワイヤー１７を接続する場合に比べ、配線パターン１５の総数を減らすことができ、これに伴って櫛形状の配線パターン１５のビア１６の個数も減少し、コストを削減できる。さらに、前記のように同電位の配線パターン１５を可能な限り一つの櫛形状の配線パターン１５にまとめて配置した方が下層の電源やＧＮＤとの関係で電気的に安定するといった効果もある。   According to this, since a plurality of wires 17 (three in FIG. 7) having the same potential are connected to one comb-shaped wiring pattern 15, one wiring pattern 15 is connected to one wiring pattern 15. Compared with the case where the wires 17 are connected, the total number of the wiring patterns 15 can be reduced, and accordingly, the number of vias 16 of the comb-shaped wiring patterns 15 is also reduced, thereby reducing the cost. Further, as described above, arranging the wiring patterns 15 having the same potential together in one comb-shaped wiring pattern 15 as much as possible has the effect of being electrically stable in relation to the power supply and GND in the lower layer.

また、帯状配線１２の長さ方向に沿った一直線Ｌ上において、同電位のワイヤーボンディング位置１９ａ間に異なる電位のワイヤーボンディング位置２０がある場合であっても、櫛形状の配線パターン１５の各凸部１５ｂに同電位のワイヤーボンディング位置１９ａを設定することで、１個の櫛形状の配線パターン１５に対して同電位の複数本のワイヤー１７を接続することができる。   Further, even if there are wire bonding positions 20 having different potentials between wire bonding positions 19a having the same potential on the straight line L along the length direction of the strip-shaped wiring 12, each protrusion of the comb-shaped wiring pattern 15 is provided. By setting the wire bonding position 19a having the same potential in the portion 15b, a plurality of wires 17 having the same potential can be connected to one comb-shaped wiring pattern 15.

前記実施の形態６では、１個の配線パターン１５について、凹部１５ａを１個と凸部１５ｂを２個形成しているが、凹部１５ａを複数個と凸部１５ｂを３個以上の複数個形成してもよい。   In the sixth embodiment, one concave portion 15a and two convex portions 15b are formed for one wiring pattern 15, but a plurality of concave portions 15a and a plurality of convex portions 15b are formed in plural. May be.

（実施の形態７）
次に、本発明の実施の形態７について図８を参照しながら説明する。
幅方向において相対向する内側の帯状配線１２の外周部と外側の帯状配線１３の内周部とにそれぞれ、幅方向の凹凸部１２ａ，１２ｂ，１３ａ，１３ｂが複数形成されている。内側の帯状配線１２の凸部１２ｂが外側の帯状配線１３の凹部１３ａに入り込むとともに、外側の帯状配線１３の凸部１３ｂが内側の帯状配線１２の凹部１２ａに入り込んでいる。 (Embodiment 7)
Next, a seventh embodiment of the present invention will be described with reference to FIG.
A plurality of concave and convex portions 12a, 12b, 13a, 13b in the width direction are formed on the outer peripheral portion of the inner strip-shaped wiring 12 and the inner peripheral portion of the outer strip-shaped wiring 13 that are opposed to each other in the width direction. The convex portion 12 b of the inner strip-shaped wiring 12 enters the concave portion 13 a of the outer strip-shaped wiring 13, and the convex portion 13 b of the outer strip-shaped wiring 13 enters the concave portion 12 a of the inner strip-shaped wiring 12.

帯状配線１２，１３の長さ方向において、内側の帯状配線１２の凸部１２ｂと外側の帯状配線１３の凸部１３ｂとの間に切り取り部１４が形成されている。各切り取り部１４には、各帯状配線１２，１３とは異なった電源電圧（又は接地電圧）を半導体チップ１０２にワイヤー１７を介して供給する配線パターン１５が形成されている。   A cut portion 14 is formed between the convex portion 12 b of the inner strip-shaped wiring 12 and the convex portion 13 b of the outer strip-shaped wiring 13 in the length direction of the strip-shaped wirings 12 and 13. Each cut portion 14 is formed with a wiring pattern 15 for supplying a power supply voltage (or ground voltage) different from that of each of the strip-like wirings 12 and 13 to the semiconductor chip 102 via the wire 17.

これによると、配線パターン１５は内側の帯状配線１２の凸部１２ｂと外側の帯状配線１３の凸部１３ｂとの間に形成されているため、図２０に示した複数の帯状配線１０８ａ〜１０８ｃを電源電圧又は接地電圧の種類毎に応じて内外多重に配置した従来の配線基板１０１に比べて、帯状配線１２，１３の幅方向における帯状配線形成領域Ｗの拡大を少なくすることができ、したがって、配線領域１１９を十分に確保することが可能となる。   According to this, since the wiring pattern 15 is formed between the convex portion 12b of the inner strip-shaped wiring 12 and the convex portion 13b of the outer strip-shaped wiring 13, the plurality of strip-shaped wirings 108a to 108c shown in FIG. Compared to the conventional wiring board 101 arranged in multiples depending on the type of power supply voltage or ground voltage, the expansion of the band-shaped wiring formation region W in the width direction of the band-shaped wirings 12 and 13 can be reduced. A sufficient wiring area 119 can be secured.

また、ワイヤー１１１を内側の帯状配線１２の凸部１２ｂに接続するとともに、ワイヤー１１２を外側の帯状配線１３の凸部１３ｂに接続することによって、内側の帯状配線１２のワイヤーボンディング位置２０と外側の帯状配線１３のワイヤーボンディング位置２１と配線パターン１５のワイヤーボンディング位置１９とを帯状配線１２の長さ方向に沿った一直線Ｌ上に配列することができる。これにより、各ワイヤー１７，１１１，１１２を同じ長さにすることができ、各ワイヤー１７，１０６，１１１，１１２の長さの種類を減らすことができる。例えば、図８では、ワイヤーの長さを短いワイヤー１７，１１１，１１２と長いワイヤー１０６との２種類に減らすことができる。   Further, by connecting the wire 111 to the convex portion 12b of the inner strip-shaped wiring 12, and connecting the wire 112 to the convex portion 13b of the outer strip-shaped wiring 13, the wire bonding position 20 of the inner strip-shaped wiring 12 and the outer The wire bonding position 21 of the band-shaped wiring 13 and the wire bonding position 19 of the wiring pattern 15 can be arranged on a straight line L along the length direction of the band-shaped wiring 12. Thereby, each wire 17,111,112 can be made into the same length, and the kind of length of each wire 17,106,111,112 can be reduced. For example, in FIG. 8, the length of the wire can be reduced to two types of short wires 17, 111, 112 and long wires 106.

また、前記実施の形態４（図５（ｂ）参照）と同様に、半導体チップ１０２を搭載する時の製造ばらつきに対して、ワイヤーボンディング位置２１を中心とするワイヤー１１２の近接許容角度をＡとした時、各ワイヤーボンディング位置１９〜２１が一直線Ｌ上に配列されているため、前記近接許容角度Ａを大きくすることができる。したがって、ワイヤー１１２がその隣りにあるワイヤー１７に接触するのを防ぐことができる。   Similarly to the fourth embodiment (see FIG. 5B), the proximity allowable angle of the wire 112 with the wire bonding position 21 as the center is A with respect to manufacturing variations when the semiconductor chip 102 is mounted. Since the wire bonding positions 19 to 21 are arranged on the straight line L, the proximity allowable angle A can be increased. Therefore, it is possible to prevent the wire 112 from contacting the adjacent wire 17.

（実施の形態８）
次に、本発明の実施の形態８について図９を参照しながら説明する。
図９は半導体チップ１０２のコーナー部１０２ａの付近の平面図である。切り取り部１４は、前記コーナー部１０２ａの付近には配置されず、前記コーナー部１０２ａから帯状配線１２，１３の長さ方向へ離れた箇所（コーナー部１０２ａ以外の箇所）に配置されている。 (Embodiment 8)
Next, an eighth embodiment of the present invention will be described with reference to FIG.
FIG. 9 is a plan view of the vicinity of the corner portion 102 a of the semiconductor chip 102. The cut-out portion 14 is not disposed in the vicinity of the corner portion 102a, but is disposed at a location away from the corner portion 102a in the length direction of the strip-like wirings 12 and 13 (location other than the corner portion 102a).

これによると、半導体チップ１０２のコーナー部１０２ａの付近における帯状配線１２，１３の面積が切り取り部１４によって削減されることはなく、前記面積を十分に確保することができる。したがって、組立工程での製造ばらつきによる半導体チップ１０２の搭載ずれに対して、前記コーナー部１０２ａの付近における帯状配線１２，１３のワイヤーボンディング位置２０，２１の範囲を十分に確保することができ、前記コーナー部１０２ａの付近において、ワイヤー１１１，１１２同士の接触不良の発生を低減することができる。   According to this, the area of the strip wirings 12 and 13 in the vicinity of the corner portion 102a of the semiconductor chip 102 is not reduced by the cutout portion 14, and the area can be sufficiently secured. Therefore, it is possible to sufficiently secure the range of the wire bonding positions 20 and 21 of the strip wirings 12 and 13 in the vicinity of the corner portion 102a against the mounting deviation of the semiconductor chip 102 due to manufacturing variations in the assembly process. In the vicinity of the corner portion 102a, the occurrence of poor contact between the wires 111 and 112 can be reduced.

尚、図９の配線基板１１は、先述した実施の形態６（図７参照）に示した配線基板１１の半導体チップ１０２のコーナー部１０２ａ付近に切り取り部１４を配置していないものであるが、実施の形態１〜５又は実施の形態７に示した配線基板１１の半導体チップ１０２のコーナー部１０２ａ付近に切り取り部１４を配置していないものであってもよい。   Note that the wiring board 11 in FIG. 9 is one in which the cutout portion 14 is not disposed near the corner portion 102a of the semiconductor chip 102 of the wiring board 11 shown in the above-described sixth embodiment (see FIG. 7). The cut portion 14 may not be arranged near the corner portion 102a of the semiconductor chip 102 of the wiring substrate 11 shown in the first to fifth embodiments or the seventh embodiment.

（実施の形態９）
次に、本発明の実施の形態９について図１０を参照しながら説明する。
外側の帯状配線１３には、幅方向における一部分を切り取った切り取り部１４が複数形成されている。各切り取り部１４は、四角形状であり、外側の帯状配線１３の幅方向における両側端に連通せず、両側端から一定距離Ｃだけ離間した位置にある。各切り取り部１４には、帯状配線１２，１３とは異なった電源電圧（又は接地電圧）を半導体チップ１０２に供給する配線パターン１５が形成されている。各帯状配線１２，１３と各配線パターン１５とはそれぞれビア１６を介して外部パッド電極１１７に接続されている。 (Embodiment 9)
Next, Embodiment 9 of the present invention will be described with reference to FIG.
The outer strip-like wiring 13 is formed with a plurality of cut-out portions 14 cut out of a part in the width direction. Each cut-out portion 14 has a quadrangular shape and does not communicate with both side ends in the width direction of the outer strip-like wiring 13, and is at a position separated by a certain distance C from both side ends. Each cut portion 14 is formed with a wiring pattern 15 for supplying a power supply voltage (or ground voltage) different from that of the strip-like wirings 12 and 13 to the semiconductor chip 102. Each of the strip-like wirings 12 and 13 and each of the wiring patterns 15 is connected to the external pad electrode 117 through a via 16.

これによると、各配線パターン１５は外側の帯状配線１３の切り取り部１４に形成されているため、図２０に示した複数の帯状配線１０８ａ〜１０８ｃを電源電圧又は接地電圧の種類毎に応じて内外多重に配置した従来の配線基板１０１に比べて、帯状配線１２，１３の幅方向における帯状配線形成領域Ｗの拡大を少なくすることができ、したがって、配線領域１１９を十分に確保することが可能となる。   According to this, since each wiring pattern 15 is formed in the cutout portion 14 of the outer band-like wiring 13, the plurality of band-like wirings 108a to 108c shown in FIG. Compared to the conventional wiring substrate 101 arranged in multiple layers, the expansion of the band-shaped wiring formation region W in the width direction of the band-shaped wirings 12 and 13 can be reduced, and therefore the wiring region 119 can be sufficiently secured. Become.

また、各配線パターン１５の周囲は外側の帯状配線１３に囲まれるため、外側の帯状配線１３が各配線パターン１５に対してシールドの役割を果たし、これによって、各配線パターン１５の信号が周囲の信号から影響を受けず、電気的に安定し良好な特性が得られる。   Further, since the periphery of each wiring pattern 15 is surrounded by the outer band-like wiring 13, the outer band-like wiring 13 serves as a shield for each wiring pattern 15, and thereby the signal of each wiring pattern 15 is surrounded by the surroundings. Electrically stable and good characteristics can be obtained without being affected by the signal.

（実施の形態１０）
次に、本発明の実施の形態１０について図１１を参照しながら説明する。
外側の帯状配線１３が同電位のワイヤーボンドパッド１１３に接続パターン２５を介して接続されている。 (Embodiment 10)
Next, a tenth embodiment of the present invention will be described with reference to FIG.
The outer strip-like wiring 13 is connected to the wire bond pad 113 having the same potential through the connection pattern 25.

これによると、電源電圧又は接続電圧を強化（電気特性を安定）させることができる。
（実施の形態１１）
次に、本発明の実施の形態１１について図１２を参照しながら説明する。 According to this, the power supply voltage or the connection voltage can be strengthened (electrical characteristics are stabilized).
(Embodiment 11)
Next, an eleventh embodiment of the present invention will be described with reference to FIG.

実施の形態１１は前記実施の形態９の変形例であって、配線パターン１５に、同電位の複数本（図１２では３本）のワイヤー１７が接続されている。
これによると、１個の配線パターン１５に対して１本のワイヤー１７を接続する場合に比べて、配線パターン１５の総数を減らすことができ、これに伴って配線パターン１５のビア１６の個数も減少し、コストを削減できるとともに設計の自由度が向上する。さらに、前記のように同電位の配線パターン１５を可能な限り一つの配線パターン１５にまとめて配置した方が下層の電源やＧＮＤとの関係で電気的に安定するといった効果もある。 The eleventh embodiment is a modification of the ninth embodiment, in which a plurality of wires 17 (three in FIG. 12) having the same potential are connected to the wiring pattern 15.
According to this, the total number of wiring patterns 15 can be reduced as compared with the case where one wire 17 is connected to one wiring pattern 15, and the number of vias 16 of the wiring pattern 15 is also increased accordingly. The cost can be reduced and the degree of freedom of design is improved. Further, as described above, arranging the wiring patterns 15 having the same potential together in one wiring pattern 15 as much as possible has an effect of being electrically stable in relation to the lower-layer power supply and GND.

前記実施の形態１１では、１個の配線パターン１５にワイヤー１７を３本接続しているが、３本以外の複数本接続してもよい。
（実施の形態１２）
次に、本発明の実施の形態１２について図１３を参照しながら説明する。 In the eleventh embodiment, three wires 17 are connected to one wiring pattern 15, but a plurality of wires other than three may be connected.
(Embodiment 12)
Next, Embodiment 12 of the present invention will be described with reference to FIG.

実施の形態１２は前記実施の形態１１の変形例であって、外側の帯状配線１３が同電位のワイヤーボンドパッド１１３に接続パターン２５を介して接続されている。
これによると、電源電圧又は接続電圧を強化（電気特性を安定）させることができる。 The twelfth embodiment is a modification of the eleventh embodiment, in which the outer strip-like wiring 13 is connected to the wire bond pad 113 having the same potential via the connection pattern 25.
According to this, the power supply voltage or the connection voltage can be strengthened (electrical characteristics are stabilized).

（実施の形態１３）
次に、本発明の実施の形態１３について図１４を参照しながら説明する。
実施の形態１３は前記実施の形態１１の変形例であって、配線パターン１５は帯状配線１３の幅方向の凹部１５ａと複数個（図１４では２個）の凸部１５ｂとを有する櫛形状に形成されている。各凸部１５ｂには、同電位のワイヤー１７が接続されている。切り取り部１４は配線パターン１５と同形状に形成されている。 (Embodiment 13)
Next, Embodiment 13 of the present invention will be described with reference to FIG.
The thirteenth embodiment is a modification of the eleventh embodiment, and the wiring pattern 15 has a comb shape having a concave portion 15a in the width direction of the strip-shaped wiring 13 and a plurality of (two in FIG. 14) convex portions 15b. Is formed. A wire 17 having the same potential is connected to each convex portion 15b. The cut portion 14 is formed in the same shape as the wiring pattern 15.

これによると、帯状配線１３の長さ方向に沿った一直線Ｌ上において、同電位のワイヤーボンディング位置１９ａ間に異なる電位のワイヤーボンディング位置２１がある場合であっても、櫛形状の配線パターン１５の各凸部１５ｂに同電位のワイヤーボンディング位置１９ａを設定することで、１個の櫛形状の配線パターン１５に対して同電位の複数本のワイヤー１７を接続することができる。   According to this, even if there is a wire bonding position 21 having a different potential between the wire bonding positions 19 a having the same potential on the straight line L along the length direction of the strip-shaped wiring 13, By setting the wire bonding position 19a having the same potential to each convex portion 15b, a plurality of wires 17 having the same potential can be connected to one comb-shaped wiring pattern 15.

前記実施の形態１３では、１個の配線パターン１５について、凹部１５ａを１個と凸部１５ｂを２個形成しているが、凹部１５ａを複数個と凸部１５ｂを３個以上の複数個形成してもよい。   In the thirteenth embodiment, one recess 15a and two projections 15b are formed for one wiring pattern 15. However, a plurality of recesses 15a and a plurality of projections 15b are formed. May be.

前記実施の形態１３では、１個の配線パターン１５にワイヤー１７を２本接続しているが、２本以外の複数本接続してもよい。
（実施の形態１４）
次に、本発明の実施の形態１４について図１５を参照しながら説明する。 In the thirteenth embodiment, two wires 17 are connected to one wiring pattern 15, but a plurality of wires other than two may be connected.
(Embodiment 14)
Next, a fourteenth embodiment of the present invention will be described with reference to FIG.

実施の形態１４は前記実施の形態１３の変形例であって、外側の帯状配線１３が同電位のワイヤーボンドパッド１１３に接続パターン２５を介して接続されている。
これによると、電源電圧又は接続電圧を強化（電気特性を安定）させることができる。 The fourteenth embodiment is a modification of the thirteenth embodiment, in which the outer strip-like wiring 13 is connected to the wire bond pad 113 having the same potential through the connection pattern 25.
According to this, the power supply voltage or the connection voltage can be strengthened (electrical characteristics are stabilized).

（実施の形態１５）
次に、本発明の実施の形態１５について図１６を参照しながら説明する。
内側の帯状配線１２の外周部に複数の凹凸部１２ａ，１２ｂが形成されているとともに外側の帯状配線１３の内周部に複数の凹部１３ａが形成されている。前記凹凸部１２ａ，１２ｂと凹部１３ａとで切り取り部１４が形成されている。切り取り部１４には、各帯状配線１２，１３とは異なった電源電圧（又は接地電圧）を半導体チップ１０２にワイヤー１７を介して供給する配線パターン１５が複数個形成されている。 (Embodiment 15)
Next, a fifteenth embodiment of the present invention will be described with reference to FIG.
A plurality of concave and convex portions 12 a and 12 b are formed on the outer peripheral portion of the inner strip-shaped wiring 12, and a plurality of concave portions 13 a are formed on the inner peripheral portion of the outer strip-shaped wiring 13. A cutout portion 14 is formed by the concave and convex portions 12a and 12b and the concave portion 13a. A plurality of wiring patterns 15 for supplying a power supply voltage (or ground voltage) different from that of each of the strip-like wirings 12 and 13 to the semiconductor chip 102 via the wires 17 are formed in the cutout portion 14.

各配線パターン１５は帯状配線１２の幅方向の凹部１５ａと複数個（図１６では２個）の凸部１５ｂとを有する櫛形状に形成されている。各配線パターン１５の凸部１５ｂが内側の帯状配線１２の凹部１２ａに突入し、各配線パターン１５の凹部１５ａに内側の帯状配線１２の凸部１２ｂが突入している。   Each wiring pattern 15 is formed in a comb shape having a concave portion 15a in the width direction of the strip-shaped wiring 12 and a plurality (two in FIG. 16) of convex portions 15b. The convex portion 15 b of each wiring pattern 15 enters the concave portion 12 a of the inner strip-shaped wiring 12, and the convex portion 12 b of the inner strip-shaped wiring 12 enters the concave portion 15 a of each wiring pattern 15.

配線パターン１５の各凸部１５ｂには同電位のワイヤー１７が接続されている。また、各帯状配線１２，１３と各配線パターン１５とはそれぞれビア１６を介して外部パッド電極１１７に接続されている。   A wire 17 having the same potential is connected to each convex portion 15 b of the wiring pattern 15. Each of the strip-like wirings 12 and 13 and each of the wiring patterns 15 is connected to the external pad electrode 117 through a via 16.

これによると、電源電圧又は接地電圧がボール電極１０４から各帯状配線１２，１３とワイヤー１１１，１１２とを介して半導体チップ１０２に供給され、前記各帯状配線１２，１３とは異なった電源電圧（又は接地電圧）がボール電極１０４から配線パターン１５とワイヤー１７とを介して半導体チップ１０２に供給される。   According to this, a power supply voltage or a ground voltage is supplied from the ball electrode 104 to the semiconductor chip 102 via the strip-like wirings 12 and 13 and the wires 111 and 112, and a different power supply voltage ( (Or ground voltage) is supplied from the ball electrode 104 to the semiconductor chip 102 via the wiring pattern 15 and the wire 17.

また、配線パターン１５は帯状配線１２，１３の切り取り部１４に形成されているため、図２０に示した複数の帯状配線１０８ａ〜１０８ｃを電源電圧又は接地電圧の種類毎に応じて内外多重に配置した従来の配線基板１０１に比べて、帯状配線１２，１３の幅方向における帯状配線形成領域Ｗの拡大を少なくすることができ、したがって、配線領域１１９を十分に確保することが可能となる。   Further, since the wiring pattern 15 is formed in the cut-out portion 14 of the strip-like wirings 12 and 13, the plurality of strip-like wirings 108a to 108c shown in FIG. 20 are arranged in multiples according to the type of power supply voltage or ground voltage. Compared to the conventional wiring substrate 101, the expansion of the band-shaped wiring formation region W in the width direction of the band-shaped wirings 12 and 13 can be reduced, and therefore the wiring region 119 can be sufficiently secured.

また、１個の配線パターン１５に対して同電位の複数本（図１６では三本）のワイヤー１７を接続しているため、１個の配線パターン１５に対して１本のワイヤー１７を接続する場合に比べて、配線パターン１５の総数を減らすことができ、これに伴って配線パターン１５のビア１６の個数も減少し、コストを削減できるとともに設計の自由度が向上する。さらに、前記のように同電位の配線パターン１５を可能な限り一つの配線パターン１５にまとめて配置した方が下層の電源やＧＮＤとの関係で電気的に安定するといった効果もある。   Further, since a plurality of wires 17 (three wires in FIG. 16) having the same potential are connected to one wiring pattern 15, one wire 17 is connected to one wiring pattern 15. Compared to the case, the total number of wiring patterns 15 can be reduced, and accordingly, the number of vias 16 of the wiring patterns 15 is also reduced, so that the cost can be reduced and the degree of design freedom is improved. Further, as described above, arranging the wiring patterns 15 having the same potential together in one wiring pattern 15 as much as possible has an effect of being electrically stable in relation to the lower-layer power supply and GND.

また、帯状配線１２の長さ方向に沿った一直線Ｌ上において、同電位のワイヤーボンディング位置１９ａ間に異なる電位のワイヤーボンディング位置２０がある場合であっても、櫛形状の配線パターン１５の各凸部１５ｂに同電位のワイヤーボンディング位置１９ａを設定することで、１個の櫛形状の配線パターン１５に対して同電位の複数本のワイヤー１７を接続することができる。   Further, even if there are wire bonding positions 20 having different potentials between wire bonding positions 19a having the same potential on the straight line L along the length direction of the strip-shaped wiring 12, each protrusion of the comb-shaped wiring pattern 15 is provided. By setting the wire bonding position 19a having the same potential in the portion 15b, a plurality of wires 17 having the same potential can be connected to one comb-shaped wiring pattern 15.

前記実施の形態１５では、１個の配線パターン１５について、凹部１５ａを１個と凸部１５ｂを２個形成しているが、凹部１５ａを複数個と凸部１５ｂを３個以上の複数個形成してもよい。   In the fifteenth embodiment, one recess 15a and two projections 15b are formed for one wiring pattern 15. However, a plurality of recesses 15a and a plurality of projections 15b are formed in plural. May be.

前記実施の形態１５では、１個の配線パターン１５にワイヤー１７を３本接続しているが、３本以外の複数本接続してもよい。
前記実施の形態１５では、図１６に示したように切り取り部１４に配線パターン１５を二個配置しているが、三個以上配置してもよい。 In the fifteenth embodiment, three wires 17 are connected to one wiring pattern 15, but a plurality of wires other than three may be connected.
In the fifteenth embodiment, two wiring patterns 15 are arranged in the cutout portion 14 as shown in FIG. 16, but three or more wiring patterns 15 may be arranged.

前記実施の形態１〜１５では、二本の帯状配線１２，１３を内外二重に配置しているが、三本以上の帯状配線を内外三重以上に配置してもよい。
（実施の形態１６）
次に、本発明の実施の形態１６について図１７を参照しながら説明する。 In the first to fifteenth embodiments, the two strip-like wirings 12 and 13 are arranged in the inner and outer doubles, but three or more strip-like wirings may be arranged in the inner and outer triples or more.
(Embodiment 16)
Next, a sixteenth embodiment of the present invention will be described with reference to FIG.

実施の形態１６は前記実施の形態１５の変形例であって、三本の帯状配線１１，１２，２７が内外三重に形成されている。最外側の帯状配線１３の内周部に凹部１３ａが形成されている。最外側の帯状配線１３の内側に対向する帯状配線１２の外周部に凹凸部１２ａ，１２ｂが形成されている。前記凹凸部１２ａ，１２ｂと凹部１３ａとで切り取り部１４が形成されている。切り取り部１４には、各帯状配線１２，１３，２７とは異なった電源電圧又は接地電圧を半導体チップ１０２にワイヤー１７を介して供給する配線パターン１５が複数個形成されている。   The sixteenth embodiment is a modification of the fifteenth embodiment, in which three strip wirings 11, 12, and 27 are formed in an inner and outer triple. A recess 13 a is formed in the inner peripheral portion of the outermost strip-like wiring 13. Concave and convex portions 12 a and 12 b are formed on the outer peripheral portion of the strip-shaped wiring 12 facing the inside of the outermost strip-shaped wiring 13. A cutout portion 14 is formed by the concave and convex portions 12a and 12b and the concave portion 13a. A plurality of wiring patterns 15 for supplying a power supply voltage or a ground voltage different from each of the strip-shaped wirings 12, 13, and 27 to the semiconductor chip 102 via the wires 17 are formed in the cut portion 14.

これによると、電源電圧又は接地電圧がボール電極１０４から各帯状配線１２，１３，２７とワイヤー１１１，１１２，２８とを介して半導体チップ１０２に供給され、前記各帯状配線１２，１３，２７とは異なった電源電圧（又は接地電圧）がボール電極１０４から配線パターン１５とワイヤー１７とを介して半導体チップ１０２に供給される。   According to this, a power supply voltage or a ground voltage is supplied from the ball electrode 104 to the semiconductor chip 102 via the strip wirings 12, 13, 27 and the wires 111, 112, 28, and the strip wirings 12, 13, 27, Different power supply voltages (or ground voltages) are supplied from the ball electrode 104 to the semiconductor chip 102 via the wiring pattern 15 and the wire 17.

前記実施の形態１６では、三本の帯状配線１２，１３，２７を内外三重に配置しているが、四本以上の帯状配線を内外四重以上に配置してもよい。   In the sixteenth embodiment, the three strip-like wirings 12, 13, and 27 are arranged in the inner and outer triples, but four or more strip-like wirings may be arranged in the inner and outer quadruple or more.

本発明にかかる配線基板とそれを用いた半導体装置は、多機能化により電源やＧＮＤの種類が増えても、配線の引廻し領域をうまく利用することにより、従来よりも電源やＧＮＤを表層で可能な限りまとめ、電源やＧＮＤを接続するための配線パターンを工夫することにより、配線領域をより確保できる効果がある。多ピンのパッケージなどの配線基板およびそれを用いた半導体装置に有用である。ＢＧＡ型のパッケージ構造のみでなく、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、多段のＳＩＰなどにも同等の効果が得られる。   Even if the wiring board and the semiconductor device using the wiring board according to the present invention increase in the number of types of power supply and GND due to multi-functionalization, the power supply and GND can be used on the surface layer more effectively than before by utilizing the wiring routing area. By combining as much as possible and devising a wiring pattern for connecting the power supply and GND, there is an effect that a wiring area can be secured more. It is useful for a wiring board such as a multi-pin package and a semiconductor device using the same. The same effect can be obtained not only for the BGA type package structure but also for CSP (Chip Size Package), LGA (Land Grid Array), multi-stage SIP, and the like.

本発明の実施の形態１における配線基板の図であり、（ａ）は平面図、（ｂ）は（ａ）におけるＳ部の拡大平面図である。It is a figure of the wiring board in Embodiment 1 of this invention, (a) is a top view, (b) is an enlarged plan view of the S section in (a). 同、配線基板を備えた半導体装置の図であり、（ａ）は平面図、（ｂ）は（ａ）におけるＸ−Ｘ’断面図である。2A and 2B are diagrams of a semiconductor device provided with a wiring board, in which FIG. 1A is a plan view and FIG. 1B is a cross-sectional view taken along line X-X ′ in FIG. 本発明の実施の形態２における配線基板の一部拡大平面図である。It is a partial enlarged plan view of the wiring board in Embodiment 2 of the present invention. 本発明の実施の形態３における配線基板の一部拡大平面図である。It is a partial enlarged plan view of the wiring board in Embodiment 3 of the present invention. 本発明の実施の形態４における配線基板の図であり、（ａ）は一部拡大平面図、（ｂ）は近接許容角度を示す図である。It is a figure of the wiring board in Embodiment 4 of this invention, (a) is a partially expanded plan view, (b) is a figure which shows proximity | contact allowable angle. 本発明の実施の形態５における配線基板の一部拡大平面図である。FIG. 10 is a partially enlarged plan view of a wiring board in a fifth embodiment of the present invention. 本発明の実施の形態６における配線基板の一部拡大平面図である。It is a partially expanded plan view of the wiring board in Embodiment 6 of the present invention. 本発明の実施の形態７における配線基板の一部拡大平面図である。It is a partially expanded plan view of the wiring board in the seventh embodiment of the present invention. 本発明の実施の形態８における配線基板の一部拡大平面図である。It is a partially expanded plan view of the wiring board in the eighth embodiment of the present invention. 本発明の実施の形態９における配線基板の一部拡大平面図である。It is a partially expanded plan view of the wiring board in the ninth embodiment of the present invention. 本発明の実施の形態１０における配線基板の一部拡大平面図である。It is a partial enlarged plan view of the wiring board in Embodiment 10 of the present invention. 本発明の実施の形態１１における配線基板の一部拡大平面図である。It is a partial enlarged plan view of the wiring board in Embodiment 11 of the present invention. 本発明の実施の形態１２における配線基板の一部拡大平面図である。It is a partial enlarged plan view of the wiring board in Embodiment 12 of the present invention. 本発明の実施の形態１３における配線基板の一部拡大平面図である。It is a partial enlarged plan view of the wiring board in Embodiment 13 of the present invention. 本発明の実施の形態１４における配線基板の一部拡大平面図である。It is a partially expanded plan view of the wiring board in the fourteenth embodiment of the present invention. 本発明の実施の形態１５における配線基板の一部拡大平面図である。It is a partial enlarged plan view of the wiring board in the fifteenth embodiment of the present invention. 本発明の実施の形態１６における配線基板の一部拡大平面図である。It is a partially expanded plan view of the wiring board in the sixteenth embodiment of the present invention. 従来の配線基板の図であり、（ａ）は平面図、（ｂ）は（ａ）におけるＵ部の拡大平面図である。It is a figure of the conventional wiring board, (a) is a top view, (b) is an enlarged plan view of the U section in (a). 従来の配線基板を備えた半導体装置の図であり、（ａ）は平面図、（ｂ）は（ａ）におけるＸ−Ｘ’断面図である。It is a figure of the semiconductor device provided with the conventional wiring board, (a) is a top view, (b) is X-X 'sectional drawing in (a). 同、配線基板の一部拡大平面図であり、帯状配線を増設したものである。FIG. 4 is a partially enlarged plan view of the wiring board in which a band-like wiring is added.

符号の説明Explanation of symbols

１１ 配線基板
１２，１３，２７ 帯状配線
１２ａ，１３ａ 凹部
１２ｂ，１３ｂ 凸部
１４ 切り取り部
１５ 配線パターン
１５ａ 凹部
１５ｂ 凸部
１７，２８，１０６，１１１，１１２ ワイヤー
１８ 金属配線層
３１ 半導体装置
１０２ 半導体チップ
１０２ａ コーナー部
１０３ パッド（端子）
１０４ ボール電極（外部端子）
１０７ 金属配線パターン
１１０ チップ搭載領域
１１３ ワイヤーボンドパッド
１１６ 封止樹脂 DESCRIPTION OF SYMBOLS 11 Wiring board | substrate 12,13,27 Strip | belt-shaped wiring 12a, 13a Concave part 12b, 13b Convex part 14 Cutting part 15 Wiring pattern 15a Concave part 15b Convex part 17,28,106,111,112 Wire 18 Metal wiring layer 31 Semiconductor device 102 Semiconductor chip 102a corner 103 pad (terminal)
104 Ball electrode (external terminal)
107 Metal wiring pattern 110 Chip mounting region 113 Wire bond pad 116 Sealing resin

Claims (12)

半導体チップを搭載し、ワイヤーボンディングにより端子を外部に引き出す板状の配線基板であって、
表面に、金属配線パターンを有する金属配線層が形成され、
金属配線層に半導体チップを搭載するチップ搭載領域が形成され、
表面とは反対側の裏面に外部端子が設けられ、
金属配線パターンは一端が半導体チップとワイヤーボンディングされるとともに他端が外部端子に接続されており、
金属配線パターンにワイヤーボンドパッドが接続され、
半導体チップにワイヤーを介して電源電圧又は接地電圧を供給する帯状配線がチップ搭載領域の周囲を取り囲むようにして形成され、
ワイヤーボンドパッドは帯状配線の外側に配置されており、
帯状配線に、幅方向における一部分を切り取った切り取り部が形成され、
切り取り部に、帯状配線とは異なった電源電圧又は接地電圧を半導体チップにワイヤーを介して供給する配線パターンが形成され、
帯状配線と配線パターンとがそれぞれ外部端子に接続されていることを特徴とする配線基板。 A board-like wiring board that has a semiconductor chip and leads the terminals to the outside by wire bonding,
A metal wiring layer having a metal wiring pattern is formed on the surface,
A chip mounting area for mounting a semiconductor chip on the metal wiring layer is formed,
External terminals are provided on the back side opposite to the front side,
One end of the metal wiring pattern is wire bonded to the semiconductor chip and the other end is connected to the external terminal.
Wire bond pads are connected to the metal wiring pattern,
A band-shaped wiring for supplying a power supply voltage or a ground voltage to the semiconductor chip via a wire is formed so as to surround the periphery of the chip mounting region.
The wire bond pad is located outside the strip wiring,
In the strip-shaped wiring, a cut-out part is formed by cutting out a part in the width direction,
A wiring pattern for supplying a power supply voltage or ground voltage different from the strip-shaped wiring to the semiconductor chip via the wire is formed in the cut portion,
A wiring board in which a strip-like wiring and a wiring pattern are connected to external terminals, respectively. 半導体チップを搭載し、ワイヤーボンディングにより端子を外部に引き出す板状の配線基板であって、
表面に、金属配線パターンを有する金属配線層が形成され、
金属配線層に半導体チップを搭載するチップ搭載領域が形成され、
表面とは反対側の裏面に外部端子が設けられ、
金属配線パターンは一端が半導体チップとワイヤーボンディングされるとともに他端が外部端子に接続されており、
金属配線パターンにワイヤーボンドパッドが接続され、
半導体チップにワイヤーを介して電源電圧又は接地電圧を供給する複数の帯状配線がチップ搭載領域の周囲を取り囲むようにして内外多重に形成され、
ワイヤーボンドパッドは最外側の帯状配線の外側に配置されており、
幅方向において相対向する内側の帯状配線の外周部と外側の帯状配線の内周部とにそれぞれ、幅方向の複数の凹凸部が形成され、
内側の帯状配線と外側の帯状配線との各凹部同士および各凸部同士が向かい合って配置され、
内側の帯状配線の凹部と外側の帯状配線の凹部とで切り取り部が形成され、
切り取り部に、各帯状配線とは異なった電源電圧又は接地電圧を半導体チップにワイヤーを介して供給する配線パターンが形成され、
各帯状配線と配線パターンとがそれぞれ外部端子に接続されていることを特徴とする配線基板。 A board-like wiring board that has a semiconductor chip and leads the terminals to the outside by wire bonding,
A metal wiring layer having a metal wiring pattern is formed on the surface,
A chip mounting area for mounting a semiconductor chip on the metal wiring layer is formed,
External terminals are provided on the back side opposite to the front side,
One end of the metal wiring pattern is wire bonded to the semiconductor chip and the other end is connected to the external terminal.
Wire bond pads are connected to the metal wiring pattern,
A plurality of strip-shaped wirings for supplying a power supply voltage or a ground voltage to the semiconductor chip via wires are formed in an inner and outer multiplex so as to surround the periphery of the chip mounting region,
The wire bond pad is located outside the outermost strip wiring,
A plurality of concavo-convex portions in the width direction are respectively formed on the outer peripheral portion of the inner strip-shaped wiring and the inner peripheral portion of the outer strip-shaped wiring facing each other in the width direction,
The concave portions and the convex portions of the inner belt-like wiring and the outer belt-like wiring are arranged facing each other,
A cutout portion is formed by the concave portion of the inner strip-shaped wiring and the concave portion of the outer strip-shaped wiring,
A wiring pattern for supplying a power supply voltage or a ground voltage different from each band-like wiring to the semiconductor chip via a wire is formed in the cut portion,
Each wiring board and wiring pattern are each connected to the external terminal, The wiring board characterized by the above-mentioned. 配線パターンは帯状配線の幅方向の凹部と複数の凸部とを有する櫛形状に形成され、
同電位のワイヤーが前記各凸部に接続されることを特徴とする請求項２に記載の配線基板。 The wiring pattern is formed in a comb shape having a concave portion in the width direction of the strip-like wiring and a plurality of convex portions,
The wiring board according to claim 2, wherein wires having the same potential are connected to the convex portions. 半導体チップを搭載し、ワイヤーボンディングにより端子を外部に引き出す板状の配線基板であって、
表面に、金属配線パターンを有する金属配線層が形成され、
金属配線層に半導体チップを搭載するチップ搭載領域が形成され、
表面とは反対側の裏面に外部端子が設けられ、
金属配線パターンは一端が半導体チップとワイヤーボンディングされるとともに他端が外部端子に接続されており、
金属配線パターンにワイヤーボンドパッドが接続され、
半導体チップにワイヤーを介して電源電圧又は接地電圧を供給する複数の帯状配線がチップ搭載領域の周囲を取り囲むようにして内外多重に形成され、
ワイヤーボンドパッドは最外側の帯状配線の外側に配置されており、
幅方向において相対向する内側の帯状配線の外周部と外側の帯状配線の内周部とにそれぞれ、幅方向の複数の凹凸部が形成され、
内側の帯状配線の凸部が外側の帯状配線の凹部に入り込むとともに、外側の帯状配線の凸部が内側の帯状配線の凹部に入り込み、
内側の帯状配線の凸部と外側の帯状配線の凸部との間に切り取り部が形成され、
切り取り部に、各帯状配線とは異なった電源電圧又は接地電圧を半導体チップにワイヤーを介して供給する配線パターンが形成され、
各帯状配線と配線パターンとがそれぞれ外部端子に接続されていることを特徴とする配線基板。 A board-like wiring board that has a semiconductor chip and leads the terminals to the outside by wire bonding,
A metal wiring layer having a metal wiring pattern is formed on the surface,
A chip mounting area for mounting a semiconductor chip on the metal wiring layer is formed,
External terminals are provided on the back side opposite to the front side,
One end of the metal wiring pattern is wire bonded to the semiconductor chip and the other end is connected to the external terminal.
Wire bond pads are connected to the metal wiring pattern,
A plurality of strip-shaped wirings for supplying a power supply voltage or a ground voltage to the semiconductor chip via wires are formed in an inner and outer multiplex so as to surround the periphery of the chip mounting region,
The wire bond pad is located outside the outermost strip wiring,
A plurality of concavo-convex portions in the width direction are respectively formed on the outer peripheral portion of the inner strip-shaped wiring and the inner peripheral portion of the outer strip-shaped wiring facing each other in the width direction,
The convex portion of the inner strip-shaped wiring enters the concave portion of the outer strip-shaped wiring, and the convex portion of the outer strip-shaped wiring enters the concave portion of the inner strip-shaped wiring,
A cutout is formed between the convex portion of the inner strip-shaped wiring and the convex portion of the outer strip-shaped wiring,
A wiring pattern for supplying a power supply voltage or a ground voltage different from each band-like wiring to the semiconductor chip via a wire is formed in the cut portion,
Each wiring board and wiring pattern are each connected to the external terminal, The wiring board characterized by the above-mentioned. 切り取り部は、半導体チップのコーナー部付近に配置されず、コーナー部から帯状配線の長さ方向へ離れた箇所に配置されていることを特徴とする請求項１から請求項４のいずれか１項に記載の配線基板。 5. The cut-out portion is not arranged near the corner portion of the semiconductor chip, but is arranged at a location away from the corner portion in the length direction of the strip-like wiring. Wiring board as described in. 半導体チップを搭載し、ワイヤーボンディングにより端子を外部に引き出す板状の配線基板であって、
表面に、金属配線パターンを有する金属配線層が形成され、
金属配線層に半導体チップを搭載するチップ搭載領域が形成され、
表面とは反対側の裏面に外部端子が設けられ、
金属配線パターンは一端が半導体チップとワイヤーボンディングされるとともに他端が外部端子に接続されており、
金属配線パターンにワイヤーボンドパッドが接続され、
半導体チップにワイヤーを介して電源電圧又は接地電圧を供給する複数の帯状配線がチップ搭載領域の周囲を取り囲むようにして内外多重に形成され、
ワイヤーボンドパッドは最外側の帯状配線の外側に配置されており、
最外側の帯状配線に切り取り部が形成され、
切り取り部は、帯状配線の幅方向における両側端に連通せず、両側端から一定距離だけ離間した位置にあり、
切り取り部に、各帯状配線とは異なった電源電圧又は接地電圧を半導体チップにワイヤーを介して供給する配線パターンが形成され、
帯状配線と配線パターンとがそれぞれ外部端子に接続されていることを特徴とする配線基板。 A board-like wiring board that has a semiconductor chip and leads the terminals to the outside by wire bonding,
A metal wiring layer having a metal wiring pattern is formed on the surface,
A chip mounting area for mounting a semiconductor chip on the metal wiring layer is formed,
External terminals are provided on the back side opposite to the front side,
One end of the metal wiring pattern is wire bonded to the semiconductor chip and the other end is connected to the external terminal.
Wire bond pads are connected to the metal wiring pattern,
A plurality of strip-shaped wirings for supplying a power supply voltage or a ground voltage to the semiconductor chip via wires are formed in an inner and outer multiplex so as to surround the periphery of the chip mounting region,
The wire bond pad is located outside the outermost strip wiring,
A cutout is formed in the outermost strip wiring,
The cut-out part does not communicate with both side ends in the width direction of the belt-like wiring, and is at a position separated by a certain distance from both side ends,
A wiring pattern for supplying a power supply voltage or a ground voltage different from each band-like wiring to the semiconductor chip via a wire is formed in the cut portion,
A wiring board in which a strip-like wiring and a wiring pattern are connected to external terminals, respectively. 最外側の帯状配線が同電位のワイヤーボンドパッドに接続されていることを特徴とする請求項６に記載の配線基板。 7. The wiring board according to claim 6, wherein the outermost strip wiring is connected to a wire bond pad having the same potential. 半導体チップを搭載し、ワイヤーボンディングにより端子を外部に引き出す板状の配線基板であって、
表面に、金属配線パターンを有する金属配線層が形成され、
金属配線層に半導体チップを搭載するチップ搭載領域が形成され、
表面とは反対側の裏面に外部端子が設けられ、
金属配線パターンは一端が半導体チップとワイヤーボンディングされるとともに他端が外部端子に接続されており、
金属配線パターンにワイヤーボンドパッドが接続され、
半導体チップにワイヤーを介して電源電圧又は接地電圧を供給する複数の帯状配線がチップ搭載領域の周囲を取り囲むようにして内外多重に形成され、
ワイヤーボンドパッドは最外側の帯状配線の外側に配置されており、
幅方向において相対向する内側の帯状配線の外周部に凹凸部が形成されているとともに外側の帯状配線の内周部に凹部が形成され、
内側の帯状配線の凹凸部と外側の帯状配線の凹部とで切り取り部が形成され、
切り取り部に、各帯状配線とは異なった電源電圧又は接地電圧を半導体チップにワイヤーを介して供給する配線パターンが複数形成され、
各配線パターンは帯状配線の幅方向の凹部と複数の凸部とを有する櫛形状に形成され、
同電位のワイヤーが配線パターンの各凸部に接続され、
各帯状配線と各配線パターンとがそれぞれ外部端子に接続されていることを特徴とする配線基板。 A board-like wiring board that has a semiconductor chip and leads the terminals to the outside by wire bonding,
A metal wiring layer having a metal wiring pattern is formed on the surface,
A chip mounting area for mounting a semiconductor chip on the metal wiring layer is formed,
External terminals are provided on the back side opposite to the front side,
One end of the metal wiring pattern is wire bonded to the semiconductor chip and the other end is connected to the external terminal.
Wire bond pads are connected to the metal wiring pattern,
A plurality of strip-shaped wirings for supplying a power supply voltage or a ground voltage to the semiconductor chip via wires are formed in an inner and outer multiplex so as to surround the periphery of the chip mounting region,
The wire bond pad is located outside the outermost strip wiring,
Concavities and convexities are formed on the outer peripheral portion of the inner strip-shaped wiring facing each other in the width direction, and concave portions are formed on the inner peripheral portion of the outer strip-shaped wiring,
A cut-out portion is formed by the concave and convex portions of the inner strip-shaped wiring and the concave portions of the outer strip-shaped wiring,
A plurality of wiring patterns for supplying a power supply voltage or a ground voltage different from each band-like wiring to the semiconductor chip via wires are formed in the cut portion,
Each wiring pattern is formed in a comb shape having a concave portion in the width direction of the strip-shaped wiring and a plurality of convex portions,
A wire of the same potential is connected to each convex part of the wiring pattern,
Each wiring board and each wiring pattern are each connected to the external terminal, The wiring board characterized by the above-mentioned. 三本の帯状配線が内外三重に形成され、
最外側の帯状配線の内周部に凹部が形成され、
最外側の帯状配線の内側に対向する帯状配線の外周部に凹凸部が形成されていることを特徴とする請求項８記載の配線基板。 Three strips of wiring are formed inside and outside,
A recess is formed in the inner periphery of the outermost strip-shaped wiring,
9. The wiring board according to claim 8, wherein a concavo-convex portion is formed on an outer peripheral portion of the strip-shaped wiring facing the inside of the outermost strip-shaped wiring. 配線パターンに、同電位の複数のワイヤーが接続されることを特徴とする請求項１又は請求項２又は請求項６又は請求項７に記載の配線基板。 The wiring board according to claim 1, claim 2, claim 6, or claim 7, wherein a plurality of wires having the same potential are connected to the wiring pattern. 配線パターンは帯状配線の幅方向の凹部と複数の凸部とを有する櫛形状に形成され、
同電位のワイヤーが前記各凸部に接続され、
切り取り部が配線パターンと同形状に形成されていることを特徴とする請求項１又は請求項６又は請求項７に記載の配線基板。 The wiring pattern is formed in a comb shape having a concave portion in the width direction of the strip-like wiring and a plurality of convex portions,
A wire of the same potential is connected to each convex part,
The wiring board according to claim 1, wherein the cut portion is formed in the same shape as the wiring pattern. 前記請求項１から請求項１１のいずれか１項に記載の配線基板を備えた半導体装置であって、
配線基板のチップ搭載領域に半導体チップが搭載され、
半導体チップの端子とワイヤーボンドパッド、半導体チップの端子と帯状配線、半導体チップの端子と配線パターンが、それぞれワイヤーでボンディングされ、
半導体チップと各ワイヤーとが樹脂で封止されていることを特徴とする半導体装置。 A semiconductor device comprising the wiring board according to any one of claims 1 to 11,
A semiconductor chip is mounted on the chip mounting area of the wiring board,
Semiconductor chip terminals and wire bond pads, semiconductor chip terminals and strip wiring, semiconductor chip terminals and wiring patterns are bonded with wires, respectively.
A semiconductor device, wherein a semiconductor chip and each wire are sealed with a resin.
JP2006340620A 2006-12-19 2006-12-19 Wiring board, and semiconductor device with same Withdrawn JP2008153477A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006340620A JP2008153477A (en) 2006-12-19 2006-12-19 Wiring board, and semiconductor device with same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006340620A JP2008153477A (en) 2006-12-19 2006-12-19 Wiring board, and semiconductor device with same

Publications (1)

Publication Number Publication Date
JP2008153477A true JP2008153477A (en) 2008-07-03

Family

ID=39655327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006340620A Withdrawn JP2008153477A (en) 2006-12-19 2006-12-19 Wiring board, and semiconductor device with same

Country Status (1)

Country Link
JP (1) JP2008153477A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681387A (en) * 2012-09-13 2014-03-26 瑞萨电子株式会社 Method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681387A (en) * 2012-09-13 2014-03-26 瑞萨电子株式会社 Method of manufacturing semiconductor device
CN103681387B (en) * 2012-09-13 2018-01-12 瑞萨电子株式会社 The method for manufacturing semiconductor devices

Similar Documents

Publication Publication Date Title
US7372169B2 (en) Arrangement of conductive pads on grid array package and on circuit board
KR100632807B1 (en) Semiconductor chip and TAB package comprising the same
KR20020029623A (en) Cof-use tape carrier and cof-structured semiconductor device using the same
KR20000071393A (en) Semiconductor device
JP2007103430A (en) Wiring board
JP4786976B2 (en) WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE
US20040094833A1 (en) Semiconductor package
US7180182B2 (en) Semiconductor component
US5324985A (en) Packaged semiconductor device
US7598608B2 (en) Mounting substrate
JP5467736B2 (en) Semiconductor integrated circuit
US8102046B2 (en) Semiconductor device and method of manufacturing the same
KR100752011B1 (en) A package strip format and its array
JP2008153477A (en) Wiring board, and semiconductor device with same
US7135642B2 (en) Integrated circuit carrier with conductive rings and semiconductor device integrated with the carrier
US7485960B2 (en) Semiconductor device and manufacturing method thereof
JP2004221260A (en) Semiconductor device
JP2010027856A (en) Semiconductor device
JP2001237346A (en) Method of manufacturing semiconductor device mounting substrate and semiconductor device
JP2007324496A (en) Wiring board and semiconductor device using the same
JP4523425B2 (en) Semiconductor device mounting substrate
JP2008227317A (en) Semiconductor device, wiring board therefor, sealing die and manufacturing method
JP2009010187A (en) Semiconductor mounting substrate and semiconductor package
JP2007242890A (en) Tape-like wiring substrate and semiconductor device
JP2001298039A (en) Semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100104

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110916