JP2008146548A - Electronic apparatus and method of confirming version of fpga - Google Patents

Electronic apparatus and method of confirming version of fpga Download PDF

Info

Publication number
JP2008146548A
JP2008146548A JP2006335642A JP2006335642A JP2008146548A JP 2008146548 A JP2008146548 A JP 2008146548A JP 2006335642 A JP2006335642 A JP 2006335642A JP 2006335642 A JP2006335642 A JP 2006335642A JP 2008146548 A JP2008146548 A JP 2008146548A
Authority
JP
Japan
Prior art keywords
version
fpga
electronic device
read
display unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006335642A
Other languages
Japanese (ja)
Inventor
Norito Kobayashi
準人 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC AccessTechnica Ltd filed Critical NEC AccessTechnica Ltd
Priority to JP2006335642A priority Critical patent/JP2008146548A/en
Publication of JP2008146548A publication Critical patent/JP2008146548A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic apparatus or the like capable of making it possible to confirm the version of an FPGA by vision without supplying power and notifying a user that a displayed version and an actual version are different when they are different. <P>SOLUTION: The electronic apparatus is provided with a version display part electrically connected to the FPGA for displaying the version of the FPGA so as to be visually confirmed by a human and holding it so as to be read by the FPGA. The FPGA is provided with a version storage part for storing the version, the version read from the version display part and the version stored in the version storage part are compared when the power is supplied to the electronic apparatus, and the electronic apparatus is rebooted when both do not match. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、FPGA(Field Programmable Gate Array)に関し、特にFPGAに記憶された実行ファイルのバージョンを確認する技術に関する。   The present invention relates to an FPGA (Field Programmable Gate Array), and more particularly to a technique for confirming a version of an executable file stored in an FPGA.

近年は回路も大規模かつ高速化、複雑化し、そういった回路から構成される装置には必ずといっていいほどFPGAが実装されている。FPGAを実装することにより、回路ミスやクロック遅延などを自由にデバック、調整することが可能になり基盤やゲートアレイの作り直しを防ぐことが可能になった。反面、その中身の実行ファイルのバージョンもデバックが進むにつれて増えていくため、評価している装置に実装されているFPGAのバージョンを確認する方法が必要となる。   In recent years, circuits have also become large-scale, high-speed and complicated, and FPGAs are surely mounted on devices composed of such circuits. By mounting the FPGA, it is possible to freely debug and adjust circuit errors and clock delays, and it is possible to prevent rework of the base and the gate array. On the other hand, the version of the contents of the executable file increases as the debugging progresses, so a method for confirming the version of the FPGA mounted on the device being evaluated is required.

特許文献1には、デジタル通信装置の管理版数をレジスタに記憶し、これを通信回線を通して遠隔地から参照する方式が記載されている。   Patent Document 1 describes a method in which a management version number of a digital communication device is stored in a register and is referred to from a remote place through a communication line.

特許文献2には、ボード上のFPGAに記憶されたバージョン情報と制御機器に予め設定したバージョン情報を比較し、二つのバージョンが相違する場合には、相違する旨とバージョン番号をユーザに通知するバージョン監視装置が記載されている。   In Patent Document 2, the version information stored in the FPGA on the board is compared with the version information set in advance in the control device, and when the two versions are different, the user is notified of the difference and the version number. A version monitoring device is described.

昭63−231657号公報Sho 63-231657 特開2002−169701号公報JP 2002-169701 A

上記の従来技術によれば、FPGAのバージョンを確認するためには装置の電源を投入する必要があり、電源投入前に目視によりバージョンを確認することができないという問題がある。
FPGAにバージョンを書いたラベルを貼り、目視で確認するという方法もあるが、何十、何百回とバージョンが変わる度にラベルを貼りかえるのもラベルの無駄であり、また実際にラベルとFPGAの中身の実行ファイルのバージョンが一致しているのかが保証されているわけではない。
According to the above prior art, it is necessary to turn on the power of the apparatus in order to check the version of the FPGA, and there is a problem that the version cannot be checked visually before turning on the power.
There is also a method of attaching a label with a version written on the FPGA and checking it visually, but it is wasteful to change the label every time the version changes tens or hundreds of times, and the label and FPGA are actually used. There is no guarantee that the versions of the executable files will match.

そこで、本発明は、電源を投入することなくFPGAのバージョンを目視により確認することができ、表示されたバージョンと実際のバージョンが異なる場合にはそのことをユーザに通知することができる電子装置等を提供することを目的とする。   Therefore, the present invention can visually check the version of the FPGA without turning on the power, and can notify the user when the displayed version is different from the actual version. The purpose is to provide.

本発明の第1の電子装置は、FPGAに電気的に接続され、FPGAのバージョンを人間が視認できるように表示するとともにFPGAが読み取ることができるように保持するバージョン表示部を備え、FPGAは、バージョンを記憶するバージョン記憶部を備え、電子装置に電源が投入されたときにバージョン表示部から読み取ったバージョンとバージョン記憶部に記憶されているバージョンとを比較し、両者が一致しない場合には、電子装置をリブートする。   The first electronic device of the present invention includes a version display unit that is electrically connected to the FPGA, displays the version of the FPGA so that the human can visually recognize, and holds the FPGA so that the FPGA can read the FPGA. A version storage unit for storing the version is compared, and the version read from the version display unit when the electronic device is turned on is compared with the version stored in the version storage unit. Reboot the electronic device.

上記電子装置において、FPGAは、バージョン表示部から読み取ったバージョンとバージョン記憶部に記憶されているバージョンが一致せず、かつ、バージョン表示部から読み取ったバージョンが所定のバージョンである場合には、電子装置をリブートしないようにしてもよい。   In the above electronic device, the FPGA reads the electronic data when the version read from the version display unit and the version stored in the version storage unit do not match and the version read from the version display unit is a predetermined version. The device may not be rebooted.

本発明の第2の電子装置は、FPGAに電気的に接続され、FPGAのバージョンを人間が視認できるように表示し、かつ、FPGAが読み取ることができるように保持するバージョン表示部と、FPGAと電気的に接続されたLEDを備え、FPGAは、バージョンを記憶するバージョン記憶部を備え、電子装置に電源が投入されたときにバージョン表示部から読み取ったバージョンとバージョン記憶部に記憶されているバージョンとを比較し、両者が一致しない場合には、LEDを所定の態様で点灯させる。   A second electronic device according to the present invention includes a version display unit that is electrically connected to the FPGA, displays the version of the FPGA so that it can be seen by a human, and holds the FPGA so that the FPGA can read the FPGA. The FPGA includes an electrically connected LED, and the FPGA includes a version storage unit that stores the version. The version read from the version display unit when the electronic device is powered on and the version stored in the version storage unit If the two do not match, the LED is lit in a predetermined manner.

上記第1または第2の電子装置において、バージョン表示部は、複数の2ピンポストとこの2ピンポストに着脱可能で2ピンポストをショートさせるストラップまたは複数のディップスイッチまたは複数のパッドと各パッドに着脱可能なチップ抵抗により構成してもよい。   In the first or second electronic device, the version display unit is attachable to and detachable from a plurality of 2-pin posts and a strap for shorting the 2-pin posts, a plurality of dip switches, or a plurality of pads and each pad. You may comprise by chip resistance.

本発明の第3の電子装置は、FPGAに電気的に接続されFPGAのバージョンを記憶するメモリと、このメモリに電気的に接続された複数のLEDと、メモリ及びLEDに電源を供給するバッテリーとを備え、メモリは、メモリに記憶されたバージョンに応じてLEDを点灯または消灯させる。   A third electronic device of the present invention includes a memory that is electrically connected to the FPGA and stores a version of the FPGA, a plurality of LEDs that are electrically connected to the memory, a memory and a battery that supplies power to the LEDs, and The memory turns on or off the LED according to the version stored in the memory.

本発明のFPGAのバージョン確認方法によっても上記電子装置と同様に上記課題を解決することができる。   The FPGA version checking method of the present invention can also solve the above-mentioned problem in the same manner as the electronic device.

本発明によれば、電子装置の電源を投入することなくFPGAのバージョンを目視により確認することができ、表示されたバージョンと実際のバージョンが異なる場合にはそのことをユーザに通知することができる   According to the present invention, it is possible to visually check the version of the FPGA without turning on the electronic device, and to notify the user when the displayed version is different from the actual version.

次に、本発明の第1の実施例の構成について説明する。
図1のプリント配線基板1上にはFPGA6と2ピンポスト2、2ピンポスト2をショートさせる為のストラップ3、ポストとFPGA6とを結ぶパターン配線5がそれぞれ実装されている。プリント基板1上には、図示しない回路部品も実装され電子装置を構成している。
2ピンポスト2は複数個実装されており、各2ピンポスト2にストラップ3が取り付けられているか否かによりFPGA6に書き込まれている実行ファイルのバージョンを表している。実施例では、6個のポスト端子2を実装し、バージョンの整数桁を2つのポスト端子2が、小数桁を4つのポスト端子2が示す構成になっており、整数桁と小数桁の区別がつきやすいように整数桁と小数桁の間にシルク文字で小数点4を表記してある。
また、FPGA6のレジスタにもバージョンが記憶されている。
Next, the configuration of the first embodiment of the present invention will be described.
On the printed circuit board 1 of FIG. 1, an FPGA 6 and a 2-pin post 2, a strap 3 for short-circuiting the 2-pin post 2, and a pattern wiring 5 connecting the post and the FPGA 6 are mounted. Circuit components (not shown) are also mounted on the printed circuit board 1 to constitute an electronic device.
A plurality of 2-pin posts 2 are mounted, and the version of the executable file written in the FPGA 6 indicates whether or not the strap 3 is attached to each 2-pin post 2. In the embodiment, six post terminals 2 are mounted, and two post terminals 2 represent integer digits of the version, and four post terminals 2 represent decimal digits. The decimal point 4 is written in silk characters between the integer digits and the decimal digits for easy attachment.
The version is also stored in the register of the FPGA 6.

次に、第1の実施例の動作の説明を図1と図2のフローチャートを使って説明する。
まず、利用者は、プリント基板1に実装されたFPGA6の実行ファイルのバージョンを確認するためにFPGA6にパターン配線5によって接続された2ピンポスト2を目視する。図1では2ピンポスト2は6個実装されており、バージョンの整数桁を示すために左側の2個、小数桁を示すために右側の4個のポストを使用する。また整数桁と小数桁の区別をするために、シルクにて小数点4を表記してある。ひとつのポストはそれぞれ1ビットの意味を持ち、実施例の場合は整数桁が2つのポストを使用しているので0〜3、小数桁は4つのポストを使用しているので0〜15を示すことが可能であるから、0.00〜3.15までの計64個のバージョンを示すことができる。各ポストが1か0のどちらかを示しているかはポストを導通させるストラップ3を差し込んであるかないかで確認する。ストラップのあるポストは1、ないポストは0を示す。この場合、FPGAの実行ファイルのバージョンは1.03となる。目視だけでバージョンを確認したい場合はこれでもいいが、実際に中身の実行ファイルのバージョンと一致しているかは電源を投入して確認することができる。
Next, the operation of the first embodiment will be described with reference to the flowcharts of FIGS.
First, the user visually observes the 2-pin post 2 connected to the FPGA 6 by the pattern wiring 5 in order to confirm the version of the execution file of the FPGA 6 mounted on the printed circuit board 1. In FIG. 1, six 2-pin posts 2 are mounted, and two on the left side are used to indicate the version's integer digits, and four posts on the right side are used to indicate the decimal digits. In order to distinguish between an integer digit and a decimal digit, a decimal point 4 is shown in silk. Each post has a 1-bit meaning, and in the case of the embodiment, integer digits are 0 to 3 because 2 posts are used, and decimal digits are 0 to 15 because 4 posts are used. It is possible to show a total of 64 versions from 0.00 to 3.15. Whether each post indicates 1 or 0 is confirmed by whether or not the strap 3 for conducting the post is inserted. A post with a strap indicates 1, and a post without a strap indicates 0. In this case, the version of the FPGA executable file is 1.03. If you want to check the version by visual inspection, you can use this, but you can check whether the version actually matches the version of the executable file by turning on the power.

FPGA6は、電源を投入されると2ピンポスト2により表わされるバージョンを読み込む(S1)。次に、S1で読み込んだバージョンとFPGA6内に記憶しているバージョンとを比較する(S2)。両者が一致する場合には、通常の動作を行い(S3)、一致しない場合にはリブートする(S4)。   When the power is turned on, the FPGA 6 reads the version represented by the 2-pin post 2 (S1). Next, the version read in S1 is compared with the version stored in the FPGA 6 (S2). If they match, a normal operation is performed (S3), and if they do not match, reboot (S4).

本実施例による効果はFPGA6に書かれている実行ファイルのバージョンを基盤の電源を投入することなく確認できることである。これはFPGA6のバージョンを2ポスト2を複数個実装しストラップ3のあるなしにより2進表示で示すことを可能にしたからである。
また、目視したバージョンと実際のFPGA6の中身のファイルバージョンが一致しているかどうかを電源投入して確認することも可能である。これは電源投入時にFPGA6にポストの示すバージョンとFPGA6に記憶されている実行ファイルの実際のバージョンを比較する機能を持たせたからである。
これらの効果より、今まで、例えばパーソナルコンピュータをFPGA6に繋いでバージョンを示すラベルと実際のバージョンとの比較をするなどして行っていた作業時間を大幅に短縮することができる。
The effect of this embodiment is that the version of the executable file written in the FPGA 6 can be confirmed without turning on the base power. This is because the version of the FPGA 6 can be shown in binary display by mounting a plurality of 2 posts 2 and having the strap 3.
It is also possible to check whether the visually observed version matches the file version of the actual FPGA 6 by turning on the power. This is because the FPGA 6 has a function of comparing the version indicated by the post and the actual version of the executable file stored in the FPGA 6 when the power is turned on.
From these effects, it is possible to significantly reduce the work time that has been performed so far, for example, by connecting a personal computer to the FPGA 6 and comparing the label indicating the version with the actual version.

図3に本発明の第2の実施例を示す。
この実施例では、図1での2ピンポスト2をディップスイッチ7に置き換え、小数点の位置をシルク4aで表記したものである。第1の実施例と同様にディップスイッチのオン・オフによってFPGAのバージョンを表示する。
ディップスイッチに置き換えることで、バージョンの設定変更が容易に行えるようになるとともに、SMD(Surface Mount Device)部品を使えば多層基盤においてパターン配線の配線範囲への影響も軽減させることができる。
FIG. 3 shows a second embodiment of the present invention.
In this embodiment, the 2-pin post 2 in FIG. 1 is replaced with a dip switch 7 and the position of the decimal point is represented by silk 4a. As in the first embodiment, the FPGA version is displayed by turning on / off the dip switch.
Replacing with a DIP switch makes it easy to change the version setting, and the use of SMD (Surface Mount Device) parts can also reduce the influence of the pattern wiring on the wiring range in a multilayer board.

図4に本発明の第3の実施例を示す。
この実施例では、ポストやディップスイッチの代わりにチップ抵抗9を使用している。チップ抵抗はパターン10を介して電源に繋がるビア11に接続されプルアップされる。チップ抵抗が外されている箇所はチップのパッド8のみが残るため、オープンとなる。チップ抵抗を使うことにより設置面積を縮小させることができ、更に部品コストを安価に抑えることができる。
FIG. 4 shows a third embodiment of the present invention.
In this embodiment, a chip resistor 9 is used instead of a post or a dip switch. The chip resistor is connected to the via 11 connected to the power source via the pattern 10 and pulled up. Only the pad 8 of the chip remains at the location where the chip resistor is removed, so that it is open. By using the chip resistor, the installation area can be reduced, and the component cost can be reduced at a low cost.

図5に本発明の第4の実施例を示す。
この実施例では、図1の第1の実施例の構成に加え、FPGA6とパターン配線5で接続されたLED(Light Emitting Diode)12を実装し、2ピンポスト2で示されたバージョンと実際のFPGAの実行ファイルのバージョンが異なっていた場合にLED12を点滅等させてバージョンが異なっていることを利用者が容易に知ることができるようにしている。
FIG. 5 shows a fourth embodiment of the present invention.
In this embodiment, in addition to the configuration of the first embodiment of FIG. 1, an LED (Light Emitting Diode) 12 connected to the FPGA 6 by the pattern wiring 5 is mounted, and the version shown by the 2-pin post 2 and the actual FPGA are mounted. When the versions of the executable files are different, the user can easily know that the versions are different by blinking the LED 12 or the like.

第4の実施例の動作を示すフローチャートを図6に示す。
FPGA6がポストにより示されたバージョンを読み込み(S11)、FPGA6内に記憶されたバージョンと比較し(S12)、両者が一致した場合は通常動作をする(S13)ことは、図2に示した第1の実施例の場合と同一である。S12においてバージョンが不一致の場合には、LED12を点滅させる等所定の態様で点灯させる(S14)。
A flowchart showing the operation of the fourth embodiment is shown in FIG.
The FPGA 6 reads the version indicated by the post (S11) and compares it with the version stored in the FPGA 6 (S12). This is the same as in the first embodiment. If the versions do not match in S12, the LED 12 is turned on in a predetermined manner such as blinking (S14).

第2及び第3の実施例でも、上記と同様にLEDを設けてバージョンの不一致をユーザに通知するように構成することができる。   Also in the second and third embodiments, an LED can be provided in the same manner as described above to notify the user of a version mismatch.

図7に本発明の第5の実施例を示す。
この実施例の構成は第1の実施例と同様であるが、FPGA6にバージョンの一致、不一致にかかわらず、強制的に電子装置を起動させる機能をもたせたものである。図7の実施例では、2ピンポスト2が所定の状態であるとき、例えばすべての2ピンポスト2が1を示す設定になっている場合には強制的に起動させることができる。
FIG. 7 shows a fifth embodiment of the present invention.
The configuration of this embodiment is the same as that of the first embodiment, but the FPGA 6 is provided with a function for forcibly starting the electronic device regardless of the version match or mismatch. In the embodiment of FIG. 7, when the 2-pin posts 2 are in a predetermined state, for example, when all the 2-pin posts 2 are set to indicate 1, they can be forcibly activated.

第5の実施例のフローチャートを図8に示す。
FPGA6がポストにより示されたバージョンを読み込み(S21)、FPGA6内に記憶されたバージョンと比較し(S22)、両者が一致した場合は通常動作をする(S23)ことは、図2に示した第1の実施例の場合と同一である。S22においてバージョンが不一致の場合は、すべての2ピンポスト2が1を表わしているか否かを判定する(S24)。
すべての2ピンポスト2が1を表わしている場合には、バージョンが不一致でも強制的に起動させ通常動作を行う(S24の判定がイエス、S23)。そうでない場合は、リブートする(S24の判定がノー、S25)。
A flow chart of the fifth embodiment is shown in FIG.
The FPGA 6 reads the version indicated by the post (S21), compares it with the version stored in the FPGA 6 (S22), and if both match, performs normal operation (S23) This is the same as in the first embodiment. If the versions do not match in S22, it is determined whether all the 2-pin posts 2 represent 1 (S24).
When all the 2-pin posts 2 represent 1, even if the versions do not match, the system is forcibly started and the normal operation is performed (Yes in S24, S23). Otherwise, reboot (S24: No, S25).

第2及び第3の実施例でも、第5の実施例と同様に、ディップスイッチ7またはチップ抵抗9が所定の設定となっている場合にはバージョンが不一致でも強制的に起動させるようにすることができる。   Also in the second and third embodiments, as in the fifth embodiment, if the dip switch 7 or the chip resistor 9 is set to a predetermined setting, it is forcibly activated even if the versions do not match. Can do.

図9に本発明の第6の実施例を示す。
この実施例では、プリント基板1上にFPGA6と補助バッテリー13とフラッシュROM14とLED15を実装し、装置の主電源が切れた後でも補助バッテリー13がLED15とフラッシュROM14に電源を供給することによりバージョン情報を保持することを可能としたものである。
フラッシュROM14にFPGA6に記憶されている実行プログラムのバージョンを記憶しておき、上記の各実施例と同様にバージョンに応じてフラッシュROMがLED15を点灯・消灯させるように構成する。
補助バッテリー13は充電可能なので主電源が入っている間に充電され、主電源が切れた後も補助バッテリー13が放電するまでの間はFPGA6のバージョンを表示することが可能となる。
なお、FPGAのバージョンを記憶しておくメモリは、記憶内容の書き換えが可能なものであればフラッシュROM以外の種類のメモリを用いてもよい。
FIG. 9 shows a sixth embodiment of the present invention.
In this embodiment, the FPGA 6, the auxiliary battery 13, the flash ROM 14, and the LED 15 are mounted on the printed circuit board 1, and the version information is supplied by the auxiliary battery 13 supplying power to the LED 15 and the flash ROM 14 even after the main power of the apparatus is turned off. It is possible to hold
The version of the execution program stored in the FPGA 6 is stored in the flash ROM 14, and the flash ROM is configured to turn on / off the LED 15 according to the version as in the above embodiments.
Since the auxiliary battery 13 can be charged, it is charged while the main power is on, and the version of the FPGA 6 can be displayed after the main power is turned off until the auxiliary battery 13 is discharged.
As the memory for storing the FPGA version, a memory other than the flash ROM may be used as long as the stored contents can be rewritten.

本発明の第1の実施例の構成を示す図である。It is a figure which shows the structure of the 1st Example of this invention. 本発明の第1の実施例の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the 1st Example of this invention. 本発明の第2の実施例の構成を示す図である。It is a figure which shows the structure of the 2nd Example of this invention. 本発明の第3の実施例の構成を示す図である。It is a figure which shows the structure of the 3rd Example of this invention. 本発明の第4の実施例の構成を示す図である。It is a figure which shows the structure of the 4th Example of this invention. 本発明の第4の実施例の動作を示すフローチャートである。It is a flowchart which shows the operation | movement of the 4th Example of this invention. 本発明の第5の実施例の構成を示す図である。It is a figure which shows the structure of the 5th Example of this invention. 本発明の第5の実施例の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the 5th Example of this invention. 本発明の第6の実施例の構成を示す図である。It is a figure which shows the structure of the 6th Example of this invention.

符号の説明Explanation of symbols

1 プリント配線基板
2 2ピンポスト
3 ストラップ
4 小数点
5 パターン配線
6 FPGA
7 ディップスイッチ
8 パッド
9 チップ抵抗
10 パターン配線
11 ビア
12 LED
13 補助バッテリー
14 フラッシュROM
15 LED
1 Printed Wiring Board 2 2 Pin Post 3 Strap 4 Decimal Point 5 Pattern Wiring 6 FPGA
7 DIP switch 8 Pad 9 Chip resistor 10 Pattern wiring 11 Via 12 LED
13 Auxiliary battery 14 Flash ROM
15 LED

Claims (14)

FPGAを備えた電子装置において、
前記FPGAに電気的に接続され、前記FPGAのバージョンを人間が視認できるように表示するとともに前記FPGAが読み取ることができるように保持するバージョン表示部を備え、
前記FPGAは、前記バージョンを記憶するバージョン記憶部を備え、前記電子装置に電源が投入されたときに前記バージョン表示部から読み取ったバージョンと前記バージョン記憶部に記憶されているバージョンとを比較し、両者が一致しない場合には、前記電子装置をリブートすることを特徴とした電子装置。
In an electronic device equipped with an FPGA,
A version display unit that is electrically connected to the FPGA and displays the version of the FPGA so that it can be seen by a human and can be read by the FPGA;
The FPGA includes a version storage unit for storing the version, and compares the version read from the version display unit when the electronic device is powered on with the version stored in the version storage unit, An electronic device characterized by rebooting the electronic device when the two do not match.
前記FPGAは、前記バージョン表示部から読み取ったバージョンと前記バージョン記憶部に記憶されているバージョンが一致せず、かつ、前記バージョン表示部から読み取ったバージョンが所定のバージョンである場合には、前記電子装置をリブートしないことを特徴とした請求項1に記載の電子装置。   If the version read from the version display unit does not match the version stored in the version storage unit and the version read from the version display unit is a predetermined version, the FPGA The electronic device according to claim 1, wherein the device is not rebooted. FPGAを備えた電子装置において、
前記FPGAに電気的に接続され、前記FPGAのバージョンを人間が視認できるように表示し、かつ、前記FPGAが読み取ることができるように保持するバージョン表示部と、前記FPGAと電気的に接続されたLEDを備え、
前記FPGAは、前記バージョンを記憶するバージョン記憶部を備え、前記電子装置に電源が投入されたときに前記バージョン表示部から読み取ったバージョンと前記バージョン記憶部に記憶されているバージョンとを比較し、両者が一致しない場合には、前記LEDを所定の態様で点灯させることを特徴とした電子装置。
In an electronic device equipped with an FPGA,
A version display unit that is electrically connected to the FPGA, displays the version of the FPGA so that it can be seen by humans, and holds it so that the FPGA can read it, and is electrically connected to the FPGA With LEDs,
The FPGA includes a version storage unit for storing the version, and compares the version read from the version display unit when the electronic device is powered on with the version stored in the version storage unit, An electronic device characterized in that if the two do not match, the LED is lit in a predetermined manner.
前記バージョン表示部は、複数の2ピンポストとこの2ピンポストに着脱可能で前記2ピンポストをショートさせるストラップとにより構成されたことを特徴とした請求項1ないし請求項3のいずれかひとつに記載の電子装置。   4. The electronic device according to claim 1, wherein the version display unit includes a plurality of 2-pin posts and a strap that is detachable from the 2-pin posts and short-circuits the 2-pin posts. 5. apparatus. 前記バージョン表示部は、複数のディップスイッチにより構成されたことを特徴とした請求項1ないし請求項3のいずれかひとつに記載の電子装置。   The electronic device according to claim 1, wherein the version display unit includes a plurality of dip switches. 前記バージョン表示部は、複数のパッドと各パッドに着脱可能なチップ抵抗とにより構成されたことを特徴とした請求項1ないし請求項3のいずれかひとつに記載の電子装置。   4. The electronic device according to claim 1, wherein the version display unit includes a plurality of pads and a chip resistor that can be attached to and detached from each pad. FPGAを備えた電子装置において、
前記FPGAに電気的に接続され前記FPGAのバージョンを記憶するメモリと、
このメモリに電気的に接続された複数のLEDと、
前記メモリ及び前記LEDに電源を供給するバッテリーとを備え、
前記メモリが、前記メモリに記憶されたバージョンに応じて前記LEDを点灯または消灯させることを特徴とした電子装置。
In an electronic device equipped with an FPGA,
A memory electrically connected to the FPGA and storing a version of the FPGA;
A plurality of LEDs electrically connected to the memory;
A battery for supplying power to the memory and the LED,
The electronic device, wherein the memory turns on or off the LED according to a version stored in the memory.
電子装置が備えるFPGAのバージョンを確認する方法において、
前記FPGAに電気的に接続されたバージョン表示部に、前記FPGAのバージョンを人間が視認できるように表示するとともに前記FPGAが読み取ることができるように保持し、
前記FPGAが、前記電子装置に電源が投入されたときに前記バージョン表示部から読み取ったバージョンと前記FPGA内に予め記憶したバージョンとを比較し、両者が一致しない場合には、前記電子装置をリブートすることを特徴としたFPGAのバージョン確認方法。
In a method for confirming a version of an FPGA included in an electronic device,
On the version display unit electrically connected to the FPGA, the version of the FPGA is displayed so that it can be seen by a human and held so that the FPGA can read it.
The FPGA compares the version read from the version display when the electronic device is powered on and the version stored in the FPGA, and if they do not match, reboots the electronic device A method for confirming a version of an FPGA, characterized in that:
前記FPGAは、前記バージョン表示部から読み取ったバージョンと前記予め記憶したバージョンが一致せず、かつ、前記バージョン表示部から読み取ったバージョンが所定のバージョンである場合には、前記電子装置をリブートしないことを特徴とした請求項8に記載のFPGAのバージョン確認方法。   The FPGA does not reboot the electronic device when the version read from the version display unit does not match the version stored in advance and the version read from the version display unit is a predetermined version. The method for confirming a version of an FPGA according to claim 8, wherein: 電子装置が備えるFPGAのバージョンを確認する方法において、
前記FPGAに電気的に接続されたバージョン表示部に、前記FPGAのバージョンを人間が視認できるように表示するとともに前記FPGAが読み取ることができるように保持し、
前記FPGAが、前記電子装置に電源が投入されたときに前記バージョン表示部から読み取ったバージョンと前記FPGA内に予め記憶したバージョンとを比較し、両者が一致しない場合には、前記LEDを所定の態様で点灯させることを特徴とした請求項8または請求項9に記載のFPGAのバージョン確認方法。
In a method for confirming a version of an FPGA included in an electronic device,
On the version display unit electrically connected to the FPGA, the version of the FPGA is displayed so that it can be seen by a human and held so that the FPGA can read it.
The FPGA compares the version read from the version display when the electronic device is turned on with the version stored in the FPGA, and if the two do not match, the LED is The method for confirming a version of an FPGA according to claim 8 or 9, wherein the lighting is performed in a manner.
複数の2ピンポストと各2ピンポストに着脱可能で前記2ピンポストをショートさせるストラップとにより前記バージョンの表示及び保持を行うことを特徴とした請求項8ないし請求項10のいずれかひとつに記載のFPGAのバージョン確認方法。   11. The FPGA according to claim 8, wherein the version is displayed and held by a plurality of 2-pin posts and a strap that is detachably attached to each 2-pin post and short-circuits the 2-pin posts. Version confirmation method. 複数のディップスイッチにより前記バージョンの表示及び保持を行うことを特徴とした請求項8ないし請求項10のいずれかひとつに記載のFPGAのバージョン確認方法。   11. The FPGA version confirmation method according to claim 8, wherein the version is displayed and held by a plurality of dip switches. 複数のパッドと各パッドに着脱可能なチップ抵抗とにより前記バージョンの表示及び保持を行うことを特徴とした請求項8ないし請求項10のいずれかひとつに記載のFPGAのバージョン確認方法。   11. The FPGA version confirmation method according to claim 8, wherein the version is displayed and held by a plurality of pads and a chip resistor that can be attached to and detached from each pad. 電子装置が備えるFPGAのバージョンを確認する方法において、
前記FPGAに電気的に接続され前記FPGAのバージョンを記憶するメモリと、このメモリに電気的に接続された複数のLEDとにバッテリーから電源を供給し、
前記メモリが、前記メモリに記憶されたバージョンに応じて前記LEDを点灯または消灯させることを特徴としたFPGAのバージョン確認方法。
In a method for confirming a version of an FPGA included in an electronic device,
Power is supplied from a battery to a memory that is electrically connected to the FPGA and stores a version of the FPGA, and a plurality of LEDs that are electrically connected to the memory;
A method for confirming a version of an FPGA, wherein the memory turns on or off the LED according to a version stored in the memory.
JP2006335642A 2006-12-13 2006-12-13 Electronic apparatus and method of confirming version of fpga Pending JP2008146548A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006335642A JP2008146548A (en) 2006-12-13 2006-12-13 Electronic apparatus and method of confirming version of fpga

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006335642A JP2008146548A (en) 2006-12-13 2006-12-13 Electronic apparatus and method of confirming version of fpga

Publications (1)

Publication Number Publication Date
JP2008146548A true JP2008146548A (en) 2008-06-26

Family

ID=39606625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006335642A Pending JP2008146548A (en) 2006-12-13 2006-12-13 Electronic apparatus and method of confirming version of fpga

Country Status (1)

Country Link
JP (1) JP2008146548A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115202752A (en) * 2022-06-27 2022-10-18 深圳市科楠科技开发有限公司 Method and device for loading FPGA (field programmable Gate array) version
KR20230167404A (en) 2021-04-27 2023-12-08 니뽄 다바코 산교 가부시키가이샤 Non-combustible heated tobacco and electrically heated tobacco products

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6323193A (en) * 1986-06-11 1988-01-30 カシオ計算機株式会社 Display unit
JPH0262638A (en) * 1988-08-30 1990-03-02 Nec Corp Detecting system for package edition
JPH0566930A (en) * 1991-09-09 1993-03-19 Nec Corp Hardware revision controller
JPH1040083A (en) * 1996-07-24 1998-02-13 Nissin Electric Co Ltd Information processor
JPH1165939A (en) * 1997-08-15 1999-03-09 Nec Corp Memory with display function
JP2002169701A (en) * 2000-12-01 2002-06-14 Nec Miyagi Ltd Device and method for monitoring fpga version
JP2004088625A (en) * 2002-08-28 2004-03-18 Mitsubishi Electric Corp Programmable logic circuit apparatus
JP2004252855A (en) * 2003-02-21 2004-09-09 Nec Saitama Ltd Programmable logic device and identification display system of information written in the same
JP2004319936A (en) * 2003-04-21 2004-11-11 Hitachi Kokusai Electric Inc Circuit board and board function managing method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6323193A (en) * 1986-06-11 1988-01-30 カシオ計算機株式会社 Display unit
JPH0262638A (en) * 1988-08-30 1990-03-02 Nec Corp Detecting system for package edition
JPH0566930A (en) * 1991-09-09 1993-03-19 Nec Corp Hardware revision controller
JPH1040083A (en) * 1996-07-24 1998-02-13 Nissin Electric Co Ltd Information processor
JPH1165939A (en) * 1997-08-15 1999-03-09 Nec Corp Memory with display function
JP2002169701A (en) * 2000-12-01 2002-06-14 Nec Miyagi Ltd Device and method for monitoring fpga version
JP2004088625A (en) * 2002-08-28 2004-03-18 Mitsubishi Electric Corp Programmable logic circuit apparatus
JP2004252855A (en) * 2003-02-21 2004-09-09 Nec Saitama Ltd Programmable logic device and identification display system of information written in the same
JP2004319936A (en) * 2003-04-21 2004-11-11 Hitachi Kokusai Electric Inc Circuit board and board function managing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230167404A (en) 2021-04-27 2023-12-08 니뽄 다바코 산교 가부시키가이샤 Non-combustible heated tobacco and electrically heated tobacco products
CN115202752A (en) * 2022-06-27 2022-10-18 深圳市科楠科技开发有限公司 Method and device for loading FPGA (field programmable Gate array) version

Similar Documents

Publication Publication Date Title
KR100448932B1 (en) Flash rom writer device and its control method, especially recovering data without separating flash rom from pcb
TW201527770A (en) Detection device for detedting electronic components and detection method thereof
WO2009021273A1 (en) Electrical tagging device
JP2008146548A (en) Electronic apparatus and method of confirming version of fpga
CN112306821A (en) State indication method, device, equipment and storage medium of server system
JPWO2006013621A1 (en) Device configuration recognition system, configuration recognition method, and configuration recognition program
US20080012717A1 (en) Memory device capable of displaying available memory space thereof
CN102339582A (en) Indicator light control device
TW201321969A (en) Indicating circuit for showing data transfer rate and hard disk back-plane board and electronic device using the same
JP2010098209A (en) Broken light emitting element detection system
JP3860512B2 (en) Component supply feeder, component mounting apparatus, component mounting system, and mounting confirmation method
JP6012224B2 (en) Railway signal bulb tester
JP2007299851A (en) Circuit board
CN203825388U (en) Single chip microcomputer program downloading, debugging and simulating system
JP4631547B2 (en) Information processing equipment for divers
JP2010054372A (en) Schedule annunciation device
CN211151537U (en) Redundant power supply system and electronic device
JP2014216836A (en) Remote control device
JP6419283B1 (en) Semiconductor memory device
JP2913866B2 (en) Electronic equipment
KR20110044435A (en) Apparatus for checking of pcb version
CN211578193U (en) Circuit function board system of independent coded lock
JP2001306363A (en) Fault connect informing method for computer system
US20170280583A1 (en) Indicate a functional status of corresponding electronic devices
CN117725020A (en) Arduino Mini Robot development board

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20110228

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20110510

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20110913

Free format text: JAPANESE INTERMEDIATE CODE: A02