JP2008141055A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2008141055A JP2008141055A JP2006327238A JP2006327238A JP2008141055A JP 2008141055 A JP2008141055 A JP 2008141055A JP 2006327238 A JP2006327238 A JP 2006327238A JP 2006327238 A JP2006327238 A JP 2006327238A JP 2008141055 A JP2008141055 A JP 2008141055A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- gate
- semiconductor device
- drain
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
本発明は、例えばマルチフィンガー型構造を有する電界効果トランジスタ(Field Effect Transistor、以下FETと記す)などの半導体装置に関する。 The present invention relates to a semiconductor device such as a field effect transistor (hereinafter referred to as an FET) having a multi-finger structure.
近年、インバータ回路やスイッチング素子の高機能化に伴い、FETにおいて、さらなる高出力化が要求されている。 In recent years, with higher functionality of inverter circuits and switching elements, higher output is required in FETs.
このようなFETにおける出力の増大に伴い、放熱性の確保が問題となる。そこで、従来のGaAs基板を用いた素子においては、GaAsという材料自体の熱伝導率の低さが放熱性を律則していることから、基板を30μm程度まで薄くすることにより放熱性を確保していた。 As the output of such an FET increases, securing heat dissipation becomes a problem. Therefore, in a conventional device using a GaAs substrate, the low thermal conductivity of the material itself called GaAs governs the heat dissipation, so that the heat dissipation is ensured by thinning the substrate to about 30 μm. It was.
しかしながら、GaAsに代わる半導体材料であるSiC、GaNを用いたFETにおいては、その電力密度は従来の数倍〜数十倍にもなり、それに伴い、発熱密度も増大している。一般に、これらSiC、GaNを用いたFETは、SiCを支持基板としている。SiCはGaAsに比べて熱伝導率が高く、金属材料に近い値をもつが、それ以上に発熱密度が増大しているため、基板の薄化だけでは放熱性の改善は困難である。 However, in FETs using SiC and GaN, which are semiconductor materials replacing GaAs, the power density is several times to several tens of times that of the conventional one, and accordingly, the heat generation density is also increasing. Generally, these FETs using SiC and GaN use SiC as a supporting substrate. SiC has a higher thermal conductivity than GaAs and has a value close to that of a metal material. However, since the heat generation density further increases, it is difficult to improve the heat dissipation only by thinning the substrate.
そこで、フィンガー状のゲート電極、ソース・ドレイン電極部分に発熱領域が集中することから、ソース・ドレイン電極幅を中心部と端部で傾斜させる、ソース・ドレイン電極と接続する放熱用の電極を設けるなどの手法が提案されている(例えば特許文献1[請求項1]、[請求項3]など参照)。しかしながら、電極面積を増大させる、あるいは新たな製造工程を設けることになるため、素子の小型化、低コスト化を図ることが困難となるという問題がある。
本発明は、マルチフィンガー型構造において、放熱性を改善することが可能な半導体装置を提供することを目的とするものである。 An object of the present invention is to provide a semiconductor device capable of improving heat dissipation in a multi-finger structure.
本発明の一態様によれば、半導体基板上に形成される所定の数のゲート電極と、各ゲート電極を挟んで交互に形成されるソース電極およびドレイン電極から構成されるセルを複数備え、セルは、近接する他のセルに対してシフトして配置されることを特徴とする半導体装置が提供される。 According to one aspect of the present invention, a plurality of cells each including a predetermined number of gate electrodes formed on a semiconductor substrate and source and drain electrodes formed alternately with each gate electrode interposed therebetween are provided. Is provided with a shifted arrangement with respect to other adjacent cells.
本発明の一実施態様によれば、マルチフィンガー型構造を有する半導体装置において、発熱領域を分散配置して、放熱性を改善することが可能となる。 According to one embodiment of the present invention, in a semiconductor device having a multi-finger type structure, it is possible to disperse and arrange heat generating regions to improve heat dissipation.
以下本発明の実施形態について、図を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
(実施形態1)
図1に本実施形態のFET素子における電極のセル(2セル分)の平面図を示す。図に示すように、動作領域の形成されたSiCなど化合物半導体からなる基板(図示せず)上に、例えば100μm幅のフィンガー型のゲート電極1、1’が6本形成され、これらはそれぞれゲート配線2、2’により接続されている。そして、各ゲート電極1、1’を挟んで交互に同様のソース電極3、3’が4本、ドレイン電極4、4’が3本形成され、セル5、5’を構成している。
(Embodiment 1)
FIG. 1 shows a plan view of electrode cells (for two cells) in the FET element of this embodiment. As shown in the figure, on a substrate (not shown) made of a compound semiconductor such as SiC in which an operation region is formed, for example, six finger-shaped gate electrodes 1 and 1 'having a width of 100 μm are formed, and each of them has a gate. The
セル5は、近接する他のセル5’に対して、ゲート幅方向にセル幅分シフトして配置されている。ゲート配線2、2’は、バスライン6、6’を介して外部とボンディングするためのゲートパッド7と接続され、ゲート電極に等距離で給電するために、このバスライン6、6’の長さA、Bは等しくなるように配置されている。そして、ドレイン電極4、4’とそれぞれ等距離となるように接続されるL字型のドレインパッド8と、エアブリッジなどによりそれぞれ2本のソース電極3、3’と接続され、コンタクト9を備える2つのソースパッド10、10’が配置されている。
The
図2にこのような電極のセルの配置図を示す。図に示すように、セル5とソースパッド10’が交互に、ソースパッド10とゲートパッド7が交互に配置されている。そして、セル5’とドレインパッド8の一部が交互に、すなわち、2つのセル5’の間にドレインパッド8が配置されている。
FIG. 2 shows a layout of such an electrode cell. As shown in the figure, the
このように、発熱源となる電極のセルをセル幅分シフトして配置することにより、発熱領域を分散させることができる。そして、図3に示すような従来の電極配置での熱抵抗に対し、本実施形態においては、約20%熱抵抗を低減することが可能となる。また、バスライン6、6’の長さを等しくすることにより、入力側における位相差の発生を抑えるとともに、ドレイン電極4、4’とドレインパッド8を等距離で接続することにより、出力側における位相差の発生を抑えることが可能となる。
In this way, by disposing the cells of the electrode serving as the heat generation source by shifting the cell width, the heat generation region can be dispersed. And in this embodiment, about 20% of thermal resistance can be reduced with respect to the thermal resistance in the conventional electrode arrangement as shown in FIG. Further, by making the lengths of the
(実施形態2)
図4に本実施形態のFET素子における電極のセル(2セル分)の平面図を示す。実施形態1と同様であるが、各ソース電極13、13’にコンタクト19が設けられている点で異なっている。すなわち、図に示すように、動作領域の形成されたSiCなど化合物半導体からなる基板(図示せず)上に、例えば100μm幅のフィンガー型のゲート電極11、11’が6本形成され、これらはそれぞれゲート配線12、12’により接続されている。そして、各ゲート電極11、11’を挟んで交互に同様のソース電極13、13’が4本、ドレイン電極4、4’が13本形成され、セル15、15’を構成している。
(Embodiment 2)
FIG. 4 shows a plan view of electrode cells (for two cells) in the FET element of this embodiment. Although it is the same as that of Embodiment 1, it differs in the point by which the
セル15は、実施形態1と同様に、近接する他のセル15’に対して、ゲート幅方向にセル幅分シフトして配置されている。ゲート配線12、12’は、バスライン16、16’を介して外部とボンディングするためのゲートパッド17と接続され、ゲート電極に等距離で給電するために、このバスライン16、16’の長さA’、B’は等しくなるように配置されている。そして、ドレイン電極14’とそれぞれ等距離となるように接続されるL字型のドレインパッド18が配置されている。
Similar to the first embodiment, the
図5にこのような電極のセルの配置図を示す。図に示すように、セル15とゲートパッド17の一部が交互に配置されている。そして、セル15’とドレインパッド18の一部が交互に、すなわち、2つのセル15’の間にドレインパッド18が配置されている。
FIG. 5 shows a layout of such an electrode cell. As shown in the drawing, the
このように、発熱源となる電極のセルをセル幅分シフトして配置することにより、発熱領域を分散させることができる。そして、図6に示すような従来の電極配置での熱抵抗に対し、本実施形態においては、約20%熱抵抗を低減することが可能となる。また、バスライン16、16’の長さを等しくすることにより、入力側における位相差の発生を抑えるとともに、ドレイン電極14、14’とドレインパッド18を等距離で接続することにより、出力側における位相差の発生を抑えることが可能となる。
In this way, by disposing the cells of the electrode serving as the heat generation source by shifting the cell width, the heat generation region can be dispersed. And in this embodiment, about 20% of thermal resistance can be reduced with respect to the thermal resistance in the conventional electrode arrangement as shown in FIG. In addition, by making the lengths of the
これら実施形態において、各セル5、15は、近接するセル5’、15’に対してゲート幅方向にセル幅分シフトして配置されているが、必ずしもシフト幅をセル幅と等しくする必要はない。駆動条件などに応じるが、ある程度シフトして、発熱領域を分散させることができればよく、例えばセルの半幅分程度シフトしていれば効果が得られる。
In these embodiments, each of the
そして、ゲート電極1、1’、11、11’は、ゲート配線2、2’、12、12’によりバスライン6、6’、16、16’とそれぞれ接続されているが、ゲート配線とバスラインの接続部とゲート電極との距離が等しい方が好ましく、各実施形態のように共通のゲート配線ではなく、各ゲート電極からバスラインに斜めに接続するように、ゲート配線を配置してもよい。
The gate electrodes 1, 1 ′, 11, 11 ′ are connected to the
また、ドレインパッド8、18をL字型に形成しているが、図7に示すように、各ドレイン電極と接続される電極接続領域28a、28a’と、外部に接続するための外部接続領域28bと、電極接続領域28a、28a’を外部接続領域28bと接続するための接続部28c、28c’を形成してもよい。このような構造により、ドレインパッド面積を縮小することができ、容量成分を低減することが可能となる。
In addition, although the
これら実施形態において、SiC基板を用いているが、基板は特に限定されるものではなく、SiC基板上にGaN層が形成されていてもよく、また、GaAs基板などの化合物半導体基板を用いることができる。 In these embodiments, a SiC substrate is used, but the substrate is not particularly limited, and a GaN layer may be formed on the SiC substrate, and a compound semiconductor substrate such as a GaAs substrate may be used. it can.
そして、このような構成は、HEMT(High Electron Mobility Transistor)の他、MESFET(Metal Semiconductor Field Effect Transistor)や、MISFET(Metal insulator semiconductor field effect transistor)などのFETなどにおいて適用することが可能である。 Such a configuration can be applied to HEMT (High Electron Mobility Transistor), MESFET (Metal Semiconductor Field Effect Transistor), MISFET (Metal Insulator Semiconductor, etc.).
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。 In addition, this invention is not limited to embodiment mentioned above. Various other modifications can be made without departing from the scope of the invention.
1、1’、11、11’…ゲート電極、2、2’、12、12’…ゲート配線、3、3’、13、13’…ソース電極、4、4’、14、14’…ドレイン電極、5、5’、15、15’…セル、6、6’、16、16’…バスライン、7、17…ゲートパッド、8、18…ドレインパッド、9、19…コンタクト、10、10’…ソースパッド、28a、28a’…電極接続領域、28b…外部接続領域、28c、28c’…接続部
1, 1 ', 11, 11' ... gate electrode, 2, 2 ', 12, 12' ... gate wiring, 3, 3 ', 13, 13' ... source electrode, 4, 4 ', 14, 14' ... drain
Claims (6)
前記セルは、近接する他のセルに対してシフトして配置されることを特徴とする半導体装置。 A plurality of cells composed of a predetermined number of gate electrodes formed on a semiconductor substrate and source and drain electrodes formed alternately with each gate electrode interposed therebetween,
The semiconductor device is characterized in that the cell is shifted with respect to other adjacent cells.
外部に接続するためのゲートパッドと、
このゲートパッドと前記ゲート配線を接続し、前記セル毎に設けられるバスラインを備え、
それぞれの前記バスラインの長さが等しいことを特徴とする請求項1に記載の半導体装置。 A gate wiring connecting a predetermined number of the gate electrodes in the cell;
A gate pad for external connection;
The gate pad is connected to the gate wiring and includes a bus line provided for each cell,
The semiconductor device according to claim 1, wherein the bus lines have the same length.
前記第1のセルの前記ドレイン電極および前記第2のセルの前記ドレイン電極と接続されるドレインパッドを備えることを特徴とする請求項2に記載の半導体装置。 When the cell is a first cell, and among the other neighboring cells, the cell connected to the gate pad connected to the first cell is a second cell,
3. The semiconductor device according to claim 2, further comprising a drain pad connected to the drain electrode of the first cell and the drain electrode of the second cell.
前記ドレインパッドは、少なくともその一部が前記第2のセルと前記第3のセルの間に配置されることを特徴とする請求項4に記載の半導体装置。 When a cell connected to a gate pad different from the gate pad connected to the first cell among the other adjacent cells is a third cell,
The semiconductor device according to claim 4, wherein at least a part of the drain pad is disposed between the second cell and the third cell.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006327238A JP4965982B2 (en) | 2006-12-04 | 2006-12-04 | Field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006327238A JP4965982B2 (en) | 2006-12-04 | 2006-12-04 | Field effect transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008141055A true JP2008141055A (en) | 2008-06-19 |
JP4965982B2 JP4965982B2 (en) | 2012-07-04 |
Family
ID=39602202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006327238A Active JP4965982B2 (en) | 2006-12-04 | 2006-12-04 | Field effect transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4965982B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028707A (en) * | 2010-07-27 | 2012-02-09 | Sumitomo Electric Ind Ltd | Semiconductor device |
US8796697B2 (en) | 2012-07-11 | 2014-08-05 | Mitsubishi Electric Corporation | Semiconductor device including transistor chips having oblique gate electrode fingers |
US9159789B2 (en) | 2013-03-06 | 2015-10-13 | Kabushiki Kaisha Toshiba | Field effect transitor and semiconductor device using the same |
US9691865B2 (en) | 2015-08-28 | 2017-06-27 | Kabushiki Kaishi Toshiba | High frequency semiconductor device |
JP6165368B1 (en) * | 2016-07-25 | 2017-07-19 | 三菱電機株式会社 | Semiconductor device |
JP2017526169A (en) * | 2014-11-06 | 2017-09-07 | 蘇州捷芯威半導体有限公司Gpower Semiconductor,Inc. | Semiconductor device and manufacturing method thereof |
WO2024114629A1 (en) * | 2022-11-30 | 2024-06-06 | 华为技术有限公司 | Semiconductor device, preparation method for semiconductor device, and electronic device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2988334A3 (en) | 2014-08-22 | 2016-03-30 | Kabushiki Kaisha Toshiba | Field effect transistor and semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0750422A (en) * | 1993-08-05 | 1995-02-21 | Nec Corp | Semiconductor device |
JPH10144801A (en) * | 1996-11-14 | 1998-05-29 | Toshiba Corp | Semiconductor device |
JP2000332191A (en) * | 1999-05-17 | 2000-11-30 | Toshiba Corp | Hybrid semiconductor device |
JP2001016054A (en) * | 1999-06-25 | 2001-01-19 | Toshiba Corp | Semiconductor device for power amplification |
-
2006
- 2006-12-04 JP JP2006327238A patent/JP4965982B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0750422A (en) * | 1993-08-05 | 1995-02-21 | Nec Corp | Semiconductor device |
JPH10144801A (en) * | 1996-11-14 | 1998-05-29 | Toshiba Corp | Semiconductor device |
JP2000332191A (en) * | 1999-05-17 | 2000-11-30 | Toshiba Corp | Hybrid semiconductor device |
JP2001016054A (en) * | 1999-06-25 | 2001-01-19 | Toshiba Corp | Semiconductor device for power amplification |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028707A (en) * | 2010-07-27 | 2012-02-09 | Sumitomo Electric Ind Ltd | Semiconductor device |
US8796697B2 (en) | 2012-07-11 | 2014-08-05 | Mitsubishi Electric Corporation | Semiconductor device including transistor chips having oblique gate electrode fingers |
US9159789B2 (en) | 2013-03-06 | 2015-10-13 | Kabushiki Kaisha Toshiba | Field effect transitor and semiconductor device using the same |
JP2017526169A (en) * | 2014-11-06 | 2017-09-07 | 蘇州捷芯威半導体有限公司Gpower Semiconductor,Inc. | Semiconductor device and manufacturing method thereof |
US9691865B2 (en) | 2015-08-28 | 2017-06-27 | Kabushiki Kaishi Toshiba | High frequency semiconductor device |
JP6165368B1 (en) * | 2016-07-25 | 2017-07-19 | 三菱電機株式会社 | Semiconductor device |
US10797141B2 (en) | 2016-07-25 | 2020-10-06 | Mitsubishi Electric Corporation | Semiconductor device |
WO2024114629A1 (en) * | 2022-11-30 | 2024-06-06 | 华为技术有限公司 | Semiconductor device, preparation method for semiconductor device, and electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP4965982B2 (en) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4965982B2 (en) | Field effect transistor | |
JP6428956B2 (en) | Semiconductor integrated circuit device | |
JP4800084B2 (en) | Semiconductor device and manufacturing method thereof | |
US20180366589A1 (en) | Semiconductor integrated circuit device | |
JP2009016418A (en) | Semiconductor device | |
JP2010103158A (en) | Bidirectional switch | |
JP2006228954A (en) | Semiconductor device and method of designing layout thereof | |
TWI737084B (en) | Semiconductor device | |
JP2009111110A (en) | Semiconductor device | |
JP6532596B2 (en) | FET with 2D arrayed FET cells | |
JP6701641B2 (en) | Semiconductor module | |
JP2010251404A (en) | Semiconductor device | |
JP2006269835A (en) | Semiconductor device | |
JP5017303B2 (en) | Semiconductor device | |
JP2020047656A (en) | Semiconductor unit, semiconductor module and semiconductor device | |
JP6890480B2 (en) | Semiconductor device | |
JP6013876B2 (en) | Semiconductor device | |
JP2014107281A (en) | Semiconductor device | |
JP2011060883A (en) | Insulated gate transistor | |
JP6763246B2 (en) | Semiconductor device | |
JP7470087B2 (en) | Nitride Semiconductor Device | |
JPWO2013018589A1 (en) | Semiconductor integrated circuit device | |
WO2019082373A1 (en) | Semiconductor device | |
CN112420681B (en) | Chip packaging structure | |
CN111863743B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120330 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4965982 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |