JP2008141051A - Method and apparatus for manufacturing semiconductor device - Google Patents
Method and apparatus for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2008141051A JP2008141051A JP2006327178A JP2006327178A JP2008141051A JP 2008141051 A JP2008141051 A JP 2008141051A JP 2006327178 A JP2006327178 A JP 2006327178A JP 2006327178 A JP2006327178 A JP 2006327178A JP 2008141051 A JP2008141051 A JP 2008141051A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal nitride
- semiconductor device
- substrate
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、半導体装置の製造方法及び半導体装置の製造装置に関する。 The present invention relates to a semiconductor device manufacturing method and a semiconductor device manufacturing apparatus.
半導体装置の多層配線技術においては、導体間を結ぶプラグを形成するため、層間絶縁膜に設けられたホールに金属材料を充填させる埋め込み技術が用いられている。アルミニウム(Al)の埋め込み技術は、低い電気抵抗率と高い信頼性を有したプラグを実現させる上において不可欠である。 In the multilayer wiring technology of a semiconductor device, in order to form a plug connecting conductors, a filling technology is used in which a hole provided in an interlayer insulating film is filled with a metal material. Aluminum (Al) embedding technology is indispensable for realizing a plug having low electrical resistivity and high reliability.
Alの埋め込み技術としては、PVD(Physical Vapor Deposition)法の1つである
リフロースパッタ法が知られている。リフロースパッタ法は、ホールを有した基板にAlをスパッタし、その後、同基板を昇温して付着したAlを流動させる。この流動するAlが、埋め込み性の向上を担う。
As an Al embedding technique, a reflow sputtering method which is one of PVD (Physical Vapor Deposition) methods is known. In the reflow sputtering method, Al is sputtered onto a substrate having holes, and then the Al deposited thereon is fluidized by raising the temperature of the substrate. This flowing Al is responsible for improving the embedding property.
しかし、半導体装置の高速化や高集積化の進展に伴い、デザインルールが縮小化すると、ホールのアスペクト比が増大して上記のPVD法ではホールの内部を完全に埋め込むことが困難となる。例えば、ホールの内径が0.18μm以下になる、あるいは、アスペクト比が3以上になるデザインルールの場合、上記のPVD法では、プラグの内部に空隙(以下単に、ボイドという。)を発生させてしまう。 However, when the design rule is reduced with the progress of high speed and high integration of the semiconductor device, the aspect ratio of the hole is increased and it becomes difficult to completely fill the inside of the hole by the PVD method. For example, in the case of a design rule in which the inner diameter of the hole is 0.18 μm or less, or the aspect ratio is 3 or more, in the PVD method, a void (hereinafter simply referred to as a void) is generated inside the plug. End up.
そこで、Alの埋め込み技術においては、従来より、埋め込み性の向上を図るため、CVD(Chemical Vapor Deposition)法を用いる提案がなされている。特許文献1は、ホ
ールの内壁にTi膜、TiN膜、又はTi/TiN膜などの核形成用ライナー膜を成膜し、同核形成用ライナー膜の上にAl−CVD膜とAl−PVD膜を積層させる。核形成用ライナー膜は、Al−CVD膜が成長できる表面を提供するものである。これにより、ホールの埋め込み性と半導体装置の信頼性を向上させる。
Al−CVD膜は、その前駆体(例えば、MPA(Methylpyrrolidine Alane))が下
地の表面に付着し、同表面との間の電子授受、すなわち表面反応によって成長する。
一方、TiN膜は、Al−CVD膜(あるいは、前駆体)との間の密着性が乏しく、また同前駆体との間の電子授受を期待できない。そのため、基板の最表面がTiN膜で被覆されている場合、Al−CVD膜は、基板の最表面において成長し難く、たとえ成長する場合であっても、極めて不均一に成長してホールの内部にボイドを形成させる。
In the Al-CVD film, a precursor (for example, MPA (Methylpyrrolidine Alane)) adheres to the surface of the base, and grows by electron transfer, that is, surface reaction with the surface.
On the other hand, the TiN film has poor adhesion to the Al-CVD film (or precursor) and cannot be expected to exchange electrons with the precursor. Therefore, when the outermost surface of the substrate is covered with a TiN film, the Al-CVD film is difficult to grow on the outermost surface of the substrate, and even if it grows, it grows very unevenly and the inside of the hole To form voids.
また、Ti膜は、Al−CVD膜(あるいは、前駆体)との間に高抵抗のTi-Al合
金を形成させる。そのため、ホールの内壁がTi膜である場合、Al−CVD膜は、前駆体の付着確率が高い領域、すなわちホールの開口に近い領域で成長し、ホールの内部を充填する前にホールの開口を閉塞させてしまう。また、Ti膜は、プラグの全周囲にTi-
Al合金を形成するため、デザインルールが広い場合であっても、配線抵抗を増加させてしまう。
In addition, a high resistance Ti—Al alloy is formed between the Ti film and the Al—CVD film (or precursor). Therefore, when the inner wall of the hole is a Ti film, the Al-CVD film grows in a region where the precursor adhesion probability is high, that is, a region close to the hole opening, and the hole opening is filled before filling the hole. It will be blocked. The Ti film has Ti-
Since the Al alloy is formed, the wiring resistance is increased even when the design rule is wide.
これらの結果、特許文献1は、CVD法を利用している一方で、同CVD法に適した下地膜について十分な検討がなされておらず、埋め込み特性を向上させ難いものであった。
本願発明は、上記問題を解決するためになされたものであって、Al膜の埋め込み性を
向上させた半導体装置の製造方法、及び半導体装置の製造装置を提供するものである。
As a result, while
The present invention has been made to solve the above problems, and provides a method for manufacturing a semiconductor device and an apparatus for manufacturing a semiconductor device, in which the embeddability of an Al film is improved.
本発明者らは、Al−CVD膜の埋め込み性能を検討する中で、Al−CVD膜の埋め込み性能が金属窒化膜の形成方法に大きく依存することを見出した。すなわち、Al−CVD膜を成膜する前に、金属窒化膜の一部をスパッタし、スパッタされた金属窒化膜の一部を金属窒化膜の上に再付着させる。本発明者らは、この再付着した金属窒化膜がAl−CVD膜の核として機能し、Al−CVD膜を成長させることを見出した。 The inventors have found that the Al-CVD film embedding performance greatly depends on the method of forming the metal nitride film, while examining the Al-CVD film embedding performance. That is, before forming the Al-CVD film, a part of the metal nitride film is sputtered, and a part of the sputtered metal nitride film is reattached on the metal nitride film. The present inventors have found that this reattached metal nitride film functions as the nucleus of the Al-CVD film and grows the Al-CVD film.
上記目的を達成するため、請求項1に記載の発明では、凹部を有した基板の表面に金属膜を被覆する工程と、前記金属膜の表面に金属窒化膜を被覆する工程と、前記金属窒化膜に被覆された前記凹部の内部にCVD法を用いて第一アルミニウム膜を埋め込む工程と、を有した半導体装置の製造方法であって、前記第一アルミニウム膜を埋め込む前に、前記凹部の底部に位置する前記金属窒化膜の一部をスパッタし、前記底部に位置する前記金属窒化膜の一部を前記底部の側壁に再付着させること、を要旨とする。 In order to achieve the above object, according to the first aspect of the present invention, a step of coating a metal film on the surface of a substrate having a recess, a step of coating a metal nitride film on the surface of the metal film, and the metal nitriding And embedding a first aluminum film in the concave portion covered with the film using a CVD method, wherein the bottom of the concave portion is embedded before the first aluminum film is embedded. The gist of the present invention is to sputter part of the metal nitride film located on the bottom and reattach part of the metal nitride film located on the bottom to the side wall of the bottom.
この構成によれば、底部の側壁から第一アルミニウム膜が成長する。したがって、第一アルミニウム膜のボトムアップを図ることができ、第一アルミニウム膜の埋め込み性を向上させることができる。 According to this configuration, the first aluminum film grows from the bottom side wall. Therefore, the bottom up of the first aluminum film can be achieved, and the embedding property of the first aluminum film can be improved.
請求項2に記載の発明では、請求項1に記載の半導体装置の製造方法であって、前記金属窒化膜を被覆するときに、前記凹部の底部に位置する前記金属窒化膜の一部をスパッタし、前記底部に位置する前記金属窒化膜の一部を前記底部の側壁に再付着させること、を要旨とする。 According to a second aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, when the metal nitride film is coated, a part of the metal nitride film located at the bottom of the recess is sputtered. Then, a gist is to reattach a part of the metal nitride film located at the bottom to the side wall of the bottom.
この構成によれば、前記金属窒化膜を被覆するときに、金属窒化膜の一部をスパッタさせて金属窒化膜の一部を再付着させることができる。したがって、金属窒化膜の被覆と、金属窒化膜の再付着と、を同時に実行させることができる。この結果、金属窒化膜の被覆と、金属窒化膜の再付着と、を別々に実行させる場合に比べ、処理工程数を削減させることができ、スループットを向上させることができる。 According to this configuration, when coating the metal nitride film, a part of the metal nitride film can be sputtered to reattach a part of the metal nitride film. Therefore, the coating of the metal nitride film and the reattachment of the metal nitride film can be performed simultaneously. As a result, the number of processing steps can be reduced and the throughput can be improved as compared with the case where the coating of the metal nitride film and the reattachment of the metal nitride film are performed separately.
請求項3に記載の発明では、請求項1又は2に記載の半導体装置の製造方法であって、前記凹部の底部に位置する前記金属窒化膜の一部をスパッタし、前記底部に位置する前記金属窒化膜を略平坦にさせること、を要旨とする。 According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the metal nitride film located at the bottom of the recess is sputtered to be part of the metal nitride film. The gist is to make the metal nitride film substantially flat.
この構成によれば、底部に位置する金属窒化膜の過剰なスパッタを回避させることができ、かつ、金属窒化膜の再付着量を安定させることができる。この結果、より高い再現性の下において凹部を埋め込むことができる。 According to this configuration, excessive sputtering of the metal nitride film located at the bottom can be avoided, and the amount of reattachment of the metal nitride film can be stabilized. As a result, the concave portion can be embedded under higher reproducibility.
請求項4に記載の発明では、請求項1〜3のいずれか1つに記載の半導体装置の製造方法であって、前記第一アルミニウム膜をアニールすること、を要旨とする。
この構成によれば、第一アルミニウム膜と金属窒化膜との間の密着性を向上させることができる。したがって、第一アルミニウム膜の状態を安定させることができ、第一アルミニウム膜の埋め込み性を、より確実に向上させることができる。
The invention according to
According to this configuration, the adhesion between the first aluminum film and the metal nitride film can be improved. Therefore, the state of the first aluminum film can be stabilized, and the embedding property of the first aluminum film can be improved more reliably.
請求項5に記載の発明では、請求項1〜4のいずれか1つに記載の半導体装置の製造方法であって、前記第一アルミニウム膜の上に更にPVD法を用いて第二アルミニウム膜を積層すること、を要旨とする。
The invention according to
この構成によれば、アルミニウム膜が、埋め込み性に優れたCVD法による第一アルミ
ニウム膜と、処理能力に優れたPVD法による第二アルミニウム膜と、によって形成される。したがって、CVD法を用いて全ての第一アルミニウム膜を形成させる場合に比べて、スループットを向上させることができる。
According to this configuration, the aluminum film is formed by the first aluminum film by the CVD method excellent in embeddability and the second aluminum film by the PVD method excellent in processing capability. Therefore, the throughput can be improved as compared with the case where all the first aluminum films are formed using the CVD method.
請求項6に記載の発明では、請求項1〜5のいずれか1つに記載の半導体装置の製造方法であって、前記金属膜は、チタン、タンタル、ニッケル、コバルトのいずれか1つからなること、前記金属窒化膜は、窒化チタン、窒化タンタル、窒化ニッケル、窒化コバルトのいずれか1つからなること、を要旨とする。
The invention according to claim 6 is the method of manufacturing a semiconductor device according to any one of
請求項7に記載の発明では、基板の表面に金属膜を被覆し前記金属膜に金属窒化膜を被覆する第一成膜部と、CVD法を用いて前記基板に第一アルミニウム膜を形成する第二成膜部と、前記第一成膜部と前記第二成膜部に前記基板を搬送する搬送部と、前記搬送部と前記第一成膜部を駆動し、前記表面に凹部を有した前記基板を前記第一成膜部に搬送させて前記基板に前記金属膜と前記金属窒化膜を被覆させ、前記搬送部と前記第二成膜部を駆動し、前記金属窒化膜を有した前記基板を第二成膜部に搬送させて前記金属窒化膜に被覆された前記凹部の内部に前記第一アルミニウム膜を形成させる制御部と、を備え、前記制御部は、前記第一成膜部を駆動して前記凹部の底部に位置する前記金属窒化膜の一部をスパッタさせ、前記底部に位置する前記金属窒化膜の一部を前記底部の側壁に再付着させること、を要旨とする。 In a seventh aspect of the present invention, the first aluminum film is formed on the substrate using a CVD method and a first film forming unit that covers the surface of the substrate with a metal film and a metal nitride film on the metal film. A second film forming unit; a transport unit that transports the substrate to the first film forming unit; and the second film forming unit; the transport unit and the first film forming unit are driven; and a recess is formed on the surface. The substrate was transported to the first film forming unit, the metal film and the metal nitride film were coated on the substrate, the transport unit and the second film forming unit were driven, and the metal nitride film was provided A control unit that transports the substrate to a second film forming unit to form the first aluminum film inside the recess covered with the metal nitride film, and the control unit includes the first film forming unit. A portion of the metal nitride film located at the bottom of the concave portion is sputtered to locate the bottom. It is reattached a portion of the metal nitride layer on the sidewalls of the bottom portion, and the gist.
この構成によれば、再付着した金属窒化膜によって、第一アルミニウム膜が底部の側壁から成長する。したがって、第一アルミニウム膜のボトムアップを図ることができ、第一アルミニウム膜の埋め込み性を向上させることができる。 According to this configuration, the first aluminum film grows from the bottom sidewall due to the reattached metal nitride film. Therefore, the bottom up of the first aluminum film can be achieved, and the embedding property of the first aluminum film can be improved.
請求項8に記載の発明では、請求項7に記載の半導体装置の製造装置であって、前記第一成膜部は、前記金属膜の構成元素からなるターゲットを用いた反応性スパッタ法にて前記金属窒化膜を前記基板に被覆するとともに、前記基板にバイアス電圧を印加して前記凹部の底部に位置する前記金属窒化膜の一部をスパッタするチャンバであること、前記制御部は、前記ターゲットをスパッタさせて前記金属窒化膜を被覆させるとき、前記基板にバイアス電圧を印加して前記凹部の底部に位置する前記金属窒化膜の一部をスパッタさせること、を要旨とする。 According to an eighth aspect of the present invention, in the semiconductor device manufacturing apparatus according to the seventh aspect, the first film forming unit is formed by a reactive sputtering method using a target made of a constituent element of the metal film. The chamber is a chamber that coats the metal nitride film on the substrate and applies a bias voltage to the substrate to sputter a part of the metal nitride film located at the bottom of the recess, and the control unit includes the target When the metal nitride film is coated by sputtering, a bias voltage is applied to the substrate to sputter part of the metal nitride film located at the bottom of the recess.
この構成によれば、制御部は、前記金属窒化膜を被覆するときに、金属窒化膜の一部をスパッタさせてスパッタ粒子を底部の側壁に再付着させることができる。したがって、金属窒化膜の被覆と、金属窒化膜の再付着と、を同時に実行させることができる。この結果、金属窒化膜の被覆と、金属窒化膜の再付着と、を別々に実行させる場合に比べ、処理工程を削減させることができ、スループットを向上させることができる。 According to this configuration, when the metal nitride film is coated, the control unit can sputter part of the metal nitride film to reattach the sputtered particles to the bottom sidewall. Therefore, the coating of the metal nitride film and the reattachment of the metal nitride film can be performed simultaneously. As a result, the processing steps can be reduced and the throughput can be improved as compared with the case where the coating of the metal nitride film and the reattachment of the metal nitride film are performed separately.
請求項9に記載の発明では、請求項7又は8に記載の半導体装置の製造装置であって、前記第一成膜部は、前記金属膜の構成元素からなるターゲットを用いた反応性スパッタ法にて前記金属窒化膜を形成するとともに、前記基板にバイアス電圧を印加して前記凹部の底部に位置する前記金属窒化膜の一部をスパッタするチャンバであること、前記制御部は、前記ターゲットをスパッタさせて前記金属窒化膜を被覆させるとき、前記基板にバイアス電圧を印加して前記凹部の底部に位置する前記金属窒化膜の一部をスパッタし、前記底部に位置する前記金属窒化膜を略平坦にさせること、を要旨とする。
The invention according to claim 9 is the semiconductor device manufacturing apparatus according to
この構成によれば、制御部は、底部に位置する金属窒化膜の過剰なスパッタを回避させることができ、かつ、金属窒化膜の再付着量を安定させることができる。この結果、より高い再現性の下において凹部を埋め込むことができる。 According to this configuration, the control unit can avoid excessive sputtering of the metal nitride film located at the bottom, and can stabilize the reattachment amount of the metal nitride film. As a result, the concave portion can be embedded under higher reproducibility.
請求項10に記載の発明では、請求項7〜9のいずれか1つに記載の半導体装置の製造装置であって、前記基板を所定の温度に昇温するアニール部を備え、前記搬送部は、前記アニール部に前記基板を搬送すること、前記制御部は、前記搬送部を駆動して前記第一アルミニウム膜の形成された前記基板を前記アニール部に搬送させ、前記アニール部を駆動して前記基板を前記所定の温度に昇温させ前記第一アルミニウム膜をアニールさせること、を要旨とする。 According to a tenth aspect of the present invention, in the semiconductor device manufacturing apparatus according to any one of the seventh to ninth aspects, the apparatus includes an annealing unit that raises the temperature of the substrate to a predetermined temperature. Transporting the substrate to the annealing unit, the control unit driving the transport unit to transport the substrate on which the first aluminum film is formed to the annealing unit, and driving the annealing unit. The gist is to raise the temperature of the substrate to the predetermined temperature and to anneal the first aluminum film.
この構成によれば、制御部は、第一アルミニウム膜をアニールさせて、同第一アルミニウム膜と金属窒化膜との間の密着性を向上させる。したがって、第一アルミニウム膜の状態を安定させることができ、第一アルミニウム膜の埋め込み性を、より確実に向上させることができる。 According to this configuration, the control unit anneals the first aluminum film to improve the adhesion between the first aluminum film and the metal nitride film. Therefore, the state of the first aluminum film can be stabilized, and the embedding property of the first aluminum film can be improved more reliably.
請求項11に記載の発明では、請求項7〜10のいずれか1つに記載の半導体装置の製造装置であって、PVD法を用いて前記基板に第二アルミニウム膜を被覆する第三成膜部を備え、前記搬送部は、前記第三成膜部に前記基板を搬送すること、前記制御部は、前記搬送部を駆動して前記第一アルミニウム膜の形成された前記基板を前記第三成膜部に搬送させ、前記第三成膜部を駆動して前記第一アルミニウム膜の上に更に前記第二アルミニウム膜を積層させること、を要旨とする。 According to an eleventh aspect of the present invention, there is provided the semiconductor device manufacturing apparatus according to any one of the seventh to tenth aspects, wherein the substrate is coated with a second aluminum film using a PVD method. A transfer unit that transfers the substrate to the third film forming unit, and the control unit drives the transfer unit to transfer the substrate on which the first aluminum film is formed to the third film forming unit. The gist is to transport the film to the film forming unit and drive the third film forming unit to further stack the second aluminum film on the first aluminum film.
この構成によれば、制御部は、埋め込み性に優れたCVD法による第一アルミニウム膜に対し、処理能力に優れたPVD法による第二アルミニウム膜を積層させる。したがって、CVD法を用いて全てのアルミニウム膜を形成させる場合に比べて、スループットを向上させることができる。 According to this configuration, the control unit stacks the second aluminum film by the PVD method having excellent processing capability on the first aluminum film by the CVD method having excellent embedding property. Accordingly, the throughput can be improved as compared with the case where all the aluminum films are formed using the CVD method.
請求項12に記載の発明では、請求項7〜11のいずれか1つに記載の半導体装置の製造装置であって、前記第一成膜部は、チタン、タンタル、ニッケル、コバルトのいずれか1つからなるターゲットを搭載すること、を要旨とする。
The invention according to
上記したように、本発明によれば、Al膜の埋め込み性を向上させた半導体装置の製造方法及び半導体装置の製造装置を提供することができる。 As described above, according to the present invention, it is possible to provide a method for manufacturing a semiconductor device and an apparatus for manufacturing a semiconductor device with improved Al film embedding.
以下、本発明を具体化した一実施形態について説明する。まず、半導体装置の製造装置について説明する。図1は、製造装置としての成膜装置1を模式的に示す平面図である。図2及び図3は、それぞれ成膜装置1に搭載されたバリアメタルチャンバ4及びAl−CVDチャンバ5を示す概略断面図である。
Hereinafter, an embodiment embodying the present invention will be described. First, a semiconductor device manufacturing apparatus will be described. FIG. 1 is a plan view schematically showing a
図1において、成膜装置1は、ロードロックチャンバ(以下単に、LLチャンバ)2と、搬送部を構成するコアチャンバ3とを有する。また、成膜装置1は、第一成膜部としてのバリアメタルチャンバ4と、第二成膜部としてのAl−CVDチャンバ5と、アニール部としてのアニールチャンバ6と、第三成膜部としてのAl−PVDチャンバ7とを有する。
In FIG. 1, a
LLチャンバ2は、減圧可能な内部空間(以下単に、収容室2aという。)を有し、複数のシリコン基板Sを搬出及び搬入可能に収容する。LLチャンバ2は、シリコン基板Sの成膜処理を開始するとき、収容室2aを減圧して複数のシリコン基板Sをそれぞれコアチャンバ3に搬出可能にする。LLチャンバ2は、シリコン基板Sの成膜処理を終了するとき、収容室2aを大気開放して収容するシリコン基板Sを成膜装置1の外部へ搬出可能にする。
The
コアチャンバ3は、減圧可能な内部空間(以下単に、搬送室3aという。)を有し、シリコン基板Sを搬送するための搬送ロボット3bを搬送室3aに搭載している。搬送ロボット3bは、シリコン基板Sの成膜処理を開始するとき、成膜処理前のシリコン基板SをLLチャンバ2からコアチャンバ3に搬入する。搬送ロボット3bは、搬入したシリコン基板Sを図1における反時計回りに沿って順次搬送する。すなわち、搬送ロボット3bは、搬入したシリコン基板Sを、バリアメタルチャンバ4、Al−CVDチャンバ5、アニールチャンバ6、Al−PVDチャンバ7の順に搬送する。搬送ロボット3bは、シリコン基板Sの成膜処理を終了するとき、成膜処理後のシリコン基板Sをコアチャンバ3からLLチャンバ2へ搬出する。
The
バリアメタルチャンバ4は、スパッタ法を用いて、シリコン基板Sの上に金属膜を被覆させるためのチャンバである。金属膜としては、例えばチタン(Ti)膜、タンタル(Ta)膜、ニッケル(Ni)膜、コバルト(Co)膜などを用いることができる。また、バリアメタルチャンバ4は、反応性スパッタ法を用いて、シリコン基板Sの上に金属窒化膜を被覆させるためのチャンバである。金属窒化膜としては、例えば窒化チタン(TiN)膜、窒化タンタル(TaN)膜、窒化ニッケル(NiN)膜、窒化コバルト(CoN)膜を用いることができる。
The
図2において、バリアメタルチャンバ4は、減圧可能な内部空間(以下単に、成膜室4aという。)を備えたチャンバ本体11を有する。チャンバ本体11には、供給配管IL1を介して、アルゴン(Ar)のマスフローコントローラMC1が連結され、また供給配管IL2を介して、窒素(N2)のマスフローコントローラMC2が連結されている。各マスフローコントローラMC1,MC2は、それぞれArガスとN2ガスを所定の流量に調整して成膜室4aに供給する。
In FIG. 2, the
チャンバ本体11には、排気配管OL1を介して、ターボ分子ポンプやドライポンプなどからなる排気システム12が連結されている。排気システム12は、成膜室4aに供給されるArガス、あるいはArガスとN2ガスの混合ガスを排気し成膜室4aを所定の圧力値に減圧させる。
An
チャンバ本体11には、シリコン基板Sを載置するための基板ホルダ13が配設されている。基板ホルダ13は、コアチャンバ3から搬入されるシリコン基板Sを載置し、成膜室4aの所定の位置にシリコン基板Sを位置決め固定する。
A
基板ホルダ13の内部には、基板電極14が内設されている。基板電極14は、基板バイアス電源G1に接続されて、同基板バイアス電源G1から所定の交流電力を入力される。交流電力を受ける基板電極14は、成膜室4aにプラズマが生成されるとき、プラズマ空間に対して負電位、すなわちカソードとして機能してイオン粒子をシリコン基板Sに引き込み、シリコン基板Sに対するイオン粒子の直進性を向上させる。また、交流電力を受ける基板電極14は、成膜室4aにプラズマが生成されるとき、シリコン基板Sの表面にイオン粒子(例えば、アルゴンイオン)を引き込み、シリコン基板S上の金属膜あるいは金属窒化膜の一部をスパッタさせる。すなわち、バリアメタルチャンバ4は、シリコン基板Sにバイアス電圧を印加させるSIS(Self−Ionized plasma Sputtering)法にて金属
膜あるいは金属窒化膜を成膜する。
A
基板ホルダ13の上方には、略円筒状に形成されたシールド15が配設されている。シールド15は、シールド電源G2に接続されて、同シールド電源G2から所定の直流電力を入力される。直流電力を受けるシールド15は、成膜室4aにプラズマが生成されるとき、プラズマ空間に対して正電位、すなわちアノードとして機能し、イオン粒子の進行方
向をシリコン基板Sに向けて偏向させる。
A
シールド15の直上には、円盤状に形成されたターゲット16が配設されている。ターゲット16には、上記金属膜の主成分、すなわちTi、Ta、NiあるいはCoを90%以上、好ましくは95%以上含み、残部として、同金属元素以外の金属、例えば銅やケイ素などを含むものを用いることができる。
A
ターゲット16の上側には、ターゲット電極17が配設されている。ターゲット電極17は、ターゲット電源G3に接続されて、同ターゲット電源G3から所定の直流あるいは交流電力を入力される。直流あるいは交流電力を受けるターゲット電極17は、成膜室4aにプラズマが生成されるとき、プラズマ空間に対して負電位、すなわちカソードとして機能してターゲット16をスパッタさせる。ターゲット電極17は、ターゲット16をシリコン基板Sに対向させて、ターゲット16とシリコン基板Sとの間の距離を、所定の距離(例えば、シリコン基板Sの直径よりも長い距離)に保持させる。
A
ターゲット電極17の上側には、磁気回路18が配設されている。磁気回路18は、ターゲット16の内表面に沿ってマグネトロン磁場を形成させ、成膜室4aにプラズマが生成されるとき、同プラズマを安定させてその密度を増加させる。
A
バリアメタルチャンバ4は、シリコン基板Sの表面に金属膜を被覆させるとき、マスフローコントローラMC1によって所定の流量のArガスを供給させ、また排気システム12によって成膜室4aを所定の圧力値に減圧させる。この状態において、バリアメタルチャンバ4は、各電源G1,G2,G3に所定の電力を印加させ、高密度のArプラズマにターゲット16をスパッタさせる。そして、スパッタされた金属粒子をシリコン基板Sの略法線方向に沿ってシリコン基板Sの表面に引き込み、同シリコン基板Sの表面を被覆する。これにより、バリアメタルチャンバ4は、シリコン基板Sの表面に段差被覆性の優れた金属膜を形成する。
When the
バリアメタルチャンバ4は、シリコン基板Sの表面に金属窒化膜を被覆させるとき、各マスフローコントローラMC1,MC2によってそれぞれ所定の流量のArガスとN2ガスを供給させ、排気システム12によって成膜室4aを所定の圧力値に減圧させる。この状態において、バリアメタルチャンバ4は、各電源G1,G2,G3に所定の電力を印加させ、高密度のAr/N2プラズマにターゲット16をスパッタさせる。そして、スパッタされた金属粒子をシリコン基板Sの略法線方向に沿ってシリコン基板Sの表面に引き込み、N2プラズマと反応させて金属窒化膜を形成する。これにより、バリアメタルチャンバ4は、シリコン基板Sの表面に段差被覆性の優れた金属窒化膜を形成する。
When the metal nitride film is coated on the surface of the silicon substrate S, the
図1において、Al−CVDチャンバ5は、CVD法を用いて、シリコン基板Sの上に第一アルミニウム膜(以下単に、Al−CVD膜という。)を形成させるためのチャンバである。
In FIG. 1, an Al-
図3において、Al−CVDチャンバ5は、減圧可能な内部空間(以下単に、成膜室5aという。)を備えたチャンバ本体21を有する。チャンバ本体21には、供給配管IL3を介して、Al−CVD膜の原料物質(以下単に、Al膜原料という。)を成膜室5aに運送するための運送システム22が連結されている。
In FIG. 3, the Al-
Al膜原料には、例えばDMAH(Dimethyl Aluminum Hydride)、TMAA(Trimethylamine Alane)、MPA(Methylpyrrolidine Alane))を用いることができる。運送システム22には、例えば上記Al膜原料の流量をキャリアガスの流量によって規定させるバブリングシステム(Bubbling system)を用いることができる。また、運送システム2
2には、気体状態にしたAl膜原料の流量をマスフローコントローラによって制御させる気相流量コントロールシステム(vapor flow control system)や、液体状態のAl膜原
料を直接運送させる液相運送システム(LDS:liquid delivery system)などを用いる
ことができる。
As the Al film raw material, for example, DMAH (Dimethyl Aluminum Hydride), TMAA (Trimethylamine Alane), MPA (Methylpyrrolidine Alane)) can be used. For the
2 includes a vapor flow control system that controls the flow rate of the Al film material in a gaseous state by a mass flow controller, and a liquid phase transport system that directly transports the Al film material in a liquid state (LDS: liquid delivery system) can be used.
チャンバ本体21には、排気配管OL2を介して、ドライポンプを含む排気システム23が連結されている。排気システム23は、成膜室5aに供給される上記Al膜原料やキャリアガスなどを排気して成膜室5aを所定の圧力値に減圧させる。
An
チャンバ本体21には、シリコン基板Sを載置するための基板ホルダ24が配設されている。基板ホルダ24は、コアチャンバ3から搬入されるシリコン基板Sを載置し、成膜室5aの所定の位置にシリコン基板Sを位置決め固定する。基板ホルダ24には、ヒータ電源25に接続される加熱ヒータ26が内設されている。加熱ヒータ26は、シリコン基板Sが載置されるとき、シリコン基板Sを所定の温度に昇温させる。
The
基板ホルダ24の直上には、円盤状に形成されたシャワープレート27が配設されている。シャワープレート27は、シリコン基板Sと相対向する側面に、供給配管IL3に連通する複数のノズル28を有している。各ノズル28は、それぞれ運送システム22から供給されるAl膜原料を成膜室5a、すなわちシリコン基板Sの表面に向けて供給させる。
A
Al−CVDチャンバ5は、シリコン基板Sの表面にAl−CVD膜を形成させるとき、基板ホルダ24によってシリコン基板Sを所定の温度に昇温させ、また運送システム22によってAl膜原料を成膜室5aに供給させる。成膜室5aに供給されたAl膜原料は、シリコン基板Sの表面に付着し、同表面との間の電子授受、すなわち表面反応によって成長する。
In the Al-
ここで、金属膜を下地にした金属窒化膜がシリコン基板Sの表面を構成する場合、Al膜原料は、金属窒化膜との間の密着性が乏しく、また金属窒化膜との間の電子授受の可能性が乏しいため、金属窒化膜上において表面反応を開始し難い。 Here, when the metal nitride film with the metal film as the base constitutes the surface of the silicon substrate S, the Al film raw material has poor adhesion with the metal nitride film, and also exchanges electrons with the metal nitride film. Therefore, it is difficult to initiate a surface reaction on the metal nitride film.
本発明者らは、Al−CVD膜の埋め込み性能を検討する中で、Al−CVD膜の埋め込み性能が金属窒化膜の形成方法に大きく依存することを見出した。すなわち、Al−CVD膜を成膜する前に、金属窒化膜の一部をスパッタし、スパッタされた金属窒化膜の一部を金属窒化膜の上に再付着させる。本発明者らは、再付着した金属窒化膜がAl−CVD膜の核として機能し、Al−CVD膜を成長させることを見出した。以下、上記金属窒化膜において、再付着した金属窒化膜を、「再付着膜」とする。 The inventors have found that the Al-CVD film embedding performance greatly depends on the method of forming the metal nitride film, while examining the Al-CVD film embedding performance. That is, before forming the Al-CVD film, a part of the metal nitride film is sputtered, and a part of the sputtered metal nitride film is reattached on the metal nitride film. The inventors have found that the reattached metal nitride film functions as a nucleus of the Al-CVD film and grows the Al-CVD film. Hereinafter, in the metal nitride film, the reattached metal nitride film is referred to as a “reattachment film”.
図1において、アニールチャンバ6は、シリコン基板Sを高温にて加熱処理するため内部空間(以下単に、アニール室6aという。)を有する。アニールチャンバ6は、コアチャンバ3からシリコン基板Sが搬送されるとき、シリコン基板Sをアニール室6aに収容し、不活性ガス(例えば、Ar)の雰囲気の下で同シリコン基板Sを熱処理させる。
In FIG. 1, the annealing chamber 6 has an internal space (hereinafter simply referred to as annealing
図1において、Al−PVDチャンバ7は、スパッタ法を用いて、シリコン基板Sの上にアルミニウム膜を形成させるための内部空間(以下単に、成膜室7aという。)を有する。Al−PVDチャンバ7は、コアチャンバ3からシリコン基板Sが搬送されるとき、シリコン基板Sを成膜室7aに収容し、アルミニウム膜を形成させるためのAlターゲットをスパッタし、シリコン基板Sの上にアルミニウム膜を形成させる。なお、Al−PVDチャンバ7によって形成するアルミニウム膜を、第二アルミニウム膜(以下単に、Al−PVD膜)という。
In FIG. 1, an Al-
次に、上記成膜装置1の電気的構成について説明する。図4は、成膜装置1の電気的構成を示す電気ブロック回路図である。
図4において、制御部31は、成膜装置1に各種の処理動作(例えば、シリコン基板Sの搬送処理やシリコン基板Sの成膜処理など)を実行させるものである。制御部31は、各種の演算処理を実行するためのCPU、各種のデータを格納するためのRAM、各種の制御プログラムを格納するためのROMやハードディスクなどを有する。制御部31は、例えば、ハードディスクに格納された成膜処理プログラムを読み出し、同成膜処理プログラムに従って成膜処理を実行させる。
Next, the electrical configuration of the
In FIG. 4, the
制御部31には、入出力部32が接続されている。入出力部32は、起動スイッチや停止スイッチなどの各種操作スイッチと、液晶ディスプレイなどの各種表示装置とを有する。入出力部32は、各種の処理動作に利用するデータを制御部31に入力し、成膜装置1の処理状況に関するデータを出力する。入出力部32は、成膜パタメータ(例えば、ガスの流量、内部空間の圧力値、シリコン基板Sの温度、成膜時間、各電源G1,G2,G3の出力値など)に関するデータを成膜条件データIdとして制御部31に入力する。すなわち、入出力部32は、金属膜、金属窒化膜、Al−CVD膜、Al−PVD膜を成膜するための成膜パラメータ、アニール処理を実行するためのパラメータを成膜条件データIdとして制御部31に入力する。制御部31は、入出力部32から入力される成膜条件データIdを受信し、成膜条件データIdに対応する成膜条件の下で各成膜処理を実行させる。
An input / output unit 32 is connected to the
制御部31には、LLチャンバ2を駆動制御するためのLLチャンバ駆動回路33が接続されている。LLチャンバ駆動回路33は、LLチャンバ2の状態を検出し、その検出結果を制御部31に入力する。LLチャンバ駆動回路33は、例えば収容室2aの圧力値を検出し、同圧力値に関する検出信号を制御部31に入力する。制御部31は、LLチャンバ駆動回路33から入力される検出信号を利用し、LLチャンバ駆動回路33に対応する駆動制御信号をLLチャンバ駆動回路33に出力する。LLチャンバ駆動回路33は、制御部31からの駆動制御信号に応答し、収容室2aを減圧あるいは大気開放してシリコン基板Sの搬入あるいは搬出を可能にする。
An LL
制御部31には、コアチャンバ3を駆動制御するためのコアチャンバ駆動回路34が接続されている。コアチャンバ駆動回路34は、コアチャンバ3の状態を検出し、検出結果を制御部31に入力する。コアチャンバ駆動回路34は、例えば搬送ロボット3bのアーム位置を検出し、同アーム位置に関する検出信号を制御部31に入力する。制御部31は、コアチャンバ駆動回路34から入力される検出信号を利用し、コアチャンバ駆動回路34に対応する駆動制御信号をコアチャンバ駆動回路34に出力する。コアチャンバ駆動回路34は、制御部31からの駆動制御信号に応答し、シリコン基板SをLLチャンバ2、コアチャンバ3、バリアメタルチャンバ4、Al−CVDチャンバ5、アニールチャンバ6、Al−PVDチャンバ7の順序で搬送する。
A core
制御部31には、バリアメタルチャンバ4を駆動制御するためのバリアメタルチャンバ駆動回路35が接続されている。バリアメタルチャンバ駆動回路35は、バリアメタルチャンバ4の状態を検出し、その検出結果を制御部31に入力する。バリアメタルチャンバ駆動回路35は、例えば成膜室4aの圧力値、各ガス種の実流量、各電源G1,G2,G3の出力値などを検出し、これらのパラメータに関する検出信号を制御部31に入力する。制御部31は、バリアメタルチャンバ駆動回路35から入力される検出信号を利用し、成膜条件データIdに応じた駆動制御信号をバリアメタルチャンバ駆動回路35に出力する。バリアメタルチャンバ駆動回路35は、制御部31からの駆動制御信号に応答して各マスフローコントローラMC1,MC2、排気システム12、各電源G1,G2,G3な
どを駆動し、成膜条件データIdに対応する成膜条件の下で金属膜及び金属窒化膜の成膜処理を実行する。
A barrier metal
制御部31には、Al−CVDチャンバ5を駆動制御するためのAl−CVDチャンバ駆動回路36が接続されている。Al−CVDチャンバ駆動回路36は、Al−CVDチャンバ5の状態を検出し、その検出結果を制御部31に入力する。Al−CVDチャンバ駆動回路36は、例えば成膜室5aの圧力値、Al膜原料の実流量、シリコン基板Sの実温度などを検出し、これらのパラメータに関する検出信号を制御部31に入力する。制御部31は、Al−CVDチャンバ駆動回路36から入力される検出信号を利用し、成膜条件データIdに応じた駆動制御信号をAl−CVDチャンバ駆動回路36に出力する。Al−CVDチャンバ駆動回路36は、制御部31からの駆動制御信号に応答して運送システム22、排気システム23、ヒータ電源25などを駆動し、成膜条件データIdに対応する成膜条件の下でAl−CVD膜の成膜処理を実行する。
An Al-CVD
制御部31には、アニールチャンバ6を駆動制御するためのアニールチャンバ駆動回路37が接続されている。アニールチャンバ駆動回路37は、アニールチャンバ6の状態を検出し、その検出結果を制御部31に入力する。アニールチャンバ駆動回路37は、例えばアニール室6aの圧力値、シリコン基板Sの実温度などを検出し、これらのパラメータに関する検出信号を制御部31に入力する。制御部31は、アニールチャンバ駆動回路37から入力される検出信号を利用し、成膜条件データIdに応じた駆動制御信号をアニールチャンバ駆動回路37に出力する。アニールチャンバ駆動回路37は、制御部31からの駆動制御信号に応答し、成膜条件データIdに対応する成膜条件の下でシリコン基板Sのアニール処理を実行する。
An annealing
制御部31には、Al−PVDチャンバ7を駆動制御するためのAl−PVDチャンバ駆動回路38が接続されている。Al−PVDチャンバ駆動回路38は、Al−PVDチャンバ7の状態を検出し、その検出結果を制御部31に入力する。Al−PVDチャンバ駆動回路38は、例えば成膜室7aの圧力値、Alターゲットに印加する電力値を検出し、これらのパラメータに関する検出信号を制御部31に入力する。制御部31は、Al−PVDチャンバ駆動回路38から入力される検出信号を利用し、成膜条件データIdに応じた駆動制御信号をAl−PVDチャンバ駆動回路38に出力する。Al−PVDチャンバ駆動回路38は、制御部31からの駆動制御信号に応答し、成膜条件データIdに対応する成膜条件の下でAl−PVD膜の成膜処理を実行する。
An Al-PVD
次に、上記成膜装置1を利用した半導体装置の製造方法について説明する。図5〜図9は、それぞれ半導体装置の製造工程を示す工程図である。
まず、直径200[mm]を有した複数のシリコン基板Sが、LLチャンバ2にセットされる。シリコン基板Sは、図5に示すように、金属配線MLと、金属配線MLの上に積層された層間絶縁膜DLを有している。金属配線MLには、Al配線や銅配線など、各種の金属材料を用いることができる。層間絶縁膜DLには、低誘電率の絶縁膜材料やシリコン酸化膜など、各種の絶縁材料を用いることができる。
Next, a method for manufacturing a semiconductor device using the
First, a plurality of silicon substrates S having a diameter of 200 [mm] are set in the
この層間絶縁膜DLの表面(図5における上面)には、金属配線MLまでを貫通する凹部としてのホール(ビアホールVH(Via hole))が形成されている。ビアホールVHの内径Rvhは145[nm]であり、ビアホールVHの深さDvhは600[nm]で形成されている。すなわち、シリコン基板Sの表面は、アスペクト比が4.13のビアホールVHを有している。 On the surface of the interlayer insulating film DL (upper surface in FIG. 5), a hole (via hole VH (Via hole)) as a recess penetrating to the metal wiring ML is formed. The inner diameter Rvh of the via hole VH is 145 [nm], and the depth Dvh of the via hole VH is 600 [nm]. That is, the surface of the silicon substrate S has a via hole VH having an aspect ratio of 4.13.
制御部31は、入出力部32から成膜条件データIdを受信する。また、制御部31は、LLチャンバ駆動回路33及びコアチャンバ駆動回路34を介して、LLチャンバ2及
びコアチャンバ3を駆動し、収容室2aのシリコン基板Sをバリアメタルチャンバ4に搬送する。
The
シリコン基板Sを成膜室4aに搬入すると、制御部31は、バリアメタルチャンバ駆動回路35を介して、バリアメタルチャンバ4を駆動し、成膜条件データIdに対応する成膜条件の下で金属膜BM1を被覆させる(以下単に、金属膜工程という。)。図5に示すように、この金属膜工程においては、金属膜BM1が、ビアホールVHの内壁の全体にわたり被覆される。すなわち、ビアホールVHの内側は、層間絶縁膜DLと高い密着性を有する金属膜BM1によって覆われる。
When the silicon substrate S is carried into the film forming chamber 4a, the
上記金属膜工程における成膜条件として、好ましくは以下の条件が挙げられる。
・ターゲット16の主成分:Ti
・Ar流量:5〜100[sccm]
・成膜圧力:1×10−2〜0.5[Pa]
・基板温度:室温〜350[℃]
・基板バイアス電源:0[W]
・成膜速度:10〜200[nm/min]
・成膜膜厚:5〜40[nm](より好ましくは15[nm])
なお、成膜室4aの圧力が10[Pa]より高くなると、スパッタされた金属粒子(Ti粒子)の入射方向がシリコン基板Sの法線方向から大きく傾斜し、金属膜BM1(Ti膜)の段差被覆性が著しく損なわれる。同じく、成膜速度が500[nm/min]よりも高くなる条件においても、Ti膜の段差被覆性が著しく損なわれる。
As the film forming conditions in the metal film step, the following conditions are preferably mentioned.
-Main component of target 16: Ti
Ar flow rate: 5 to 100 [sccm]
Film forming pressure: 1 × 10 −2 to 0.5 [Pa]
-Substrate temperature: Room temperature to 350 [° C]
-Substrate bias power supply: 0 [W]
・ Deposition rate: 10-200 [nm / min]
Film thickness: 5 to 40 [nm] (more preferably 15 [nm])
When the pressure in the film forming chamber 4a is higher than 10 [Pa], the incident direction of the sputtered metal particles (Ti particles) is greatly inclined from the normal direction of the silicon substrate S, and the metal film BM1 (Ti film) The step coverage is significantly impaired. Similarly, the step coverage of the Ti film is significantly impaired even under conditions where the deposition rate is higher than 500 [nm / min].
金属膜BM1を形成すると、制御部31は、バリアメタルチャンバ駆動回路35を介して、バリアメタルチャンバ4を駆動し、成膜条件データIdに対応する成膜条件の下で金属窒化膜BM2を被覆させる(以下単に、金属窒化膜工程という。)。
When the metal film BM1 is formed, the
図6及び図7に示すように、上記の金属窒化膜工程においては、SIS法を用いる分だけ、金属粒子がビアホールVHの底部にまで到達し、金属窒化膜BM2が金属膜BM1の全体を被覆する。 As shown in FIGS. 6 and 7, in the metal nitride film process, the metal particles reach the bottom of the via hole VH by the amount of using the SIS method, and the metal nitride film BM2 covers the entire metal film BM1. To do.
この際、ビアホールVHに入射する金属粒子は、シャドウイング効果の影響を受け、ビアホールVHの底部において山型の金属窒化膜BM2を形成する。ここで、ビアホールVHの底部に位置する山型の金属窒化膜BM2(図6における二点鎖線部)を、底部窒化膜BMsという。底部窒化膜BMsは、金属窒化膜BM2を成膜する過程において、ビアホールVHに入射するイオン粒子(例えば、Arイオン)によってスパッタされ、ビアホールVHの底部の側壁に再付着する。ここで、スパッタされた底部窒化膜BMsの再付着膜(図6においてグラデーションを付した部分)を、再付着窒化膜BMrという。 At this time, the metal particles incident on the via hole VH are affected by the shadowing effect, and form a mountain-shaped metal nitride film BM2 at the bottom of the via hole VH. Here, the mountain-shaped metal nitride film BM2 (two-dot chain line portion in FIG. 6) located at the bottom of the via hole VH is referred to as a bottom nitride film BMs. In the process of forming the metal nitride film BM2, the bottom nitride film BMs is sputtered by ion particles (for example, Ar ions) incident on the via hole VH and reattached to the bottom side wall of the via hole VH. Here, the reattachment film (the part with gradation in FIG. 6) of the sputtered bottom nitride film BMs is referred to as a reattachment nitride film BMr.
制御部31は、成膜条件データIdに応じた成膜パラメータ(例えば、成膜圧力や基板バイアス電源G1の出力値)によって、ビアホールVHの底部に位置する金属窒化膜BM2が平坦になるように、再付着窒化膜BMrを形成させる。すなわち、制御部31は、底部窒化膜BMsの分だけ再付着窒化膜BMrを形成させ、同再付着窒化膜BMrの膜厚を所定の膜厚に規格化させる。
The
上記金属窒化膜工程における成膜条件として、好ましくは以下の条件が挙げられる。
・ターゲット16の主成分:Ti
・Ar流量:5〜100[sccm]
・N2流量:5〜100[sccm]
・成膜圧力:5×10−2〜1[Pa]
・基板温度:室温〜350[℃]
・基板バイアス電源:200〜600[W](より好ましくは、600[W])
・成膜速度:10〜200[nm/min]
なお、成膜室4aの圧力が10[Pa]より増加すると、スパッタされた金属粒子(Ti粒子)の入射方向がシリコン基板Sの法線方向から大きく傾斜し、金属窒化膜(TiN膜)の段差被覆性が著しく損なわれる。同じく、成膜速度が500[nm/min]よりも高くなる条件においても、TiN膜の段差被覆性が著しく損なわれる。また、基板バイアス電源G1の出力値が100[W]より小さくなると、底部窒化膜BMsのスパッタが不十分となり再付着窒化膜BMrが形成されなくなる。逆に、基板バイアス電源G1の出力値が800[W]より大きくなると、イオン粒子によるスパッタが過剰となり、ビアホールVHの底部に位置する金属窒化膜BM2やビアホールVHの開口に位置する金属窒化膜BM2の膜厚が不十分となる。
As the film forming conditions in the metal nitride film process, the following conditions are preferably mentioned.
-Main component of target 16: Ti
Ar flow rate: 5 to 100 [sccm]
・ N 2 flow rate: 5 to 100 [sccm]
Film forming pressure: 5 × 10 −2 to 1 [Pa]
-Substrate temperature: Room temperature to 350 [° C]
Substrate bias power source: 200 to 600 [W] (more preferably 600 [W])
・ Deposition rate: 10-200 [nm / min]
When the pressure in the film forming chamber 4a is increased from 10 [Pa], the incident direction of the sputtered metal particles (Ti particles) is greatly inclined from the normal direction of the silicon substrate S, and the metal nitride film (TiN film) The step coverage is significantly impaired. Similarly, the step coverage of the TiN film is significantly impaired even under conditions where the deposition rate is higher than 500 [nm / min]. When the output value of the substrate bias power supply G1 is smaller than 100 [W], the bottom nitride film BMs is not sufficiently sputtered and the reattached nitride film BMr is not formed. Conversely, when the output value of the substrate bias power supply G1 exceeds 800 [W], sputtering by ion particles becomes excessive, and the metal nitride film BM2 located at the bottom of the via hole VH and the metal nitride film BM2 located at the opening of the via hole VH. The film thickness becomes insufficient.
金属窒化膜BM2を形成すると、制御部31は、Al−CVDチャンバ駆動回路36を介して、Al−CVDチャンバ5を駆動し、成膜条件データIdに対応する成膜条件の下でAl−CVD膜P1を形成させる(以下単に、Al−CVD膜工程という。)。
When the metal nitride film BM2 is formed, the
図7に示すように、このAl−CVD膜工程においては、ビアホールVHの底部の側壁にのみ再付着窒化膜BMrが形成されている。そのため、ビアホールVHの底部においてAl−CVD膜P1の核が形成され、Al−CVD膜P1がビアホールVHの底部から成長し始める。一方、ビアホールVHの上部では再付着膜が形成されていないため、Al−CVD膜P1の核が形成されず、金属窒化膜BM2がビアホールVHの開口径を維持し続ける。 As shown in FIG. 7, in this Al-CVD film process, the reattached nitride film BMr is formed only on the side wall at the bottom of the via hole VH. Therefore, the nucleus of the Al-CVD film P1 is formed at the bottom of the via hole VH, and the Al-CVD film P1 starts to grow from the bottom of the via hole VH. On the other hand, since the redeposition film is not formed above the via hole VH, the nucleus of the Al-CVD film P1 is not formed, and the metal nitride film BM2 continues to maintain the opening diameter of the via hole VH.
しかも、Al−CVD膜P1の最表面は、成長する過程において、上方に突出した山型を呈する。このため、Al−CVD膜P1は、ビアホールVHの側壁から張り出すことなく、ボイドの形成し難い形状を呈しながら開口に向けて成長し続ける。 Moreover, the outermost surface of the Al-CVD film P1 exhibits a mountain shape protruding upward in the process of growth. For this reason, the Al-CVD film P1 does not protrude from the side wall of the via hole VH and continues to grow toward the opening while exhibiting a shape in which voids are difficult to form.
この結果、制御部31は、図7に示すように、ビアホールVHの開口を開けた状態を維持しながら、Al−CVD膜P1をボトムアップさせる。そして、制御部31は、図8に示すように、ビアホールVHの内部にのみAl−CVD膜P1を成長させ、ビアホールVHの内部をAl−CVD膜P1によって完全に埋め込み、Al−CVD膜P1の成膜を終了させる。
As a result, as shown in FIG. 7, the
上記Al−CVD膜工程における成膜条件として、好ましくは以下の条件が挙げられる。
・MPA流量:1〜100[sccm]
・成膜圧力:5〜1500[Pa]
・基板温度:80〜300[℃](より好ましくは、100[℃])
・成膜速度:10〜300[nm/min]
なお、成膜室5aの圧力が1[Pa]より低下すると、MPAの濃度低下によりAl−CVD膜P1の成膜速度が著しく損なわれる。逆に、成膜室5aの圧力が2000[Pa]より増加すると、MPAの均一性、すなわちAl−CVD膜P1の膜厚均一性が損なわれる。また、基板温度が80[℃]より低下すると、Al−CVD膜P1の成膜速度が著しく損なわれる。
As film formation conditions in the Al-CVD film process, the following conditions are preferable.
・ MPA flow rate: 1 to 100 [sccm]
-Film formation pressure: 5 to 1500 [Pa]
Substrate temperature: 80 to 300 [° C.] (more preferably 100 [° C.])
・ Deposition rate: 10-300 [nm / min]
Note that when the pressure in the
Al−CVD膜P1を形成すると、制御部31は、アニールチャンバ駆動回路37を介して、アニールチャンバ6を駆動し、成膜条件データIdに対応する成膜条件の下でシリコン基板S、すなわちAl−CVD膜P1をアニールさせる(以下単に、アニール工程という。)。このアニール工程における熱処理条件として、好ましくは以下の条件が挙げら
れる。
・成膜圧力:1×10−5〜500[Pa]
・基板温度:250〜500[℃](より好ましくは、460[℃])
・処理時間:0.1〜10[min]
上記のアニール工程においては、Alと金属窒化膜との間の密着性が高められる。そのため、Al−CVD膜の上に他の膜を積層するとき、同Al−CVD膜のビアホールVHからの流出や剥離を回避させることができる。この結果、後工程においても、ビアホールVHの内部をAl−CVD膜によって完全に充填させ続けることができ、より信頼性の高いビアプラグを形成させることができる。
When the Al-CVD film P1 is formed, the
Film deposition pressure: 1 × 10 −5 to 500 [Pa]
Substrate temperature: 250 to 500 [° C.] (more preferably, 460 [° C.])
・ Processing time: 0.1-10 [min]
In the annealing step, the adhesion between Al and the metal nitride film is improved. Therefore, when another film is stacked on the Al-CVD film, it is possible to avoid outflow or peeling of the Al-CVD film from the via hole VH. As a result, the via hole VH can be completely filled with the Al-CVD film even in the post-process, and a more reliable via plug can be formed.
アニール工程を終了すると、制御部31は、Al−PVDチャンバ駆動回路38を介して、Al−PVDチャンバ7を駆動し、成膜条件データIdに対応する成膜条件の下でAl−PVD膜P2を形成させる(以下単に、Al−CVD膜工程という。)。Al−PVD膜P2は、Al−CVD膜P1の表面を平坦化させるための犠牲膜であって、平坦化処理においてその殆どが研磨される膜である。そのため、Al−PVD膜工程における成膜条件としては、処理時間を短くさせるため、成膜速度の速い条件(例えば、Alターゲットに印加する電力の大きい条件)が好ましい。
When the annealing step is finished, the
上記実施形態によれば、以下の効果を奏する。
(1)上記実施形態において、制御部31は、ビアホールVHを有したシリコン基板Sの表面に金属膜BM1(Ti膜)と金属窒化膜BM2(TiN膜)を被覆させ、金属窒化膜BM2に被覆されたビアホールVHの内部にCVD法を用いてAl−CVD膜P1を形成させた。そして、制御部31は、Al−CVD膜P1を埋め込む前に、ビアホールVHの底部に位置する金属窒化膜BM2の一部をスパッタし、ビアホールVHの底部の側壁に再付着窒化膜BMrを形成させた。
According to the said embodiment, there exist the following effects.
(1) In the above embodiment, the
したがって、ビアホールVHの底部からAl−CVD膜を成長させることができ、かつ、ビアホールVHの開口を開け続けることができる。この結果、Al−CVD膜のボトムアップを図ることができ、Al−CVD膜の埋め込み性を向上させることができる。 Therefore, an Al-CVD film can be grown from the bottom of the via hole VH, and the opening of the via hole VH can be continuously opened. As a result, bottom-up of the Al-CVD film can be achieved, and the embedding property of the Al-CVD film can be improved.
(2)上記実施形態において、制御部31は、金属窒化膜BM2を成膜する過程において底部窒化膜BMsをスパッタし、再付着窒化膜BMrを形成させた。したがって、金属窒化膜BM2の被覆と、再付着窒化膜BMrの形成と、を同時に実行させることができる。この結果、金属窒化膜BM2の被覆と、再付着窒化膜BMrと、を別々に実行させる場合に比べ、ビアプラグの処理工程数を削減させることができ、スループットを向上させることができる。
(2) In the embodiment described above, the
(3)上記実施形態において、制御部31は、ビアホールVHの底部に位置する金属窒化膜BM2が略平坦になるように底部窒化膜BMsをスパッタさせた。したがって、底部に位置する金属窒化膜BM2の過剰なスパッタを回避させることができ、かつ、再付着窒化膜BMrの再付着量を規格化させることができる。この結果、より高い再現性の下において、Al−CVD膜P1によりビアホールVHを埋め込むことができる。
(3) In the above embodiment, the
(4)上記実施形態では、制御部31が、Al−CVD膜P1をアニールさせる。したがって、Al−CVD膜P1と金属窒化膜BM2との間の密着性を向上させることができ、Al−CVD膜P1の埋め込み状態を安定させることができる。
(4) In the above embodiment, the
(5)上記実施形態では、制御部31が、Al−CVD膜P1の上に更にPVD法を用いてAl−PVD膜P2を積層させる。したがって、埋め込み性に優れたCVD法によるAl−CVD膜P1と、処理能力に優れたPVD法によるAl−PVD膜P2と、によっ
てビアプラグを形成できる。この結果、CVD法を用いて全てのビアプラグを形成させる場合に比べて、スループットを向上させることができる。
(5) In the said embodiment, the
(6)上記実施形態では、金属膜BM1と金属窒化膜BM2を同一のチャンバ、すなわちバリアメタルチャンバ4によって成膜させることができる。したがって、金属膜BM1と金属窒化膜BM2を異なるチャンバによって被覆させる場合に比べ、成膜装置1の構成を簡単にさせることができる。
(6) In the above embodiment, the metal film BM1 and the metal nitride film BM2 can be formed in the same chamber, that is, the
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態では、凹部をビアホールVHに具体化した。これに限らず、例えば、凹部をコンタクトホール(Contact hole)に具体化してもよい。また、図10に示すように、ダマシン(Damascene)配線を形成するための溝を、凹部として具体化してもよい。
In addition, you may implement the said embodiment in the following aspects.
In the above embodiment, the concave portion is embodied as the via hole VH. For example, the recess may be embodied as a contact hole. Further, as shown in FIG. 10, a groove for forming a damascene wiring may be embodied as a concave portion.
・上記実施形態では、金属窒化膜BM2をSIS法により成膜し、金属窒化膜BM2を成膜する過程において再付着窒化膜BMrを形成させる構成にした。これに限らず、例えば、基板バイアス電源G1の出力値を0[W]にして金属窒化膜BM2を成膜した後、別途金属窒化膜BM2をスパッタさせて再付着窒化膜BMrを形成させる構成にしてもよい。 In the above embodiment, the metal nitride film BM2 is formed by the SIS method, and the reattached nitride film BMr is formed in the process of forming the metal nitride film BM2. For example, after forming the metal nitride film BM2 with the output value of the substrate bias power supply G1 being 0 [W], the metal nitride film BM2 is sputtered separately to form the reattached nitride film BMr. May be.
・上記実施形態では、バリアメタルチャンバ4を、直流マグネトロン方式のチャンバに具体化した。これに限らず、例えば、バリアメタルチャンバ4を、単なる直流スパッタ法式、交流スパッタ法式、あるいは交流マグネトロン方式のチャンバに具体化してもよい。すなわち、バリアメタルチャンバ4は、底部窒化膜BMsをスパッタし、再付着窒化膜BMrを形成するチャンバであればよい。
In the above embodiment, the
・上記実施形態では、アニール部をアニールチャンバ6に具体化した。これに限らず、例えば、アニール部を、アニール処理を可能とする加熱手段(基板ステージやランプヒータ)として具体化し、Al−PVDチャンバ7の成膜室7aに設ける構成にしてもよい。これによれば、アニールチャンバ6を必要としない分だけ、成膜装置1の構成を簡単にさせることができる。
In the above embodiment, the annealing part is embodied in the annealing chamber 6. For example, the annealing unit may be embodied as a heating unit (substrate stage or lamp heater) that enables annealing, and may be provided in the
・上記実施形態では、第二アルミニウム膜を、Al−PVDチャンバ7によって形成する構成にした。これに限らず、例えば、第二アルミニウム膜を、Al−CVDチャンバ5によって形成する構成にしてもよい。これによれば、Al−PVDチャンバ7を必要としない分だけ、成膜装置1の構成を簡単にさせることができる。
In the above embodiment, the second aluminum film is formed by the Al-
BM1…金属膜、BM2…金属窒化膜、P1…第一アルミニウム膜、P2…第二アルミ
ニウム膜、S…シリコン基板、VH…凹部としてのビアホール、1…半導体装置の製造装置としての成膜装置、3…搬送部としてのコアチャンバ、4…第一成膜部としてのバリアメタルチャンバ、5…第二成膜部としてのAl−CVDチャンバ、6…アニール部としてのアニールチャンバ、7…第三成膜部としてのAl−PVDチャンバ、16…ターゲット、31…制御部。
BM1 ... Metal film, BM2 ... Metal nitride film, P1 ... First aluminum film, P2 ... Second aluminum film, S ... Silicon substrate, VH ... Via hole as a recess, 1 ... Film forming apparatus as a semiconductor device manufacturing apparatus, DESCRIPTION OF
Claims (12)
前記金属膜の表面に金属窒化膜を被覆する工程と、
前記金属窒化膜に被覆された前記凹部の内部にCVD法を用いて第一アルミニウム膜を埋め込む工程と、
を有した半導体装置の製造方法であって、
前記第一アルミニウム膜を埋め込む前に、前記凹部の底部に位置する前記金属窒化膜の一部をスパッタし、前記底部に位置する前記金属窒化膜の一部を前記底部の側壁に再付着させること、
を特徴とする半導体装置の製造方法。 Coating a metal film on the surface of the substrate having a recess;
Coating the surface of the metal film with a metal nitride film;
A step of embedding a first aluminum film using a CVD method inside the recess covered with the metal nitride film;
A method of manufacturing a semiconductor device having
Before embedding the first aluminum film, a part of the metal nitride film located at the bottom of the recess is sputtered, and a part of the metal nitride film located at the bottom is reattached to the side wall of the bottom. ,
A method of manufacturing a semiconductor device.
前記金属窒化膜を被覆するときに、前記凹部の底部に位置する前記金属窒化膜の一部をスパッタし、前記底部に位置する前記金属窒化膜の一部を前記底部の側壁に再付着させること、
を特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 1,
When coating the metal nitride film, a part of the metal nitride film located at the bottom of the recess is sputtered, and a part of the metal nitride film located at the bottom is reattached to the side wall of the bottom. ,
A method of manufacturing a semiconductor device.
前記凹部の底部に位置する前記金属窒化膜の一部をスパッタし、前記底部に位置する前記金属窒化膜を略平坦にさせること、
を特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 1 or 2,
Sputtering a part of the metal nitride film located at the bottom of the recess to make the metal nitride film located at the bottom substantially flat,
A method of manufacturing a semiconductor device.
前記第一アルミニウム膜をアニールすること、
を特徴とする半導体装置の製造方法。 It is a manufacturing method of the semiconductor device according to any one of claims 1 to 3,
Annealing the first aluminum film;
A method of manufacturing a semiconductor device.
前記第一アルミニウム膜の上に更にPVD法を用いて第二アルミニウム膜を積層すること、
を特徴とする半導体装置の製造方法。 It is a manufacturing method of the semiconductor device according to any one of claims 1 to 4,
A second aluminum film is further laminated on the first aluminum film using a PVD method;
A method of manufacturing a semiconductor device.
前記金属膜は、チタン、タンタル、ニッケル、コバルトのいずれか1つからなること、
前記金属窒化膜は、窒化チタン、窒化タンタル、窒化ニッケル、窒化コバルトのいずれか1つからなること、
を特徴とする半導体装置の製造方法。 It is a manufacturing method of the semiconductor device according to any one of claims 1 to 5,
The metal film is made of any one of titanium, tantalum, nickel, and cobalt;
The metal nitride film is made of any one of titanium nitride, tantalum nitride, nickel nitride, and cobalt nitride;
A method of manufacturing a semiconductor device.
CVD法を用いて前記基板に第一アルミニウム膜を形成する第二成膜部と、
前記第一成膜部と前記第二成膜部に前記基板を搬送する搬送部と、
前記搬送部と前記第一成膜部を駆動し、前記表面に凹部を有した前記基板を前記第一成膜部に搬送させて前記基板に前記金属膜と前記金属窒化膜を被覆させ、前記搬送部と前記第二成膜部を駆動し、前記金属窒化膜を有した前記基板を第二成膜部に搬送させて前記金属窒化膜に被覆された前記凹部の内部に前記第一アルミニウム膜を形成させる制御部と、を備え、
前記制御部は、
前記第一成膜部を駆動して前記凹部の底部に位置する前記金属窒化膜の一部をスパッタさせ、前記底部に位置する前記金属窒化膜の一部を前記底部の側壁に再付着させること、を特徴とする半導体装置の製造装置。 A first film-forming part for coating a metal film on the surface of the substrate and coating the metal film with a metal nitride film;
A second film forming unit that forms a first aluminum film on the substrate using a CVD method;
A transport unit for transporting the substrate to the first film forming unit and the second film forming unit;
Driving the transport unit and the first film forming unit, transporting the substrate having a recess on the surface to the first film forming unit to cover the metal film and the metal nitride film on the substrate; The transporting unit and the second film forming unit are driven, the substrate having the metal nitride film is transported to the second film forming unit, and the first aluminum film is formed inside the recess covered with the metal nitride film. And a control unit for forming
The controller is
Driving the first film forming unit to sputter part of the metal nitride film located at the bottom of the recess, and reattaching part of the metal nitride film located at the bottom to the side wall of the bottom A semiconductor device manufacturing apparatus characterized by the above.
前記第一成膜部は、
前記金属膜の構成元素からなるターゲットを用いた反応性スパッタ法にて前記金属窒化膜を前記基板に被覆するとともに、前記基板にバイアス電圧を印加して前記凹部の底部に位置する前記金属窒化膜の一部をスパッタするチャンバであること、
前記制御部は、
前記ターゲットをスパッタさせて前記金属窒化膜を被覆させるとき、前記基板にバイアス電圧を印加して前記凹部の底部に位置する前記金属窒化膜の一部をスパッタさせること、
を特徴とする半導体装置の製造装置。 A manufacturing apparatus of a semiconductor device according to claim 7,
The first film forming unit includes:
The metal nitride film is coated on the substrate by a reactive sputtering method using a target composed of the constituent element of the metal film, and a bias voltage is applied to the substrate to be positioned at the bottom of the recess. A chamber for sputtering a part of
The controller is
When the target is sputtered to coat the metal nitride film, a bias voltage is applied to the substrate to sputter a part of the metal nitride film located at the bottom of the recess;
An apparatus for manufacturing a semiconductor device.
前記第一成膜部は、
前記金属膜の構成元素からなるターゲットを用いた反応性スパッタ法にて前記金属窒化膜を形成するとともに、前記基板にバイアス電圧を印加して前記凹部の底部に位置する前記金属窒化膜の一部をスパッタするチャンバであること、
前記制御部は、
前記ターゲットをスパッタさせて前記金属窒化膜を被覆させるとき、前記基板にバイアス電圧を印加して前記凹部の底部に位置する前記金属窒化膜の一部をスパッタし、前記底部に位置する前記金属窒化膜を略平坦にさせること、
を特徴とする半導体装置の製造装置。 A semiconductor device manufacturing apparatus according to claim 7 or 8,
The first film forming unit includes:
The metal nitride film is formed by a reactive sputtering method using a target composed of the constituent element of the metal film, and a part of the metal nitride film located at the bottom of the concave portion by applying a bias voltage to the substrate A chamber for sputtering,
The controller is
When the target is sputtered to coat the metal nitride film, a bias voltage is applied to the substrate to sputter part of the metal nitride film located at the bottom of the recess, and the metal nitride located at the bottom Making the membrane substantially flat,
An apparatus for manufacturing a semiconductor device.
前記基板を所定の温度に昇温するアニール部を備え、
前記搬送部は、前記アニール部に前記基板を搬送すること、
前記制御部は、前記搬送部を駆動して前記第一アルミニウム膜の形成された前記基板を前記アニール部に搬送させ、前記アニール部を駆動して前記基板を前記所定の温度に昇温させ前記第一アルミニウム膜をアニールさせること、
を特徴とする半導体装置の製造装置。 A semiconductor device manufacturing apparatus according to any one of claims 7 to 9,
An annealing portion for raising the temperature of the substrate to a predetermined temperature,
The transport unit transports the substrate to the annealing unit;
The control unit drives the transport unit to transport the substrate on which the first aluminum film is formed to the annealing unit, and drives the annealing unit to raise the temperature of the substrate to the predetermined temperature. Annealing the first aluminum film;
An apparatus for manufacturing a semiconductor device.
PVD法を用いて前記基板に第二アルミニウム膜を被覆する第三成膜部を備え、
前記搬送部は、前記第三成膜部に前記基板を搬送すること、
前記制御部は、前記搬送部を駆動して前記第一アルミニウム膜の形成された前記基板を前記第三成膜部に搬送させ、前記第三成膜部を駆動して前記第一アルミニウム膜の上に更に前記第二アルミニウム膜を積層させること、
を特徴とする半導体装置の製造装置。 It is a manufacturing apparatus of the semiconductor device according to any one of claims 7 to 10,
A third film-forming part for covering the substrate with a second aluminum film using a PVD method;
The transport unit transports the substrate to the third film forming unit;
The control unit drives the transport unit to transport the substrate on which the first aluminum film is formed to the third film forming unit, and drives the third film forming unit to drive the first aluminum film. Further laminating the second aluminum film on the top,
An apparatus for manufacturing a semiconductor device.
前記第一成膜部は、チタン、タンタル、ニッケル、コバルトのいずれか1つからなるターゲットを搭載すること、
を特徴とする半導体装置の製造装置。 It is a manufacturing apparatus of the semiconductor device according to any one of claims 7-11,
The first film forming unit is equipped with a target made of any one of titanium, tantalum, nickel, and cobalt,
An apparatus for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006327178A JP2008141051A (en) | 2006-12-04 | 2006-12-04 | Method and apparatus for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006327178A JP2008141051A (en) | 2006-12-04 | 2006-12-04 | Method and apparatus for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008141051A true JP2008141051A (en) | 2008-06-19 |
Family
ID=39602200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006327178A Pending JP2008141051A (en) | 2006-12-04 | 2006-12-04 | Method and apparatus for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008141051A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011059036A1 (en) * | 2009-11-12 | 2011-05-19 | 株式会社 アルバック | Semiconductor device manufacturing method |
JP2013534370A (en) * | 2010-08-20 | 2013-09-02 | マイクロン テクノロジー, インク. | Semiconductor structure and method for providing a conductive material in an opening |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06302543A (en) * | 1993-04-09 | 1994-10-28 | Nippon Steel Corp | Production of semiconductor device |
JPH08250497A (en) * | 1995-03-03 | 1996-09-27 | Samsung Electron Co Ltd | Formation of metal wiring layer of semiconductor device |
JP2002280387A (en) * | 2001-03-13 | 2002-09-27 | Samsung Electronics Co Ltd | Metal wiring forming method for semiconductor chip |
JP2004134498A (en) * | 2002-10-09 | 2004-04-30 | Renesas Technology Corp | Semiconductor integrated circuit device and its manufacturing method |
JP2005514777A (en) * | 2001-12-21 | 2005-05-19 | アプライド マテリアルズ インコーポレイテッド | Self-ionized and inductively coupled plasmas for sputtering and resputtering. |
-
2006
- 2006-12-04 JP JP2006327178A patent/JP2008141051A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06302543A (en) * | 1993-04-09 | 1994-10-28 | Nippon Steel Corp | Production of semiconductor device |
JPH08250497A (en) * | 1995-03-03 | 1996-09-27 | Samsung Electron Co Ltd | Formation of metal wiring layer of semiconductor device |
JP2002280387A (en) * | 2001-03-13 | 2002-09-27 | Samsung Electronics Co Ltd | Metal wiring forming method for semiconductor chip |
JP2005514777A (en) * | 2001-12-21 | 2005-05-19 | アプライド マテリアルズ インコーポレイテッド | Self-ionized and inductively coupled plasmas for sputtering and resputtering. |
JP2004134498A (en) * | 2002-10-09 | 2004-04-30 | Renesas Technology Corp | Semiconductor integrated circuit device and its manufacturing method |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011059036A1 (en) * | 2009-11-12 | 2011-05-19 | 株式会社 アルバック | Semiconductor device manufacturing method |
JPWO2011059036A1 (en) * | 2009-11-12 | 2013-04-04 | 株式会社アルバック | Manufacturing method of semiconductor device |
JP2013534370A (en) * | 2010-08-20 | 2013-09-02 | マイクロン テクノロジー, インク. | Semiconductor structure and method for providing a conductive material in an opening |
US9177917B2 (en) | 2010-08-20 | 2015-11-03 | Micron Technology, Inc. | Semiconductor constructions |
US10121697B2 (en) | 2010-08-20 | 2018-11-06 | Micron Technology, Inc. | Semiconductor constructions; and methods for providing electrically conductive material within openings |
US10879113B2 (en) | 2010-08-20 | 2020-12-29 | Micron Technology, Inc. | Semiconductor constructions; and methods for providing electrically conductive material within openings |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10096547B2 (en) | Metallic interconnects products | |
US6518668B2 (en) | Multiple seed layers for metallic interconnects | |
US6924226B2 (en) | Methods for making multiple seed layers for metallic interconnects | |
JP5343369B2 (en) | Semiconductor device manufacturing method, semiconductor manufacturing apparatus, and storage medium | |
US7588667B2 (en) | Depositing rhuthenium films using ionized physical vapor deposition (IPVD) | |
US20050186795A1 (en) | Method of forming buried wiring in semiconductor device | |
WO2005103321A2 (en) | Ionized physical vapor deposition (ipvd) process | |
JP2007043038A (en) | Depositing method of metal film, depositing equipment, and storage medium | |
US20190385908A1 (en) | Treatment And Doping Of Barrier Layers | |
KR20160068668A (en) | Copper wiring forming method, film forming system, and storage medium | |
JP2011091242A (en) | Method for manufacturing semiconductor device | |
KR20150108316A (en) | Method of forming copper wiring | |
US10096548B2 (en) | Method of manufacturing Cu wiring | |
US8721846B2 (en) | Method of forming film, film forming apparatus and storage medium | |
WO2008010371A1 (en) | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer program and storage medium | |
KR101396624B1 (en) | Filming method, and treating system | |
JP4720464B2 (en) | Film forming method, film forming apparatus, and storage medium | |
US6268284B1 (en) | In situ titanium aluminide deposit in high aspect ratio features | |
JP2008141051A (en) | Method and apparatus for manufacturing semiconductor device | |
JP2016174141A (en) | METHOD OF MANUFACTURING Cu WIRING | |
WO2009096095A1 (en) | Thin film forming method, plasma film forming apparatus and storage medium | |
JP2008141050A (en) | Method and apparatus for manufacturing semiconductor device | |
TWI410517B (en) | Method for forming tantalum nitride film | |
TWI397952B (en) | Method for forming tantalum nitride film | |
JPH10233444A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Effective date: 20120123 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20120306 Free format text: JAPANESE INTERMEDIATE CODE: A02 |