JP2008141050A - Method and apparatus for manufacturing semiconductor device - Google Patents

Method and apparatus for manufacturing semiconductor device Download PDF

Info

Publication number
JP2008141050A
JP2008141050A JP2006327177A JP2006327177A JP2008141050A JP 2008141050 A JP2008141050 A JP 2008141050A JP 2006327177 A JP2006327177 A JP 2006327177A JP 2006327177 A JP2006327177 A JP 2006327177A JP 2008141050 A JP2008141050 A JP 2008141050A
Authority
JP
Japan
Prior art keywords
film
metal nitride
semiconductor device
metal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006327177A
Other languages
Japanese (ja)
Inventor
Kosaku Shibata
耕作 柴田
Higashishin Kin
東信 金
Masanobu Hatanaka
正信 畠中
Harunori Ushigawa
治憲 牛川
Taishiyaku Ri
泰錫 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2006327177A priority Critical patent/JP2008141050A/en
Publication of JP2008141050A publication Critical patent/JP2008141050A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method and apparatus for manufacturing a semiconductor device in which burying capability of an Al film is improved. <P>SOLUTION: A control section coats the surface of a silicon substrate having a via hole VH with a metal film BM1 (Ti film) and a metal nitride film BM2 (TiN film), and uses a CVD method to form an Al-CVD film P1 in the inside of the via hole VH coated with the metal nitride film BM2. The control section coats the metal nitride film BM2 under film-depositing conditions corresponding to film-depositing condition data, so that the film thickness of the metal nitride film BM2 positioned on the bottom of the via hole VH is thinner than a reference film thickness and the thickness of the metal nitride film BM2 positioned on the top of the via hole VH is thicker than the reference film thickness. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置の製造方法及び半導体装置の製造装置に関する。   The present invention relates to a semiconductor device manufacturing method and a semiconductor device manufacturing apparatus.

半導体装置の多層配線技術においては、導体間を結ぶプラグを形成するため、層間絶縁膜に設けられたホールに金属材料を充填させる埋め込み技術が用いられている。アルミニウム(Al)の埋め込み技術は、低い電気抵抗率と高い信頼性を有したプラグを実現させる上において不可欠である。   In the multilayer wiring technology of a semiconductor device, in order to form a plug connecting conductors, a filling technology is used in which a hole provided in an interlayer insulating film is filled with a metal material. Aluminum (Al) embedding technology is indispensable for realizing a plug having low electrical resistivity and high reliability.

Alの埋め込み技術としては、PVD(Physical Vapor Deposition)法の1つである
リフロースパッタ法が知られている。リフロースパッタ法は、ホールを有した基板にAlをスパッタし、その後、同基板を昇温して付着したAlを流動させる。この流動するAlが、埋め込み性の向上を担う。
As an Al embedding technique, a reflow sputtering method which is one of PVD (Physical Vapor Deposition) methods is known. In the reflow sputtering method, Al is sputtered onto a substrate having holes, and then the Al deposited thereon is fluidized by raising the temperature of the substrate. This flowing Al is responsible for improving the embedding property.

しかし、半導体装置の高速化や高集積化の進展に伴い、デザインルールが縮小化すると、ホールのアスペクト比が増大して上記のPVD法ではホールの内部を完全に埋め込むことが困難となる。例えば、ホールの内径が0.18μm以下になる、あるいは、アスペクト比が3以上になるデザインルールの場合、上記のPVD法では、プラグの内部に空隙(以下単に、ボイドという。)を発生させてしまう。   However, when the design rule is reduced with the progress of high speed and high integration of the semiconductor device, the aspect ratio of the hole is increased and it becomes difficult to completely fill the inside of the hole by the PVD method. For example, in the case of a design rule in which the inner diameter of the hole is 0.18 μm or less, or the aspect ratio is 3 or more, in the PVD method, a void (hereinafter simply referred to as a void) is generated inside the plug. End up.

そこで、Alの埋め込み技術においては、従来より、埋め込み性の向上を図るため、CVD(Chemical Vapor Deposition)法を用いる提案がなされている。特許文献1は、ホ
ールの内壁にTi膜、TiN膜、又はTi/TiN膜などの核形成用ライナー膜を成膜し、同核形成用ライナー膜の上にAl−CVD膜とAl−PVD膜を積層させる。核形成用ライナー膜は、Al−CVD膜が成長できる表面を提供するものである。これにより、ホールの埋め込み性と半導体装置の信頼性を向上させる。
特開2002−280387号公報
Therefore, in the Al embedding technique, conventionally, a CVD (Chemical Vapor Deposition) method has been proposed in order to improve the embedding property. In Patent Document 1, a nucleation liner film such as a Ti film, a TiN film, or a Ti / TiN film is formed on the inner wall of a hole, and an Al-CVD film and an Al-PVD film are formed on the nucleation liner film. Laminate. The nucleation liner film provides a surface on which an Al-CVD film can be grown. Thereby, the hole filling property and the reliability of the semiconductor device are improved.
JP 2002-280387A

Al−CVD膜は、その前駆体(例えば、MPA(Methylpyrrolidine Alane))が下
地の表面に付着し、同表面との間の電子授受、すなわち表面反応によって成長する。
一方、TiN膜は、Al−CVD膜(あるいは、前駆体)との間の密着性が乏しく、また同前駆体との間の電子授受を期待できない。そのため、基板の最表面がTiN膜で被覆されている場合、Al−CVD膜は、基板の最表面において成長し難く、たとえ成長する場合であっても、極めて不均一に成長してホールの内部にボイドを形成させる。
In the Al-CVD film, a precursor (for example, MPA (Methylpyrrolidine Alane)) adheres to the surface of the base, and grows by electron transfer, that is, surface reaction with the surface.
On the other hand, the TiN film has poor adhesion to the Al-CVD film (or precursor) and cannot be expected to exchange electrons with the precursor. Therefore, when the outermost surface of the substrate is covered with a TiN film, the Al-CVD film is difficult to grow on the outermost surface of the substrate, and even if it grows, it grows very unevenly and the inside of the hole To form voids.

また、Ti膜は、Al−CVD膜(あるいは、前駆体)との間に高抵抗のTi-Al合
金を形成させる。そのため、ホールの内壁がTi膜である場合、Al−CVD膜は、前駆体の付着確率が高い領域、すなわちホールの開口に近い領域で成長し、ホールの内部を充填する前にホールの開口を閉塞させてしまう。また、Ti膜は、プラグの全周囲にTi-
Al合金を形成するため、デザインルールが広い場合であっても、配線抵抗を増加させてしまう。
In addition, a high resistance Ti—Al alloy is formed between the Ti film and the Al—CVD film (or precursor). Therefore, when the inner wall of the hole is a Ti film, the Al-CVD film grows in a region where the precursor adhesion probability is high, that is, a region close to the hole opening, and the hole opening is filled before filling the hole. It will be blocked. The Ti film has Ti-
Since the Al alloy is formed, the wiring resistance is increased even when the design rule is wide.

これらの結果、特許文献1は、CVD法を利用している一方で、同CVD法に適した下地膜について十分な検討がなされておらず、埋め込み特性を向上させ難いものであった。
本願発明は、上記問題を解決するためになされたものであって、Al膜の埋め込み性を
向上させた半導体装置の製造方法、及び半導体装置の製造装置を提供するものである。
As a result, while Patent Document 1 uses the CVD method, the base film suitable for the CVD method has not been sufficiently studied, and it has been difficult to improve the embedding characteristics.
The present invention has been made to solve the above problems, and provides a method for manufacturing a semiconductor device and an apparatus for manufacturing a semiconductor device, in which the embeddability of an Al film is improved.

本発明者らは、Al−CVD膜の埋め込み性能を検討する中で、Al−CVD膜の成長速度が下地である金属窒化膜(例えば、TiN膜)の膜厚に大きく依存することを見出した。すなわち、本発明者らは、金属窒化膜の膜厚が所定の膜厚(以下単に、基準膜厚という。)よりも薄いとき、金属窒化膜がその下地の情報、すなわち金属膜の特性を反映し、同金属窒化膜上においてAl−CVD膜の成長を開始させることを見出した。また、本発明者らは、金属窒化膜の膜厚が基準膜厚よりも厚いとき、下地の情報に関わらず、金属窒化膜が同金属窒化膜上においてAl−CVD膜を成長不能にさせることを見出した。   The inventors have found that the growth rate of the Al-CVD film greatly depends on the thickness of the underlying metal nitride film (for example, a TiN film) while examining the filling performance of the Al-CVD film. . That is, the present inventors reflect the information of the underlying layer, that is, the characteristics of the metal film, when the metal nitride film is thinner than a predetermined film thickness (hereinafter simply referred to as a reference film thickness). The inventors have found that the growth of an Al-CVD film is started on the metal nitride film. In addition, when the thickness of the metal nitride film is larger than the reference thickness, the present inventors make it impossible for the metal nitride film to grow an Al-CVD film on the metal nitride film regardless of the underlying information. I found.

上記目的を達成するため、請求項1に記載の発明では、凹部を有した基板の表面に金属膜を被覆する工程と、前記金属膜の表面に金属窒化膜を被覆する工程と、前記金属窒化膜に被覆された前記凹部の内部にCVD法を用いて第一アルミニウム膜を形成する工程と、を有した半導体装置の製造方法であって、前記第一アルミニウム膜が前記金属窒化膜上に成長するときの前記金属窒化膜の膜厚を基準膜厚とすると、前記金属膜に前記金属窒化膜を被覆するとき、前記凹部の底部に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも薄く形成し、かつ、前記凹部の上部に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも厚く形成すること、を要旨とする。   In order to achieve the above object, according to the first aspect of the present invention, a step of coating a metal film on the surface of a substrate having a recess, a step of coating a metal nitride film on the surface of the metal film, and the metal nitriding Forming a first aluminum film inside the recess covered with the film using a CVD method, wherein the first aluminum film is grown on the metal nitride film. When the thickness of the metal nitride film is a reference film thickness, when the metal nitride film is coated on the metal film, the thickness of the metal nitride film located at the bottom of the recess is more than the reference film thickness. And forming the film thickness of the metal nitride film located above the concave portion to be thicker than the reference film thickness.

この構成によれば、凹部の底部において第一アルミニウム膜が成長し、凹部の上部において第一アルミニウム膜の成長が抑制される。したがって、第一アルミニウム膜のボトムアップを図ることができ、第一アルミニウム膜の埋め込み性を向上させることができる。   According to this configuration, the first aluminum film grows at the bottom of the recess, and the growth of the first aluminum film is suppressed at the top of the recess. Therefore, the bottom up of the first aluminum film can be achieved, and the embedding property of the first aluminum film can be improved.

請求項2に記載の発明では、請求項1に記載の半導体装置の製造方法であって、ロングスロースパッタ法にて前記金属窒化膜を被覆し、前記底部の縁に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも薄くすること、を要旨とする。   According to a second aspect of the present invention, in the semiconductor device manufacturing method according to the first aspect, the metal nitride film is coated by a long throw sputtering method, and the metal nitride film located at the edge of the bottom is formed. The gist is to make the film thickness thinner than the reference film thickness.

この構成によれば、底部に位置する金属窒化膜は、シャドウイング効果により同底部の縁において膜厚を薄くさせる。すなわち、底部に位置する金属窒化膜は、同底部の縁において基準膜厚よりも薄い膜厚を呈し、同底部の縁から第一アルミニウム膜を成長させる。したがって、第一アルミニウム膜は、常に、底部の縁から成長することができ、その成長する位置や形状のバラツキを抑制させることができる。この結果、高い再現性の下において凹部を埋め込むことができる。   According to this configuration, the metal nitride film located at the bottom is made thin at the edge of the bottom by the shadowing effect. That is, the metal nitride film located at the bottom has a thickness smaller than the reference film thickness at the edge of the bottom, and the first aluminum film is grown from the edge of the bottom. Therefore, the first aluminum film can always be grown from the edge of the bottom, and variations in the growing position and shape can be suppressed. As a result, the concave portion can be embedded under high reproducibility.

請求項3に記載の発明では、請求項1又は2に記載の半導体装置の製造方法であって、反応性スパッタ法にて前記金属窒化膜を被覆し、前記上部に位置する前記金属窒化膜の窒素組成比に対し前記底部に位置する前記金属窒化膜の窒素組成比を相対的に低くさせること、を要旨とする。   According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first or second aspect, wherein the metal nitride film is coated by a reactive sputtering method, and the metal nitride film located on the upper portion is formed. The gist is to make the nitrogen composition ratio of the metal nitride film located at the bottom relatively lower than the nitrogen composition ratio.

この構成によれば、底部に位置する金属窒化膜が、相対的に低い窒素組成比、すなわち相対的に高い金属組成比によって第一アルミニウム膜の成長を促進させる。また、上部に位置する金属窒化膜が、相対的に高い窒素組成比によって第一アルミニウム膜の成長を抑制させる。この結果、第一アルミニウム膜の埋め込み性を、さらに向上させることができる。   According to this configuration, the metal nitride film located at the bottom promotes the growth of the first aluminum film with a relatively low nitrogen composition ratio, that is, a relatively high metal composition ratio. Further, the metal nitride film located on the upper part suppresses the growth of the first aluminum film due to the relatively high nitrogen composition ratio. As a result, the embedding property of the first aluminum film can be further improved.

請求項4に記載の発明では、請求項1〜3のいずれか1つに記載の半導体装置の製造方法であって、前記第一アルミニウム膜をアニールすること、を要旨とする。
この構成によれば、第一アルミニウム膜と金属窒化膜との間の密着性を向上させることができる。したがって、第一アルミニウム膜の状態を安定させることができ、第一アルミ
ニウム膜の埋め込み性を、より確実に向上させることができる。
The invention according to claim 4 is the manufacturing method of the semiconductor device according to any one of claims 1 to 3, wherein the first aluminum film is annealed.
According to this configuration, the adhesion between the first aluminum film and the metal nitride film can be improved. Therefore, the state of the first aluminum film can be stabilized, and the embedding property of the first aluminum film can be improved more reliably.

請求項5に記載の発明では、請求項1〜4のいずれか1つに記載の半導体装置の製造方法であって、前記第一アルミニウム膜の上に更にPVD法を用いて第二アルミニウム膜を積層すること、を要旨とする。   The invention according to claim 5 is the method for manufacturing a semiconductor device according to any one of claims 1 to 4, wherein the second aluminum film is further formed on the first aluminum film by using a PVD method. The gist is to laminate.

この構成によれば、アルミニウム膜が、埋め込み性に優れたCVD法による第一アルミニウム膜と、処理能力に優れたPVD法による第二アルミニウム膜と、によって形成される。したがって、CVD法を用いて全ての第一アルミニウム膜を形成させる場合に比べて、スループットを向上させることができる。   According to this configuration, the aluminum film is formed by the first aluminum film by the CVD method excellent in embeddability and the second aluminum film by the PVD method excellent in processing capability. Therefore, the throughput can be improved as compared with the case where all the first aluminum films are formed using the CVD method.

請求項6に記載の発明では、請求項1〜5のいずれか1つに記載の半導体装置の製造方法であって、前記金属膜は、チタン、タンタル、ニッケル、コバルトのいずれか1つからなること、前記金属窒化膜は、窒化チタン、窒化タンタル、窒化ニッケル、窒化コバルトのいずれか1つからなること、を要旨とする。   The invention according to claim 6 is the method of manufacturing a semiconductor device according to any one of claims 1 to 5, wherein the metal film is made of any one of titanium, tantalum, nickel, and cobalt. In addition, the gist of the metal nitride film is any one of titanium nitride, tantalum nitride, nickel nitride, and cobalt nitride.

請求項7に記載の発明では、請求項1〜6のいずれか1つに記載の半導体装置の製造方法であって、前記金属膜は、チタンを主成分とすること、前記金属窒化膜は、窒化チタンを主成分とすること、前記基準膜厚は、5〜10nmであること、を要旨とする。   The invention according to claim 7 is the method for manufacturing a semiconductor device according to any one of claims 1 to 6, wherein the metal film is mainly composed of titanium, and the metal nitride film is The gist is that the main component is titanium nitride, and the reference film thickness is 5 to 10 nm.

上記目的を達成するため、請求項8に記載の発明では、基板の表面に金属膜を被覆し前記金属膜に金属窒化膜を被覆する第一成膜部と、CVD法を用いて前記基板に第一アルミニウム膜を形成する第二成膜部と、前記第一成膜部と前記第二成膜部に前記基板を搬送する搬送部と、前記搬送部と前記第一成膜部を駆動し、前記表面に凹部を有した前記基板を前記第一成膜部に搬送させて前記基板に前記金属膜と前記金属窒化膜を被覆させ、前記搬送部と前記第二成膜部を駆動し、前記金属窒化膜を有した前記基板を第二成膜部に搬送させて前記金属窒化膜に被覆された前記凹部の内部に前記第一アルミニウム膜を形成させる制御部と、を備え、前記制御部は、前記第一アルミニウム膜が前記金属窒化膜上に成長するときの前記金属窒化膜の膜厚を基準膜厚とすると、前記第一成膜部を駆動して前記凹部の底部に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも薄くさせ、かつ、前記凹部の上部に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも厚くさせること、を要旨とする。   In order to achieve the above object, according to the invention described in claim 8, a first film forming unit that coats a metal film on the surface of the substrate and coats the metal film with a metal nitride film; A second film forming unit for forming a first aluminum film, a transport unit for transporting the substrate to the first film forming unit and the second film forming unit, and driving the transport unit and the first film forming unit. The substrate having a recess on the surface is transported to the first film forming unit, the metal film and the metal nitride film are coated on the substrate, and the transport unit and the second film forming unit are driven, A control unit that transports the substrate having the metal nitride film to a second film forming unit to form the first aluminum film in the recess covered with the metal nitride film, and the control unit Is the thickness of the metal nitride film when the first aluminum film is grown on the metal nitride film When the reference film thickness is set, the first film forming portion is driven to make the metal nitride film located at the bottom of the recess thinner than the reference thickness, and at the top of the recess The gist is to make the metal nitride film thicker than the reference film thickness.

この構成によれば、凹部の底部において第一アルミニウム膜が成長し、凹部の上部において第一アルミニウム膜の成長が抑制される。したがって、第一アルミニウム膜のボトムアップを図ることができ、第一アルミニウム膜の埋め込み性を向上させることができる。   According to this configuration, the first aluminum film grows at the bottom of the recess, and the growth of the first aluminum film is suppressed at the top of the recess. Therefore, the bottom up of the first aluminum film can be achieved, and the embedding property of the first aluminum film can be improved.

請求項9に記載の発明では、請求項8に記載の半導体装置の製造装置であって、前記第一成膜部は、前記金属膜及び前記金属窒化膜をロングスロースパッタ法にて被覆するチャンバであること、前記制御部は、前記底部の縁に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも薄くさせること、を要旨とする。   According to a ninth aspect of the present invention, in the semiconductor device manufacturing apparatus according to the eighth aspect of the present invention, the first film forming unit is a chamber that covers the metal film and the metal nitride film by a long throw sputtering method. The gist of the invention is that the control unit makes the film thickness of the metal nitride film located at the edge of the bottom part thinner than the reference film thickness.

この構成によれば、第一成膜部は、シャドウイング効果により、金属窒化膜の膜厚を底部の縁において薄くさせる。制御部は、底部の縁に位置する金属窒化膜を基準膜厚よりも薄くさせ、同底部の縁から第一アルミニウム膜を成長させる。したがって、第一アルミニウム膜は、常に、底部の縁から成長することができ、高い再現性の下において凹部を埋め込むことができる。   According to this configuration, the first film forming unit reduces the thickness of the metal nitride film at the bottom edge by the shadowing effect. The control unit makes the metal nitride film located at the edge of the bottom part thinner than the reference film thickness, and grows the first aluminum film from the edge of the bottom part. Therefore, the first aluminum film can always grow from the edge of the bottom, and the recess can be buried under high reproducibility.

請求項10に記載の発明では、請求項8又は9に記載の半導体装置の製造装置であって、前記第一成膜部は、前記金属膜の構成元素からなるターゲットを用いた反応性スパッタ
法にて前記金属窒化膜を形成するチャンバであること、前記制御部は、前記上部に位置する前記金属窒化膜の窒素組成比に対し前記底部に位置する前記金属窒化膜の窒素組成比を低くさせること、を要旨とする。
The invention according to claim 10 is the apparatus for manufacturing a semiconductor device according to claim 8 or 9, wherein the first film forming unit is a reactive sputtering method using a target made of a constituent element of the metal film. The control unit lowers the nitrogen composition ratio of the metal nitride film located at the bottom relative to the nitrogen composition ratio of the metal nitride film located at the top. This is the gist.

この構成によれば、第一成膜部は、窒化ガスの分布により、金属窒化膜中の窒素組成比を変更させることができる。制御部は、底部に位置する金属窒化膜の窒素組成比を相対的に低くさせ、すなわち底部に位置する金属窒化膜の金属組成比を相対的に高くさせる。したがって、第一アルミニウム膜は、底部に位置する金属窒化膜上において成長を促進させ、上部に位置する金属窒化膜上において成長を抑制させる。この結果、第一アルミニウム膜は、その埋め込み性を、さらに向上させることができる。   According to this configuration, the first film forming unit can change the nitrogen composition ratio in the metal nitride film by the distribution of the nitriding gas. The control unit relatively lowers the nitrogen composition ratio of the metal nitride film located at the bottom, that is, relatively increases the metal composition ratio of the metal nitride film located at the bottom. Therefore, the first aluminum film promotes growth on the metal nitride film located at the bottom and suppresses growth on the metal nitride film located at the top. As a result, the first aluminum film can further improve the embedding property.

請求項11に記載の発明では、請求項8〜10のいずれか1つに記載の半導体装置の製造装置であって、前記基板を所定の温度に昇温するアニール部を備え、前記搬送部は、前記アニール部に前記基板を搬送すること、前記制御部は、前記搬送部を駆動して前記第一アルミニウム膜の形成された前記基板を前記アニール部に搬送させ、前記アニール部を駆動して前記基板を前記所定の温度に昇温させ前記第一アルミニウム膜をアニールさせること、を要旨とする。   According to an eleventh aspect of the present invention, in the semiconductor device manufacturing apparatus according to any one of the eighth to tenth aspects, the apparatus includes an annealing unit that raises the temperature of the substrate to a predetermined temperature. Transporting the substrate to the annealing unit, the control unit driving the transport unit to transport the substrate on which the first aluminum film is formed to the annealing unit, and driving the annealing unit. The gist is to raise the temperature of the substrate to the predetermined temperature and to anneal the first aluminum film.

この構成によれば、制御部は、第一アルミニウム膜をアニールさせて、同第一アルミニウム膜と金属窒化膜との間の密着性を向上させる。したがって、第一アルミニウム膜の状態を安定させることができ、第一アルミニウム膜の埋め込み性を、より確実に向上させることができる。   According to this configuration, the control unit anneals the first aluminum film to improve the adhesion between the first aluminum film and the metal nitride film. Therefore, the state of the first aluminum film can be stabilized, and the embedding property of the first aluminum film can be improved more reliably.

請求項12に記載の発明では、請求項8〜11のいずれか1つに記載の半導体装置の製造装置であって、PVD法を用いて前記基板に第二アルミニウム膜を被覆する第三成膜部を備え、前記搬送部は、前記第三成膜部に前記基板を搬送すること、前記制御部は、前記搬送部を駆動して前記第一アルミニウム膜の形成された前記基板を前記第三成膜部に搬送させ、前記第三成膜部を駆動して前記第一アルミニウム膜の上に更に前記第二アルミニウム膜を積層させること、を要旨とする。   According to a twelfth aspect of the present invention, there is provided the semiconductor device manufacturing apparatus according to any one of the eighth to eleventh aspects, wherein the substrate is coated with a second aluminum film using a PVD method. A transfer unit that transfers the substrate to the third film forming unit, and the control unit drives the transfer unit to transfer the substrate on which the first aluminum film is formed to the third film forming unit. The gist is to transport the film to the film forming unit and drive the third film forming unit to further stack the second aluminum film on the first aluminum film.

この構成によれば、制御部は、埋め込み性に優れたCVD法による第一アルミニウム膜に対し、処理能力に優れたPVD法による第二アルミニウム膜を積層させる。したがって、CVD法を用いて全てのアルミニウム膜を形成させる場合に比べて、スループットを向上させることができる。   According to this configuration, the control unit stacks the second aluminum film by the PVD method having excellent processing capability on the first aluminum film by the CVD method having excellent embedding property. Accordingly, the throughput can be improved as compared with the case where all the aluminum films are formed using the CVD method.

請求項13に記載の発明では、請求項8〜12のいずれか1つに記載の半導体装置の製造装置であって、前記第一成膜部は、チタン、タンタル、ニッケル、コバルトのいずれか1つからなるターゲットを搭載すること、を要旨とする。   According to a thirteenth aspect of the present invention, in the semiconductor device manufacturing apparatus according to any one of the eighth to twelfth aspects, the first film forming portion is any one of titanium, tantalum, nickel, and cobalt. The gist is to mount a target consisting of three.

請求項14に記載の発明では、請求項8〜13のいずれか1つに記載の半導体装置の製造装置であって、前記第一成膜部は、チタンを主成分とするターゲットを搭載すること、前記制御部は、前記第一成膜部を駆動し、前記基板を前記第一成膜部に搬送させて前記基板にチタン膜と窒化チタン膜を被覆させ、前記基準膜厚を5〜10nmにすること、を要旨とする。   The invention according to claim 14 is the semiconductor device manufacturing apparatus according to any one of claims 8 to 13, wherein the first film forming unit is mounted with a target mainly composed of titanium. The control unit drives the first film forming unit, transports the substrate to the first film forming unit, covers the substrate with a titanium film and a titanium nitride film, and sets the reference film thickness to 5 to 10 nm. To make it a gist.

上記したように、本発明によれば、Al膜の埋め込み性を向上させた半導体装置の製造方法及び半導体装置の製造装置を提供することができる。   As described above, according to the present invention, it is possible to provide a method for manufacturing a semiconductor device and an apparatus for manufacturing a semiconductor device with improved Al film embedding.

以下、本発明を具体化した一実施形態について説明する。まず、半導体装置の製造装置について説明する。図1は、製造装置としての成膜装置1を模式的に示す平面図である。図2及び図3は、それぞれ成膜装置1に搭載されたバリアメタルチャンバ4及びAl−CVDチャンバ5を示す概略断面図である。   Hereinafter, an embodiment embodying the present invention will be described. First, a semiconductor device manufacturing apparatus will be described. FIG. 1 is a plan view schematically showing a film forming apparatus 1 as a manufacturing apparatus. 2 and 3 are schematic cross-sectional views showing the barrier metal chamber 4 and the Al-CVD chamber 5 mounted on the film forming apparatus 1, respectively.

図1において、成膜装置1は、ロードロックチャンバ(以下単に、LLチャンバ)2と、搬送部を構成するコアチャンバ3とを有する。また、成膜装置1は、第一成膜部としてのバリアメタルチャンバ4と、第二成膜部としてのAl−CVDチャンバ5と、アニール部としてのアニールチャンバ6と、第三成膜部としてのAl−PVDチャンバ7とを有する。   In FIG. 1, a film forming apparatus 1 includes a load lock chamber (hereinafter simply referred to as an LL chamber) 2 and a core chamber 3 that constitutes a transfer unit. The film forming apparatus 1 includes a barrier metal chamber 4 as a first film forming unit, an Al-CVD chamber 5 as a second film forming unit, an annealing chamber 6 as an annealing unit, and a third film forming unit. And an Al-PVD chamber 7.

LLチャンバ2は、減圧可能な内部空間(以下単に、収容室2aという。)を有し、複数のシリコン基板Sを搬出及び搬入可能に収容する。LLチャンバ2は、シリコン基板Sの成膜処理を開始するとき、収容室2aを減圧して複数のシリコン基板Sをそれぞれコアチャンバ3に搬出可能にする。LLチャンバ2は、シリコン基板Sの成膜処理を終了するとき、収容室2aを大気開放して収容するシリコン基板Sを成膜装置1の外部へ搬出可能にする。   The LL chamber 2 has an internal space (hereinafter simply referred to as a storage chamber 2a) that can be decompressed, and stores a plurality of silicon substrates S so that they can be unloaded and loaded. When the film formation process of the silicon substrate S is started, the LL chamber 2 depressurizes the storage chamber 2a so that the plurality of silicon substrates S can be carried out to the core chamber 3, respectively. When the film forming process for the silicon substrate S is completed, the LL chamber 2 opens the storage chamber 2 a to the atmosphere so that the silicon substrate S stored can be carried out of the film forming apparatus 1.

コアチャンバ3は、減圧可能な内部空間(以下単に、搬送室3aという。)を有し、シリコン基板Sを搬送するための搬送ロボット3bを搬送室3aに搭載している。搬送ロボット3bは、シリコン基板Sの成膜処理を開始するとき、成膜処理前のシリコン基板SをLLチャンバ2からコアチャンバ3に搬入する。搬送ロボット3bは、搬入したシリコン基板Sを図1における反時計回りに沿って順次搬送する。すなわち、搬送ロボット3bは、搬入したシリコン基板Sを、バリアメタルチャンバ4、Al−CVDチャンバ5、アニールチャンバ6、Al−PVDチャンバ7の順に搬送する。搬送ロボット3bは、シリコン基板Sの成膜処理を終了するとき、成膜処理後のシリコン基板Sをコアチャンバ3からLLチャンバ2へ搬出する。   The core chamber 3 has an internal space that can be depressurized (hereinafter simply referred to as a transfer chamber 3a), and a transfer robot 3b for transferring the silicon substrate S is mounted on the transfer chamber 3a. When starting the film forming process for the silicon substrate S, the transfer robot 3b carries the silicon substrate S before the film forming process from the LL chamber 2 to the core chamber 3. The transfer robot 3b sequentially transfers the loaded silicon substrates S along the counterclockwise direction in FIG. That is, the transfer robot 3b transfers the loaded silicon substrate S in the order of the barrier metal chamber 4, the Al-CVD chamber 5, the annealing chamber 6, and the Al-PVD chamber 7. When the film forming process of the silicon substrate S is completed, the transfer robot 3b carries out the silicon substrate S after the film forming process from the core chamber 3 to the LL chamber 2.

バリアメタルチャンバ4は、スパッタ法を用いて、シリコン基板Sの上に金属膜を被覆させるためのチャンバである。金属膜としては、例えばチタン(Ti)膜、タンタル(Ta)膜、ニッケル(Ni)膜、コバルト(Co)膜などを用いることができる。また、バリアメタルチャンバ4は、反応性スパッタ法を用いて、シリコン基板Sの上に金属窒化膜を被覆させるためのチャンバである。金属窒化膜としては、例えば窒化チタン(TiN)膜、窒化タンタル(TaN)膜、窒化ニッケル(NiN)膜、窒化コバルト(CoN)膜を用いることができる。   The barrier metal chamber 4 is a chamber for coating a metal film on the silicon substrate S using a sputtering method. As the metal film, for example, a titanium (Ti) film, a tantalum (Ta) film, a nickel (Ni) film, a cobalt (Co) film, or the like can be used. The barrier metal chamber 4 is a chamber for coating a metal nitride film on the silicon substrate S by using a reactive sputtering method. As the metal nitride film, for example, a titanium nitride (TiN) film, a tantalum nitride (TaN) film, a nickel nitride (NiN) film, or a cobalt nitride (CoN) film can be used.

図2において、バリアメタルチャンバ4は、減圧可能な内部空間(以下単に、成膜室4aという。)を備えたチャンバ本体11を有する。チャンバ本体11には、供給配管IL1を介して、アルゴン(Ar)のマスフローコントローラMC1が連結され、また供給配管IL2を介して、窒素(N)のマスフローコントローラMC2が連結されている。各マスフローコントローラMC1,MC2は、それぞれArガスとNガスを所定の流量に調整して成膜室4aに供給する。 In FIG. 2, the barrier metal chamber 4 has a chamber body 11 having an internal space (hereinafter simply referred to as a film forming chamber 4a) that can be decompressed. An argon (Ar) mass flow controller MC1 is connected to the chamber body 11 via a supply pipe IL1, and a nitrogen (N 2 ) mass flow controller MC2 is connected via a supply pipe IL2. Each mass flow controller MC1, MC2 adjusts Ar gas and N 2 gas to a predetermined flow rate and supplies them to the film forming chamber 4a.

チャンバ本体11には、排気配管OL1を介して、ターボ分子ポンプやドライポンプなどからなる排気システム12が連結されている。排気システム12は、成膜室4aに供給されるArガス、あるいはArガスとNガスの混合ガスを排気し成膜室4aを所定の圧力値に減圧させる。 An exhaust system 12 including a turbo molecular pump, a dry pump, and the like is connected to the chamber body 11 via an exhaust pipe OL1. The exhaust system 12 evacuates Ar gas or a mixed gas of Ar gas and N 2 gas supplied to the film forming chamber 4a, and depressurizes the film forming chamber 4a to a predetermined pressure value.

チャンバ本体11には、シリコン基板Sを載置するための基板ホルダ13が配設されている。基板ホルダ13は、コアチャンバ3から搬入されるシリコン基板Sを載置し、成膜
室4aの所定の位置にシリコン基板Sを位置決め固定する。
A substrate holder 13 for placing the silicon substrate S is disposed in the chamber body 11. The substrate holder 13 places the silicon substrate S carried in from the core chamber 3, and positions and fixes the silicon substrate S at a predetermined position in the film forming chamber 4a.

基板ホルダ13の直上には、円盤状に形成されたターゲット14が配設されている。ターゲット14には、上記金属膜の主成分、すなわちTi、Ta、NiあるいはCoを90%以上、好ましくは95%以上含み、残部として、同金属元素以外の金属、例えば銅やケイ素などを含むものを用いることができる。   A target 14 formed in a disk shape is disposed immediately above the substrate holder 13. The target 14 contains 90% or more, preferably 95% or more of the main component of the metal film, that is, Ti, Ta, Ni or Co, and the remainder contains a metal other than the metal element, such as copper or silicon. Can be used.

ターゲット14の上側には、ターゲット電極15が配設されている。ターゲット電極15は、外部電源16に接続されて、同外部電源16から所定の直流あるいは交流電力を入力される。直流あるいは交流電力を受けるターゲット電極15は、成膜室4aにプラズマが生成されるとき、プラズマ空間に対して負電位、すなわちカソードとして機能してターゲット14をスパッタさせる。   A target electrode 15 is disposed on the upper side of the target 14. The target electrode 15 is connected to an external power supply 16 and receives predetermined direct current or alternating current power from the external power supply 16. When the plasma is generated in the film forming chamber 4a, the target electrode 15 that receives direct current or alternating current power functions as a negative potential with respect to the plasma space, that is, as a cathode and causes the target 14 to be sputtered.

ターゲット電極15は、ターゲット14をシリコン基板Sに対向させて、ターゲット14とシリコン基板Sとの間の距離を所定の距離に保持させる。ターゲット14とシリコン基板Sとの間の距離(図2における飛行距離L)は、ターゲット14の半径に対して十分に大きいサイズに設定されている。飛行距離Lは、スパッタされた金属粒子がシリコン基板Sの略法線方向に沿って飛行しシリコン基板Sの表面に入射するサイズ、例えばシリコン基板Sの直径よりも大きいサイズに設定されている。すなわち、バリアメタルチャンバ4は、ロングスロースパッタ法にて金属膜あるいは金属窒化膜を成膜する。   The target electrode 15 makes the target 14 face the silicon substrate S, and holds the distance between the target 14 and the silicon substrate S at a predetermined distance. The distance between the target 14 and the silicon substrate S (the flight distance L in FIG. 2) is set to a sufficiently large size with respect to the radius of the target 14. The flight distance L is set to a size such that the sputtered metal particles fly along the substantially normal direction of the silicon substrate S and enter the surface of the silicon substrate S, for example, a size larger than the diameter of the silicon substrate S. That is, the barrier metal chamber 4 forms a metal film or a metal nitride film by a long throw sputtering method.

ターゲット電極15の上側には、磁気回路17が配設されている。磁気回路17は、ターゲット14の内表面に沿ってマグネトロン磁場を形成させ、成膜室4aにプラズマが生成されるとき、同プラズマを安定させてその密度を増加させる。   A magnetic circuit 17 is disposed above the target electrode 15. The magnetic circuit 17 forms a magnetron magnetic field along the inner surface of the target 14 and stabilizes the plasma to increase its density when plasma is generated in the film forming chamber 4a.

バリアメタルチャンバ4は、シリコン基板Sの表面に金属膜を被覆させるとき、マスフローコントローラMC1によって所定の流量のArガスを供給させ、また排気システム12によって成膜室4aを所定の圧力値に減圧させる。この状態において、バリアメタルチャンバ4は、外部電源16に所定の直流電力を印加させ、高密度のArプラズマにターゲット14をスパッタさせる。スパッタされた金属粒子は、シリコン基板Sの略法線方向に沿って飛行してシリコン基板Sの表面に入射し同表面を被覆する。これにより、バリアメタルチャンバ4は、シリコン基板Sの表面に段差被覆性の優れた金属膜を形成する。   When the barrier metal chamber 4 coats the surface of the silicon substrate S with a metal film, the mass flow controller MC1 supplies Ar gas at a predetermined flow rate, and the exhaust system 12 reduces the film forming chamber 4a to a predetermined pressure value. . In this state, the barrier metal chamber 4 applies a predetermined direct current power to the external power supply 16 to cause the target 14 to be sputtered by high-density Ar plasma. The sputtered metal particles fly along a substantially normal direction of the silicon substrate S, enter the surface of the silicon substrate S, and cover the surface. Thereby, the barrier metal chamber 4 forms a metal film with excellent step coverage on the surface of the silicon substrate S.

バリアメタルチャンバ4は、シリコン基板Sの表面に金属窒化膜を被覆させるとき、各マスフローコントローラMC1,MC2によってそれぞれ所定の流量のArガスとNガスを供給させ、排気システム12によって成膜室4aを所定の圧力値に減圧させる。この状態において、バリアメタルチャンバ4は、外部電源16に所定の直流電力を印加させ、高密度のAr/Nプラズマにターゲット14をスパッタさせる。スパッタされた金属粒子は、シリコン基板Sの略法線方向に沿って飛行してシリコン基板Sの表面に入射する。そして、金属粒子は、Nプラズマと反応して金属窒化膜を生成しシリコン基板Sの表面を被覆する。これにより、バリアメタルチャンバ4は、シリコン基板Sの表面に段差被覆性の優れた金属窒化膜を形成する。 When the metal nitride film is coated on the surface of the silicon substrate S, the barrier metal chamber 4 supplies Ar gas and N 2 gas at a predetermined flow rate by the mass flow controllers MC1 and MC2, respectively, and the film forming chamber 4a by the exhaust system 12. Is reduced to a predetermined pressure value. In this state, the barrier metal chamber 4 applies a predetermined direct current power to the external power source 16 and causes the target 14 to be sputtered by high-density Ar / N 2 plasma. The sputtered metal particles fly along a substantially normal direction of the silicon substrate S and enter the surface of the silicon substrate S. The metal particles react with the N 2 plasma to form a metal nitride film and cover the surface of the silicon substrate S. Thereby, the barrier metal chamber 4 forms a metal nitride film having excellent step coverage on the surface of the silicon substrate S.

図1において、Al−CVDチャンバ5は、CVD法を用いて、シリコン基板Sの上に第一アルミニウム膜(以下単に、Al−CVD膜という。)を形成させるためのチャンバである。   In FIG. 1, an Al-CVD chamber 5 is a chamber for forming a first aluminum film (hereinafter simply referred to as an Al-CVD film) on a silicon substrate S using a CVD method.

図3において、Al−CVDチャンバ5は、減圧可能な内部空間(以下単に、成膜室5aという。)を備えたチャンバ本体21を有する。チャンバ本体21には、供給配管IL3を介して、Al−CVD膜の原料物質(以下単に、Al膜原料という。)を成膜室5a
に運送するための運送システム22が連結されている。
In FIG. 3, the Al-CVD chamber 5 has a chamber body 21 having an internal space (hereinafter simply referred to as a film forming chamber 5a) that can be decompressed. In the chamber main body 21, an Al-CVD film source material (hereinafter simply referred to as an Al film source) is formed into a film forming chamber 5a via a supply pipe IL3.
A transportation system 22 for transportation to the vehicle is connected.

Al膜原料には、例えばDMAH(Dimethyl Aluminum Hydride)、TMAA(Trimethylamine Alane)、MPA(Methylpyrrolidine Alane))を用いることができる。運送システム22には、例えば上記Al膜原料の流量をキャリアガスの流量によって規定させるバブリングシステム(Bubbling system)を用いることができる。また、運送システム2
2には、気体状態にしたAl膜原料の流量をマスフローコントローラによって制御させる気相流量コントロールシステム(vapor flow control system)や、液体状態のAl膜原
料を直接運送させる液相運送システム(LDS:liquid delivery system)などを用いる
ことができる。
As the Al film raw material, for example, DMAH (Dimethyl Aluminum Hydride), TMAA (Trimethylamine Alane), MPA (Methylpyrrolidine Alane)) can be used. For the transport system 22, for example, a bubbling system that regulates the flow rate of the Al film material by the flow rate of the carrier gas can be used. Transportation system 2
2 includes a vapor flow control system that controls the flow rate of the Al film material in a gaseous state by a mass flow controller, and a liquid phase transport system that directly transports the Al film material in a liquid state (LDS: liquid delivery system) can be used.

チャンバ本体21には、排気配管OL2を介して、ドライポンプを含む排気システム23が連結されている。排気システム23は、成膜室5aに供給される上記Al膜原料やキャリアガスなどを排気して成膜室5aを所定の圧力値に減圧させる。   An exhaust system 23 including a dry pump is connected to the chamber body 21 via an exhaust pipe OL2. The exhaust system 23 exhausts the Al film raw material and the carrier gas supplied to the film forming chamber 5a to reduce the film forming chamber 5a to a predetermined pressure value.

チャンバ本体21には、シリコン基板Sを載置するための基板ホルダ24が配設されている。基板ホルダ24は、コアチャンバ3から搬入されるシリコン基板Sを載置し、成膜室5aの所定の位置にシリコン基板Sを位置決め固定する。基板ホルダ24には、ヒータ電源25に接続される加熱ヒータ26が内設されている。加熱ヒータ26は、シリコン基板Sが載置されるとき、シリコン基板Sを所定の温度に昇温させる。   The chamber body 21 is provided with a substrate holder 24 for placing the silicon substrate S thereon. The substrate holder 24 places the silicon substrate S carried in from the core chamber 3, and positions and fixes the silicon substrate S at a predetermined position in the film forming chamber 5a. The substrate holder 24 is provided with a heater 26 connected to the heater power supply 25. When the silicon substrate S is placed, the heater 26 raises the temperature of the silicon substrate S to a predetermined temperature.

基板ホルダ24の直上には、円盤状に形成されたシャワープレート27が配設されている。シャワープレート27は、シリコン基板Sと相対向する側面に、供給配管IL3に連通する複数のノズル28を有している。各ノズル28は、それぞれ運送システム22から供給されるAl膜原料を成膜室5a、すなわちシリコン基板Sの表面に向けて供給させる。   A shower plate 27 formed in a disk shape is disposed immediately above the substrate holder 24. The shower plate 27 has a plurality of nozzles 28 communicating with the supply pipe IL3 on the side surface facing the silicon substrate S. Each nozzle 28 supplies the Al film raw material supplied from the transport system 22 toward the film formation chamber 5a, that is, the surface of the silicon substrate S.

Al−CVDチャンバ5は、シリコン基板Sの表面にAl−CVD膜を形成させるとき、基板ホルダ24によってシリコン基板Sを所定の温度に昇温させ、また運送システム22によってAl膜原料を成膜室5aに供給させる。成膜室5aに供給されたAl膜原料は、シリコン基板Sの表面に付着し、同表面との間の電子授受、すなわち表面反応によって成長する。   In the Al-CVD chamber 5, when an Al-CVD film is formed on the surface of the silicon substrate S, the temperature of the silicon substrate S is raised to a predetermined temperature by the substrate holder 24, and an Al film material is formed by the transport system 22. 5a is supplied. The Al film raw material supplied to the film forming chamber 5a adheres to the surface of the silicon substrate S and grows by electron transfer, that is, surface reaction with the surface.

ここで、金属膜を下地にした金属窒化膜がシリコン基板Sの表面を構成する場合、Al膜原料は、金属窒化膜との間の密着性が乏しく、また金属窒化膜との間の電子授受の可能性が乏しいため、金属窒化膜上において表面反応を開始し難い。   Here, when the metal nitride film with the metal film as the base constitutes the surface of the silicon substrate S, the Al film raw material has poor adhesion with the metal nitride film, and also exchanges electrons with the metal nitride film. Therefore, it is difficult to initiate a surface reaction on the metal nitride film.

本発明者らは、Al−CVD膜の埋め込み性能を検討する中で、金属窒化膜の膜厚が所定の膜厚よりも薄いとき、金属窒化膜がその下地の情報、すなわち金属膜の特性を反映し、同金属窒化膜上においてAl−CVD膜のインキュベーションタイムを短くすることを見出した。   In examining the embedding performance of the Al-CVD film, the inventors of the present invention, when the metal nitride film is thinner than a predetermined film thickness, the metal nitride film displays information on the underlying layer, that is, the characteristics of the metal film. Reflecting this, it was found that the incubation time of the Al-CVD film was shortened on the metal nitride film.

以下、上記金属窒化膜の膜厚において、Al膜原料が金属窒化膜上で表面反応を開始し、Al―CVD膜を成長させる最大膜厚を、「基準膜厚」とする。この基準膜厚は、例えば金属膜を下地にした異なる膜厚の金属窒化膜上にAl膜原料を供給し、各膜厚の金属窒化膜上にAl−CVD膜が形成されるか否かを判断することによって規定できる。なお、金属膜をTi膜とし、金属窒化膜をTiN膜とするとき、基準膜厚は、5〜10[nm]であった。   Hereinafter, regarding the film thickness of the metal nitride film, the maximum film thickness at which the Al film raw material starts a surface reaction on the metal nitride film and grows the Al-CVD film is referred to as a “reference film thickness”. For example, the reference film thickness is determined by supplying an Al film material on a metal nitride film having a different thickness with a metal film as a base, and whether an Al-CVD film is formed on the metal nitride film having each thickness. It can be defined by judging. When the metal film was a Ti film and the metal nitride film was a TiN film, the reference film thickness was 5 to 10 [nm].

図1において、アニールチャンバ6は、シリコン基板Sを高温にて加熱処理するため内
部空間(以下単に、アニール室6aという。)を有する。アニールチャンバ6は、コアチャンバ3からシリコン基板Sが搬送されるとき、シリコン基板Sをアニール室6aに収容し、不活性ガス(例えば、Ar)の雰囲気の下で同シリコン基板Sを熱処理させる。
In FIG. 1, the annealing chamber 6 has an internal space (hereinafter simply referred to as annealing chamber 6a) for heat-treating the silicon substrate S at a high temperature. When the silicon substrate S is transferred from the core chamber 3, the annealing chamber 6 accommodates the silicon substrate S in the annealing chamber 6 a and heat-treats the silicon substrate S in an inert gas (for example, Ar) atmosphere.

図1において、Al−PVDチャンバ7は、スパッタ法を用いて、シリコン基板Sの上にアルミニウム膜を形成させるための内部空間(以下単に、成膜室7aという。)を有する。Al−PVDチャンバ7は、コアチャンバ3からシリコン基板Sが搬送されるとき、シリコン基板Sを成膜室7aに収容し、アルミニウム膜を形成させるためのAlターゲットをスパッタし、シリコン基板Sの上にアルミニウム膜を形成させる。なお、Al−PVDチャンバ7によって形成するアルミニウム膜を、第二アルミニウム膜(以下単に、Al−PVD膜)という。   In FIG. 1, an Al-PVD chamber 7 has an internal space (hereinafter simply referred to as a film forming chamber 7a) for forming an aluminum film on a silicon substrate S by using a sputtering method. When the silicon substrate S is transferred from the core chamber 3, the Al-PVD chamber 7 stores the silicon substrate S in the film formation chamber 7 a, sputters an Al target for forming an aluminum film, and Then, an aluminum film is formed. The aluminum film formed by the Al-PVD chamber 7 is referred to as a second aluminum film (hereinafter simply referred to as an Al-PVD film).

次に、上記成膜装置1の電気的構成について説明する。図4は、成膜装置1の電気的構成を示す電気ブロック回路図である。
図4において、制御部31は、成膜装置1に各種の処理動作(例えば、シリコン基板Sの搬送処理やシリコン基板Sの成膜処理など)を実行させるものである。制御部31は、各種の演算処理を実行するためのCPU、各種のデータを格納するためのRAM、各種の制御プログラムを格納するためのROMやハードディスクなどを有する。制御部31は、例えば、ハードディスクに格納された成膜処理プログラムを読み出し、同成膜処理プログラムに従って成膜処理を実行させる。
Next, the electrical configuration of the film forming apparatus 1 will be described. FIG. 4 is an electric block circuit diagram showing an electrical configuration of the film forming apparatus 1.
In FIG. 4, the control unit 31 causes the film forming apparatus 1 to execute various processing operations (for example, a transfer process of the silicon substrate S and a film forming process of the silicon substrate S). The control unit 31 includes a CPU for executing various arithmetic processes, a RAM for storing various data, a ROM for storing various control programs, a hard disk, and the like. For example, the control unit 31 reads a film forming process program stored in the hard disk and causes the film forming process to be executed according to the film forming process program.

制御部31には、入出力部32が接続されている。入出力部32は、起動スイッチや停止スイッチなどの各種操作スイッチと、液晶ディスプレイなどの各種表示装置とを有する。入出力部32は、各種の処理動作に利用するデータを制御部31に入力し、成膜装置1の処理状況に関するデータを出力する。入出力部32は、成膜パタメータ(例えば、ガスの流量、内部空間の圧力値、シリコン基板Sの温度、成膜時間など)に関するデータを成膜条件データIdとして制御部31に入力する。すなわち、入出力部32は、金属膜、金属窒化膜、Al−CVD膜、Al−PVD膜を成膜するための成膜パラメータ、アニール処理を実行するためのパラメータを成膜条件データIdとして制御部31に入力する。制御部31は、入出力部32から入力される成膜条件データIdを受信し、成膜条件データIdに対応する成膜条件の下で各成膜処理を実行させる。   An input / output unit 32 is connected to the control unit 31. The input / output unit 32 includes various operation switches such as a start switch and a stop switch, and various display devices such as a liquid crystal display. The input / output unit 32 inputs data used for various processing operations to the control unit 31 and outputs data related to the processing status of the film forming apparatus 1. The input / output unit 32 inputs data relating to film formation parameters (for example, gas flow rate, pressure value in the internal space, temperature of the silicon substrate S, film formation time, etc.) to the control unit 31 as film formation condition data Id. That is, the input / output unit 32 controls the film formation parameters for forming the metal film, the metal nitride film, the Al-CVD film, and the Al-PVD film, and the parameters for executing the annealing process as the film formation condition data Id. Input to the unit 31. The control unit 31 receives the film forming condition data Id input from the input / output unit 32, and causes each film forming process to be executed under the film forming condition corresponding to the film forming condition data Id.

制御部31には、LLチャンバ2を駆動制御するためのLLチャンバ駆動回路33が接続されている。LLチャンバ駆動回路33は、LLチャンバ2の状態を検出し、その検出結果を制御部31に入力する。LLチャンバ駆動回路33は、例えば収容室2aの圧力値を検出し、同圧力値に関する検出信号を制御部31に入力する。制御部31は、LLチャンバ駆動回路33から入力される検出信号を利用し、LLチャンバ駆動回路33に対応する駆動制御信号をLLチャンバ駆動回路33に出力する。LLチャンバ駆動回路33は、制御部31からの駆動制御信号に応答し、収容室2aを減圧あるいは大気開放してシリコン基板Sの搬入あるいは搬出を可能にする。   An LL chamber driving circuit 33 for driving and controlling the LL chamber 2 is connected to the control unit 31. The LL chamber drive circuit 33 detects the state of the LL chamber 2 and inputs the detection result to the control unit 31. For example, the LL chamber drive circuit 33 detects the pressure value of the storage chamber 2 a and inputs a detection signal related to the pressure value to the control unit 31. The control unit 31 uses the detection signal input from the LL chamber drive circuit 33 and outputs a drive control signal corresponding to the LL chamber drive circuit 33 to the LL chamber drive circuit 33. The LL chamber drive circuit 33 responds to the drive control signal from the control unit 31 and allows the silicon substrate S to be loaded or unloaded by reducing the pressure in the storage chamber 2a or opening it to the atmosphere.

制御部31には、コアチャンバ3を駆動制御するためのコアチャンバ駆動回路34が接続されている。コアチャンバ駆動回路34は、コアチャンバ3の状態を検出し、検出結果を制御部31に入力する。コアチャンバ駆動回路34は、例えば搬送ロボット3bのアーム位置を検出し、同アーム位置に関する検出信号を制御部31に入力する。制御部31は、コアチャンバ駆動回路34から入力される検出信号を利用し、コアチャンバ駆動回路34に対応する駆動制御信号をコアチャンバ駆動回路34に出力する。コアチャンバ駆動回路34は、制御部31からの駆動制御信号に応答し、シリコン基板SをLLチャンバ2、コアチャンバ3、バリアメタルチャンバ4、Al−CVDチャンバ5、アニールチャンバ6、Al−PVDチャンバ7の順序で搬送する。   A core chamber drive circuit 34 for driving and controlling the core chamber 3 is connected to the control unit 31. The core chamber drive circuit 34 detects the state of the core chamber 3 and inputs the detection result to the control unit 31. The core chamber drive circuit 34 detects the arm position of the transfer robot 3b, for example, and inputs a detection signal related to the arm position to the control unit 31. The control unit 31 uses the detection signal input from the core chamber drive circuit 34 and outputs a drive control signal corresponding to the core chamber drive circuit 34 to the core chamber drive circuit 34. The core chamber drive circuit 34 responds to the drive control signal from the control unit 31, and converts the silicon substrate S into the LL chamber 2, the core chamber 3, the barrier metal chamber 4, the Al-CVD chamber 5, the annealing chamber 6, and the Al-PVD chamber. Transport in the order of 7.

制御部31には、バリアメタルチャンバ4を駆動制御するためのバリアメタルチャンバ駆動回路35が接続されている。バリアメタルチャンバ駆動回路35は、バリアメタルチャンバ4の状態を検出し、その検出結果を制御部31に入力する。バリアメタルチャンバ駆動回路35は、例えば成膜室4aの圧力値、各ガス種の実流量、外部電源16の出力値などを検出し、これらのパラメータに関する検出信号を制御部31に入力する。制御部31は、バリアメタルチャンバ駆動回路35から入力される検出信号を利用し、成膜条件データIdに応じた駆動制御信号をバリアメタルチャンバ駆動回路35に出力する。バリアメタルチャンバ駆動回路35は、制御部31からの駆動制御信号に応答して各マスフローコントローラMC1,MC2、排気システム12、外部電源16などを駆動し、成膜条件データIdに対応する成膜条件の下で金属膜及び金属窒化膜の成膜処理を実行する。   A barrier metal chamber drive circuit 35 for driving and controlling the barrier metal chamber 4 is connected to the control unit 31. The barrier metal chamber drive circuit 35 detects the state of the barrier metal chamber 4 and inputs the detection result to the control unit 31. The barrier metal chamber drive circuit 35 detects, for example, the pressure value of the film forming chamber 4a, the actual flow rate of each gas type, the output value of the external power supply 16, and the like, and inputs detection signals related to these parameters to the control unit 31. The control unit 31 uses the detection signal input from the barrier metal chamber drive circuit 35 and outputs a drive control signal corresponding to the film formation condition data Id to the barrier metal chamber drive circuit 35. The barrier metal chamber drive circuit 35 drives the mass flow controllers MC1 and MC2, the exhaust system 12, the external power supply 16 and the like in response to the drive control signal from the control unit 31, and the film formation conditions corresponding to the film formation condition data Id. The film forming process of the metal film and the metal nitride film is executed.

制御部31には、Al−CVDチャンバ5を駆動制御するためのAl−CVDチャンバ駆動回路36が接続されている。Al−CVDチャンバ駆動回路36は、Al−CVDチャンバ5の状態を検出し、その検出結果を制御部31に入力する。Al−CVDチャンバ駆動回路36は、例えば成膜室5aの圧力値、Al膜原料の実流量、シリコン基板Sの実温度などを検出し、これらのパラメータに関する検出信号を制御部31に入力する。制御部31は、Al−CVDチャンバ駆動回路36から入力される検出信号を利用し、成膜条件データIdに応じた駆動制御信号をAl−CVDチャンバ駆動回路36に出力する。Al−CVDチャンバ駆動回路36は、制御部31からの駆動制御信号に応答して運送システム22、排気システム23、ヒータ電源25などを駆動し、成膜条件データIdに対応する成膜条件の下でAl−CVD膜の成膜処理を実行する。   An Al-CVD chamber driving circuit 36 for driving and controlling the Al-CVD chamber 5 is connected to the control unit 31. The Al-CVD chamber drive circuit 36 detects the state of the Al-CVD chamber 5 and inputs the detection result to the control unit 31. The Al-CVD chamber drive circuit 36 detects, for example, the pressure value of the film forming chamber 5a, the actual flow rate of the Al film material, the actual temperature of the silicon substrate S, and the like, and inputs detection signals related to these parameters to the control unit 31. The control unit 31 uses the detection signal input from the Al-CVD chamber drive circuit 36 and outputs a drive control signal corresponding to the film formation condition data Id to the Al-CVD chamber drive circuit 36. The Al-CVD chamber drive circuit 36 drives the transport system 22, the exhaust system 23, the heater power supply 25, etc. in response to the drive control signal from the control unit 31, under the film formation conditions corresponding to the film formation condition data Id. Then, the film forming process of the Al-CVD film is executed.

制御部31には、アニールチャンバ6を駆動制御するためのアニールチャンバ駆動回路37が接続されている。アニールチャンバ駆動回路37は、アニールチャンバ6の状態を検出し、その検出結果を制御部31に入力する。アニールチャンバ駆動回路37は、例えばアニール室6aの圧力値、シリコン基板Sの実温度などを検出し、これらのパラメータに関する検出信号を制御部31に入力する。制御部31は、アニールチャンバ駆動回路37から入力される検出信号を利用し、成膜条件データIdに応じた駆動制御信号をアニールチャンバ駆動回路37に出力する。アニールチャンバ駆動回路37は、制御部31からの駆動制御信号に応答し、成膜条件データIdに対応する成膜条件の下でシリコン基板Sのアニール処理を実行する。   An annealing chamber drive circuit 37 for driving and controlling the annealing chamber 6 is connected to the control unit 31. The annealing chamber drive circuit 37 detects the state of the annealing chamber 6 and inputs the detection result to the control unit 31. The annealing chamber drive circuit 37 detects, for example, the pressure value of the annealing chamber 6a, the actual temperature of the silicon substrate S, and the like, and inputs detection signals regarding these parameters to the control unit 31. The control unit 31 uses the detection signal input from the annealing chamber driving circuit 37 and outputs a driving control signal corresponding to the film forming condition data Id to the annealing chamber driving circuit 37. In response to the drive control signal from the control unit 31, the annealing chamber drive circuit 37 executes the annealing process for the silicon substrate S under the film formation conditions corresponding to the film formation condition data Id.

制御部31には、Al−PVDチャンバ7を駆動制御するためのAl−PVDチャンバ駆動回路38が接続されている。Al−PVDチャンバ駆動回路38は、Al−PVDチャンバ7の状態を検出し、その検出結果を制御部31に入力する。Al−PVDチャンバ駆動回路38は、例えば成膜室7aの圧力値、Alターゲットに印加する電力値を検出し、これらのパラメータに関する検出信号を制御部31に入力する。制御部31は、Al−PVDチャンバ駆動回路38から入力される検出信号を利用し、成膜条件データIdに応じた駆動制御信号をAl−PVDチャンバ駆動回路38に出力する。Al−PVDチャンバ駆動回路38は、制御部31からの駆動制御信号に応答し、成膜条件データIdに対応する成膜条件の下でAl−PVD膜の成膜処理を実行する。   An Al-PVD chamber driving circuit 38 for driving and controlling the Al-PVD chamber 7 is connected to the control unit 31. The Al-PVD chamber drive circuit 38 detects the state of the Al-PVD chamber 7 and inputs the detection result to the control unit 31. The Al-PVD chamber drive circuit 38 detects, for example, the pressure value of the film forming chamber 7 a and the power value applied to the Al target, and inputs detection signals related to these parameters to the control unit 31. The control unit 31 uses the detection signal input from the Al-PVD chamber drive circuit 38 and outputs a drive control signal corresponding to the film formation condition data Id to the Al-PVD chamber drive circuit 38. In response to the drive control signal from the control unit 31, the Al-PVD chamber drive circuit 38 executes the Al-PVD film formation process under the film formation conditions corresponding to the film formation condition data Id.

次に、上記成膜装置1を利用した半導体装置の製造方法について説明する。図5〜図9は、それぞれ半導体装置の製造工程を示す工程図である。
まず、直径200[mm]を有した複数のシリコン基板Sが、LLチャンバ2にセットされる。シリコン基板Sは、図5に示すように、金属配線MLと、金属配線MLの上に積層された層間絶縁膜DLを有している。金属配線MLには、Al配線や銅配線など、各種の金属材料を用いることができる。層間絶縁膜DLには、シリコン酸化膜、あるいは燐やホウ素を添加したシリコン酸化膜など、各種の絶縁材料を用いることができる。
Next, a method for manufacturing a semiconductor device using the film forming apparatus 1 will be described. 5 to 9 are process diagrams showing the manufacturing process of the semiconductor device.
First, a plurality of silicon substrates S having a diameter of 200 [mm] are set in the LL chamber 2. As shown in FIG. 5, the silicon substrate S includes a metal wiring ML and an interlayer insulating film DL stacked on the metal wiring ML. Various metal materials such as Al wiring and copper wiring can be used for the metal wiring ML. Various insulating materials such as a silicon oxide film or a silicon oxide film to which phosphorus or boron is added can be used for the interlayer insulating film DL.

この層間絶縁膜DLの表面(図5における上面)には、金属配線MLまでを貫通する凹部としてのホール(ビアホールVH(Via hole))が形成されている。ビアホールVHの内径Rvhは145[nm]であり、ビアホールVHの深さDvhは600[nm]で形成されている。すなわち、シリコン基板Sの表面は、アスペクト比が4.13のビアホールVHを有している。ここで、ビアホールVHの上端部を、ホール上端部VHtとする。また、ビアホールVHの底部の縁を、ホール下端部VHbとする。   On the surface of the interlayer insulating film DL (upper surface in FIG. 5), a hole (via hole VH (Via hole)) as a recess penetrating to the metal wiring ML is formed. The inner diameter Rvh of the via hole VH is 145 [nm], and the depth Dvh of the via hole VH is 600 [nm]. That is, the surface of the silicon substrate S has a via hole VH having an aspect ratio of 4.13. Here, the upper end portion of the via hole VH is defined as a hole upper end portion VHt. Further, the bottom edge of the via hole VH is defined as a hole lower end VHb.

制御部31は、入出力部32から成膜条件データIdを受信する。また、制御部31は、LLチャンバ駆動回路33及びコアチャンバ駆動回路34を介して、LLチャンバ2及びコアチャンバ3を駆動し、収容室2aのシリコン基板Sをバリアメタルチャンバ4に搬送する。   The control unit 31 receives the film formation condition data Id from the input / output unit 32. Further, the control unit 31 drives the LL chamber 2 and the core chamber 3 via the LL chamber driving circuit 33 and the core chamber driving circuit 34, and transports the silicon substrate S in the storage chamber 2 a to the barrier metal chamber 4.

シリコン基板Sを成膜室4aに搬入すると、制御部31は、バリアメタルチャンバ駆動回路35を介して、バリアメタルチャンバ4を駆動し、成膜条件データIdに対応する成膜条件の下で金属膜BM1を被覆させる(以下単に、金属膜工程という。)。   When the silicon substrate S is carried into the film forming chamber 4a, the control unit 31 drives the barrier metal chamber 4 via the barrier metal chamber driving circuit 35, and the metal under the film forming conditions corresponding to the film forming condition data Id. The film BM1 is coated (hereinafter simply referred to as a metal film process).

図5に示すように、この金属膜工程においては、ロングスロースパッタ法を用いる分だけ、すなわち金属粒子の入射方向の分布をシリコン基板Sの法線方向に偏倚させる分だけ、金属粒子がビアホールVHの底部にまで到達する。そのため、ビアホールVHの内側は、その全体にわたって、層間絶縁膜DLと高い密着性を有する金属膜BM1に覆われる。なお、ホール上端部VHtにおいて、金属膜BM1は、金属粒子の入射確率が高い分だけ、その膜厚を厚くする。逆に、ビアホールVHの底部において、金属膜BM1は、シャドウイング効果の影響を受けて山型を呈し、ホール下端部VHbに向かってその膜厚を薄くする。   As shown in FIG. 5, in this metal film process, the metal particles are formed in the via hole VH by the amount of using the long throw sputtering method, that is, the amount of deviation of the incident direction of the metal particles in the normal direction of the silicon substrate S. Reach up to the bottom. Therefore, the inside of the via hole VH is entirely covered with the metal film BM1 having high adhesion with the interlayer insulating film DL. Note that, at the hole upper end portion VHt, the thickness of the metal film BM1 is increased as the incidence of metal particles is higher. Conversely, at the bottom of the via hole VH, the metal film BM1 has a mountain shape under the influence of the shadowing effect, and the film thickness decreases toward the hole lower end VHb.

上記金属膜工程における成膜条件として、好ましくは以下の条件が挙げられる。
・ターゲット14の主成分:Ti
・Ar流量:5〜100[sccm]
・成膜圧力:1×10−2〜0.5[Pa]
・基板温度:室温〜350[℃]
・成膜速度:10〜200[nm/min]
・成膜膜厚:5〜40[nm](より好ましくは15[nm])
なお、成膜室4aの圧力が10[Pa]より増加すると、スパッタされた金属粒子(Ti粒子)の入射方向がシリコン基板Sの法線方向から大きく傾斜し、金属膜BM1(Ti膜)の段差被覆性が著しく損なわれる。同じく、成膜速度が500[nm/min]よりも高くなる条件においても、Ti膜の段差被覆性が著しく損なわれる。
As the film forming conditions in the metal film step, the following conditions are preferably mentioned.
-Main component of target 14: Ti
Ar flow rate: 5 to 100 [sccm]
Film forming pressure: 1 × 10 −2 to 0.5 [Pa]
-Substrate temperature: Room temperature to 350 [° C]
・ Deposition rate: 10-200 [nm / min]
Film thickness: 5 to 40 [nm] (more preferably 15 [nm])
When the pressure in the film forming chamber 4a increases from 10 [Pa], the incident direction of the sputtered metal particles (Ti particles) is greatly inclined from the normal direction of the silicon substrate S, and the metal film BM1 (Ti film) The step coverage is significantly impaired. Similarly, the step coverage of the Ti film is significantly impaired even under conditions where the deposition rate is higher than 500 [nm / min].

金属膜BM1を形成すると、制御部31は、バリアメタルチャンバ駆動回路35を介して、バリアメタルチャンバ4を駆動し、成膜条件データIdに対応する成膜条件の下で金属窒化膜BM2を被覆させる(以下単に、金属窒化膜工程という。)。   When the metal film BM1 is formed, the control unit 31 drives the barrier metal chamber 4 via the barrier metal chamber drive circuit 35 and covers the metal nitride film BM2 under the film formation conditions corresponding to the film formation condition data Id. (Hereinafter simply referred to as a metal nitride film process).

図6及び図7に示すように、上記の金属窒化膜工程においては、ロングスロースパッタ法を用いる分だけ、すなわち金属粒子の入射方向の分布をシリコン基板Sの法線方向に偏倚させる分だけ、金属粒子がビアホールVHの底部にまで到達し、金属窒化膜BM2が金属膜BM1の全体を被覆する。詳述すると、ホール上端部VHtの近傍において、金属窒化膜BM2は、金属粒子の入射確率が高い分だけ、その膜厚を厚くする。逆に、ビアホールVHの底部において、金属窒化膜BM2は、シャドウイング効果の影響を受けて山型を呈し、ホール下端部VHbに向かってその膜厚を薄くする。   As shown in FIGS. 6 and 7, in the above metal nitride film process, only the amount of using the long throw sputtering method, that is, the amount of biasing the distribution of the incident direction of the metal particles in the normal direction of the silicon substrate S, The metal particles reach the bottom of the via hole VH, and the metal nitride film BM2 covers the entire metal film BM1. More specifically, in the vicinity of the hole upper end portion VHt, the metal nitride film BM2 is made thicker as the incident probability of the metal particles is higher. Conversely, at the bottom of the via hole VH, the metal nitride film BM2 has a mountain shape under the influence of the shadowing effect, and its film thickness decreases toward the hole lower end VHb.

この際、金属窒化膜BM2の膜厚においてホール上端部VHtに対応する膜厚を、上端膜厚Ttという。また、金属窒化膜BM2の膜厚においてホール下端部VHbに対応する膜厚を、下端膜厚Tbという。制御部31は、成膜条件データIdに応じた成膜パラメータ(例えば、圧力や成膜時間)によって、この上端膜厚Ttを上記の基準膜厚(例えば、10[nm])よりも厚くし、かつ、この下端膜厚Tbを同基準膜厚よりも薄くさせる。例えば、制御部31は、上端膜厚Ttを20[nm]とし、下端膜厚Tbを5[nm]とする。   At this time, the film thickness corresponding to the hole upper end portion VHt in the film thickness of the metal nitride film BM2 is referred to as an upper end film thickness Tt. The film thickness corresponding to the hole lower end VHb in the film thickness of the metal nitride film BM2 is referred to as the lower end film thickness Tb. The control unit 31 makes the upper end film thickness Tt thicker than the reference film thickness (for example, 10 [nm]) by the film formation parameters (for example, pressure and film formation time) according to the film formation condition data Id. And this lower end film thickness Tb is made thinner than the reference film thickness. For example, the control unit 31 sets the upper film thickness Tt to 20 [nm] and the lower film thickness Tb to 5 [nm].

しかも、制御部31は、シリコン基板Sの上にNプラズマを生成させることによって、ホール上端部VHtに位置する金属窒化膜BM2の窒素組成比をホール下端部VHbに位置する金属窒化膜BM2の窒素組成比に比べて相対的に高くさせる。すなわち、制御部31は、ホール下端部VHbに位置する金属窒化膜BM2の金属組成比をホール上端部VHtに位置する金属組成比に比べて相対的に高くさせる。 In addition, the control unit 31 generates N 2 plasma on the silicon substrate S, so that the nitrogen composition ratio of the metal nitride film BM2 located at the hole upper end portion VHt is changed to that of the metal nitride film BM2 located at the hole lower end portion VHb. Relatively higher than the nitrogen composition ratio. That is, the control unit 31 makes the metal composition ratio of the metal nitride film BM2 located at the hole lower end VHb relatively higher than the metal composition ratio located at the hole upper end VHt.

上記金属窒化膜工程における成膜条件として、好ましくは以下の条件が挙げられる。
・ターゲット14の主成分:Ti
・Ar流量:5〜100[sccm]
・N流量:5〜100[sccm]
・成膜圧力:5×10−2〜100[Pa]
・基板温度:室温〜350[℃]
・成膜速度:10〜200[nm/min]
・ホール上端部VHtの膜厚(以下単に、上端膜厚Ttという。):4〜20[nm]
・ホール下端部VHbの膜厚(以下単に、下端膜厚Tbという。):1〜5[nm]
金属窒化膜BM2を形成すると、制御部31は、Al−CVDチャンバ駆動回路36を介して、Al−CVDチャンバ5を駆動し、成膜条件データIdに対応する成膜条件の下でAl−CVD膜P1を形成させる(以下単に、Al−CVD膜工程という。)。
As the film forming conditions in the metal nitride film process, the following conditions are preferably mentioned.
-Main component of target 14: Ti
Ar flow rate: 5 to 100 [sccm]
・ N 2 flow rate: 5 to 100 [sccm]
Film forming pressure: 5 × 10 −2 to 100 [Pa]
-Substrate temperature: Room temperature to 350 [° C]
・ Deposition rate: 10-200 [nm / min]
-Thickness of hole upper end portion VHt (hereinafter simply referred to as upper end film thickness Tt): 4 to 20 [nm]
-Thickness of hole lower end portion VHb (hereinafter simply referred to as lower end thickness Tb): 1 to 5 [nm]
When the metal nitride film BM2 is formed, the control unit 31 drives the Al-CVD chamber 5 via the Al-CVD chamber drive circuit 36 and performs Al-CVD under the film formation conditions corresponding to the film formation condition data Id. A film P1 is formed (hereinafter simply referred to as an Al-CVD film process).

図7に示すように、上記Al−CVD膜工程においては、下端膜厚Tbが基準膜厚よりも薄い。そのため、ホール下端部VHbにおいて、Al−CVD膜P1の核が形成され、Al−CVD膜P1がホール下端部VHbから成長し始める。一方、上端膜厚Ttが基準膜厚よりも厚い。そのため、ホール上端部VHtにおいてAl−CVD膜P1の核が形成されず、金属窒化膜BM2がビアホールVHの開口径を保持させる。   As shown in FIG. 7, in the Al-CVD film process, the lower end film thickness Tb is thinner than the reference film thickness. Therefore, the nucleus of the Al-CVD film P1 is formed in the hole lower end portion VHb, and the Al-CVD film P1 starts to grow from the hole lower end portion VHb. On the other hand, the upper end film thickness Tt is larger than the reference film thickness. Therefore, the nucleus of the Al-CVD film P1 is not formed at the hole upper end portion VHt, and the metal nitride film BM2 maintains the opening diameter of the via hole VH.

しかも、ホール下端部VHbに位置する金属窒化膜BM2の金属組成比は、ホール上端部VHtに位置する金属組成比に比べて相対的に高い。そのため、ホール下端部VHbに位置する金属窒化膜BM2が、金属膜BM1の特性を相対的に大きく反映し、Al−CVD膜P1の成長を、より加速させる。逆に、ホール上端部VHtに位置する金属窒化膜BM2が、窒化膜としての自身の特性を相対的に大きく反映し、Al−CVD膜P1の成長を、より確実に抑制させる。   Moreover, the metal composition ratio of the metal nitride film BM2 located at the hole lower end VHb is relatively higher than the metal composition ratio located at the hole upper end VHt. Therefore, the metal nitride film BM2 located at the hole lower end VHb relatively reflects the characteristics of the metal film BM1 and accelerates the growth of the Al-CVD film P1. On the contrary, the metal nitride film BM2 located at the hole upper end portion VHt relatively reflects its own characteristics as a nitride film, and suppresses the growth of the Al-CVD film P1 more reliably.

さらに、Al−CVD膜P1の最表面は、成長する過程において、底部に位置する金属窒化膜BM2の形状を反映させて山型を呈する。このため、Al−CVD膜P1は、ビアホールVHの側壁から張り出すことなく、ボイドの形成し難い形状を呈しながら開口に向けて成長し続ける。   Furthermore, the outermost surface of the Al-CVD film P1 exhibits a mountain shape reflecting the shape of the metal nitride film BM2 located at the bottom during the growth process. For this reason, the Al-CVD film P1 does not protrude from the side wall of the via hole VH and continues to grow toward the opening while exhibiting a shape in which voids are difficult to form.

この結果、制御部31は、図7に示すように、ビアホールVHの開口を開けた状態を維持しながら、Al−CVD膜P1をボトムアップさせる。そして、制御部31は、図8に示すように、ビアホールVHの内部にのみAl−CVD膜P1を成長させ、ビアホールVHの内部をAl−CVD膜P1によって完全に埋め込み、Al−CVD膜P1の成膜を終了させる。   As a result, as shown in FIG. 7, the control unit 31 bottoms up the Al—CVD film P <b> 1 while maintaining the state where the opening of the via hole VH is opened. Then, as shown in FIG. 8, the control unit 31 grows the Al-CVD film P1 only inside the via hole VH, completely fills the inside of the via hole VH with the Al-CVD film P1, and forms the Al-CVD film P1. Finish the film formation.

上記Al−CVD膜工程における成膜条件として、好ましくは以下の条件が挙げられる。
・MPA流量:1〜100[sccm]
・成膜圧力:5〜1500[Pa]
・基板温度:80〜300[℃](より好ましくは、100[℃])
・成膜速度:10〜300[nm/min]
なお、成膜室5aの圧力が1[Pa]より低下すると、MPAの濃度低下によりAl−CVD膜P1の成膜速度が著しく損なわれる。逆に、成膜室5aの圧力が2000[Pa]より増加すると、MPAの均一性、すなわちAl−CVD膜P1の膜厚均一性が損なわれる。また、基板温度が80[℃]より低下すると、Al−CVD膜P1の成膜速度が著しく損なわれる。
As film formation conditions in the Al-CVD film process, the following conditions are preferable.
・ MPA flow rate: 1 to 100 [sccm]
-Film formation pressure: 5 to 1500 [Pa]
Substrate temperature: 80 to 300 [° C.] (more preferably 100 [° C.])
・ Deposition rate: 10-300 [nm / min]
Note that when the pressure in the film forming chamber 5a falls below 1 [Pa], the film forming speed of the Al-CVD film P1 is significantly impaired due to the decrease in MPA concentration. Conversely, when the pressure in the film forming chamber 5a increases from 2000 [Pa], the uniformity of MPA, that is, the film thickness uniformity of the Al-CVD film P1 is impaired. Moreover, when the substrate temperature falls below 80 [° C.], the deposition rate of the Al-CVD film P1 is significantly impaired.

Al−CVD膜P1を形成すると、制御部31は、アニールチャンバ駆動回路37を介して、アニールチャンバ6を駆動し、成膜条件データIdに対応する成膜条件の下でシリコン基板S、すなわちAl−CVD膜P1をアニールさせる(以下単に、アニール工程という。)。このアニール工程においては、Alと金属窒化膜との間の密着性が高められる。そのため、Al−CVD膜の上に他の膜を積層するとき、同Al−CVD膜のビアホールVHからの流出や剥離を回避させることができる。この結果、ビアホールVHの内部をAl−CVD膜によって完全に充填させ続けることができ、より信頼性の高いビアプラグを形成させることができる。   When the Al-CVD film P1 is formed, the control unit 31 drives the annealing chamber 6 via the annealing chamber driving circuit 37, and the silicon substrate S, that is, Al under the film forming conditions corresponding to the film forming condition data Id. -The CVD film P1 is annealed (hereinafter simply referred to as an annealing step). In this annealing step, the adhesion between Al and the metal nitride film is improved. Therefore, when another film is stacked on the Al-CVD film, it is possible to avoid outflow or peeling of the Al-CVD film from the via hole VH. As a result, the inside of the via hole VH can be completely filled with the Al-CVD film, and a more reliable via plug can be formed.

上記アニール工程における熱処理条件として、好ましくは以下の条件が挙げられる。
・成膜圧力:1×10−5〜500[Pa]
・基板温度:250〜500[℃](より好ましくは、460[℃])
・処理時間:0.1〜10[min]
アニール工程を終了すると、制御部31は、Al−PVDチャンバ駆動回路38を介して、Al−PVDチャンバ7を駆動し、成膜条件データIdに対応する成膜条件の下でAl−PVD膜P2を形成させる(以下単に、Al−CVD膜工程という。)。Al−PVD膜P2は、Al−CVD膜P1の表面を平坦化させるための犠牲膜であって、平坦化処理においてその殆どが研磨される膜である。そのため、Al−PVD膜工程における成膜条件としては、処理時間を短くさせるため、成膜速度の速い条件(例えば、Alターゲットに印加する電力の大きい条件)が好ましい。
As the heat treatment conditions in the annealing step, the following conditions are preferable.
Film deposition pressure: 1 × 10 −5 to 500 [Pa]
Substrate temperature: 250 to 500 [° C.] (more preferably, 460 [° C.])
・ Processing time: 0.1-10 [min]
When the annealing step is finished, the control unit 31 drives the Al-PVD chamber 7 via the Al-PVD chamber drive circuit 38, and the Al-PVD film P2 under the film formation conditions corresponding to the film formation condition data Id. (Hereinafter, simply referred to as an Al-CVD film process). The Al-PVD film P2 is a sacrificial film for planarizing the surface of the Al-CVD film P1, and most of it is polished in the planarization process. For this reason, as the film formation conditions in the Al-PVD film process, conditions in which the film formation speed is high (for example, conditions in which electric power applied to the Al target is large) are preferable in order to shorten the processing time.

上記実施形態によれば、以下の効果を奏する。
(1)上記実施形態では、制御部31が、ビアホールVHを有したシリコン基板Sの表面に金属膜BM1(Ti膜)と金属窒化膜BM2(TiN膜)を被覆させ、金属窒化膜BM2に被覆されたビアホールVHの内部にCVD法を用いてAl−CVD膜P1を形成させた。そして、制御部31が、成膜条件データIdに対応する成膜条件の下で金属窒化膜BM2を被覆させ、ビアホールVHの底部に位置する金属窒化膜BM2の膜厚を基準膜厚よりも薄く形成し、かつ、ビアホールVHの上部に位置する金属窒化膜BM2の膜厚を基準膜厚よりも厚く形成させた。
According to the said embodiment, there exist the following effects.
(1) In the above embodiment, the controller 31 covers the surface of the silicon substrate S having the via hole VH with the metal film BM1 (Ti film) and the metal nitride film BM2 (TiN film), and covers the metal nitride film BM2. An Al-CVD film P1 was formed inside the formed via hole VH using the CVD method. Then, the control unit 31 covers the metal nitride film BM2 under the film formation condition corresponding to the film formation condition data Id, and the film thickness of the metal nitride film BM2 located at the bottom of the via hole VH is smaller than the reference film thickness. The metal nitride film BM2 formed above the via hole VH is formed thicker than the reference film thickness.

したがって、ビアホールVHの底部からAl−CVD膜を成長させることができ、かつ、ビアホールVHの開口を開け続けることができる。この結果、Al−CVD膜のボトムアップを図ることができ、Al−CVD膜の埋め込み性を向上させることができる。   Therefore, an Al-CVD film can be grown from the bottom of the via hole VH, and the opening of the via hole VH can be continuously opened. As a result, bottom-up of the Al-CVD film can be achieved, and the embedding property of the Al-CVD film can be improved.

(2)しかも、制御部31が、ロングスロースパッタ法にて金属窒化膜BM2を被覆させ、ビアホールVHの底部の縁、すなわちホール下端部VHbに対応する下端膜厚Tbを基準膜厚よりも薄くした。したがって、Al−CVD膜P1を、常に、ホール下端部VHbから成長させることができ、成長を開始する位置や成長過程の形状のバラツキを少なく
させることができる。この結果、高い再現性の下において、Al−CVD膜P1によりビアホールVHを埋め込むことができる。
(2) In addition, the control unit 31 coats the metal nitride film BM2 by the long throw sputtering method, and the bottom edge thickness Tb corresponding to the bottom edge of the via hole VH, that is, the hole lower end VHb is thinner than the reference film thickness. did. Therefore, the Al-CVD film P1 can always be grown from the hole lower end portion VHb, and variations in the growth starting position and the shape of the growth process can be reduced. As a result, the via hole VH can be filled with the Al-CVD film P1 under high reproducibility.

(3)上記実施形態では、制御部31が、反応性スパッタ法にて金属窒化膜BM2を被覆させ、ホール上端部VHtの近傍に相対的に窒素組成比の高い金属窒化膜BM2を被覆させ、ホール下端部VHbの近傍に相対的に金属組成比の高い金属窒化膜BM2を被覆させた。したがって、ビアホールVHの底部に位置する金属窒化膜BM2が、よりAl−CVD膜P1の成長を促進させ、ビアホールVHの上部に位置する金属窒化膜BM2が、よりAl−CVD膜P1の成長を抑制させる。この結果、Al−CVD膜P1の埋め込み性を、さらに向上させることができる。   (3) In the above embodiment, the control unit 31 coats the metal nitride film BM2 by reactive sputtering, coats the metal nitride film BM2 having a relatively high nitrogen composition ratio in the vicinity of the hole upper end portion VHt, A metal nitride film BM2 having a relatively high metal composition ratio was coated in the vicinity of the hole lower end VHb. Therefore, the metal nitride film BM2 positioned at the bottom of the via hole VH further promotes the growth of the Al-CVD film P1, and the metal nitride film BM2 positioned above the via hole VH further suppresses the growth of the Al-CVD film P1. Let As a result, the burying property of the Al-CVD film P1 can be further improved.

(4)上記実施形態では、制御部31が、Al−CVD膜P1をアニールさせる。したがって、Al−CVD膜P1と金属窒化膜BM2との間の密着性を向上させることができ、Al−CVD膜P1の埋め込み状態を安定させることができる。   (4) In the above embodiment, the control unit 31 anneals the Al-CVD film P1. Therefore, the adhesion between the Al-CVD film P1 and the metal nitride film BM2 can be improved, and the embedded state of the Al-CVD film P1 can be stabilized.

(5)上記実施形態では、制御部31が、Al−CVD膜P1の上に更にPVD法を用いてAl−PVD膜P2を積層させる。したがって、埋め込み性に優れたCVD法によるAl−CVD膜P1と、処理能力に優れたPVD法によるAl−PVD膜P2と、によってビアプラグを形成できる。この結果、CVD法を用いて全てのビアプラグを形成させる場合に比べて、スループットを向上させることができる。   (5) In the said embodiment, the control part 31 laminates | stacks the Al-PVD film | membrane P2 further using the PVD method on the Al-CVD film | membrane P1. Therefore, a via plug can be formed by the Al-CVD film P1 by the CVD method having excellent embedding property and the Al-PVD film P2 by the PVD method having excellent processing ability. As a result, the throughput can be improved as compared with the case where all via plugs are formed using the CVD method.

(6)上記実施形態では、金属膜BM1と金属窒化膜BM2を同一のチャンバ、すなわちバリアメタルチャンバ4によって成膜させることができる。したがって、金属膜BM1と金属窒化膜BM2を異なるチャンバによって被覆させる場合に比べ、成膜装置1の構成を簡単にさせることができる。   (6) In the above embodiment, the metal film BM1 and the metal nitride film BM2 can be formed in the same chamber, that is, the barrier metal chamber 4. Therefore, the configuration of the film forming apparatus 1 can be simplified as compared with the case where the metal film BM1 and the metal nitride film BM2 are covered by different chambers.

尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態では、凹部をビアホールVHに具体化した。これに限らず、例えば、凹部をコンタクトホール(Contact hole)に具体化してもよい。また、図10に示すように、ダマシン(Damascene)配線を形成するための溝を、凹部として具体化してもよい。
In addition, you may implement the said embodiment in the following aspects.
In the above embodiment, the concave portion is embodied as the via hole VH. For example, the recess may be embodied as a contact hole. Further, as shown in FIG. 10, a groove for forming a damascene wiring may be embodied as a concave portion.

・上記実施形態では、バリアメタルチャンバ4を、ロングスロースパッタ法によって成膜するチャンバに具体化した。これに限らず、例えば、バリアメタルチャンバ4を、ロングスロースパッタ法を用いないPVDチャンバあるいはCVDチャンバに具体化してもよい。すなわち、バリアメタルチャンバ4は、上端膜厚Ttを基準膜厚よりも厚くし、かつ、下端膜厚Tbを基準膜厚よりも薄くするチャンバであればよい。   In the above embodiment, the barrier metal chamber 4 is embodied as a chamber for forming a film by the long throw sputtering method. For example, the barrier metal chamber 4 may be embodied as a PVD chamber or a CVD chamber that does not use the long throw sputtering method. In other words, the barrier metal chamber 4 may be a chamber in which the upper end film thickness Tt is thicker than the reference film thickness and the lower end film thickness Tb is thinner than the reference film thickness.

・上記実施形態では、バリアメタルチャンバ4を、直流マグネトロン方式のチャンバに具体化した。これに限らず、例えば、バリアメタルチャンバ4を、単なる直流スパッタ法式、交流スパッタ法式、あるいは交流マグネトロン方式のチャンバに具体化してもよい。すなわち、バリアメタルチャンバ4は、上端膜厚Ttを基準膜厚よりも厚くし、かつ、下端膜厚Tbを基準膜厚よりも薄くするチャンバであればよい。   In the above embodiment, the barrier metal chamber 4 is embodied as a DC magnetron type chamber. For example, the barrier metal chamber 4 may be embodied as a simple DC sputtering method, AC sputtering method, or AC magnetron chamber. In other words, the barrier metal chamber 4 may be a chamber in which the upper end film thickness Tt is thicker than the reference film thickness and the lower end film thickness Tb is thinner than the reference film thickness.

・上記実施形態では、アニール部をアニールチャンバ6に具体化した。これに限らず、例えば、アニール部を、アニール処理を可能とする加熱手段(基板ステージやランプヒータ)として具体化し、Al−PVDチャンバ7の成膜室7aに設ける構成にしてもよい。これによれば、アニールチャンバ6を必要としない分だけ、成膜装置1の構成を簡単にさせることができる。   In the above embodiment, the annealing part is embodied in the annealing chamber 6. For example, the annealing unit may be embodied as a heating unit (substrate stage or lamp heater) that enables annealing, and may be provided in the film forming chamber 7 a of the Al-PVD chamber 7. According to this, the configuration of the film forming apparatus 1 can be simplified as much as the annealing chamber 6 is not required.

・上記実施形態では、第二アルミニウム膜を、Al−PVDチャンバ7によって形成す
る構成にした。これに限らず、例えば、第二アルミニウム膜を、Al−CVDチャンバ5によって形成する構成にしてもよい。これによれば、Al−PVDチャンバ7を必要としない分だけ、成膜装置1の構成を簡単にさせることができる。
In the above embodiment, the second aluminum film is formed by the Al-PVD chamber 7. For example, the second aluminum film may be formed by the Al-CVD chamber 5. According to this, the configuration of the film forming apparatus 1 can be simplified as much as the Al-PVD chamber 7 is not required.

成膜装置を示す模式的な平面図。1 is a schematic plan view showing a film forming apparatus. バリアメタルチャンバを示す概略断面図。The schematic sectional drawing which shows a barrier metal chamber. Al−CVDチャンバを示す概略断面図。The schematic sectional drawing which shows an Al-CVD chamber. 成膜装置の電気的構成を示す電気ブロック回路図。The electric block circuit diagram which shows the electrical constitution of the film-forming apparatus. 半導体装置の製造方法を示す工程図。Process drawing which shows the manufacturing method of a semiconductor device. 半導体装置の製造方法を示す工程図。Process drawing which shows the manufacturing method of a semiconductor device. 半導体装置の製造方法を示す工程図。Process drawing which shows the manufacturing method of a semiconductor device. 半導体装置の製造方法を示す工程図。Process drawing which shows the manufacturing method of a semiconductor device. 半導体装置の製造方法を示す工程図。Process drawing which shows the manufacturing method of a semiconductor device. 変更例における半導体装置の製造方法を示す工程図。Process drawing which shows the manufacturing method of the semiconductor device in the example of a change.

符号の説明Explanation of symbols

BM1…金属膜、BM2…金属窒化膜、P1…第一アルミニウム膜、P2…第二アルミニウム膜、S…シリコン基板、VH…凹部としてのビアホール、1…半導体装置の製造装置としての成膜装置、3…搬送部としてのコアチャンバ、4…第一成膜部としてのバリアメタルチャンバ、5…第二成膜部としてのAl−CVDチャンバ、6…アニール部としてのアニールチャンバ、7…第三成膜部としてのAl−PVDチャンバ、14…ターゲット、31…制御部。   BM1 ... Metal film, BM2 ... Metal nitride film, P1 ... First aluminum film, P2 ... Second aluminum film, S ... Silicon substrate, VH ... Via hole as a recess, 1 ... Film forming apparatus as a semiconductor device manufacturing apparatus, DESCRIPTION OF SYMBOLS 3 ... Core chamber as a conveyance part, 4 ... Barrier metal chamber as a 1st film-forming part, 5 ... Al-CVD chamber as a 2nd film-forming part, 6 ... Annealing chamber as an annealing part, 7 ... 3rd composition Al-PVD chamber as a film part, 14 ... target, 31 ... control part.

Claims (14)

凹部を有した基板の表面に金属膜を被覆する工程と、
前記金属膜の表面に金属窒化膜を被覆する工程と、
前記金属窒化膜に被覆された前記凹部の内部にCVD法を用いて第一アルミニウム膜を形成する工程と、
を有した半導体装置の製造方法であって、
前記第一アルミニウム膜が前記金属窒化膜上に成長するときの前記金属窒化膜の膜厚を基準膜厚とすると、
前記金属膜に前記金属窒化膜を被覆するとき、前記凹部の底部に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも薄く形成し、かつ、前記凹部の上部に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも厚く形成すること、
を特徴とする半導体装置の製造方法。
Coating a metal film on the surface of the substrate having a recess;
Coating the surface of the metal film with a metal nitride film;
Forming a first aluminum film using a CVD method inside the recess covered with the metal nitride film;
A method of manufacturing a semiconductor device having
When the thickness of the metal nitride film when the first aluminum film grows on the metal nitride film is a reference film thickness,
When the metal nitride film is coated on the metal film, the metal nitride film located at the bottom of the recess is formed thinner than the reference film thickness, and the metal nitride located at the top of the recess Forming the film thickness to be thicker than the reference film thickness;
A method of manufacturing a semiconductor device.
請求項1に記載の半導体装置の製造方法であって、
ロングスロースパッタ法にて前記金属窒化膜を被覆し、前記底部の縁に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも薄くすること、
を特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 1,
Coating the metal nitride film by a long throw sputtering method, and making the film thickness of the metal nitride film located at the edge of the bottom part thinner than the reference film thickness,
A method of manufacturing a semiconductor device.
請求項1又は2に記載の半導体装置の製造方法であって、
反応性スパッタ法にて前記金属窒化膜を被覆し、前記上部に位置する前記金属窒化膜の窒素組成比に対して、前記底部に位置する前記金属窒化膜の窒素組成比を相対的に低くさせること、
を特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 1 or 2,
The metal nitride film is coated by a reactive sputtering method, and the nitrogen composition ratio of the metal nitride film located at the bottom is relatively lower than the nitrogen composition ratio of the metal nitride film located at the top. thing,
A method of manufacturing a semiconductor device.
請求項1〜3のいずれか1つに記載の半導体装置の製造方法であって、
前記第一アルミニウム膜をアニールすること、
を特徴とする半導体装置の製造方法。
It is a manufacturing method of the semiconductor device according to any one of claims 1 to 3,
Annealing the first aluminum film;
A method of manufacturing a semiconductor device.
請求項1〜4のいずれか1つに記載の半導体装置の製造方法であって、
前記第一アルミニウム膜の上に更にPVD法を用いて第二アルミニウム膜を積層すること、
を特徴とする半導体装置の製造方法。
It is a manufacturing method of the semiconductor device according to any one of claims 1 to 4,
A second aluminum film is further laminated on the first aluminum film using a PVD method;
A method of manufacturing a semiconductor device.
請求項1〜5のいずれか1つに記載の半導体装置の製造方法であって、
前記金属膜は、チタン、タンタル、ニッケル、コバルトのいずれか1つからなること、
前記金属窒化膜は、窒化チタン、窒化タンタル、窒化ニッケル、窒化コバルトのいずれか1つからなること、
を特徴とする半導体装置の製造方法。
It is a manufacturing method of the semiconductor device according to any one of claims 1 to 5,
The metal film is made of any one of titanium, tantalum, nickel, and cobalt;
The metal nitride film is made of any one of titanium nitride, tantalum nitride, nickel nitride, and cobalt nitride;
A method of manufacturing a semiconductor device.
請求項1〜6のいずれか1つに記載の半導体装置の製造方法であって、
前記金属膜は、チタンを主成分とすること、
前記金属窒化膜は、窒化チタンを主成分とすること、
前記基準膜厚は、5〜10nmであること、
を特徴とする半導体装置の製造方法。
It is a manufacturing method of the semiconductor device according to any one of claims 1 to 6,
The metal film has titanium as a main component;
The metal nitride film is mainly composed of titanium nitride;
The reference film thickness is 5 to 10 nm;
A method of manufacturing a semiconductor device.
基板の表面に金属膜を被覆し前記金属膜に金属窒化膜を被覆する第一成膜部と、
CVD法を用いて前記基板に第一アルミニウム膜を形成する第二成膜部と、
前記第一成膜部と前記第二成膜部に前記基板を搬送する搬送部と、
前記搬送部と前記第一成膜部を駆動し、前記表面に凹部を有した前記基板を前記第一成
膜部に搬送させて前記基板に前記金属膜と前記金属窒化膜を被覆させ、前記搬送部と前記第二成膜部を駆動し、前記金属窒化膜を有した前記基板を第二成膜部に搬送させて前記金属窒化膜に被覆された前記凹部の内部に前記第一アルミニウム膜を形成させる制御部と、を備え、
前記制御部は、
前記第一アルミニウム膜が前記金属窒化膜上に成長するときの前記金属窒化膜の膜厚を基準膜厚とすると、前記第一成膜部を駆動して前記凹部の底部に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも薄くさせ、かつ、前記凹部の上部に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも厚くさせること、
を特徴とする半導体装置の製造装置。
A first film-forming part for coating a metal film on the surface of the substrate and coating the metal film with a metal nitride film;
A second film forming unit that forms a first aluminum film on the substrate using a CVD method;
A transport unit for transporting the substrate to the first film forming unit and the second film forming unit;
Driving the transport unit and the first film forming unit, transporting the substrate having a recess on the surface to the first film forming unit to cover the metal film and the metal nitride film on the substrate; The transporting unit and the second film forming unit are driven, the substrate having the metal nitride film is transported to the second film forming unit, and the first aluminum film is formed inside the recess covered with the metal nitride film. And a control unit for forming
The controller is
When the thickness of the metal nitride film when the first aluminum film is grown on the metal nitride film is defined as a reference film thickness, the metal nitride that is positioned at the bottom of the recess is driven by the first film forming portion. Making the film thickness thinner than the reference film thickness, and making the film thickness of the metal nitride film located above the recess thicker than the reference film thickness,
An apparatus for manufacturing a semiconductor device.
請求項8に記載の半導体装置の製造装置であって、
前記第一成膜部は、前記金属膜及び前記金属窒化膜をロングスロースパッタ法にて被覆するチャンバであること、
前記制御部は、前記底部の縁に位置する前記金属窒化膜の膜厚を前記基準膜厚よりも薄くさせること、
を特徴とする半導体装置の製造装置。
A semiconductor device manufacturing apparatus according to claim 8,
The first film forming unit is a chamber for coating the metal film and the metal nitride film by a long throw sputtering method.
The controller is configured to make the thickness of the metal nitride film located at the edge of the bottom portion thinner than the reference thickness;
An apparatus for manufacturing a semiconductor device.
請求項8又は9に記載の半導体装置の製造装置であって、
前記第一成膜部は、前記金属膜の構成元素からなるターゲットを用いた反応性スパッタ法にて前記金属窒化膜を形成するチャンバであること、
前記制御部は、前記上部に位置する前記金属窒化膜の窒素組成比に対して、前記底部に位置する前記金属窒化膜の窒素組成比を相対的に低くさせること、
を特徴とする半導体装置の製造装置。
A manufacturing apparatus of a semiconductor device according to claim 8 or 9,
The first film forming unit is a chamber for forming the metal nitride film by a reactive sputtering method using a target made of a constituent element of the metal film;
The control unit lowers the nitrogen composition ratio of the metal nitride film located at the bottom relative to the nitrogen composition ratio of the metal nitride film located at the top;
An apparatus for manufacturing a semiconductor device.
請求項8〜10のいずれか1つに記載の半導体装置の製造装置であって、
前記基板を所定の温度に昇温するアニール部を備え、
前記搬送部は、前記アニール部に前記基板を搬送すること、
前記制御部は、前記搬送部を駆動して前記第一アルミニウム膜の形成された前記基板を前記アニール部に搬送させ、前記アニール部を駆動して前記基板を前記所定の温度に昇温させ前記第一アルミニウム膜をアニールさせること、
を特徴とする半導体装置の製造装置。
It is a manufacturing apparatus of the semiconductor device according to any one of claims 8 to 10,
An annealing portion for raising the temperature of the substrate to a predetermined temperature,
The transport unit transports the substrate to the annealing unit;
The control unit drives the transport unit to transport the substrate on which the first aluminum film is formed to the annealing unit, and drives the annealing unit to raise the temperature of the substrate to the predetermined temperature. Annealing the first aluminum film;
An apparatus for manufacturing a semiconductor device.
請求項8〜11のいずれか1つに記載の半導体装置の製造装置であって、
PVD法を用いて前記基板に第二アルミニウム膜を被覆する第三成膜部を備え、
前記搬送部は、前記第三成膜部に前記基板を搬送すること、
前記制御部は、前記搬送部を駆動して前記第一アルミニウム膜の形成された前記基板を前記第三成膜部に搬送させ、前記第三成膜部を駆動して前記第一アルミニウム膜の上に更に前記第二アルミニウム膜を積層させること、
を特徴とする半導体装置の製造装置。
It is a manufacturing apparatus of the semiconductor device according to any one of claims 8 to 11,
A third film-forming part for covering the substrate with a second aluminum film using a PVD method;
The transport unit transports the substrate to the third film forming unit;
The control unit drives the transport unit to transport the substrate on which the first aluminum film is formed to the third film forming unit, and drives the third film forming unit to drive the first aluminum film. Further laminating the second aluminum film on the top,
An apparatus for manufacturing a semiconductor device.
請求項8〜12のいずれか1つに記載の半導体装置の製造装置であって、
前記第一成膜部は、チタン、タンタル、ニッケル、コバルトのいずれか1つからなるターゲットを搭載すること、
を特徴とする半導体装置の製造装置。
It is a manufacturing apparatus of the semiconductor device according to any one of claims 8 to 12,
The first film forming unit is equipped with a target made of any one of titanium, tantalum, nickel, and cobalt,
An apparatus for manufacturing a semiconductor device.
請求項8〜13のいずれか1つに記載の半導体装置の製造装置であって、
前記第一成膜部は、チタンを主成分とするターゲットを搭載すること、
前記制御部は、
前記搬送部と前記第一成膜部を駆動し、前記基板を前記第一成膜部に搬送させて前記基
板にチタン膜と窒化チタン膜を被覆させ、前記基準膜厚を5〜10nmにすること、
を特徴とする半導体装置の製造方法。
It is a manufacturing apparatus of the semiconductor device according to any one of claims 8 to 13,
The first film forming unit is equipped with a target mainly composed of titanium,
The controller is
The transport unit and the first film forming unit are driven to transport the substrate to the first film forming unit so that the substrate is covered with a titanium film and a titanium nitride film, and the reference film thickness is set to 5 to 10 nm. thing,
A method of manufacturing a semiconductor device.
JP2006327177A 2006-12-04 2006-12-04 Method and apparatus for manufacturing semiconductor device Pending JP2008141050A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006327177A JP2008141050A (en) 2006-12-04 2006-12-04 Method and apparatus for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006327177A JP2008141050A (en) 2006-12-04 2006-12-04 Method and apparatus for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2008141050A true JP2008141050A (en) 2008-06-19

Family

ID=39602199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006327177A Pending JP2008141050A (en) 2006-12-04 2006-12-04 Method and apparatus for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2008141050A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020534702A (en) * 2017-09-21 2020-11-26 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Methods and equipment for filling board features with cobalt

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041247A (en) * 1996-03-05 1998-02-13 Applied Materials Inc Blanket selective deposition of cvd al using self-aligned ultra-thin film and improvement of reflectivity
JP2005340830A (en) * 2004-05-25 2005-12-08 Samsung Electronics Co Ltd Forming method of metal nitride film in contact hole, and metal nitride film formed by the same method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041247A (en) * 1996-03-05 1998-02-13 Applied Materials Inc Blanket selective deposition of cvd al using self-aligned ultra-thin film and improvement of reflectivity
JP2005340830A (en) * 2004-05-25 2005-12-08 Samsung Electronics Co Ltd Forming method of metal nitride film in contact hole, and metal nitride film formed by the same method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020534702A (en) * 2017-09-21 2020-11-26 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Methods and equipment for filling board features with cobalt
JP7309697B2 (en) 2017-09-21 2023-07-18 アプライド マテリアルズ インコーポレイテッド Method and apparatus for filling features of a substrate with cobalt

Similar Documents

Publication Publication Date Title
US7494908B2 (en) Apparatus for integration of barrier layer and seed layer
US8586471B2 (en) Seed layers for metallic interconnects and products
US6518668B2 (en) Multiple seed layers for metallic interconnects
JP5196467B2 (en) Semiconductor device manufacturing method, semiconductor manufacturing apparatus, and storage medium
US20100233876A1 (en) Film forming apparatus, film forming method, computer program and storage medium
WO2009110330A1 (en) Semiconductor device manufacturing method, semiconductor manufacturing apparatus and storage medium
US20030129828A1 (en) Methods for making multiple seed layers for metallic interconnects
JP5429078B2 (en) Film forming method and processing system
JP2008028058A (en) Method of manufacturing semiconductor device, apparatus for manufacturing semiconductor device, semiconductor device and storage medium
KR20090058008A (en) Apparatus for manufacturing semiconductor, method for manufacturing semiconductor device, storage medium and computer program
JP2001200358A (en) Pvd-imp tungsten and tungsten nitride as liner, barrier and/or seed layer for application of tungsten, aluminum and copper
JP5119618B2 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, and storage medium
US20200098627A1 (en) Embedding method and processing system
US8721846B2 (en) Method of forming film, film forming apparatus and storage medium
US20190385908A1 (en) Treatment And Doping Of Barrier Layers
KR101396624B1 (en) Filming method, and treating system
WO2002017388A2 (en) Method of improving the adhesion of copper
JP4720464B2 (en) Film forming method, film forming apparatus, and storage medium
US7846839B2 (en) Film forming method, semiconductor device manufacturing method, semiconductor device, program and recording medium
US6268284B1 (en) In situ titanium aluminide deposit in high aspect ratio features
JP2008141051A (en) Method and apparatus for manufacturing semiconductor device
JP2008141050A (en) Method and apparatus for manufacturing semiconductor device
WO2002103774A1 (en) Intergrated barrier layer structure for copper contact level metallization
JP2016174141A (en) METHOD OF MANUFACTURING Cu WIRING
WO2009096095A1 (en) Thin film forming method, plasma film forming apparatus and storage medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090518

A977 Report on retrieval

Effective date: 20111028

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20111101

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20111228

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20120306

Free format text: JAPANESE INTERMEDIATE CODE: A02