JP2008131814A - Dc-dc converter and display device - Google Patents
Dc-dc converter and display device Download PDFInfo
- Publication number
- JP2008131814A JP2008131814A JP2006316637A JP2006316637A JP2008131814A JP 2008131814 A JP2008131814 A JP 2008131814A JP 2006316637 A JP2006316637 A JP 2006316637A JP 2006316637 A JP2006316637 A JP 2006316637A JP 2008131814 A JP2008131814 A JP 2008131814A
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- converter
- potential
- vdd
- transfer transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- NUHSROFQTUXZQQ-UHFFFAOYSA-N isopentenyl diphosphate Chemical compound CC(=C)CCO[P@](O)(=O)OP(O)(O)=O NUHSROFQTUXZQQ-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Abstract
Description
本発明は、入力電位を他の電位に変換するＤＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータを備えた表示装置に関する。 The present invention relates to a DC-DC converter that converts an input potential into another potential and a display device including the DC-DC converter.
従来より、低温ポリシリコンＴＦＴ（Thin Film Transistor）プロセスにより製造されるアクティブマトリクス型液晶表示装置において、駆動信号ＩＣのコストを下げるため、液晶パネルのＴＦＴ基板上に、画素ＴＦＴのオン・オフを制御するための電源電位を生成する電源回路としてＤＣ−ＤＣコンバータが形成されていた。 Conventionally, in an active matrix type liquid crystal display device manufactured by a low-temperature polysilicon TFT (Thin Film Transistor) process, on / off of the pixel TFT is controlled on the TFT substrate of the liquid crystal panel in order to reduce the cost of the drive signal IC. A DC-DC converter has been formed as a power supply circuit for generating a power supply potential for this purpose.
このＤＣ−ＤＣコンバータは、直列接続された２つの電荷転送トランジスタと、それらの電荷転送トランジスタの接続点に結合され、クロックが印加されたフライングコンデンサとを備え、入力電位である電源電位Ｖｄｄを２倍昇圧した２Ｖｄｄ、または−１倍昇圧した−Ｖｄｄを生成する。 This DC-DC converter includes two charge transfer transistors connected in series and a flying capacitor coupled to a connection point of these charge transfer transistors and applied with a clock, and supplies a power supply potential Vdd as an input potential to 2 The double boosted 2Vdd or the negative boosted voltage -Vdd is generated.
ＤＣ−ＤＣコンバータを内蔵したアクティブマトリクス型液晶表示装置は特許文献１に記載されている。
しかしながら、従来のＤＣ−ＤＣコンバータにおいては、出力電位が目標値（例えば、２Ｖｄｄ）に到達するまでの時間が長いという問題があった。 However, the conventional DC-DC converter has a problem that it takes a long time for the output potential to reach a target value (for example, 2 Vdd).
本発明のＤＣ−ＤＣコンバータは、上述した課題に鑑みてなされたものであり、直列に接続された第１及び第２の電荷転送トランジスタと、第１及び第２の電荷転送トランジスタの接続点に結合され、クロックが印加されたフライングコンデンサとを備え、前記第１の電荷転送トランジスタに入力電位が印加され、前記第２の電荷転送トランジスタから入力電位を変換した出力電位を得るＤＣ−ＤＣコンバータにおいて、前記第２の電荷転送トランジスタに接続され、前記出力電位を前記入力電位に初期設定するためのダイオードを設けたことを特徴とするものである。 The DC-DC converter of the present invention has been made in view of the above-described problems, and is provided at the connection point between the first and second charge transfer transistors connected in series and the first and second charge transfer transistors. A DC-DC converter including a flying capacitor coupled with a clock, wherein an input potential is applied to the first charge transfer transistor and an output potential obtained by converting the input potential from the second charge transfer transistor is obtained. And a diode connected to the second charge transfer transistor for initializing the output potential to the input potential.
また、本発明の表示装置は、画素ＴＦＴと、この画素ＴＦＴのオン・オフを制御するための電源電位を生成するＤＣ−ＤＣコンバータと、を備えた表示装置において、前記ＤＣ−ＤＣコンバータは、直列に接続された第１及び第２の電荷転送トランジスタと、第１及び第２の電荷転送トランジスタの接続点に結合され、クロックが印加されたフライングコンデンサと、前記第２の電荷転送トランジスタに接続されたダイオードと、を備え、前記ダイオードは第２の電荷転送トランジスタから得られる出力電位を前記第１の電荷転送トランジスタに印加される入力電位に初期設定することを特徴とするものである。 Further, the display device of the present invention includes a pixel TFT and a DC-DC converter that generates a power supply potential for controlling on / off of the pixel TFT. The DC-DC converter includes: A first and second charge transfer transistors connected in series, a flying capacitor coupled to a connection point of the first and second charge transfer transistors and applied with a clock, and connected to the second charge transfer transistor A diode configured to initialize an output potential obtained from the second charge transfer transistor to an input potential applied to the first charge transfer transistor.
本発明のＤＣ−ＤＣコンバータによれば、出力電位を初期設定するためのダイオードを設けたので、出力電位が初期値から目標値（例えば、２Ｖｄｄ）に到達するまでの時間が短縮される。また、負荷の消費電流が一時的に増大してＤＣ−ＤＣコンバータの効率が低下した場合に、出力電位がＶｄｄ以下に下がることを防止できるという効果も有する。 According to the DC-DC converter of the present invention, since the diode for initializing the output potential is provided, the time until the output potential reaches the target value (for example, 2 Vdd) from the initial value is shortened. In addition, when the current consumption of the load temporarily increases and the efficiency of the DC-DC converter decreases, there is also an effect that the output potential can be prevented from dropping below Vdd.
特に、本発明のＤＣ−ＤＣコンバータは、アクティブマトリクス型液晶表示装置において、画素ＴＦＴのオン・オフを制御するための電源電位を生成する電源回路として好適である。また、本発明の表示装置によれば、そのＤＣ−ＤＣコンバータを備えているので、画素ＴＦＴのオン・オフを制御するための電源電位を得るための時間が短縮され、また、負荷の消費電流が一時的に増大した場合においても、電源電位がＶｄｄ以下に下がることを防止できるという効果も有する。 In particular, the DC-DC converter of the present invention is suitable as a power supply circuit for generating a power supply potential for controlling on / off of a pixel TFT in an active matrix liquid crystal display device. Further, according to the display device of the present invention, since the DC-DC converter is provided, the time for obtaining the power supply potential for controlling on / off of the pixel TFT is shortened, and the current consumption of the load is reduced. Even when the voltage temporarily increases, the power supply potential can be prevented from dropping below Vdd.
以下で、本発明の実施の形態について図面を参照しながら説明する。 Embodiments of the present invention will be described below with reference to the drawings.
［第１の実施の形態］
第１の実施の形態によるＤＣ−ＤＣコンバータは、液晶パネル等に供給される正の電源電位Ｖｄｄを２倍昇圧して、出力電位Ｖｏｕｔ＝２Ｖｄｄを得るものであり、低温ポリシリコンＴＦＴプロセスにより液晶表示装置のガラス基板上に駆動に必要な回路機能を集積するシステム・オン・グラス（ＳＯＧ）技術により、アクティブマトリクス型液晶表示装置のガラス基板上に、画素ＴＦＴのオン・オフを制御するための電源電位を生成する電源回路として形成される。
[First Embodiment]
The DC-DC converter according to the first embodiment doubles the positive power supply potential Vdd supplied to the liquid crystal panel or the like to obtain an output potential Vout = 2Vdd. A system on glass (SOG) technology that integrates circuit functions necessary for driving on a glass substrate of a display device to control on / off of pixel TFTs on the glass substrate of an active matrix liquid crystal display device. It is formed as a power supply circuit for generating a power supply potential.
図１に示すように、Ｖｄｄの振幅を有するクロックＣＰＣＬＫ（Ｈレベル＝Ｖｄｄ、Ｌレベル＝Ｖｓｓ＝０Ｖ）は、第１のフライングコンデンサＣ１の一方の端子に入力され、クロックＣＰＣＬＫが反転された反転クロックＸＣＰＣＬＫが第２のフライングコンデンサＣ２の一方の端子に入力される。また、Ｎチャネル型の電荷転送トランジスタＭＮ１とＰチャネル型の電荷転送トランジスタＭＰ１が直列に接続され、それらのゲートには第２のフライングコンデンサＣ２の他方の端子が接続されている。また、Ｎチャネル型の電荷転送トランジスタＭＮ２とＰチャネル型の電荷転送トランジスタＭＰ２が直列に接続され、それらのゲートには第１のフライングコンデンサＣ１の他方の端子が接続されている。 As shown in FIG. 1, a clock CPCLK having an amplitude of Vdd (H level = Vdd, L level = Vss = 0 V) is input to one terminal of the first flying capacitor C1, and an inversion obtained by inverting the clock CPCLK. The clock XCPCLK is input to one terminal of the second flying capacitor C2. An N-channel charge transfer transistor MN1 and a P-channel charge transfer transistor MP1 are connected in series, and the other terminal of the second flying capacitor C2 is connected to their gates. An N-channel charge transfer transistor MN2 and a P-channel charge transfer transistor MP2 are connected in series, and the other terminal of the first flying capacitor C1 is connected to their gates.
Ｎチャネル型の電荷転送トランジスタＭＮ１，ＭＮ２の共通ソースには、入力電位として電源電位Ｖｄｄが印加されている。トランジスタによる電位ロスを無視すれば、定常状態において、Ｐチャネル型の電荷転送トランジスタＭＰ１，ＭＰ２の共通ドレインから、出力電位ＶｏｕｔとしてＶｄｄの２倍の２Ｖｄｄという正の電位及び出力電流ＩＰＰが出力される。Ｃ３は出力端子に接続された平滑コンデンサである。電荷転送トランジスタＭＮ１，ＭＮ２，ＭＰ１，ＭＰ２はＭＯＳＦＥＴ構造のＴＦＴ（thin film transistor）で形成することができる。 A power source potential Vdd is applied as an input potential to the common source of the N-channel type charge transfer transistors MN1 and MN2. If the potential loss due to the transistor is ignored, in the steady state, a positive potential of 2 Vdd that is twice Vdd and the output current IPP are output as the output potential Vout from the common drain of the P-channel type charge transfer transistors MP1 and MP2. . C3 is a smoothing capacitor connected to the output terminal. The charge transfer transistors MN1, MN2, MP1, and MP2 can be formed by MOSFET (thin film transistors).
Ｐチャネル型の電荷転送トランジスタＭＰ１，ＭＰ２の共通ドレイン（ＤＣ−ＤＣコンバータの出力端子）には、出力電位ＶｏｕｔをＶｄｄに初期設定するダイオードＤ１が接続されている。ダイオードＤ１のアノードには電源電位Ｖｄｄが印加され、そのカソードがＤＣ−ＤＣコンバータの出力端子に接続されている。ダイオードＤ１はＴＦＴで構成してもよいが、ＰＩＮダイオードで形成することが好ましい。ＰＩＮダイオードは、図５に示すように、絶縁膜１上に形成されたポリシリコン層２中にＰ型領域３（アノード）、不純物がドープされていないイントリンシック領域４、Ｎ型領域５（カソード）を互いに隣接して形成してなり、ＴＦＴと比べると、ゲート配線の接続が不要のため、実装面積が小さく、かつゲート容量がないため高速で動作する利点がある。 A diode D1 that initially sets the output potential Vout to Vdd is connected to the common drain (output terminal of the DC-DC converter) of the P-channel type charge transfer transistors MP1 and MP2. A power supply potential Vdd is applied to the anode of the diode D1, and its cathode is connected to the output terminal of the DC-DC converter. The diode D1 may be formed of a TFT, but is preferably formed of a PIN diode. As shown in FIG. 5, the PIN diode includes a P-type region 3 (anode), an intrinsic region 4 in which impurities are not doped, and an N-type region 5 (cathode) in the polysilicon layer 2 formed on the insulating film 1. ) Are formed adjacent to each other. Compared with a TFT, since there is no need to connect a gate wiring, there is an advantage that the mounting area is small and there is no gate capacitance, so that the device operates at high speed.
ＤＣ−ＤＣコンバータの動作開始前において、クロックＣＰＣＬＫ、反転クロックＸＣＰＣＬＫはまだ印加されていないので電荷転送トランジスタＭＮ１，ＭＮ２，ＭＰ１，ＭＰ２はいずれもオフしているが、Ｖｏｕｔの値は、ダイオードＤ１によってＶｄｄに初期設定される。その後、クロックＣＰＣＬＫ、反転クロックＸＣＰＣＬＫが印加され、ＤＣ−ＤＣコンバータの動作が開始すると、電荷転送トランジスタＭＮ１，ＭＮ２，ＭＰ１，ＭＰ２のスイッチング動作が開始し、ＶｏｕｔはＶｄｄから目標値の２Ｖｄｄに向けて上昇する。 Before the operation of the DC-DC converter is started, the clock CPCLK and the inverted clock XCPCLK are not applied yet, so that the charge transfer transistors MN1, MN2, MP1, and MP2 are all turned off, but the value of Vout is set by the diode D1. Initially set to Vdd. Thereafter, when the clock CPCLK and the inverted clock XCPCLK are applied and the operation of the DC-DC converter is started, the switching operation of the charge transfer transistors MN1, MN2, MP1, and MP2 starts, and Vout is changed from Vdd toward the target value of 2Vdd. To rise.
これに対して、もし、ダイオードＤ１がない場合には、動作開始前において、ＤＣ−ＤＣコンバータの出力端子は浮遊状態であり、Ｖｏｕｔの初期値が低電位、例えば、Ｖｓｓ（＝０Ｖ）になることがある。すると、ＶｏｕｔはＶｓｓから目標値の２Ｖｄｄに向けて上昇しなければならないので、Ｖｏｕｔが目標値２Ｖｄｄに到達するまでの時間は本発明の回路に比べて長くなる。 On the other hand, if there is no diode D1, the output terminal of the DC-DC converter is in a floating state before the operation starts, and the initial value of Vout becomes a low potential, for example, Vss (= 0V). Sometimes. Then, since Vout must rise from Vss toward the target value of 2Vdd, the time until Vout reaches the target value of 2Vdd becomes longer than that of the circuit of the present invention.
このＤＣ−ＤＣコンバータの定常状態（Ｖｏｕｔ＝２Ｖｄｄ）の動作を図２の波形図を参照して説明する。クロックＣＰＣＬＫがＨレベル（Ｖｄｄ）のとき、ＭＮ１、ＭＰ２はオフ、ＭＮ２、ＭＰ１はオンし、ＭＮ１とＭＰ１の接続ノードの電位Ｖ１は２Ｖｄｄに昇圧され、そのレベルがＭＰ１を通して出力される。ＭＮ２とＭＰ２の接続ノードの電位Ｖ２はＶｄｄに充電される。 The operation of the DC-DC converter in the steady state (Vout = 2Vdd) will be described with reference to the waveform diagram of FIG. When the clock CPCLK is at H level (Vdd), MN1 and MP2 are turned off, MN2 and MP1 are turned on, the potential V1 of the connection node between MN1 and MP1 is boosted to 2Vdd, and the level is output through MP1. The potential V2 at the connection node between MN2 and MP2 is charged to Vdd.
次に、クロックＣＰＣＬＫがＬレベル（Ｖｓｓ）になると、ＭＮ１、ＭＰ２はオン、ＭＮ２、ＭＰ１はオフし、電位Ｖ２は２Ｖｄｄに昇圧され、そのレベルがＭＰ２を通して出力される。電位Ｖ１はＶｄｄに充電される。つまり、ＤＣ−ＤＣコンバータの左右の直列トランジスタ回路から電荷転送により２Ｖｄｄという電位が交互に出力される。但し、電荷転送トランジスタによる電位ロスは無視している。 Next, when the clock CPCLK becomes L level (Vss), MN1 and MP2 are turned on, MN2 and MP1 are turned off, the potential V2 is boosted to 2Vdd, and the level is output through MP2. The potential V1 is charged to Vdd. That is, a potential of 2 Vdd is alternately output from the left and right series transistor circuits of the DC-DC converter by charge transfer. However, the potential loss due to the charge transfer transistor is ignored.
このように、第１の実施形態のＤＣ−ＤＣコンバータによれば、ダイオードＤ１を設けたので、出力電位Ｖｏｕｔは目標とする２Ｖｄｄにすばやく到達する。また、一時的に負荷の消費電流が増大して、出力電流ＩＰＰが増大して出力電位Ｖｏｕｔが低下した場合に、出力電位ＶｏｕｔがＶｄｄ以下に低下するのを防止することができる。 Thus, according to the DC-DC converter of the first embodiment, since the diode D1 is provided, the output potential Vout quickly reaches the target 2Vdd. Further, when the current consumption of the load temporarily increases and the output current IPP increases to decrease the output potential Vout, it is possible to prevent the output potential Vout from decreasing below Vdd.
［第２の実施の形態］
第２の実施の形態によるＤＣ−ＤＣコンバータは、液晶パネル等に供給される正の電源電位Ｖｄｄを−１倍昇圧して、出力電位Ｖｏｕｔ＝−Ｖｄｄを得るものである。図３に示すように、第１のフライングコンデンサＣ１に、Ｖｄｄの振幅を有するクロックＣＰＣＬＫが印加され、第２のフライングコンデンサＣ２にクロックＣＰＣＬＫが反転された反転クロックＸＣＰＣＬＫが印加される。Ｐチャネル型の電荷転送トランジスタＭＰ１とＭＰ２の共通ソースに入力電位としてＶｓｓ（＝０Ｖ）が印加される。トランジスタによる電位ロスを無視すれば、定常状態において、Ｎチャネル型の電荷転送トランジスタＭＮ１とＭＮ２の共通ドレインから、出力電位Ｖｏｕｔとして、Ｖｄｄを−１倍した−Ｖｄｄという負の電位及び出力電流ＩＢＢが出力される。
[Second Embodiment]
The DC-DC converter according to the second embodiment boosts a positive power supply potential Vdd supplied to a liquid crystal panel or the like by −1 to obtain an output potential Vout = −Vdd. As shown in FIG. 3, a clock CPCLK having an amplitude of Vdd is applied to the first flying capacitor C1, and an inverted clock XCPCLK obtained by inverting the clock CPCLK is applied to the second flying capacitor C2. Vss (= 0 V) is applied as an input potential to the common source of the P-channel type charge transfer transistors MP1 and MP2. If the potential loss due to the transistor is ignored, in the steady state, the negative potential of −Vdd that is obtained by multiplying Vdd by −1 and the output current IBB are output as the output potential Vout from the common drain of the N-channel type charge transfer transistors MN1 and MN2. Is output.
Ｎチャネル型の電荷転送トランジスタＭＮ１，ＭＮ２の共通ドレイン（ＤＣ−ＤＣコンバータの出力端子）には、出力電位Ｖｏｕｔを接地電位Ｖｓｓに初期設定するダイオードＤ２が接続されている。ダイオードＤ２のカソードにはＶｓｓが印加され、そのアノードがＤＣ−ＤＣコンバータの出力端子に接続されている。ダイオードＤ２はＴＦＴで構成してもよいが、ＰＩＮダイオードで形成することが好ましい。ＰＩＮダイオードは、図５に示すように、絶縁膜１上に形成されたポリシリコン層２にＰ型領域３（アノード）、イントリンシック領域４、Ｎ型領域５（カソード）を互いに隣接して形成してなり、ＴＦＴと比べると、ゲート配線の接続が不要のため、実装面積が小さく、かつゲート容量がないため高速で動作する利点がある。 A diode D2 that initially sets the output potential Vout to the ground potential Vss is connected to the common drain (the output terminal of the DC-DC converter) of the N-channel charge transfer transistors MN1 and MN2. Vss is applied to the cathode of the diode D2, and its anode is connected to the output terminal of the DC-DC converter. The diode D2 may be formed of a TFT, but is preferably formed of a PIN diode. As shown in FIG. 5, in the PIN diode, a P-type region 3 (anode), an intrinsic region 4 and an N-type region 5 (cathode) are formed adjacent to each other in a polysilicon layer 2 formed on an insulating film 1. Thus, compared to TFTs, there is an advantage of operating at high speed because there is no need to connect a gate wiring, so that the mounting area is small and there is no gate capacitance.
ＤＣ−ＤＣコンバータの動作開始前において、クロックＣＰＣＬＫ、反転クロックＸＣＰＣＬＫはまだ印加されていないので電荷転送トランジスタＭＮ１，ＭＮ２，ＭＰ１，ＭＰ２はいずれもオフしているが、Ｖｏｕｔの値は、ダイオードＤ２によってＶｓｓに初期設定される。その後、クロックＣＰＣＬＫ、反転クロックＸＣＰＣＬＫが印加され、ＤＣ−ＤＣコンバータの動作が開始すると、電荷転送トランジスタＭＮ１，ＭＮ２，ＭＰ１，ＭＰ２のスイッチング動作が開始し、ＶｏｕｔはＶｓｓから目標値の−Ｖｄｄに向けて下降する。 Before the operation of the DC-DC converter is started, the clock CPCLK and the inverted clock XCPCLK are not applied yet, so that the charge transfer transistors MN1, MN2, MP1, and MP2 are all turned off, but the value of Vout is set by the diode D2. Initially set to Vss. Thereafter, when the clock CPCLK and the inverted clock XCPCLK are applied and the operation of the DC-DC converter is started, the switching operation of the charge transfer transistors MN1, MN2, MP1, and MP2 is started, and Vout is directed from Vss to the target value −Vdd. And descend.
これに対して、もし、ダイオードＤ２がない場合には、動作開始前において、ＤＣ−ＤＣコンバータの出力端子は浮遊状態であり、Ｖｏｕｔの初期値が高電位、例えば、Ｖｄｄになることがある。すると、ＶｏｕｔはＶｄｄから目標値の−Ｖｄｄに向けて下降しなければならないので、Ｖｏｕｔが目標値−Ｖｄｄに到達するまでの時間は本発明の回路に比べて長くなる。 On the other hand, if the diode D2 is not provided, the output terminal of the DC-DC converter is in a floating state before the operation starts, and the initial value of Vout may become a high potential, for example, Vdd. Then, since Vout has to fall from Vdd toward the target value -Vdd, the time until Vout reaches the target value -Vdd becomes longer than that of the circuit of the present invention.
このＤＣ−ＤＣコンバータの定常状態（Ｖｏｕｔ＝−Ｖｄｄ）の動作を図４の波形図を参照して説明する。クロックＣＰＣＬＫがＨレベル（Ｖｄｄ）のとき、ＭＮ１、ＭＰ２はオフ、ＭＮ２、ＭＰ１はオン、ＭＮ１とＭＰ１の接続ノードの電位Ｖ３はＶｓｓに充電され、ＭＮ２とＭＰ２の接続ノードの電位Ｖ４は−Ｖｄｄの電位に下がり、その電位がＭＮ２を通して出力される。 The operation of the DC-DC converter in the steady state (Vout = −Vdd) will be described with reference to the waveform diagram of FIG. When the clock CPCLK is at the H level (Vdd), MN1, MP2 are off, MN2, MP1 are on, the potential V3 of the connection node between MN1 and MP1 is charged to Vss, and the potential V4 of the connection node between MN2 and MP2 is −Vdd. And the potential is output through MN2.
クロックＣＰＣＬＫがＬレベル（Ｖｓｓ）になると、ＭＮ１、ＭＰ２はオン、ＭＮ２、ＭＰ１はオフし、電位Ｖ３は−Ｖｄｄに下がり、そのレベルがＭＮ１を通して出力される。電位Ｖ４はＶｓｓに充電される。つまり、ＤＣ−ＤＣコンバータの左右の直列トランジスタ回路から電荷転送により−Ｖｄｄという電位が交互に出力される。但し、電荷転送トランジスタによる電位ロスは無視している。 When the clock CPCLK becomes L level (Vss), MN1 and MP2 are turned on, MN2 and MP1 are turned off, the potential V3 is lowered to -Vdd, and the level is output through MN1. The potential V4 is charged to Vss. That is, a potential of -Vdd is alternately output from the left and right series transistor circuits of the DC-DC converter by charge transfer. However, the potential loss due to the charge transfer transistor is ignored.
このように、第２の実施形態のＤＣ−ＤＣコンバータによれば、ダイオードＤ２を設けたので、出力電位Ｖｏｕｔは目標とする−Ｖｄｄにすばやく到達する。また、一時的に負荷の消費電流が増大して、出力電流ＩＢＢが増大して出力電位Ｖｏｕｔが上昇した場合に、出力電位ＶｏｕｔがＶｓｓ以上に上昇するのを防止することができる。 Thus, according to the DC-DC converter of the second embodiment, since the diode D2 is provided, the output potential Vout quickly reaches the target −Vdd. Further, when the current consumption of the load temporarily increases and the output current IBB increases to increase the output potential Vout, it is possible to prevent the output potential Vout from rising above Vss.
なお、第１、２の実施形態においては、それぞれ出力電位Ｖｏｕｔとして、２Ｖｄｄ、−Ｖｄｄを発生するＤＣ−ＤＣコンバータを例として説明したが、ＤＣ−ＤＣコンバータの段数を変更することにより、出力電位Ｖｏｕｔとして、更に高電位、例えば、３Ｖｄｄや−２Ｖｄｄを得ることができる。そして、そのようなＤＣ−ＤＣコンバータの出力端子にダイオードＤ１またはＤ２を接続することにより、同様の効果を得ることができる。すなわち、本発明は、電荷転送トランジスタとフライングコンデンサを備えたチャージポンプ型のＤＣ−ＤＣコンバータに広く適用することができる。 In the first and second embodiments, the DC-DC converter that generates 2Vdd and -Vdd as the output potential Vout has been described as an example, but the output potential can be changed by changing the number of stages of the DC-DC converter. As Vout, a higher potential, for example, 3Vdd or -2Vdd can be obtained. And the same effect can be acquired by connecting the diode D1 or D2 to the output terminal of such a DC-DC converter. That is, the present invention can be widely applied to a charge pump type DC-DC converter including a charge transfer transistor and a flying capacitor.
また、ＤＣ−ＤＣコンバータは、ＴＮモード、垂直配向モード（ＶＡモード）、横電界を利用したＩＰＳモード、フリンジ電界を利用したＦＦＳモードなどの液晶表示装置に利用しても構わない。また、全透過型のみならず全反射型、反射透過兼用型の液晶表示装置に利用しても構わない。また、液晶表示装置ではなく、有機ＥＬディスプレイ、フィールドエミッション型ディスプレイに用いても良い。 The DC-DC converter may be used for a liquid crystal display device such as a TN mode, a vertical alignment mode (VA mode), an IPS mode using a lateral electric field, and an FFS mode using a fringe electric field. Further, the present invention may be used for not only a total transmission type but also a total reflection type and a reflection / transmission type liquid crystal display device. Moreover, you may use for an organic electroluminescent display and a field emission type display instead of a liquid crystal display device.
Ｃ１ 第１のフライングコンデンサ
Ｃ２ 第２のフライングコンデンサ
Ｃ３ 出力コンデンサ
Ｄ１、Ｄ２ ダイオード
ＭＮ１，ＭＮ２ Ｎチャネル型の電荷転送トランジスタ
ＭＰ１，ＭＰ２ Ｐチャネル型の電荷転送トランジスタ
１ 絶縁膜 ２ ポリシリコン層 ３ Ｐ型領域
４ イントリンシック領域 ５ Ｎ型領域
C1 First flying capacitor C2 Second flying capacitor C3 Output capacitor D1, D2 Diodes MN1, MN2 N-channel type charge transfer transistors MP1, MP2 P-channel type charge transfer transistors 1 Insulating film 2 Polysilicon layer 3 P-type region 4 Intrinsic region 5 N-type region
Claims (3)
前記第２の電荷転送トランジスタに接続され、前記出力電位を前記入力電位に初期設定するためのダイオードを設けたことを特徴とするＤＣ−ＤＣコンバータ。 A first charge transfer transistor connected in series; and a flying capacitor coupled to a connection point of the first and second charge transfer transistors to which a clock is applied. In the DC-DC converter, an input potential is applied to the second charge transfer transistor to obtain an output potential obtained by converting the input potential.
A DC-DC converter comprising a diode connected to the second charge transfer transistor and for initially setting the output potential to the input potential.
前記ＤＣ−ＤＣコンバータは、直列に接続された第１及び第２の電荷転送トランジスタと、第１及び第２の電荷転送トランジスタの接続点に結合され、クロックが印加されたフライングコンデンサと、前記第２の電荷転送トランジスタに接続され、前記第２の電荷転送トランジスタから得られる出力電位を前記第１の電荷転送トランジスタに印加される入力電位に初期設定するためのダイオードと、を備えたことを特徴とする表示装置。 In a display device including a pixel TFT and a DC-DC converter that generates a power supply potential for controlling on / off of the pixel TFT,
The DC-DC converter includes first and second charge transfer transistors connected in series, a flying capacitor coupled to a connection point of the first and second charge transfer transistors, to which a clock is applied, And a diode connected to two charge transfer transistors for initializing an output potential obtained from the second charge transfer transistor to an input potential applied to the first charge transfer transistor. Display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006316637A JP2008131814A (en) | 2006-11-24 | 2006-11-24 | Dc-dc converter and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006316637A JP2008131814A (en) | 2006-11-24 | 2006-11-24 | Dc-dc converter and display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008131814A true JP2008131814A (en) | 2008-06-05 |
Family
ID=39557126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006316637A Withdrawn JP2008131814A (en) | 2006-11-24 | 2006-11-24 | Dc-dc converter and display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008131814A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102904421A (en) * | 2012-09-24 | 2013-01-30 | 重庆西南集成电路设计有限责任公司 | High-performance rectifier diode replaced circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003164142A (en) * | 2001-11-22 | 2003-06-06 | Fuji Electric Co Ltd | Voltage conversion circuit |
| JP2003520441A (en) * | 2000-01-11 | 2003-07-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Charge pump circuit |
| JP2004146082A (en) * | 2002-10-21 | 2004-05-20 | Semiconductor Energy Lab Co Ltd | Display device |
| JP2006158157A (en) * | 2004-12-01 | 2006-06-15 | Toshiba Matsushita Display Technology Co Ltd | Dc-dc converting circuit |
| JP2008131771A (en) * | 2006-11-22 | 2008-06-05 | Epson Imaging Devices Corp | Dc-dc converter and display device |
-
2006
- 2006-11-24 JP JP2006316637A patent/JP2008131814A/en not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003520441A (en) * | 2000-01-11 | 2003-07-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Charge pump circuit |
| JP2003164142A (en) * | 2001-11-22 | 2003-06-06 | Fuji Electric Co Ltd | Voltage conversion circuit |
| JP2004146082A (en) * | 2002-10-21 | 2004-05-20 | Semiconductor Energy Lab Co Ltd | Display device |
| JP2006158157A (en) * | 2004-12-01 | 2006-06-15 | Toshiba Matsushita Display Technology Co Ltd | Dc-dc converting circuit |
| JP2008131771A (en) * | 2006-11-22 | 2008-06-05 | Epson Imaging Devices Corp | Dc-dc converter and display device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102904421A (en) * | 2012-09-24 | 2013-01-30 | 重庆西南集成电路设计有限责任公司 | High-performance rectifier diode replaced circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9361845B2 (en) | Display device compensating clock signal with temperature | |
| CN107818759B (en) | Pixel driving circuit, pixel driving method, array substrate and display device | |
| US8970575B2 (en) | Power source circuit and liquid crystal display apparatus having the same | |
| US20160189648A1 (en) | Goa circuit applied to liquid crystal display device | |
| RU2673701C1 (en) | Liquid crystal display device and the gate excitation circuit for it | |
| KR20080036607A (en) | Charge pump circuit, lcd driver ic, and electronic device | |
| WO2016149994A1 (en) | Pmos gate drive circuit | |
| JP2008061323A (en) | Voltage conversion circuit and display device with the same | |
| US7504869B2 (en) | Frequency dividing circuit, power supply circuit and display device | |
| JP2009272415A (en) | Semiconductor device | |
| US8610470B2 (en) | Inverter circuit | |
| US20050200622A1 (en) | Power supply circuit, driver IC using the power supply circuit, liquid crystal display device, and electronic instrument | |
| JP6836010B2 (en) | DC voltage conversion circuit, DC voltage conversion method, and liquid crystal display | |
| JP2007159351A (en) | Charge pump circuit, lcd driver ic, electronic apparatus | |
| US7973564B1 (en) | High load driving device | |
| US9628079B2 (en) | Level shifter circuit | |
| JP2003284325A (en) | Charge pump circuit and display unit having charge pump circuit | |
| US7675349B2 (en) | Power supply circuit and display device therewith | |
| JP2009260832A (en) | Semiconductor device | |
| JP2008131814A (en) | Dc-dc converter and display device | |
| JP2008136262A (en) | Dc-dc converter and display | |
| JP2008131771A (en) | Dc-dc converter and display device | |
| US10135444B2 (en) | Semiconductor device with booster part, and booster | |
| JP2008225435A (en) | Liquid crystal display device and power supply circuit | |
| US7330171B2 (en) | Amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080714 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080725 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110726 |