JP2008131805A - Drive unit for motor - Google Patents

Drive unit for motor Download PDF

Info

Publication number
JP2008131805A
JP2008131805A JP2006316112A JP2006316112A JP2008131805A JP 2008131805 A JP2008131805 A JP 2008131805A JP 2006316112 A JP2006316112 A JP 2006316112A JP 2006316112 A JP2006316112 A JP 2006316112A JP 2008131805 A JP2008131805 A JP 2008131805A
Authority
JP
Japan
Prior art keywords
rotational speed
pulse
reference pulse
pulse train
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006316112A
Other languages
Japanese (ja)
Inventor
Makoto Shiomi
誠 塩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Canon Precision Inc
Original Assignee
Canon Inc
Canon Precision Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc, Canon Precision Inc filed Critical Canon Inc
Priority to JP2006316112A priority Critical patent/JP2008131805A/en
Publication of JP2008131805A publication Critical patent/JP2008131805A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide the drive unit for a motor capable of obtaining the same speed resolution in the same speed area, even if using any of the encoders, without the maximum speed and the minimum speed being affected by the pulse resolution of the encoder used at which rotational speed data can be obtained. <P>SOLUTION: In a pulse counter circuit 7, a rotational speed pulse train from a rotary encoder 5 and a reference pulse train that has one sufficiently short period, as compared with the rotational speed pulse and is sent from a reference pulse generation circuit 6, are inputted. The number of reference pulses counted in a single period of the rotational speed pulse is sent to a rotational speed recognition means 1b as the rotational speed data. A reference pulse period dividing circuit 8 arbitrarily changes the dividing ratio by a command from the outside, divides the period of the reference pulse train sent from a reference pulse generation circuit 6, and inputs the divided reference pulse train into a pulse counter circuit 7. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、モータの駆動装置に関する。   The present invention relates to a motor drive device.

振動波モータの駆動装置は、ロータリーエンコーダが出力する振動波モータの回転速度情報をマイクロコンピュータが認識し、目標回転速度と比較して次の回転速度指令を出すフィードバック制御を行うものである。   The vibration wave motor drive device performs feedback control in which the microcomputer recognizes the rotation speed information of the vibration wave motor output from the rotary encoder and outputs the next rotation speed command in comparison with the target rotation speed.

図4は、従来例に係る振動波モータの駆動装置のブロック構成図である。   FIG. 4 is a block diagram of a driving apparatus for a vibration wave motor according to a conventional example.

図4において、マイクロコンピュータ(制御手段)18内部の回転速度指令手段18aから振動波モータの回転速度指令信号が出力され、波形形成回路19において指令速度に応じた周波数λの4相信号波形が形成され、昇圧回路20に出力される。   In FIG. 4, the rotational speed command signal of the vibration wave motor is outputted from the rotational speed command means 18a inside the microcomputer (control means) 18, and a waveform forming circuit 19 forms a four-phase signal waveform having a frequency λ corresponding to the command speed. And output to the booster circuit 20.

図5は、図4における昇圧回路の構成図である。   FIG. 5 is a block diagram of the booster circuit in FIG.

昇圧回路20は、図6に示す4相信号のタイミングで4個のFET11がそれぞれスイッチングして、トランス12a、12bで位相の異なる2相の交流波形に昇圧し、振動波モータの電気−機械変換素子にそれぞれ印加する。   In the booster circuit 20, the four FETs 11 are switched at the timing of the four-phase signal shown in FIG. 6, respectively, and the transformers 12a and 12b boost the two-phase AC waveforms with different phases, and the electro-mechanical conversion of the vibration wave motor is performed. Applied to each element.

図7は、振動波モータの構成図である。   FIG. 7 is a configuration diagram of a vibration wave motor.

図7において、振動波モータ21は、円環状の弾性体13bに電気−機械エネルギー変換素子としての圧電素子13aを接着した振動体13と、この弾性体13に加圧接触する移動体15とを備える。また、モータ中心に配置され、移動体15に連結されたモータ軸16と、振動体13を保持する加圧バネ14とを備える。   In FIG. 7, a vibration wave motor 21 includes a vibrating body 13 in which a piezoelectric element 13a as an electro-mechanical energy conversion element is bonded to an annular elastic body 13b, and a moving body 15 in pressure contact with the elastic body 13. Prepare. A motor shaft 16 disposed at the center of the motor and connected to the moving body 15 and a pressure spring 14 that holds the vibrating body 13 are provided.

圧電素子13aに昇圧回路20からの位相の異なる2相の交流波形を印加することにより、弾性体13に、例えば、曲げ振動の合成により進行波としての駆動波が形成される。そして、この駆動波が形成される弾性体13の駆動面に加圧接触する移動体15が摩擦駆動され、その回転力がモータ軸16に伝達されるようになっている。   By applying two-phase alternating waveforms with different phases from the booster circuit 20 to the piezoelectric element 13a, a driving wave as a traveling wave is formed on the elastic body 13 by, for example, synthesis of bending vibration. The moving body 15 that is in pressure contact with the drive surface of the elastic body 13 where the drive wave is formed is frictionally driven, and the rotational force is transmitted to the motor shaft 16.

また、モータ軸16の後端部にはモータの回転数を検出するためのロータリーエンコーダ22が設けられている。   A rotary encoder 22 for detecting the rotational speed of the motor is provided at the rear end of the motor shaft 16.

ロータリーエンコーダ22からは回転速度情報としてパルス列が出力され、振動波モータ21の回転速度が速いとそのパルス列の周波数は高くなり、回転速度が低いと周波数は低くなる。   The rotary encoder 22 outputs a pulse train as the rotational speed information. When the rotational speed of the vibration wave motor 21 is fast, the frequency of the pulse train is high, and when the rotational speed is low, the frequency is low.

基準パルス発生回路23からは、ロータリーエンコーダ22からのパルス列よりも十分に高い周波数で、エンコーダパルス列に非同期で時間的に周波数が安定な基準パルスが出力される。そして、その基準パルス列とロータリーエンコーダ22からのパルス列はパルスカウンタ回路 24に入力される。   The reference pulse generation circuit 23 outputs a reference pulse having a frequency sufficiently higher than that of the pulse train from the rotary encoder 22 and asynchronous with the encoder pulse train and having a temporally stable frequency. The reference pulse train and the pulse train from the rotary encoder 22 are input to the pulse counter circuit 24.

図8は、図4におけるパルスカウンタ回路の構成図である。   FIG. 8 is a block diagram of the pulse counter circuit in FIG.

図8において、4ビットカウンタ25a、25b、25c、25d、25eを5個直列に接続し、20ビットのカウンタ回路を構成している。このカウンタ回路にロータリーエンコーダ22からの回転速度パルス列と、基準パルス発生回路23からの基準パルス列を入力すると、回転速度パルス列1周期内の基準パルス列のカウント数が20ビットの回転速度データとして出力される。   In FIG. 8, five 4-bit counters 25a, 25b, 25c, 25d, and 25e are connected in series to form a 20-bit counter circuit. When the rotational speed pulse train from the rotary encoder 22 and the reference pulse train from the reference pulse generation circuit 23 are input to this counter circuit, the count number of the reference pulse train within one cycle of the rotational speed pulse train is output as 20-bit rotational speed data. .

図9は、図8のパルスカウンタ回路の各信号のタイミングを示す図である。   FIG. 9 is a diagram showing the timing of each signal in the pulse counter circuit of FIG.

図9において、エンコーダ出力パルス列の一周期ごとに回転速度データが更新されている。例えばt1という周期の基準パルスカウント数をD1とすると、次のエンコーダ出力パルス周期に、D1が回転速度データとしてパルスカウンタ回路から出力される。   In FIG. 9, the rotational speed data is updated for each cycle of the encoder output pulse train. For example, when the reference pulse count number of the period t1 is D1, D1 is output from the pulse counter circuit as rotation speed data in the next encoder output pulse period.

マイクロコンピュータ18内部の回転速度認識手段18bは、現在回転速度と目標回転速度とを比較し、目標値となるような回転数指令を回転速度指令手段18aに伝える。結果として、エンコーダ回転速度データはモータ回転数が低いと大きな値になり、モータ回転数が高いと小さい値になる(特許文献1参照)。
特開平11−178373号公報
The rotational speed recognition means 18b in the microcomputer 18 compares the current rotational speed with the target rotational speed, and transmits a rotational speed command that will be the target value to the rotational speed command means 18a. As a result, the encoder rotational speed data becomes a large value when the motor rotational speed is low, and becomes a small value when the motor rotational speed is high (see Patent Document 1).
JP 11-178373 A

しかしながら、振動波モータは、低速高トルクと高応答性、高位置決め精度という特徴を生かすため、パルス分解能の高いエンコーダからパルス分解能の低いエンコーダまで、使用目的によって幅広く使用される。   However, vibration wave motors are widely used depending on the purpose of use, from encoders with high pulse resolution to encoders with low pulse resolution in order to take advantage of the features of low speed, high torque, high response, and high positioning accuracy.

パルス分解能が高いロータリーエンコーダを使用した場合、パルス分解能の低いロータリーエンコーダと比べて同じ回転数においての速度分解能が悪い。   When a rotary encoder with a high pulse resolution is used, the speed resolution at the same rotational speed is worse than that of a rotary encoder with a low pulse resolution.

また、パルス分解能が高いロータリーエンコーダは、高い回転数において、その周期が基準パルス列の周期に近づくにつれ速度分解能が悪くなっていき、基準パルス列の周期と等しくなった時点で回転速度データが得られなくなってしまう。   Also, rotary encoders with high pulse resolution will have poor speed resolution as their period approaches the period of the reference pulse train at high speeds, and rotation speed data cannot be obtained when the period becomes equal to the period of the reference pulse train. End up.

回転速度が低くなるに従って、パルスカウンタ回路24においての基準パルス列のカウント数が増え、最終的に、図8における20ビットカウンタのオーバーフローを引き起こした時点が、回転速度データが得られる最低速度ということになる。   As the rotation speed decreases, the number of reference pulse trains in the pulse counter circuit 24 increases, and the point at which the overflow of the 20-bit counter in FIG. 8 finally occurs is the minimum speed at which rotation speed data can be obtained. Become.

このように、回転速度データが得られる最低速度と最低速度は、エンコーダのパルス分解能によって大きく異なる。   As described above, the minimum speed and the minimum speed at which the rotation speed data can be obtained vary greatly depending on the pulse resolution of the encoder.

本発明の目的は、回転速度データが得られる最高速度と最低速度が、使用するエンコーダのパルス分解能によって左右されること無く、どのエンコーダを使用しても同じ速度域においては同じ速度分解能を得られるモータの駆動装置を提供することにある。   The object of the present invention is that the maximum speed and the minimum speed at which rotational speed data can be obtained are not affected by the pulse resolution of the encoder used, and the same speed resolution can be obtained in the same speed range regardless of which encoder is used. The object is to provide a motor drive device.

上記目的を達成するために、請求項1記載のモータの駆動装置は、モータの回転速度を回転速度パルス列に変換するロータリーエンコーダと、前記ロータリーエンコーダからの前記回転速度パルス列を入力し、前記回転速度パルス列を回転速度データに変換するパルスカウンタ回路と、前記パルスカウンタ回路からの前記回転速度データと目標回転数とを比較し前記目標回転数との違いを認識する回転速度認識手段と、前記回転速度認識手段からの回転速度認識信号を受けて前記モータの回転数が前記目標回転数になるように回転速度指令信号を出力する回転速度指令手段と、基準パルス発生回路と前記パルスカウンタ回路の間に配置された基準パルス周期分周回路とを備え、前記パルスカウンタ回路は、前記ロータリーエンコーダからの前記回転速度パルス列とその回転速度パルス列よりも十分に一周期が短く、基準パルス発生回路から送られてくる基準パルス列が入力され、回転速度パルスの一周期にカウントされる基準パルスの数を前記回転速度データとして前記回転速度認識手段に送るカウンタを有し、前記基準パルス周期分周回路は、外部からの指令で分周率を任意に変更するとともに、前記基準パルス発生回路から送られる前記基準パルス列の周期を分周して、分周後の前記基準パルス列を前記パルスカウンタ回路に入力することを特徴とする。   In order to achieve the above object, the motor drive device according to claim 1 is a rotary encoder that converts a rotational speed of the motor into a rotational speed pulse train, and the rotational speed pulse train from the rotary encoder is input, and the rotational speed A pulse counter circuit for converting a pulse train into rotational speed data, a rotational speed recognition means for comparing the rotational speed data from the pulse counter circuit with a target rotational speed and recognizing a difference from the target rotational speed, and the rotational speed A rotational speed command means for receiving a rotational speed recognition signal from the recognition means and outputting a rotational speed command signal so that the rotational speed of the motor becomes the target rotational speed, and between a reference pulse generating circuit and the pulse counter circuit A reference pulse period dividing circuit arranged, and the pulse counter circuit is connected to the front from the rotary encoder. The rotation speed pulse train and the rotation speed pulse train are sufficiently shorter than the rotation speed pulse train, the reference pulse train sent from the reference pulse generation circuit is input, and the number of reference pulses counted in one rotation speed pulse cycle is the rotation speed pulse. A counter that sends data to the rotational speed recognition means, and the reference pulse period divider circuit arbitrarily changes the division ratio in response to an external command, and the reference pulse train sent from the reference pulse generator circuit The period is divided, and the divided reference pulse train is input to the pulse counter circuit.

本発明のモータの駆動装置において、パルスカウンタ回路は、ロータリーエンコーダからの回転速度パルス列とその回転速度パルス列よりも十分に一周期が短く、基準パルス発生回路から送られてくる基準パルス列が入力される。また、回転速度パルスの一周期にカウントされる基準パルスの数を回転速度データとして回転速度認識手段に送る。基準パルス周期分周回路は、外部からの指令で分周率を任意に変更するとともに、基準パルス発生回路から送られる基準パルス列の周期を分周して、分周後の基準パルス列をパルスカウンタ回路に入力する。   In the motor drive device of the present invention, the pulse counter circuit has a rotational speed pulse train from the rotary encoder and a reference pulse train sent from the reference pulse generation circuit, which is sufficiently shorter in one cycle than the rotational speed pulse train. . Further, the number of reference pulses counted in one cycle of the rotational speed pulse is sent to the rotational speed recognition means as rotational speed data. The reference pulse cycle divider circuit arbitrarily changes the division ratio in response to an external command, divides the cycle of the reference pulse train sent from the reference pulse generator circuit, and uses the divided reference pulse train as a pulse counter circuit. To enter.

このような構成により、回転速度データが得られる最高速度と最低速度が、使用するエンコーダのパルス分解能によって左右されること無く、どのエンコーダを使用しても同じ速度域においては同じ速度分解能を得られる。   With such a configuration, the maximum speed and the minimum speed at which rotational speed data can be obtained are not affected by the pulse resolution of the encoder used, and the same speed resolution can be obtained in the same speed range regardless of which encoder is used. .

以下、本発明の実施の形態を図面を参照しながら詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、本発明の実施の形態に係る振動波モータの駆動装置のブロック構成図である。   FIG. 1 is a block diagram of a vibration wave motor driving apparatus according to an embodiment of the present invention.

図1において、振動波モータ4を駆動する駆動装置は、マイクロコンピュータ1、波形形成回路2、昇圧回路3、ロータリーエンコーダ5、基準パルス発生回路6、パルスカウンタ回路7、基準パルス周期分周回路8を備える。   In FIG. 1, the driving device for driving the vibration wave motor 4 includes a microcomputer 1, a waveform forming circuit 2, a booster circuit 3, a rotary encoder 5, a reference pulse generating circuit 6, a pulse counter circuit 7, and a reference pulse period dividing circuit 8. Is provided.

また、マイクロコンピュータ1は、回転速度指令手段1a、回転速度認識手段1b、基準パルス列分周指令手段1cを備える。   The microcomputer 1 includes a rotation speed command means 1a, a rotation speed recognition means 1b, and a reference pulse train frequency division command means 1c.

振動波モータ4の回転速度は、ロータリーエンコーダ5に伝えられ、回転速度パルス列としてパルスカウンタ回路7に送られる。一方、基準パルス発生回路6からの基準パルス列は、基準パルス周期分周回路8に送られ、マイクロコンピュータ1の基準パルス列分周指令手段1cからの基準パルス列分周指令信号によって指示された周期分周率で分周する。分周後の基準パルス列は、パルスカウンタ回路7に送られる。   The rotational speed of the vibration wave motor 4 is transmitted to the rotary encoder 5 and sent to the pulse counter circuit 7 as a rotational speed pulse train. On the other hand, the reference pulse train from the reference pulse generating circuit 6 is sent to the reference pulse cycle dividing circuit 8, and the frequency division designated by the reference pulse train dividing command signal from the reference pulse train dividing command means 1c of the microcomputer 1 is performed. Divide by rate. The reference pulse train after frequency division is sent to the pulse counter circuit 7.

図2は、図1における基準パルス周期分周回路の構成図である。   FIG. 2 is a block diagram of the reference pulse period divider circuit in FIG.

図2において、図1における基準パルス発生回路6から基準パルス列が送られる。マイクロコンピュータ1の基準パルス列分周指令手段1cから基準パルス列分周指令信号が送られる。   In FIG. 2, a reference pulse train is sent from the reference pulse generation circuit 6 in FIG. A reference pulse train frequency division command signal is sent from the reference pulse train frequency division command means 1c of the microcomputer 1.

基準パルス列と基準パルス列分周指令信号は、基準パルス分周回路9に送られ、基準パルス列を、基準パルス列分周指令信号で指示された2のn乗の分周率で分周する。分周後の基準パルス列は、4ビットカウンタ10a、10b、10c、10D、10eから構成される20ビットカウンタのCLK端子に入力される。   The reference pulse train and the reference pulse train dividing command signal are sent to the reference pulse dividing circuit 9, and the reference pulse train is divided by the n-th power of 2 instructed by the reference pulse train dividing command signal. The divided reference pulse train is input to the CLK terminal of a 20-bit counter composed of 4-bit counters 10a, 10b, 10c, 10D, and 10e.

そして、CLEAR端子にロータリーエンコーダ5からの回転速度パルス列が入力されることによって、回転速度パルス列一周期ごとに分周後基準パルス列のカウントがされ、回転速度データとして、マイクロコンピュータ1内の回転速度認識手段1bに送られる。   Then, when the rotational speed pulse train from the rotary encoder 5 is input to the CLEAR terminal, the frequency-divided reference pulse train is counted every rotational speed pulse train, and the rotational speed recognition in the microcomputer 1 is performed as the rotational speed data. It is sent to the means 1b.

図3は、図2の基準パルス周期分周回路を使ったパルスカウン時の各信号タイミング図である。   FIG. 3 is a signal timing chart at the time of pulse counting using the reference pulse period divider circuit of FIG.

図3において、あるパルス分解能のロータリーエンコーダAが、ある回転数で出力されるパルス列の一周期分で基準パルス列を前記20ビットカウンタでカウントした時にオーバーフローを起こしたとする。エンコーダAにおいては、その回転数以下での回転速度データは得られないことになる。   In FIG. 3, it is assumed that the rotary encoder A with a certain pulse resolution overflows when the reference pulse train is counted by the 20-bit counter in one cycle of the pulse train output at a certain rotation speed. In the encoder A, rotational speed data below the rotational speed cannot be obtained.

そこで、基準パルス列分周指令手段1cは、パルスカウンタ回路7がオーバーフローを起こしたことを検知すると、基準パルス周期分周回路8へ基準パルス列分周指令信号を送信し、周期分周率を変更して基準パルス列の周期を長くするよう指示を出す。   Therefore, when the reference pulse train frequency dividing command means 1c detects that the pulse counter circuit 7 has overflowed, it transmits a reference pulse train frequency dividing command signal to the reference pulse cycle frequency dividing circuit 8 to change the cycle dividing rate. To increase the period of the reference pulse train.

この指令により、基準パルス列の周期は長くなり、t1というエンコーダAのパルス列一周期における基準パルス数D1を、次のエンコーダパルス周期に回転速度データとしてマイクロコンピュータ1に送ることができる。   By this command, the cycle of the reference pulse train becomes longer, and the reference pulse number D1 in one cycle of the pulse train of the encoder A, t1, can be sent to the microcomputer 1 as rotation speed data in the next encoder pulse cycle.

仮に、この時点でもまだパルスカウンタ回路7がオーバーフローを起こすようであれば、基準パルス列分周指令手段1cは、再び基準パルス周期分周回路8へ基準パルス列分周指令信号を送信する。そして、周期分周率を変更して基準パルス列の周期をさらに長くするよう指示を出す。   If the pulse counter circuit 7 still overflows even at this time, the reference pulse train frequency dividing command means 1c transmits the reference pulse train frequency dividing command signal to the reference pulse cycle frequency dividing circuit 8 again. Then, an instruction is issued to further increase the period of the reference pulse train by changing the period division ratio.

また、反対にパルスカウンタ回路7のカウント結果がオーバーフローする値に比較して十分に小さいようであれば、基準パルス列分周指令手段1cは、基準パルス周期分周回路8へ基準パルス列分周指令信号を送信する。そして、周期分周率を変更して基準パルス列の周期を短くするよう指示を出す。   On the other hand, if the count result of the pulse counter circuit 7 is sufficiently smaller than the overflow value, the reference pulse train frequency dividing command means 1c sends the reference pulse train frequency dividing command signal to the reference pulse cycle frequency dividing circuit 8. Send. Then, an instruction is issued to change the cycle division ratio to shorten the cycle of the reference pulse train.

このように、基準パルス列の周期を基準とする長さからどの程度長くしたのかという情報と、パルスカウンタ回路7からオーバーフローを起こすことなく得ることができたカウント結果を用いれば、エンコーダの分解能に幅広く応じることが可能となる。   As described above, if information on how long the reference pulse train period is from the reference length and the count result obtained without causing an overflow from the pulse counter circuit 7 are used, the resolution of the encoder is wide. It becomes possible to respond.

本発明の実施の形態に係る振動波モータの駆動装置のブロック構成図である。It is a block block diagram of the drive device of the vibration wave motor which concerns on embodiment of this invention. 図1における基準パルス周期分周回路の構成図である。FIG. 2 is a configuration diagram of a reference pulse period divider circuit in FIG. 1. 図2の基準パルス周期分周回路を使ったパルスカウン時の各信号タイミングを示す図である。It is a figure which shows each signal timing at the time of the pulse count using the reference | standard pulse period frequency divider circuit of FIG. 従来例に係る振動波モータの駆動装置のブロック構成図である。It is a block block diagram of the drive device of the vibration wave motor which concerns on a prior art example. 図4における昇圧回路の構成図である。FIG. 5 is a configuration diagram of a booster circuit in FIG. 4. 図4における波形形成回路の4相出力波形図である。FIG. 5 is a four-phase output waveform diagram of the waveform forming circuit in FIG. 4. 振動波モータの構成図である。It is a block diagram of a vibration wave motor. 図4におけるパルスカウンタ回路の構成図である。It is a block diagram of the pulse counter circuit in FIG. 図8のパルスカウンタ回路の各信号のタイミングを示す図である。It is a figure which shows the timing of each signal of the pulse counter circuit of FIG.

符号の説明Explanation of symbols

1 マイクロコンピュータ(制御手段)
1a 回転速度指令手段
1b 回転速度認識手段
1c 基準パルス列分周指令手段
2 波形整形回路
3 昇圧回路
4 振動波モータ
5 ロータリーエンコーダ
6 基準パルス発生回路
7 パルスカウンタ回路
8 基準パルス周期分周回路
10a、10b、10c、10d 4ビットカウンタ
1 Microcomputer (control means)
1a Rotational speed command means 1b Rotational speed recognition means 1c Reference pulse train frequency division command means 2 Waveform shaping circuit 3 Booster circuit 4 Vibration wave motor 5 Rotary encoder 6 Reference pulse generation circuit 7 Pulse counter circuit 8 Reference pulse cycle frequency division circuits 10a and 10b 10c, 10d 4-bit counter

Claims (2)

モータの回転速度を回転速度パルス列に変換するロータリーエンコーダと、
前記ロータリーエンコーダからの前記回転速度パルス列を入力し、前記回転速度パルス列を回転速度データに変換するパルスカウンタ回路と、
前記パルスカウンタ回路からの前記回転速度データと目標回転数とを比較し前記目標回転数との違いを認識する回転速度認識手段と、
前記回転速度認識手段からの回転速度認識信号を受けて前記モータの回転数が前記目標回転数になるように回転速度指令信号を出力する回転速度指令手段と、
基準パルス発生回路と前記パルスカウンタ回路の間に配置された基準パルス周期分周回路と、
を備え、
前記パルスカウンタ回路は、前記ロータリーエンコーダからの前記回転速度パルス列とその回転速度パルス列よりも十分に一周期が短く、基準パルス発生回路から送られてくる基準パルス列が入力され、回転速度パルスの一周期にカウントされる基準パルスの数を前記回転速度データとして前記回転速度認識手段に送るカウンタを有し、
前記基準パルス周期分周回路は、外部からの指令で分周率を任意に変更するとともに、前記基準パルス発生回路から送られる前記基準パルス列の周期を分周して、分周後の前記基準パルス列を前記パルスカウンタ回路に入力することを特徴とするモータの駆動装置。
A rotary encoder that converts the rotational speed of the motor into a rotational speed pulse train;
A pulse counter circuit for inputting the rotational speed pulse train from the rotary encoder and converting the rotational speed pulse train into rotational speed data;
A rotational speed recognition means for comparing the rotational speed data from the pulse counter circuit with a target rotational speed and recognizing a difference from the target rotational speed;
A rotational speed command means for receiving a rotational speed recognition signal from the rotational speed recognition means and outputting a rotational speed command signal so that the rotational speed of the motor becomes the target rotational speed;
A reference pulse period dividing circuit disposed between a reference pulse generating circuit and the pulse counter circuit;
With
The pulse counter circuit is sufficiently shorter in one cycle than the rotation speed pulse train from the rotary encoder and the rotation speed pulse train, and the reference pulse train sent from the reference pulse generation circuit is input, and one cycle of the rotation speed pulse A counter that sends the number of reference pulses counted to the rotational speed recognition means as the rotational speed data;
The reference pulse period divider circuit arbitrarily changes a division ratio in response to an external command, divides the period of the reference pulse string sent from the reference pulse generation circuit, and the divided reference pulse string Is input to the pulse counter circuit.
前記基準パルス周期分周回路に対し、基準パルス列分周指令信号を送り、任意に前記基準パルス列の周期分周率を変更する基準パルス列分周指令手段を備えることを特徴とする請求項1記載のモータの駆動装置。   The reference pulse train frequency dividing command means for sending a reference pulse train frequency dividing command signal to the reference pulse cycle frequency dividing circuit and arbitrarily changing a cycle frequency dividing ratio of the reference pulse train. Motor drive device.
JP2006316112A 2006-11-22 2006-11-22 Drive unit for motor Pending JP2008131805A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006316112A JP2008131805A (en) 2006-11-22 2006-11-22 Drive unit for motor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006316112A JP2008131805A (en) 2006-11-22 2006-11-22 Drive unit for motor

Publications (1)

Publication Number Publication Date
JP2008131805A true JP2008131805A (en) 2008-06-05

Family

ID=39557118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006316112A Pending JP2008131805A (en) 2006-11-22 2006-11-22 Drive unit for motor

Country Status (1)

Country Link
JP (1) JP2008131805A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887652B2 (en) 2016-06-17 2018-02-06 Semiconductor Components Industries, Llc Controlling lead angle using a single motor integrated circuit pin
US10158308B2 (en) 2016-06-17 2018-12-18 Semiconductor Components Industries, Llc Identifying voltage to prevent motor integrated circuit damage
US10243490B2 (en) 2016-06-17 2019-03-26 Semiconductor Components Industries, Llc Controlling multiple facets of duty cycle response using a single motor integrated circuit pin

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887652B2 (en) 2016-06-17 2018-02-06 Semiconductor Components Industries, Llc Controlling lead angle using a single motor integrated circuit pin
US10158308B2 (en) 2016-06-17 2018-12-18 Semiconductor Components Industries, Llc Identifying voltage to prevent motor integrated circuit damage
US10243490B2 (en) 2016-06-17 2019-03-26 Semiconductor Components Industries, Llc Controlling multiple facets of duty cycle response using a single motor integrated circuit pin
US10432118B2 (en) 2016-06-17 2019-10-01 Semiconductor Components Industries, Llc Identifying voltage to prevent motor integrated circuit damage
US10615722B2 (en) 2016-06-17 2020-04-07 Semiconductor Components Industries, Llc Controlling multiple facets of duty cycle response using a single motor integrated circuit pin

Similar Documents

Publication Publication Date Title
TWI517591B (en) Positive/negative sampling and holding circuit
JP4787712B2 (en) PWM signal generation circuit and power supply device including the same
JP4894308B2 (en) Drive device
US4897583A (en) Variable speed variable torque brushless DC motor
CN101267176B (en) Motor drive circuit, motor drive method and disc device using the same
JP2005102479A5 (en)
WO2006129706A1 (en) Motor drive driving circuit
JP2008131805A (en) Drive unit for motor
CN105048902B (en) Micro-stepping low noise driving controller of stepping motor
Bangji et al. Velocity profile algorithm realization on FPGA for stepper motor controller
US7880428B2 (en) Controller for induction motor
CN105141198A (en) Brushless DC motor Hall signal synchronous waveform control circuit and control method
JP5408978B2 (en) Ultrasonic motor speed control device and speed control method
JP2007189823A (en) Method and apparatus of driving-control of piezoelectric actuator, and electronic equipment
JP5153170B2 (en) Ultrasonic motor drive apparatus and method
JP6377297B2 (en) Power converter and control method thereof
JP2013062938A (en) Vibration actuator drive device
JP2005253230A (en) Frequency control circuit and oscillatory type drive device
RU2517423C1 (en) Digital modular for control over synchronous motor
JP6811369B1 (en) Drive device, modulated wave resolver device, and rotation angle detection method
JP2010022120A (en) Method for setting rotational speed of fan by utilizing frequency of resonance circuit
Alaee et al. A new resonant driver for switched reluctance motor
JP2008301563A (en) Ultrasonic motor driving circuit and method of generating drive signal for ultrasonic motor
KR100267710B1 (en) Digital frequency phase control apparatus for driving ultrasonic motor
JP2003332895A (en) Pulse generating circuit, and driving circuit for oscillation actuator using the pulse generating circuit