JP2008130919A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2008130919A
JP2008130919A JP2006315843A JP2006315843A JP2008130919A JP 2008130919 A JP2008130919 A JP 2008130919A JP 2006315843 A JP2006315843 A JP 2006315843A JP 2006315843 A JP2006315843 A JP 2006315843A JP 2008130919 A JP2008130919 A JP 2008130919A
Authority
JP
Japan
Prior art keywords
alignment mark
epitaxial layer
etching
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006315843A
Other languages
Japanese (ja)
Other versions
JP4848937B2 (en
Inventor
Atsushi Kasahara
淳志 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006315843A priority Critical patent/JP4848937B2/en
Publication of JP2008130919A publication Critical patent/JP2008130919A/en
Application granted granted Critical
Publication of JP4848937B2 publication Critical patent/JP4848937B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Weting (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a method of manufacturing a semiconductor devices capable of performing highly accurate mask alignment. <P>SOLUTION: On the substrate surface 10a of a semiconductor substrate 10, a first alignment mark 11 is formed, and an epitaxial layer 12 with a second alignment mark 13 corresponding to its shape formed at the upper part of the first alignment mark 11 is formed on the substrate surface 10a. Successively, the epitaxial layer 12 is etched by using a KOH solution, and thereby the second alignment mark 13 is preferentially etched along a plane (111) of an orientation different from the plane (110) that is the substrate surface 10a. Thus, the boundary between the surface of the epitaxial layer 12 and the second alignment mark 13 can be made definite. Thereby, the position and the shape of the second alignment mark 13 can be precisely recognized by an exposure apparatus, and highly accurate mask alignment can be performed. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、基板上にエピタキシャル層を積層して形成される半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device formed by stacking epitaxial layers on a substrate.

従来、基板上にエピタキシャル層を積層して形成される半導体装置の製造方法として、基板面に位置決めを行うためのアライメントマークを形成し、このアライメントマークを使用して基板にリセス部を設けた後に、基板全面にエピタキシャル層を成長させ、アライメントマークを使用してエピタキシャル層をパターニングする半導体装置の製造方法が知られている。
例えば、特許文献１には、図４に示すように、まず、基板１１１上に、第１のアライメントマーク１１２を形成し、この第１のアライメントマーク１１２を使用して、基板１１１の表面にリセス部１１３を形成する。次に、全面にエピタキシャル層１１４を成長させる。この後、第１のアライメントマーク１１２を用いて第２のアライメントマーク１１５をエピタキシャル層１１４の表面に形成する。そして、この第２のアライメントマーク１１５を用いてマスク合わせをし、ＵＶ露光を行って各素子を形成するための選択的エッチングをすることにより、集積回路を形成する、という製造方法が開示されている。
特開平５−３４３３１９号公報 Conventionally, as a method of manufacturing a semiconductor device formed by laminating an epitaxial layer on a substrate, after forming an alignment mark for positioning on the substrate surface and using this alignment mark to provide a recess portion on the substrate A method of manufacturing a semiconductor device is known in which an epitaxial layer is grown on the entire surface of a substrate and the epitaxial layer is patterned using alignment marks.
For example, in Patent Document 1, as shown in FIG. 4, first, a first alignment mark 112 is first formed on a substrate 111, and a recess is formed on the surface of the substrate 111 using the first alignment mark 112. A portion 113 is formed. Next, an epitaxial layer 114 is grown on the entire surface. Thereafter, a second alignment mark 115 is formed on the surface of the epitaxial layer 114 using the first alignment mark 112. Then, a manufacturing method is disclosed in which an integrated circuit is formed by performing mask etching using the second alignment mark 115 and performing selective etching for forming each element by performing UV exposure. Yes.
JP-A-5-343319

しかし、上述の方法によれば、第１のアライメントマーク１１２は、エピタキシャル層１１４を成長させた際に面方位のズレ等により形状にダレが生じたり、変形したりするため、第１のアライメントマーク１１２が不明瞭になり、第１のアライメントマーク１１２を基に第２のアライメントマーク１１５を形成する際に位置ずれが生じやすい。その結果、精度の高いマスクのアライメントを行うことができないという問題があった。この傾向は、エピタキシャル層が１０μｍ以上の場合に特に顕著となる。   However, according to the above-described method, the first alignment mark 112 is deformed or deformed due to a deviation of the plane orientation when the epitaxial layer 114 is grown. 112 becomes unclear, and a positional shift is likely to occur when the second alignment mark 115 is formed based on the first alignment mark 112. As a result, there is a problem that the mask cannot be aligned with high accuracy. This tendency is particularly remarkable when the epitaxial layer is 10 μm or more.

そこで、本発明は、精度の高いマスクのアライメントを行うことができる半導体装置の製造方法を実現することを目的とする。   SUMMARY An advantage of some aspects of the invention is that it provides a method for manufacturing a semiconductor device capable of highly accurate mask alignment.

この発明は、上記目的を達成するため、請求項１に記載の発明では、基板にエピタキシャル層を積層し、当該エピタキシャル層をパターニングすることにより素子部を形成する半導体装置の製造方法において、前記基板の基板面に第１のアライメントマークを凹形状に形成する工程と、前記第１のアライメントマークの上方に前記第１のアライメントマークの形状に対応した第２のアライメントマークが凹形状に形成されるエピタキシャル層を前記基板面上に形成する工程と、前記基板面の面方位と異なる面方位に沿って優先的または選択的にエッチングを行うエッチング液を用いて前記エピタキシャル層をエッチングすることにより、前記エピタキシャル層の表面と前記第２のアライメントマークとの境界を明確にする工程と、を備えた、という技術的手段を用いる。   In order to achieve the above object, according to the first aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect of the present invention, in the method for manufacturing a semiconductor device, an epitaxial layer is stacked on a substrate and the element portion is formed by patterning the epitaxial layer Forming a first alignment mark in a concave shape on the substrate surface, and forming a second alignment mark corresponding to the shape of the first alignment mark in a concave shape above the first alignment mark. Forming the epitaxial layer on the substrate surface, and etching the epitaxial layer using an etchant that etches preferentially or selectively along a surface orientation different from the surface orientation of the substrate surface, The step of clarifying the boundary between the surface of the epitaxial layer and the second alignment mark, The technical means referred to use.

請求項１に記載の発明によれば、基板にエピタキシャル層を積層し、当該エピタキシャル層をパターニングすることにより素子部を形成する半導体装置の製造方法において、基板の基板面に第１のアライメントマークを凹形状に形成し、第１のアライメントマークの上方に第１のアライメントマークの形状に対応した第２のアライメントマークが凹形状に形成されるエピタキシャル層を基板面上に形成する。
続いて、基板面の面方位と異なる面方位に沿って優先的または選択的にエッチングを行うエッチング液を用いてエピタキシャル層をエッチングすることにより、エピタキシャル層の表面は厚さ方向にほとんどエッチングされないが、第２のアライメントマークは特定の面方位に沿って優先的または選択的にエッチングされるので、エピタキシャル層の表面と第２のアライメントマークとの境界を明確にすることができる。
これにより、第２のアライメントマークの形状が明確となるため、露光装置により第２のアライメントマークの位置及び形状を正確に認識することができ、精度の高いマスクのアライメントを行うことができる。
つまり、精度の高いマスクのアライメントを行うことができる半導体装置の製造方法を実現することができる。
なお、「エピタキシャル層の表面と第２のアライメントマークとの境界を明確にする」とは、露光装置などにより第２のアライメントマークの位置及び形状が認識可能な状態にすることを意味する。 According to the first aspect of the present invention, in the method for manufacturing a semiconductor device in which the epitaxial layer is stacked on the substrate and the element portion is formed by patterning the epitaxial layer, the first alignment mark is formed on the substrate surface of the substrate. An epitaxial layer is formed on the substrate surface, which is formed in a concave shape and on which the second alignment mark corresponding to the shape of the first alignment mark is formed in a concave shape above the first alignment mark.
Subsequently, the surface of the epitaxial layer is hardly etched in the thickness direction by etching the epitaxial layer using an etchant that performs etching preferentially or selectively along a plane orientation different from the plane orientation of the substrate surface. Since the second alignment mark is preferentially or selectively etched along a specific plane orientation, the boundary between the surface of the epitaxial layer and the second alignment mark can be clarified.
Thereby, since the shape of the second alignment mark becomes clear, the position and shape of the second alignment mark can be accurately recognized by the exposure apparatus, and the mask can be aligned with high accuracy.
That is, it is possible to realize a method for manufacturing a semiconductor device that can perform highly accurate mask alignment.
“Clarifying the boundary between the surface of the epitaxial layer and the second alignment mark” means that the position and shape of the second alignment mark can be recognized by an exposure apparatus or the like.

請求項２に記載の発明では、請求項１に記載の半導体装置の製造方法において、前記エッチング液は、ＫＯＨ溶液である、という技術的手段を用いる。   According to a second aspect of the present invention, in the method for manufacturing a semiconductor device according to the first aspect, the technical means that the etching solution is a KOH solution is used.

請求項２に記載の発明によれば、エッチング液として、ＫＯＨ溶液を用いることができる。ＫＯＨ溶液は、例えば、[１１１]方向のエッチング速度が、[１１０]方向のエッチング速度に比べて極めて早いため、エピタキシャル層の表面と第２のアライメントマークとの境界をより明確にすることができるので、エッチング液として好適に用いることができる。   According to invention of Claim 2, a KOH solution can be used as an etching liquid. In the KOH solution, for example, since the etching rate in the [111] direction is extremely higher than the etching rate in the [110] direction, the boundary between the surface of the epitaxial layer and the second alignment mark can be made clearer. Therefore, it can be suitably used as an etching solution.

請求項３に記載の発明では、請求項１に記載の半導体装置の製造方法において、前記エッチング液は、有機系アルカリ溶液である、という技術的手段を用いる。   According to a third aspect of the present invention, in the method for manufacturing a semiconductor device according to the first aspect, a technical means that the etching solution is an organic alkaline solution is used.

請求項３に記載の発明のように、エッチング液として、例えば、エチレンジアミンピロカテコール（ＥＤＰ）のような有機系アルカリ溶液を好適に用いることができる。   As in the third aspect of the invention, an organic alkaline solution such as ethylenediamine pyrocatechol (EDP) can be suitably used as the etching solution.

請求項４に記載の発明では、請求項１ないし請求項３のいずれか１つに記載の半導体装置の製造方法において、前記基板は、前記基板面が（１１０）面であるシリコン基板である、という技術的手段を用いる。   According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to third aspects, the substrate is a silicon substrate whose substrate surface is a (110) surface. The technical means is used.

請求項４に記載の発明によれば、基板として、基板面が（１１０）面であるシリコン基板を用いることができる。
特に、ＫＯＨ溶液でエッチングを行うと、（１１１）面のエッチング速度が速いため、第２のアライメントマークとエピタキシャル層の表面である（１１０）面との境界をより一層明確にすることができる。 According to the fourth aspect of the present invention, a silicon substrate having a (110) plane as the substrate can be used as the substrate.
In particular, when etching is performed with a KOH solution, the etching speed of the (111) plane is high, and therefore the boundary between the second alignment mark and the (110) plane that is the surface of the epitaxial layer can be further clarified.

請求項５に記載の発明では、請求項１ないし請求項４のいずれか１つに記載の半導体装置の製造方法において、前記基板面の面方位と異なる面方位に沿って優先的または選択的にエッチングを行うエッチング液を用いて前記エピタキシャル層をエッチングする前に、前記エピタキシャル層の表面であって、前記第２のアライメントマークが形成されていない領域にエッチングを行わない領域を設ける工程を備えた、という技術的手段を用いる。   According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to fourth aspects, the preferentially or selectively along a surface orientation different from the surface orientation of the substrate surface. Before etching the epitaxial layer using an etching solution for etching, a step of providing a region on the surface of the epitaxial layer where etching is not performed on a region where the second alignment mark is not formed is provided. The technical means is used.

請求項５に記載の発明によれば、基板面の面方位と異なる面方位に沿って優先的または選択的にエッチングを行うエッチング液を用いてエピタキシャル層をエッチングする前に、エピタキシャル層の表面であって、アライメントマークを形成しない領域にエッチングを行わない領域を設ける工程を備えているため、例えば、エピタキシャル層の表面に微小な凸部が存在した場合でも、その領域にエッチングを行わないようにすることができるので、凸部を起点として特定方向に沿って優先的にエッチングが進行してエピタキシャル層の表面にデバイス特性に影響を与えるような形状不良が発生するおそれがない。   According to the fifth aspect of the present invention, the surface of the epitaxial layer is etched before the epitaxial layer is etched using the etchant that performs etching preferentially or selectively along a plane orientation different from the plane orientation of the substrate surface. Since there is a step of providing a region where etching is not performed in a region where the alignment mark is not formed, for example, even when a minute convex portion exists on the surface of the epitaxial layer, the region is not etched. Therefore, there is no possibility that the etching progresses preferentially along the specific direction starting from the convex portion and the shape defect that affects the device characteristics on the surface of the epitaxial layer does not occur.

請求項６に記載の発明では、請求項５に記載の半導体装置の製造方法において、前記第２のアライメントマークが形成されていない領域にエッチングを行わない領域を設ける工程は、前記第２のアライメントマークが形成されていない領域にフォトレジストが形成された領域を設ける工程である、という技術的手段を用いる。   According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to the fifth aspect, the step of providing a region where etching is not performed in a region where the second alignment mark is not formed includes the second alignment. A technical means is used in which a region where a photoresist is formed is provided in a region where no mark is formed.

特に、請求項６に記載の発明のように、第２のアライメントマークが形成されていない領域にエッチングを行わない領域を設ける工程は、フォトレジストによりエピタキシャル層の表面を被覆してエッチングを行わない領域を設けることにより、容易かつ効果的に実施することができる。   In particular, as in the sixth aspect of the invention, the step of providing a region where etching is not performed in a region where the second alignment mark is not formed does not perform etching by covering the surface of the epitaxial layer with a photoresist. By providing the region, it can be carried out easily and effectively.

この発明に係る半導体装置の製造方法について、図を参照して説明する。
図１は、アライメントマークの形成工程を示す断面説明図である。図２は、エッチング工程を示す部分拡大断面説明図である。図３は、本実施形態の変更例を示す断面説明図である。
なお、いずれの図においても、説明のために一部を拡大して誇張して示している。 A method of manufacturing a semiconductor device according to the present invention will be described with reference to the drawings.
FIG. 1 is an explanatory cross-sectional view showing the alignment mark forming step. FIG. 2 is a partially enlarged cross-sectional explanatory view showing an etching process. FIG. 3 is an explanatory cross-sectional view showing a modified example of the present embodiment.
In each figure, a part is enlarged and exaggerated for explanation.

まず、基板面１０ａが（１１０）面となるように形成されているＰ型の半導体基板１０を用意する。次に、図１（Ａ）に示すように、フォトリソグラフィ及びエッチング工程により、基板面１０ａに凹形状の第１アライメントマーク１１を形成する。本実施形態では、第１アライメントマーク１１は、複数の溝状に形成されている。ここで、第１アライメントマーク１１と基板面１０ａとの境界部において、エッジ部１１ａを明確に認識することができる。   First, a P-type semiconductor substrate 10 formed so that the substrate surface 10a is a (110) surface is prepared. Next, as shown in FIG. 1A, a concave first alignment mark 11 is formed on the substrate surface 10a by photolithography and etching processes. In the present embodiment, the first alignment mark 11 is formed in a plurality of groove shapes. Here, the edge portion 11a can be clearly recognized at the boundary portion between the first alignment mark 11 and the substrate surface 10a.

続いて、図１（Ｂ）に示すように、半導体基板１０の基板面１０ａに、気相エピタキシャル法などによりエピタキシャル層１２を半導体基板１０の厚さ方向に成長させる。
エピタキシャル層１２は、第１アライメントマーク１１の内部にも形成されるため、第１アライメントマーク１１の上方には、第１アライメントマーク１１の形状に対応した第２アライメントマーク１３が形成される。ここで、第１アライメントマーク１１の内壁部１１ｂにおける面方位のずれなどによりエピタキシャル層１２の成長速度が一定ではないため、第２アライメントマーク１３では、第１アライメントマーク１１の形状が正確には再現されない。特に、エッジ部１１ａが丸まった状態となる。 Subsequently, as shown in FIG. 1B, an epitaxial layer 12 is grown in the thickness direction of the semiconductor substrate 10 on the substrate surface 10a of the semiconductor substrate 10 by a vapor phase epitaxial method or the like.
Since the epitaxial layer 12 is also formed inside the first alignment mark 11, a second alignment mark 13 corresponding to the shape of the first alignment mark 11 is formed above the first alignment mark 11. Here, since the growth rate of the epitaxial layer 12 is not constant due to a deviation in the plane orientation of the inner wall portion 11 b of the first alignment mark 11, the shape of the first alignment mark 11 is accurately reproduced in the second alignment mark 13. Not. In particular, the edge portion 11a is in a rounded state.

続いて、エピタキシャル層１２の成長方向と異なる特定の面方位に対して、エッチングを優先的または選択的に行うことができるエッチング液を用いて、エピタキシャル層１２のエッチングを行う。本実施形態では、エッチング液として、ＫＯＨ溶液を用いる。ＫＯＨ溶液は、エピタキシャル層１２の[１１１]方向のエッチング速度が早いという性質を有している。例えば、濃度３０〜４０ｗｔ％のＫＯＨ溶液を用い、６０〜１２０℃にて保持することにより、エッチング速度は１５μｍ毎分となり、[１１０]方向のエッチング速度の約１００倍となる。   Subsequently, the epitaxial layer 12 is etched using an etchant that can perform etching preferentially or selectively with respect to a specific plane orientation different from the growth direction of the epitaxial layer 12. In this embodiment, a KOH solution is used as the etching solution. The KOH solution has a property that the etching rate of the epitaxial layer 12 in the [111] direction is high. For example, by using a KOH solution having a concentration of 30 to 40 wt% and holding at 60 to 120 ° C., the etching rate becomes 15 μm per minute, which is about 100 times the etching rate in the [110] direction.

ＫＯＨ溶液によるエピタキシャル層１２のエッチング状況を図２に示す。図２（Ａ）に示すように、エッチング前には、第２アライメントマーク１３の内壁部１３ｂは滑らかな凸形状を成しており、第２アライメントマーク１３とエピタキシャル層１２の表面との境界が不明確な状態である。つまり、第１アライメントマーク１１のエッジ部１１ａのような明確な角部が認められない。
エッチングは、図２（Ｂ）に示すように、エピタキシャル層１２の[１１０]方向よりも[１１１]方向に優先的に進行するため、エッチングの進行につれて、図２（Ｃ）に示すように、第２アライメントマーク１３の内壁部１３ｂは、エッチング前よりも平坦な面となる。この平坦な面は、（１１１）面または（１１１）面と面方位が近い面となる。
これにより、図１（Ｃ）及び図２（Ｃ）に示すように、第２アライメントマーク１３とエピタキシャル層１２の表面との境界が明確になり、エッジ部１３ａが形成される。 The etching situation of the epitaxial layer 12 by the KOH solution is shown in FIG. As shown in FIG. 2A, before the etching, the inner wall portion 13b of the second alignment mark 13 has a smooth convex shape, and the boundary between the second alignment mark 13 and the surface of the epitaxial layer 12 is It is an unclear state. That is, a clear corner like the edge 11a of the first alignment mark 11 is not recognized.
The etching proceeds preferentially in the [111] direction rather than the [110] direction of the epitaxial layer 12 as shown in FIG. 2B, so as shown in FIG. The inner wall portion 13b of the second alignment mark 13 is a flatter surface than before the etching. This flat surface is a (111) plane or a plane having a plane orientation close to that of the (111) plane.
Thereby, as shown in FIG. 1C and FIG. 2C, the boundary between the second alignment mark 13 and the surface of the epitaxial layer 12 becomes clear, and the edge portion 13a is formed.

そして、この第２アライメントマーク１３を露光装置により認識して、エピタキシャル層１２にフォトダイオードや高電子移動度トランジスタ（ＨＥＭＴ）等の素子のパターン形成を行うためのマスク合わせをする。続いて、フォトリソグラフィ及びエッチング工程により、エピタキシャル層１２のパターニングを行い、所望の半導体装置を形成する。
ここで、第２アライメントマーク１３とエピタキシャル層１２との境界が、エッジ部１３ａとして形成されているため、露光装置により第２アライメントマーク１３の位置及び形状を正確に認識することができるので、精度の高いマスクのアライメントを行うことができる。 Then, the second alignment mark 13 is recognized by the exposure apparatus, and mask alignment is performed on the epitaxial layer 12 to form a pattern of an element such as a photodiode or a high electron mobility transistor (HEMT). Subsequently, the epitaxial layer 12 is patterned by a photolithography and etching process to form a desired semiconductor device.
Here, since the boundary between the second alignment mark 13 and the epitaxial layer 12 is formed as the edge portion 13a, the position and shape of the second alignment mark 13 can be accurately recognized by the exposure apparatus. High mask alignment can be performed.

（変更例）
本実施形態では、基板面１０ａが（１１０）面となるように形成されているＰ型の半導体基板１０を用いたが、これに限定されるものではない。例えば、Ｓｉ−Ｇｅにより形成されている基板を用いることができる。
また、基板面の面方位が、エッチング液により優先的または選択的にエッチングされる面方位と異なっていればよいため、例えば、基板面が（１００）面となるように形成されている半導体基板を用いることもできる。 (Example of change)
In the present embodiment, the P-type semiconductor substrate 10 formed so that the substrate surface 10a is the (110) plane is used, but the present invention is not limited to this. For example, a substrate formed of Si—Ge can be used.
In addition, since the surface orientation of the substrate surface only needs to be different from the surface orientation preferentially or selectively etched by the etching solution, for example, a semiconductor substrate formed so that the substrate surface is a (100) surface Can also be used.

本実施形態では、エッチング液としてＫＯＨ溶液を用いたが、エッチング液により優先的または選択的にエッチングされる面方位が基板面の面方位と異なっていれば、これに限定されるものではない。例えば、無機系のアルカリ溶液として、ＮａＯＨ、ＣｓＯＨ、ＮＨ４ＯＨなどを用いることができる。また、有機系のアルカリ溶液として、エチレンジアミンピロカテコール（ＥＤＰ）、水酸化テトラメチルアンモニウム（ＴＭＡＨ）、ヒドラジン、コリンなどを用いることができる。 In the present embodiment, a KOH solution is used as an etchant. However, the present invention is not limited to this as long as the plane orientation preferentially or selectively etched by the etchant is different from the plane orientation of the substrate surface. For example, NaOH, CsOH, NH 4 OH, or the like can be used as the inorganic alkaline solution. As the organic alkaline solution, ethylenediamine pyrocatechol (EDP), tetramethylammonium hydroxide (TMAH), hydrazine, choline, or the like can be used.

［最良の形態の効果］
半導体基板１０にエピタキシャル層１２を積層し、当該エピタキシャル層１２をパターニングすることにより素子部を形成する半導体装置１の製造方法において、半導体基板１０の基板面１０ａに第１アライメントマーク１１を形成し、第１アライメントマーク１１の上方に第１アライメントマーク１１の形状に対応した第２アライメントマーク１３が形成されるエピタキシャル層１２を基板面１０ａ上に形成する。
続いて、基板面１０ａである（１１０）面と異なる方位の（１１１）面に沿って優先的にエッチングを行うＫＯＨ溶液を用いてエピタキシャル層１２をエッチングすることにより、エピタキシャル層１２の表面は厚さ方向にほとんどエッチングされないが、第２アライメントマーク１３は（１１１）面に沿って優先的にエッチングされるので、エピタキシャル層１２の表面と第２アライメントマーク１３との境界を明確にすることができる。
これにより、第２アライメントマーク１３の形状が明確となるため、露光装置により第２アライメントマーク１３の位置及び形状を正確に認識することができ、精度の高いマスクのアライメントを行うことができる。
つまり、精度の高いマスクのアライメントを行うことができる半導体装置１の製造方法を実現することができる。 [Effect of the best form]
In the manufacturing method of the semiconductor device 1 in which the epitaxial layer 12 is stacked on the semiconductor substrate 10 and the element portion is formed by patterning the epitaxial layer 12, the first alignment mark 11 is formed on the substrate surface 10a of the semiconductor substrate 10, An epitaxial layer 12 on which the second alignment mark 13 corresponding to the shape of the first alignment mark 11 is formed is formed on the substrate surface 10 a above the first alignment mark 11.
Subsequently, the surface of the epitaxial layer 12 is thickened by etching the epitaxial layer 12 using a KOH solution that performs etching preferentially along the (111) plane having a different orientation from the (110) plane that is the substrate surface 10a. Although the second alignment mark 13 is preferentially etched along the (111) plane, the boundary between the surface of the epitaxial layer 12 and the second alignment mark 13 can be clarified. .
Thereby, since the shape of the second alignment mark 13 becomes clear, the position and shape of the second alignment mark 13 can be accurately recognized by the exposure apparatus, and the mask can be aligned with high accuracy.
That is, it is possible to realize a method for manufacturing the semiconductor device 1 that can perform highly accurate mask alignment.

[その他の実施形態]
エピタキシャル層１２の表面であって第２アライメントマーク１３を形成しない領域、例えばデバイス領域などをエッチングしない構成を採用することもできる。
例えば、図４に示すように、エピタキシャル層１２の表面に微小な凸部１２ａが存在した場合、そのままＫＯＨ溶液によりエッチングを行うと、この凸部１２ａを起点として[１１１]方向に沿って優先的にエッチングが進行して、エピタキシャル層１２の表面にデバイス特性に影響を与えるような形状不良が発生するおそれがある。
そこで、エピタキシャル層１２の表面で、第２アライメントマーク１３を形成しない領域に、フォトレジスト１４を形成した後に、エッチングを行うことができる。ここで、フォトレジスト１４は、エッジ部１３ａが形成されていない状態（図２（ｂ））の第２アライメントマーク１３を基準として、予め見積もったアライメントのずれ量以上に第２アライメントマーク１３から離して形成する。
これにより、エピタキシャル層１２の表面に微小な凸部１２ａが存在した場合でも、デバイス特性に影響を与えるような形状不良が発生するおそれをなくすことができる。
エピタキシャル層１２の表面であって第２アライメントマーク１３を形成しない領域をエッチングしないためには、エッチングしない領域を被覆していればよく、フォトレジスト１４以外に、例えば、めっきなどを施してもよい。 [Other embodiments]
It is also possible to adopt a configuration in which a region on the surface of the epitaxial layer 12 where the second alignment mark 13 is not formed, for example, a device region or the like is not etched.
For example, as shown in FIG. 4, when a minute convex portion 12 a exists on the surface of the epitaxial layer 12, if etching is performed with a KOH solution as it is, the convex portion 12 a starts as a starting point along the [111] direction. As the etching progresses, the surface of the epitaxial layer 12 may have a shape defect that affects the device characteristics.
Therefore, etching can be performed after forming the photoresist 14 in a region where the second alignment mark 13 is not formed on the surface of the epitaxial layer 12. Here, the photoresist 14 is separated from the second alignment mark 13 by more than a previously estimated amount of misalignment with reference to the second alignment mark 13 in a state where the edge portion 13a is not formed (FIG. 2B). Form.
Thereby, even when the minute convex part 12a exists in the surface of the epitaxial layer 12, the possibility that the shape defect which affects a device characteristic may generate | occur | produce can be eliminated.
In order not to etch the region on the surface of the epitaxial layer 12 where the second alignment mark 13 is not formed, it is only necessary to cover the region that is not etched. For example, plating may be performed in addition to the photoresist 14. .

アライメントマークの形成工程を示す断面説明図である。It is sectional explanatory drawing which shows the formation process of an alignment mark. エッチング工程を示す部分拡大断面説明図である。It is a partial expanded section explanatory view showing an etching process. 本実施形態の変更例を示す断面説明図である。It is sectional explanatory drawing which shows the example of a change of this embodiment. 従来の半導体装置の製造工程を示す断面説明図である。It is sectional explanatory drawing which shows the manufacturing process of the conventional semiconductor device.

符号の説明Explanation of symbols

１０ 半導体基板
１０ａ 基板面
１１ 第１アライメントマーク
１２ エピタキシャル層
１３ 第２アライメントマーク
１４ フォトレジスト DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 10a Substrate surface 11 1st alignment mark 12 Epitaxial layer 13 2nd alignment mark 14 Photoresist

Claims (6)

基板にエピタキシャル層を積層し、当該エピタキシャル層をパターニングすることにより素子部を形成する半導体装置の製造方法において、
前記基板の基板面に第１のアライメントマークを凹形状に形成する工程と、
前記第１のアライメントマークの上方に前記第１のアライメントマークの形状に対応した第２のアライメントマークが凹形状に形成されるエピタキシャル層を前記基板面上に形成する工程と、
前記基板面の面方位と異なる面方位に沿って優先的または選択的にエッチングを行うエッチング液を用いて前記エピタキシャル層をエッチングすることにより、前記エピタキシャル層の表面と前記第２のアライメントマークとの境界を明確にする工程と、を備えたことを特徴とする半導体装置の製造方法。 In a manufacturing method of a semiconductor device in which an epitaxial layer is stacked on a substrate and an element portion is formed by patterning the epitaxial layer.
Forming a first alignment mark in a concave shape on the substrate surface of the substrate;
Forming an epitaxial layer on the substrate surface in which a second alignment mark corresponding to the shape of the first alignment mark is formed in a concave shape above the first alignment mark;
Etching the epitaxial layer using an etchant that preferentially or selectively etches along a plane orientation different from the plane orientation of the substrate surface, so that the surface of the epitaxial layer and the second alignment mark are And a step of clarifying the boundary. A method of manufacturing a semiconductor device, comprising: 前記エッチング液は、ＫＯＨ溶液であることを特徴とする請求項１に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the etching solution is a KOH solution. 前記エッチング液は、有機系アルカリ溶液であることを特徴とする請求項１に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the etching solution is an organic alkaline solution. 前記基板は、前記基板面が（１１０）面であるシリコン基板であることを特徴とする請求項１ないし請求項３のいずれか１つに記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 1, wherein the substrate is a silicon substrate whose substrate surface is a (110) surface. 5. 前記基板面の面方位と異なる面方位に沿って優先的または選択的にエッチングを行うエッチング液を用いて前記エピタキシャル層をエッチングする前に、前記エピタキシャル層の表面であって、前記第２のアライメントマークが形成されていない領域にエッチングを行わない領域を設ける工程を備えたことを特徴とする請求項１ないし請求項４のいずれか１つに記載の半導体装置の製造方法。   Before etching the epitaxial layer with an etchant that preferentially or selectively etches along a plane orientation different from the plane orientation of the substrate surface, the surface of the epitaxial layer, the second alignment 5. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of providing a region where etching is not performed in a region where no mark is formed. 前記第２のアライメントマークが形成されていない領域にエッチングを行わない領域を設ける工程は、前記第２のアライメントマークが形成されていない領域にフォトレジストが形成された領域を設ける工程であることを特徴とする請求項５に記載の半導体装置の製造方法。   The step of providing a region where etching is not performed in the region where the second alignment mark is not formed is a step of providing a region where a photoresist is formed in a region where the second alignment mark is not formed. The method of manufacturing a semiconductor device according to claim 5, wherein:
JP2006315843A 2006-11-22 2006-11-22 Manufacturing method of semiconductor device Expired - Fee Related JP4848937B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006315843A JP4848937B2 (en) 2006-11-22 2006-11-22 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006315843A JP4848937B2 (en) 2006-11-22 2006-11-22 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2008130919A true JP2008130919A (en) 2008-06-05
JP4848937B2 JP4848937B2 (en) 2011-12-28

Family

ID=39556432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006315843A Expired - Fee Related JP4848937B2 (en) 2006-11-22 2006-11-22 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4848937B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280383A (en) * 2010-06-14 2011-12-14 富士电机株式会社 Method of manufacturing super-junction semiconductor device
JP2012089736A (en) * 2010-10-21 2012-05-10 Fuji Electric Co Ltd Method of manufacturing semiconductor device
US8435865B2 (en) 2010-05-20 2013-05-07 Fuji Electric Co., Ltd. Method of manufacturing super-junction semiconductor device
US9252106B2 (en) 2013-08-09 2016-02-02 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR20160064094A (en) 2013-09-30 2016-06-07 소니 주식회사 Semiconductor device, producti0n method, and electronic apparatus
CN109786227A (en) * 2019-01-22 2019-05-21 上海华虹宏力半导体制造有限公司 Improve the method for photo-etching mark on epitaxial layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021901A (en) * 1988-06-09 1990-01-08 Fujitsu Ltd Formation of alignment mark
JPH0265118A (en) * 1988-08-30 1990-03-05 Oki Electric Ind Co Ltd Production of semiconductor element
JP2005019898A (en) * 2003-06-27 2005-01-20 Denso Corp Semiconductor substrate and its manufacturing method
JP2005317905A (en) * 2004-03-31 2005-11-10 Denso Corp Method for manufacturing semiconductor substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021901A (en) * 1988-06-09 1990-01-08 Fujitsu Ltd Formation of alignment mark
JPH0265118A (en) * 1988-08-30 1990-03-05 Oki Electric Ind Co Ltd Production of semiconductor element
JP2005019898A (en) * 2003-06-27 2005-01-20 Denso Corp Semiconductor substrate and its manufacturing method
JP2005317905A (en) * 2004-03-31 2005-11-10 Denso Corp Method for manufacturing semiconductor substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8435865B2 (en) 2010-05-20 2013-05-07 Fuji Electric Co., Ltd. Method of manufacturing super-junction semiconductor device
CN102280383A (en) * 2010-06-14 2011-12-14 富士电机株式会社 Method of manufacturing super-junction semiconductor device
JP2012004173A (en) * 2010-06-14 2012-01-05 Fuji Electric Co Ltd Method of manufacturing superjunction semiconductor device
US8399340B2 (en) 2010-06-14 2013-03-19 Fuji Electric Co., Ltd. Method of manufacturing super-junction semiconductor device
JP2012089736A (en) * 2010-10-21 2012-05-10 Fuji Electric Co Ltd Method of manufacturing semiconductor device
US9252106B2 (en) 2013-08-09 2016-02-02 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR20160064094A (en) 2013-09-30 2016-06-07 소니 주식회사 Semiconductor device, producti0n method, and electronic apparatus
CN109786227A (en) * 2019-01-22 2019-05-21 上海华虹宏力半导体制造有限公司 Improve the method for photo-etching mark on epitaxial layer

Also Published As

Publication number Publication date
JP4848937B2 (en) 2011-12-28

Similar Documents

Publication Publication Date Title
JP4848937B2 (en) Manufacturing method of semiconductor device
KR100290852B1 (en) method for etching
US7361453B2 (en) Method for creating a pattern in a material and semiconductor structure processed therewith
CN103247574A (en) Cut-mask patterning process for fin-like field effect transistor (Finfet) device
US9087875B2 (en) Pattern formation method for manufacturing semiconductor device using phase-separating self-assembling material
TW201019371A (en) Method for forming micro-pattern in semiconductor device
JP2009231595A (en) Method of manufacturing semiconductor device
CN105470137A (en) Fin etching method
JP2007281157A (en) Manufacturing method for semiconductor device
KR100620663B1 (en) Method for manufacturing semiconductor device
US20090061635A1 (en) Method for forming micro-patterns
JP2007184390A (en) Method of etching semiconductor substrate
US7939451B2 (en) Method for fabricating a pattern
JP2007142795A (en) Method of manufacturing piezoelectric vibration chip, and method of forming alignment marker
JPH05343319A (en) Manufacture of semiconductor device
CN107658290B (en) Method for forming photoetching alignment mark
JP2012009576A (en) Semiconductor device manufacturing method
CN105097763A (en) Semiconductor structure and manufacturing method thereof
JP2005026660A (en) Method for forming alignment mark of semiconductor element
US20180068872A1 (en) Carrier Substrate For Semiconductor Structures Suitable For A Transfer By Transfer Print And Manufacturing Of The Semiconductor Structures On The Carrier Substrate
US20090233413A1 (en) Method for fabricating semiconductor device
JP2012064713A (en) Manufacturing method for semiconductor device
CN104211010A (en) Etching method
JP2005217365A (en) Semiconductor device and its manufacturing method
US11211258B2 (en) Method of addressing dissimilar etch rates

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080608

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111003

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees