JP2008111904A - Method for forming electrode pattern and electrode pattern - Google Patents

Method for forming electrode pattern and electrode pattern Download PDF

Info

Publication number
JP2008111904A
JP2008111904A JP2006293642A JP2006293642A JP2008111904A JP 2008111904 A JP2008111904 A JP 2008111904A JP 2006293642 A JP2006293642 A JP 2006293642A JP 2006293642 A JP2006293642 A JP 2006293642A JP 2008111904 A JP2008111904 A JP 2008111904A
Authority
JP
Japan
Prior art keywords
pattern
electrode
electrode pattern
patterns
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006293642A
Other languages
Japanese (ja)
Inventor
Shigeru Moriya
茂 守屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006293642A priority Critical patent/JP2008111904A/en
Publication of JP2008111904A publication Critical patent/JP2008111904A/en
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for forming an electrode pattern by which the electrode pattern having a gap of 20 nm or less can be formed with high dimension controllability and the electric resistance of the electrode pattern itself can be controlled, and to provide the electrode pattern. <P>SOLUTION: The method for forming the electrode pattern includes steps of: forming a mask pattern on a substrate by transferring a design pattern 10 having a pair of patterns 11, 11' having corners 11a, 11a' disposed with the vertexes A, A' opposing to each other by exposure using light or a charged particle beam; and forming an electrode pattern having a gap on the substrate by transferring the mask pattern. The electrode pattern obtained by the method is provided. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、電極パターンの形成方法および電極パターンに関し、特には20nm以下のギャップ(ナノギャップ)を有する電極パターンの形成方法および電極パターンに関する。   The present invention relates to an electrode pattern forming method and an electrode pattern, and more particularly to an electrode pattern forming method and an electrode pattern having a gap (nano gap) of 20 nm or less.

今まで、トップダウン式に微細化が進められてきた半導体産業であるが、微細化の終焉が見え初めてきており、分子一つ一つにトランジスタや配線の役割を持たせることでシリコン系半導体技術の微細化の壁を一気に打ち破れる可能性を有する分子素子を用いた分子エレクトロニクス技術が注目され始めている(例えば、非特許文献1参照)。   Up to now, the semiconductor industry has been miniaturized in a top-down manner, but the end of the miniaturization has begun to be seen, and silicon-based semiconductors are provided by having each molecule function as a transistor or wiring. Attention has been focused on molecular electronics technology that uses molecular elements that can break down the barriers to miniaturization of technology (for example, see Non-Patent Document 1).

しかしながら、分子エレクトロニクスは、ボトムアップ式の技術であり、トランジスタや配線の役割を示す分子素子が見出されたとしても、膨大な数の分子素子を実装した基板を如何にして実現するかという課題は、まだ解決されておらず、分子素子の特性が評価できる環境を整備することから始める必要がある。   However, molecular electronics is a bottom-up technology, and even if molecular devices that show the role of transistors and wiring are found, the issue of how to realize a substrate on which a huge number of molecular devices are mounted Has not been solved yet, and it is necessary to start by preparing an environment in which the characteristics of molecular devices can be evaluated.

この環境整備において重要な役割を果たすのが、20nm以下のギャップ(ナノギャップ)有する電極パターン(以下、ナノギャップ電極とする)の作成である。ナノギャップ電極を形成する方法としては、以下に示す様々な方法が報告されている。   An important role in this environmental maintenance is the creation of an electrode pattern (hereinafter referred to as a nanogap electrode) having a gap (nanogap) of 20 nm or less. As a method for forming the nanogap electrode, various methods shown below have been reported.

例えば、集束イオンビームの照射により加工した金属マスクを用いて下層の電極層のエッチングを行うことで、ナノギャップ電極を作成する方法(例えば、特許文献1、非特許文献2参照)や、予め形成しておいたパターンに対して、金属を斜め蒸着して5nm以下のナノギャップを有する電極の形成方法(例えば、特許文献2参照)が開示されている。   For example, a method of creating a nanogap electrode by etching a lower electrode layer using a metal mask processed by irradiation of a focused ion beam (see, for example, Patent Document 1 and Non-Patent Document 2) A method of forming an electrode having a nanogap of 5 nm or less by obliquely vapor-depositing a metal with respect to a previously formed pattern (see, for example, Patent Document 2) is disclosed.

また、基板上に広めの間隙を有する一対の電極を対向する位置に形成した後、上記間隙を20nm以下に狭めるために、上記一対の電極にめっきを施す方法(例えば、特許文献3参照)や、上記一対の電極に金属を蒸着する方法(例えば、非特許文献3参照)も報告されている。   Further, after forming a pair of electrodes having a wide gap on the substrate at opposing positions, in order to narrow the gap to 20 nm or less, a method of plating the pair of electrodes (see, for example, Patent Document 3) A method for depositing metal on the pair of electrodes (for example, see Non-Patent Document 3) has also been reported.

さらに、上記特許文献2には、従来技術として、予め電子ビームなどの露光手段を用いて金属の細線と電極を形成しておき、この細線に電流を流して局所的に電界破断してナノギャップを得る方法や、電子ビーム露光を用いて2つの細線状開口パターンが対向する状態で配置されたレジストパターンを基板上に形成し、基板上およびレジストパターン上に電極層を形成した後、リフトオフすることでナノギャップ電極を形成する方法も合わせて報告されている。   Further, in Patent Document 2 described above, as a conventional technique, a fine metal wire and an electrode are formed in advance using an exposure means such as an electron beam, and a current is passed through the fine wire to locally break the electric field to form a nanogap. And a resist pattern in which two fine line-shaped opening patterns are opposed to each other using electron beam exposure, and an electrode layer is formed on the substrate and the resist pattern, and then lifted off. Thus, a method for forming a nanogap electrode has also been reported.

上述したように、ナノギャップ電極の形成方法には、まだ定番といえる方法は存在せず、また、取り扱う分子素子によって、目標とするギャップ寸法も異なっており、20nm以下で、できるだけ微細な寸法のギャップを制御性良く形成するための検討が行われている状況である。   As described above, there is no standard method for forming the nanogap electrode, and the target gap size varies depending on the molecular device to be handled. In this situation, studies are being conducted to form the gap with good controllability.

しかし、様々な方法の中でも上記特許文献2の中で従来技術として記載されている電子ビーム露光を用いた方法は、従来のシリコン系半導体プロセスの開発で用いられてきた電子ビーム露光装置、電子ビームレジスト、レジスト塗布・現像装置、パターン検査・測長装置など、既存の設備が使えるという優れた点を有している。特に、ポイント型の電子ビームやイオンビームに比較して解像性は劣るものの、矩形状の領域毎に露光が可能な可変成形型や部分一括型の電子ビーム露光が使用できれば、大幅なスループットの向上が期待できる。   However, among the various methods, the method using the electron beam exposure described as the prior art in Patent Document 2 described above is an electron beam exposure apparatus or electron beam that has been used in the development of conventional silicon-based semiconductor processes. It has an excellent point that it can use existing equipment such as resist, resist coating / developing equipment, pattern inspection / length measuring equipment. In particular, although the resolution is inferior to that of a point-type electron beam or ion beam, if a variable shaping type or partial batch type electron beam exposure capable of exposing each rectangular area can be used, a significant throughput can be achieved. Improvement can be expected.

ここで、上述した電子ビーム露光を用いたナノギャップ電極の形成方法について説明する。まず、図9には、ナノギャップ電極を形成するための設計パターン100を示す。この設計パターン100は、一辺が対向する状態で配置された一対の大きな矩形状パターン101、101’の間に、一対の矩形状の細線パターン102、102’が、ギャップGを有して短辺を対向させた状態で配置されている。この設計パターン100を基板上に転写して電極パターンを形成することで、細線パターン102、102’間のギャップGが、電極パターン間のギャップとなる。また、上記矩形状パターン101、101’を転写することで電極部が形成され、ナノギャップに形成される分子素子の特性評価に用いられる。   Here, a method of forming a nanogap electrode using the above-described electron beam exposure will be described. First, FIG. 9 shows a design pattern 100 for forming a nanogap electrode. The design pattern 100 includes a pair of rectangular thin line patterns 102 and 102 ′ having a gap G and a short side between a pair of large rectangular patterns 101 and 101 ′ arranged with one side facing each other. Are arranged in a state of facing each other. By transferring the design pattern 100 onto the substrate to form an electrode pattern, the gap G between the thin line patterns 102 and 102 'becomes a gap between the electrode patterns. Further, the rectangular pattern 101, 101 'is transferred to form an electrode portion, which is used for characteristic evaluation of a molecular element formed in the nano gap.

次に、上記設計パターン100を転写して、電極パターンを形成する方法について説明する。まず、基板上にポジ型レジストを塗布することで、レジスト膜を形成した後、可変成形型の電子ビーム露光により上記設計パターン100をレジスト膜に転写する。具体的には、矩形状パターン101を転写し、細線パターン102の一方の短辺側が矩形状パターン101の一辺の中央部と重なるように、細線パターン102を転写する。次いで、細線パターン102の他方の短辺側と数nm〜数十nmの間隔を空けて、細線パターン102’を一方の短辺側を対向させた状態で転写する。その後、細線パターン102’の他方の短辺側と矩形状パターン101’の一辺の中央部が重なる状態で、矩形状パターン101’を転写する。その後、現像することで、上記設計パターン100が開口パターンとして設けられたレジストパターンを形成する。   Next, a method for forming the electrode pattern by transferring the design pattern 100 will be described. First, a positive resist is applied on the substrate to form a resist film, and then the design pattern 100 is transferred to the resist film by variable-shaped electron beam exposure. Specifically, the rectangular pattern 101 is transferred, and the fine line pattern 102 is transferred so that one short side of the fine line pattern 102 overlaps the central portion of one side of the rectangular pattern 101. Next, the fine line pattern 102 ′ is transferred with the other short side facing the other short side of the fine line pattern 102 with an interval of several nm to several tens of nm. Thereafter, the rectangular pattern 101 ′ is transferred in a state where the other short side of the thin line pattern 102 ′ and the central portion of one side of the rectangular pattern 101 ′ overlap. Thereafter, development is performed to form a resist pattern in which the design pattern 100 is provided as an opening pattern.

次いで、蒸着法により、上記基板上および上記レジストパターン上に、金(Au)や白金(Pt)からなる電極層を成膜し、リフトオフ法により、レジストパターンとともに、レジストパターン上の電極層を除去することで、上記開口パターンに電極パターンが形成された状態となる。以上のようにして、ナノギャップ電極が形成され、電極パターン間のナノギャップには分子素子が形成される。   Next, an electrode layer made of gold (Au) or platinum (Pt) is formed on the substrate and the resist pattern by vapor deposition, and the electrode layer on the resist pattern is removed together with the resist pattern by a lift-off method. As a result, an electrode pattern is formed in the opening pattern. As described above, nanogap electrodes are formed, and molecular elements are formed in the nanogap between the electrode patterns.

特開2004−247203号公報Japanese Patent Laid-Open No. 2004-247203 特開2005−079335号公報JP-A-2005-079335 特開2004−100009号公報Japanese Patent Laid-Open No. 2004-100009 サイエンス・グラフィックス有限会社、“分子エレクトロニクス”、[online]、[平成18年10月24日検索]、インターネット<URL:http://www.nanoelectronics.jp/kaitai/moletronics/index.htm>Science Graphics Limited, “Molecular Electronics”, [online], [October 24, 2006 search], Internet <URL: http://www.nanoelectronics.jp/kaitai/moletronics/index.htm> Maskless fabrication of nanoelectrode structures with nanogaps by using Ga focused ion beams,「Microelectronic Engineering」,(米)2005年,78-79,p.253-259Maskless fabrication of nanoelectrode structures with nanogaps by using Ga focused ion beams, “Microelectronic Engineering”, (USA) 2005, 78-79, p.253-259 Controlled fabrication of metallic electrodes with atomic separation 「APPLIED PHYSICS LETTERS」,(米)April 1999年,vol.74, Number 14 5Controlled fabrication of metallic electrodes with atomic separation "APPLIED PHYSICS LETTERS" (USA) April 1999, vol. 74, Number 14 5

しかし、図9に示した設計パターン100を転写する方法では、対向する矩形状の細線パターン102、102’の幅Sが太いと、レジスト膜に転写した際に、電子散乱による影響(近接効果)のため、開口パターン間が連通してしまい、ギャップが形成されないことから、細線パターン102、102’の幅Sを細くする必要がある。しかし、細線パターン102、102’の幅Sを細くすると、この幅Sの寸法が僅かに変化しても露光量が大きく変化してしまい、非露光部となる細線パターン102、102’間のギャップGが転写される領域の露光分布が変化するため、所望のギャップを有する電極パターンをギャップ幅のばらつきなく形成することは難しい。   However, in the method of transferring the design pattern 100 shown in FIG. 9, if the width S of the rectangular thin line patterns 102 and 102 ′ facing each other is large, the influence of electron scattering (proximity effect) when transferred to the resist film. Therefore, the opening patterns communicate with each other and a gap is not formed. Therefore, it is necessary to reduce the width S of the thin line patterns 102 and 102 ′. However, when the width S of the thin line patterns 102 and 102 'is reduced, the exposure amount changes greatly even if the dimension of the width S is slightly changed, and the gap between the thin line patterns 102 and 102' serving as the non-exposed portions. Since the exposure distribution in the region where G is transferred changes, it is difficult to form an electrode pattern having a desired gap without variation in gap width.

さらに、細線パターン102、102’の幅Sを細くすると、細線パターン102、102’の転写により得られた電極パターンの幅も細くなり、電気抵抗が増大する。加えて、矩形状パターン101、101’の露光による上記ギャップGへの近接効果を避けるため、矩形状パターン101、101’間の距離Dを大きくするため、細線パターン102、102’の長さが長くなり、これによっても電気抵抗が増大する。したがって、この電気抵抗の影響により、電極パターン間に形成される分子素子の電気特性評価がし難い、という問題があった。さらに、ギャップGが狭いことで、マスクの形成が困難であることから、部分一括方式の電子ビーム露光が難しい、という問題もあった。   Furthermore, when the width S of the fine line patterns 102 and 102 'is reduced, the width of the electrode pattern obtained by transferring the fine line patterns 102 and 102' is also reduced, and the electrical resistance is increased. In addition, in order to increase the distance D between the rectangular patterns 101 and 101 ′ in order to avoid the proximity effect to the gap G due to the exposure of the rectangular patterns 101 and 101 ′, the length of the thin line patterns 102 and 102 ′ is increased. This increases the electrical resistance. Therefore, there is a problem that it is difficult to evaluate the electrical characteristics of the molecular element formed between the electrode patterns due to the influence of the electrical resistance. Furthermore, since the gap G is narrow, it is difficult to form a mask, so that there is a problem that partial batch electron beam exposure is difficult.

そこで、本発明は、20nm以下のギャップを有する電極パターンを寸法制御性よく形成することができ、電極パターン自体の電気抵抗を抑制可能な電極パターンの形成方法および電極パターンを提供することを目的としている。   Accordingly, an object of the present invention is to provide an electrode pattern forming method and an electrode pattern that can form an electrode pattern having a gap of 20 nm or less with good dimension controllability and can suppress the electric resistance of the electrode pattern itself. Yes.

上述したような目的を達成するために、本発明における電極パターンの形成方法は、次のような工程を順次行うことを特徴としている。まず、第1工程では、光または荷電粒子ビームを用いた露光により、頂点が対向する状態で配置された角部を有する一対のパターンを備えた設計パターンを転写することで、基板上にマスクパターンを形成する。次に、第2工程では、マスクパターンを転写することで、基板上にギャップを有する電極パターンを形成する。   In order to achieve the above-described object, the electrode pattern forming method of the present invention is characterized by sequentially performing the following steps. First, in the first step, a mask pattern is formed on a substrate by transferring a design pattern including a pair of patterns having corners arranged with apexes facing each other by exposure using light or a charged particle beam. Form. Next, in the second step, an electrode pattern having a gap is formed on the substrate by transferring the mask pattern.

また、本発明の電極パターンは、上記形成方法により形成される電極パターンである。   Moreover, the electrode pattern of this invention is an electrode pattern formed by the said formation method.

このような電極パターンの形成方法およびこれにより得られる電極パターンによれば、頂点が対向する状態で配置された角部を有する一対のパターンを備えた設計パターンを転写することで、基板上にマスクパターンを形成することから、背景技術で図9を用いて説明したように、辺を対向させた状態で配置された設計パターンを転写する場合と比較して、一対のパターン間のギャップが転写される領域への電子散乱による近接効果が抑制される。このため、上記一対のパターンとして、より大きなパターンを配置することが可能となり、このパターンが転写された部分を電極部として機能させることができるとともに、電気抵抗を低減することが可能となる。また、一対のパターンとして、より大きなパターンを配置することが可能となることで、上記一対のパターン間のギャップが転写される領域の露光量の変動が小さくなることから、電極パターン間のギャップの幅のばらつきが低減される。   According to such an electrode pattern forming method and the electrode pattern obtained thereby, a mask is formed on a substrate by transferring a design pattern including a pair of patterns having corners arranged with apexes facing each other. Since the pattern is formed, as described with reference to FIG. 9 in the background art, the gap between the pair of patterns is transferred as compared with the case of transferring the design pattern arranged with the sides facing each other. Proximity effect due to electron scattering to the region is suppressed. For this reason, a larger pattern can be disposed as the pair of patterns, and a portion to which the pattern is transferred can be functioned as an electrode portion, and electric resistance can be reduced. In addition, since it becomes possible to arrange a larger pattern as a pair of patterns, variation in exposure amount in a region where the gap between the pair of patterns is transferred is reduced. The width variation is reduced.

以上、説明したように、本発明の電極パターンの形成方法および電極パターンによれば、電極パターン間のギャップの幅のばらつきを低減することができるため、20nm以下のギャップを有する電極パターンの歩留まりを向上させることができる。また、電極パターンの電気抵抗が低減されることで、電極パターン間のギャップに分子素子を形成した場合の特性評価に好適に用いることができる。   As described above, according to the electrode pattern forming method and the electrode pattern of the present invention, it is possible to reduce the variation in the width of the gap between the electrode patterns, so that the yield of the electrode pattern having a gap of 20 nm or less is increased. Can be improved. Further, since the electrical resistance of the electrode pattern is reduced, it can be suitably used for characteristic evaluation when a molecular element is formed in the gap between the electrode patterns.

以下、本発明の電極パターンの形成方法に係る実施の形態の一例を、図面に基づき詳細に説明する。   Hereinafter, an example of an embodiment according to an electrode pattern forming method of the present invention will be described in detail with reference to the drawings.

<設計パターン>
まず、図1には、本実施形態の電極パターンを形成する際に用いる電極パターンの設計パターンを示す。
<Design pattern>
First, FIG. 1 shows a design pattern of an electrode pattern used when forming the electrode pattern of this embodiment.

この図に示すように、設計パターン10は、例えば矩形状の一対のパターン11、11’を有している。そして、本発明の特徴的な構成として、一対のパターン11、11’は、1つの角部11a、11a’の頂点A、A’が間隔を有して対向する状態で配置されている。   As shown in this figure, the design pattern 10 includes a pair of rectangular patterns 11 and 11 ′, for example. As a characteristic configuration of the present invention, the pair of patterns 11 and 11 'are arranged in a state where the vertices A and A' of one corner 11a and 11a 'face each other with a gap therebetween.

ここでは、一対のパターン11、11’を、それぞれの角部11a、11a’の頂点A、A’を通る直線Lで角部11a、11a’が半分割されるように、頂点A、A’を合致させて配置した位置から、XY方向にそれぞれΔX、ΔYだけ離して対向させる。ここで、上記一対のパターン11、11’の寸法W、Hは、各々数百nm程度であり、ΔX、ΔYは、20nm〜60nm程度の範囲で設けられることとする。これらは、露光装置の解像度に応じて規定される。ここでは、例えばΔX=ΔY=30nmとし、上記直線Lで角部11a、11a’が半分割されるように、上記一対のパターン11、11’を配置する。   Here, the pair of patterns 11 and 11 ′ are divided into vertices A and A ′ so that the corners 11a and 11a ′ are half-divided by straight lines L passing through the vertices A and A ′ of the respective corners 11a and 11a ′. Are spaced apart from each other by ΔX and ΔY in the XY direction from the position where they are aligned. Here, the dimensions W and H of the pair of patterns 11 and 11 ′ are each about several hundred nm, and ΔX and ΔY are provided in a range of about 20 nm to 60 nm. These are defined according to the resolution of the exposure apparatus. Here, for example, ΔX = ΔY = 30 nm, and the pair of patterns 11, 11 ′ are arranged so that the corners 11 a, 11 a ′ are divided in half by the straight line L.

以上のように、一対のパターン11、11’が配置されることで、背景技術で図9を用いて説明した短辺を対向させた状態で配置された設計パターンを転写する場合と比較して、一対のパターン11、11’間のギャップ11Gが転写される領域への電子散乱による近接効果が抑制される。このため、上記一対のパターン11、11’として、より大きなパターンを配置することが可能となり、このパターン11、11’が転写された領域が電極部として機能するため、電気抵抗が低減される。そして、上記ギャップ11Gが転写される領域の露光量の変動が小さくなることから、形成される電極パターン間のギャップの幅のばらつきが低減される。   As described above, by arranging the pair of patterns 11 and 11 ′, compared to the case of transferring the design pattern arranged with the short sides facing each other as described with reference to FIG. 9 in the background art. The proximity effect due to electron scattering to the region where the gap 11G between the pair of patterns 11 and 11 ′ is transferred is suppressed. Therefore, a larger pattern can be arranged as the pair of patterns 11 and 11 ′, and the region where the patterns 11 and 11 ′ are transferred functions as an electrode portion, so that the electric resistance is reduced. And since the fluctuation | variation of the exposure amount of the area | region where the said gap 11G is transcribe | transferred becomes small, the dispersion | variation in the gap width between the electrode patterns formed is reduced.

ここで、上記一対のパターン11、11’は、対向する頂点A、A’の位置関係が満足されており、辺が対向しない状態で配置されていれば、任意の方向に配置してもよい。ただし、上述したように、頂点A、A’を通る上記直線Lで角部11a、11a’が半分割されるように、上記一対のパターン11、11’が配置されることで、後工程で形成される電極パターン間のギャップの幅を長さ方向で揃えることができるため、好ましい。   Here, the pair of patterns 11 and 11 ′ may be arranged in any direction as long as the positional relationship between the opposing vertices A and A ′ is satisfied and the sides are not opposed to each other. . However, as described above, the pair of patterns 11 and 11 ′ are arranged so that the corners 11a and 11a ′ are divided in half by the straight line L passing through the vertices A and A ′. Since the width of the gap between the electrode patterns to be formed can be aligned in the length direction, it is preferable.

なお、ここでは、後工程で、可変成形方式の電子ビーム露光により、露光を行うため、設計パターン10を構成するパターン11、11’は、それぞれ矩形状となることから、角部11a、11a’が90度である例を示したが、本発明の露光方法は、可変成形型の電子ビーム露光に限定されるものではない。上述したような一対のパターン11、11’の配置とすることで、ギャップ11Gが転写される領域の露光量の変動を抑えられるため、ギャップ11Gの幅を従来よりも大きくすることができることから、設計パターン10が設けられたマスクを介して露光を行う部分一括露光方式を採用することも可能である。この場合には、パターン11、11’の形状は矩形状に限定されず、頂点A、A’が対向する状態で配置された角部11a、11a’を有する一対のパターンを有していればよい。この場合、対向する角部の角度は60度以上90度以下であることが好ましい。   Here, since the exposure is performed by the electron beam exposure of the variable shaping method in the subsequent process, the patterns 11 and 11 ′ constituting the design pattern 10 are each rectangular, and therefore the corner portions 11a and 11a ′. However, the exposure method of the present invention is not limited to variable-shaped electron beam exposure. By arranging the pair of patterns 11 and 11 ′ as described above, the fluctuation of the exposure amount in the region to which the gap 11G is transferred can be suppressed, so that the width of the gap 11G can be made larger than before. It is also possible to adopt a partial batch exposure method in which exposure is performed through a mask provided with the design pattern 10. In this case, the shape of the patterns 11 and 11 ′ is not limited to the rectangular shape, and the pattern 11 and 11 ′ may have a pair of patterns having corner portions 11a and 11a ′ arranged with the vertices A and A ′ facing each other. Good. In this case, the angle of the opposing corners is preferably 60 degrees or more and 90 degrees or less.

さらに、本発明は電子ビーム露光にも限定されず、光露光や、上述した電子ビーム露光以外の荷電粒子ビーム露光であってもよい。ただし、電子ビーム露光は、光露光よりも解像度が高く、荷電粒子ビーム露光の中では汎用性も高いため、電子ビーム露光を用いることが好ましい。   Furthermore, the present invention is not limited to electron beam exposure, and may be light exposure or charged particle beam exposure other than the electron beam exposure described above. However, since electron beam exposure has higher resolution than light exposure and is highly versatile in charged particle beam exposure, it is preferable to use electron beam exposure.

<電極パターンの形成方法>
次に、上述したような設計パターン10を用いた電極パターンの形成方法について説明する。ここでは、分子スイッチの形成方法を図2のフローチャートと図3の工程図に基づいて説明する。
<Method for forming electrode pattern>
Next, a method for forming an electrode pattern using the design pattern 10 as described above will be described. Here, a method of forming a molecular switch will be described based on the flowchart of FIG. 2 and the process diagram of FIG.

まず、図3(a)に示すように、表面側に酸化膜からなる絶縁膜が設けられた例えばシリコン基板からなる基板21上にポジ型レジスト(例えば、東京応化工業社製電子ビーム露光用化学増幅ポジ型レジストOEBR−CAP138 PM)を塗布し、レジスト膜(図示省略)を形成する。   First, as shown in FIG. 3A, a positive resist (for example, an electron beam exposure chemistry manufactured by Tokyo Ohka Kogyo Co., Ltd.) is formed on a substrate 21 made of, for example, a silicon substrate provided with an insulating film made of an oxide film on the surface side. Amplified positive resist (OEBR-CAP138 PM) is applied to form a resist film (not shown).

次いで、例えば可変成形型電子ビーム露光機を用いた露光により、上記設計パターン10(前記図1参照)をレジスト膜に転写する。具体的には、例えばパターン11を転写した後、このパターン11の角部11aの頂点AからΔX、ΔY(ここでは、ΔX=ΔY=30nm)離れた位置に角部11a’の頂点A’が配置されるように、パターン11’を転写する。その後、現像することで、上記設計パターン10が開口パターン22aとして転写されたレジストパターン22を形成する(S1)。これにより、辺を対向させた状態で配置された設計パターンを転写する場合と比較して、一対のパターン11、11’間のギャップ11Gが転写される領域への電子散乱による近接効果が抑制されるため、後工程で形成される電極パターン間のギャップとなる開口パターン22a間のレジスト部22bを微細な幅で形成することが可能となる。   Next, the design pattern 10 (see FIG. 1) is transferred to the resist film by, for example, exposure using a variable shaping type electron beam exposure machine. Specifically, for example, after the pattern 11 is transferred, the vertex A ′ of the corner 11a ′ is located at a position away from the vertex A of the corner 11a of the pattern 11 by ΔX, ΔY (here, ΔX = ΔY = 30 nm). The pattern 11 ′ is transferred so as to be arranged. Thereafter, development is performed to form a resist pattern 22 having the design pattern 10 transferred as an opening pattern 22a (S1). This suppresses the proximity effect due to electron scattering to the region where the gap 11G between the pair of patterns 11 and 11 ′ is transferred, as compared to the case of transferring the design pattern arranged with the sides facing each other. Therefore, it is possible to form the resist portion 22b between the opening patterns 22a, which becomes a gap between electrode patterns formed in a later process, with a fine width.

次に、図3(b)に示すように、例えば蒸着法により、基板21上およびレジストパターン22上に、例えばクロム(Cr)5nm、Au20nmが順次積層された電極層23’を成膜する(S2)。   Next, as shown in FIG. 3B, an electrode layer 23 ′ in which, for example, chromium (Cr) 5 nm and Au 20 nm are sequentially stacked is formed on the substrate 21 and the resist pattern 22 by, for example, vapor deposition ( S2).

続いて、図3(c)に示すように、リフトオフ法により、レジストパターン22とともに、レジストパターン22上の電極層23’(前記図3(b)参照)を除去することで、レジスト部22b上の電極層23’も除去されるため、上記開口パターン22aに20nm以下のギャップ23Gを有する電極パターン23が形成される(S3)。   Subsequently, as shown in FIG. 3C, the resist layer 22 and the electrode layer 23 ′ on the resist pattern 22 (see FIG. 3B) are removed together with the resist pattern 22 by a lift-off method. Since the electrode layer 23 'is also removed, the electrode pattern 23 having a gap 23G of 20 nm or less is formed in the opening pattern 22a (S3).

その後は、図3(d)に示すように、電極パターン23が設けられた状態の基板21を、分子スイッチを形成する分子材料の含有液中に浸漬させる。これにより、電極パターン23間のギャップ23Gに分子素子24を自己成長させる。その後、大気中に取り出すことで、分子スイッチが形成される(S4)。   After that, as shown in FIG. 3D, the substrate 21 provided with the electrode pattern 23 is immersed in a liquid containing a molecular material that forms a molecular switch. Thereby, the molecular element 24 is self-grown in the gap 23G between the electrode patterns 23. Thereafter, the molecular switch is formed by taking it out into the atmosphere (S4).

このような電極パターン23の形成方法およびこれにより得られる電極パターン23によれば、頂点A、A’が対向する状態で配置された角部11a、11a’を有する一対のパターン11、11’を備えた設計パターン10を転写することで、電極パターン23間のギャップ23Gの幅のばらつきを低減することができるため、20nm以下のギャップ23Gを有する電極パターン23の歩留まりを向上させることができる。また、一対のパターン11、11’として、より大きなパターンを配置することが可能となることで、電極パターン23自体の電気抵抗が低減される。したがって、電極パターン23間のギャップ23Gに分子素子を形成した場合の特性評価に好適に用いることができる。   According to such a method of forming the electrode pattern 23 and the electrode pattern 23 obtained thereby, the pair of patterns 11 and 11 ′ having the corner portions 11a and 11a ′ arranged with the vertices A and A ′ facing each other are obtained. By transferring the design pattern 10 provided, variation in the width of the gap 23G between the electrode patterns 23 can be reduced, so that the yield of the electrode patterns 23 having a gap 23G of 20 nm or less can be improved. Moreover, since it becomes possible to arrange a larger pattern as the pair of patterns 11 and 11 ′, the electrical resistance of the electrode pattern 23 itself is reduced. Therefore, it can be suitably used for characteristic evaluation when molecular elements are formed in the gap 23G between the electrode patterns 23.

次に、本発明を実施例を用いて詳細に説明する。   Next, the present invention will be described in detail using examples.

図4には、分子素子の特性評価も行えるよう測定パッド31のパターンを有する4電極計測用の設計パターン30を示す。図4が全景であり、図4中領域Yの要部拡大図が図5である。   FIG. 4 shows a design pattern 30 for measuring four electrodes having a pattern of the measurement pad 31 so that the characteristics of the molecular element can be evaluated. FIG. 4 is a full view, and FIG. 5 is an enlarged view of a main part of a region Y in FIG.

図5に示すように、500nm□の矩形状の一対のパターン11、11’を−45度方向で頂点A、A’が対向するように配置し、図1を用いて説明したΔXとΔYはそれぞれ30nmに設定されている。また、一対のパターン11、11’の45度方向にギャップGの長さを規定する一対のパターン12、12’が形成される。このパターン12、12’を転写して形成される電極部は、一対のパターン11、11’を転写して形成される電極パターンの間隔と比較して、厳しい制約はない。   As shown in FIG. 5, a pair of 500 nm □ rectangular patterns 11 and 11 ′ are arranged so that the vertices A and A ′ face each other in the −45 degree direction, and ΔX and ΔY described with reference to FIG. Each is set to 30 nm. In addition, a pair of patterns 12 and 12 ′ that define the length of the gap G in the 45-degree direction of the pair of patterns 11 and 11 ′ are formed. The electrode portions formed by transferring the patterns 12 and 12 'are not severely limited as compared to the distance between the electrode patterns formed by transferring the pair of patterns 11 and 11'.

図6は、上記設計パターンを転写することで形成された電極パターン23のSEM像を示す。ここでは、幅11.8nmのギャップ23が形成されることが確認された。   FIG. 6 shows an SEM image of the electrode pattern 23 formed by transferring the design pattern. Here, it was confirmed that a gap 23 having a width of 11.8 nm was formed.

また、図7に200mmウェハ全面に、上記設計パターン30(前記図4参照)を露光し、得られたギャップ23の幅を測定した結果の分布図を示す。この分布図に示すように、20nm付近をピークに、分子素子評価用としては、十分な数の電極パターンが得られていることが確認された。得られたギャップ23Gのうち、20nm以下の幅が占める割合は30%程度であった。なお、ここでの図示は省略したが、図9の設計パターンを転写して電極パターンを形成した場合には、このデータの数十分の1程度の確率でしか、20nm以下のギャップを有する電極パターンは得られないことが確認された。   Further, FIG. 7 shows a distribution diagram of the result of measuring the width of the gap 23 obtained by exposing the design pattern 30 (see FIG. 4) on the entire surface of the 200 mm wafer. As shown in this distribution chart, it was confirmed that a sufficient number of electrode patterns were obtained for molecular device evaluation with a peak at around 20 nm. In the obtained gap 23G, the ratio of the width of 20 nm or less was about 30%. Although illustration is omitted here, when the electrode pattern is formed by transferring the design pattern of FIG. 9, an electrode having a gap of 20 nm or less only with a probability of about one tenth of this data. It was confirmed that no pattern was obtained.

また、図8には、得られた電極パターン23の絶縁特性を示すグラフであり、良好な絶縁特性が得られることが確認された。   FIG. 8 is a graph showing the insulation characteristics of the obtained electrode pattern 23, and it was confirmed that good insulation characteristics were obtained.

以上のことから、本発明の電極パターンの形成方法を用いることで、20nm以下のギャップ23Gを有する電極パターン23を歩留まりよく形成することができ、得られた電極パターン23は分子素子の性能測定用として好適に用いられることが確認された。   From the above, by using the method for forming an electrode pattern of the present invention, an electrode pattern 23 having a gap 23G of 20 nm or less can be formed with a high yield, and the obtained electrode pattern 23 is used for measuring the performance of molecular elements. As a result, it was confirmed that it was suitably used.

本発明の電極パターンの形成方法に係る実施形態に用いられる設計パターンである。It is a design pattern used for embodiment which concerns on the formation method of the electrode pattern of this invention. 本発明の電極パターンの形成方法に係る実施形態のフローチャートである。It is a flowchart of embodiment which concerns on the formation method of the electrode pattern of this invention. 本発明の電極パターンの形成方法に係る実施形態の工程図である。It is process drawing of embodiment which concerns on the formation method of the electrode pattern of this invention. 本発明の実施例の4電極計測用の設計パターンである。It is a design pattern for 4 electrode measurement of the Example of this invention. 図4の領域Yの要部拡大図である。It is a principal part enlarged view of the area | region Y of FIG. 実施例における電極パターンのSEM写真である。It is a SEM photograph of the electrode pattern in an example. 電極パターン間のギャップ幅の分布図である。It is a distribution map of the gap width between electrode patterns. 電極パターン間の絶縁特性を示すグラフである。It is a graph which shows the insulation characteristic between electrode patterns. 従来の電極パターンの形成方法を説明するための設計パターンである。It is a design pattern for demonstrating the formation method of the conventional electrode pattern.

符号の説明Explanation of symbols

10…設計パターン、11,11’…パターン、11a、11a’…角部、A、A’…頂点、21…基板、22…レジストパターン(マスクパターン)、23…電極パターン、23’…電極層、23G…ギャップ   DESCRIPTION OF SYMBOLS 10 ... Design pattern 11, 11 '... Pattern, 11a, 11a' ... Corner, A, A '... Vertex, 21 ... Substrate, 22 ... Resist pattern (mask pattern), 23 ... Electrode pattern, 23' ... Electrode layer , 23G ... Gap

Claims (4)

光または荷電粒子ビームを用いた露光により、頂点が対向する状態で配置された角部を有する一対のパターンを備えた設計パターンを転写することで、基板上にマスクパターンを形成する第1工程と、
前記マスクパターンを転写することで、前記基板上にギャップを有する電極パターンを形成する第2工程とを有する
ことを特徴とする電極パターンの形成方法。
A first step of forming a mask pattern on a substrate by transferring a design pattern including a pair of patterns having corners arranged with their apexes facing each other by exposure using light or a charged particle beam; and ,
A method of forming an electrode pattern, comprising: a second step of forming an electrode pattern having a gap on the substrate by transferring the mask pattern.
請求項1記載の電極パターンの形成方法において、
前記第1工程では、前記一対のパターンが開口パターンとして設けられた前記マスクパターンを形成し、
前記第2工程では、前記マスクパターン上および前記基板上に電極層を形成した後、リフトオフ法により、前記マスクパターンとともに当該マスクパターン上の当該電極層を除去することで、前記電極パターンを形成する
ことを特徴とする電極パターンの形成方法。
In the formation method of the electrode pattern according to claim 1,
In the first step, the mask pattern in which the pair of patterns is provided as an opening pattern is formed,
In the second step, after the electrode layer is formed on the mask pattern and the substrate, the electrode pattern is formed by removing the electrode layer on the mask pattern together with the mask pattern by a lift-off method. A method for forming an electrode pattern.
請求項1記載の電極パターンの形成方法において、
前記第1工程では、可変成形型電子ビーム露光により、一対の矩形状の前記パターンを備えた前記設計パターンを転写する
ことを特徴とする電極パターンの形成方法。
In the formation method of the electrode pattern according to claim 1,
In the first step, the design pattern having a pair of rectangular patterns is transferred by variable shaping electron beam exposure.
基板上に設けられたギャップを有する電極パターンであって、
光または荷電粒子ビームを用いた露光により、頂点が対向する状態で配置された角部を有する一対のパターンを備えた設計パターンを基板上に転写することで形成された
ことを特徴とする電極パターン。
An electrode pattern having a gap provided on a substrate,
An electrode pattern formed by transferring onto a substrate a design pattern having a pair of corners with corners arranged with their vertices facing each other by exposure using light or a charged particle beam .
JP2006293642A 2006-10-30 2006-10-30 Method for forming electrode pattern and electrode pattern Pending JP2008111904A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006293642A JP2008111904A (en) 2006-10-30 2006-10-30 Method for forming electrode pattern and electrode pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006293642A JP2008111904A (en) 2006-10-30 2006-10-30 Method for forming electrode pattern and electrode pattern

Publications (1)

Publication Number Publication Date
JP2008111904A true JP2008111904A (en) 2008-05-15

Family

ID=39444453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006293642A Pending JP2008111904A (en) 2006-10-30 2006-10-30 Method for forming electrode pattern and electrode pattern

Country Status (1)

Country Link
JP (1) JP2008111904A (en)

Similar Documents

Publication Publication Date Title
US9754064B2 (en) Integrated circuit design method
US8691639B2 (en) Manufacture methods of thin film transistor and array substrate and mask
US20090225592A1 (en) Suspended structures
US7501348B2 (en) Method for forming a semiconductor structure having nanometer line-width
Abd Rahman et al. Design and fabrication of silicon nanowire based sensor
US7537883B2 (en) Method of manufacturing nano size-gap electrode device
JP2009535831A (en) Method for manufacturing a transistor gate comprising decomposing a precursor material into at least one metallic material by at least one electron beam
Hu et al. Ultra‐Confined Catalytic Growth Integration of Sub‐10 nm 3D Stacked Silicon Nanowires Via a Self‐Delimited Droplet Formation Strategy
Kato et al. Electron beam lithography with negative tone resist for highly integrated silicon quantum bits
US10236161B2 (en) Fine alignment system for electron beam exposure system
CN106653854A (en) Ultra-short channel transistor and manufacture method thereof
JP2008111904A (en) Method for forming electrode pattern and electrode pattern
US8795772B2 (en) Method of forming nano-pads of catalytic metal for growth of single walled carbon nanotubes
CN112687826B (en) Preparation method of quantum dot device and quantum dot device
Tian et al. Sub-10 nm nanopantography
US20050139819A1 (en) Process for fabricating nanoelectronic device by intermittent exposure
Adam et al. Micro/nanowires fabrication: design consideration for reliable and repeatability in pattern transfer
US7951698B2 (en) Method of fabricating electronic device using nanowires
JP2008016839A (en) Method of forming fine pattern of semiconductor device
Chen et al. A novel nanoinjection lithography (NInL) technology and its application for 16-nm node device fabrication
JP4224579B2 (en) Electrode manufacturing method of electrode cross-linking molecular device and manufacturing method of electrode cross-linking molecular device
JP2009231670A (en) Stencil mask or apertures and their production method
US8435875B1 (en) Method for forming T-shaped gate structure
JP4722679B2 (en) Electrode manufacturing method and device manufacturing method
US8569171B2 (en) Mask-based silicidation for FEOL defectivity reduction and yield boost