JP2008111892A - Video display apparatus - Google Patents

Video display apparatus Download PDF

Info

Publication number
JP2008111892A
JP2008111892A JP2006293479A JP2006293479A JP2008111892A JP 2008111892 A JP2008111892 A JP 2008111892A JP 2006293479 A JP2006293479 A JP 2006293479A JP 2006293479 A JP2006293479 A JP 2006293479A JP 2008111892 A JP2008111892 A JP 2008111892A
Authority
JP
Japan
Prior art keywords
signal
correction
display device
video display
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006293479A
Other languages
Japanese (ja)
Inventor
Junichi Sato
佐藤淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006293479A priority Critical patent/JP2008111892A/en
Publication of JP2008111892A publication Critical patent/JP2008111892A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technique for displaying a high quality video by favorably suppressing an afterimage phenomenon and a degradation in luminance. <P>SOLUTION: This video display apparatus includes a plurality of display elements (60) corresponding to each pixel of a display picture, a driving voltage supply part (4) for applying a driving voltage corresponding to a video signal to the display elements, and an afterimage correcting circuit (9) for correcting the driving voltage. The afterimage correcting circuit corrects the driving voltage using a first correction signal which is produced in response to a change in the driving voltage and varies with time, and a second correction voltage for applying an offset to the driving signal. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、例えば薄膜型電子源等の電子放出素子、または有機EL(electroluminescence)素子を用いた映像表示装置における画質補正技術に関するものである。   The present invention relates to an image quality correction technique in an image display apparatus using an electron emission element such as a thin film electron source or an organic EL (electroluminescence) element.

薄膜電子源等の電界もしくは電子放出素子、または有機EL素子を用いた映像表示装置においては、表示映像の輝度の急激な変化によって、「残像」と呼ばれる現象が発生する。例えば、暗い映像中の一部に白色の明るい映像を表示し、その直後に全面にグレーの映像を表示した場合、一時的に、白色の映像部分が該グレー映像の輝度よりも低い輝度で表示される。この映像部分の輝度は、時間経過とともにグレー映像の輝度に等しくなるが、両者の輝度が等しくなるまでに数秒程度の時間が掛かる場合がある。   In a video display device using an electric field such as a thin-film electron source or an electron-emitting device, or an organic EL device, a phenomenon called “afterimage” occurs due to a sudden change in luminance of a display video. For example, when a white bright image is displayed on a part of a dark image and a gray image is displayed on the entire surface immediately thereafter, the white image portion is temporarily displayed at a lower brightness than that of the gray image. Is done. The luminance of this video portion becomes equal to the luminance of the gray video as time elapses, but it may take several seconds until both luminances become equal.

このような輝度の変化に伴って一時的に生じる部分的な輝度低下の現象は「残像現象」と呼ばれており、例えば下記特許文献1に知られている。そして特許文献1では、かかる残像現象を軽減するために、有機EL素子等の表示素子を駆動するための信号を、フィールド間の輝度信号の差分に応じた補正係数に従い補正している。   Such a phenomenon of partial reduction in luminance that temporarily occurs with a change in luminance is called an “afterimage phenomenon”, and is known, for example, in Patent Document 1 below. And in patent document 1, in order to reduce this afterimage phenomenon, the signal for driving display elements, such as an organic EL element, is correct | amended according to the correction coefficient according to the difference of the luminance signal between fields.

特開2003−288052号公報JP 2003-288052 A

しかしながら、上記特許文献1では、いわゆる残像現象しか考慮されておらず、全体的な輝度の低下については考慮されていない。例えば、薄膜型電子源等の電子放出素子を用いたFED(field emission device)では、かかる電子放出素子に駆動電圧を印加した瞬間においてはこの駆動電圧に応じた輝度の映像を表示できるが、時間経過とともに輝度が低下し、この駆動電圧で表示可能な輝度よりも低い輝度でしか映像を表示することができない。それは、薄膜型電子源が容量性の電子放出素子であるため、かかる電子放出素子への駆動電圧の印加時間の経過に伴って電荷が蓄積され、この電荷により電子の放出が妨げもしくは減少されるためと考えられる。この電子放出素子に蓄積される電荷の量は、駆動電圧のレベルに略従うものと考えられる。   However, in the above-mentioned Patent Document 1, only a so-called afterimage phenomenon is considered, and the overall luminance reduction is not considered. For example, in a field emission device (FED) using an electron emission element such as a thin film electron source, an image having a luminance corresponding to the drive voltage can be displayed at the moment when the drive voltage is applied to the electron emission element. The luminance decreases with the passage of time, and an image can be displayed only at a luminance lower than the luminance that can be displayed with this driving voltage. That is, since the thin-film electron source is a capacitive electron-emitting device, electric charges are accumulated with the lapse of time for applying a driving voltage to the electron-emitting devices, and this electric charge prevents or reduces the emission of electrons. This is probably because of this. It is considered that the amount of charge accumulated in the electron-emitting device substantially follows the level of the driving voltage.

従って、このような電荷の蓄積によって、駆動電圧に対応した所望の輝度が得られない表示素子においては、残像現象の低減とともに電荷の蓄積による輝度低下も考慮する必要がある。   Therefore, in a display element in which a desired luminance corresponding to the driving voltage cannot be obtained by such charge accumulation, it is necessary to consider a reduction in luminance due to charge accumulation as well as a reduction in afterimage phenomenon.

本発明は、このような課題に鑑みて為されたものであって、その目的は、残像現象及び輝度低下を良好に抑制して高画質な映像を表示することが可能な技術を提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to provide a technique capable of displaying a high-quality image while satisfactorily suppressing an afterimage phenomenon and a decrease in luminance. It is in.

前記目的を達成するための本発明に係る映像表示装置は、改良された補正回路を備える。この本発明に係る補正回路は、表示素子を駆動するための駆動電圧の変化に応答して生成され、かつ時間経過とともに変化する第1の補正信号と、前記駆動信号にオフセットを与えるための第2の補正信号とを用いて前記駆動電圧を補正することを特徴とする。   In order to achieve the above object, an image display apparatus according to the present invention includes an improved correction circuit. The correction circuit according to the present invention includes a first correction signal that is generated in response to a change in driving voltage for driving the display element and that changes with time, and a first correction signal that gives an offset to the driving signal. The driving voltage is corrected using the correction signal 2.

前記第1の補正信号のレベルが時間経過とともに前記オフセットのレベルに収束され、該オフセットのレベルが、前記駆動電圧のレベルが大きくなるに従い増加するものとしてもよい。また、これらの補正信号は、電子源の駆動履歴に応じて生成するようにしてもよい。   The level of the first correction signal may converge to the offset level over time, and the offset level may increase as the drive voltage level increases. Further, these correction signals may be generated according to the driving history of the electron source.

本発明によれば、良好な画質補正が可能となり高画質な映像が表示可能となる。   According to the present invention, good image quality correction can be performed, and high-quality video can be displayed.

以下、図面を参照しつつ、本発明の実施形態について説明する。尚、以下の実施形態では、電子源としてMIM(Metal- Insulator- Metal)型の電子源を有するパッシブマトリクス駆動方式の電子放出素子型映像表示装置を例にして説明する。しかしながら、本実施形態は、MIM以外の電子源、例えばSCE(Surface Conduction Electron Emitter)型やカーボンナノチューブ型、BSD(Ballistic electron Surface-emitting Device)型、スピント(Spindt)型でも同様に適用できる。更にまた、有機EL素子を用いた表示装置についても同様に適用できる。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a passive matrix drive type electron emission element type image display apparatus having an MIM (Metal-Insulator-Metal) type electron source as an electron source will be described as an example. However, this embodiment can be similarly applied to electron sources other than MIM, for example, an SCE (Surface Conduction Electron Emitter) type, a carbon nanotube type, a BSD (Ballistic electron Surface-emitting Device) type, and a Spindt type. Furthermore, the present invention can be similarly applied to a display device using an organic EL element.

本発明の実施例を説明する前に、上述した残像現象について図1及び図2を参照しつつ説明する。図1の上段は入力信号振幅を示し、下段は上段の入力信号に対応する表示映像(ユーザにより視認される映像)を示している。以下、図1の(a)〜(d)に示す信号を順番に入力したときの表示映像について説明する。   Before describing the embodiment of the present invention, the above-mentioned afterimage phenomenon will be described with reference to FIGS. The upper part of FIG. 1 shows the input signal amplitude, and the lower part shows a display video (video visually recognized by the user) corresponding to the upper input signal. Hereinafter, a display image when the signals shown in FIGS. 1A to 1D are sequentially input will be described.

図1(a)は表示映像の信号の一例で、表示領域1は信号振幅100%(8bitのデジタル表記で255階調。以下、信号振幅は8bitのデジタル表記で説明する)で、表示領域2は0階調の信号である。この入力信号(a)に対応する表示映像は、(a')のようになる。図1(a)の信号を一定時間入力した後、図1(b)に示す映像信号を入力する。ここで、図1(b)は全画面において128階調を表示させるための信号であるので、図1(b)中の表示領域1及び2ともに128階調である。このときの表示映像は、図1(b')のようになり、画面全体にわたって同一階調の信号を表示しようとしているにも係らず、図1(b')の表示領域1は表示領域2に比べ輝度が低下する。このまま継続して図1(b)と同じ信号である図1(c)、(d)に示す映像信号を入力させておくと、表示映像は、図1(c')のように、徐々に表示領域1と表示領域2との輝度差が小さくなり、一定時間後には図1(d')のように輝度差がなくなって階調が均一となる。   FIG. 1A shows an example of a display video signal. The display area 1 has a signal amplitude of 100% (255 gradations in 8-bit digital notation. Hereinafter, the signal amplitude will be described in 8-bit digital notation). Is a signal of 0 gradation. A display image corresponding to the input signal (a) is as shown in (a ′). After inputting the signal of FIG. 1 (a) for a certain time, the video signal shown in FIG. 1 (b) is input. Here, since FIG. 1B is a signal for displaying 128 gradations on the entire screen, both the display areas 1 and 2 in FIG. 1B have 128 gradations. The display image at this time is as shown in FIG. 1 (b ′), and the display area 1 in FIG. 1 (b ′) is the display area 2 in spite of trying to display signals of the same gradation over the entire screen. The brightness is lower than that. If the video signals shown in FIGS. 1 (c) and 1 (d), which are the same signals as in FIG. 1 (b), are input as they are, the displayed video will gradually be displayed as shown in FIG. 1 (c ′). The luminance difference between the display area 1 and the display area 2 becomes small, and after a certain period of time, the luminance difference disappears as shown in FIG.

図2は、上述した図1の表示領域1及び2における輝度の時間変化を示している。図2の横軸は時間を示し、縦軸は輝度を示している。また同図において実線は図1における表示領域1の輝度、点線は図1における表示領域2の輝度を示している。また、時間(a)の領域は図1(a)の映像信号を入力している時間に相当する。図2から明らかなように、表示領域1の輝度は、入力信号(a)が入力された瞬間において最も高く、入力信号(a)対応する所望の階調(すなわち255階調)で表示される。そして、時間経過とともに低下してある時刻でほぼ一定になる。つまり、時間経過とともに、あるレベルの入力信号で得られる階調は、所望された階調よりも低くなる。また時間(b)の領域は図1(b)(図1(c)、(d)と同一)の映像信号を入力している時間に相当する。入力信号が(a)から(b)に切り替わった瞬間、表示領域1の輝度は入力信号(b)で得られる所望の階調(127階調)よりも低くなる。そして時間(c)、(d)にわたって漸次高くなり、ある時間でほぼ一定となる。   FIG. 2 shows the temporal change in luminance in the display areas 1 and 2 of FIG. 1 described above. In FIG. 2, the horizontal axis indicates time, and the vertical axis indicates luminance. In FIG. 1, the solid line indicates the luminance of the display area 1 in FIG. 1, and the dotted line indicates the luminance of the display area 2 in FIG. The time (a) region corresponds to the time during which the video signal in FIG. 1 (a) is input. As is clear from FIG. 2, the luminance of the display area 1 is highest at the moment when the input signal (a) is input, and is displayed at a desired gradation (ie, 255 gradations) corresponding to the input signal (a). . And, it becomes almost constant at the time that has decreased with the passage of time. That is, as time elapses, the gradation obtained with a certain level of input signal becomes lower than the desired gradation. The region of time (b) corresponds to the time during which the video signal in FIG. 1B (same as FIGS. 1C and 1D) is input. At the moment when the input signal is switched from (a) to (b), the luminance of the display area 1 becomes lower than the desired gradation (127 gradations) obtained from the input signal (b). It gradually increases over time (c) and (d), and becomes substantially constant at a certain time.

一方、表示領域2の輝度は、入力信号が(a)から(b)に切り替わった瞬間では、入力信号(b)で得られる所望の階調(127階調)と等しい。そして、時間(c)、(d)にわたって漸次低くなり、ある時間でほぼ一定になって表示領域1の輝度と等しくなる。さらに、図1には明記してないが、時間(c)で表示領域1に信号振幅0%、時間(d)で再度信号振幅100%の信号を入力すると、時間(d)では時間(a)および時間(b)で発生した輝度低下が回復し、時間(a)と同じ輝度表示となる。   On the other hand, the luminance of the display area 2 is equal to a desired gradation (127 gradations) obtained from the input signal (b) at the moment when the input signal is switched from (a) to (b). Then, it gradually decreases over time (c) and (d), becomes substantially constant at a certain time, and becomes equal to the luminance of the display area 1. Further, although not explicitly shown in FIG. 1, when a signal having a signal amplitude of 0% is input to the display area 1 at time (c) and a signal amplitude of 100% is input again at time (d), time (a) ) And time (b), the decrease in luminance is recovered, and the same luminance display as in time (a) is obtained.

本発明者らが図1及び図2に代表される残像現象について検討した結果、以下(i)〜(iv)に示す事象を確認した。   As a result of the study of the afterimage phenomenon represented by FIGS. 1 and 2, the inventors have confirmed the following events (i) to (iv).

(i)映像表示を行うと、入力信号と表示時間に応じて輝度低下が発生する。     (i) When video is displayed, the luminance decreases according to the input signal and the display time.

(ii) 輝度は高階調かつ長時間であるほど大きく低下する。     (ii) The luminance decreases greatly as the gray level increases and the time increases.

(iii) 輝度低下は一定時間後に飽和し、その飽和値は階調により異なる。     (iii) The luminance drop is saturated after a certain time, and the saturation value varies depending on the gradation.

(iv) 輝度低下は低階調表示を行うことで回復する。     (iv) The decrease in luminance is recovered by performing low gradation display.

これらの事象は、薄膜型電子源であるMIM型の電子源が容量性を有することによって生じるものと考えられる。すなわち、電子源に印加される入力映像信号に応じた駆動信号の印加時間によってMIM型電子源に電荷が蓄積され、の電荷により電子の放出が妨げもしくは減少されるためと考えられる。また電子源に蓄積される電荷の量は、駆動電圧のレベルに略従うものと考えられる。つまり、駆動電圧のレベルが高い(映像信号のレベルが高い)ほど輝度低下が大きくなる。   These events are considered to be caused by the capacitive nature of the MIM type electron source which is a thin film type electron source. That is, it is considered that charges are accumulated in the MIM type electron source depending on the application time of the drive signal corresponding to the input video signal applied to the electron source, and the electron emission is hindered or reduced by the charge. Further, it is considered that the amount of charge accumulated in the electron source substantially follows the drive voltage level. That is, the higher the drive voltage level (the higher the video signal level), the greater the reduction in luminance.

本発明は、上記残像現象にかかる事象を鑑みて構成されたものであり、その実施例について以下に説明する。   The present invention is configured in view of the phenomenon related to the afterimage phenomenon, and an example thereof will be described below.

図3は、本発明に係る映像表示装置の第1実施例を示すものである。映像信号は映像信号入力端子3に入力され、信号処理回路7に供給される。信号処理回路7では、例えば映像信号の精細度を表示パネル20の解像度に合わせる解像度変換が行われる。ここで、表示パネル20は、背面基板6と前面基板30とを有するものとし、その詳細については後述する。   FIG. 3 shows a first embodiment of a video display apparatus according to the present invention. The video signal is input to the video signal input terminal 3 and supplied to the signal processing circuit 7. In the signal processing circuit 7, for example, resolution conversion that matches the definition of the video signal with the resolution of the display panel 20 is performed. Here, the display panel 20 includes the back substrate 6 and the front substrate 30, and details thereof will be described later.

また信号処理回路7は、上記解像度変換処理の他、コントラストやブライトネス、ガンマ補正、などの画質調整が行われる。この画質調整は、ユーザによる手動操作に応答させるようにしてもよい。信号処理回路7で処理された信号は走査線補正回路8に供給される。走査線補正回路8は、背面基板6に設けられた走査線51の配線抵抗等による電圧降下を補償するように信号処理回路7からの信号を補正する。走査線補正回路8で処理された信号は、残像補正回路9に入力される。残像補正回路9は、外部の揮発性メモリ11と接続され、揮発性メモリ11には、複数の電子放出素子または画素毎に対応した残像補正のための補正パラメータが記憶されている。そして残像補正回路9は、揮発メモリ11に記憶されたパラメータを用いて、上述した残像を低減するように走査線補正回路8からの出力信号を補正する。この残像補正回路9の詳細は後述する。   In addition to the resolution conversion process, the signal processing circuit 7 performs image quality adjustment such as contrast, brightness, and gamma correction. This image quality adjustment may be made to respond to a manual operation by the user. The signal processed by the signal processing circuit 7 is supplied to the scanning line correction circuit 8. The scanning line correction circuit 8 corrects the signal from the signal processing circuit 7 so as to compensate for a voltage drop due to the wiring resistance of the scanning line 51 provided on the back substrate 6. The signal processed by the scanning line correction circuit 8 is input to the afterimage correction circuit 9. The afterimage correction circuit 9 is connected to an external volatile memory 11, and the volatile memory 11 stores correction parameters for afterimage correction corresponding to each of a plurality of electron-emitting devices or pixels. The afterimage correction circuit 9 corrects the output signal from the scanning line correction circuit 8 using the parameters stored in the volatile memory 11 so as to reduce the above-described afterimage. Details of the afterimage correction circuit 9 will be described later.

前記映像信号に対応する同期信号は同期信号入力端子1に入力され、そしてタイミングコントローラ2に供給される。タイミングコントローラ2では、同期信号に同期したタイミングパルスを生成し、走査線制御回路5、信号線制御回路4、及び補正回路8に供給する。   A synchronization signal corresponding to the video signal is input to the synchronization signal input terminal 1 and supplied to the timing controller 2. In the timing controller 2, a timing pulse synchronized with the synchronization signal is generated and supplied to the scanning line control circuit 5, the signal line control circuit 4, and the correction circuit 8.

一方、表示パネル20は、ガラス基板で構成された背面基板6と、同じくガラス基板で構成された前面基板8とを有している。背面基板6には、画面水平方向に延びる複数の走査線51が画面垂直方向に並んで配置され、更に画面垂直方向に延びる複数の信号線41が画面水平方向に並んで配置されている。これら走査線51と信号線41は互いに直交しており、これらの各交点部には、走査線及び信号線とに接続される電子源(電子放出素子)60が配置されている。   On the other hand, the display panel 20 has a back substrate 6 made of a glass substrate and a front substrate 8 also made of a glass substrate. On the rear substrate 6, a plurality of scanning lines 51 extending in the horizontal direction of the screen are arranged side by side in the vertical direction of the screen, and a plurality of signal lines 41 extending in the vertical direction of the screen are arranged in the horizontal direction of the screen. The scanning lines 51 and the signal lines 41 are orthogonal to each other, and an electron source (electron-emitting device) 60 connected to the scanning lines and the signal lines is disposed at each intersection.

信号線41の上端には、駆動電圧供給部である信号線制御回路4が接続されている。信号線制御回路4は、残像補正回路10で補正された映像信号に基づいて駆動電圧を生成し、これを各信号線41に供給する。   A signal line control circuit 4 that is a drive voltage supply unit is connected to the upper end of the signal line 41. The signal line control circuit 4 generates a drive voltage based on the video signal corrected by the afterimage correction circuit 10 and supplies it to each signal line 41.

一方、走査線51の左端には走査線制御回路5が接続されている。この走査線制御回路5は、タイミングコントローラ2からの水平周期の信号に同期して、走査線51を1本もしくは2本ずつ選択するための走査電圧を走査線51に対し供給する。即ち、走査線制御回路5は、水平周期で1行または2行の電子源を上から順に選択して垂直走査を行う。尚、本実施例では、走査電圧が駆動電圧に対して同極性とする。すなわち、駆動電圧及び走査電圧はいずれも負もしくは正極性とする。しかしながら、走査電圧と信号電圧とが互いに逆極性、例えば駆動電圧が正極性で、走査電圧が負極性であってもよい。   On the other hand, the scanning line control circuit 5 is connected to the left end of the scanning line 51. The scanning line control circuit 5 supplies the scanning line 51 with a scanning voltage for selecting one or two scanning lines 51 in synchronization with the horizontal cycle signal from the timing controller 2. That is, the scanning line control circuit 5 performs vertical scanning by selecting one or two rows of electron sources in order from the top in the horizontal period. In this embodiment, the scanning voltage has the same polarity as the driving voltage. That is, both the driving voltage and the scanning voltage are negative or positive. However, the scanning voltage and the signal voltage may have opposite polarities, for example, the driving voltage may be positive and the scanning voltage may be negative.

走査電圧によって選択された走査線に接続される各電子源60に対し、信号線制御回路4からの信号電圧が供給されると、各電子源60には走査電圧と信号電圧との電位差が生じる。この電位差が所定の閾値を超えると、電子源を介して走査線から信号線へ電流が流れる。以下、この電子源を流れる電流を駆動電流と呼ぶ。電子源に駆動電流が流れると、電子源は電子を生成もしくは放出する。電位差が閾値以上の場合、駆動電流および放出される電子量は、電位差に対し非線形に増加する。このような電位差と駆動電流との関係を、ここでは駆動電流特性と呼ぶこととする。この駆動電流特性は、電子源の動作特性を示すものであり、典型的には、図4の実線に示されるような特性を持つ。   When a signal voltage from the signal line control circuit 4 is supplied to each electron source 60 connected to the scanning line selected by the scanning voltage, a potential difference between the scanning voltage and the signal voltage is generated in each electron source 60. . When this potential difference exceeds a predetermined threshold value, a current flows from the scanning line to the signal line via the electron source. Hereinafter, the current flowing through the electron source is referred to as a drive current. When a drive current flows through the electron source, the electron source generates or emits electrons. When the potential difference is equal to or greater than the threshold value, the drive current and the amount of emitted electrons increase nonlinearly with respect to the potential difference. Such a relationship between the potential difference and the drive current is referred to herein as a drive current characteristic. This drive current characteristic indicates the operation characteristic of the electron source, and typically has a characteristic as shown by a solid line in FIG.

また、背面基板6と対向して前面基板30が配置されており、この前面基板30の背面基板6と対向する面の、各電子源60と対向する位置には、蛍光体31が配置されている。更に前面基板30には、図示しない加速電極が設けられ、この加速電極には、高電圧制御回路10からの高圧が供給されるように該高電圧制御回路10と接続されている。また背面基板6と前面基板30との間の空間は真空雰囲気とされる。そして電子源60から放出された電子は、高電圧制御回路10から加速電極に供給された高圧によって加速され、真空内を進行して蛍光体に衝突される。これにより蛍光体が励起され、発光する。その光は前面基板30を構成する透明ガラス基板を通して外部に放出され、表示パネル20上に映像が形成される。   In addition, a front substrate 30 is disposed facing the back substrate 6, and phosphors 31 are disposed at positions facing the respective electron sources 60 on the surface of the front substrate 30 facing the back substrate 6. Yes. Further, the front substrate 30 is provided with an acceleration electrode (not shown), and the acceleration electrode is connected to the high voltage control circuit 10 so that a high voltage from the high voltage control circuit 10 is supplied. The space between the back substrate 6 and the front substrate 30 is a vacuum atmosphere. The electrons emitted from the electron source 60 are accelerated by the high voltage supplied from the high voltage control circuit 10 to the accelerating electrode, travel in the vacuum, and collide with the phosphor. As a result, the phosphor is excited and emits light. The light is emitted to the outside through a transparent glass substrate constituting the front substrate 30, and an image is formed on the display panel 20.

次に本実施例の特徴部分である残像補正回路9の詳細について説明する。図8は、補正前の駆動電圧及び残像補正回路9によって補正された駆動電圧波形の一例であり、図1にて示したものと同じ映像信号が入力された場合の駆動電圧波形を示している。但し、ここでは説明の容易の為に表示領域1に対応する駆動電圧のみを示している。図8において、横軸の時間における(a)〜(d)の領域は、それぞれ図2の時間(a)〜(d)の領域に対応する。縦軸は電圧値もしくは輝度を示している。   Next, details of the afterimage correction circuit 9, which is a characteristic part of the present embodiment, will be described. FIG. 8 shows an example of the drive voltage before correction and the drive voltage waveform corrected by the afterimage correction circuit 9, and shows the drive voltage waveform when the same video signal as shown in FIG. 1 is input. . However, only the drive voltage corresponding to the display area 1 is shown here for ease of explanation. In FIG. 8, the regions (a) to (d) in the time on the horizontal axis correspond to the regions (a) to (d) in FIG. The vertical axis represents voltage value or luminance.

また実線は補正前の駆動電圧波形を示しており、補正信号が加えられることを考慮して、例えば信号処理回路7、走査線補正回路8もしくは残像補正回路9で予め階調が圧縮されている。例えば入力映像信号の階調が255である場合には、図8に示されるように例えば220に圧縮され、127の場合は115に圧縮される。点線は、補正前の駆動電圧が電子源60に印加された場合の仮想的な表示画像の輝度を示している。また鎖線は補正された駆動電圧波形を示しており、丸で囲まれた時間変化分を含む第1補正信号とオフセットを含む第2補正信号とを含んでいる。この第1補正信号は、残像補正回路9において、映像信号の変化時(切り替え時)に応答して生成され、その変化時からの時間経過に伴い変化する特性を有している。この変化の特性は、駆動電圧の階調を基準にして、点線で示される表示画像の輝度の変化と対称になるように形成される。   The solid line indicates the drive voltage waveform before correction. In consideration of the addition of the correction signal, the gradation is compressed in advance by the signal processing circuit 7, the scanning line correction circuit 8, or the afterimage correction circuit 9, for example. . For example, when the gradation of the input video signal is 255, it is compressed to 220, for example, as shown in FIG. The dotted line indicates the luminance of the virtual display image when the drive voltage before correction is applied to the electron source 60. A chain line indicates a corrected drive voltage waveform, and includes a first correction signal including a time change surrounded by a circle and a second correction signal including an offset. The first correction signal is generated in the afterimage correction circuit 9 in response to a change (when switching) of the video signal, and has a characteristic that changes with the passage of time from the change. The characteristic of this change is formed so as to be symmetric with respect to the change in luminance of the display image indicated by the dotted line with reference to the gradation of the drive voltage.

電子源60に110階調の駆動電圧を印加し続けた場合、第1補正信号は、所定時間経過後にはある値に収束するようにされる。この値が図8に示されたオフセットであり、そのオフセットを含む第2補正信号が上記第1補正信号とともに残像補正回路9で生成される。上述のように、電子源へ蓄積される電荷量は駆動電圧のレベルが高くなるほど(そのレベルに比例して)多くなる傾向にあるため、駆動電圧の階調が高いほど、駆動電圧の階調と実際に表示される映像の階調との差が大きくなる。従って、残像補正回路9は、駆動電圧(入力映像信号)の階調に応じてオフセットの値を変化させる。例えば駆動電圧が110階調で、上記電子源への電荷の蓄積により表示輝度が100階調分しか得られない場合は、10階調分のオフセットを生成し、駆動電圧が220階調で、上記電子源への電荷の蓄積により表示輝度が190階調分しか得られない場合は、30階調分のオフセットを生成する。すなわち、残像補正回路9は、駆動電圧(入力映像信号)の階調が高いほど大きい値のオフセットを生成する。   When a driving voltage of 110 gradations is continuously applied to the electron source 60, the first correction signal converges to a certain value after a predetermined time has elapsed. This value is the offset shown in FIG. 8, and a second correction signal including the offset is generated by the afterimage correction circuit 9 together with the first correction signal. As described above, the amount of charge accumulated in the electron source tends to increase as the drive voltage level increases (in proportion to the drive voltage level). Therefore, the drive voltage gradation increases as the drive voltage gradation increases. And the gradation of the actually displayed image becomes large. Therefore, the afterimage correction circuit 9 changes the offset value according to the gradation of the drive voltage (input video signal). For example, when the driving voltage is 110 gradations and the display brightness can be obtained only for 100 gradations due to the accumulation of charges in the electron source, an offset for 10 gradations is generated, the driving voltage is 220 gradations, When the display luminance can be obtained only for 190 gradations due to the charge accumulation in the electron source, an offset for 30 gradations is generated. That is, the afterimage correction circuit 9 generates an offset having a larger value as the gradation of the drive voltage (input video signal) is higher.

このような駆動電圧の階調とオフセットとの関係は、例えば電子源の駆動履歴を取得することにより設定される。例えば、走査線51に電流検出回路を設け、この検出回路により駆動電圧の階調毎の駆動電流を検出し、駆動電圧の各階調と表示輝度(表示輝度と駆動電流は比例関係にある)との対応関係を揮発性メモリ11に格納することにより、上記駆動履歴を取得することができる。上記第1補正信号による時間変化分の特性も、これと同様にして駆動履歴を取得することで設定することができる。   Such a relationship between the gradation of the drive voltage and the offset is set, for example, by acquiring the drive history of the electron source. For example, a current detection circuit is provided in the scanning line 51, the drive current for each gradation of the drive voltage is detected by this detection circuit, and each gradation of the drive voltage and the display brightness (the display brightness and the drive current are in a proportional relationship). Are stored in the volatile memory 11, the driving history can be acquired. The characteristic of the time change due to the first correction signal can also be set by acquiring the drive history in the same manner.

このようにして、残像補正回路9は第1及び第2の補正信号を生成し、この第1及び第2の補正信号を用いて電子源ごとに駆動信号を補正する。このように、本実施例に係る残像補正回路9の構成によれば、図8の点線で示された表示映像の輝度変化及び輝度低下を相殺するように、第1及び第2の補正信号で駆動電圧を補正するので、上述した残像現象を低減できるとともに、電子源の電荷蓄積に伴う輝度の低下を抑制することができる。   In this way, the afterimage correction circuit 9 generates first and second correction signals, and corrects the drive signal for each electron source using the first and second correction signals. As described above, according to the configuration of the afterimage correction circuit 9 according to the present embodiment, the first and second correction signals are used so as to cancel the luminance change and the luminance decrease of the display image indicated by the dotted line in FIG. Since the drive voltage is corrected, the above-mentioned afterimage phenomenon can be reduced, and a decrease in luminance associated with charge accumulation in the electron source can be suppressed.

次に、本実施例に係る残像補正回路9の一具体例について、図5を参照しつつ説明する。本実施例に係る残像補正回路9は、補正後の駆動電圧をVOUT、入力映像信号に対応する駆動電圧をVin、補正信号としての、nフレーム目における補正パラメータをΔVとしたとき、各電子源(画素)の駆動電圧を例えば下記数1で補正し、残像を補償する。 Next, a specific example of the afterimage correction circuit 9 according to the present embodiment will be described with reference to FIG. The afterimage correction circuit 9 according to the present embodiment has a corrected drive voltage as V OUT , a drive voltage corresponding to the input video signal as V in , and a correction parameter at the nth frame as a correction signal as ΔV n . The drive voltage of each electron source (pixel) is corrected by, for example, the following equation 1 to compensate for the afterimage.

Figure 2008111892

但し、α、βはそれぞれ0≦α≦1、0≦β≦1を満たす定数であり、ΔVn-1は、n−1フレーム目における補正パラメータを示す。
Figure 2008111892

However, α and β are constants that satisfy 0 ≦ α ≦ 1 and 0 ≦ β ≦ 1, respectively, and ΔV n−1 indicates a correction parameter in the (n−1) th frame.

残像は、図4の駆動電流特性が実線で示すものから点線で示すものに変化するために発生するものである。数1はその変化量ΔVと、変化した駆動電流特性において本来流すべき駆動電流に対応した駆動電圧VOUTを演算する式である。尚、図4におけるVoは上述したオフセットに対応するものであり、図4の特性に従って補正信号を演算して生成することにより、時間変化分とオフセットの両方が考慮された駆動電圧の補正信号を得ることができる。この図4の特性は、上述したような駆動履歴をモニタリングすることにより得ることができる。 The afterimage is generated because the drive current characteristic in FIG. 4 changes from the solid line to the dotted line. Equation 1 is an equation for calculating the change amount ΔV n and the drive voltage V OUT corresponding to the drive current to be originally flowed in the changed drive current characteristic. Note that Vo in FIG. 4 corresponds to the above-described offset, and a correction signal for the drive voltage in which both the time change and the offset are taken into account is generated by calculating the correction signal according to the characteristics of FIG. Obtainable. The characteristics shown in FIG. 4 can be obtained by monitoring the drive history as described above.

図5は、焼付き補正回路9の一具体例を示すブロック図である。残像補正回路9に入力された映像信号は、階調電圧変換ブロック901で映像信号に対応した駆動電圧Vinに変換される。レジスタ902は数1のαに相当する値が格納されており、乗算器903でVinとαとの乗算を行う。一方、揮発性メモリ11は全画素のそれぞれに対応するΔVn-1が保持されており、同期信号によってメモリIF904から補正する画素に対応するΔVn-1を読み出す。読み出されたΔVn-1は、レジスタ905に格納される数1のβに相当する値と乗算器906で乗算される。Vinとαとの乗算値、及びΔVn-1とβとの乗算値は加算器907で加算されて、ΔVとして揮発性メモリ11に保持され、次フレームの補正に使用される。ΔVとVinは、加算器908で加算されVOUTとして電圧階調変換ブロック909に入力される。 FIG. 5 is a block diagram showing a specific example of the burn-in correction circuit 9. Video signal input to the residual image correction circuit 9 is converted into the drive voltage V in corresponding to a video signal at gradation voltage conversion block 901. The register 902 stores a value corresponding to α in Equation 1, and a multiplier 903 multiplies V in by α. On the other hand, the volatile memory 11 holds ΔV n−1 corresponding to each of all the pixels, and reads ΔV n−1 corresponding to the pixel to be corrected from the memory IF 904 by the synchronization signal. The read ΔV n−1 is multiplied by a multiplier 906 by a value corresponding to β in the number 1 stored in the register 905. The multiplication value of V in and α and the multiplication value of ΔV n−1 and β are added by an adder 907, held as ΔV n in the volatile memory 11, and used for correction of the next frame. ΔV n and V in are added by the adder 908 and input to the voltage gradation conversion block 909 as V OUT .

そしてVOUTは、電圧階調変換ブロック909によって駆動電圧に対応する映像信号に変換されて信号線制御回路4へ入力される。上記の構成により、図3で説明した表示領域1および2の輝度は図7に示されるようになる。図7の時間(a)では表示領域1の輝度が低下せず一定であり、時間(b)では表示領域1と表示領域2の輝度が同一である。さらに時間(d)で表示領域1の輝度は時間(a)と同様に一定である。 Then, V OUT is converted into a video signal corresponding to the drive voltage by the voltage gradation conversion block 909 and input to the signal line control circuit 4. With the above configuration, the luminance of the display areas 1 and 2 described in FIG. 3 is as shown in FIG. At time (a) in FIG. 7, the brightness of the display area 1 is constant without decreasing, and at time (b), the brightness of the display area 1 and the display area 2 is the same. Further, at time (d), the luminance of the display area 1 is constant as in time (a).

このように、本実施例によれば、残像現象を低減できるとともに輝度低下も抑制することができる。従って、本実施例に係る映像表示装置によれば、より高画質な映像を表示することが可能となる。   As described above, according to the present embodiment, the afterimage phenomenon can be reduced and the decrease in luminance can be suppressed. Therefore, the video display apparatus according to the present embodiment can display a higher quality video.

実施例1では短期焼付き補正回路9において、映像信号の階調を駆動電圧に変換したが、駆動電圧への変換を行うことなく補正を行ってもよい。本実施例は駆動電圧への変換を行うことなく補正する例であり、その詳細について図6を参照しつつ説明する。実施例1と異なる点は、補正に用いる数式と残像補正回路9の構成である。本実施例に係る残像補正回路9は、補正後の駆動電圧をDOUT、入力映像信号に対応する駆動電圧をDin、補正信号としての、nフレーム目における補正パラメータをΔDとしたとき、各電子源(画素)の駆動電圧を例えば下記数2で補正し、残像を補償する。この数2は残像による実効的な映像信号の降下分を算出する式である。 In the first embodiment, in the short-term burn-in correction circuit 9, the gradation of the video signal is converted into the drive voltage. However, the correction may be performed without conversion into the drive voltage. The present embodiment is an example in which correction is performed without performing conversion to a drive voltage, and details thereof will be described with reference to FIG. The difference from the first embodiment is the formula used for correction and the configuration of the afterimage correction circuit 9. The afterimage correction circuit 9 according to this embodiment has a corrected drive voltage as D OUT , a drive voltage corresponding to the input video signal as D in , and a correction parameter as a correction signal at the nth frame as ΔD n . The drive voltage of each electron source (pixel) is corrected by, for example, the following formula 2 to compensate for the afterimage. This number 2 is an expression for calculating the effective drop of the video signal due to the afterimage.

Figure 2008111892
但し、α、βはそれぞれ0≦α≦1、0≦β≦1を満たす定数であり、ΔDn-1は、n−1フレーム目における補正パラメータを示す。
Figure 2008111892
However, α and β are constants that satisfy 0 ≦ α ≦ 1 and 0 ≦ β ≦ 1, respectively, and ΔD n−1 indicates a correction parameter in the (n−1) th frame.

図6は第2実施例における残像補正回路9の一具体例を示すブロック図である。短期焼付き補正回路9に入力された映像信号Dinは、レジスタ902に格納される数2のαに相当する値と乗算器903で乗算される。一方、揮発性メモリ11は全画素のそれぞれに対応するΔDn-1が保持されており、同期信号によってメモリIF904から補正する画素のΔDn-1を読み出す。読み出されたΔDn-1はレジスタ905に格納される数2のβに相当する値と乗算器906で乗算される。Dinとαとの乗算値。及びΔDn-1とβの乗算値は加算器907で加算されて、ΔDとして揮発メモリに保持され、次フレームの補正に使用される。ΔDとDinは加算器908で加算されDOUTとして信号線制御回路4へ入力される。 FIG. 6 is a block diagram showing a specific example of the afterimage correction circuit 9 in the second embodiment. Short burn-correction circuit 9 video signal D in input to, is multiplied by the value a multiplier 903 which corresponds to the number 2 alpha stored in the register 902. On the other hand, the volatile memory 11 holds ΔD n−1 corresponding to each of all the pixels, and reads ΔD n−1 of the pixel to be corrected from the memory IF 904 by the synchronization signal. The read ΔD n−1 is multiplied by a multiplier 906 by a value corresponding to β in Equation 2 stored in the register 905. The product of D in and α. And the multiplication value of ΔD n−1 and β is added by an adder 907, held as ΔD n in a volatile memory, and used for correction of the next frame. ΔD n and D in are added by an adder 908 and input to the signal line control circuit 4 as D OUT .

上記の構成により、階調電圧変換ブロックおよび電圧階調変換ブロックを用いずに残像を補正することが可能になる。この実施例による補正でも、実施例1と同様に、図7で示されたように残像現象及び輝度低下の補正が可能になる。   With the above configuration, it is possible to correct the afterimage without using the gradation voltage conversion block and the voltage gradation conversion block. Even in the correction according to this embodiment, the afterimage phenomenon and the luminance decrease can be corrected as shown in FIG.

残像現象及び輝度低下を説明するための図。The figure for demonstrating an afterimage phenomenon and a brightness fall. 残像現象及び輝度低下を説明するための図。The figure for demonstrating an afterimage phenomenon and a brightness fall. 本発明に係る第一の実施例を示す図。The figure which shows the 1st Example which concerns on this invention. 駆動電圧と駆動電流の関係の一例を示す図。The figure which shows an example of the relationship between a drive voltage and a drive current. 第1実施例における残像補正回路9の位置具体例を示すブロック図。FIG. 3 is a block diagram showing a specific example of a position of an afterimage correction circuit 9 in the first embodiment. 第2実施例における残像補正回路9の位置具体例を示すブロック図。The block diagram which shows the specific example of the position of the afterimage correction circuit 9 in 2nd Example. 本発明の効果を示す図。The figure which shows the effect of this invention. 本実施形態によって補正された駆動電圧の波形を示す図。The figure which shows the waveform of the drive voltage correct | amended by this embodiment.

符号の説明Explanation of symbols

1…同期信号入力端子、2…タイミングコントローラ、3…映像信号入力端子、4…信号線制御回路、5…走査線制御回路、6…表示パネル、7…信号処理回路、8…走査線電圧補正回路、9…短期焼付き補正回路、10…高圧制御回路、11…揮発メモリ、41〜43…信号線、51〜53…走査線、901…階調電圧変換ブロック、902…レジスタ、903…乗算器、904…メモリIF、905…レジスタ、906…乗算器、907…加算器、908…加算器、909…電圧階調変換ブロック
DESCRIPTION OF SYMBOLS 1 ... Synchronization signal input terminal, 2 ... Timing controller, 3 ... Video signal input terminal, 4 ... Signal line control circuit, 5 ... Scanning line control circuit, 6 ... Display panel, 7 ... Signal processing circuit, 8 ... Scanning line voltage correction Circuit 9 Short-term burn-in correction circuit 10 High-voltage control circuit 11 Volatile memory 41-43 Signal line 51-53 Scan line 901 Gradation voltage conversion block 902 Register 903 Multiplication 904 ... memory IF, 905 ... register, 906 ... multiplier, 907 ... adder, 908 ... adder, 909 ... voltage gradation conversion block

Claims (16)

映像表示装置において、
表示画面の各画素に対応した複数の表示素子と、
該表示素子に映像信号に対応した駆動電圧を印加する駆動電圧供給部と、
前記駆動電圧供給部からの駆動電圧を補正するための補正回路と、を備え、
前記補正回路は、前記駆動電圧の変化に応答して生成され、かつ時間経過とともに変化する第1の補正信号と、前記駆動信号にオフセットを与えるための第2の補正信号とを用いて前記駆動電圧を補正することを特徴とする映像表示装置。
In the video display device,
A plurality of display elements corresponding to each pixel of the display screen;
A driving voltage supply unit that applies a driving voltage corresponding to a video signal to the display element;
A correction circuit for correcting the drive voltage from the drive voltage supply unit,
The correction circuit uses the first correction signal that is generated in response to the change in the drive voltage and changes with time, and the second correction signal for giving an offset to the drive signal. An image display device that corrects a voltage.
請求項1に記載の映像表示装置において、前記第1の補正信号のレベルが、時間経過とともに前記オフセットのレベルに収束されることを特徴とする映像表示装置。   The video display device according to claim 1, wherein the level of the first correction signal is converged to the level of the offset as time elapses. 請求項1に記載の映像表示装置において、前記オフセットのレベルが、前記駆動電圧のレベルに応じて変化することを特徴とする映像表示装置。   2. The video display device according to claim 1, wherein the level of the offset changes according to the level of the drive voltage. 請求項3に記載の映像表示装置において、前記オフセットのレベルが、前記駆動電圧のレベルが大きくなるに従い増加することを特徴とする映像表示装置。   4. The video display device according to claim 3, wherein the level of the offset increases as the level of the drive voltage increases. 請求項1に記載の映像表示装置において、前記表示素子は、有機EL(electroluminescence)により構成されることを特徴とする映像表示装置。   2. The video display device according to claim 1, wherein the display element is composed of organic EL (electroluminescence). 請求項1に記載の映像表示装置は、前記表示素子は、電界もしくは電子放出素子により構成されることを特徴とする映像表示装置。   The video display device according to claim 1, wherein the display element includes an electric field or an electron-emitting device. 映像表示装置において、
複数の走査線と、
該複数の走査線の少なくとも左右のいずれか一端に接続され、該複数の走査線に対し、走査電圧を順次印加する走査線制御回路と、
複数の信号線と、
該複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加する信号線制御回路と、
前記複数の走査線と前記複数の信号線との交点部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源と、
前記電子源から放出された電子により励起されて発光する蛍光体と、
前記電子源に印加される各駆動電圧を補正する補正回路と、を備え、
前記補正回路は、前記駆動電圧の変化に応答して生成され、かつ時間経過とともに変化する第1の補正信号と、前記駆動信号にオフセットを与えるための第2の補正信号とを用いて前記駆動電圧を補正することを特徴とする映像表示装置。
In the video display device,
A plurality of scan lines;
A scanning line control circuit connected to at least one of the left and right ends of the plurality of scanning lines and sequentially applying a scanning voltage to the plurality of scanning lines;
Multiple signal lines,
A signal line control circuit that is connected to the plurality of signal lines and applies a driving voltage corresponding to the input video signal to the plurality of signal lines;
An electron source connected to intersections of the plurality of scanning lines and the plurality of signal lines, respectively, and emitting electrons in accordance with a potential difference between the scanning voltage and the driving voltage;
A phosphor that emits light when excited by electrons emitted from the electron source;
A correction circuit for correcting each drive voltage applied to the electron source,
The correction circuit uses the first correction signal that is generated in response to the change in the drive voltage and changes with time, and the second correction signal for giving an offset to the drive signal. An image display device that corrects a voltage.
請求項7に記載の映像表示装置において、前記電子源は、2つの金属層で絶縁体を挟んで構成されることを特徴とする映像表示装置。   8. The video display device according to claim 7, wherein the electron source is configured by sandwiching an insulator between two metal layers. 請求項7に記載の映像表示装置において、前記第1の補正信号のレベルが時間経過とともに前記オフセットのレベルに収束され、該オフセットのレベルが、前記駆動電圧のレベルが大きくなるに従い増加することを特徴とする映像表示装置。   8. The video display device according to claim 7, wherein the level of the first correction signal is converged to the offset level over time, and the level of the offset increases as the level of the drive voltage increases. A characteristic video display device. 映像表示装置において、
複数の走査線と、
該複数の走査線の少なくとも左右のいずれか一端に接続され、該複数の走査線に対し、走査電圧を順次印加する走査線制御回路と、
複数の信号線と、
該複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加する信号線制御回路と、
前記複数の走査線と前記複数の信号線との交点部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源と、
前記電子源から放出された電子により励起されて発光する蛍光体と、
前記電子源に印加される各駆動電圧を補正する補正回路と、を備え、
前記補正回路は、前記電子源の駆動履歴に応じた補正信号を用いて前記駆動電圧を補正することを特徴とする映像表示装置。
In the video display device,
A plurality of scan lines;
A scanning line control circuit connected to at least one of the left and right ends of the plurality of scanning lines and sequentially applying a scanning voltage to the plurality of scanning lines;
Multiple signal lines,
A signal line control circuit that is connected to the plurality of signal lines and applies a driving voltage corresponding to the input video signal to the plurality of signal lines;
An electron source connected to intersections of the plurality of scanning lines and the plurality of signal lines, respectively, and emitting electrons in accordance with a potential difference between the scanning voltage and the driving voltage;
A phosphor that emits light when excited by electrons emitted from the electron source;
A correction circuit for correcting each drive voltage applied to the electron source,
The video display device, wherein the correction circuit corrects the driving voltage using a correction signal corresponding to a driving history of the electron source.
請求項10に記載の映像表示装置において、各駆動電圧に加算される補正信号が、前記入力される映像信号により変化されること特徴とする映像表示装置。   The video display device according to claim 10, wherein a correction signal added to each drive voltage is changed by the input video signal. 請求項10に記載の映像表示装置において、更に、前記補正回路と接続され、前記電子源の駆動履歴から算出される値を保持するためのメモリ部を備えることを特徴とする映像表示装置。   The video display device according to claim 10, further comprising a memory unit connected to the correction circuit and configured to hold a value calculated from a driving history of the electron source. 請求項12に記載の映像表示装置において、前記メモリ部は、各電子源に対応した補正信号のデータを保持することを特徴とする映像表示装置。   13. The video display device according to claim 12, wherein the memory unit holds correction signal data corresponding to each electron source. 請求項12に記載の映像表示装置において、前記メモリ部に記憶されるデータが、前記入力映像信号により変化されることを特徴とする映像表示装置。   13. The video display device according to claim 12, wherein data stored in the memory unit is changed by the input video signal. 請求項10に記載の映像表示装置において、前記補正回路は、前記駆動電圧に前記補正信号を加算することによって前記駆動電圧を補正するものであって、該補正信号により補正された駆動信号をVOUT、前記入力映像信号に対応する駆動電圧をVinとし、更に、前記補正信号を、nフレーム目における補正パラメータとしてΔVnで表したとき、下記数1に基づいて前記駆動信号を補正することを特徴とする映像表示装置。
Figure 2008111892

但し、0≦α≦1、0≦β≦1であり、ΔVn-1は、n−1フレーム目における補正パラメータを示す。
11. The video display device according to claim 10, wherein the correction circuit corrects the drive voltage by adding the correction signal to the drive voltage, and the drive signal corrected by the correction signal is expressed as V. OUT , when the drive voltage corresponding to the input video signal is V in and the correction signal is expressed as ΔV n as a correction parameter in the nth frame, the drive signal is corrected based on the following formula 1. A video display device characterized by the above.
Figure 2008111892

However, 0 ≦ α ≦ 1 and 0 ≦ β ≦ 1, and ΔV n−1 represents a correction parameter in the (n−1) th frame.
請求項10に記載の映像表示装置において、前記補正回路は、前記入力映像信号に前記補正信号を加算することによって前記駆動電圧を補正するものであって、補正後の映像信号をDOUT、前記入力映像信号Dinとし、更に、前記補正信号を、nフレーム目における画素の駆動履歴に基づく補正パラメータとしてΔDnで表したとき、下記数2に基づいて前記駆動信号を補正することを特徴とする映像表示装置。
Figure 2008111892

但し、0≦α≦1、0≦β≦1であり、ΔDn-1は、n−1フレーム目における補正パラメータを示す。
The video display device according to claim 10, wherein the correction circuit corrects the drive voltage by adding the correction signal to the input video signal, and the corrected video signal is represented by D OUT , an input video signal D in, further said correction signal, when expressed in [Delta] D n as a correction parameter based on the pixel driving history in the n th frame, and characterized in that to correct the drive signal based on the following Expression 2 Video display device.
Figure 2008111892

However, 0 ≦ α ≦ 1 and 0 ≦ β ≦ 1, and ΔD n−1 represents a correction parameter in the (n−1) th frame.
JP2006293479A 2006-10-30 2006-10-30 Video display apparatus Pending JP2008111892A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006293479A JP2008111892A (en) 2006-10-30 2006-10-30 Video display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006293479A JP2008111892A (en) 2006-10-30 2006-10-30 Video display apparatus

Publications (1)

Publication Number Publication Date
JP2008111892A true JP2008111892A (en) 2008-05-15

Family

ID=39444444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006293479A Pending JP2008111892A (en) 2006-10-30 2006-10-30 Video display apparatus

Country Status (1)

Country Link
JP (1) JP2008111892A (en)

Similar Documents

Publication Publication Date Title
RU2487423C2 (en) Display device and image signal processing method
KR101471225B1 (en) Display device, video signal processing method and recording medium
EP2148314B1 (en) Display device, display device drive method, and computer program
KR20100030633A (en) Display unit, method for processing video signal, and program for processing video signal
TW200536402A (en) Display and displaying method
KR20100021447A (en) Display device, video signal processing method and program
JP2012042611A (en) Image display device and control method thereof
CN114067752A (en) Display device and method for driving the same
US7277105B2 (en) Drive control apparatus and method for matrix panel
JP2009053651A (en) Electron discharge display device and video signal correcting method
KR101999761B1 (en) Organic Light Emitting Display Device and Driving Method Thereof
JP4198121B2 (en) Display device
JP3927900B2 (en) Display device
JP2005345752A (en) Video display device
US20070262927A1 (en) Electron emission display device and driving method thereof
US20070097061A1 (en) Display device
JP4040454B2 (en) Image display device
JP2005062464A (en) Matrix type display device and method for driving the same
JP2006178394A (en) Electron emission display making reference potential of scanning electrode line variable and and method for controlling electron emission display
JP2008111892A (en) Video display apparatus
US7663650B2 (en) Display device
JP2006171040A (en) Image display apparatus
US20060267506A1 (en) Image display device
JP2012073362A (en) Display device and control method thereof
JP2007323083A (en) Digital drive type display device