JP2008108803A - Method of cleaning semiconductor device - Google Patents

Method of cleaning semiconductor device Download PDF

Info

Publication number
JP2008108803A
JP2008108803A JP2006288331A JP2006288331A JP2008108803A JP 2008108803 A JP2008108803 A JP 2008108803A JP 2006288331 A JP2006288331 A JP 2006288331A JP 2006288331 A JP2006288331 A JP 2006288331A JP 2008108803 A JP2008108803 A JP 2008108803A
Authority
JP
Japan
Prior art keywords
metal
group
semiconductor substrate
film
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006288331A
Other languages
Japanese (ja)
Inventor
Takafumi Kotani
隆文 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006288331A priority Critical patent/JP2008108803A/en
Publication of JP2008108803A publication Critical patent/JP2008108803A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of cleaning a semiconductor device by which pollutant metal containing at least one of 3 group element (La, Ce, Pr, Nd, Th), 3A group element (Sc, Y), 4A group element (Zr, Hf), and 5A group element (Ta) can be removed at high speed and in high efficiency. <P>SOLUTION: The method of cleaning a semiconductor device is used to remove pollutant metal 11 that exists on a semiconductor substrate 10 and contains at least one selected from a group comprised of 3 group element (La, Ce, Pr, Nd, Th), 3A group element (Sc, Y), 4A group element (Zr, Hf), and 5A group element (Ta). It includes a step to oxidize the semiconductor substrate 10 by vapor phase so as to form a silicon oxide film 12 under the pollutant metal 11 and a step to remove the pollutant metal 11 together with the silicon oxide film 12 by chemical containing hydrofluoric acid or its salt. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置の洗浄方法に関し、特に、シリコン基板、シリコン膜又はシリコンを含む構造体上に、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)のうちの少なくとも1つの金属を含む汚染金属を除去する方法に関する。   The present invention relates to a method for cleaning a semiconductor device, and in particular, a group 3 element (La, Ce, Pr, Nd, Th), a group 3A element (Sc, Y) on a silicon substrate, a silicon film, or a structure including silicon. The present invention relates to a method for removing a contaminating metal including at least one metal of a group 4A element (Zr, Hf) and a group 5A element (Ta).

MOSFETの開発において、素子の微細化及び高集積化の要請から、これまでゲート絶縁膜の薄膜化の検討が盛んに行われてきた。現在の技術レベルによると、ゲート絶縁膜の厚みが数nmという極薄の水準に到達しているが、これよりも薄い絶縁膜を形成することは、リーク電流の増大等により素子の信頼性が損なわれる懸念がある。   In the development of MOSFETs, investigations for thinning the gate insulating film have been actively conducted so far because of the demand for miniaturization and high integration of elements. According to the current technical level, the thickness of the gate insulating film has reached an extremely thin level of several nanometers, but forming an insulating film thinner than this makes the reliability of the element due to an increase in leakage current, etc. There is concern that it will be damaged.

こうした中、近年、従来のSiO膜又はSiON膜に加え、誘電率の高い、いわゆる高誘電率膜(High−K)の適用が検討されつつある。High−K材料としては、例えば、Zr、Hf、HfSi、及びHfLaなどの材料が検討されている。こういった材料を用いた高誘電率膜をトランジスタの絶縁膜に適用した場合、ゲート容量を高くすると共にリーク電流の低減を図ることができる。このため、ゲート絶縁膜として従来のSiO膜又はSiON膜を用いたゲート構造と、ゲート絶縁膜としてHigh−K材料を用いたゲート構造とが同一基板上に存在する、すなわち、2種類以上の異なる材料及び組成を有するゲート絶縁膜が同一基板上に形成された半導体装置が検討されている。 Under these circumstances, in addition to the conventional SiO 2 film or SiON film, application of a so-called high dielectric constant film (High-K) having a high dielectric constant is being studied. As the High-K material, for example, materials such as Zr x O y , Hf x O y , Hf x Si y O z , and Hf x La y O z have been studied. When a high dielectric constant film using such a material is applied to an insulating film of a transistor, gate capacitance can be increased and leakage current can be reduced. Therefore, a gate structure using a conventional SiO 2 film or SiON film as a gate insulating film and a gate structure using a High-K material as a gate insulating film exist on the same substrate, that is, two or more types of gate structures are used. A semiconductor device in which gate insulating films having different materials and compositions are formed on the same substrate has been studied.

一方、DRAM等のメモリ素子においては、より高い誘電率を有する材料により容量膜を構成する技術が望まれており、現在、Ta等の材料が容量膜として検討され始めている。 On the other hand, in a memory element such as a DRAM, a technique for forming a capacitive film with a material having a higher dielectric constant is desired. Currently, a material such as Ta x O y is being studied as a capacitive film.

ところで、一般に、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、又は5A族元素(Ta)の酸化物は、高い清浄度にて溶解除去することが困難である。特に、シリコン基板表面上にこれらの材料からなる汚染物質が付着すると、これらの元素がシリコンと反応することによりシリサイドなどが形成されて、除去することが極めて困難になる。   By the way, in general, an oxide of a group 3 element (La, Ce, Pr, Nd, Th), a group 3A element (Sc, Y), a group 4A element (Zr, Hf), or a group 5A element (Ta) is high. It is difficult to dissolve and remove with cleanliness. In particular, when contaminants made of these materials adhere to the surface of the silicon substrate, silicide or the like is formed by the reaction of these elements with silicon, making it extremely difficult to remove.

また、上述したように、ゲート絶縁膜として従来のSiO膜又はSiON膜を用いたゲート構造と、ゲート絶縁膜としてHigh−K材料を用いたゲート構造とが同一基板上に存在する、すなわち、2種類以上の異なる材料及び組成を有するゲート絶縁膜が同一基板上に形成された半導体装置では、High−K材料からなるゲート絶縁膜の形成時等に発生した汚染金属が、従来のSiO膜又はSiON膜を用いたゲート絶縁膜に対してクロスコンタミ(cross contamination)となってトランジスタの性能劣化が懸念される。 Further, as described above, the gate structure using the conventional SiO 2 film or the SiON film as the gate insulating film and the gate structure using the High-K material as the gate insulating film exist on the same substrate, that is, In a semiconductor device in which two or more kinds of gate insulating films having different materials and compositions are formed on the same substrate, a contaminated metal generated during the formation of a gate insulating film made of a High-K material or the like is a conventional SiO 2 film. Alternatively, there is a concern that the performance of the transistor may deteriorate due to cross contamination with the gate insulating film using the SiON film.

さらに、シリコン基板上に、深さ方向にセルを形成するトレンチ型DRAMにおいても、同様に、クロスコンタミによるトランジスタの性能劣化が懸念される。   Further, in a trench type DRAM in which cells are formed in the depth direction on a silicon substrate, there is a concern that the transistor performance is deteriorated due to cross contamination.

このように、High−K膜に用いる、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)の少なくとも1つの金属を含む汚染金属は、高い洗浄度で除去することが必要である。   Thus, the Group 3 element (La, Ce, Pr, Nd, Th), the 3A group element (Sc, Y), the 4A group element (Zr, Hf), and the 5A group element (Ta) used in the High-K film are used. It is necessary to remove the contaminating metal containing at least one metal) with a high degree of cleaning.

これに対し、一般的には、フッ化水素酸を用いてシリコン基板上の汚染金属を除去する方法が採用されている(例えば、特許文献1参照)。   On the other hand, generally, a method of removing a contaminating metal on a silicon substrate using hydrofluoric acid is employed (see, for example, Patent Document 1).

図10(a)及び(b)は、従来に係る汚染金属の除去方法を工程順に示す断面図である。   10A and 10B are cross-sectional views showing a conventional method for removing contaminated metals in the order of steps.

3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)のうちの少なくとも1つを含む金属を含有する膜を洗浄処理又はドライエッチングなどで剥離した後に、図10(a)に示すように、半導体基板1上に汚染金属2が残留している場合(なお、図面上、汚染金属を厚みを持たせた膜状態で表示しているが、実際には表面に付着する程度で存在しているものである。)に、図10(b)に示すように、フッ化水素酸又はその塩を含む薬液を用いたエッチング洗浄処理を行う。このようにすると、フッ化水素酸がシリコン基板1の一部を溶解し、リフトオフ効果によって汚染金属2が除去される。
特開2003−229401号公報
A metal containing at least one of group 3 element (La, Ce, Pr, Nd, Th), group 3A element (Sc, Y), group 4A element (Zr, Hf), and group 5A element (Ta) When the contaminated metal 2 remains on the semiconductor substrate 1 as shown in FIG. 10A after the contained film is removed by cleaning treatment or dry etching, the thickness of the contaminated metal is reduced in the drawing. Although it is displayed in the state of the film provided, it is actually present to such an extent that it adheres to the surface.) As shown in FIG. 10 (b), hydrofluoric acid or a salt thereof is added. An etching cleaning process using a chemical solution is performed. If it does in this way, hydrofluoric acid will melt | dissolve a part of silicon substrate 1, and the contamination metal 2 will be removed by the lift-off effect.
JP 2003-229401 A

ところが、上記従来の方法では、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)の少なくとも1つの金属を含む汚染金属を除去することは容易ではない。すなわち、高速で且つ高効率にて、当該汚染金属を除去することは困難である。例えば、フッ化水素酸1質量%の水溶液に対する除去対象となる膜のエッチングレートは、LaO膜又はHfO膜の場合、0.5nm/min以下であり、SiO膜の場合の4nm/minと比べると、汚染金属の除去速度が非常に遅く効率が悪い。 However, in the conventional method, at least one of the group 3 elements (La, Ce, Pr, Nd, Th), the group 3A element (Sc, Y), the group 4A element (Zr, Hf), and the group 5A element (Ta) is used. It is not easy to remove contaminating metals including one metal. That is, it is difficult to remove the contaminated metal at high speed and high efficiency. For example, the etching rate of the film to be removed with respect to an aqueous solution of 1% by mass of hydrofluoric acid is 0.5 nm / min or less in the case of LaO 2 film or HfO 2 film, and 4 nm / min in the case of SiO 2 film. Compared with, the removal rate of contaminating metals is very slow and the efficiency is poor.

前記に鑑み、本発明の目的は、高速且つ高効率にて、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)の少なくとも1つの金属を含む汚染金属を除去する半導体装置の洗浄方法を提供することである。   In view of the above, the object of the present invention is to provide a group 3 element (La, Ce, Pr, Nd, Th), a group 3A element (Sc, Y), a group 4A element (Zr, Hf), at high speed and high efficiency. And a method for cleaning a semiconductor device that removes contaminating metals including at least one metal of Group 5A element (Ta).

前記の目的を達成するために、本発明の第1の側面に係る半導体装置の洗浄方法は、半導体基板上に存在する、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)よりなる群のうちから選択された少なくとも1つの金属を含む汚染金属を除去する半導体装置の洗浄方法であって、半導体基板を気相酸化することにより、汚染金属の下部にシリコン酸化膜を形成する工程と、フッ化水素酸又はその塩を含む薬液を用いて、シリコン酸化膜と共に汚染金属を除去する工程とを含む。   In order to achieve the above object, a semiconductor device cleaning method according to the first aspect of the present invention includes a group 3 element (La, Ce, Pr, Nd, Th), a group 3A element present on a semiconductor substrate. (Sc, Y) A method for cleaning a semiconductor device for removing a contaminating metal including at least one metal selected from the group consisting of a group 4A element (Zr, Hf) and a group 5A element (Ta). A step of forming a silicon oxide film under the contaminated metal by vapor phase oxidation of the semiconductor substrate; and a step of removing the contaminated metal together with the silicon oxide film using a chemical solution containing hydrofluoric acid or a salt thereof. including.

本発明の第2の側面に係る半導体装置の洗浄方法は、半導体基板上に存在する、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)よりなる群のうちから選択された少なくとも1つの金属を含む汚染金属を除去する半導体装置の洗浄方法であって、半導体基板上に、ゲート絶縁膜と金属を含むゲート電極とからなるゲート構造体を形成する工程と、半導体基板上に、ゲート構造体の上面及び側面に、耐酸化性を有する絶縁膜よりなる保護絶縁膜を形成する工程と、保護絶縁膜を形成する工程の後に、半導体基板を気相酸化することにより、ゲート構造体を形成する際に生じた汚染金属の下部にシリコン酸化膜を形成する工程と、フッ化水素酸又はその塩を含む薬液を用いて、シリコン酸化膜と共に汚染金属を除去する工程とを含む。   The method for cleaning a semiconductor device according to the second aspect of the present invention includes a group 3 element (La, Ce, Pr, Nd, Th), a group 3A element (Sc, Y), and a group 4A element present on a semiconductor substrate. (Zr, Hf) and a cleaning method of a semiconductor device for removing a contaminating metal containing at least one metal selected from the group consisting of 5A group elements (Ta), comprising: a gate insulating film on a semiconductor substrate; Forming a gate structure made of a metal-containing gate electrode, and forming a protective insulating film made of an oxidation-resistant insulating film on the top and side surfaces of the gate structure on the semiconductor substrate; After the step of forming the protective insulating film, a step of forming a silicon oxide film below the contaminated metal generated when forming the gate structure by vapor phase oxidation of the semiconductor substrate, and hydrofluoric acid or its A chemical solution containing salt There are, and removing the contaminant metals with silicon oxide film.

本発明の第3の側面に係る半導体装置の洗浄方法は、半導体基板上に存在する、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)よりなる群のうちから選択された少なくとも1つの金属を含む汚染金属を除去する半導体装置の洗浄方法であって、半導体基板上に、金属を含むゲート絶縁膜と金属を含まないゲート電極とからなるゲート構造体を形成する工程と、ゲート構造体を形成する工程の後に、半導体基板を気相酸化することにより、ゲート構造体を形成する際に生じた汚染金属の下部にシリコン酸化膜を形成する工程と、フッ化水素酸又はその塩を含む薬液を用いて、シリコン酸化膜と共に汚染金属を除去する工程とを含む。   The method for cleaning a semiconductor device according to the third aspect of the present invention includes a group 3 element (La, Ce, Pr, Nd, Th), a group 3A element (Sc, Y), and a group 4A element present on a semiconductor substrate. (Zr, Hf) and a method for cleaning a semiconductor device for removing a contaminating metal containing at least one metal selected from the group consisting of a group 5A element (Ta), including a metal on a semiconductor substrate When forming a gate structure by vapor phase oxidation of a semiconductor substrate after a step of forming a gate structure composed of a gate insulating film and a gate electrode not containing a metal and a step of forming a gate structure A step of forming a silicon oxide film under the generated contaminated metal and a step of removing the contaminated metal together with the silicon oxide film using a chemical solution containing hydrofluoric acid or a salt thereof are included.

本発明の第4の側面に係る半導体装置の洗浄方法は、半導体基板上に存在する、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)よりなる群のうちから選択された少なくとも1つの金属を含む汚染金属を除去する半導体装置の洗浄方法であって、半導体基板上に、金属を含む金属膜を形成する工程と、金属膜を所望の形状にパターニングする工程と、半導体基板を気相酸化することにより、パターニングの際に生じた汚染金属の下部にシリコン酸化膜を形成すると共に、パターニングされた金属膜を酸化することにより、金属酸化膜を形成する工程と、金属酸化膜の上に、金属を含まないゲート電極を形成する工程と、ゲート電極を形成する工程の後に、フッ化水素酸又はその塩を含む薬液を用いて、シリコン酸化膜と共に汚染金属を除去する工程とを含む。   The method for cleaning a semiconductor device according to the fourth aspect of the present invention includes a group 3 element (La, Ce, Pr, Nd, Th), a group 3A element (Sc, Y), a group 4A element present on a semiconductor substrate. (Zr, Hf) and a method for cleaning a semiconductor device for removing a contaminating metal containing at least one metal selected from the group consisting of a group 5A element (Ta), including a metal on a semiconductor substrate A step of forming a metal film, a step of patterning the metal film into a desired shape, and a gas phase oxidation of the semiconductor substrate, thereby forming a silicon oxide film below the contaminated metal generated during the patterning and patterning. After the step of forming the metal oxide film by oxidizing the formed metal film, the step of forming the gate electrode not containing metal on the metal oxide film, and the step of forming the gate electrode, Acid or by using a chemical solution containing a salt thereof, and removing the contaminant metals with silicon oxide film.

本発明の第4の側面に係る半導体装置の洗浄方法において、金属膜を形成する工程は、PVD(Physical Vapor Deposition)法、ALD(Atomic Layer Deposition)法、又はCVD(Chemicla Vapor Deposition)法を用いて行われる。   In the method for cleaning a semiconductor device according to the fourth aspect of the present invention, the metal film forming step uses a PVD (Physical Vapor Deposition) method, an ALD (Atomic Layer Deposition) method, or a CVD (Chemicla Vapor Deposition) method. Done.

本発明の第1〜第4の側面に係る半導体装置の洗浄方法において、気相酸化を行う工程は、熱酸化、ラジカル酸化、プラズマ酸化、及びUV酸化のうちの少なく1つを含む酸化方法を用いて行われることが好ましい。   In the method for cleaning a semiconductor device according to the first to fourth aspects of the present invention, the step of performing vapor phase oxidation includes an oxidation method including at least one of thermal oxidation, radical oxidation, plasma oxidation, and UV oxidation. It is preferable to be carried out using.

本発明の第1〜第4の側面に係る半導体装置の洗浄方法において、シリコン酸化膜は、0.3nm以上の膜厚を有することが好ましい。   In the semiconductor device cleaning methods according to the first to fourth aspects of the present invention, the silicon oxide film preferably has a thickness of 0.3 nm or more.

本発明の第1〜第4の側面に係る半導体装置の洗浄方法において、汚染金属は、半導体基板の下面にさらに存在しており、気相酸化を行う工程は、半導体基板の下面側を酸化して、半導体基板の下面側にシリコン酸化膜を形成する工程を含むことが好ましい。   In the method for cleaning a semiconductor device according to the first to fourth aspects of the present invention, the contaminated metal further exists on the lower surface of the semiconductor substrate, and the step of performing vapor phase oxidation oxidizes the lower surface side of the semiconductor substrate. Preferably, the method includes a step of forming a silicon oxide film on the lower surface side of the semiconductor substrate.

本発明の第1〜第4の側面に係る半導体装置の洗浄方法において、気相酸化を行う工程は、シリコンを含有する半導体基板、及び半導体基板上に形成されたシリコンを含有する構造体の露出面を酸化する工程であることが好ましい。   In the method for cleaning a semiconductor device according to the first to fourth aspects of the present invention, the step of performing vapor phase oxidation includes exposing a semiconductor substrate containing silicon and a structure containing silicon formed on the semiconductor substrate. A step of oxidizing the surface is preferred.

本発明の第1〜第4の側面に係る半導体装置の洗浄方法において、汚染物質の汚染濃度は、1.0×10atoms/cm以上であって且つ1.0×1016atoms/cm未満であることが好ましい。 In the semiconductor device cleaning method according to the first to fourth aspects of the present invention, the contamination concentration of the contaminant is 1.0 × 10 9 atoms / cm 2 or more and 1.0 × 10 16 atoms / cm 2. Preferably it is less than 2 .

本発明の半導体装置の洗浄方法によれば、半導体基板上に残留する汚染金属の残留濃度を1.0×10atoms/cm以下にまで低減する時間を大幅に短縮すると共に、残留濃度のレベルを大幅に低減することができる。 According to the method for cleaning a semiconductor device of the present invention, the time for reducing the residual concentration of the contaminating metal remaining on the semiconductor substrate to 1.0 × 10 9 atoms / cm 2 or less is greatly shortened, and the residual concentration is reduced. The level can be greatly reduced.

(第1の実施形態)
以下に、本発明の第1の実施形態に係る半導体装置の洗浄方法について図面を参照しながら説明する。
(First embodiment)
A method for cleaning a semiconductor device according to the first embodiment of the present invention will be described below with reference to the drawings.

本発明の第1の実施形態に係る半導体装置の洗浄方法は、シリコンからなる半導体基板の上面、又はシリコンからなる半導体基板の上面及びシリコンを含有する構造体の表面に存在に存在する、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)よりなる群のうちから選択された少なくとも1つの金属を含む汚染金属を除去する方法を提供するものであって、具体的には、半導体基板、又は半導体基板及び構造体を気相酸化することにより、汚染金属の下部にシリコン酸化膜を形成する工程と、フッ化水素酸又はその塩を含む薬液を用いて、シリコン酸化膜と共に汚染金属を除去する工程とを備えるものである。なお、ここでは、半導体基板の上面に存在する汚染金属を除去する場合を例として説明しているが、これに限定される趣旨ではなく、以下の実施例を含めて、半導体基板の下面に存在する汚染金属についても、半導体基板の上面に存在する汚染金属を除去する場合と同様にして、除去することが可能であることは言うまでもない。   The method for cleaning a semiconductor device according to the first embodiment of the present invention includes a group 3 existing on the upper surface of a semiconductor substrate made of silicon, or the upper surface of a semiconductor substrate made of silicon and the surface of a structure containing silicon. At least one selected from the group consisting of an element (La, Ce, Pr, Nd, Th), a group 3A element (Sc, Y), a group 4A element (Zr, Hf), and a group 5A element (Ta) Provided is a method for removing a contaminated metal including a metal. Specifically, a semiconductor substrate or a semiconductor substrate and a structure are vapor-phase oxidized to form a silicon oxide film under the contaminated metal. And a step of removing the contaminated metal together with the silicon oxide film using a chemical solution containing hydrofluoric acid or a salt thereof. Here, the case where the contaminating metal existing on the upper surface of the semiconductor substrate is removed is described as an example. However, the present invention is not limited to this, and the present invention is present on the lower surface of the semiconductor substrate including the following examples. Needless to say, the contaminated metal can be removed in the same manner as the case of removing the contaminated metal present on the upper surface of the semiconductor substrate.

以下に、本発明の第1の実施形態に係る半導体装置の洗浄方法の第1及び第2の実施例について説明する。   Hereinafter, first and second examples of the semiconductor device cleaning method according to the first embodiment of the present invention will be described.

−第1の実施形態に係る第1の実施例−
図1(a)〜(c)は、本発明の第1の実施形態に係る半導体装置の洗浄方法に関する第1の実施例を示す工程断面図である。
-A first example according to the first embodiment-
1A to 1C are process cross-sectional views illustrating a first example relating to a semiconductor device cleaning method according to the first embodiment of the present invention.

まず、図1(a)に示すように、シリコンからなる半導体基板10の上に、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)のうちの少なくとも1つの金属を含む汚染金属11が、1.0×1016atoms/cm以下で残留している。 First, as shown in FIG. 1A, on a semiconductor substrate 10 made of silicon, a group 3 element (La, Ce, Pr, Nd, Th), a group 3A element (Sc, Y), a group 4A element ( Contaminated metal 11 including at least one of Zr, Hf) and 5A group element (Ta) remains at 1.0 × 10 16 atoms / cm 2 or less.

次に、図1(b)に示すように、熱酸化、ラジカル酸化、プラズマ酸化、及びUV酸化のいずれか1つを含む方法を用いて、半導体基板10を酸化すことにより、汚染金属11の下部に膜厚0.3nm以上のシリコン酸化膜12を形成する。ここで、酸化条件の一例として、1000℃、60secにてパイロジェニック熱処理を行うと、膜厚10nmのシリコン酸化膜12が形成される。   Next, as shown in FIG. 1B, by oxidizing the semiconductor substrate 10 using a method including any one of thermal oxidation, radical oxidation, plasma oxidation, and UV oxidation, the contamination metal 11 is removed. A silicon oxide film 12 having a thickness of 0.3 nm or more is formed below. Here, as an example of oxidation conditions, when pyrogenic heat treatment is performed at 1000 ° C. for 60 seconds, a silicon oxide film 12 having a thickness of 10 nm is formed.

次に、図1(c)に示すように、フッ化水素酸又はその塩を含む薬液を用いて、エッチング洗浄処理を行う。これにより、汚染金属11と共にシリコン酸化膜12が除去される。ただし、本工程では、シリコン酸化膜12は完全除去するようにエッチング洗浄処理を行ってもよいし、シリコン酸化膜12を0.3nm以上エッチングすると共にその一部を残存させるようにエッチング洗浄処理を行ってもよい。このように、シリコン酸化膜12を0.3nm以上エッチング除去することにより、汚染金属11を1.0×10atoms/cm以下まで低減することができる。 Next, as shown in FIG. 1C, an etching cleaning process is performed using a chemical solution containing hydrofluoric acid or a salt thereof. Thereby, the silicon oxide film 12 is removed together with the contaminating metal 11. However, in this step, an etching cleaning process may be performed so that the silicon oxide film 12 is completely removed, or an etching cleaning process is performed so that the silicon oxide film 12 is etched by 0.3 nm or more and a part thereof remains. You may go. Thus, the contaminated metal 11 can be reduced to 1.0 × 10 9 atoms / cm 2 or less by etching away the silicon oxide film 12 by 0.3 nm or more.

ここで、図2は、本発明の第1の実施形態に係る半導体装置の洗浄方法に関する第1の実施例において、エッチング時間と汚染金属11の残留濃度との関係を示している。   Here, FIG. 2 shows the relationship between the etching time and the residual concentration of the contaminating metal 11 in the first example relating to the semiconductor device cleaning method according to the first embodiment of the present invention.

図2に示すように、酸化工程を有する本発明のエッチング洗浄処理を用いた場合(a1〜a3)について、酸化工程無しの従来のエッチング洗浄処理を用いた場合(b1〜b3)との比較を行った。なお、図において、a1及びb1は、薬液としてHF/HNOを用い、a2及びb2では、薬液としてHF/HClを用い、a3及びb3では、薬液としてHFを用いている。 As shown in FIG. 2, when the etching cleaning process of the present invention having an oxidation process (a1 to a3) is used, the comparison with the case of using a conventional etching cleaning process without an oxidation process (b1 to b3) is compared. went. In the figure, a1 and b1 use HF / HNO 3 as a chemical solution, a2 and b2 use HF / HCl as a chemical solution, and a3 and b3 use HF as a chemical solution.

図2から明らかなように、それぞれ同じ薬液を用いた結果同士で比較すると、エッチング洗浄処理後に半導体基板10上に残留する汚染金属11の残留濃度を1.0×10atoms/cm以下にまで低減する時間は、本発明の場合では従来の場合に比べて大幅に短縮されていることが分かる。また、汚染金属11の残留濃度のレベルについても、本発明の場合では従来の場合に比べて大幅に低減していることが分かる。 As apparent from FIG. 2, when the results using the same chemical solution are compared with each other, the residual concentration of the contaminating metal 11 remaining on the semiconductor substrate 10 after the etching cleaning process is reduced to 1.0 × 10 9 atoms / cm 2 or less. It can be seen that the time required to reduce the time is significantly reduced in the case of the present invention compared to the conventional case. It can also be seen that the residual concentration level of the contaminated metal 11 is significantly reduced in the present invention compared to the conventional case.

−第1の実施形態に係る第2の実施例−
図3(a)〜(c)は、本発明の第1の実施形態に係る半導体装置の洗浄方法に関する第2の実施例を示す工程断面図である。
-Second Example of the First Embodiment-
FIGS. 3A to 3C are process cross-sectional views illustrating a second example of the semiconductor device cleaning method according to the first embodiment of the present invention.

まず、図3(a)に示すように、シリコンからなる半導体基板20の上には、表面にシリコンを露出する構造体21が形成されている。半導体基板20の上面、構造体21の上面及び側面には、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)のうちの少なくとも1つの金属を含んでなる汚染金属23が、1.0×1016atoms/cm以下で残留している。 First, as shown in FIG. 3A, a structure 21 exposing silicon on the surface is formed on a semiconductor substrate 20 made of silicon. On the upper surface of the semiconductor substrate 20, the upper surface and the side surface of the structure 21, a group 3 element (La, Ce, Pr, Nd, Th), a group 3A element (Sc, Y), a group 4A element (Zr, Hf), and Contaminated metal 23 containing at least one metal of group 5A element (Ta) remains at 1.0 × 10 16 atoms / cm 2 or less.

次に、図3(b)に示すように、熱酸化、ラジカル酸化、プラズマ酸化、及びUV酸化のいずれか1つを含む方法を用いて、半導体基板20の上面、構造体21の上面及び側面を酸化することにより、汚染金属23の下部に膜厚0.3nm以上のシリコン酸化膜24を形成する。ここで、複雑な構造体であってもその表面を比較的均一良く酸化することができると共に、パイロジェニック熱処理よりも酸化速度が低く制御し易い酸化条件の一例として、1000℃、60secにてドライ熱処理を行うと、膜厚2nmのシリコン酸化膜24が形成される。   Next, as illustrated in FIG. 3B, the top surface of the semiconductor substrate 20, the top surface and the side surface of the structure 21 are formed using a method including any one of thermal oxidation, radical oxidation, plasma oxidation, and UV oxidation. Is oxidized to form a silicon oxide film 24 having a thickness of 0.3 nm or more under the contaminated metal 23. Here, even if it is a complicated structure, the surface thereof can be oxidized relatively uniformly and with an oxidation rate lower than that of pyrogenic heat treatment and easy to control. When heat treatment is performed, a silicon oxide film 24 having a thickness of 2 nm is formed.

次に、図3(c)に示すように、従来と同様に、フッ化水素酸又はその塩を含む薬液を用いて、エッチング洗浄処理を行う。これにより、汚染金属23と共にシリコン酸化膜24が除去される。ただし、本工程では、シリコン酸化膜24は完全除去するようにエッチング洗浄処理を行ってもよいし、シリコン酸化膜24を0.3nm以上エッチングすると共にその一部を残存させるようにエッチング洗浄処理を行ってもよい。このように、シリコン酸化膜24を0.3nm以上エッチング除去することにより、汚染金属23を1.0×10atoms/cm以下まで低減することができる。 Next, as shown in FIG. 3C, an etching cleaning process is performed using a chemical solution containing hydrofluoric acid or a salt thereof as in the conventional case. Thereby, the silicon oxide film 24 is removed together with the contaminating metal 23. However, in this step, an etching cleaning process may be performed so that the silicon oxide film 24 is completely removed, or an etching cleaning process is performed so that the silicon oxide film 24 is etched by 0.3 nm or more and a part thereof remains. You may go. Thus, the contaminated metal 23 can be reduced to 1.0 × 10 9 atoms / cm 2 or less by etching away the silicon oxide film 24 by 0.3 nm or more.

なお、以上の第1の実施形態において、酸化方法としては、過酸化水素水又はオゾン水などの溶液による化学酸化は含めない。これは、薬液による化学酸化では、膜の緻密性が低く、また、各実施形態で列挙した酸化方法と比べて、化学酸化膜内に除去対象の金属を多く取り込んでしまうからである。すなわち、化学酸化膜内に除去対象の金属を多く取り込んでしまうと、その後のフッ化水素酸又はその塩を含む除去液を用いたエッチング洗浄処理において、化学酸化膜内に取り込まれた除去対象の金属を除去することは困難だからである。   In the first embodiment described above, the oxidation method does not include chemical oxidation using a solution such as hydrogen peroxide water or ozone water. This is because chemical oxidation with a chemical solution has low film density, and more metal to be removed is taken into the chemical oxide film than the oxidation methods listed in the embodiments. That is, if a large amount of the metal to be removed is taken into the chemical oxide film, the removal target taken into the chemical oxide film in the subsequent etching cleaning process using the removal liquid containing hydrofluoric acid or a salt thereof is used. This is because it is difficult to remove the metal.

一方で、上記実施形態で列挙した酸化方法は有効である。なぜなら、汚染金属に含まれ得る上記の元素群は、形成エンタルピーの関係から酸素原子との結びつきがシリコン原子よりも大きく、且つ、シリコン膜中及びシリコン酸化膜中における内の拡散長が小さいため、これらの元素は移動せず、半導体基板の最表面に存在して膜中に拡散しないからである。   On the other hand, the oxidation methods listed in the above embodiments are effective. This is because the element group that can be included in the contaminated metal has a larger bond with the oxygen atom than the silicon atom due to the formation enthalpy, and the diffusion length in the silicon film and the silicon oxide film is small. This is because these elements do not move and exist on the outermost surface of the semiconductor substrate and do not diffuse into the film.

なお、酸化後に行うエッチング洗浄処理に用いる薬液には、フッ化水素酸又はその塩を含む薬液中に、過酸化水素水又はオゾン水を含めるようにしてもよい。   Note that the chemical solution used for the etching cleaning process performed after oxidation may include hydrogen peroxide water or ozone water in a chemical solution containing hydrofluoric acid or a salt thereof.

なお、以上の第1の実施形態において、汚染金属が発生した際の濃度は、通常、1.0×10atoms/cmよりも大きく1.0×1016atoms/cm以下である。 In the first embodiment described above, the concentration when the contaminating metal is generated is usually larger than 1.0 × 10 9 atoms / cm 2 and not larger than 1.0 × 10 16 atoms / cm 2 .

なお、上記実施形態において、汚染金属を、図面上、厚みを持たせた膜状態で表示しているが、実際には表面に付着する程度で存在しているものである。   In the above-described embodiment, the contaminated metal is displayed in a film state having a thickness in the drawing, but it actually exists to the extent that it adheres to the surface.

(第2の実施形態)
以下に、本発明の第2の実施形態に係る半導体装置の洗浄方法について図面を参照しながら説明する。
(Second Embodiment)
A semiconductor device cleaning method according to the second embodiment of the present invention will be described below with reference to the drawings.

本実施形態は、第1の実施形態に係る半導体装置の洗浄方法の応用例であって、ゲート絶縁膜として従来のSiO膜又はSiON膜を用いたゲート構造と、ゲート絶縁膜としてHigh−K材料を用いたゲート構造とが同一基板上に存在する、すなわち、2種類以上の異なる材料及び組成を有するゲート絶縁膜が同一基板上に形成された半導体装置において、High−K材料からなるゲート絶縁膜の形成時等に発生した汚染金属が、従来のSiO膜又はSiON膜を用いたゲート絶縁膜に対してクロスコンタミとなってトランジスタの性能劣化を防止する方法を提供するものである。 The present embodiment is an application example of the semiconductor device cleaning method according to the first embodiment, and includes a gate structure using a conventional SiO 2 film or SiON film as a gate insulating film, and High-K as a gate insulating film. In a semiconductor device in which a gate structure using a material is present on the same substrate, that is, a gate insulating film having two or more different materials and compositions is formed on the same substrate, gate insulation made of a High-K material It is an object of the present invention to provide a method for preventing the deterioration of the performance of a transistor by causing contaminated metal generated during the formation of a film or the like as a cross-contamination with a gate insulating film using a conventional SiO 2 film or SiON film.

以下に、本発明の第2の実施形態に係る半導体装置の洗浄方法の第1〜第3の実施例について説明する。   The first to third examples of the semiconductor device cleaning method according to the second embodiment of the present invention will be described below.

−第2の実施形態に係る第1の実施例−
図4(a)〜(c)並びに図5(a)及び(b)は、本発明の第2の実施形態に係る半導体装置の洗浄方法に関する第1の実施例を示す工程断面図である。
-A first example according to the second embodiment-
FIGS. 4A to 4C and FIGS. 5A and 5B are process cross-sectional views illustrating a first example relating to a semiconductor device cleaning method according to the second embodiment of the present invention.

まず、図4(a)に示すように、シリコンからなる半導体基板30には、素子形成領域を区画する素子分離膜31が形成されており、半導体基板30及び素子分離膜31の上に、それぞれが、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)のうちの少なくとも1つの金属を含むゲート絶縁膜形成膜32a及びゲート電極形成膜33aを下から順次形成する。ここで、ゲート絶縁膜形成膜32a及びゲート電極形成膜33aの形成方法は特に限定されないが、例えばPVD(Physical Vapor Deposition)法、ALD(Atomic Layer Deposition)法、又はCVD(Chemicla Vapor Deposition)法等を用いることができる。   First, as shown in FIG. 4A, an element isolation film 31 for partitioning an element formation region is formed on a semiconductor substrate 30 made of silicon. On the semiconductor substrate 30 and the element isolation film 31, respectively. At least one metal selected from Group 3 elements (La, Ce, Pr, Nd, Th), Group 3A elements (Sc, Y), Group 4A elements (Zr, Hf), and Group 5A elements (Ta). A gate insulating film forming film 32a and a gate electrode forming film 33a are sequentially formed from below. Here, the formation method of the gate insulating film formation film 32a and the gate electrode formation film 33a is not particularly limited. Can be used.

次に、図4(b)に示すように、フォトレジストマスク又はハードマスク等を用いて、ドライエッチングを行うことにより、ゲート絶縁膜形成膜32aがパターン化されてなるゲート絶縁膜32とゲート電極形成膜33aがパターン化されてなるゲート電極33とからなるゲート構造体を形成する。また、この工程により、半導体基板30の上面、素子分離膜31の上面、並びにゲート構造体の上面及び側面(ゲート電極33の上面及び側面、ゲート絶縁膜22の側面)に、上記の3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)のうちの少なくとも1つの金属を含んでなる汚染金属34が、1.0×1016atoms/cm以下で残留する。 Next, as shown in FIG. 4B, the gate insulating film 32 and the gate electrode formed by patterning the gate insulating film forming film 32a by performing dry etching using a photoresist mask, a hard mask, or the like. A gate structure including the gate electrode 33 formed by patterning the formation film 33a is formed. In addition, by this step, the above group 3 elements are formed on the upper surface of the semiconductor substrate 30, the upper surface of the element isolation film 31, and the upper and side surfaces of the gate structure (the upper and side surfaces of the gate electrode 33 and the side surface of the gate insulating film 22). (La, Ce, Pr, Nd, Th), 3A group element (Sc, Y), 4A group element (Zr, Hf), and a contaminated metal comprising at least one metal of 5A group element (Ta) 34 remains at 1.0 × 10 16 atoms / cm 2 or less.

次に、図4(c)に示すように、後述の酸化処理に対して耐酸化性を有する例えばシリコン窒化膜等を半導体基板30の全面に堆積した後に、半導体基板30の上面に堆積されたシリコン窒化膜等を除去することで、ゲート構造体の上面及び側面にサイドウォール35を形成する。なお、ゲート構造体周囲の汚染金属は、ゲート構造体表面とサイドウォールとの間に封じ込まれるため、図面ではその表示を省略している。   Next, as shown in FIG. 4C, for example, a silicon nitride film or the like having oxidation resistance against an oxidation process described later is deposited on the entire surface of the semiconductor substrate 30, and then deposited on the upper surface of the semiconductor substrate 30. By removing the silicon nitride film and the like, sidewalls 35 are formed on the upper and side surfaces of the gate structure. Note that the contamination metal around the gate structure is sealed between the surface of the gate structure and the side wall, so that the display is omitted in the drawing.

次に、図5(a)に示すように、熱酸化、ラジカル酸化、プラズマ酸化、又はUV酸化のいずれかの方法を用いて、ソースドレイン領域(図示せず)等を含む半導体基板30及び素子分離膜31の上面を酸化することにより、汚染金属34の下部に膜厚0.3nm以上のシリコン酸化膜36を形成する。なお、酸化条件としては、前述した第1の実施形態の第1又は第2の実施例での一例を同様に用いることができる。   Next, as shown in FIG. 5A, a semiconductor substrate 30 and an element including a source / drain region (not shown) and the like using any one of thermal oxidation, radical oxidation, plasma oxidation, or UV oxidation. By oxidizing the upper surface of the separation film 31, a silicon oxide film 36 having a film thickness of 0.3 nm or more is formed below the contaminated metal 34. In addition, as an oxidation condition, an example in the 1st or 2nd Example of 1st Embodiment mentioned above can be used similarly.

次に、図5(b)に示すように、従来と同様に、フッ化水素酸又はその塩を含む薬液を用いて、エッチング洗浄処理を行う。これにより、汚染金属34と共にシリコン酸化膜36が除去される。ただし、本工程では、前述した第1の実施形態の第1又は第2の実施例での例と同様に、シリコン酸化膜36は完全除去するようしてもよいし、シリコン酸化膜36を0.3nm以上エッチングすると共にその一部を残存させるようにしてもよい。これにより、汚染金属34を1.0×10atoms/cm以下まで低減することができる。 Next, as shown in FIG. 5B, an etching cleaning process is performed using a chemical solution containing hydrofluoric acid or a salt thereof as in the conventional case. Thereby, the silicon oxide film 36 is removed together with the contaminated metal 34. However, in this step, the silicon oxide film 36 may be completely removed or the silicon oxide film 36 may be reduced to 0 as in the first or second example of the first embodiment. It is also possible to etch 3 nm or more and leave a part of it. Thereby, the contamination metal 34 can be reduced to 1.0 × 10 9 atoms / cm 2 or less.

次に、図示していないが、上記ゲート構造体と同一の半導体基板上に、公知の方法により、ゲート絶縁膜として従来のSiO膜又はSiON膜を用いたゲート構造体を形成する。このようにすると、当該工程の前には汚染金属34が洗浄除去されているため、High−K材料である上記で列挙した金属を含むゲート絶縁膜32及びゲート電極33の形成時に発生した汚染金属34が、従来のSiO膜又はSiON膜を用いたゲート絶縁膜に対してクロスコンタミとなってトランジスタの性能を劣化させることを防止できる。 Next, although not shown, a gate structure using a conventional SiO 2 film or SiON film as a gate insulating film is formed on the same semiconductor substrate as the gate structure by a known method. In this case, since the contaminated metal 34 is washed and removed before the process, the contaminated metal generated when forming the gate insulating film 32 and the gate electrode 33 containing the above-mentioned metals which are High-K materials. 34 can prevent deterioration of the transistor performance due to cross contamination with the gate insulating film using the conventional SiO 2 film or SiON film.

−第2の実施形態に係る第2の実施例−
図6(a)及び(b)並びに図7(a)及び(b)は、本発明の第2の実施形態に係る半導体装置の洗浄方法に関する第2の実施例を示す工程断面図である。
-Second Example according to Second Embodiment-
6 (a) and 6 (b) and FIGS. 7 (a) and 7 (b) are process cross-sectional views illustrating a second example relating to the semiconductor device cleaning method according to the second embodiment of the present invention.

まず、図6(a)に示すように、シリコンからなる半導体基板40には、素子形成領域を区画する素子分離膜41が形成されており、半導体基板40及び素子分離膜41の上に、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)のうちの少なくとも1つの金属を含むゲート絶縁膜形成膜42aと、これらの金属のいずれも含まないゲート電極形成膜43aを下から順次形成する。なお、このように、本実施例では、上述の第2の実施形態における第1の実施例とは異なり、ゲート絶縁膜形成膜42aのみが上記の列挙した金属を含んでおり、サイドウォールの形成は行わない。また、ゲート絶縁膜形成膜42a及びゲート電極形成膜43aの形成方法は、上述の本実施形態における第1の実施例と同様である。   First, as illustrated in FIG. 6A, an element isolation film 41 that partitions an element formation region is formed on a semiconductor substrate 40 made of silicon. On the semiconductor substrate 40 and the element isolation film 41, 3 Gate insulation containing at least one metal of group elements (La, Ce, Pr, Nd, Th), group 3A elements (Sc, Y), group 4A elements (Zr, Hf), and group 5A elements (Ta) A film formation film 42a and a gate electrode formation film 43a that does not contain any of these metals are sequentially formed from below. As described above, in this example, unlike the first example in the second embodiment described above, only the gate insulating film formation film 42a contains the above-described metals, and the formation of the sidewalls is performed. Do not do. The method for forming the gate insulating film formation film 42a and the gate electrode formation film 43a is the same as that in the first example of the present embodiment described above.

次に、図6(b)に示すように、フォトレジストマスク又はハードマスク等を用いて、ドライエッチングを行うことにより、ゲート絶縁膜形成膜42aがパターン化されてなるゲート絶縁膜42とゲート電極形成膜43aがパターン化されてなるゲート電極43とからなるゲート構造体を形成する。また、この工程により、半導体基板40の上面、及び素子分離膜41の上面に、上記の3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)のうちの少なくとも1つの金属を含んでなる汚染金属44が、1.0×1016atoms/cm以下で残留する。 Next, as shown in FIG. 6B, the gate insulating film 42 and the gate electrode formed by patterning the gate insulating film forming film 42a by performing dry etching using a photoresist mask, a hard mask, or the like. A gate structure including the gate electrode 43 formed by patterning the formation film 43a is formed. In addition, by this step, the above group 3 element (La, Ce, Pr, Nd, Th), 3A group element (Sc, Y), 4A group element is formed on the upper surface of the semiconductor substrate 40 and the upper surface of the element isolation film 41. Contaminated metal 44 containing at least one metal of (Zr, Hf) and Group 5A element (Ta) remains at 1.0 × 10 16 atoms / cm 2 or less.

次に、図7(a)に示すように、熱酸化、ラジカル酸化、プラズマ酸化、又はUV酸化のいずれかの方法を用いて、ソースドレイン領域(図示せず)等を含む半導体基板40及び素子分離膜41の上面を酸化することにより、汚染金属44の下部に膜厚0.3nm以上のシリコン酸化膜45を形成する。なお、酸化条件としては、前述した第1の実施形態の第1又は第2の実施例での一例を同様に用いることができる。   Next, as shown in FIG. 7A, a semiconductor substrate 40 and an element including a source / drain region (not shown) and the like using any one of thermal oxidation, radical oxidation, plasma oxidation, or UV oxidation. By oxidizing the upper surface of the separation film 41, a silicon oxide film 45 having a film thickness of 0.3 nm or more is formed below the contaminated metal 44. In addition, as an oxidation condition, an example in the 1st or 2nd Example of 1st Embodiment mentioned above can be used similarly.

次に、図7(b)に示すように、従来と同様に、フッ化水素酸又はその塩を含む薬液を用いて、エッチング洗浄処理を行う。これにより、汚染金属44と共にシリコン酸化膜45が除去される。ただし、本工程では、前述した第1の実施形態の第1又は第2の実施例での一例と同様に、シリコン酸化膜45は完全除去するようしてもよいし、シリコン酸化膜45を0.3nm以上エッチングすると共にその一部を残存させるようにしてもよい。これにより、汚染金属44を1.0×10atoms/cm以下まで低減することができる。 Next, as shown in FIG. 7B, an etching cleaning process is performed using a chemical solution containing hydrofluoric acid or a salt thereof, as in the prior art. Thereby, the silicon oxide film 45 is removed together with the contaminating metal 44. However, in this step, the silicon oxide film 45 may be completely removed or the silicon oxide film 45 may be reduced to 0 as in the first or second example of the first embodiment described above. It is also possible to etch 3 nm or more and leave a part of it. Thereby, the contamination metal 44 can be reduced to 1.0 × 10 9 atoms / cm 2 or less.

次に、図示していないが、上記ゲート構造体と同一の半導体基板上に、公知の方法により、ゲート絶縁膜として従来のSiO膜又はSiON膜を用いたゲート構造体を形成する。このようにすると、当該工程の前には汚染金属44が洗浄除去されているため、High−K材料である上記で列挙した金属を含むゲート絶縁膜42の形成時に発生した汚染金属44が、従来のSiO膜又はSiON膜を用いたゲート絶縁膜に対してクロスコンタミとなってトランジスタの性能を劣化させることを防止できる。 Next, although not shown, a gate structure using a conventional SiO 2 film or SiON film as a gate insulating film is formed on the same semiconductor substrate as the gate structure by a known method. In this case, since the contaminated metal 44 is cleaned and removed before the process, the contaminated metal 44 generated during the formation of the gate insulating film 42 containing the above-mentioned metals, which are High-K materials, is conventionally used. It is possible to prevent the transistor performance from being deteriorated due to cross contamination with the gate insulating film using the SiO 2 film or the SiON film.

なお、本実施形態における第1及び第2の実施例では、ゲート絶縁膜に、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)のうちの少なくとも1つの金属を含んだ場合について説明したが、ゲート電極がこれらの金属を含む場合には、ゲート絶縁膜がこれらの金属を含んでいる必要は必ずしもない。この場合には、ゲート電極形成時に発生した汚染金属を上記と同様に除去することにより、クロスコンタミの影響を防止することができる。   In the first and second examples of the present embodiment, a group 3 element (La, Ce, Pr, Nd, Th), a group 3A element (Sc, Y), a group 4A element (Zr) is formed on the gate insulating film. , Hf), and the case where at least one metal of group 5A element (Ta) is included has been described, but when the gate electrode includes these metals, the gate insulating film includes these metals. There is no necessity. In this case, the influence of cross contamination can be prevented by removing the contaminated metal generated during the formation of the gate electrode in the same manner as described above.

−第2の実施形態に係る第3の実施例−
図8(a)〜(c)並びに図9(a)及び(b)は、本発明の第2の実施形態に係る半導体装置の洗浄方法に関する第3の実施例を示す工程断面図である。
-Third example according to the second embodiment-
FIGS. 8A to 8C and FIGS. 9A and 9B are process cross-sectional views illustrating a third example of the semiconductor device cleaning method according to the second embodiment of the present invention.

まず、図8(a)に示すように、シリコンからなる半導体基板50には、素子形成領域を区画する素子分離膜51が形成されており、半導体基板50及び素子分離膜51の上に、PVD法又はALD法を用いて、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)のうちの少なくとも1つの金属を含む金属膜52aを形成する。ここで、金属膜52aは、シリコンなど、後に金属膜自身の酸化を妨げる効果のない元素が含まれていてもよく、酸素元素が含まれない金属膜である。また、金属膜52aは、ALD法又はCVD法を用いて成膜したこれら金属の酸化膜であってもよい。   First, as shown in FIG. 8A, an element isolation film 51 that partitions an element formation region is formed on a semiconductor substrate 50 made of silicon, and PVD is formed on the semiconductor substrate 50 and the element isolation film 51. Of group 3 elements (La, Ce, Pr, Nd, Th), 3A group elements (Sc, Y), 4A group elements (Zr, Hf), and 5A group elements (Ta) A metal film 52a containing at least one metal is formed. Here, the metal film 52a may contain an element that does not prevent the oxidation of the metal film itself, such as silicon, and does not contain an oxygen element. Further, the metal film 52a may be an oxide film of these metals formed by using an ALD method or a CVD method.

次に、図8(b)に示すように、フォトレジストマスク又はハードマスク等を用いて、ドライエッチングを行うことにより、金属膜52aがパターン化された金属膜52を形成する。また、この工程により、半導体基板50の上面、及び素子分離膜51の上面に、上記の3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)のうちの少なくとも1つの金属を含んでなる汚染金属53が、1.0×1016atoms/cm以下で残留する。 Next, as shown in FIG. 8B, dry etching is performed using a photoresist mask, a hard mask, or the like to form a metal film 52 in which the metal film 52a is patterned. In addition, by this step, the above group 3 element (La, Ce, Pr, Nd, Th), group 3A element (Sc, Y), group 4A element are formed on the upper surface of the semiconductor substrate 50 and the upper surface of the element isolation film 51. The contaminated metal 53 containing at least one metal of (Zr, Hf) and the group 5A element (Ta) remains at 1.0 × 10 16 atoms / cm 2 or less.

次に、図8(c)に示すように、熱酸化、ラジカル酸化、プラズマ酸化、又はUV酸化のいずれかの方法を用いて、パターン化された金属膜52、ソースドレイン領域(図示せず)等を含む半導体基板50の上面、及び素子分離膜51の上面を酸化することにより、パターン化された金属膜52が酸化されてHigh−K材料からなるゲート絶縁膜54が形成されると共に、汚染金属53の下部に膜厚0.3nm以上のシリコン酸化膜55が形成される。なお、酸化条件としては、前述した第1の実施形態の第1又は第2の実施例での一例を同様に用いることができる。   Next, as shown in FIG. 8C, a patterned metal film 52, a source / drain region (not shown) using any one of thermal oxidation, radical oxidation, plasma oxidation, or UV oxidation. By oxidizing the upper surface of the semiconductor substrate 50 including the above and the upper surface of the element isolation film 51, the patterned metal film 52 is oxidized to form a gate insulating film 54 made of a High-K material, and contamination is caused. A silicon oxide film 55 having a thickness of 0.3 nm or more is formed below the metal 53. In addition, as an oxidation condition, an example in the 1st or 2nd Example of 1st Embodiment mentioned above can be used similarly.

次に、図9(a)に示すように、半導体基板50の全面に、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)のうちのいずれの金属も含まずシリコンを含むゲート電極形成膜56aを形成する。なお、ゲート電極形成膜56aの形成方法は、上述の本実施形態における第1の実施例と同様である。   Next, as shown in FIG. 9A, a group 3 element (La, Ce, Pr, Nd, Th), a group 3A element (Sc, Y), a group 4A element (Zr, A gate electrode formation film 56a containing silicon, which does not contain any metal of Hf) and 5A group element (Ta), is formed. The formation method of the gate electrode formation film 56a is the same as that of the first example in the present embodiment described above.

次に、図9(b)に示すように、フォトレジストマスク又はハードマスク等を用いて、ドライエッチングを行うことにより、ゲート電極形成膜56aがパターン化されてなるゲート電極56を形成する。なお、この工程では、ゲート電極形成膜56aには、上記の3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)のうちのいずれの金属も含まないので、これらの金属を含む汚染金属は新たに形成されない。また、この工程では、ゲート電極形成膜56aの下部のシリコン酸化膜55はエッチングしない。   Next, as shown in FIG. 9B, the gate electrode 56 formed by patterning the gate electrode formation film 56a is formed by performing dry etching using a photoresist mask, a hard mask, or the like. In this step, the gate electrode formation film 56a is formed on the group 3 element (La, Ce, Pr, Nd, Th), the group 3A element (Sc, Y), the group 4A element (Zr, Hf), and Since any of the 5A group elements (Ta) is not included, a contaminated metal including these metals is not newly formed. In this step, the silicon oxide film 55 below the gate electrode formation film 56a is not etched.

次に、図9(c)に示すように、従来と同様に、フッ化水素酸又はその塩を含む薬液を用いて、エッチング洗浄処理を行う。これにより、図示していないが表面に付着している汚染金属53と共にシリコン酸化膜55が除去される。ただし、本工程では、前述した第1の実施形態の第1又は第2の実施例での一例と同様に、シリコン酸化膜55は完全除去するようしてもよいし、シリコン酸化膜55を0.3nm以上エッチングすると共にその一部を残存させるようにしてもよい。これにより、汚染金属53を1.0×10atoms/cm以下まで低減することができる。 Next, as shown in FIG. 9C, an etching cleaning process is performed using a chemical solution containing hydrofluoric acid or a salt thereof, as in the prior art. Thereby, although not shown, the silicon oxide film 55 is removed together with the contaminated metal 53 adhering to the surface. However, in this step, the silicon oxide film 55 may be completely removed or the silicon oxide film 55 may be reduced to 0 as in the first or second example of the first embodiment. It is also possible to etch 3 nm or more and leave a part of it. Thereby, the contamination metal 53 can be reduced to 1.0 × 10 9 atoms / cm 2 or less.

次に、図示していないが、上記ゲート構造体と同一の半導体基板上に、公知の方法により、ゲート絶縁膜として従来のSiO膜又はSiON膜を用いたゲート構造体を形成する。このようにすると、当該工程の前には汚染金属55が洗浄除去されているため、High−K材料である上記で列挙した金属を含むゲート絶縁膜54の形成時に発生した汚染金属55が、従来のSiO膜又はSiON膜を用いたゲート絶縁膜に対してクロスコンタミとなってトランジスタの性能を劣化させることを防止できる。 Next, although not shown, a gate structure using a conventional SiO 2 film or SiON film as a gate insulating film is formed on the same semiconductor substrate as the gate structure by a known method. In this case, since the contaminated metal 55 is cleaned and removed before the process, the contaminated metal 55 generated during the formation of the gate insulating film 54 including the metal listed above as the High-K material is conventionally changed. It is possible to prevent the transistor performance from being deteriorated due to cross contamination with the gate insulating film using the SiO 2 film or the SiON film.

なお、以上の第2の実施形態において、酸化方法としては、過酸化水素水又はオゾン水などの溶液による化学酸化は含めない。これは、薬液による化学酸化では、膜の緻密性が低く、また、各実施形態で列挙した酸化方法と比べて、化学酸化膜内に除去対象の金属を多く取り込んでしまうからである。すなわち、化学酸化膜内に除去対象の金属を多く取り込んでしまうと、その後のフッ化水素酸又はその塩を含む除去液を用いたエッチング洗浄処理において、化学酸化膜内に取り込まれた除去対象の金属を除去することは困難だからである。   In the second embodiment described above, the oxidation method does not include chemical oxidation using a solution such as hydrogen peroxide water or ozone water. This is because chemical oxidation with a chemical solution has low film density, and more metal to be removed is taken into the chemical oxide film than the oxidation methods listed in the embodiments. That is, if a large amount of the metal to be removed is taken into the chemical oxide film, the removal target taken into the chemical oxide film in the subsequent etching cleaning process using the removal liquid containing hydrofluoric acid or a salt thereof is used. This is because it is difficult to remove the metal.

一方で、上記実施形態で列挙した酸化方法は有効である。なぜなら、汚染金属に含まれ得る上記の元素群は、形成エンタルピーの関係から酸素原子との結びつきがシリコン原子よりも大きく、且つ、シリコン膜中及びシリコン酸化膜中における内の拡散長が小さいため、これらの元素は移動せず、半導体基板の最表面に存在して膜中に拡散しないからである。   On the other hand, the oxidation methods listed in the above embodiments are effective. This is because the element group that can be included in the contaminated metal has a larger bond with the oxygen atom than the silicon atom due to the formation enthalpy, and the diffusion length in the silicon film and the silicon oxide film is small. This is because these elements do not move and exist on the outermost surface of the semiconductor substrate and do not diffuse into the film.

なお、酸化後に行うエッチング洗浄処理に用いる薬液には、フッ化水素酸又はその塩を含む薬液中に、過酸化水素水又はオゾン水を含めるようにしてもよい。   Note that the chemical solution used for the etching cleaning process performed after oxidation may include hydrogen peroxide water or ozone water in a chemical solution containing hydrofluoric acid or a salt thereof.

なお、以上の第2の実施形態において、汚染金属が発生した際の濃度は、1.0×10atoms/cmよりも大きく1.0×1016atoms/cm以下である。 In the second embodiment described above, the concentration when the contaminating metal is generated is larger than 1.0 × 10 9 atoms / cm 2 and not larger than 1.0 × 10 16 atoms / cm 2 .

なお、上記実施形態において、汚染金属を、図面上、厚みを持たせた膜状態で表示しているが、実際には表面に付着する程度で存在しているものである。   In the above-described embodiment, the contaminated metal is displayed in a film state having a thickness in the drawing, but it actually exists to the extent that it adheres to the surface.

以上にように、本発明は、半導体基板上に存在する、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)の少なくとも1つを含む汚染金属を除去する半導体装置の洗浄方法にとって有用である。   As described above, the present invention provides a group 3 element (La, Ce, Pr, Nd, Th), a group 3A element (Sc, Y), a group 4A element (Zr, Hf), This is useful for a method of cleaning a semiconductor device that removes contaminating metals containing at least one of group 5A elements (Ta).

(a)〜(c)は、本発明の第1の実施形態に係る半導体装置の洗浄方法における第1の実施例を示す工程断面図である。(A)-(c) is process sectional drawing which shows the 1st Example in the cleaning method of the semiconductor device which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体装置の洗浄方法における第1の実施例について、エッチング時間と汚染金属の濃度との関係を示すグラフである。It is a graph which shows the relationship between the etching time and the density | concentration of a contamination metal about the 1st Example in the cleaning method of the semiconductor device which concerns on the 1st Embodiment of this invention. (a)〜(c)は、本発明の第1の実施形態に係る半導体装置の洗浄方法における第2の実施例を示す工程断面図である。(A)-(c) is process sectional drawing which shows the 2nd Example in the cleaning method of the semiconductor device which concerns on the 1st Embodiment of this invention. (a)〜(c)は、本発明の第2の実施形態に係る半導体装置の洗浄方法における第1の実施例を示す工程断面図である。(A)-(c) is process sectional drawing which shows the 1st Example in the cleaning method of the semiconductor device which concerns on the 2nd Embodiment of this invention. (a)及び(b)は、本発明の第2の実施形態に係る半導体装置の洗浄方法における第1の実施例を示す工程断面図である。(A) And (b) is process sectional drawing which shows the 1st Example in the cleaning method of the semiconductor device which concerns on the 2nd Embodiment of this invention. (a)及び(b)は、本発明の第2の実施形態に係る半導体装置の洗浄方法における第2の実施例を示す工程断面図である。(A) And (b) is process sectional drawing which shows the 2nd Example in the cleaning method of the semiconductor device which concerns on the 2nd Embodiment of this invention. (a)及び(b)は、本発明の第2の実施形態に係る半導体装置の洗浄方法における第2の実施例を示す工程断面図である。(A) And (b) is process sectional drawing which shows the 2nd Example in the cleaning method of the semiconductor device which concerns on the 2nd Embodiment of this invention. (a)〜(c)は、本発明の第2の実施形態に係る半導体装置の洗浄方法における第3の実施例を示す工程断面図である。(A)-(c) is process sectional drawing which shows the 3rd Example in the washing | cleaning method of the semiconductor device which concerns on the 2nd Embodiment of this invention. (a)〜(c)は、本発明の第2の実施形態に係る半導体装置の洗浄方法における第3の実施例を示す工程断面図である。(A)-(c) is process sectional drawing which shows the 3rd Example in the washing | cleaning method of the semiconductor device which concerns on the 2nd Embodiment of this invention. 従来の半導体装置の洗浄方法を示す工程断面図である。It is process sectional drawing which shows the washing | cleaning method of the conventional semiconductor device.

符号の説明Explanation of symbols

10、20、30、40、50 半導体基板
11、23、34、44、53 汚染金属
12、24、36、45、55 シリコン酸化膜
21 構造体
31、41、51 分離絶縁膜
32、42、54 ゲート絶縁膜
32a、42a、56a ゲート絶縁膜形成膜
33、43、56 ゲート電極
33a、43a ゲート電極形成膜
35 サイドウォール(保護絶縁膜)
52 金属膜
52a パターン化された金属膜
10, 20, 30, 40, 50 Semiconductor substrate 11, 23, 34, 44, 53 Contaminated metal 12, 24, 36, 45, 55 Silicon oxide film 21 Structure 31, 41, 51 Isolation insulating film 32, 42, 54 Gate insulating film 32a, 42a, 56a Gate insulating film forming film 33, 43, 56 Gate electrode 33a, 43a Gate electrode forming film 35 Side wall (protective insulating film)
52 Metal Film 52a Patterned Metal Film

Claims (10)

半導体基板上に存在する、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)よりなる群のうちから選択された少なくとも1つの金属を含む汚染金属を除去する半導体装置の洗浄方法であって、
前記半導体基板を気相酸化することにより、前記汚染金属の下部にシリコン酸化膜を形成する工程と、
フッ化水素酸又はその塩を含む薬液を用いて、前記シリコン酸化膜と共に前記汚染金属を除去する工程とを含むことを特徴とする半導体装置の洗浄方法。
Group consisting of Group 3 elements (La, Ce, Pr, Nd, Th), Group 3A elements (Sc, Y), Group 4A elements (Zr, Hf), and Group 5A elements (Ta) existing on the semiconductor substrate A method for cleaning a semiconductor device for removing a contaminating metal including at least one metal selected from
Forming a silicon oxide film under the contaminated metal by vapor-phase oxidizing the semiconductor substrate;
And a step of removing the contaminating metal together with the silicon oxide film using a chemical solution containing hydrofluoric acid or a salt thereof.
半導体基板上に存在する、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)よりなる群のうちから選択された少なくとも1つの金属を含む汚染金属を除去する半導体装置の洗浄方法であって、
前記半導体基板上に、ゲート絶縁膜と前記金属を含むゲート電極とからなるゲート構造体を形成する工程と、
前記半導体基板上に、前記ゲート構造体の上面及び側面に、前記耐酸化性を有する絶縁膜よりなる保護絶縁膜を形成する工程と、
前記保護絶縁膜を形成する工程の後に、前記半導体基板を気相酸化することにより、前記ゲート構造体を形成する際に生じた前記汚染金属の下部にシリコン酸化膜を形成する工程と、
フッ化水素酸又はその塩を含む薬液を用いて、前記シリコン酸化膜と共に前記汚染金属を除去する工程とを含むことを特徴とする半導体装置の洗浄方法。
Group consisting of Group 3 elements (La, Ce, Pr, Nd, Th), Group 3A elements (Sc, Y), Group 4A elements (Zr, Hf), and Group 5A elements (Ta) existing on the semiconductor substrate A method for cleaning a semiconductor device for removing a contaminating metal including at least one metal selected from
Forming a gate structure comprising a gate insulating film and a gate electrode containing the metal on the semiconductor substrate;
Forming a protective insulating film made of the oxidation-resistant insulating film on the upper surface and side surfaces of the gate structure on the semiconductor substrate;
A step of forming a silicon oxide film under the contaminated metal generated when forming the gate structure by performing vapor phase oxidation of the semiconductor substrate after the step of forming the protective insulating film;
And a step of removing the contaminating metal together with the silicon oxide film using a chemical solution containing hydrofluoric acid or a salt thereof.
半導体基板上に存在する、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)よりなる群のうちから選択された少なくとも1つの金属を含む汚染金属を除去する半導体装置の洗浄方法であって、
前記半導体基板上に、前記金属を含むゲート絶縁膜と前記金属を含まないゲート電極とからなるゲート構造体を形成する工程と、
前記ゲート構造体を形成する工程の後に、前記半導体基板を気相酸化することにより、前記ゲート構造体を形成する際に生じた前記汚染金属の下部にシリコン酸化膜を形成する工程と、
フッ化水素酸又はその塩を含む薬液を用いて、前記シリコン酸化膜と共に前記汚染金属を除去する工程とを含むことを特徴とする半導体装置の洗浄方法。
Group consisting of Group 3 elements (La, Ce, Pr, Nd, Th), Group 3A elements (Sc, Y), Group 4A elements (Zr, Hf), and Group 5A elements (Ta) existing on the semiconductor substrate A method for cleaning a semiconductor device for removing a contaminating metal including at least one metal selected from
Forming a gate structure including a gate insulating film containing the metal and a gate electrode not containing the metal on the semiconductor substrate;
A step of forming a silicon oxide film under the contaminated metal generated when forming the gate structure by performing vapor phase oxidation of the semiconductor substrate after the step of forming the gate structure;
And a step of removing the contaminating metal together with the silicon oxide film using a chemical solution containing hydrofluoric acid or a salt thereof.
半導体基板上に存在する、3族元素(La,Ce,Pr,Nd,Th)、3A族元素(Sc,Y)、4A族元素(Zr,Hf)、及び5A族元素(Ta)よりなる群のうちから選択された少なくとも1つの金属を含む汚染金属を除去する半導体装置の洗浄方法であって、
前記半導体基板上に、前記金属を含む金属膜を形成する工程と、
前記金属膜を所望の形状にパターニングする工程と、
前記半導体基板を気相酸化することにより、前記パターニングの際に生じた前記汚染金属の下部にシリコン酸化膜を形成すると共に、前記パターニングされた前記金属膜を酸化することにより、金属酸化膜を形成する工程と、
前記金属酸化膜の上に、前記金属を含まないゲート電極を形成する工程と、
前記ゲート電極を形成する工程の後に、フッ化水素酸又はその塩を含む薬液を用いて、前記シリコン酸化膜と共に前記汚染金属を除去する工程とを含むことを特徴とする半導体装置の洗浄方法。
Group consisting of Group 3 elements (La, Ce, Pr, Nd, Th), Group 3A elements (Sc, Y), Group 4A elements (Zr, Hf), and Group 5A elements (Ta) existing on the semiconductor substrate A method for cleaning a semiconductor device for removing a contaminating metal including at least one metal selected from
Forming a metal film containing the metal on the semiconductor substrate;
Patterning the metal film into a desired shape;
A vapor-phase oxidation of the semiconductor substrate forms a silicon oxide film below the contaminated metal generated during the patterning, and a metal oxide film is formed by oxidizing the patterned metal film. And a process of
Forming a gate electrode not containing the metal on the metal oxide film;
And a step of removing the contaminating metal together with the silicon oxide film by using a chemical solution containing hydrofluoric acid or a salt thereof after the step of forming the gate electrode.
前記金属膜を形成する工程は、PVD(Physical Vapor Deposition)法、ALD(Atomic Layer Deposition)法、又はCVD(Chemicla Vapor Deposition)法を用いて行われることを特徴とする請求項4に記載の半導体装置の洗浄方法。   5. The semiconductor according to claim 4, wherein the step of forming the metal film is performed using a PVD (Physical Vapor Deposition) method, an ALD (Atomic Layer Deposition) method, or a CVD (Chemicla Vapor Deposition) method. How to clean the device. 前記気相酸化を行う工程は、熱酸化、ラジカル酸化、プラズマ酸化、及びUV酸化のうちの少なく1つを含む酸化方法を用いて行われることを特徴とする請求項1〜4のうちいずれか1項に記載の半導体装置の洗浄方法。   The step of performing the gas phase oxidation is performed using an oxidation method including at least one of thermal oxidation, radical oxidation, plasma oxidation, and UV oxidation. 2. A method for cleaning a semiconductor device according to item 1. 前記シリコン酸化膜は、0.3nm以上の膜厚を有することを特徴とする請求項1〜4のうちいずれか1項に記載の半導体装置の洗浄方法。   The method for cleaning a semiconductor device according to claim 1, wherein the silicon oxide film has a thickness of 0.3 nm or more. 前記汚染金属は、前記半導体基板の下面にさらに存在しており、
前記気相酸化を行う工程は、前記半導体基板の下面側を酸化して、前記半導体基板の下面側に前記シリコン酸化膜を形成する工程を含むことを特徴とする請求項1〜4のうちいずれか1項に記載の半導体装置の洗浄方法。
The contaminating metal is further present on a lower surface of the semiconductor substrate;
5. The step of performing vapor phase oxidation includes a step of oxidizing the lower surface side of the semiconductor substrate to form the silicon oxide film on the lower surface side of the semiconductor substrate. A method for cleaning a semiconductor device according to claim 1.
前記気相酸化を行う工程は、シリコンを含有する前記半導体基板、及び前記半導体基板上に形成されたシリコンを含有する構造体の露出面を酸化する工程であることを特徴とする請求項1〜4のうちいずれか1項に記載の半導体装置の洗浄方法。   The step of performing the vapor phase oxidation is a step of oxidizing an exposed surface of the semiconductor substrate containing silicon and a structure containing silicon formed on the semiconductor substrate. 4. The method for cleaning a semiconductor device according to claim 1. 前記汚染物質の汚染濃度は、1.0×10atoms/cm以上であって且つ1.0×1016atoms/cm未満であることを特徴とする請求項1〜4のうちいずれか1項に記載の半導体装置の洗浄方法。 The contamination concentration of the contaminant is 1.0 × 10 9 atoms / cm 2 or more and less than 1.0 × 10 16 atoms / cm 2 . 2. A method for cleaning a semiconductor device according to item 1.
JP2006288331A 2006-10-24 2006-10-24 Method of cleaning semiconductor device Pending JP2008108803A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006288331A JP2008108803A (en) 2006-10-24 2006-10-24 Method of cleaning semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006288331A JP2008108803A (en) 2006-10-24 2006-10-24 Method of cleaning semiconductor device

Publications (1)

Publication Number Publication Date
JP2008108803A true JP2008108803A (en) 2008-05-08

Family

ID=39441924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006288331A Pending JP2008108803A (en) 2006-10-24 2006-10-24 Method of cleaning semiconductor device

Country Status (1)

Country Link
JP (1) JP2008108803A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004274A (en) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd Cleaning method of silicon carbide semiconductor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004274A (en) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd Cleaning method of silicon carbide semiconductor
US8785301B2 (en) 2010-06-16 2014-07-22 Sumitomo Electric Industries, Ltd. Method of cleaning silicon carbide semiconductor

Similar Documents

Publication Publication Date Title
TW201013773A (en) Method for photoresist pattern removal
KR100716689B1 (en) A selective etch process for making a semiconductor device having a high-k gate dielectric
JP2006196523A (en) Process for fabricating semiconductor device
JP2006216854A (en) Manufacturing method for semiconductor device
JP2000315670A (en) Cleaning method of semiconductor substrate
TWI222130B (en) Method for removing contamination and method for fabricating semiconductor device
US8884374B2 (en) CMOS device and fabrication method
JP3756456B2 (en) Manufacturing method of semiconductor device
CN103000520B (en) The lithographic method of MOS areal gate side wall layer
JP2004363502A (en) Manufacturing method of semiconductor device
US20080036018A1 (en) Method of fabricating spacers and cleaning method of post-etching and semiconductor device
JP2002252348A (en) Method for manufacturing semiconductor device
JP2008060383A (en) Method for manufacturing semiconductor device
JP2008108803A (en) Method of cleaning semiconductor device
JP4728826B2 (en) Semiconductor device manufacturing method and etching solution
JP4007864B2 (en) Manufacturing method of semiconductor device
US20130099330A1 (en) Controllable Undercut Etching of Tin Metal Gate Using DSP+
US7727900B2 (en) Surface preparation for gate oxide formation that avoids chemical oxide formation
US7618902B2 (en) Plasma treatment of a semiconductor surface for enhanced nucleation of a metal-containing layer
TW460965B (en) Cleaning method and device for silicon substrate
JP4559565B2 (en) Method for forming metal wiring
JP2005079316A (en) Method for etching and method of manufacturing semiconductor device
JP2011100822A (en) Method for processing semiconductor device
JP4471986B2 (en) Manufacturing method of semiconductor device
JP2005079315A (en) Method for etching and method of manufacturing semiconductor device