JP2008102549A - Electro-optical device and electronic apparatus - Google Patents
Electro-optical device and electronic apparatus Download PDFInfo
- Publication number
- JP2008102549A JP2008102549A JP2007326930A JP2007326930A JP2008102549A JP 2008102549 A JP2008102549 A JP 2008102549A JP 2007326930 A JP2007326930 A JP 2007326930A JP 2007326930 A JP2007326930 A JP 2007326930A JP 2008102549 A JP2008102549 A JP 2008102549A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- pixel
- lines
- power supply
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 74
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005401 electroluminescence Methods 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 5
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 239000010410 layer Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000003086 colorant Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は電気光学素子を備えた電気光学装に好適な配線レイアウトに関する。 The present invention relates to a wiring layout suitable for an electro-optical device including an electro-optical element.
有機EL素子は電流駆動型の自発光素子であるため、バックライトが不要となる上に、低消費電力、高視野角、高コントラスト比が得られるメリットがあり、フラットパネルディスプレイの開発において期待されている。有機EL素子は陽極と陰極との間に介在する発光層を備えた電気光学素子であり、両電極間に順バイアス電流を供給することで、陽極から注入された正孔と陰極から注入された電子とが再結合する際の再結合エネルギーにより自発光する。このため、有機EL素子を発光させるためには、外部回路からの電源供給が必要となる。 The organic EL element is a current-driven self-luminous element, which eliminates the need for a backlight and has the advantages of low power consumption, high viewing angle, and high contrast ratio, and is expected in the development of flat panel displays. ing. An organic EL element is an electro-optical element having a light emitting layer interposed between an anode and a cathode. By supplying a forward bias current between both electrodes, holes injected from the anode and the cathode are injected. Self-emission occurs due to recombination energy when electrons recombine. For this reason, in order to make the organic EL element emit light, it is necessary to supply power from an external circuit.
従来のカラー表示用のアクティブマトリクス駆動型ディスプレイパネルにおいては、例えば、画素領域内にN行M列のマトリクス状に配された画素マトリクスの列方向に各々M本の電源線とデータ線を敷設する一方で、同マトリクスの行方向にN本の選択線を敷設している。このような配線レイアウトでは、ある特定の画素に着目したとき、例えば、当該特定の画素に対して左に隣接する画素との間にデータ線を敷設する一方、右に隣接する画素との間に電源線を敷設している。つまり、相互に隣接する画素間に敷設されている列方向のラインに着目すると、当該ラインには1本のデータ線と1本の電源線が1組となってレイアウトされている。上記の構成において、走査線とデータ線の交差点には、スイッチングトランジスタと、保持容量と、駆動トランジスタと、RGB三原色で発光する有機EL素子とが配され、これらの素子により画素を構成している。 In a conventional active matrix drive display panel for color display, for example, M power lines and data lines are laid in the column direction of a pixel matrix arranged in a matrix of N rows and M columns in a pixel region. On the other hand, N selection lines are laid in the row direction of the matrix. In such a wiring layout, when attention is paid to a specific pixel, for example, a data line is laid between the pixel adjacent to the left with respect to the specific pixel, and between the pixel adjacent to the right. A power line is laid. That is, when attention is paid to a line in the column direction laid between adjacent pixels, a single data line and a single power supply line are laid out as a set on the line. In the above configuration, at the intersection of the scanning line and the data line, a switching transistor, a storage capacitor, a driving transistor, and an organic EL element that emits light in RGB three primary colors are arranged, and these elements constitute a pixel. .
しかし、RGB三原色の各色毎に発光層の材料が異なるため、各色の有機EL素子における消費電力も大きく異なり、結果として、電源線の最適な幅も色毎に大きく異なることとなる。上記の配線レイアウトで電源線を敷設すると、最大幅にあわせて画素ピッチを選定しなければならないところ、ディスプレイの製造プロセス上、画素ピッチを等間隔に設定する要請があるため、開口率を犠牲にして画素レイアウトを決定しなければならない。その一方で、開口率を小さくすると、所定の輝度を得るために有機EL素子に供給される電流量を大きくする必要があり、その結果、電源線の幅をさらに広くしなければならず、上記の理由によりさらに開口率を小さくする必要がある。 However, since the material of the light emitting layer is different for each of the three primary colors of RGB, the power consumption of the organic EL elements of the respective colors is greatly different. When power lines are laid out with the above wiring layout, the pixel pitch must be selected in accordance with the maximum width. However, the display manufacturing process requires the pixel pitch to be set at equal intervals, so the aperture ratio is sacrificed. The pixel layout must be determined. On the other hand, when the aperture ratio is reduced, it is necessary to increase the amount of current supplied to the organic EL element in order to obtain a predetermined luminance. As a result, the width of the power supply line must be further increased, For this reason, it is necessary to further reduce the aperture ratio.
このように、従来の配線レイアウトでは電源線の幅と画素の開口率はトレードオフの関係にあり、画素ピッチを等間隔にするという条件下で、各色に好適な電源線の幅を確保しつつ、開口率を大きく確保することは困難であった。 As described above, in the conventional wiring layout, the width of the power supply line and the aperture ratio of the pixel are in a trade-off relationship, and the width of the power supply line suitable for each color is secured under the condition that the pixel pitch is equal. It was difficult to ensure a large aperture ratio.
そこで、本発明は画素の配列ピッチを等間隔に設定しつつ、画素の開口率を高めることができる電源線の配線技術を提案することを課題とする。 Therefore, an object of the present invention is to propose a wiring technique for a power supply line that can increase the aperture ratio of the pixels while setting the pixel arrangement pitch at equal intervals.
上記の課題を解決するため、本発明の電気光学装置は、電源回路から電源供給を受けて駆動される電気光学素子を含む、マトリクス状に配置された複数の画素を備えた電気光学装置であって、前記複数の画素は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素からなる複数の画素群を構成しており、前記複数の画素群の各々の画素群の間に配線形成領域が設けられ、前記配線形成領域の幅は略等しい、ことを特徴とする。かかる構成により、画素ピッチを等間隔に設定できる。 In order to solve the above-described problems, an electro-optical device according to the present invention is an electro-optical device including a plurality of pixels arranged in a matrix including an electro-optical element that is driven by power supply from a power supply circuit. The plurality of pixels constitutes a plurality of pixel groups composed of a series of pixels arranged in at least one of the row direction and the column direction, and between the pixel groups of the plurality of pixel groups. A wiring formation region is provided, and the widths of the wiring formation regions are substantially equal. With this configuration, the pixel pitch can be set at equal intervals.
ここで、「電気光学素子」とは、電気的作用により光の光学的状態を変化させる電子素子一般をいい、エレクトロルミネセンス素子などの自発光素子の他に、液晶素子のように光の偏向状態を変化させることで階調表示する電子素子を含む。本発明ではエレクトロルミネセンス素子が好適である。エレクトロルミネセンス素子を用いることで、電流駆動により自発光する電流駆動型発光素子を得ることができる。 Here, an “electro-optical element” refers to an electronic element that changes the optical state of light by an electrical action. In addition to a self-light-emitting element such as an electroluminescence element, light deflection such as a liquid crystal element. It includes electronic elements that display gradation by changing the state. In the present invention, an electroluminescent element is suitable. By using an electroluminescence element, a current-driven light-emitting element that emits light by current drive can be obtained.
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差部に対応して配置された各々に電気光学素子を備えた複数の画素と、を含む電気光学装置であって、前記電気光学素子に駆動電圧を供給する複数の電源線を含み、前記複数の画素は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素からなる画素群を構成し、前記複数の画素群の各々の画素群の間に複数の配線形成領域が設けられ、前記複数の配線形成領域のうち、少なくとも1つの配線形成領域には、前記複数の電源線のうち少なくとも一つの電源線、前記複数の走査線のうち少なくとも一つの走査線、及び前記複数のデータ線のうち少なくとも一つのデータ線から選ばれた少なくとも二つの配線が形成されている、ことを特徴とする。かかる構成により、画素ピッチを等間隔に設定することができる上に、最適な電源幅を選択しつつ、画素の高開口率を得ることができる。 The electro-optical device of the present invention includes a plurality of scanning lines, a plurality of data lines, and a plurality of pixels each provided with an electro-optical element arranged corresponding to an intersection of the scanning lines and the data lines. And a plurality of power supply lines for supplying a driving voltage to the electro-optic element, wherein the plurality of pixels are a series of pixels arranged in at least one of a row direction and a column direction. A plurality of wiring formation regions are provided between each of the plurality of pixel groups, and at least one of the plurality of wiring formation regions includes the plurality of wiring formation regions. At least two power lines selected from at least one power line, at least one scan line among the plurality of scan lines, and at least one data line among the plurality of data lines. ,thing And features. With this configuration, the pixel pitch can be set at equal intervals, and a high aperture ratio of the pixel can be obtained while selecting an optimum power supply width.
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差部に対応して配置された各々に電気光学素子を備えた複数の画素と、を含む電気光学装置であって、前記電気光学素子に駆動電圧を供給する複数の電源線を含み、前記複数の画素は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素からなる画素群を構成し、前記複数の画素群の各々の画素群の間に複数の配線形成領域が設けられ、前記複数の配線形成領域のうち、少なくとも1つの配線形成領域には、前記複数の電源線のうち少なくとも一つの電源線と、前記複数の走査線のうち少なくとも一つの走査線がともに形成されている、ことを特徴とする。かかる構成により、画素ピッチを等間隔に設定することができる上に、最適な電源幅を選択しつつ、画素の高開口率を得ることができる。 The electro-optical device of the present invention includes a plurality of scanning lines, a plurality of data lines, and a plurality of pixels each provided with an electro-optical element arranged corresponding to an intersection of the scanning lines and the data lines. And a plurality of power supply lines for supplying a driving voltage to the electro-optic element, wherein the plurality of pixels are a series of pixels arranged in at least one of a row direction and a column direction. A plurality of wiring formation regions are provided between each of the plurality of pixel groups, and at least one of the plurality of wiring formation regions includes the plurality of wiring formation regions. At least one power supply line among the plurality of power supply lines and at least one scanning line among the plurality of scanning lines are formed together. With this configuration, the pixel pitch can be set at equal intervals, and a high aperture ratio of the pixel can be obtained while selecting an optimum power supply width.
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差部に対応して配置された各々に電気光学素子を備えた複数の画素と、を含む電気光学装置であって、前記電気光学素子に駆動電圧を供給する複数の電源線を含み、前記複数の画素は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素からなる画素群を構成し、前記複数の画素群の各々の画素群の間に複数の配線形成領域が設けられ、前記複数の配線形成領域のうち、少なくとも1つの配線形成領域には、前記複数の電源線のうち少なくとも一つの電源線と、前記複数のデータ線のうち少なくとも一つのデータ線がともに形成されている、ことを特徴とする。かかる構成により、画素ピッチを等間隔に設定することができる上に、最適な電源幅を選択しつつ、画素の高開口率を得ることができる。 The electro-optical device of the present invention includes a plurality of scanning lines, a plurality of data lines, and a plurality of pixels each provided with an electro-optical element arranged corresponding to an intersection of the scanning lines and the data lines. And a plurality of power supply lines for supplying a driving voltage to the electro-optic element, wherein the plurality of pixels are a series of pixels arranged in at least one of a row direction and a column direction. A plurality of wiring formation regions are provided between each of the plurality of pixel groups, and at least one of the plurality of wiring formation regions includes the plurality of wiring formation regions. At least one of the plurality of power lines and at least one data line of the plurality of data lines are formed together. With this configuration, the pixel pitch can be set at equal intervals, and a high aperture ratio of the pixel can be obtained while selecting an optimum power supply width.
好ましくは、前記配線形成領域の幅を略等しくする。配線形成領域の幅を略等しくすることで、画素ピッチを等間隔に設定できる。 Preferably, the width of the wiring formation region is made substantially equal. By making the widths of the wiring formation regions substantially equal, the pixel pitch can be set at equal intervals.
好ましくは、前記電気光学素子には、駆動電圧が異なる電気光学素子を含み、前記駆動電圧に応じて前記電気光学素子へ電圧を供給する電源線の幅が異なる。電源線の幅が異なる場合であっても、上述のように配線レイアウトを工夫することで、開口率を高めつつ、画素ピッチを等間隔にできる。 Preferably, the electro-optical element includes electro-optical elements having different driving voltages, and the widths of power supply lines for supplying voltages to the electro-optical elements differ according to the driving voltage. Even when the widths of the power supply lines are different, by devising the wiring layout as described above, the pixel pitch can be made equal while increasing the aperture ratio.
好ましくは、前記電気光学素子は発光素子であり、前記電源線は前記発光素子の発光色に対応して幅が異なる。電気光学素子の特性に応じた最適な電源幅を選択することにより、デバイス設計の自由度を高めることができる。 Preferably, the electro-optical element is a light-emitting element, and the power supply line has a width corresponding to a light emission color of the light-emitting element. By selecting the optimum power supply width according to the characteristics of the electro-optic element, the degree of freedom in device design can be increased.
好ましくは、前記発光色は、赤、緑、又は青である。これにより、フルカラー表示が可能となる。 Preferably, the emission color is red, green, or blue. Thereby, full color display is possible.
好ましくは、前記電気光学素子はエレクトロルミネセンス素子である。エレクトロルミネセンス素子によれば、電流制御により発光階調を制御できる。 Preferably, the electro-optical element is an electroluminescent element. According to the electroluminescence element, the light emission gradation can be controlled by current control.
本発明の電子機器は、本発明の電気光学装置を備える。電子機器としては、表示装置を備えるものであれば特に限定はなく、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、プロジェクタ、ファックス装置、デジタルカメラ、携帯型TV、DSP装置、PDA、電子手帳などに適用できる。 The electronic apparatus of the present invention includes the electro-optical device of the present invention. The electronic device is not particularly limited as long as it includes a display device. For example, a mobile phone, a video camera, a personal computer, a head mounted display, a projector, a fax device, a digital camera, a portable TV, a DSP device, a PDA, It can be applied to electronic notebooks.
本発明のマトリクス基板は、マトリクス状に配置された複数の画素電極を備えたマトリクス基板であって、前記複数の画素電極は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素電極からなる複数の画素電極群を構成しており、前記複数の画素電極群の各々の画素電極群の間に配線形成領域が設けられ、前記配線形成領域の幅は略等しい、ことを特徴とする。かかる構成により、画素ピッチを等間隔に設定できる。 The matrix substrate of the present invention is a matrix substrate including a plurality of pixel electrodes arranged in a matrix, and the plurality of pixel electrodes are a series of pixels arranged in at least one of a row direction and a column direction. A plurality of pixel electrode groups each including an electrode, a wiring formation region is provided between each of the plurality of pixel electrode groups, and the widths of the wiring formation regions are substantially equal. To do. With this configuration, the pixel pitch can be set at equal intervals.
本発明のマトリクス基板は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差部に対応して配置された複数の画素電極と、を含むマトリクス基板であって、前記複数の画素電極に電圧を供給するための複数の電源線を含み、前記複数の画素電極は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素からなる画素電極群を構成し、前記複数の画素電極群の各々の画素電極群の間に複数の配線形成領域が設けられ、前記複数の配線形成領域のうち、少なくとも1つの配線形成領域には、前記複数の電源線のうち少なくとも一つの電源線、前記複数の走査線のうち少なくとも一つの走査線、及び前記複数のデータ線のうち少なくとも一つのデータ線から選ばれた少なくとも二つの配線が形成されている、ことを特徴とする。かかる構成により、画素ピッチを等間隔に設定することができる上に、最適な電源幅を選択しつつ、画素の高開口率を得ることができる。 The matrix substrate of the present invention is a matrix substrate including a plurality of scanning lines, a plurality of data lines, and a plurality of pixel electrodes arranged corresponding to intersections of the scanning lines and the data lines. , Including a plurality of power supply lines for supplying voltages to the plurality of pixel electrodes, wherein the plurality of pixel electrodes includes a pixel electrode group including a series of pixels arranged in at least one of a row direction and a column direction. And a plurality of wiring formation regions are provided between the pixel electrode groups of the plurality of pixel electrode groups, and at least one wiring formation region of the plurality of wiring formation regions includes the plurality of power supply lines. At least one power line, at least one scanning line of the plurality of scanning lines, and at least two wirings selected from at least one data line of the plurality of data lines. The features. With this configuration, the pixel pitch can be set at equal intervals, and a high aperture ratio of the pixel can be obtained while selecting an optimum power supply width.
発明の実施の形態1.
以下、各図を参照して本実施形態について説明する。
Hereinafter, this embodiment will be described with reference to the drawings.
図1は本実施形態のアクティブマトリクス型有機ELディスプレイパネル100の全体構成図である。同図に示すように、ディスプレイパネル100は基板16上にてN行M列のマトリクス状に配列された複数の画素10を備える表示領域11と、行方向に並ぶ一群の画素10に接続する走査線に走査信号を出力する走査線ドライバ12と、列方向に並ぶ一群の画素10に接続するデータ線及び電源線にデータ信号及び電源電圧を供給するデータ線ドライバ13とを備えて構成されている。各々の画素10には、RGB三原色で発光する有機EL素子が形成されている。表示領域11の全面には共通電極としての陰極14が被覆成膜されており、陰極取り出し電極15を介して外部回路と接続している。
FIG. 1 is an overall configuration diagram of an active matrix organic
尚、同図に示す有機ELディスプレイパネル100は、基板16側から光を射出するいわゆるトップエミッション構造のタイプであるが、本発明はこれに限らず、透明陰極から光を射出するいわゆるボトムエミッション構造のタイプでもよい。
The organic
図2は画素10の主要回路構成図である。画素10は、スイッチングトランジスタTr1と、駆動トランジスタTr2と、保持容量Cと、発光部OLEDとを備えて構成されており、2トランジスタ方式により駆動制御される。スイッチングトランジスタTr1はnチャネル型FETであり、そのゲート端子には走査線Vselが接続されており、ドレイン端子にはデータ線Idatが接続している。駆動トランジスタTr2はpチャネル型FETであり、そのゲート端子はスイッチングトランジスタTr1のソース端子に接続されている。また、同トランジスタのソース端子は電源線Vddに接続されており、ドレイン端子は発光部OLEDに接続している。さらに、同トランジスタのゲート/ソース間には保持容量が形成されている。上記の構成において、走査線Vselに選択信号を出力し、スイッチングトランジスタTr1を開状態にすると、データ線Idatを介して供給されたデータ信号は電圧値として保持容量Cに書き込まれる。すると、保持容量Cに書き込まれた保持電圧は1フレーム期間を通じて保持され、当該保持電圧によって、駆動トランジスタTr2のコンダクタンスがアナログ的に変化し、発光諧調に対応した順バイアス電流を発光部OLEDに供給する。
FIG. 2 is a main circuit configuration diagram of the
図3は画素領域内における配線レイアウトを説明するための図である。同図においては、説明を簡略化するため、2行3列に配列する6画素分の配線レイアウトを図示している。図中、R、G、Bとあるのは、それぞれ赤、緑、青で発光する画素10であることを意味しており、RGBの画素群が列方向に配列している。また、Vdd-Rは赤の画素の電源線、Vdd-Gは緑の画素の電源線、Vdd-Bは青の画素の電源線、17は有機EL素子の画素電極(陽極)である。その他の符号のうち上述したものについては詳細な説明を省略する。また、31は(m−1)列の画素群とm列の画素群の間に形成されるライン状の配線形成領域であり、列方向の画素配列長とほぼ同程度の長さにわたって、列方向に延在している。同様に、32はm列と(m+1)列の画素群の間、33は(m+1)列と(m+2)列の画素群の間、34は(m+2)列と(m+3)列の画素群の間に形成される配線形成領域である。説明の便宜上、(m−1)列の画素群と(m+3)列の画素群は図示されていない。本実施形態においては、配線形成領域31〜34の幅をできるだけ均一に設定するため、これらの配線形成領域にレイアウトされる2以上の配幅の合計を各々等しくする。電源線Vddの幅は有機EL素子の発光層の材料によって異なるが、ここでは説明の便宜上、緑、赤、青の順に電源線の幅が太くなるものとする。つまり、Vdd-Gの幅>Vdd-Rの幅>Vdd-Bの幅と仮定する。
FIG. 3 is a diagram for explaining a wiring layout in the pixel region. In the figure, for the sake of simplicity, a wiring layout for six pixels arranged in two rows and three columns is shown. In the figure, R, G, and B mean
上記の仮定の下では、配線形成領域31〜34の幅をできるだけ均一にするため、電源線Vddとデータ線Idatの幅の合計値がほぼ等しくなるような組み合わせを選択する。例えば、最大幅を有するVdd-Gと最小幅を有するVdd-Bとの幅の合計値と、中間幅を有するVdd-Rとデータ線Idatの幅の合計値と、データ線Idat2本の幅の合計値とがそれぞれほぼ等しいものとすると、これらの電源線Vddとデータ線Idatの組み合わせを各配線形成領域31〜34上にレイアウトする。同図に示す例では、最大幅を有するVdd-Gと最小幅を有するVdd-Bとを一組にして、配線形成領域33上にレイアウトし、中間幅を有するVdd-Rとデータ線Idatとを一組にして、配線形成領域31及び34上にレイアウトし、データ線Idat2本を一組にして、配線形成領域32上にレイアウトしている。但し、配線形成領域31については、電源線Vdd-Rのみを図示し、配線形成領域34についてはデータ線Idatのみを図示している。一方、走査線Vselについては、行方向に並ぶ画素群同士の間において、当該画素群の画素配列長とほぼ同程度の長さを有するライン状の配線形成領域につき、1本ずつレイアウトされている。同図に示す配線レイアウトは周期的に繰り返す配線パターンの1単位を示すものであり、任意に選んだRGBの画素10における配線レイアウトは全て同図に示すパターンに設定されている。このため、本実施形態においては、画素の列方向に沿って形成される配線形成領域の配置レイアウトを規定するレイアウト図を仮想的に想定して、複数の配線形成領域のうち特定の配線形成領域に着目し、当該配線形成領域を中心として前記レイアウト図を仮想的に折り返したとき、同種類の配線の組み合わせを有する配線形成領域同士が重なるようになっている。
Under the above assumption, in order to make the widths of the
本実施形態によれば、画素マトリクスの列方向に延在する同種の電源線が行方向に対して略等間隔の配列ピッチで形成されているため、画素ピッチを等間隔に設定することができ、有機ELディスプレイのように色毎に消費電流の異なるデバイスにおいて設計の自由度を高めることができる。特に、インクジェット方式を利用して発光層を成膜するには、画素ピッチは等間隔であることが望ましいため、製造プロセス上のメリットが大きい。また、色毎に最適な電源線の幅を選択できるため、高開口率を維持したまま、最適な色バランスを確保しつつ、さらに消費電力を低減することができる。 According to the present embodiment, since the same type of power supply lines extending in the column direction of the pixel matrix are formed at an arrangement pitch that is substantially equidistant in the row direction, the pixel pitch can be set at equidistant intervals. The degree of freedom of design can be increased in a device with different current consumption for each color, such as an organic EL display. In particular, in order to form a light emitting layer using an ink jet method, it is desirable that the pixel pitch is equal, so that there is a great merit in the manufacturing process. Further, since the optimum power line width can be selected for each color, it is possible to further reduce power consumption while ensuring an optimum color balance while maintaining a high aperture ratio.
但し、上記に示した例は一例であり、上述した例に限られるものではない。例えば、RGB3本の電源線Vddのうち何れか2本の電源配線を選択する組み合わせは全部で3通りあるため、本実施形態に示す配線レイアウトのパターンは全部で3通りとなる。また、本実施形態においては、行方向の配線形成領域に走査線Vselを1本ずつレイアウトし、列方向の配線形成領域31,32及び33に3本の電源配線Vddと3本のデータ線Idatの中から何れか2本の組み合わせを選択してレイアウトする構成を示したが、本発明はこれに限られるものではない。以下に各種の変形例について説明する。
However, the example shown above is an example and is not limited to the example described above. For example, since there are a total of three combinations of selecting any two power supply wirings among the three RGB power supply lines Vdd , there are a total of three wiring layout patterns according to the present embodiment. In this embodiment, one scanning line V sel is laid out in the row forming region in the row direction, and three power supply wirings V dd and three data are arranged in the column forming
発明の実施の形態2.
図4は本発明の第2の形態における配線レイアウトの説明図である。
FIG. 4 is an explanatory diagram of a wiring layout in the second embodiment of the present invention.
本実施形態においては、画素の行方向に沿って形成される配線形成領域の配置レイアウトを規定するレイアウト図を仮想的に想定して、複数の配線形成領域のうち特定の配線形成領域に着目し、当該配線形成領域を中心として前記レイアウト図を仮想的に折り返したとき、同種類の配線の組み合わせを有する配線形成領域同士が重なるように構成されている。(n−1)行目の行方向に並ぶ画素群(図示せず)とn行目の行方向に並ぶ画素群との間の配線形成領域41には3本の電源線Vdd-G,Vdd-R及びVdd-Bが一組となって行方向にレイアウトされており、n行目の行方向に配列する画素群と(n+1)行目の行方向に配列する画素群との間の配線形成領域42には2本の走査線Vselが一組となって行方向にレイアウトされている。行方向における配線レイアウトの基本的なパターンは3本の電源線Vdd-G,Vdd-R及びVdd-Bと2本の走査線Vselをそれぞれ一組としてレイアウトし、この基本パターンを周期的に繰り返しレイアウトする構成となっている。従って、(n+1)行目の行方向に配列する画素群と(n+2)行目の行方向に配列する画素群との間の配線形成領域43における配線レイアウトは配線形成領域41における配線レイアウトと同じである。
In the present embodiment, a layout diagram that prescribes the layout of the wiring formation regions formed along the row direction of the pixels is virtually assumed and attention is paid to a specific wiring formation region among the plurality of wiring formation regions. When the layout diagram is virtually folded around the wiring formation region, the wiring formation regions having the same type of wiring combination are overlapped with each other. (N-1) In the
一方、列方向に配列する画素群同士の間の配線形成領域には、1本の電源線Vddと1本のデータ線Idatとが一組となって列方向にレイアウトされている。同図に示す例では、m列目の列方向に配列するRの画素群と(m+1)列目の列方向に配列するGの画素群との間の配線形成領域51に電源線Vdd-Rとデータ線Idatとが一組となってレイアウトされている。同様に、(m+1)列目の列方向に配列するGの画素群と(m+2)列目の列方向に配列するBの画素群(図示せず)との間の配線形成領域には電源線Vdd-Gとデータ線Idatとが一組となってレイアウトされているが、説明の便宜上、電源線Vdd-Gのみ図示してある。また、行方向及び列方向にレイアウトされている電源線Vdd-Rは各々異なるレイヤに敷設されており、層間絶縁膜に開口するコンタクトホールh1を介して導通している。電源線Vdd-Gについても同様にコンタクトホールh2を介して導通している。
On the other hand, in the wiring formation region between the pixel groups arranged in the column direction, one power line Vdd and one data line Idat are laid out in the column direction as a set. In the example shown in the figure, the power supply line V dd− is connected to the
本実施形態によれば、画素マトリクスの行方向に延在する同種の電源線が列方向に対して略等間隔の配列ピッチで形成されているため、実施形態1と同様の効果が得られる他、電源線Vdd-G,Vdd-R及びVdd-Bが画素領域内においてマトリクス状に行方向及び列方向にレイアウトされているため、電源線Vdd-G,Vdd-R及びVdd-Bの配線抵抗を低減させることができ、有機EL素子への電流供給を十分に行うことができる。このため、特定の電源線だけが電流供給不十分になることによる輝度ムラの発生を抑止することができ、クロストークの発生を低減できる。特に、大画面ディスプレイにおいては、画面内に十分な電流を均一に供給する必要があるため、特に効果がある。 According to the present embodiment, the same kind of power supply lines extending in the row direction of the pixel matrix are formed at an arrangement pitch that is substantially equidistant from the column direction, so that the same effect as in the first embodiment can be obtained. Since the power supply lines V dd-G , V dd-R and V dd-B are laid out in the pixel direction in the row direction and the column direction, the power supply lines V dd-G , V dd-R and V The wiring resistance of dd-B can be reduced, and current can be sufficiently supplied to the organic EL element. For this reason, it is possible to suppress the occurrence of uneven brightness due to insufficient current supply to only a specific power supply line, and to reduce the occurrence of crosstalk. In particular, a large screen display is particularly effective because it is necessary to supply a sufficient current uniformly in the screen.
発明の実施の形態3.
図5は本発明の第3の形態における配線レイアウトの説明図である。
Embodiment 3 of the Invention
FIG. 5 is an explanatory diagram of a wiring layout in the third embodiment of the present invention.
本実施形態においては、画素の行方向及び列方向に沿って形成される配線形成領域の配置レイアウトを規定するレイアウト図を仮想的に想定して、複数の配線形成領域のうち特定の配線形成領域に着目し、当該配線形成領域を中心として前記レイアウト図を仮想的に折り返したとき、同種類の配線の組み合わせを有する配線形成領域同士が重なるように構成されている。(n−1)行目の行方向に並ぶ画素群(図示せず)とn行目の行方向に並ぶ画素群との間の配線形成領域61には3本の電源線Vdd-G,Vdd-R及びVdd-Bが一組となって行方向にレイアウトされており、n行目の行方向に配列する画素群と(n+1)行目の行方向に配列する画素群との間の配線形成領域62には2本の走査線Vselが一組となって行方向にレイアウトされている。行方向における配線レイアウトの基本的なパターンは3本の電源線Vdd-G,Vdd-R及びVdd-Bと2本の走査線Vselをそれぞれ一組としてレイアウトし、この基本パターンを周期的に繰り返しレイアウトする構成となっている。従って、(n+1)行目の行方向に配列する画素群と(n+2)行目の行方向に配列する画素群との間の配線形成領域63における配線レイアウトは配線形成領域61における配線レイアウトと同じである。
In the present embodiment, a specific wiring formation region among a plurality of wiring formation regions is virtually assumed, assuming a layout diagram that prescribes the layout of the wiring formation regions formed along the row direction and the column direction of pixels. When the layout diagram is virtually folded around the wiring formation region, the wiring formation regions having the same kind of wiring combination are overlapped with each other. (N-1) In the
一方、列方向に配列する画素群同士の間には3本の電源線Vdd-G,Vdd-R及びVdd-Bが3本のデータ線Idatの中から選ばれた2本一組からなる3通りの組み合わせでレイアウトされている。同図に示す例では、(m−1)列目の列方向に配列するBの画素群(図示せず)とm列目の列方向に配列するRの画素群との間の配線形成領域71に電源線Vdd-G(図示せず)とデータ線Idatとが一組となってレイアウトされており、m列目の列方向に配列するRの画素群と(m+1)列目の列方向に配列するGの画素群との配線形成領域72には2本の電源線Vdd-G,Vdd-Rが一組となってレイアウトされている。また、(m+1)列目の列方向に配列するGの画素群と(m+2)列目の列方向に配列するBの画素群との間の配線形成領域73に2本のデータ線Idatが一組となってレイアウトされており、(m+2)列目の列方向に配列するBの画素群と(m+3)列目の列方向に配列するRの画素群(図示せず)との間の配線形成領域74には電源線Vdd-Gとデータ線Idatとが一組となってレイアウトされている。
On the other hand, two power lines V dd-G , V dd-R and V dd-B are selected from the three data lines I dat between the pixel groups arranged in the column direction. They are laid out in three combinations. In the example shown in the figure, a wiring formation region between a B pixel group (not shown) arranged in the column direction of the (m−1) th column and an R pixel group arranged in the column direction of the mth column. 71, a power supply line V dd-G (not shown) and a data line I dat are laid out as a set. The R pixel group arranged in the m-th column direction and the (m + 1) -th column are arranged. Two power supply lines V dd-G and V dd-R are laid out as a set in the
行方向及び列方向にレイアウトされている電源線Vdd-Rは各々異なるレイヤに敷設されており、層間絶縁膜に開口するコンタクトホールh1を介して導通している。電源線Vdd-G及び電源線Vdd-Bついても同様に行方向及び列方向に対して異なるレイヤに敷設されており、コンタクトホールh2及びh3を介してそれぞれ導通している。これらのコンタクトホールh1,h2及びh3は複数形成することで、配線の断線対策に効果があり、さらに配線の低抵抗化を図ることができるメリットがある。 The power supply lines V dd-R laid out in the row direction and the column direction are laid in different layers, and are conducted through contact holes h1 opened in the interlayer insulating film. Similarly, the power supply line V dd-G and the power supply line V dd-B are laid in different layers in the row direction and the column direction, and are electrically connected through the contact holes h2 and h3, respectively. By forming a plurality of these contact holes h1, h2, and h3, there is an advantage in the measures against disconnection of the wiring, and further, the resistance of the wiring can be reduced.
本実施形態によれば、画素マトリクスの行方向に延在する同種の電源線が列方向に対して略等間隔の配列ピッチで形成され、かつ、画素マトリクスの列方向に延在する同種の電源線が行方向に対して略等間隔の配列ピッチで形成されるため、実施形態1と同様の効果が得られる他、電源線Vdd-G,Vdd-R及びVdd-Bが画素領域内においてマトリクス状に行方向及び列方向にレイアウトされているため、電源線Vdd-G,Vdd-R及びVdd-Bの配線抵抗を低減させることができ、有機EL素子への電流供給を十分に行うことができる。このため、特定の電源線だけが電流供給不十分になることによる輝度ムラの発生を抑止することができ、クロストークの発生を低減できる。特に、大画面ディスプレイにおいては、画面内に十分な電流を均一に供給する必要があるため、特に効果がある。 According to this embodiment, the same kind of power supply lines extending in the row direction of the pixel matrix are formed at an arrangement pitch of substantially equal intervals in the column direction, and the same kind of power supply extending in the column direction of the pixel matrix. Since the lines are formed at an arrangement pitch of substantially equal intervals in the row direction, the same effect as in the first embodiment can be obtained, and the power supply lines V dd-G , V dd-R, and V dd-B are provided in the pixel region. Since the power supply lines V dd-G , V dd-R, and V dd-B can be reduced in resistance, the current is supplied to the organic EL elements. Can be done sufficiently. For this reason, it is possible to suppress the occurrence of uneven brightness due to insufficient current supply to only a specific power supply line, and to reduce the occurrence of crosstalk. In particular, a large screen display is particularly effective because it is necessary to supply a sufficient current uniformly in the screen.
発明の実施の形態4.
図6は本発明の電気光学装置を適用可能な電子機器の例を示す図である。同図(a)は携帯電話への適用例であり、携帯電話230は、アンテナ部231、音声出力部232、音声入力部233、操作部234、及び本発明の有機ELディスプレイパネル100を備えている。このように本発明の有機ELディスプレイパネル100を携帯電話230の表示部として利用可能である。同図(b)はビデオカメラへの適用例であり、ビデオカメラ240は、受像部241、操作部242、音声入力部243、及び本発明の有機ELディスプレイパネル100を備えている。このように本発明の有機ELディスプレイパネル100は、ファインダーや表示部として利用可能である。同図(c)は携帯型パーソナルコンピュータへの適用例であり、コンピュータ250は、カメラ部251、操作部252、及び本発明の有機ELディスプレイパネル100を備えている。このように本発明の有機ELディスプレイパネル100は、表示装置として利用可能である。
Embodiment 4 of the Invention
FIG. 6 is a diagram illustrating an example of an electronic apparatus to which the electro-optical device of the invention can be applied. FIG. 6A shows an application example to a mobile phone. The
同図(d)はヘッドマウントディスプレイへの適用例であり、ヘッドマウントディスプレイ260は、バンド261、光学系収納部262及び本発明の有機ELディスプレイパネル100を備えている。このように本発明の有機ELディスプレイパネル100は画像表示源として利用可能である。同図(e)はリア型プロジェクターへの適用例であり、プロジェクター270は、筐体271に、光源272、合成光学系273、ミラー274、ミラー275、スクリーン276、及び本発明の有機ELディスプレイパネル100を備えている。同図(f)はフロント型プロジェクターへの適用例であり、プロジェクター280は、筐体282に光学系281及び本発明の有機ELディスプレイパネル100を備え、画像をスクリーン283に表示可能になっている。このように本発明の有機ELディスプレイパネル100は画像表示源として利用可能である。
FIG. 4D shows an application example to a head mounted display. The head mounted
10…画素、11…画素領域、12…走査線ドライバ、13…データ線ドライバ、14…陰極、15…陰極取出電極、16…基板、17…画素電極、Vdd…電源線、Vsel…走査線、Idat…データ線、Tr1…スイッチングトランジスタ、Tr2…駆動トランジスタ、C…保持容量、OLED…発光部。
DESCRIPTION OF
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007326930A JP2008102549A (en) | 2007-12-19 | 2007-12-19 | Electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007326930A JP2008102549A (en) | 2007-12-19 | 2007-12-19 | Electro-optical device and electronic apparatus |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007162560A Division JP4126666B2 (en) | 2007-06-20 | 2007-06-20 | Electro-optical device and electronic apparatus |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008212529A Division JP5223538B2 (en) | 2008-08-21 | 2008-08-21 | Electro-optical device and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008102549A true JP2008102549A (en) | 2008-05-01 |
Family
ID=39436859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007326930A Withdrawn JP2008102549A (en) | 2007-12-19 | 2007-12-19 | Electro-optical device and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008102549A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009009148A (en) * | 2008-08-21 | 2009-01-15 | Seiko Epson Corp | Electro-optic device and electronic device |
CN109118956A (en) * | 2018-08-24 | 2019-01-01 | 京东方科技集团股份有限公司 | A kind of transparent display panel, the production method of display device and transparent display panel |
-
2007
- 2007-12-19 JP JP2007326930A patent/JP2008102549A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009009148A (en) * | 2008-08-21 | 2009-01-15 | Seiko Epson Corp | Electro-optic device and electronic device |
CN109118956A (en) * | 2018-08-24 | 2019-01-01 | 京东方科技集团股份有限公司 | A kind of transparent display panel, the production method of display device and transparent display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4000515B2 (en) | Electro-optical device, matrix substrate, and electronic apparatus | |
JP3922374B2 (en) | Electro-optical device, matrix substrate, and electronic apparatus | |
KR100614475B1 (en) | Electronic device, element substrate, electro-optical device, method of producing the electro-optical device, and electronic apparatus | |
JP4688732B2 (en) | Organic electroluminescent device and manufacturing method thereof | |
JP3977299B2 (en) | Electro-optical device, matrix substrate, and electronic apparatus | |
KR20050113702A (en) | Display apparatus, and display panel and driving method thereof | |
US11342386B2 (en) | Array substrate and display device each having a data line connecting sub-pixels of different colors | |
JP2006113597A (en) | Light emitting apparatus | |
JP5686122B2 (en) | Electro-optical device and electronic apparatus | |
JP4736065B2 (en) | Electro-optical device and electronic apparatus | |
JP4126666B2 (en) | Electro-optical device and electronic apparatus | |
JP2008102549A (en) | Electro-optical device and electronic apparatus | |
KR100489166B1 (en) | Amoled | |
JP4924847B2 (en) | Light emitting device | |
JP4792748B2 (en) | Display panel | |
JP5223538B2 (en) | Electro-optical device and electronic apparatus | |
JP4224831B2 (en) | Light emitting device | |
KR100583137B1 (en) | Organic light emitting display | |
JP2005235496A (en) | Electro-optical device and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080116 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080903 |