JP2008102220A - Video display device - Google Patents

Video display device Download PDF

Info

Publication number
JP2008102220A
JP2008102220A JP2006283129A JP2006283129A JP2008102220A JP 2008102220 A JP2008102220 A JP 2008102220A JP 2006283129 A JP2006283129 A JP 2006283129A JP 2006283129 A JP2006283129 A JP 2006283129A JP 2008102220 A JP2008102220 A JP 2008102220A
Authority
JP
Japan
Prior art keywords
display
video
video information
information
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006283129A
Other languages
Japanese (ja)
Inventor
Masakatsu Uchiyama
正勝 内山
Masaki Shimizu
将樹 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006283129A priority Critical patent/JP2008102220A/en
Publication of JP2008102220A publication Critical patent/JP2008102220A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a video display device that can improve the display quality of moving picture display while suppressing blur in a moving picture and generation of flicker. <P>SOLUTION: The video display device is equipped with: an LCD panel 11 composed of a plurality of horizontal lines comprising a plurality of pixels; gate driving circuits (first gate driver 13a, second gate driver 13b) repeatedly processing in a predetermined cycle to display inputted video information in a video information display period and to display a non-video signal in a non-video display period in a grayscale number different from that of the video information, to each horizontal line of the LCD panel 11; and a control circuit 15 controlling the time ratio of the non-video information display period to the predetermined cycle time according to predetermined information obtained from video information, as well as controlling the grayscale number of the non-video information according to the time ratio. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、動画ボケを抑制するために1フレーム期間中に非画像信号を挿入する期間を設けた映像表示装置に関するものである。   The present invention relates to a video display device provided with a period for inserting a non-image signal in one frame period in order to suppress moving image blur.

CRT(Cathode Ray Tube:陰極線管)のようなインパルス型の表示装置においては、個々の画素に着目すると、画像が表示される点灯期間と画像が表示されない消灯期間とが交互に繰り返される。例えば動画の表示が行われた場合にも、1画面分の画像の書き換えが行われる際に消灯期間が挿入されるため、人間の視覚に動いている物体の残像が生じることがない。このため、背景と物体とが明瞭に見分けられ、違和感なく動画が視認される。   In an impulse-type display device such as a CRT (Cathode Ray Tube), focusing on individual pixels, a lighting period in which an image is displayed and a light-off period in which no image is displayed are alternately repeated. For example, even when a moving image is displayed, since an extinguishing period is inserted when an image for one screen is rewritten, an afterimage of an object moving in human vision does not occur. For this reason, the background and the object are clearly distinguished, and the moving image is visually recognized without a sense of incongruity.

これに対し、TFT(Thin Film Transistor:薄膜トランジスタ)を使用した液晶表示装置のようなホールド型の表示装置では、個々の画素の輝度は各画素容量に保持される電圧によって決まり、画素容量における保持電圧は、一旦書き換えられると1フレーム期間維持される。このようにホールド型の表示装置では、画素データとして画素容量に保持すべき電圧は、一旦書き込まれると次に書き換えられるまで保持されるので、各フレームの画像は、その1フレーム前の画像と時間的に近接することになる。これにより、動画が表示される場合に、人間の視覚には動いている物体の残像が生じる。   On the other hand, in a hold-type display device such as a liquid crystal display device using TFT (Thin Film Transistor), the luminance of each pixel is determined by the voltage held in each pixel capacitor, and the holding voltage in the pixel capacitor is Is maintained for one frame period once rewritten. In this way, in the hold-type display device, the voltage to be held in the pixel capacitance as pixel data is held until it is rewritten once, so that the image of each frame is the same as the image of the previous frame and the time. Will be close to each other. As a result, when a moving image is displayed, an afterimage of a moving object occurs in human vision.

このような残像を低減させる方法として、液晶表示装置のようなホールド型の表示装置において、1フレーム期間中に黒表示(非画像表示)を行う期間を挿入すること(以下、黒挿入と称する)により該液晶表示装置における表示を(擬似的に)インパルス化するという方法が知られている(例えば特許文献1)。   As a method for reducing such an afterimage, in a hold-type display device such as a liquid crystal display device, a period for performing black display (non-image display) is inserted in one frame period (hereinafter referred to as black insertion). Thus, there is known a method in which the display on the liquid crystal display device is (pseudo-) impulsed (for example, Patent Document 1).

しかしながら、上述のような擬似的なインパルス駆動の場合、1フレーム期間中に画像表示期間と非画像表示(黒表示)期間とが混在し、1フレーム期間中の画像表示期間と非画像表示期間との比率(表示時間比率)によっては、動画像を表示する際、残像に起因する動画ボケが生じる虞がある。   However, in the case of the pseudo impulse driving as described above, an image display period and a non-image display (black display) period are mixed in one frame period, and an image display period and a non-image display period in one frame period are mixed. Depending on the ratio (display time ratio), when moving images are displayed, there is a possibility that moving image blur caused by an afterimage may occur.

そこで、例えば、特許文献2には、1フレーム期間中の画像表示期間と非画像表示期間との表示時間比率を、動画像中の画像の動き量に応じて調整することで、動画像表示における残像に起因する動画ボケを低減させる技術が開示されている。
特開2003−066918号公報(平成15(2003)年03月05日公開) 特開2002−323876号公報(平成14(2002)年11月08日公開)
Therefore, for example, in Patent Document 2, the display time ratio between the image display period and the non-image display period in one frame period is adjusted in accordance with the amount of movement of the image in the moving image, thereby displaying the moving image. A technique for reducing moving image blur caused by an afterimage is disclosed.
JP 2003-066918 A (published on March 05, 2003) JP 2002-323876 A (published November 08, 2002)

ところで、上記特許文献2では、動画像中の画像の動き量が増大、すなわち動きが速くなれば、非画像表示期間の時間比率を上げて残像を低減させて動画ボケを改善している。   By the way, in Patent Document 2, if the amount of motion of an image in a moving image increases, that is, the motion becomes faster, the afterimage is reduced by improving the time ratio of the non-image display period to improve the motion blur.

しかしながら、動画像表示において、非画像表示期間の時間比率を高くした場合、動きが速い動画像に対して残像を低減して動画ボケを改善できるものの、フリッカ現象が生じ、動画像表示における表示品位を低下させるという問題が生じる。   However, in moving image display, when the time ratio of the non-image display period is increased, afterimages can be reduced to improve moving image blur for fast moving images, but flicker phenomenon occurs and display quality in moving image display is improved. This causes a problem of lowering.

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、動画ボケを抑制しつつフリッカ現象の発生を抑えて動画像表示の表示品位を向上させることが可能な映像表示装置を実現することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a video display device capable of improving the display quality of moving image display by suppressing the occurrence of flicker while suppressing moving image blur. Is to realize.

本発明の映像表示装置は、上記の課題を解決するために、複数の画素からなる、複数の水平ラインで構成される表示手段と、前記表示手段の各水平ラインに対し、入力された映像情報を映像情報表示期間内に表示する第一表示処理と、非映像信号を非映像表示期間内に前記映像情報と異なる階調数で表示する第二表示処理とを所定の周期で繰り返し行う表示処理手段と、映像情報から得た所定の情報に応じて、前記所定の周期に対する前記非映像情報表示期間の時間比率を制御する共に、該時間比率に応じて前記非映像情報の階調数を制御する表示制御手段とを備えたことを特徴としている。   In order to solve the above problems, a video display device according to the present invention includes a display unit composed of a plurality of horizontal lines composed of a plurality of pixels, and video information input to each horizontal line of the display unit. Display processing in which a first display process for displaying the image information within the video information display period and a second display process for displaying the non-video signal with a different number of gradations from the video information within the non-video display period are repeated in a predetermined cycle. And controlling the time ratio of the non-video information display period with respect to the predetermined period according to predetermined information obtained from the video information and controlling the number of gradations of the non-video information according to the time ratio. The display control means is provided.

上記構成によれば、表示制御手段が、映像情報から得た所定の情報に応じて、前記所定の周期に対する前記非映像情報表示期間の時間比率を制御する共に、該時間比率に応じて前記非映像情報の階調数を制御することで、当該所定の周期における最大輝度と最小輝度との差分が制御されることになる。   According to the above configuration, the display control unit controls the time ratio of the non-video information display period with respect to the predetermined cycle according to the predetermined information obtained from the video information, and the non-display according to the time ratio. By controlling the number of gradations of the video information, the difference between the maximum luminance and the minimum luminance in the predetermined cycle is controlled.

これにより、所定の周期における最大輝度と最小輝度との差分を、表示手段における輝度で除したときの割合、すなわちフリッカ率を、所定の周期に対する前記非映像情報表示期間の時間比率に応じて変えることができる。   Thereby, the ratio when the difference between the maximum luminance and the minimum luminance in the predetermined cycle is divided by the luminance in the display means, that is, the flicker rate is changed according to the time ratio of the non-video information display period with respect to the predetermined cycle. be able to.

例えば、所定の周期に対する前記非映像情報表示期間の時間比率が多くなるとき、すなわち映像情報に含まれる動き量が多くなるときには、所定の周期における最大輝度と最小輝度との差分が小さくなるように、非映像の階調数を上げるように制御すればよい。この場合には、フリッカ率を求める式の分子が小さくなるので、フリッカ率が小さくなり、映像情報に含まれる動き量が多くなり、動画ボケを抑制するために、非映像情報表示期間の時間比率が増加しても、フリッカの発生を抑制することが可能となる。つまり、フリッカ現象が生じやすい非映像表示期間が長い場合、すなわち映像における動画速度が速い場合であっても、動画ボケを抑制しつつフリッカの発生を抑制が可能な映像表示装置を提供することができる。   For example, when the time ratio of the non-video information display period with respect to a predetermined cycle increases, that is, when the amount of motion included in the video information increases, the difference between the maximum luminance and the minimum luminance in the predetermined cycle is reduced. Control may be performed to increase the number of gradations of non-images. In this case, since the numerator of the formula for calculating the flicker rate is small, the flicker rate is small, the amount of motion included in the video information is large, and the time ratio of the non-video information display period is used to suppress the motion blur. Even if this increases, it is possible to suppress the occurrence of flicker. That is, it is possible to provide a video display device capable of suppressing flicker while suppressing moving image blur even when the non-video display period in which flicker phenomenon is likely to occur is long, that is, when the moving image speed is high. it can.

また、上記前記表示処理手段は、入力された映像情報を映像情報表示期間内に表示するために、水平同期信号が入力される度にいずれかの前記水平ラインを選択する第一走査手段と、前記第一走査手段によって選択された水平ラインに対し第一表示処理をするために前記1水平ライン分の映像情報を保持する第一保持手段と、非映像情報を非映像表示期間内に前記映像情報と異なる階調数で表示するために、前記水平同期信号が入力される際に前記第一走査手段によって選択された水平ラインとは異なる水平ラインを選択する第二走査手段と、前記第二走査手段によって選択された水平ラインに対し表示処理するべき前記非映像情報を保持する第二保持手段とを有し、前記表示制御手段は、映像情報から得た所定の情報に応じて、第一走査手段と第二走査手段で同一水平期間内に選択された各水平ラインの間のライン数を制御することにより前記時間比率を制御すると共に、該時間比率に応じて、前記第二保持手段に保持された非映像情報の階調数を制御するようにしてもよい。   The display processing means includes a first scanning means for selecting any one of the horizontal lines each time a horizontal synchronization signal is input in order to display the input video information within a video information display period; First holding means for holding video information for the one horizontal line to perform a first display process on the horizontal line selected by the first scanning means; and non-video information within the non-video display period. Second scanning means for selecting a horizontal line different from the horizontal line selected by the first scanning means when the horizontal synchronization signal is input in order to display with a different number of gradations from the information; Second holding means for holding the non-video information to be displayed on the horizontal line selected by the scanning means, the display control means according to predetermined information obtained from the video information, Scanning hand And the second scanning means controls the time ratio by controlling the number of lines between the horizontal lines selected within the same horizontal period, and the second holding means holds the time ratio according to the time ratio. The number of gradations of the non-video information may be controlled.

ここで、第一走査手段と第二走査手段とで同一水平期間内に選択された各水平ラインの間のライン数が小さくなることは、第二走査手段によって選択される水平ライン数が多くなることを示す。つまり、第一走査手段と第二走査手段とで同一水平期間内に選択された各水平ラインの間のライン数が小さくなることは、水平期間内に非映像情報を挿入する割合が多くなることを示す。   Here, the number of horizontal lines selected by the second scanning unit increases because the number of lines between the horizontal lines selected within the same horizontal period by the first scanning unit and the second scanning unit decreases. It shows that. That is, the smaller the number of lines between the horizontal lines selected within the same horizontal period in the first scanning means and the second scanning means, the greater the ratio of inserting non-video information within the horizontal period. Indicates.

したがって、上記構成のように、映像情報から得た所定の情報に応じて、第一走査手段と第二走査手段で同一水平期間内に選択された各水平ラインの間のライン数を制御することにより前記時間比率を制御すると共に、該時間比率に応じて、前記第二保持手段に保持された非映像情報の階調数を制御することで、1水平期間内の非映像情報を挿入する割合に応じた該非映像情報の階調数に設定することが可能となる。   Therefore, as in the above configuration, the number of lines between each horizontal line selected within the same horizontal period is controlled by the first scanning unit and the second scanning unit in accordance with predetermined information obtained from the video information. The ratio of inserting non-video information in one horizontal period by controlling the time ratio by controlling the number of gradations of non-video information held in the second holding means according to the time ratio It is possible to set the number of gradations of the non-video information in accordance with.

従って、前記表示制御手段は、前記時間比率の増大に伴い該非映像情報表示期間に表示する非映像情報の階調数を向上させるように表示処理するようにしてもよい。   Accordingly, the display control means may perform display processing so as to improve the number of gradations of non-video information displayed during the non-video information display period as the time ratio increases.

これにより、上記ライン数が小さくなり、水平期間内に非映像情報が挿入される割合、すなわち上記の時間比率が高くなるので、この場合には、非映像情報の階調数を高く設定することでフリッカ率を求める式の分子である最大輝度と最小輝度の差分を小さくできる。これにより、フリッカの発生を抑制することが可能となる。   As a result, the number of lines is reduced, and the rate at which non-video information is inserted within the horizontal period, that is, the time ratio is increased. In this case, the number of gradations of the non-video information should be set high. Thus, the difference between the maximum luminance and the minimum luminance, which is the numerator of the formula for calculating the flicker rate, can be reduced. As a result, the occurrence of flicker can be suppressed.

前記映像信号から得た所定の情報とは、当該映像情報の動き量に関する情報であることで、上述した表示制御において、映像情報の動き量に応じて非映像情報の階調数を制御することが可能となる。   The predetermined information obtained from the video signal is information regarding the amount of motion of the video information, and in the display control described above, the number of gradations of the non-video information is controlled according to the amount of motion of the video information. Is possible.

そして、前記動き量の増加に伴って前記時間比率が増加するように制御すれば、映像情報の動き量の増加による動画ボケを抑制しつつ、フリッカの発生を抑制した表示品位の高い動画像を表示することができる。   If the time ratio is controlled to increase as the amount of motion increases, a moving image with high display quality that suppresses flickering while suppressing motion blur due to an increase in the amount of motion of video information. Can be displayed.

前記非映像情報の階調数は、前記動き量に関する情報に加え、該映像情報の輝度に関する情報に関連付けて決定されるようにしてもよい。   The number of gradations of the non-video information may be determined in association with information on the luminance of the video information in addition to the information on the amount of motion.

この場合、非映像信号の階調数を、映像信号の輝度情報を考慮した階調数に設定されることで、コントラスト比を制御することができる。   In this case, the contrast ratio can be controlled by setting the number of gradations of the non-video signal to the number of gradations considering the luminance information of the video signal.

さらに、前記表示制御手段は、前記動き量の増加あるいは前記輝度の減少に伴って前記非映像情報の階調数が減少するように制御するようにしてもよい。   Further, the display control means may perform control so that the number of gradations of the non-video information decreases as the amount of movement increases or the luminance decreases.

この場合、動き量の増加あるいは前記輝度の減少に伴って前記非映像情報の階調数が減少するように制御することで、コントラスト比を必要以上に落とさないようにできる。   In this case, it is possible to prevent the contrast ratio from being lowered more than necessary by controlling so that the number of gradations of the non-video information decreases as the amount of motion increases or the brightness decreases.

本発明に係る映像表示装置は、以上のように、複数の画素からなる、複数の水平ラインで構成される表示手段と、前記表示手段の各水平ラインに対し、入力された映像情報を映像情報表示期間内に表示する表示処理と、非映像信号を非映像表示期間内に前記映像情報と異なる階調数で表示する表示処理とを所定の周期で繰り返し行う表示処理手段と、映像情報から得た所定の情報に応じて、前記所定の周期に対する前記非映像情報表示期間の時間比率を制御する共に、該時間比率に応じて、前記非映像情報の階調数を制御する表示制御手段とを備えたことで、フリッカ現象が生じやすい非映像表示期間が長い場合、すなわち映像における動画速度が速い場合であっても、動画ボケを抑制しつつフリッカの発生を抑制が可能な映像表示装置を提供することができるという効果を奏する。   As described above, the video display device according to the present invention includes a display unit composed of a plurality of horizontal lines composed of a plurality of pixels, and the video information input to each horizontal line of the display unit is displayed as video information. Display processing means for performing display processing within a display period and display processing for displaying a non-video signal with a gradation number different from that of the video information within a non-video display period at a predetermined cycle; Display control means for controlling a time ratio of the non-video information display period with respect to the predetermined cycle according to the predetermined information, and controlling the number of gradations of the non-video information according to the time ratio. As a result, a video display device capable of suppressing flickering while suppressing moving image blur even when the non-video display period in which flicker phenomenon is likely to occur, that is, when the moving image speed of the image is high is provided. An effect that can be.

本発明の一実施の形態について説明すれば、以下の通りである。なお、本実施の形態では、映像表示装置の一例として、液晶表示装置について説明する。   An embodiment of the present invention will be described as follows. Note that in this embodiment, a liquid crystal display device is described as an example of a video display device.

本実施の形態に係る液晶表示装置は、図1に示すように、LCD(Liquid Crystal Display)パネル(表示手段)11、ソース駆動回路としての第1ソースドライバ12aおよび第2ソースドライバ12b、ゲート駆動回路としての第1ゲートドライバ(第一走査手段)13aおよび第2ゲートドライバ(第二走査手段)13bを備えており、さらに、上記第1ソースドライバ12aおよび第2ソースドライバ12bに対して、外部から入力される映像信号および非映像信号をフレーム単位で供給すると共に、上記第1ゲートドライバ13aおよび第2ゲートドライバ13bに対して水平同期信号および垂直同期信号を供給する映像処理回路14と、上記の各ドライバにスタートパルス信号などの制御信号を供給する制御回路15と、1フレーム期間中に非映像信号を挿入する割合および該非映像信号の階調数を設定するためのマイコン16と、該マイコン16で使用するデータを格納するメモリ17とを備えている。   As shown in FIG. 1, the liquid crystal display device according to the present embodiment includes an LCD (Liquid Crystal Display) panel (display means) 11, a first source driver 12a and a second source driver 12b as source drive circuits, and gate drive. The circuit includes a first gate driver (first scanning means) 13a and a second gate driver (second scanning means) 13b as circuits, and is external to the first source driver 12a and the second source driver 12b. A video processing circuit 14 for supplying a video signal and a non-video signal input from a frame unit and supplying a horizontal synchronization signal and a vertical synchronization signal to the first gate driver 13a and the second gate driver 13b; And a control circuit 15 for supplying a control signal such as a start pulse signal to each driver, and during one frame period A microcomputer 16 for setting a ratio of inserting a non-video signal and the number of gradations of the non-video signal, and a memory 17 for storing data used by the microcomputer 16 are provided.

上記LCDパネル11は、複数の絵素又は画素からなる、複数の水平ラインで構成されており、上記映像処理回路14から送られる映像信号を表示するようになっている。   The LCD panel 11 is composed of a plurality of horizontal lines made up of a plurality of picture elements or pixels, and displays a video signal sent from the video processing circuit 14.

また、ソース駆動回路およびゲート駆動回路は、上記LCDパネル11の各水平ラインに対し、上記映像処理回路14から入力された映像情報を映像情報表示期間内に表示する表示処理と、非映像信号を非映像表示期間内に前記映像情報と異なる階調数で表示する表示処理とを所定の周期で繰り返し行う表示処理手段とて機能している。   Further, the source driving circuit and the gate driving circuit display a display process for displaying the video information input from the video processing circuit 14 for each horizontal line of the LCD panel 11 within a video information display period, and a non-video signal. It functions as a display processing means for repeatedly performing display processing for displaying with different gradation numbers from the video information within a non-video display period at a predetermined cycle.

上記映像処理回路14は、チューナ(図示せず)から1フレームごとに順次入力される映像信号をフレーム単位で格納するフレームメモリ141、上記映像信号から水平同期信号と垂直同期信号とを分離する同期信号分離回路142、1フレームごとに順次入力された映像信号から、該映像信号に含まれる動画像の動き量を判定する動き量判定回路143を含んでいる。   The video processing circuit 14 includes a frame memory 141 that stores video signals sequentially input frame by frame from a tuner (not shown) in units of frames, and a synchronization that separates a horizontal synchronizing signal and a vertical synchronizing signal from the video signal. The signal separation circuit 142 includes a motion amount determination circuit 143 that determines the motion amount of a moving image included in the video signal from the video signals sequentially input for each frame.

上記動き量判定回路143は、チューナ等を介して1フレームごとに順次入力された映像信号から、連続する2つ以上のフレーム間における動きの差分を比較して、動き量を判定する回路である。   The motion amount determination circuit 143 is a circuit that determines a motion amount by comparing a difference in motion between two or more consecutive frames from a video signal sequentially input for each frame via a tuner or the like. .

上記動き量判定回路143では、例えば以下のような演算によって動き量を判定する。すなわち、連続して送られる複数フレームのうち各フレーム内に存在する画素から任意に選択された画素番号を iとし、m番目のフレームに含まれる i個目の画素の階調数をPm iとし、m+1番目のフレームに含まれるi個目の画素の階調数をP(m+1) iとしたとき、このPmiとP(m+1) iとの差分の大きさを iの最小値から最大値(0〜MAX)までを積算した積算値(Σ| Pm i −P(m+1) i |)から動き量を判定している。具体的には、上記積算値がある一定の値の範囲内であるか否かを判断し、範囲内であると判断されたときに、該範囲に応じて動き量を判定している。ここでは、動き量を、極小、小、中、大の4段階に分類するために、4種類の範囲を用意しておく。   The motion amount determination circuit 143 determines the motion amount by, for example, the following calculation. That is, i is a pixel number arbitrarily selected from pixels existing in each frame among a plurality of frames sent continuously, and Pm i is the number of gradations of the i-th pixel included in the m-th frame. , Where the number of gradations of the i-th pixel included in the (m + 1) th frame is P (m + 1) i, the difference between Pmi and P (m + 1) i is changed from the minimum value of i to the maximum value ( The amount of motion is determined from an integrated value (Σ | Pm i −P (m + 1) i |) obtained by integrating up to 0 to MAX). Specifically, it is determined whether or not the integrated value is within a certain range, and when it is determined that the integrated value is within the range, the amount of motion is determined according to the range. Here, four types of ranges are prepared in order to classify the amount of movement into four levels of minimum, small, medium, and large.

上記動き量判定回路143は、上記のようにして判定した動き量(極小、小、中、大の4段階)のデータをマイコン16に送る。   The motion amount determination circuit 143 sends data of the motion amounts determined in the above-described manner (four levels of minimum, small, medium, and large) to the microcomputer 16.

上記マイコン16は、送られた動き量のデータから、上記メモリ17に格納されている動き量に対応付けられた階調数に対応する電圧を出力するように、上記制御回路15に指示する。   The microcomputer 16 instructs the control circuit 15 to output a voltage corresponding to the number of gradations associated with the amount of motion stored in the memory 17 from the transmitted amount of motion data.

上記メモリ17には、動き量に対して、所定値の非映像信号挿入率と所定値の非映像信号の階調数とを一組とするメモリ−領域を、分類分けした動き量の数だけメモリマップ17aとして保存しておく。このメモリマップ17aに、動き量の大きい時ほど非映像信号挿入率が高く、また、非映像信号の階調数が多くなるように設定値を保存しておく。   In the memory 17, the number of motion amounts obtained by classifying a memory area including a set of a non-video signal insertion rate of a predetermined value and a gradation number of a non-video signal of a predetermined value with respect to the motion amount. It is saved as a memory map 17a. In this memory map 17a, setting values are stored so that the non-video signal insertion rate is higher as the amount of motion is larger and the number of gradations of the non-video signal is increased.

ここで、非映像信号挿入率とは、1フレーム期間のうち、非映像表示を行う時間比率を示す。つまり、非映像信号挿入率が0とは、1フレーム期間中に非映像表示を行う期間が無いことを示している。従って、非映像信号挿入率が0の場合、階調数を設定しない。   Here, the non-video signal insertion rate indicates a time ratio for performing non-video display in one frame period. That is, a non-video signal insertion rate of 0 indicates that there is no period for non-video display in one frame period. Therefore, when the non-video signal insertion rate is 0, the number of gradations is not set.

上記制御回路15は、上記第1ソースドライバ12aにラッチストローブLS信号を、上記第1ゲートドライバ13aおよび上記第2ゲートドライバ13bにカウント値制御信号を供給するようになっている。これにより、上記第1ソースドライバ12aからは、1フレーム期間の映像表示期間に映像信号が所定のタイミングでLCDパネル11の目的とする画素に書き込まれる。   The control circuit 15 supplies a latch strobe LS signal to the first source driver 12a and a count value control signal to the first gate driver 13a and the second gate driver 13b. As a result, a video signal is written from the first source driver 12a to the target pixel of the LCD panel 11 at a predetermined timing during the video display period of one frame period.

また、上記制御回路15は、映像情報から得た所定の情報に応じて、前記所定の周期に対する前記非映像情報表示期間の時間比率を制御する共に、該時間比率に応じて、前記非映像情報の階調数を制御する表示制御手段としての機能を有している。そして、上記制御回路15は、上記マイコン16からの指示に基づいて、非映像信号として出力される信号の階調数を設定するための制御信号が上記第2ソースドライバ12bに供給するようになっている。これにより、上記第2ソースドライバ12bからは、1フレーム期間の非映像表示期間に非映像信号が所定のタイミングでLCDパネル11の目的とする画素に書き込まれる。   The control circuit 15 controls the time ratio of the non-video information display period with respect to the predetermined period according to predetermined information obtained from video information, and the non-video information according to the time ratio. It has a function as display control means for controlling the number of gradations. The control circuit 15 supplies a control signal for setting the number of gradations of the signal output as a non-video signal to the second source driver 12b based on an instruction from the microcomputer 16. ing. Thereby, the non-video signal is written from the second source driver 12b to the target pixel of the LCD panel 11 at a predetermined timing during the non-video display period of one frame period.

上記構成の液晶表示装置について、さらに、詳細に説明すれば、以下の通りである。   The liquid crystal display device having the above configuration will be described in detail as follows.

上記LCDパネル11は、図2に示すように、上記第1ソースドライバ12aに接続された複数の第1ソースバスライン101a・・・および上記第2ソースドライバ12bに接続された複数の第2ソースバスライン101b・・・と、上記第1ゲートドライバ13aに接続された複数の第1ゲートバスライン102a・・・および上記第2ゲートドライバ13bに接続された複数の第2ゲートバスライン102b・・・とが直交するように配され、第1ソースバスライン101aと第1ゲートバスライン102aとの交差部には、スイッチング素子としての第1TFT111aが設けられ、第2ソースバスライン101bと第2ゲートバスライン102bとの交差部には、スイッチング素子としての第2TFT111bが設けられている。   As shown in FIG. 2, the LCD panel 11 includes a plurality of first source bus lines 101a... Connected to the first source driver 12a and a plurality of second sources connected to the second source driver 12b. A plurality of first gate bus lines 102a connected to the first gate driver 13a and a plurality of second gate bus lines 102b connected to the second gate driver 13b. Are arranged so as to be orthogonal to each other, and a first TFT 111a as a switching element is provided at the intersection of the first source bus line 101a and the first gate bus line 102a, and the second source bus line 101b and the second gate A second TFT 111b as a switching element is provided at the intersection with the bus line 102b.

上記第1TFT111aと上記第2TFT111bとにおける、それぞれのドレイン電極には、共通の画素容量112を介してコモン電極113が接続されている。これにより、第1ソースドライバ12aと第2ソースドライバ12bとから、同じ画素容量112に対して別々に信号を供給することが可能となる。   A common electrode 113 is connected to each drain electrode of the first TFT 111a and the second TFT 111b via a common pixel capacitor 112. Thereby, signals can be separately supplied to the same pixel capacitor 112 from the first source driver 12a and the second source driver 12b.

上記第1ソースドライバ12aは、図2に示すように、基準電圧発生回路120、サンプリングメモリ121、ホールドメモリ122、DAコンバータ(DAC)123、出力回路124を含んだ構成となっている。   As shown in FIG. 2, the first source driver 12 a includes a reference voltage generation circuit 120, a sampling memory 121, a hold memory 122, a DA converter (DAC) 123, and an output circuit 124.

上記基準電圧発生回路120は、データ信号として表現されたRGBの各階調数のうち適当な階調数に対し相応しいアナログ電圧値を出力するための基準電圧を生成する回路であり、生成した基準電圧は上記DAコンバータ123に供給される。例えば、ドット反転やライン反転などの表示処理を行う際は、1ライン毎に発生する反転信号に従って各階調数毎に正負両方のアナログ階調電圧を出力できるように電圧データを保持しておく。例えば、256階調の場合には、256×2個の電圧データが保持される。   The reference voltage generation circuit 120 is a circuit that generates a reference voltage for outputting an analog voltage value suitable for an appropriate number of gradations among RGB gradations expressed as a data signal. Is supplied to the DA converter 123. For example, when performing display processing such as dot inversion and line inversion, voltage data is held so that both positive and negative analog gradation voltages can be output for each number of gradations in accordance with an inversion signal generated for each line. For example, in the case of 256 gradations, 256 × 2 pieces of voltage data are held.

上記サンプリングメモリ(第一保持手段)121は、映像処理回路14(図1)から送られた映像データ(RGB)信号のうち1ライン分をLCDパネル11に書込む前に読み込み保存するためのメモリである。つまり、前記第1ゲートドライバ13aによって選択された水平ラインに対し第一表示処理(映像表示処理)をするために前記1水平ライン分の映像情報を保持するメモリである。   The sampling memory (first holding means) 121 is a memory for reading and storing one line of the video data (RGB) signal sent from the video processing circuit 14 (FIG. 1) before writing it to the LCD panel 11. It is. That is, it is a memory that holds video information for one horizontal line in order to perform a first display process (video display process) on the horizontal line selected by the first gate driver 13a.

上記ホールドメモリ122は、上記サンプリングメモリ121に1ライン分のデータ信号が書込まれた後で同じデータを書込むためのメモリである。このホールドメモリ122によるDAコンバータ123へのデータの書き込みのタイミングは、ラッチストローブLS信号によって制御されている。   The hold memory 122 is a memory for writing the same data after a data signal for one line is written in the sampling memory 121. The timing of writing data to the DA converter 123 by the hold memory 122 is controlled by a latch strobe LS signal.

上記DAコンバータ123は、上記ホールドメモリ122にデジタル形式で保存された1ライン分のデータ信号を基準電圧発生回路120から出力された階調毎の電圧値に従ってアナログ電圧値に変換する回路である。   The DA converter 123 is a circuit that converts the data signal for one line stored in the hold memory 122 in a digital format into an analog voltage value according to the voltage value for each gradation output from the reference voltage generation circuit 120.

上記出力回路124は、上記DAコンバータ123によって変換されたアナログ電圧値の信号を各ソースバスライン101aに出力する回路である。   The output circuit 124 is a circuit that outputs an analog voltage value signal converted by the DA converter 123 to each source bus line 101a.

上記第2ソースドライバ12bは、図2に示すように、APL検出回路125、黒レベル制御回路126、DAコンバータ(DAC)127、出力回路128を含んだ構成となっている。   As shown in FIG. 2, the second source driver 12b includes an APL detection circuit 125, a black level control circuit 126, a DA converter (DAC) 127, and an output circuit 128.

上記APL検出回路125は、映像データ(RGB)信号から、APL(平均輝度レベル)を検出する回路である。   The APL detection circuit 125 is a circuit that detects APL (average luminance level) from video data (RGB) signals.

上記黒レベル制御回路126は、上記APL検出回路125にて検出されたAPLから黒レベル、すなわち非映像信号の階調数を決定し、決定した階調数に対応した電圧信号を上記DAコンバータ127に出力するようになっている。この黒レベル制御回路126は、後述する第二走査手段としての第2ゲートドライバ13bによって選択された水平ラインに対し表示処理するべき非映像情報を保持する第二保持手段としての機能も有している。   The black level control circuit 126 determines the black level, that is, the number of gradations of the non-video signal from the APL detected by the APL detection circuit 125, and outputs a voltage signal corresponding to the determined number of gradations to the DA converter 127. To output. The black level control circuit 126 also has a function as second holding means for holding non-video information to be displayed on a horizontal line selected by a second gate driver 13b as second scanning means to be described later. Yes.

上記DAコンバータ127は、入力された電圧信号を、上記黒レベル制御回路126から出力された電圧値に従ってアナログ電圧値に変換する回路である。   The DA converter 127 is a circuit that converts an input voltage signal into an analog voltage value according to the voltage value output from the black level control circuit 126.

上記出力回路128は、上記DAコンバータ127によって変換されたアナログ電圧値の信号を各ソースバスライン101bに出力する回路である。   The output circuit 128 is a circuit that outputs an analog voltage value signal converted by the DA converter 127 to each source bus line 101b.

上記第1ゲートドライバ13aは、入力された映像情報を映像情報表示期間内に表示するために、水平同期信号が入力される度にいずれかの前記水平ラインを選択する第一走査手段として機能している。この機能を実現させるために、図2に示すように、第1シフトレジスタ131、レベルシフタ132、出力回路133を含んだ構成となっている。上記第1ゲートドライバ13aの具体的な回路構成の一例を、図3に示す。   The first gate driver 13a functions as a first scanning unit that selects any one of the horizontal lines each time a horizontal synchronization signal is input in order to display the input video information within a video information display period. ing. In order to realize this function, the first shift register 131, the level shifter 132, and the output circuit 133 are included as shown in FIG. An example of a specific circuit configuration of the first gate driver 13a is shown in FIG.

上記第1シフトレジスタ131は、水平同期信号(Hsync)が入力されるたびに、LCDパネル11の複数本の第1ゲートバスライン102a・・・を、後段のレベルシフタ132および出力回路133を介して順次切替えて選択して、第1ゲート電圧を線順次に印加するようになっている。これにより、第1ソースドライバ12aに保存された1ライン分のデータ信号が、線順次に第1ソースバスライン101aに書き込まれることにより線順走査が実行される。   The first shift register 131 connects the plurality of first gate bus lines 102a... Of the LCD panel 11 via the level shifter 132 and the output circuit 133 in the subsequent stage each time a horizontal synchronization signal (Hsync) is input. The first gate voltage is applied line-sequentially by switching and selecting sequentially. As a result, the data signal for one line stored in the first source driver 12a is written to the first source bus line 101a line-sequentially, thereby performing line-sequential scanning.

上記第2ゲートドライバ13bは、非映像情報を非映像表示期間内に前記映像情報と異なる階調数で表示するために、前記水平同期信号が入力される際に前記第1ゲートpドライバ13aによって選択された水平ラインとは異なる水平ラインを選択する機能を有している。この機能を実現するために、第2ゲートドライバ13bは、図2に示すように、カウンタ134、第2シフトレジスタ135、レベルシフタ136、出力回路137を含んだ構成となっている。上記第2ゲートドライバ13bの具板的な回路構成の一例を、図3に示す。   The second gate driver 13b displays the non-video information with a gray scale different from that of the video information within the non-video display period by the first gate p driver 13a when the horizontal synchronization signal is input. It has a function of selecting a horizontal line different from the selected horizontal line. In order to realize this function, the second gate driver 13b includes a counter 134, a second shift register 135, a level shifter 136, and an output circuit 137, as shown in FIG. An example of a specific circuit configuration of the second gate driver 13b is shown in FIG.

上記カウンタ134は、一度選択されたあるゲートバスラインに対して、数十〜数百ライン分遅れて黒書込処理用のゲートパルスを発生させるために、数十〜数百ライン分の水平同期信号を計測することを目的とする回路である。   The counter 134 performs horizontal synchronization for several tens to several hundreds of lines in order to generate a gate pulse for black writing processing with a delay of several tens to several hundreds of lines with respect to a gate bus line selected once. A circuit intended to measure a signal.

更に、上記カウンタ134に、マイコン等から送られたカウント値制御信号に含まれるカウント上限データ(デジタル形式)とカウンタで計測したのカウント数とを比較する構成を加えることにより、黒挿入用ゲートパルスのタイミングを1水平期間単位で調整し、これにより1垂直期間において出力された映像信号と黒信号との表示期間比率(黒挿入率)を制御することができる。   Further, a black insertion gate pulse is added to the counter 134 by comparing the count upper limit data (digital format) included in the count value control signal sent from the microcomputer or the like with the count number measured by the counter. The display timing ratio (black insertion rate) between the video signal and the black signal output in one vertical period can be controlled.

上記第2シフトレジスタ135は、上記第1ゲートドライバ13aの第1シフトレジスタ131に対して上記カウンタ134で計数した数十〜数百ライン分だけ遅れて黒書込処理を行うゲートバスラインを選択するための回路である。   The second shift register 135 selects a gate bus line that performs black writing processing with a delay of several tens to several hundred lines counted by the counter 134 with respect to the first shift register 131 of the first gate driver 13a. It is a circuit for doing.

さらに、上記第2シフトレジスタ135において、OR回路等の論理回路を各フリップフロップの出力を入力端子に接続することにより、1回の水平同期期間内において複数本のゲートラインを同時に選択することが可能であり、1回のゲートライン選択だけで完全に黒階調(ゼロ階調≒コモン電圧)に落ちきらない場合は、上記OR回路を、ゲートパルスを2回以上選択させ確実に黒書込処理を実行させることが可能である。   Further, in the second shift register 135, by connecting a logic circuit such as an OR circuit to the input terminal of the output of each flip-flop, a plurality of gate lines can be simultaneously selected within one horizontal synchronization period. Yes, if the black gradation (zero gradation ≒ common voltage) cannot be completely reduced by selecting the gate line once, the above OR circuit can select the gate pulse twice or more to reliably write black. It is possible to execute processing.

この黒書込用ゲートパルスの走査に従って、第2ソースドライバ12bが、第1ソースドライバ12aから出力されるデータ信号とは異なる特定階調数を表現した特定階調信号を出力し、この特定階調の値により実際の黒書込時の暗さ具合を調整することが可能になる。   In accordance with the scanning of the black writing gate pulse, the second source driver 12b outputs a specific gradation signal expressing a specific gradation number different from the data signal output from the first source driver 12a. The darkness at the time of actual black writing can be adjusted by the tone value.

すなわち上記第2シフトレジスタ135は、黒書込用ゲートパルスの走査に従って、LCDパネル11の複数本の第2ゲートバスライン102b・・・を、後段のレベルシフタ136および出力回路137を介して順次切替えて選択して、第2ゲート電圧を線順次に印加するようになっている。これにより、第2ソースドライバ12bから黒書き込み用の信号が、線順次に第2ソースバスライン101bに書き込まれる。   That is, the second shift register 135 sequentially switches the plurality of second gate bus lines 102b... Of the LCD panel 11 via the level shifter 136 and the output circuit 137 in the subsequent stage in accordance with the scanning of the gate pulse for black writing. The second gate voltage is applied line-sequentially. As a result, a black write signal is written line-sequentially from the second source driver 12b to the second source bus line 101b.

上記構成の各ドライバの動作について、図2〜図4を参照しながら以下に説明する。   The operation of each driver having the above configuration will be described below with reference to FIGS.

ここでは、1フレーム期間が、映像信号表示期間と非映像信号表示期間とで構成されている場合について説明する。   Here, a case where one frame period is composed of a video signal display period and a non-video signal display period will be described.

はじめに、通常時、すなわち映像信号表示期間におけるのデータ信号走査処理の流れについて説明する。
(1):まず水平同期信号(Hsync)が第1ゲートドライバ13aおよび第2ゲートドライバ13bに入力される。
(2):第1ゲートドライバb13aの第1シフトレジスタ131ではHsyncの入力によりN番ライン(LineN)のゲートパルスが次のHsync信号が入力されるまでの間だけ立上り、同時にラッチストローブ(LS)信号が上記ゲートパルスよりも比較的短い期間立上る。
(3):上記(2)でLS信号がオフ状態になるとスタートパルス(SP)信号が立上る。
(4):上記(3)のSP信号の立上りによりN番ラインの各画素のTFT素子がON状態になり、そのドレイン電圧には第1ソースドライバ12aで所望の階調数のデータ信号をアナログ変換した電圧値が供給される。
First, the flow of the data signal scanning process in the normal time, that is, in the video signal display period will be described.
(1): First, a horizontal synchronization signal (Hsync) is input to the first gate driver 13a and the second gate driver 13b.
(2): In the first shift register 131 of the first gate driver b13a, the gate pulse of the Nth line (LineN) rises by the input of Hsync until the next Hsync signal is input, and at the same time the latch strobe (LS) The signal rises for a period shorter than the gate pulse.
(3): When the LS signal is turned off in (2) above, the start pulse (SP) signal rises.
(4): The rising edge of the SP signal in (3) above turns on the TFT element of each pixel on the Nth line, and the first source driver 12a analogizes the data signal of the desired gradation number with its drain voltage. The converted voltage value is supplied.

次に、非映像信号期間(黒書き込み期間)におけるデータ信号走査処理の流れについて説明する。
(5):N番ラインに対して更にMラインだけ先行したゲートライン((N+m)番ライン)を選択するためのHsync信号が入力される。
(6):これにより第1ゲートドライバ13aが(N+m)番ラインのゲートラインが選択されると同時に、mライン分遅れて第2ゲートドライバ13bがN番ラインを選択しにいく。
Next, the flow of the data signal scanning process in the non-video signal period (black writing period) will be described.
(5): An Hsync signal for selecting a gate line ((N + m) th line) preceding the Nth line by M lines is input.
(6): As a result, the first gate driver 13a selects the (N + m) th line, and at the same time, the second gate driver 13b selects the Nth line with a delay of m lines.

(7)(8):そして、この後スタートパルス信号を入力される(N+m)番ラインには第1ソースドライバ12aに保存されていた1ライン分のデータ信号が出力され、同時にN番ラインには第2ソースドライバ12bに保存されていた1ライン分の所定の階調数に相当する所定階調電圧信号が出力される。図4では、黒表示となる階調数(階調数=0)の電圧信号が出力される。   (7) (8): After that, the data signal for one line stored in the first source driver 12a is output to the (N + m) th line to which the start pulse signal is input, and at the same time the Nth line A predetermined gradation voltage signal corresponding to a predetermined gradation number for one line stored in the second source driver 12b is output to the line. In FIG. 4, a voltage signal of the number of gradations (number of gradations = 0) for black display is output.

このとき、第1ゲートドライバ13aと第2ゲートドライバ13bのそれぞれが選択するラインの差分であるmライン分についてはマイコン16(図1)からの指示によってその数字を制御することが可能であり、この数の調整によって非映像信号挿入率を制御している。そして、そのライン数mの値に応じて第2ソースドライバ12bに保存された所定の階調数は書換ができ、例えば、ライン数mが小さくなり非映像信号挿入率が向上してフリッカが生じ易い条件になっても、第2ソースドライバ12bから出力される所定の階調数をゼロから例えば32階調辺りの中間調に書き換えることでフリッカを防止することが可能になる。   At this time, it is possible to control the number of m lines, which is the difference between the lines selected by the first gate driver 13a and the second gate driver 13b, by an instruction from the microcomputer 16 (FIG. 1). The non-video signal insertion rate is controlled by adjusting this number. The predetermined number of gradations stored in the second source driver 12b can be rewritten in accordance with the value of the number of lines m. For example, the number of lines m is reduced, the non-video signal insertion rate is improved, and flicker occurs. Even under easy conditions, flicker can be prevented by rewriting the predetermined number of gradations output from the second source driver 12b from zero to a halftone of, for example, around 32 gradations.

つまり、ライン数mの値に応じて前記非映像信号挿入率を制御、さらに、該非映像信号挿入率に応じて、前記第二保持手段として機能している黒レベル制御回路126に保持された非映像信号の階調数を制御することで、例えば、ライン数mが小さくなり非映像信号挿入率が向上してフリッカが生じ易い条件になっても、非映像信号の階調数を上げて、最大輝度と最小輝度との差分を小さくするることで、フリッカを防止することが可能になる。   That is, the non-video signal insertion rate is controlled according to the value of the number of lines m, and further, the non-video signal held by the black level control circuit 126 functioning as the second holding means is controlled according to the non-video signal insertion rate. By controlling the number of gradations of the video signal, for example, even if the number of lines m is reduced and the non-video signal insertion rate is improved and flicker is likely to occur, the number of gradations of the non-video signal is increased, By reducing the difference between the maximum brightness and the minimum brightness, flicker can be prevented.

上記の効果の詳細について以下に説明する。   Details of the above effect will be described below.

図5(a)は、1フレーム期間(1V期間)における非映像表示期間の時間比率(非映像信号挿入率)が20%のときの駆動制御例を示す図である。   FIG. 5A is a diagram illustrating an example of drive control when the time ratio (non-video signal insertion rate) of the non-video display period in one frame period (1 V period) is 20%.

この場合、1フレーム期間のうち非映像表示期間におけるドレイン電圧が、コモン電圧Vcom=+7Vよりも高い電圧V20に設定されることになる。つまり、ドレイン電圧がコモン電圧と同じ電圧であれば、階調数0の黒表示となるが、ドレイン電圧がコモン電圧よりも高い電圧でれば、階調数が0よりも大きい階調表示となる。ここでは、図1に示すメモリ17に格納されたデータから、非映像信号挿入率が20%に対応する階調数16で表示できるようなドレイン電圧に設定されている。   In this case, the drain voltage in the non-video display period in one frame period is set to a voltage V20 higher than the common voltage Vcom = + 7V. In other words, if the drain voltage is the same voltage as the common voltage, black display with a gradation number of 0 is obtained. If the drain voltage is a voltage higher than the common voltage, gradation display with a gradation number greater than 0 is performed. Become. Here, from the data stored in the memory 17 shown in FIG. 1, the drain voltage is set such that the non-video signal insertion rate can be displayed with the number of gradations 16 corresponding to 20%.

図5(a)では、非映像信号挿入率が20%の例について示したが、さらに、動き量が多くなり、非映像信号挿入率が30%になった場合には、図5(b)に示すように、非映像表示期間におけるドレイン電圧は、コモン電圧Vcom=+7Vよりも高い電圧V30に設定されることになる。この場合のドレイン電圧V30は、図1に示すメモリ17に格納されたデータから、非映像信号挿入率が30%に対応する階調数32で表示できるようなドレイン電圧に設定されている。   FIG. 5A shows an example in which the non-video signal insertion rate is 20%. However, when the amount of motion increases and the non-video signal insertion rate becomes 30%, FIG. As shown, the drain voltage in the non-video display period is set to a voltage V30 higher than the common voltage Vcom = + 7V. The drain voltage V30 in this case is set to a drain voltage that can be displayed with the number of gradations 32 corresponding to a non-video signal insertion rate of 30% from the data stored in the memory 17 shown in FIG.

このように、1フレーム期間の非映像表示期間において、動画像の動き量に応じて階調数が0よりも大きい階調数16または32に対応するドレイン電圧V20またはV30がコモン電圧よりも大き区なるように設定されているので、フリッカ率を求める式の分子であるAC成分の値を、階調数0の場合の14V−7V=7Vよりも小さくすることができる。これにより、フリッカ率を、階調数0の場合よりも小さくすることができるので、フリッカの発生を抑制できる。   As described above, in the non-video display period of one frame period, the drain voltage V20 or V30 corresponding to the gradation number 16 or 32 having a gradation number larger than 0 according to the amount of motion of the moving image is larger than the common voltage. Therefore, the value of the AC component, which is the numerator of the formula for obtaining the flicker rate, can be made smaller than 14V-7V = 7V when the number of gradations is 0. As a result, the flicker rate can be made smaller than in the case of the number of gradations of 0, so that the occurrence of flicker can be suppressed.

したがって、非映像信号挿入率を維持したまま、フリッカ率を低減できるので、動画ボケおよびフリッカの無い表示品位の高い動画像を表示することができる。   Therefore, since the flicker rate can be reduced while maintaining the non-video signal insertion rate, it is possible to display a moving image with high display quality without moving image blur and flicker.

上述にように、動画像の動き量に応じて、動画ボケをなくすように非映像信号挿入率が決定されたときに、フリッカが発生しないように、該非映像信号挿入率に応じて、非映像信号の階調数を調整すればよい。   As described above, when the non-video signal insertion rate is determined so as to eliminate moving image blur according to the amount of motion of the moving image, non-video is generated according to the non-video signal insertion rate so that flicker does not occur. The number of gradations of the signal may be adjusted.

すなわち、上記構成の液晶表示装置において、前記制御回路15によって、映像情報から得た所定の情報である動き量に応じて、第一走査手段である第1ゲートドライバ13aと第二走査手段である第2ゲートドライバ13bとで同一水平期間内に選択された各水平ラインの間のライン数を制御することにより前記時間比率を制御すると共に、該時間比率に応じて、前記第二保持手段として機能している黒レベル制御回路126に保持された非映像情報の階調数を制御すればよい。   That is, in the liquid crystal display device having the above-described configuration, the control circuit 15 includes the first gate driver 13a as the first scanning means and the second scanning means according to the amount of movement that is predetermined information obtained from the video information. The second gate driver 13b controls the time ratio by controlling the number of lines between each horizontal line selected within the same horizontal period, and functions as the second holding means according to the time ratio. It is only necessary to control the number of gradation levels of the non-video information held in the black level control circuit 126.

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。   The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the claims. That is, embodiments obtained by combining technical means appropriately changed within the scope of the claims are also included in the technical scope of the present invention.

本発明は、動画ボケを抑制するために1フレーム期間中に非画像信号を挿入する期間を設けた液晶表示装置に関するものであるが、表示素子の応答性に有る程度の遅延が生じる素子であれば同様の効果をなしうるものであり、ホールド型の表示装置であれば本発明の技術的範囲であるものとする。   The present invention relates to a liquid crystal display device provided with a period for inserting a non-image signal in one frame period in order to suppress moving image blur. If the display device is a hold-type display device, it is within the technical scope of the present invention.

本発明の実施形態を示すものであり、液晶表示装置の要部構成を示すブロック図である。1, showing an embodiment of the present invention, is a block diagram illustrating a main configuration of a liquid crystal display device. FIG. 図1に示す液晶表示装置の各ドライバの要部構成を示すブロック図である。FIG. 2 is a block diagram illustrating a main configuration of each driver of the liquid crystal display device illustrated in FIG. 1. 図2に示すゲートドライバの一例を示す回路図である。FIG. 3 is a circuit diagram illustrating an example of a gate driver illustrated in FIG. 2. 図1に示す液晶表示装置の各ドライバの出力信号の波形図である。It is a wave form diagram of the output signal of each driver of the liquid crystal display shown in FIG. (a)は、非映像信号挿入率が20%の場合の図2に示す各ドライバの出力信号の波形図であり、(b)は、非映像信号挿入率が30%の場合の図2に示す各ドライバの出力信号の波形図である。(A) is a waveform diagram of the output signal of each driver shown in FIG. 2 when the non-video signal insertion rate is 20%, and (b) is a diagram of FIG. 2 when the non-video signal insertion rate is 30%. It is a wave form diagram of the output signal of each driver shown.

符号の説明Explanation of symbols

11 LCDパネル(表示手段)
12a 第1ソースドライバ(表示処理手段)
12b 第2ソースドライバ(表示処理手段)
13a 第1ゲートドライバ(表示処理手段、第一走査手段)
13b 第2ゲートドライバ(表示処理手段、第二走査手段)
14 映像処理回路
15 制御回路(表示制御手段)
16 マイコン
17 メモリ
17a メモリマップ
101a 第1ソースバスライン
101b 第2ソースバスライン
102a 第1ゲートバスライン
102b 第2ゲートバスライン
111a 第1TFT
111b 第2TFT
112 画素容量
113 コモン電極
120 基準電圧発生回路
121 サンプリングメモリ(第一保持手段)
122 ホールドメモリ
123 DAコンバータ
124 出力回路
125 APL検出回路
126 黒レベル制御回路(第一保持手段)
127 DAコンバータ
128 出力回路
131 第1シフトレジスタ
132 レベルシフタ
133 出力回路
134 カウンタ
135 第2シフトレジスタ
136 レベルシフタ
137 出力回路
141 フレームメモリ
142 同期信号分離回路
143 動き量判定回路
LS ラッチストローブ信号
11 LCD panel (display means)
12a First source driver (display processing means)
12b Second source driver (display processing means)
13a First gate driver (display processing means, first scanning means)
13b Second gate driver (display processing means, second scanning means)
14 Video processing circuit 15 Control circuit (display control means)
16 microcomputer 17 memory 17a memory map 101a first source bus line 101b second source bus line 102a first gate bus line 102b second gate bus line 111a first TFT
111b 2nd TFT
112 pixel capacity 113 common electrode 120 reference voltage generation circuit 121 sampling memory (first holding means)
122 hold memory 123 DA converter 124 output circuit 125 APL detection circuit 126 black level control circuit (first holding means)
127 DA converter 128 Output circuit 131 First shift register 132 Level shifter 133 Output circuit 134 Counter 135 Second shift register 136 Level shifter 137 Output circuit 141 Frame memory 142 Synchronization signal separation circuit 143 Motion amount determination circuit LS Latch strobe signal

Claims (7)

複数の画素からなる、複数の水平ラインで構成される表示手段と、
前記表示手段の各水平ラインに対し、入力された映像情報を映像情報表示期間内に表示する第一表示処理と、非映像信号を非映像表示期間内に前記映像情報と異なる階調数で表示する第二表示処理とを所定の周期で繰り返し行う表示処理手段と、
映像情報から得た所定の情報に応じて、前記所定の周期に対する前記非映像情報表示期間の時間比率を制御する共に、該時間比率に応じて、前記非映像情報の階調数を制御する表示制御手段とを備えたことを特徴とする映像表示装置。
A display means composed of a plurality of horizontal lines composed of a plurality of pixels;
A first display process for displaying input video information within a video information display period for each horizontal line of the display means, and displaying a non-video signal with a different number of gradations from the video information within a non-video display period Display processing means for repeatedly performing the second display processing in a predetermined cycle;
A display for controlling the time ratio of the non-video information display period with respect to the predetermined cycle according to predetermined information obtained from video information and for controlling the number of gradations of the non-video information according to the time ratio. A video display device comprising control means.
前記表示処理手段は、
入力された映像情報を映像情報表示期間内に表示するために、水平同期信号が入力される度にいずれかの前記水平ラインを選択する第一走査手段と、
前記第一走査手段によって選択された水平ラインに対し第一表示処理をするために前記1水平ライン分の映像情報を保持する第一保持手段と、
非映像情報を非映像表示期間内に前記映像情報と異なる階調数で表示するために、前記水平同期信号が入力される際に前記第一走査手段によって選択された水平ラインとは異なる水平ラインを選択する第二走査手段と、
前記第二走査手段によって選択された水平ラインに対し表示処理するべき前記非映像情報を保持する第二保持手段とを有し、
前記表示制御手段は、
映像情報から得た所定の情報に応じて、第一走査手段と第二走査手段で同一水平期間内に選択された各水平ラインの間のライン数を制御することにより前記時間比率を制御すると共に、該時間比率に応じて、前記第二保持手段に保持された非映像情報の階調数を制御することを特徴とする請求項1に記載の映像表示装置。
The display processing means includes
First scanning means for selecting any one of the horizontal lines each time a horizontal synchronization signal is input in order to display input video information within a video information display period;
First holding means for holding video information for the one horizontal line in order to perform a first display process on the horizontal line selected by the first scanning means;
A horizontal line different from the horizontal line selected by the first scanning means when the horizontal synchronization signal is input to display the non-video information with a gradation number different from that of the video information within the non-video display period. Second scanning means for selecting
Second holding means for holding the non-video information to be displayed on the horizontal line selected by the second scanning means;
The display control means includes
The time ratio is controlled by controlling the number of lines between each horizontal line selected within the same horizontal period by the first scanning means and the second scanning means in accordance with predetermined information obtained from the video information. The video display apparatus according to claim 1, wherein the number of gradations of the non-video information held in the second holding unit is controlled in accordance with the time ratio.
前記表示制御手段は、前記時間比率の増大に伴い該非映像情報表示期間に表示する非映像情報の階調数を向上させるように表示処理することを特徴とする請求項1又は2のいずれかに記載の映像表示装置。   3. The display control unit according to claim 1, wherein the display control unit performs display processing so as to improve the number of gradations of non-video information displayed in the non-video information display period as the time ratio increases. The video display device described. 前記映像信号から得た所定の情報とは、当該映像情報の動き量に関する情報であることを特徴とする請求項1〜3のいずれか1項に記載の映像表示装置。   The video display apparatus according to claim 1, wherein the predetermined information obtained from the video signal is information relating to a motion amount of the video information. 前記表示制御手段は、前記動き量の増加に伴って前記時間比率が増加するように制御することを特徴とする請求項4に記載の映像表示装置。   The video display apparatus according to claim 4, wherein the display control unit performs control so that the time ratio increases as the movement amount increases. 前記非映像情報の階調数は、前記動き量に関する情報に加え、該映像情報の輝度に関する情報に関連付けて決定されることを特徴とする請求項4または5のいずれかに記載の映像表示装置。   6. The video display device according to claim 4, wherein the number of gradations of the non-video information is determined in association with information on luminance of the video information in addition to information on the amount of motion. . 前記表示制御手段は、前記動き量の増加あるいは前記輝度の減少に伴って前記非映像情報の階調数が減少するように制御することを特徴とする請求項6に記載の映像表示装置。   The video display device according to claim 6, wherein the display control unit performs control so that the number of gradations of the non-video information decreases as the amount of movement increases or the luminance decreases.
JP2006283129A 2006-10-17 2006-10-17 Video display device Pending JP2008102220A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006283129A JP2008102220A (en) 2006-10-17 2006-10-17 Video display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006283129A JP2008102220A (en) 2006-10-17 2006-10-17 Video display device

Publications (1)

Publication Number Publication Date
JP2008102220A true JP2008102220A (en) 2008-05-01

Family

ID=39436609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006283129A Pending JP2008102220A (en) 2006-10-17 2006-10-17 Video display device

Country Status (1)

Country Link
JP (1) JP2008102220A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010197597A (en) * 2009-02-24 2010-09-09 Canon Inc Display control device and display control method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002323876A (en) * 2001-04-24 2002-11-08 Nec Corp Picture display method in liquid crystal display and liquid crystal display device
JP2005338262A (en) * 2004-05-25 2005-12-08 Sharp Corp Display device and driving method thereof
JP2006227235A (en) * 2005-02-17 2006-08-31 Seiko Epson Corp Liquid crystal device, image display device using same, and method of driving liquid crystal device
JP2006235602A (en) * 2005-02-21 2006-09-07 Au Optronics Corp Flat display panel and display device using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002323876A (en) * 2001-04-24 2002-11-08 Nec Corp Picture display method in liquid crystal display and liquid crystal display device
JP2005338262A (en) * 2004-05-25 2005-12-08 Sharp Corp Display device and driving method thereof
JP2006227235A (en) * 2005-02-17 2006-08-31 Seiko Epson Corp Liquid crystal device, image display device using same, and method of driving liquid crystal device
JP2006235602A (en) * 2005-02-21 2006-09-07 Au Optronics Corp Flat display panel and display device using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010197597A (en) * 2009-02-24 2010-09-09 Canon Inc Display control device and display control method

Similar Documents

Publication Publication Date Title
JP4598061B2 (en) Image display device, image display monitor, and television receiver
KR101324361B1 (en) Liquid Crystal Display
JP5281233B2 (en) Display device and driving method of display device
US20050104841A1 (en) Method and apparatus for driving liquid crystal display
JP5110788B2 (en) Display device
US8760476B2 (en) Liquid crystal display devices and methods for driving the same
JP2006343706A (en) Display device
JP2005148710A (en) Method and apparatus for driving liquid crystal display
JP2005148708A (en) Method and apparatus for driving liquid crystal display
US8593382B2 (en) Liquid crystal display device
KR101494451B1 (en) Display and driving method sameof
JP4772351B2 (en) Image display device, image display monitor, and television receiver
JP5354927B2 (en) Liquid crystal display
JP2008256954A (en) Display device
JP2008256841A (en) Display device
US20090213050A1 (en) Image over-driving devices and image over-driving controlling methods
EP1903545A2 (en) Display device
KR20150011173A (en) Display device and driving method thereof
JP5093722B2 (en) Liquid crystal display device, image display method thereof, and program for image display
JP2011141557A (en) Display device
JP2008107653A (en) Drive unit having gamma correction function
KR101386569B1 (en) Apparatus and method for improving response speed of liquid crystal display
JP2006048074A (en) Liquid crystal display device
KR101408254B1 (en) Response time improvement apparatus and method for liquid crystal display device
JP2008102219A (en) Video display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206