JP2008099493A

JP2008099493A - Electronic apparatus

Info

Publication number: JP2008099493A
Application number: JP2006280795A
Authority: JP
Inventors: Manabu Uchiyama; 学内山; Toshikatsu Tsukamoto; 敏勝塚本; Hiroki Miyazaki; 祐己宮崎
Original assignee: Funai Electric Co Ltd
Current assignee: Funai Electric Co Ltd
Priority date: 2006-10-14
Filing date: 2006-10-14
Publication date: 2008-04-24
Anticipated expiration: 2026-10-14
Also published as: JP4179370B2

Abstract

<P>PROBLEM TO BE SOLVED: To simplify a circuit for controlling on/off of an NPN transistor. <P>SOLUTION: Electronic equipment is constituted to include a negative power supply portion 5 to send out a negative dc output 54, a P channel FET11 to open and close a route which connects a battery 2 with a power supply input terminal 25, and the NPN transistor Q1 wherein a collector is connected to a gate of the P channel FET11, and an emitter is connected to the negative dc output 54. When sending out a dc output 42 is suspended, the P channel FET11 is kept to be on, and a dc output sent out from the battery 2 is introduced to an equipment circuit portion 3. In such constitution, a base of the NPN transistor Q1 is grounded through a current-limiting resistor R4. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、バッテリと負荷とを接続する経路にＰチャンネルＦＥＴを設け、バッテリから送出される直流出力を負荷に導くときにはＰチャンネルＦＥＴをオン状態とする電子装置に関する。 The present invention relates to an electronic device in which a P-channel FET is provided in a path connecting a battery and a load, and the P-channel FET is turned on when direct current output sent from the battery is guided to the load.

ＡＣアダプタから直流出力が供給されるときにはＡＣアダプタからの直流出力を動作電源とし、ＡＣアダプタからの直流出力の供給が停止されるときにはバッテリを動作電源とする装置の場合、バッテリから装置回路部に至る電流経路に、電流経路の接続を開閉するＰチャンネルＦＥＴを設けることが多い。図４は、その技術の一例を示しており、ＡＣアダプタ９８から出力される直流出力によってＤＣ／ＤＣコンバータ９５が動作するときには、ＦＥＴ９３をオフとすることによって、ＰチャンネルＦＥＴ９１，９２をオフにしている。一方、ＡＣアダプタ９８が取り外され、バッテリ９９からの直流出力によってＤＣ／ＤＣコンバータ９５を動作させるときには、ＦＥＴ９３をオンとすることによって、ＰチャンネルＦＥＴ９１，９２をオンさせている。 When a DC output is supplied from the AC adapter, the DC output from the AC adapter is used as an operating power supply. When the supply of the DC output from the AC adapter is stopped, a battery is used as an operating power supply, the battery is connected to the device circuit unit. In many cases, a P-channel FET that opens and closes the connection of the current path is provided in the current path. FIG. 4 shows an example of the technique. When the DC / DC converter 95 is operated by the direct current output from the AC adapter 98, the FET 93 is turned off to turn off the P-channel FETs 91 and 92. Yes. On the other hand, when the AC adapter 98 is removed and the DC / DC converter 95 is operated by the direct current output from the battery 99, the P-channel FETs 91 and 92 are turned on by turning on the FET 93.

このとき、バッテリ９９の電圧が低い場合では、ＰチャンネルＦＥＴ９１，９２のゲート・ソース電圧が、ＰチャンネルＦＥＴ９１，９２のオン抵抗を充分に低くする電圧とはならない。このため、トランジスタＱ９１，Ｑ９２とＦＥＴ９４とを設け、ＦＥＴ９４をオンとすることによって、トランジスタＱ９１，Ｑ９２をオンさせている。その結果、ＰチャンネルＦＥＴ９１，９２のゲート電圧がマイナス電圧となるために、ＰチャンネルＦＥＴ９１，９２のゲート・ソース電圧が高くなり、ＰチャンネルＦＥＴ９１，９２のオン抵抗が小さくなる。このため、バッテリ９９からの直流出力は、ＰチャンネルＦＥＴ９１，９２において大きな電圧降下を受けることなく、ＤＣ／ＤＣコンバータ９５に導かれる。従って、トランジスタＱ９１，Ｑ９２とＦＥＴ９４とを設けない構成の場合に比すると、バッテリ９９の電圧が低くなるときにも、ＤＣ／ＤＣコンバータ９５には充分な電圧の動作電源が供給されることになる（例えば、特許文献１参照）。
特開２００２−２３３０７３号公報 At this time, when the voltage of the battery 99 is low, the gate-source voltage of the P-channel FETs 91 and 92 is not a voltage that sufficiently lowers the on-resistance of the P-channel FETs 91 and 92. For this reason, transistors Q91 and Q92 and FET 94 are provided, and the transistors Q91 and Q92 are turned on by turning on the FET 94. As a result, since the gate voltages of the P-channel FETs 91 and 92 become negative voltages, the gate-source voltages of the P-channel FETs 91 and 92 are increased, and the on-resistances of the P-channel FETs 91 and 92 are decreased. Therefore, the direct current output from the battery 99 is guided to the DC / DC converter 95 without receiving a large voltage drop in the P-channel FETs 91 and 92. Therefore, as compared with the configuration in which the transistors Q91, Q92 and the FET 94 are not provided, the DC / DC converter 95 is supplied with a sufficient operating power even when the voltage of the battery 99 is low. (For example, refer to Patent Document 1).
JP 2002-233073 A

しかしながら、上記構成を用いる場合には、以下に示す問題を生じていた。すなわち、トランジスタＱ９１を省略し、ＰチャンネルＦＥＴ９１，９２のゲートを、抵抗Ｒ９１を介して、直接に、ＤＣ／ＤＣコンバータ９５のマイナス出力９５１に接続するときでは、ＦＥＴ９３をオフとした状態において、ＤＣ／ＤＣコンバータ９５の動作を停止させた場合、ＰチャンネルＦＥＴ９１，９２のゲートに印加されたプラス電圧が、ＤＣ／ＤＣコンバータ９５内の平滑用の有極性のコンデンサＣ９１のマイナス端子に印加される。つまり、コンデンサＣ９１に逆極性の電圧が印加されることとなり、コンデンサＣ９１の破壊を招く。このため、トランジスタＱ９１を省略することができず、トランジスタＱ９２とＦＥＴ９４と複数の抵抗とを備えた回路部９６を設けて、トランジスタＱ９１のオンオフを制御する必要がある。しかし、回路部９６を設けることは、部品点数の増加を招くため、製造原価が上昇するという問題が生じていた。 However, when the above configuration is used, the following problems occur. That is, when the transistor Q91 is omitted and the gates of the P-channel FETs 91 and 92 are directly connected to the negative output 951 of the DC / DC converter 95 via the resistor R91, When the operation of the DC / DC converter 95 is stopped, the positive voltage applied to the gates of the P-channel FETs 91 and 92 is applied to the negative terminal of the smoothing polar capacitor C91 in the DC / DC converter 95. That is, a reverse polarity voltage is applied to the capacitor C91, and the capacitor C91 is destroyed. Therefore, the transistor Q91 cannot be omitted, and it is necessary to control the on / off state of the transistor Q91 by providing a circuit unit 96 including the transistor Q92, the FET 94, and a plurality of resistors. However, the provision of the circuit portion 96 causes an increase in the number of parts, which causes a problem that the manufacturing cost increases.

本発明は、上記の問題点を解決するため創案されたものであり、その目的は、ＰチャンネルＦＥＴのゲートとマイナス直流出力との接続を開閉するＮＰＮトランジスタのオンオフを制御するための回路を簡単化することのでき、且つ、ＰチャンネルＦＥＴのオンオフの制御を簡単化することのできる電子装置を提供することにある。 The present invention was devised to solve the above problems, and its purpose is to simplify a circuit for controlling on / off of an NPN transistor that opens and closes a connection between a gate of a P-channel FET and a negative DC output. It is an object of the present invention to provide an electronic device capable of simplifying the control of on / off of a P-channel FET.

また本発明の目的は、ＰチャンネルＦＥＴのゲートにコレクタが接続され、エミッタがマイナス直流出力に接続されたＮＰＮトランジスタのベースを、ベース電流を制限する電流制限抵抗を介して接地レベルに接続し、エミッタに接続されたマイナス直流出力が送出されなくなるときには、ＮＰＮトランジスタが自動的にオフとなるようにすることで、ＮＰＮトランジスタのオンオフを制御するための回路を簡単化することのできる電子装置を提供することにある。 Another object of the present invention is to connect the base of an NPN transistor whose collector is connected to the gate of the P-channel FET and whose emitter is connected to the negative DC output to the ground level via a current limiting resistor that limits the base current, Provided is an electronic device capable of simplifying a circuit for controlling on / off of an NPN transistor by automatically turning off the NPN transistor when the negative DC output connected to the emitter is not transmitted. There is to do.

また、上記目的に加え、商用電源を一次側入力とする商用側電源部から送出される直流出力をＰチャンネルＦＥＴのゲートに導くことにより、ＰチャンネルＦＥＴのオンオフの制御を簡単化することのできる電子装置を提供することにある。 Further, in addition to the above-mentioned purpose, the on / off control of the P-channel FET can be simplified by guiding the DC output sent from the commercial-side power supply unit using the commercial power source as the primary side input to the gate of the P-channel FET. It is to provide an electronic device.

上記の課題を解決するため、本発明に係る電子装置は、商用電源を一次側入力とするＡＣアダプタから送出される直流出力が電源入力端子に導かれた装置回路部と、装置回路部に設けられ、マイナス直流出力を送出するマイナス電源部と、バッテリと電源入力端子とを接続する経路を開閉するＰチャンネルＦＥＴと、ＰチャンネルＦＥＴのゲートにコレクタが接続され、エミッタがマイナス直流出力に接続されたＮＰＮトランジスタとを備え、商用側電源部からの直流出力の送出が停止されるときには、ＰチャンネルＦＥＴをオン状態として、バッテリから送出される直流出力を装置回路部に導く電子装置に適用している。そして、ＮＰＮトランジスタのベースをベース電流を制限する電流制限抵抗を介して接地レベルに接続し、ＡＣアダプタから送出される直流出力をＰチャンネルＦＥＴのゲートに導いている。 In order to solve the above problems, an electronic device according to the present invention includes a device circuit unit in which a DC output sent from an AC adapter using a commercial power source as a primary side input is led to a power input terminal, and a device circuit unit. The negative power supply unit that sends out the negative DC output, the P channel FET that opens and closes the path connecting the battery and the power input terminal, the collector is connected to the gate of the P channel FET, and the emitter is connected to the negative DC output. When the transmission of the DC output from the commercial power supply unit is stopped, the P-channel FET is turned on and applied to an electronic device that directs the DC output transmitted from the battery to the device circuit unit. Yes. The base of the NPN transistor is connected to the ground level via a current limiting resistor that limits the base current, and the DC output sent from the AC adapter is led to the gate of the P-channel FET.

すなわち、マイナス直流出力の生成が停止されるときではＮＰＮトランジスタをオフとし、マイナス直流出力が生成されるときではＮＰＮトランジスタをオンとする回路は、１つの電流制限抵抗によって構成される。また、ＡＣアダプタが直流出力を供給するときにはＰチャンネルＦＥＴはオフとなり、ＡＣアダプタが直流出力の供給を停止するときにはＰチャンネルＦＥＴはオンとなる。 That is, a circuit that turns off the NPN transistor when generation of the negative DC output is stopped and turns on the NPN transistor when generation of the negative DC output is configured by one current limiting resistor. When the AC adapter supplies a DC output, the P-channel FET is turned off. When the AC adapter stops supplying the DC output, the P-channel FET is turned on.

また本発明に係る電子装置は、商用電源を一次側入力とする商用側電源部から送出される直流出力が電源入力端子に導かれた装置回路部と、装置回路部に設けられ、マイナス直流出力を送出するマイナス電源部と、バッテリと電源入力端子とを接続する経路を開閉するＰチャンネルＦＥＴと、ＰチャンネルＦＥＴのゲートにコレクタが接続され、エミッタがマイナス直流出力に接続されたＮＰＮトランジスタとを備え、商用側電源部からの直流出力の送出が停止されるときには、ＰチャンネルＦＥＴをオン状態として、バッテリから送出される直流出力を装置回路部に導く電子装置に適用している。そして、ＮＰＮトランジスタのベースをベース電流を制限する電流制限抵抗を介して接地レベルに接続している。 The electronic device according to the present invention includes a device circuit unit in which a DC output sent from a commercial power source unit using a commercial power source as a primary side input is led to a power input terminal, a negative DC output A negative power supply unit that sends out a battery, a P-channel FET that opens and closes a path connecting the battery and the power input terminal, and an NPN transistor that has a collector connected to the gate of the P-channel FET and an emitter connected to the negative DC output. In addition, when the sending of the DC output from the commercial power supply unit is stopped, the P-channel FET is turned on, and the present invention is applied to an electronic device that guides the DC output sent from the battery to the device circuit unit. The base of the NPN transistor is connected to the ground level via a current limiting resistor that limits the base current.

すなわち、マイナス直流出力の生成が停止されるときでは、ＮＰＮトランジスタのエミッタは、比較的大きな値のインピーダンスを介して接地された状態と等価となる。従って、エミッタ電圧とベース電圧とは、ともに０Ｖとなるので、ＮＰＮトランジスタはオフとなる。一方、マイナス直流出力が生成されるときでは、０Ｖであるベースからマイナス電圧であるエミッタに向かってベース電流が流れるので、ＮＰＮトランジスタはオンとなる。つまり、マイナス直流出力の生成が停止されるときではＮＰＮトランジスタをオフとし、マイナス直流出力が生成されるときではＮＰＮトランジスタをオンとする回路は、１つの電流制限抵抗によって構成される。 That is, when the generation of the negative DC output is stopped, the emitter of the NPN transistor is equivalent to a state of being grounded through a relatively large impedance. Accordingly, the emitter voltage and the base voltage are both 0 V, so that the NPN transistor is turned off. On the other hand, when a negative DC output is generated, the base current flows from the base at 0 V toward the emitter at the negative voltage, so that the NPN transistor is turned on. That is, a circuit that turns off the NPN transistor when generation of the negative DC output is stopped and turns on the NPN transistor when generation of the negative DC output is configured by one current limiting resistor.

また、上記構成に加え、商用側電源部から送出される直流出力をＰチャンネルＦＥＴのゲートに導いている。すなわち、商用側電源部が直流出力を供給するときにはＰチャンネルＦＥＴはオフとなり、商用側電源部が直流出力の供給を停止するときにはＰチャンネルＦＥＴはオンとなる。 In addition to the above configuration, a direct current output sent from the commercial power supply unit is led to the gate of the P-channel FET. That is, the P-channel FET is turned off when the commercial-side power supply unit supplies DC output, and the P-channel FET is turned on when the commercial-side power supply unit stops supplying DC output.

本発明によれば、マイナス直流出力の生成が停止されるときではＮＰＮトランジスタをオフとし、マイナス直流出力が生成されるときではＮＰＮトランジスタをオンとする回路は、１つの電流制限抵抗によって構成される。また、ＡＣアダプタが直流出力を供給するときにはＰチャンネルＦＥＴはオフとなり、ＡＣアダプタが直流出力の供給を停止するときにはＰチャンネルＦＥＴはオンとなる。このため、ＰチャンネルＦＥＴのゲートとマイナス直流出力との接続を開閉するＮＰＮトランジスタのオンオフを制御するための回路を簡単化することができ、且つ、ＰチャンネルＦＥＴのオンオフの制御を簡単化することができる。 According to the present invention, the circuit that turns off the NPN transistor when the generation of the negative DC output is stopped and turns on the NPN transistor when the negative DC output is generated is constituted by one current limiting resistor. . When the AC adapter supplies a DC output, the P-channel FET is turned off. When the AC adapter stops supplying the DC output, the P-channel FET is turned on. For this reason, it is possible to simplify the circuit for controlling on / off of the NPN transistor that opens and closes the connection between the gate of the P-channel FET and the negative DC output, and simplifies the on-off control of the P-channel FET. Can do.

また本発明によれば、マイナス直流出力の生成が停止されるときではＮＰＮトランジスタをオフとし、マイナス直流出力が生成されるときではＮＰＮトランジスタをオンとする回路は、１つの電流制限抵抗によって構成される。このため、ＮＰＮトランジスタのオンオフを制御するための回路を簡単化することができる。 According to the present invention, the circuit that turns off the NPN transistor when the generation of the negative DC output is stopped and turns on the NPN transistor when the negative DC output is generated is configured by one current limiting resistor. The For this reason, a circuit for controlling on / off of the NPN transistor can be simplified.

また、さらに、商用側電源部が直流出力を供給するときにはＰチャンネルＦＥＴはオフとなり、商用側電源部が直流出力の供給を停止するときにはＰチャンネルＦＥＴはオンとなるので、ＰチャンネルＦＥＴのオンオフの制御を簡単化することができる。 Further, the P-channel FET is turned off when the commercial-side power supply unit supplies the DC output, and the P-channel FET is turned on when the commercial-side power supply unit stops supplying the DC output. Control can be simplified.

以下、本発明の実施の形態について図を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、本発明に係る電子装置の第１の実施形態の電気的構成を示す説明図である。 FIG. 1 is an explanatory diagram showing an electrical configuration of a first embodiment of an electronic device according to the present invention.

図において、商用側電源部１は、商用電源４１を一次側入力として、所定電圧（例えば、３Ｖ等）の直流出力を生成するＡＣアダプタとなっており、端子２１ａ，２１ｂに接続される。そして、端子２１ａを介して導かれた直流出力４２は、装置回路部３の電源入力端子２５に導かれている。また、端子２１ｂは接地レベルに接続されている。 In the figure, the commercial power source unit 1 is an AC adapter that generates a DC output of a predetermined voltage (for example, 3V) using the commercial power source 41 as a primary side input, and is connected to terminals 21a and 21b. The direct current output 42 guided through the terminal 21 a is guided to the power input terminal 25 of the device circuit unit 3. The terminal 21b is connected to the ground level.

バッテリ２は端子２２ａ，２２ｂに接続されるようになっており、端子２２ａは、ＰチャンネルＭＯＳＦＥＴ（請求項記載のＰチャンネルＦＥＴであり、以下では、単にＦＥＴと称する）１１のソースに接続されている。また、端子２１ｂは接地レベルに接続されている。 The battery 2 is connected to terminals 22a and 22b, and the terminal 22a is connected to the source of a P-channel MOSFET 11 (hereinafter referred to as a P-channel FET, simply referred to as FET). Yes. The terminal 21b is connected to the ground level.

ＦＥＴ１１は、バッテリ２と電源入力端子２５とを接続する経路を開閉するための素子となっている。このため、ＦＥＴ１１のドレインは電源入力端子２５に導かれている。なお、カソードがＦＥＴ１１のソースに接続され、アノードがＦＥＴ１１のドレインに接続されたダイオードＤ１は、ＦＥＴ１１の構造に起因する寄生ダイオードとなっている。 The FET 11 is an element for opening and closing a path connecting the battery 2 and the power input terminal 25. For this reason, the drain of the FET 11 is led to the power input terminal 25. The diode D1 whose cathode is connected to the source of the FET 11 and whose anode is connected to the drain of the FET 11 is a parasitic diode due to the structure of the FET 11.

ＦＥＴ１１のゲートには抵抗Ｒ１の一方の端子が接続され、抵抗Ｒ１の他方の端子は、抵抗Ｒ２を介して接地されている。ダイオードＤ８は、そのアノードが直流出力４２に接続され、そのカソードが抵抗Ｒ１と抵抗Ｒ２との接続点に導かれている。すなわち、ダイオードＤ８は、直流出力４２をＦＥＴ１１のゲートに導く素子となっており、直流出力４２の側から抵抗Ｒ１と抵抗Ｒ２との接続点に電流を流すが、抵抗Ｒ１と抵抗Ｒ２との接続点から直流出力４２の側に電流が流れることを防止する。 One terminal of the resistor R1 is connected to the gate of the FET 11, and the other terminal of the resistor R1 is grounded via the resistor R2. The diode D8 has an anode connected to the DC output 42 and a cathode led to a connection point between the resistor R1 and the resistor R2. That is, the diode D8 is an element that guides the DC output 42 to the gate of the FET 11. A current flows from the DC output 42 side to the connection point between the resistor R1 and the resistor R2, but the connection between the resistor R1 and the resistor R2. The current is prevented from flowing from the point to the DC output 42 side.

また、ＦＥＴ１１のゲートは、抵抗Ｒ３を介して、ＮＰＮトランジスタ（以下では、単にトランジスタと称する）Ｑ１のコレクタに接続されている。また、トランジスタＱ１のエミッタは、マイナス直流出力５４に接続されている。また、トランジスタＱ１のベースは、ベース電流を制限する電流制限抵抗Ｒ４を介して、接地レベルに接続されている。 The gate of the FET 11 is connected to the collector of an NPN transistor (hereinafter simply referred to as a transistor) Q1 through a resistor R3. The emitter of the transistor Q1 is connected to the negative DC output 54. The base of the transistor Q1 is connected to the ground level via a current limiting resistor R4 that limits the base current.

装置回路部３は、ＤＣ／ＤＣコンバータ４と負荷部６とを備えている。ＤＣ／ＤＣコンバータ４は、負荷部６が必要とする複数種の電圧の直流出力５１〜５４を生成する。負荷部６は、ＤＣ／ＤＣコンバータ４から送出される直流出力５１〜５４を動作電源として、装置として要求される動作（例えば、携帯ラジオとしての動作）を実行するブロックとなっている（マイコン７は、負荷部６の動作の制御を行う）。 The device circuit unit 3 includes a DC / DC converter 4 and a load unit 6. The DC / DC converter 4 generates a plurality of types of DC outputs 51 to 54 required by the load unit 6. The load unit 6 is a block that executes an operation required as a device (for example, an operation as a portable radio) using the DC outputs 51 to 54 sent from the DC / DC converter 4 as operation power (microcomputer 7). Controls the operation of the load unit 6).

ＤＣ／ＤＣコンバータ４は、１２Ｖの直流出力５２、３．３Ｖの直流出力５３、および、−６Ｖのマイナス直流出力５４を生成し、出力する。また、負荷部６のマイコン７のための動作電源として、３．３Ｖの直流出力５１を生成し、出力する。 The DC / DC converter 4 generates and outputs a 12V DC output 52, a 3.3V DC output 53, and a -6V minus DC output 54. Further, a 3.3 V DC output 51 is generated and output as an operating power supply for the microcomputer 7 of the load unit 6.

なお、マイナス直流出力５４は、ＤＣ／ＤＣコンバータ４の一部（装置回路部３の一部）を構成するマイナス電源部５において生成される（マイナス直流出力５４は、負荷部６の表示器（図示を省略）のために使用される直流出力となっている）。 The minus DC output 54 is generated in the minus power supply unit 5 that constitutes a part of the DC / DC converter 4 (a part of the device circuit unit 3) (the minus DC output 54 is an indicator of the load unit 6). This is a direct current output used for the purpose of illustration).

また、ＤＣ／ＤＣコンバータ４は、負荷部６に設けられたマイコン７から動作の停止の指示が送出されたときには、直流出力５２〜５４の生成を停止する。但し、直流出力５１は、負荷部６に設けられたマイコン７の動作電源となっているため、動作の停止を指示されたときにも、直流出力５１の送出を継続する。 Further, the DC / DC converter 4 stops generating the DC outputs 52 to 54 when an instruction to stop the operation is sent from the microcomputer 7 provided in the load unit 6. However, since the direct current output 51 is an operating power source for the microcomputer 7 provided in the load unit 6, the direct current output 51 is continuously sent even when an instruction to stop the operation is given.

以下に補足的な説明を行うと、マイナス電源部５に設けられたコンデンサＣ１は、平滑用の有極性のコンデンサとなっており、接地レベルの側がプラスとなっている。従って、直流出力５４の生成が停止された状態において、外部から直流出力５４の経路にプラス電圧が印加される場合、コンデンサＣ１には逆極性の電圧が加わる。そして、コンデンサＣ１に逆極性の電圧が加わる場合には、コンデンサＣ１の劣化を招くとともに、最悪の場合では、コンデンサＣ１の破壊をも招く恐れがある。 As a supplementary explanation, the capacitor C1 provided in the negative power source unit 5 is a smoothing polar capacitor, and the ground level side is positive. Therefore, in the state where the generation of the DC output 54 is stopped, when a plus voltage is applied to the path of the DC output 54 from the outside, a voltage having a reverse polarity is applied to the capacitor C1. When a reverse polarity voltage is applied to the capacitor C1, the capacitor C1 is deteriorated, and in the worst case, the capacitor C1 may be destroyed.

上記構成からなる第１の実施形態の動作を説明する。 The operation of the first embodiment having the above configuration will be described.

いま、ＡＣアダプタ１が端子２１ａ，２１ｂに接続されているとする。従って、ＤＣ／ＤＣコンバータ４には、直流出力４２が動作電源として供給される。直流出力４２が供給されたＤＣ／ＤＣコンバータ４は直流出力５１を生成するので、マイコン７は動作状態となる（直流出力５２〜５４の生成は停止されているとする）。 Assume that the AC adapter 1 is connected to the terminals 21a and 21b. Therefore, the DC output 42 is supplied to the DC / DC converter 4 as an operating power source. Since the DC / DC converter 4 to which the DC output 42 is supplied generates the DC output 51, the microcomputer 7 is in an operating state (assuming generation of the DC outputs 52 to 54 is stopped).

また、直流出力４２は、ダイオードＤ８と抵抗Ｒ１とを介して、ＦＥＴ１１のゲートに印加される。従って、ＦＥＴ１１のゲート電圧はソース電圧に近似したレベルとなる（ゲート・ソース電圧が０Ｖ近傍となる）。従って、ＦＥＴ１１はオフ状態となる（図２のＶ１は、このときのゲート・ソース電圧を示している）。このため、バッテリ２は電源入力端子２５から切り離された状態となる。 The DC output 42 is applied to the gate of the FET 11 through the diode D8 and the resistor R1. Accordingly, the gate voltage of the FET 11 becomes a level approximate to the source voltage (the gate-source voltage is in the vicinity of 0V). Accordingly, the FET 11 is turned off (V1 in FIG. 2 indicates the gate-source voltage at this time). For this reason, the battery 2 is disconnected from the power input terminal 25.

また、直流出力５４の経路と接地レベルとの間の直流的なインピーダンスは、直流出力５４の生成が停止されるときでは、比較的大きな値となる。従って、トランジスタＱ１のエミッタは、前記した比較的大きな値のインピーダンスを介して接地された状態と等価となる。また、トランジスタＱ１のベースは、電流制限抵抗Ｒ４を介して接地されている。このため、直流出力５４の電圧が０Ｖとなるとき（直流出力５４の生成が停止されるとき）では、トランジスタＱ１のベース電圧とエミッタ電圧とが等しくなり、トランジスタＱ１は自動的にオフとなる。 The DC impedance between the path of the DC output 54 and the ground level is a relatively large value when the generation of the DC output 54 is stopped. Therefore, the emitter of the transistor Q1 is equivalent to a state in which the emitter is grounded through a relatively large impedance as described above. The base of the transistor Q1 is grounded via the current limiting resistor R4. For this reason, when the voltage of the DC output 54 becomes 0 V (when the generation of the DC output 54 is stopped), the base voltage and the emitter voltage of the transistor Q1 become equal, and the transistor Q1 is automatically turned off.

従って、トランジスタＱ１のコレクタには、ＦＥＴ１１のゲートに印加された電圧に等しいプラス電圧が導かれるが、このプラス電圧はトランジスタＱ１によって遮断され、直流出力５４の経路には印加されない。従って、コンデンサＣ１の劣化や破壊といった不具合の発生が防止される。 Accordingly, a positive voltage equal to the voltage applied to the gate of the FET 11 is introduced to the collector of the transistor Q1, but this positive voltage is blocked by the transistor Q1 and is not applied to the path of the DC output 54. Therefore, occurrence of problems such as deterioration and destruction of the capacitor C1 is prevented.

上記状態において、マイコン７からの指示に従い、ＤＣ／ＤＣコンバータ４が直流出力５２〜５４の生成を開始したとする。このときでは、負荷部６は所定の動作を実行する。また、トランジスタＱ１のエミッタには、マイナス直流出力５４の−６Ｖが印加される。従って、トランジスタＱ１にはベース電流が流れ、トランジスタＱ１はオン状態となる。その結果、ＦＥＴ１１のゲートは、抵抗Ｒ３を介して、マイナス直流出力５４の−６Ｖに接続された状態と等価となり、ＦＥＴ１１のゲート電圧に低下が生じる。 In the above state, it is assumed that the DC / DC converter 4 starts generating the DC outputs 52 to 54 in accordance with an instruction from the microcomputer 7. At this time, the load unit 6 performs a predetermined operation. Further, -6V of the negative DC output 54 is applied to the emitter of the transistor Q1. Accordingly, a base current flows through the transistor Q1, and the transistor Q1 is turned on. As a result, the gate of the FET 11 is equivalent to a state in which the negative DC output 54 is connected to −6V through the resistor R3, and the gate voltage of the FET 11 is reduced.

図２の電圧Ｖ２は、ＦＥＴ１１のゲートが抵抗Ｒ３を介してマイナス直流出力５４（−６Ｖ）に接続されたとき（トランジスタＱ１がオンとなったとき）のＦＥＴ１１のゲート・ソース電圧を示している。 The voltage V2 in FIG. 2 indicates the gate-source voltage of the FET 11 when the gate of the FET 11 is connected to the negative DC output 54 (−6 V) via the resistor R3 (when the transistor Q1 is turned on). .

なお、電圧Ｖ２については、ＦＥＴ１１のゲート・ソース電圧が電圧Ｖ２となるときにも、ＦＥＴ１１のオン抵抗が充分に高い値に維持されるように、その電圧が設定されている（電圧Ｖ１と電圧Ｖ２との差異が約０．３Ｖとなるように、抵抗Ｒ１と抵抗Ｒ３との抵抗比が設定されている）。 The voltage V2 is set so that the on-resistance of the FET 11 is maintained at a sufficiently high value even when the gate-source voltage of the FET 11 becomes the voltage V2 (the voltage V1 and the voltage V2). The resistance ratio between the resistor R1 and the resistor R3 is set so that the difference from V2 is about 0.3V).

以上で、ＡＣアダプタ１が接続された状態にあるときの動作説明を終了し、以下に、ＡＣアダプタ１が取り外されたときの動作を説明する。なお、ＤＣ／ＤＣコンバータ４は直流出力５２〜５４の生成を停止しているとする。 Now, the description of the operation when the AC adapter 1 is connected is completed, and the operation when the AC adapter 1 is removed will be described below. It is assumed that the DC / DC converter 4 has stopped generating the DC outputs 52 to 54.

ＡＣアダプタ１が取り外された場合、ＦＥＴ１１のゲートは、抵抗Ｒ１と抵抗Ｒ２とを介して接地される。すなわち、ＦＥＴ１１のゲート電圧は０Ｖとなる（マイナス直流出力５４の生成が停止されるときでは、既に述べたように、トランジスタＱ１は自動的にオフとなる）。 When the AC adapter 1 is removed, the gate of the FET 11 is grounded via the resistor R1 and the resistor R2. That is, the gate voltage of the FET 11 becomes 0 V (when the generation of the negative DC output 54 is stopped, the transistor Q1 is automatically turned off as described above).

いま、バッテリ２の消耗が進んだ状態にあるとすると、ＡＣアダプタ１が取り外された場合、ＦＥＴ１１のゲート・ソース電圧は、図２に示す電圧Ｖ３となる（バッテリ２が新しいときには、ＦＥＴ１１のゲート・ソース電圧は、Ｖ３よりも充分に高い電圧となり、オン抵抗は小さな値となる）。ゲート・ソース電圧がＶ３となる場合、オン抵抗は比較的大きいｒ１となる。しかし、ＤＣ／ＤＣコンバータ４は、マイコン７のための直流出力５１を生成するのみなので、ＤＣ／ＤＣコンバータ４に流れ込む電流は微少となっている。従って、オン抵抗がｒ１と比較的大きな値となっているにもかかわらず、ＦＥＴ１１における電圧の降下量は微少な値に留まる。従って、ＤＣ／ＤＣコンバータ４には、バッテリ２の出力電圧にほぼ等しい電圧が導かれる。 Assuming that the battery 2 is in a state of advanced consumption, when the AC adapter 1 is removed, the gate-source voltage of the FET 11 becomes the voltage V3 shown in FIG. 2 (when the battery 2 is new, the gate of the FET 11 is (The source voltage is a voltage sufficiently higher than V3, and the on-resistance is a small value). When the gate-source voltage is V3, the on-resistance is relatively large r1. However, since the DC / DC converter 4 only generates the DC output 51 for the microcomputer 7, the current flowing into the DC / DC converter 4 is very small. Accordingly, although the on-resistance is a relatively large value r1, the amount of voltage drop in the FET 11 remains very small. Therefore, a voltage substantially equal to the output voltage of the battery 2 is led to the DC / DC converter 4.

上記状態において、マイコン７からの指示に従い、ＤＣ／ＤＣコンバータ４が直流出力５２〜５４の生成を開始したとする。このときでは、トランジスタＱ１が自動的にオン状態となり、抵抗Ｒ３を介して、ＦＥＴ１１のゲートからマイナス直流出力５４に電流が流れる。このため、ＦＥＴ１１のゲート電圧が０Ｖを超えてマイナス側に変移するので、ＦＥＴ１１のゲート・ソース電圧は、電圧Ｖ３から電圧Ｖ４に上昇する。その結果、ＦＥＴ１１のオン抵抗は、ｒ１からｒ２に減少する。 In the above state, it is assumed that the DC / DC converter 4 starts generating the DC outputs 52 to 54 in accordance with an instruction from the microcomputer 7. At this time, the transistor Q1 is automatically turned on, and a current flows from the gate of the FET 11 to the negative DC output 54 via the resistor R3. For this reason, the gate voltage of the FET 11 exceeds 0V and shifts to the negative side, so that the gate-source voltage of the FET 11 rises from the voltage V3 to the voltage V4. As a result, the on-resistance of the FET 11 decreases from r1 to r2.

オン抵抗が減少したことにより得られる効果について説明すると、ＦＥＴ１１のオン抵抗とゲート・ソース電圧との関係は反比例の関係にある。また、抵抗Ｒ３を介してＦＥＴ１１のゲートをマイナス直流出力５４に接続する経路を設けない場合、ＦＥＴ１１のゲート・ソース電圧については、バッテリ２の出力電圧より高い電圧とすることはできない。従って、オン抵抗に上限を設ける場合、バッテリ２に要求される出力電圧の最低値が定まる。 The effect obtained by reducing the on-resistance will be described. The relation between the on-resistance of the FET 11 and the gate-source voltage is inversely proportional. Further, when a path for connecting the gate of the FET 11 to the negative DC output 54 via the resistor R 3 is not provided, the gate-source voltage of the FET 11 cannot be higher than the output voltage of the battery 2. Therefore, when an upper limit is set for the on-resistance, the minimum value of the output voltage required for the battery 2 is determined.

しかし、ＦＥＴ１１のゲートを、抵抗Ｒ３を介して、マイナス直流出力５４に接続する経路を設けるときでは、ＦＥＴ１１のゲート・ソース電圧を、バッテリ２の出力電圧よりも高い電圧とすることができる。従って、バッテリ２に要求される出力電圧の最低値については、前記した経路を設けない場合の最低値に比すると、より低い側に延長できることになる。従って、バッテリ２を、より長く使うことができることになる。 However, when providing a path for connecting the gate of the FET 11 to the negative DC output 54 via the resistor R 3, the gate-source voltage of the FET 11 can be made higher than the output voltage of the battery 2. Therefore, the minimum value of the output voltage required for the battery 2 can be extended to a lower side as compared with the minimum value when the path is not provided. Therefore, the battery 2 can be used for a longer time.

図３は、本発明に係る電子装置の第２の実施形態の電気的構成を示す説明図であり、図１に示す構成と同一となるブロックおよび素子には、図１における符号と同一符号を付与している。 FIG. 3 is an explanatory diagram showing an electrical configuration of the second embodiment of the electronic device according to the present invention. Blocks and elements that are the same as those shown in FIG. 1 have the same reference numerals as those in FIG. Has been granted.

第２の実施形態と第１の実施形態とは、ＦＥＴ１２とダイオードＤ２との接続を除くと、同一の構成となっている。すなわち、第１の実施形態においては、端子２２ａにはＦＥＴ１１のソースが接続され、電源入力端子２５にはＦＥＴ１１のドレインが接続されていたのが、第２の実施形態では、端子２２ａにはＦＥＴ１２のドレインが接続され、電源入力端子２５にはＦＥＴ１２のソースが接続されている（寄生ダイオードＤ２の向きも逆となる）。 The second embodiment and the first embodiment have the same configuration except for the connection between the FET 12 and the diode D2. That is, in the first embodiment, the source of the FET 11 is connected to the terminal 22a, and the drain of the FET 11 is connected to the power input terminal 25. In the second embodiment, the FET 12 is connected to the terminal 22a. And the source of the FET 12 is connected to the power input terminal 25 (the direction of the parasitic diode D2 is also reversed).

上記した接続となるときにも、ＦＥＴ１２は、第１の実施形態と同様に、ＡＣアダプタ１が端子２１ａ，２１ｂに接続されるとオフ状態となり、ＡＣアダプタ１が取り外されるとオン状態となる。また、トランジスタＱ１も、第１の実施形態の同様に、マイナス直流出力５４が生成されるときではオン状態となり、マイナス直流出力５４の生成が停止されるときではオフ状態となる。従って、ＡＣアダプタ１が接続され、マイナス直流出力５４の生成が停止されている状態においても、マイナス直流出力５４の経路にプラス電圧が印加されることは防止される。 Also in the above connection, the FET 12 is turned off when the AC adapter 1 is connected to the terminals 21a and 21b, and is turned on when the AC adapter 1 is removed, as in the first embodiment. Similarly to the first embodiment, the transistor Q1 is turned on when the negative DC output 54 is generated, and is turned off when the generation of the negative DC output 54 is stopped. Therefore, even when the AC adapter 1 is connected and generation of the negative DC output 54 is stopped, application of a positive voltage to the path of the negative DC output 54 is prevented.

また、ＡＣアダプタ１が取り外された状態において、ＤＣ／ＤＣコンバータ４が動作状態となるときでは、ＦＥＴ１２のゲート電圧はマイナス電圧となって、ゲート・ソース電圧が高くなるため、ＦＥＴ１２のオン抵抗は小さくなる。 Further, when the DC / DC converter 4 is in an operating state with the AC adapter 1 removed, the gate voltage of the FET 12 becomes a negative voltage and the gate-source voltage becomes high. Get smaller.

なお、本発明は上記実施形態に限定されず、負荷部６については、携帯ラジオとした場合について説明したが、プラスの直流出力とマイナスの直流出力とを用いるその他の構成（例えば、ＩＣレコーダや携帯型ＭＤ再生装置、あるいはデジタルカメラ等）の場合にも、同様に適用することができる。 The present invention is not limited to the above embodiment, and the load unit 6 has been described as a portable radio. However, other configurations using a positive DC output and a negative DC output (for example, an IC recorder, The present invention can be similarly applied to a portable MD playback device or a digital camera.

また、マイナス直流出力５４については、電圧が−６Ｖである場合について説明したが、その他のマイナス電圧となるときにも、同様に適用することができる。 Further, the negative DC output 54 has been described with respect to the case where the voltage is −6 V, but the present invention can be similarly applied to other negative voltages.

本発明に係る電子装置の第１の実施形態の電気的構成を示す説明図である。It is explanatory drawing which shows the electrical constitution of 1st Embodiment of the electronic device which concerns on this invention. ＦＥＴのゲート・ソース電圧とオン抵抗との関係を示す説明図である。It is explanatory drawing which shows the relationship between the gate-source voltage of FET, and ON resistance. 第２の実施形態の電気的構成を示す説明図である。It is explanatory drawing which shows the electrical structure of 2nd Embodiment. 従来技術の電気的構成を示す説明図である。It is explanatory drawing which shows the electrical structure of a prior art.

Explanation of symbols

１ＡＣアダプタ（商用側電源部）
２バッテリ
３装置回路部
５マイナス電源部
１１，１２ＰチャンネルＦＥＴ
２５電源入力端子
４１商用電源
４２直流出力
５４マイナス直流出力
Ｑ１ＮＰＮトランジスタ
Ｒ４電流制限抵抗 1 AC adapter (commercial power supply)
2 Battery 3 Device circuit 5 Negative power supply 11 and 12 P-channel FET
25 Power input terminal 41 Commercial power supply 42 DC output 54 Negative DC output Q1 NPN transistor R4 Current limiting resistor

Claims

A device circuit unit in which a DC output sent from an AC adapter having a commercial power source as a primary side input is led to a power source input terminal;
A negative power supply unit that is provided in the device circuit unit and sends out a negative DC output;
A P-channel FET for opening and closing a path connecting the battery and the power input terminal;
An NPN transistor having a collector connected to the gate of the P-channel FET and an emitter connected to the negative DC output;
In the electronic device that directs the DC output sent from the battery to the device circuit unit by turning on the P-channel FET when the sending of the DC output from the commercial power supply unit is stopped,
Connect the base of the NPN transistor to the ground level through a current limiting resistor that limits the base current;
An electronic apparatus characterized in that a direct current output sent from an AC adapter is led to a gate of a P-channel FET.

An apparatus circuit unit in which a DC output sent from a commercial power source unit having a commercial power source as a primary side input is led to a power source input terminal;
A negative power supply unit that is provided in the device circuit unit and sends out a negative DC output;
A P-channel FET for opening and closing a path connecting the battery and the power input terminal;
An NPN transistor having a collector connected to the gate of the P-channel FET and an emitter connected to the negative DC output;
In the electronic device that directs the DC output sent from the battery to the device circuit unit by turning on the P-channel FET when the sending of the DC output from the commercial power supply unit is stopped,
An electronic device comprising a base of an NPN transistor connected to a ground level via a current limiting resistor for limiting a base current.

3. The electronic apparatus according to claim 2, wherein a direct current output sent from a commercial power supply unit is led to a gate of a P-channel FET.