JP2008098730A - Adjustable filter circuit and center frequency adjusting method for filter circuit - Google Patents
Adjustable filter circuit and center frequency adjusting method for filter circuit Download PDFInfo
- Publication number
- JP2008098730A JP2008098730A JP2006274942A JP2006274942A JP2008098730A JP 2008098730 A JP2008098730 A JP 2008098730A JP 2006274942 A JP2006274942 A JP 2006274942A JP 2006274942 A JP2006274942 A JP 2006274942A JP 2008098730 A JP2008098730 A JP 2008098730A
- Authority
- JP
- Japan
- Prior art keywords
- filter circuit
- level
- band
- frequency
- center frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、例えば、アクティブフィルタを構成する素子のうちの受動素子の定数を切換える制御を行なって当該フィルタの通過(または阻止)帯域の周波数を変更するようにした調整可能なフィルタ回路及びフィルタ回路の中心周波数調整方法に関し、特に、簡易な構成の調整可能なフィルタ回路及びフィルタ回路の中心周波数調整方法に関する。 The present invention relates to an adjustable filter circuit and a filter circuit that perform control for switching the constant of a passive element among elements constituting an active filter, for example, and change the frequency of the pass (or stop) band of the filter. In particular, the present invention relates to an adjustable filter circuit having a simple configuration and a center frequency adjustment method of the filter circuit.
一般に、集積回路の回路素子の品質のばらつきに起因する特性値の変動を避けることができない。このため、集積回路内に内蔵されるフィルタ回路などにおいては、カットオフ周波数の調整(帯域フィルタの場合では中心周波数の調整)を行なう回路が必要である。
このようなカットオフ周波数の調整を簡単に行うことができるローパスフィルタ回路及びハイパスフィルタ回路に関する提案が既に幾つかなされている。一つの提案では、選択可能な複数のインピーダンス素子のうち選択されたインピーダンス素子に依存するカットオフ周波数を呈するようにフィルタ回路を構成し、パルス発生回路から周波数が連続的に増加または減少する可変周波数パルスを該フィルタ回路の入力に供給し、入力周波数の増加または減少に対応する該フィルタ回路の出力パルスの減衰量の様子を監視し、基準値以下に減衰するパルスの位置(繰り返し周波数)に基づいて適合する定数のインピーダンス素子を選択するといった技術が呈示されている(特許文献1参照)。
In general, fluctuations in characteristic values due to variations in the quality of circuit elements of an integrated circuit cannot be avoided. For this reason, in a filter circuit or the like built in an integrated circuit, a circuit for adjusting a cutoff frequency (adjusting a center frequency in the case of a band-pass filter) is necessary.
Several proposals have already been made regarding a low-pass filter circuit and a high-pass filter circuit that can easily adjust the cut-off frequency. In one proposal, a filter circuit is configured to exhibit a cut-off frequency that depends on the selected impedance element among a plurality of selectable impedance elements, and a variable frequency in which the frequency is continuously increased or decreased from the pulse generation circuit. A pulse is supplied to the input of the filter circuit, the state of attenuation of the output pulse of the filter circuit corresponding to the increase or decrease of the input frequency is monitored, and based on the position (repetition frequency) of the pulse that attenuates below the reference value The technique of selecting the impedance element of the constant which is suitable is shown (refer patent document 1).
また、他の提案では、PLL(Phase Locked Loop)回路内で生成される制御電圧をローパスフィルタに供給することによって、ローパスフィルタを構成するトランジスタのゲート電圧を制御して、カットオフ周波数を制御するといった技術が呈示されている(特許文献2参照)。
しかしながら、上述の特許文献1に提案の技術では、フィルタへの入力周波数の増加または減少時にその周波数の値を逐一厳密に検出して、当該周波数に対応するフィルタ回路の出力パルスの減衰量の値を正確に把握しなくてはならず、現実にこの技術を適用してフィルタの特性を調整するには高精度の検出技術が要求される。
また、特許文献2に提案の技術では、フィルタ回路自体の構成も、特性の調整に関する構成も複雑なものとなる。
本発明は叙上のような状況に鑑みてなされたものであり、一層の簡素化が図られた調整可能なフィルタ回路及びフィルタ回路の中心周波数調整方法を提供することを目的としている。
However, in the technique proposed in
Further, in the technique proposed in
The present invention has been made in view of the above situation, and an object thereof is to provide an adjustable filter circuit and a center frequency adjusting method of the filter circuit which are further simplified.
上記課題を解決するべく、本願では次に列記するような技術を提案する。
(1)自己に供給される制御信号に応じて通過帯域または阻止帯域の周波数を変更可能に構成された帯域通過または帯域阻止フィルタ回路部と、前記帯域通過または帯域阻止フィルタ回路部に入力される所定レベルの入力信号であって中心周波数の定格値よりも所定の値だけ低い第一の周波数の入力信号に対応して出力される第一の出力信号のレベルと前記帯域通過または帯域阻止フィルタ回路部に入力される前記所定レベルの入力信号であって前記中心周波数の定格値よりも当該所定の値だけ高い第二の周波数の入力信号に対応して出力される第二の出力信号のレベルとの当該両レベルを比較する比較手段と、前記比較手段による比較結果に応じて前記制御信号を生成する制御信号生成手段と、を備えていることを特徴とする調整可能なフィルタ回路。
In order to solve the above problems, the present application proposes the following technologies.
(1) A bandpass or bandstop filter circuit unit configured to be able to change a passband or stopband frequency according to a control signal supplied to itself, and input to the bandpass or bandstop filter circuit unit The level of the first output signal output corresponding to the input signal of the first frequency which is a predetermined level and is lower than the rated value of the center frequency by a predetermined value, and the band pass or band rejection filter circuit A level of a second output signal output corresponding to an input signal of a second frequency that is input to the unit and is higher than the rated value of the center frequency by a predetermined value. And a control signal generating means for generating the control signal in accordance with a comparison result by the comparing means. Filter circuit.
上記(1)のフィルタ回路では、その帯域通過(または帯域阻止)フィルタ回路部に供給される制御信号に応じて例えば回路要素としての抵抗やコンデンサ等の定数が切換えられてフィルタとしての通過(または阻止)帯域の周波数が変更可能であり、この帯域通過(または帯域阻止)フィルタ回路部に、レベルが等しく、周波数が中心周波数の定格値から下方と上方とに等しく各所定値だけ離れた異なる2種類の入力信号を順次供給し、該順次供給された2種類の入力信号に対応して順次出力される各出力信号のレベルを比較手段で比較し、この比較結果に応じて、制御信号生成手段において上記の定数を切換えるための制御信号が生成される。簡易な構成の調整可能なフィルタ回路が実現される。 In the filter circuit of the above (1), constants such as resistors and capacitors as circuit elements are switched in accordance with a control signal supplied to the band-pass (or band-stop) filter circuit unit, and the filter is passed (or The bandpass (or bandstop) filter circuit section has the same level, the frequency is equal to the lower and upper frequencies from the rated value of the center frequency, and is different from each other by a predetermined value. The types of input signals are sequentially supplied, the levels of the output signals sequentially output corresponding to the two types of sequentially supplied input signals are compared by the comparison means, and the control signal generation means is determined according to the comparison result. A control signal for switching the above constant is generated. An adjustable filter circuit with a simple configuration is realized.
(2)前記帯域通過または帯域阻止フィルタ回路部は、前記制御信号に応じて所定の受動素子の定数が切換えられるように構成されたアクティブフィルタであることを特徴とする(1)の調整可能なフィルタ回路。
上記(2)の調整可能なフィルタ回路では、(1)の調整可能なフィルタ回路において特に、帯域通過(または帯域阻止)フィルタ回路部がアクティブフィルタとして構成され、自己に供給される制御信号に応じて所定の受動素子の定数が切換えられることによって通過(または阻止)帯域の周波数が変更される。設計や調整が容易であるというアクティブフィルタの利点が生かされると共に回路の構成も簡素になる。
(2) The adjustable band according to (1), wherein the band-pass or band-stop filter circuit unit is an active filter configured to switch a constant of a predetermined passive element in accordance with the control signal. Filter circuit.
In the adjustable filter circuit of (2) above, the bandpass (or band rejection) filter circuit unit is configured as an active filter, particularly in the adjustable filter circuit of (1), according to the control signal supplied to itself. Thus, the frequency of the pass (or stop) band is changed by switching the constant of a predetermined passive element. The advantage of the active filter that it is easy to design and adjust is utilized, and the circuit configuration is simplified.
(3)前記比較手段は、前記第一の出力信号のレベルと前記第二の出力信号のレベルとを各検出するレベル検出部と、前記レベル検出部で検出された当該両出力信号のレベルを各保持するデータ保持部と、前記データ保持部に保持された当該両出力信号のレベルを比較して該比較の結果としてのレベル差を算出する比較演算部とを含んで構成されていることを特徴とする(1)の調整可能なフィルタ回路。
上記(3)の調整可能なフィルタ回路では、(1)の調整可能なフィルタ回路において特に、レベル検出部で検出された第一の出力信号のレベルと第二の出力信号のレベルとをデータ保持部で保持し、該保持された当該両出力信号のレベル差を比較演算部で算出する。
(3) The comparing means detects a level of the first output signal and a level of the second output signal, and detects the levels of the two output signals detected by the level detector. Each holding data holding unit, and a comparison operation unit that compares the levels of the two output signals held in the data holding unit and calculates a level difference as a result of the comparison. (1) Adjustable filter circuit characterized by the above.
In the adjustable filter circuit of (3) above, in particular in the adjustable filter circuit of (1), the level of the first output signal and the level of the second output signal detected by the level detector are retained. And the level difference between the held output signals is calculated by the comparison operation unit.
(4)自己に供給される制御信号に応じて通過帯域または阻止帯域の周波数を変更可能に構成された帯域通過または帯域阻止フィルタ回路に関する中心周波数調整方法であって、前記帯域通過または帯域阻止フィルタ回路にその中心周波数の定格値よりも所定の値だけ低い第一の周波数の入力信号を供給して該第一の周波数の入力信号に対応する第一の出力信号のレベルを検出する第一のレベル検出処理と、前記帯域通過または帯域阻止フィルタ回路にその中心周波数の定格値よりも所定の値だけ高い第二の周波数の入力信号を供給して該第二の周波数の入力信号に対応する第二の出力信号のレベルを検出する第二のレベル検出処理と、前記第一のレベル検出処理で得た第一の出力信号のレベルと前記第二のレベル検出処理で得た第二の出力信号のレベルとの比較を行って当該両レベルの差分値を得る比較処理と、前記比較処理で得た当該差分値に基づいて前記制御信号を生成して当該帯域通過または帯域阻止フィルタ回路に供給する制御信号生成処理とを行なうことを特徴とするフィルタ回路の中心周波数調整方法。 (4) A center frequency adjustment method for a bandpass or bandstop filter circuit configured to be able to change the frequency of a passband or stopband according to a control signal supplied thereto, wherein the bandpass or bandstop filter A first frequency input signal having a predetermined frequency lower than a rated value of the center frequency is supplied to the circuit to detect a level of the first output signal corresponding to the first frequency input signal. Level detection processing, and supplying a second frequency input signal that is higher than a rated value of the center frequency to the band pass or band rejection filter circuit by a predetermined value and corresponding to the input signal of the second frequency. A second level detection process for detecting a level of the second output signal; a level of the first output signal obtained by the first level detection process; and a second output obtained by the second level detection process. A comparison process for obtaining a difference value between the two levels by comparing with the level of the signal, and generating the control signal based on the difference value obtained by the comparison process and supplying the control signal to the band pass or band rejection filter circuit And a control signal generating process for adjusting the center frequency of the filter circuit.
上記(4)のフィルタ回路の中心周波数調整方法では、第一のレベル検出処理において帯域通過(または帯域阻止)フィルタ回路にその中心周波数の定格値よりも所定の値だけ低い第一の周波数の入力信号を供給して該第一の周波数の入力信号に対応する第一の出力信号のレベルを検出し、第二のレベル検出処理において帯域通過(または帯域阻止)フィルタ回路にその中心周波数の定格値よりも所定の値だけ高い第二の周波数の入力信号を供給して該第二の周波数の入力信号に対応する第二の出力信号のレベルを検出し、比較処理において、第一のレベル検出処理で得た第一の出力信号のレベルと前記第二のレベル検出処理で得た第二の出力信号のレベルとの比較を行って当該両レベルの差分値を得、制御信号生成処理において、比較処理で得た当該差分値に基づいて前記制御信号を生成して当該帯域通過(または帯域阻止)フィルタ回路に供給する。簡易な方法によってフィルタ回路の中心周波数が調整される。
In the center frequency adjustment method for the filter circuit of (4) above, the first frequency that is lower than the rated value of the center frequency by a predetermined value is input to the band pass (or band rejection) filter circuit in the first level detection process. A signal is supplied to detect the level of the first output signal corresponding to the input signal of the first frequency, and the rated value of the center frequency is applied to the band pass (or band rejection) filter circuit in the second level detection process. A second frequency input signal that is higher than the second frequency by a predetermined value to detect the level of the second output signal corresponding to the second frequency input signal, and the first level detection process in the comparison process The level of the first output signal obtained in
(5)前記比較処理は、前記第一のレベル検出処理で得た第一の出力信号のレベルと前記第二のレベル検出処理で得た第二の出力信号のレベルとを一旦保持する処理を含むことを特徴とする(4)のフィルタ回路の中心周波数調整方法。
上記(5)のフィルタ回路の中心周波数調整方法では、(4)のフィルタ回路の中心周波数調整方法において特に、第一のレベル検出処理で得た第一の出力信号のレベルと前記第二のレベル検出処理で得た第二の出力信号のレベルとを一旦保持するため、第一および第二の両レベルの比較処理が容易である。
(5) The comparison process includes a process of temporarily holding the level of the first output signal obtained by the first level detection process and the level of the second output signal obtained by the second level detection process. (4) The center frequency adjusting method of the filter circuit according to (4),
In the center frequency adjustment method of the filter circuit of (5) above, the level of the first output signal obtained by the first level detection process and the second level are particularly high in the center frequency adjustment method of the filter circuit of (4). Since the level of the second output signal obtained by the detection process is temporarily held, both the first and second levels can be easily compared.
(6)前記比較処理で得た当該差分値が零でないときには、前記第一のレベル検出処理、前記第二のレベル検出処理、前記比較処理、および、前記制御信号生成処理を繰り返し実行することを特徴とする(4)のフィルタ回路の中心周波数調整方法。
上記(6)のフィルタ回路の中心周波数調整方法では、(4)のフィルタ回路の中心周波数調整方法において特に、比較処理で得た当該差分値が零でないときには、第一のレベル検出処理、第二のレベル検出処理、比較処理、および、制御信号生成処理を繰り返し実行するため、当該差分値が零に収束され、フィルタ回路の中心周波数が適切な値に調整される。
(6) When the difference value obtained in the comparison process is not zero, the first level detection process, the second level detection process, the comparison process, and the control signal generation process are repeatedly executed. The center frequency adjusting method for a filter circuit according to (4), which is characterized.
In the center frequency adjustment method of the filter circuit of (6) above, in the center frequency adjustment method of the filter circuit of (4), when the difference value obtained by the comparison processing is not zero, the first level detection processing, Since the level detection process, the comparison process, and the control signal generation process are repeatedly executed, the difference value is converged to zero, and the center frequency of the filter circuit is adjusted to an appropriate value.
以下、本発明の実施の形態を図面を参照して説明する。尚、以下に参照する図においては、便宜上、説明の主題となる要部は適宜誇張し、要部以外については適宜簡略化し乃至省略されている。
図1は、本発明の実施の形態としての調整可能なフィルタ回路の構成を表すブロック図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings to be referred to below, for the sake of convenience, the main part that is the subject of the description is exaggerated as appropriate, and other than the main part is appropriately simplified or omitted.
FIG. 1 is a block diagram showing the configuration of an adjustable filter circuit as an embodiment of the present invention.
図1において、帯域通過フィルタ回路部100は、自己に供給される制御信号に応じて例えば可変素子101である回路要素としての抵抗やコンデンサ等の定数が切換えられて通過帯域の周波数が変更可能に構成されている。この帯域通過フィルタ回路部100の出力側には一点鎖線で図示の比較手段110が接続されている。
比較手段110は、帯域通過フィルタ回路部100への入力として、レベルが等しく、周波数が中心周波数の定格値から下方と上方とに等しく各所定値だけ離れた異なる2種類の入力信号を順次供給したときに、該順次供給された2種類の入力信号に対応して順次出力される各出力信号のレベルを比較し、その比較を出力するように次のように構成されている。
In FIG. 1, the band-pass
The comparison means 110 sequentially supplied two different types of input signals having the same level and the frequency equal to the lower and upper directions from the rated value of the center frequency and separated from each other by a predetermined value as inputs to the bandpass
即ち、比較手段110は、帯域通過フィルタ回路部100への所定レベルの入力信号であって中心周波数の定格値よりも所定の値だけ低い第一の周波数の入力信号に対応して出力される第一の出力信号のレベルと、該入力信号と同レベルであって中心周波数の定格値よりも所定の値だけ高い第二の周波数の入力信号に対応して出力される第二の出力信号のレベルとを各検出するレベル検出部111と、レベル検出部111で検出された当該両出力信号のレベルを各保持するデータ保持部112と、データ保持部112に保持された当該両出力信号のレベルを比較して該比較の結果としてのレベル差を算出する比較演算部113とを含んで構成されている。
比較手段110の後段には、比較手段110による比較結果に応じて制御信号を生成する制御信号生成手段120が接続されている。比較手段110で生成された制御信号が帯域通過フィルタ回路部100へ供給され、上述のように通過帯域の周波数が変更可能に構成されている。
That is, the comparing means 110 outputs a first level input signal corresponding to a first level input signal to the band pass
A control
図2は図1の帯域通過フィルタ回路部100において環境温度の変化或いは回路素子の品質のばらつきなどに起因して通過帯域の周波数が定格値(設計値)からずれる様子を説明する図である。
図2において、実線図示の特性が、帯域通過フィルタ回路部100における定格通りの通過帯域の特性であり、この特性が、環境温度の変化或いは回路素子の品質のばらつきなどに起因して、破線図示のように、高域側(右側)或いは低域側(左側)にずれる。
FIG. 2 is a diagram for explaining how the passband frequency deviates from the rated value (design value) due to a change in environmental temperature or a variation in the quality of circuit elements in the bandpass
In FIG. 2, the characteristic indicated by the solid line is the characteristic of the pass band as rated in the band-pass
図3は、帯域通過フィルタ回路部100が定格通りの帯域通過特性を示す場合を表す特性図である。
図3の場合においては、帯域通過フィルタ回路部100の通過帯域の中心周波数f0(その定格値。以下同様。)よりも所定の値αだけ低い第一の周波数f1の入力信号に対応して出力される第一の出力信号のレベルV1と、中心周波数f0よりも当該所定の値αだけ高い第二の周波数f2の入力信号に対応して出力される第二の出力信号のレベルV2との当該両レベルV1、V2は実質的に差がない。
FIG. 3 is a characteristic diagram illustrating a case where the bandpass
In the case of FIG. 3, it corresponds to the input signal of the first frequency f 1 lower by a predetermined value α than the center frequency f 0 of the pass band of the band pass filter circuit section 100 (its rated value; the same applies hereinafter). first output signal output Te of a level V 1, the second output signal is output corresponding to the predetermined value α higher by a second input signal of frequency f 2 than the center frequency f 0 There is substantially no difference between the level V 2 and the two levels V 1 and V 2 .
上述において、入力信号はその周波数によらずレベルが一定であるように条件を設定したものと仮定している。
図3を参照して説明した現象は、言い換えると、中心周波数f0よりも値αだけ低い第一の周波数f1に対応して出力される第一の出力信号のレベルV1と、中心周波数f0よりも当該所定の値αだけ高い第二の周波数f2の入力信号に対応して出力される第二の出力信号のレベルV2との当該両レベルV1、V2が等しいときには、帯域通過フィルタ回路部100の通過帯域の中心周波数は、定格値(設計値)f0に合致するということである。
In the above description, it is assumed that the condition is set so that the level of the input signal is constant regardless of the frequency.
The phenomenon described with reference to FIG. 3 is, in other words, the level V 1 of the first output signal output corresponding to the first frequency f 1 that is lower than the center frequency f 0 by the value α and the center frequency. when the both levels V 1, V 2 of the level V 2 of the second output signal is output corresponding to the predetermined value α higher by a second input signal of frequency f 2 is equal than f 0 is This means that the center frequency of the pass band of the band pass
図4は、環境温度の変化などに起因して、帯域通過フィルタ回路部100の帯域通過特性が定格通りの値からずれた場合を表す特性図である。
図4の場合においては、帯域通過フィルタ回路部100の現実の帯域通過特性における中心周波数が上述の中心周波数f0(定格値)からずれているため、既述の第一の周波数f1の入力信号に対応して出力される第一の出力信号のレベルV1と、既述の第二の周波数f2の入力信号に対応して出力される第二の出力信号のレベルV2との当該両レベルV1、V2間には図示のようなレベル差Dが生じる。
FIG. 4 is a characteristic diagram illustrating a case where the bandpass characteristic of the bandpass
In the case of FIG. 4, since the center frequency in the actual band pass characteristic of the band pass
以上、図3および図4を参照して説明したところから明らかなとおり、上述のレベル差Dが零になるように帯域通過フィルタ回路部100を構成する回路要素の定数を調整すれば、帯域通過フィルタ回路部100の通過帯域の中心周波数は定格値(設計値)f0に合致する。
即ち、図4において、V1>V2のときには、中心周波数はf0よりも低域側にずれているので中心周波数が高くなるように調整し、V1<V2のときには、中心周波数はf0よりも高域側にずれているので中心周波数が低くなるように調整することによって、設計値に合わせ込むことが可能になる。
通過帯域の中心周波数がf0に合致するということは、即ち、帯域通過フィルタ回路部100のカットオフ周波数が適切な値に調整されるということに略相応する。
As described above with reference to FIGS. 3 and 4, if the constants of the circuit elements constituting the band-pass
That is, in FIG. 4, when V 1 > V 2 , the center frequency is shifted to a lower frequency side than f 0, so that the center frequency is adjusted to be higher, and when V 1 <V 2 , the center frequency is Since it is shifted to a higher frequency side than f 0, it is possible to match the design value by adjusting the center frequency to be lower.
The fact that the center frequency of the pass band matches f 0 substantially corresponds to the fact that the cut-off frequency of the band pass
図5は、図1の帯域通過フィルタ回路部100として適用されるバイカッド型BPFの構成を表す回路図である。オペアンプOP1の反転入力端および非反転入力端にはそれぞれ入力抵抗R11および入力抵抗R12が設けられ、また、非反転出力端と反転入力端とは抵抗R13およびコンデンサC11の並列接続による帰還回路で結ばれ、同様に、反転出力端と非反転入力端とは抵抗R14およびコンデンサC12の並列接続による帰還回路で結ばれている。
FIG. 5 is a circuit diagram showing a configuration of a biquad BPF applied as the bandpass
オペアンプOP1の後段に、図示のように抵抗R31および抵抗R32を介してオペアンプOP2が縦続接続されている。オペアンプOP2の非反転出力端と反転入力端とはコンデンサC21による帰還回路で結ばれ、同様に、反転出力端と非反転入力端とはコンデンサC22による帰還回路で結ばれている。
一方、オペアンプOP2の反転出力端とオペアンプOP1の反転入力端とは抵抗R41による帰還回路で結ばれ、同様に、オペアンプOP2の非反転出力端とオペアンプOP1の非反転入力端とは抵抗R42による帰還回路で結ばれて、オペアンプOP1およびオペアンプOP2には差動入力差動出力の完全差動型オペアンプが適用されている。
The subsequent stage of the operational amplifier OP1, an operational amplifier OP2 are connected in cascade via a resistor R 31 and resistor R 32 as shown. The non-inverted output terminal of the operational amplifier OP2 and the inverting input terminal connected by a feedback circuit by the capacitor C 21, similarly, are connected by a feedback circuit by the capacitor C 22 and the inverted output terminal and the non-inverting input.
On the other hand, the inverting input terminal of the inverting output terminal and an operational amplifier OP1 of the operational amplifier OP2 are connected by a feedback circuit by the resistor R 41, similarly, the non-inverting input terminal of the non-inverting output terminal and an operational amplifier OP1 resistance of the operational amplifier OP2 R 42 A fully differential operational amplifier with differential input and differential output is applied to the operational amplifier OP1 and the operational amplifier OP2.
図5の回路におけるフィルタとしての特性は次のようなものとなる。
即ち、R41=R42=R、C11=C12=C21=C22=Cとすると:
中心周波数f0=1/2πRC
従って、中心周波数のずれは、抵抗R41,R42の値、または、コンデンサC11,C12,C21,C22の値を調節することによって補正することができる。
The characteristics of the filter in the circuit of FIG. 5 are as follows.
That is, if R 41 = R 42 = R, C 11 = C 12 = C 21 = C 22 = C:
Center frequency f 0 = 1 / 2πRC
Therefore, the shift of the center frequency can be corrected by adjusting the values of the resistors R 41 and R 42 or the values of the capacitors C 11 , C 12 , C 21 and C 22 .
図6は、抵抗値Rを可変にするにために複数種類の抵抗R1〜R4をスイッチ回路で切換えて選択的に適用するような構成を表す回路図である。
図7は、容量値Cを可変にするにために複数種類の容量のコンデンサC1〜C4をスイッチ回路で切換えて選択的に適用するような容量素子の構成を表す回路図である。
抵抗値Rや容量値Cを可変にするための構成は、図6および図7に示されたようにスイッチ回路で切換えて適宜の定数のものを選択して適用するといったものが簡単であるが、これらの他、自己に印加された制御電圧に応じて定数が変化する電圧可変素子を適用したり、或いはまた、図6および図7のようなスイッチによって選択的に定数を切換える回路と電圧可変素子とを併用するような適宜の構成を採ることができる。
FIG. 6 is a circuit diagram showing a configuration in which a plurality of types of resistors R 1 to R 4 are selectively applied by switching them with a switch circuit in order to make the resistance value R variable.
FIG. 7 is a circuit diagram showing a configuration of a capacitive element in which a plurality of types of capacitors C 1 to C 4 are selectively switched by a switch circuit in order to make the capacitance value C variable.
The configuration for making the resistance value R and the capacitance value C variable is simple, as shown in FIG. 6 and FIG. In addition to these, a voltage variable element whose constant changes in accordance with a control voltage applied to itself, or a circuit and voltage variable which selectively switches the constant by a switch as shown in FIGS. It is possible to adopt an appropriate configuration in which an element is used in combination.
以上図5ないし図7を参照して説明したフィルタ回路は、帯域通過フィルタ回路部がアクティブフィルタ(バイカッド型BPF)として構成され、自己に供給される制御信号に応じて所定の受動素子の定数が切換えられることによって通過(または阻止)帯域の周波数が変更される。設計や調整が容易であるというアクティブフィルタの利点が生かされると共に回路の構成も簡素になる。 In the filter circuit described above with reference to FIGS. 5 to 7, the band-pass filter circuit unit is configured as an active filter (biquad type BPF), and a constant of a predetermined passive element is set according to a control signal supplied to itself. By switching, the frequency of the pass (or stop) band is changed. The advantage of the active filter that it is easy to design and adjust is utilized, and the circuit configuration is simplified.
図8は、図1の調整可能なフィルタ回路における中心周波数調整方法を表すフローチャートである。先ず、データ保持部に保持されたデータを一旦リセットする(ステップS801)。次いで、図3、図4を参照して説明した中心周波数f0(その定格値。以下同様。)よりも所定の値αだけ高い第二の周波数の入力信号f2に対応して出力される第二の出力信号のレベルV2が既に測定済であるか否かを判断し(ステップS802)、レベルV2が既に測定済であると判断されたときには(ステップS802:Yes)、中心周波数f0よりも当該所定の値αだけ低い第一の周波数f1の入力信号を帯域通過フィルタ回路部100の入力端に供給する(ステップS803)。 FIG. 8 is a flowchart showing a center frequency adjustment method in the adjustable filter circuit of FIG. First, the data held in the data holding unit is once reset (step S801). Next, it is output corresponding to the input signal f 2 of the second frequency that is higher than the center frequency f 0 (its rated value; the same applies hereinafter) described with reference to FIGS. 3 and 4 by a predetermined value α. It is determined whether or not the level V 2 of the second output signal has already been measured (step S802). When it is determined that the level V 2 has already been measured (step S802: Yes), the center frequency f An input signal having the first frequency f 1 lower than 0 by the predetermined value α is supplied to the input terminal of the bandpass filter circuit unit 100 (step S803).
ステップS803で、帯域通過フィルタ回路部100の入力端に中心周波数f0よりも当該所定の値αだけ低い第一の周波数f1の入力信号を供給したことに対応して帯域通過フィルタ回路部100の出力端から出力される出力信号のレベルV1を測定し(ステップS804…第一のレベル検出処理)、この測定値をデータ保持部112で保持する(ステップS805)。
In step S 803, the band pass
一方、ステップS802で、レベルV2は未だ測定されていないと判断されたときには(ステップS802:No)、中心周波数f0よりも当該所定の値αだけ高い第二の周波数f2の入力信号を帯域通過フィルタ回路部100の入力端に供給する(ステップS806)。
ステップS806で、帯域通過フィルタ回路部100の入力端に中心周波数f0よりも当該所定の値αだけ高い第二の周波数f2の入力信号を供給したことに対応して帯域通過フィルタ回路部100の出力端から出力される出力信号のレベルV2を測定し(ステップS807…第二のレベル検出処理)、この測定値をデータ保持部112で保持する(ステップS805)。
On the other hand, in step S802, the level V 2 is when it is determined that has not yet been determined (step S802: No), the second input signal of frequency f 2 higher by the predetermined value α than the center frequency f 0 The signal is supplied to the input terminal of the band pass filter circuit unit 100 (step S806).
In step S806, the band pass
尚、以上において、帯域通過フィルタ回路部100の入力端に供給する周波数f1の入力信号も周波数f2の入力信号もそのレベルは等しい。
ステップS805でデータの保持を行うと、次いで、周波数f1の入力信号に対応する出力信号のレベルV1の測定データおよび周波数f2の入力信号に対応する出力信号のレベルV2の測定データの双方のデータが揃っているか否かを判断し(ステップS808)、
揃っていると判断されたときには(ステップS808:Yes)、当該揃って保持された双方のデータに基づいて、レベルV1とレベルV2とのレベル差Dを算出する(ステップS809…比較処理)。
In the above description, the level of the input signal of the frequency f 1 and the input signal of the frequency f 2 supplied to the input terminal of the bandpass
When the data is held in step S805, the measurement data of the level V 1 of the output signal corresponding to the input signal of the frequency f 1 and the measurement data of the level V 2 of the output signal corresponding to the input signal of the frequency f 2 are then stored. It is determined whether both data are prepared (step S808),
When it is determined that the aligned (step S808: Yes), on the basis of both the data held aligned such, calculates the level difference D between the levels V 1 and level V 2 (step S809 ... comparison) .
ステップS809で算出されたレベル差Dについて、D=0であるか否かを判断し(ステップS810)、D=0であると判断されたときには(ステップS810:Yes)、調整処理を終了する。
一方、ステップS809で算出されたレベル差Dについて、D=0ではないと判断されたときには(ステップS810:No)、レベルV1>レベルV2なる関係にあるか否かを判断する(ステップS811)。
It is determined whether or not D = 0 for the level difference D calculated in step S809 (step S810). If it is determined that D = 0 (step S810: Yes), the adjustment process is terminated.
On the other hand, for the level difference D calculated in step S809, when it is determined that D = 0 is not satisfied (step S810: No), it is determined whether or not the relationship of level V 1 > level V 2 is satisfied (step S811). ).
ステップS811で、レベルV1>レベルV2であると判断されたときには(ステップS811:Yes)、可変素子101(図1)の定数を通過帯域の中心周波数が低域側にシフトするように調整するための制御信号を制御信号生成手段120(図1)で生成し(制御信号生成処理)、該生成した制御信号を可変素子101に供給して当該調整を実行する(ステップS812)。
When it is determined in step S811 that level V 1 > level V 2 (step S811: Yes), the constant of the variable element 101 (FIG. 1) is adjusted so that the center frequency of the pass band is shifted to the low frequency side. The control signal generation unit 120 (FIG. 1) generates a control signal (control signal generation process), supplies the generated control signal to the
また、ステップSS811で、レベルV1<レベルV2であると判断されたときには(ステップS811:No)、可変素子101(図1)の定数を通過帯域の中心周波数が高域側にシフトするように調整するための制御信号を制御信号生成手段120(図1)で生成し(制御信号生成処理)、該生成した制御信号を可変素子101に供給して当該調整を実行する(ステップS813)。
If it is determined in step SS811 that level V 1 <level V 2 (step S811: No), the center frequency of the pass band shifts the constant of the variable element 101 (FIG. 1) to the high frequency side. A control signal for adjusting the signal is generated by the control signal generator 120 (FIG. 1) (control signal generation process), and the generated control signal is supplied to the
ステップS812およびステップS813を一旦実行した後はステップS801に戻る。
従って、ステップS810で当該レベルV1とレベルV2との差分値Dが0にならないうちは、上述の第一のレベル検出処理(ステップS804)、第二のレベル検出処理(ステップS807)、比較処理(ステップS809)、および、制御信号生成処理(ステップS812,ステップS813)が繰り返し実行され、当該差分値Dが0に収束され、フィルタ回路の通過帯域の中心周波数波がその定格値f0となるように適切に調整される。
After executing step S812 and step S813 once, the process returns to step S801.
Therefore, as long as the difference value D between the level V 1 and the level V 2 does not become 0 in step S810, the above-described first level detection process (step S804), second level detection process (step S807), comparison The processing (step S809) and the control signal generation processing (step S812, step S813) are repeatedly executed, the difference value D is converged to 0, and the center frequency wave in the pass band of the filter circuit is the rated value f 0 . Is adjusted appropriately.
以上は、フィルタ回路部が帯域通過フィルタ回路である場合の実施例について詳述したが、本発明は、フィルタ回路部が帯域阻止フィルタ回路である場合にも同様に適用可能な技術思想であることについては論を俟たないところである。 The embodiment in the case where the filter circuit unit is a band-pass filter circuit has been described in detail above, but the present invention is also a technical idea that can be applied to the case where the filter circuit unit is a band rejection filter circuit. There is no question about.
100…帯域通過フィルタ回路部 101…可変素子 110…比較手段 111…レベル検出部 112…データ保持部 113…比較演算部 120…制御信号生成手段
DESCRIPTION OF
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006274942A JP2008098730A (en) | 2006-10-06 | 2006-10-06 | Adjustable filter circuit and center frequency adjusting method for filter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006274942A JP2008098730A (en) | 2006-10-06 | 2006-10-06 | Adjustable filter circuit and center frequency adjusting method for filter circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008098730A true JP2008098730A (en) | 2008-04-24 |
Family
ID=39381167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006274942A Pending JP2008098730A (en) | 2006-10-06 | 2006-10-06 | Adjustable filter circuit and center frequency adjusting method for filter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008098730A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013027318A1 (en) * | 2011-08-25 | 2013-02-28 | パナソニック株式会社 | Automatic adjustment device for tracking filter and receiver using same |
JP2017034533A (en) * | 2015-08-04 | 2017-02-09 | ラピスセミコンダクタ株式会社 | Filter circuit and wireless receiver |
-
2006
- 2006-10-06 JP JP2006274942A patent/JP2008098730A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013027318A1 (en) * | 2011-08-25 | 2013-02-28 | パナソニック株式会社 | Automatic adjustment device for tracking filter and receiver using same |
JP2017034533A (en) * | 2015-08-04 | 2017-02-09 | ラピスセミコンダクタ株式会社 | Filter circuit and wireless receiver |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100756613B1 (en) | Analog filter circuit and adjustment method thereof | |
US7446600B2 (en) | Filter adjustment circuit | |
JP4317877B2 (en) | Filter characteristic adjusting device and characteristic adjusting method thereof | |
US7980134B2 (en) | Measuring device and measured quantity sensor having coupled processing and excitation frequencies | |
JPH0447812A (en) | Frequency synthesizer | |
JP2005223439A (en) | Frequency setting circuit | |
Wilson et al. | Rc-active networks with reduced sensitivity to amplifier gain bandwidth product | |
JP2008098730A (en) | Adjustable filter circuit and center frequency adjusting method for filter circuit | |
JP2008535316A (en) | Digital time constant tracking technology and equipment | |
JP2007281762A (en) | Filter device and semiconductor device using it | |
US7471142B2 (en) | Filter calibration with cell re-use | |
JP4723215B2 (en) | Filter circuit that enables adjustment of cut-off frequency | |
JP2006222939A (en) | Pll circuit | |
CN116488716A (en) | Signal loss detection circuit and control method thereof | |
JP2000013168A (en) | Ninety-degree phase shift circuit | |
JPH10271001A (en) | Oscillation controller | |
KR19980079931A (en) | System for Sweeping into Phase-Locked Loop Lock by Automatic Initialization and Shutdown | |
JP6191071B2 (en) | Frequency control circuit, oscillation circuit, and oscillator | |
JP7120155B2 (en) | Anomaly detector | |
JP2002359543A (en) | Filter circuit and mobile communication device using the same | |
US20070188973A1 (en) | Active capacitor | |
JP3393522B2 (en) | Active filter characteristic frequency adjustment device | |
JP2941573B2 (en) | Narrow band stop filter | |
Cb | E. Prototype Design | |
GB2045024A (en) | Frequency and amplitude control of frequency sources |