JP2008091517A - Electronic device and its manufacturing method - Google Patents
Electronic device and its manufacturing method Download PDFInfo
- Publication number
- JP2008091517A JP2008091517A JP2006269057A JP2006269057A JP2008091517A JP 2008091517 A JP2008091517 A JP 2008091517A JP 2006269057 A JP2006269057 A JP 2006269057A JP 2006269057 A JP2006269057 A JP 2006269057A JP 2008091517 A JP2008091517 A JP 2008091517A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- carbon nanotube
- fullerene
- carbon
- nanotube bundle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Carbon And Carbon Compounds (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
本発明は電子デバイス及びその製造方法に関するものであり、特に、半導体集積回路装置等の電子デバイスにおけるカーボンナノチューブ束を用いたビア配線や埋込配線の欠点を補うための構成に特徴のある電子デバイス及びその製造方法に関するものである。 The present invention relates to an electronic device and a method for manufacturing the same, and more particularly to an electronic device characterized by a configuration for compensating for the drawbacks of via wiring and embedded wiring using a carbon nanotube bundle in an electronic device such as a semiconductor integrated circuit device. And a manufacturing method thereof.
従来、埋込配線構造やビア構造を形成する場合には銅などが用いられていたが、微細化にともない電気伝導特性の向上が望まれていた。そこで、単体での電気伝導特性に優れるカーボンナノチューブ(Carbon Nano Tube:CNT)を用いて特性向上を図ろうと開発が進められている。 Conventionally, copper or the like has been used to form a buried wiring structure or a via structure, but it has been desired to improve the electric conduction characteristics with miniaturization. Therefore, development has been progressing to improve the characteristics by using carbon nanotubes (CNTs) having excellent electric conductivity characteristics as a single substance.
このカーボンナノチューブは、直径がおおよそサブナノ乃至数10nmのサイズであり、長さは数100μm程度まで成長が可能である。 The carbon nanotube has a diameter of approximately sub-nano to several tens of nanometers, and can grow up to several hundreds of μm in length.
カーボンナノチューブは形状異方性に起因する一次元電子的性質からバリスティク伝導によって電子が流れ、最大電流密度は106 A/cm2 とCuよりも単位面積当たり100倍以上の電流を流すことができるほどエレクトロマイグレーション耐性が大きいという特徴がある。 Carbon nanotubes have a one-dimensional electronic property due to shape anisotropy, so that electrons flow by ballistic conduction, and the maximum current density is 10 6 A / cm 2 , which allows a current 100 times or more per unit area to flow. It has the feature that electromigration tolerance is so large.
したがって、デバイス構造及び配線の微細化にともなって、配線を流れる電流密度は大きくなるが、この様なカーボンナノチューブを配線として用いることによって、従来のCu配線における限界を大きく超えることが可能になる。 Therefore, the current density flowing through the wiring increases with the miniaturization of the device structure and the wiring, but the use of such carbon nanotubes as the wiring makes it possible to greatly exceed the limit of the conventional Cu wiring.
具体的には、カーボンナノチューブでビア配線を形成したり、或いは、成長方向を制御するために成長時に電界を印加して電界の方向にカーボンナノチューブを成長させて横方向配線層を形成することが提案されている(例えば、特許文献1参照)。
カーボンナノチューブを用いて配線ビア構造を形成しようとする場合、できるだけ沢山のカーボンナノチューブを束ねて密度を増やし電気伝導特性を向上させることがキーポイントとなる。 When a wiring via structure is to be formed using carbon nanotubes, the key point is to bundle as many carbon nanotubes as possible to increase the density and improve the electrical conduction characteristics.
しかしながら、カーボンナノチューブの密度を向上させることが難しく、その性能を十分に活かすことができないのが現状である。 However, at present, it is difficult to improve the density of the carbon nanotubes, and the performance cannot be fully utilized.
したがって、本発明は、カーボンナノチューブの特性を生かすとともに、より良好な電気伝導特性をもつ配線構造を提供することを目的とする。 Accordingly, an object of the present invention is to provide a wiring structure that takes advantage of the characteristics of carbon nanotubes and has better electrical conduction characteristics.
図1は本発明の原理的構成図であり、ここで図1を参照して、本発明における課題を解決するための手段を説明する。
図1参照
上記課題を解決するために、本発明は、電子デバイスにおいて、カーボンナノチューブ束3の間隙を重合フラーレン6で埋め込んだカーボンベース配線を有することを特徴とする。
FIG. 1 is a block diagram showing the principle of the present invention, and means for solving the problems in the present invention will be described with reference to FIG.
See FIG. 1 In order to solve the above-mentioned problem, the present invention is characterized in that the electronic device has a carbon-based wiring in which the gap between the carbon nanotube bundles 3 is filled with the polymerization fullerene 6.
このように、カーボンナノチューブ束3の間隙を重合フラーレン6で埋め込むことにより、カーボンナノチューブ束3の低密度性に起因する電気伝導性の低さを重合によって電気伝導性を発現した重合フラーレン6の断面積によって補うことができる。
また、このようなカーボンベース配線は、炭素原子のみで構成されるため、製造プロセスがシンプルになるとともに、化学的安定性が向上する。
Thus, by filling the gap between the carbon nanotube bundles 3 with the polymerized fullerenes 6, the low electrical conductivity due to the low density of the carbon nanotube bundles 3 can be obtained by breaking the polymerized fullerenes 6 that have exhibited electrical conductivity by polymerization. Can be supplemented by area.
Moreover, since such a carbon base wiring is comprised only by a carbon atom, while a manufacturing process becomes simple, chemical stability improves.
この場合、カーボンベース配線は、ビア配線或いは埋込配線の少なくとも一方を構成するものであり、カーボンベース配線が埋込配線を構成する場合には、カーボンナノチューブ束3を埋込配線の延在方向と略直交するように構成しても良いし、或いは、カーボンナノチューブ束3の成長方向が埋込配線の延在方向に沿うようにしても良い。 In this case, the carbon base wiring constitutes at least one of the via wiring and the buried wiring. When the carbon base wiring constitutes the buried wiring, the carbon nanotube bundle 3 is arranged in the extending direction of the buried wiring. The growth direction of the carbon nanotube bundle 3 may be along the extending direction of the embedded wiring.
カーボンナノチューブ束3を埋込配線の延在方向と略直交するように構成した場合には、製造工程が簡素化され、一方、カーボンナノチューブ束3の成長方向が埋込配線の延在方向に沿うように構成した場合には、電気伝導性がより良好になる。 When the carbon nanotube bundle 3 is configured to be substantially orthogonal to the extending direction of the embedded wiring, the manufacturing process is simplified, while the growth direction of the carbon nanotube bundle 3 is along the extending direction of the embedded wiring. In such a configuration, the electrical conductivity becomes better.
また、本発明は、電子デバイスの製造方法において、層間絶縁膜1に凹部2を形成したのち、凹部2にカーボンナノチューブ束3を成長させ、次いで、カーボンナノチューブ束3の空間間隙にフラーレン4を充填した後に電子線5を照射することによってフラーレン4を重合させて重合フラーレン6に変換する工程を有することを特徴とする。
Further, according to the present invention, in the method of manufacturing an electronic device, after forming the
このように、カーボンナノチューブ束3の空間間隙に充填したフラーレン4を重合させる工程において、電子線5の照射を用いることによって、既に成長しているカーボンナノチューブ束3を破壊することなく、重合反応を行うことができる。
In this way, in the step of polymerizing the
この場合、フラーレン4をカーボンナノチューブ束3の空間間隙に充填した後、イオン衝撃を行って、カーボンナノチューブ束3の空隙におけるフラーレン4の充填密度を高めることが望ましく、それによって、重合フラーレン6の断面積の増加により電気伝導性をより高めることができる。
In this case, it is desirable to increase the packing density of the
また、上述の一連の工程を複数回繰り返すことによって凹部2にカーボンナノチューブ束3の間隙を重合フラーレン6で埋め込んだカーボンベース配線を設けるようにしても良く、それによって、カーボンナノチューブ束3が成長途中でファンデルワース力によって結合することがないので、カーボンナノチューブ束3が凹部2全体に超高密度に成長させることができる。
Further, the above-described series of steps may be repeated a plurality of times to provide a carbon base wiring in which the gaps of the carbon nanotube bundles 3 are filled with the polymerization fullerenes 6 in the
また、本発明は、電子デバイスの製造方法において、層間絶縁膜1に凹部2を形成したのち、凹部2にカーボンナノチューブ束3を成長させる工程とカーボンナノチューブ束3の空間間隙にフラーレン4を充填する工程を複数回繰り返す工程を有することを特徴とする。
Further, according to the present invention, in the electronic device manufacturing method, after forming the
このように構成することによって、カーボンナノチューブ束3が途中でチューブ間引力、即ち、ファンデルワース力によって結合してしまうことがないので、凹部2の底部から開放端に渡ってカーボンナノチューブ束3を超高密度に成長させることができる。
By configuring in this way, the carbon nanotube bundle 3 is not bonded by inter-tube attractive force, that is, van der Worth force, so that the carbon nanotube bundle 3 is formed from the bottom of the
この場合の層間絶縁膜1に設けた凹部2は、ビアホール或いは埋込配線用溝の少なくとも一方を構成するものであり、凹部2が埋込配線用溝を構成する場合には、埋込配線用溝内に、埋込配線用溝の延在方向と略直交方向にカーボンナノチューブ束3を成長させても良いし、或いは、埋込配線用溝に沿って横方向成長させても良い。
In this case, the
埋込配線用溝の延在方向と略直交方向にカーボンナノチューブ束3を成長させる場合には、ビア配線の形成工程と同じであるので製造工程が簡素化され、一方、埋込配線用溝に沿って横方向成長させる場合には、触媒ブロックを形成するとともに埋込配線用溝の一側端部に触媒ブロックを露出させる工程が必要になる。 When the carbon nanotube bundle 3 is grown in a direction substantially orthogonal to the extending direction of the embedded wiring trench, the manufacturing process is simplified because it is the same as the via wiring forming process. In the case of growing along the lateral direction, it is necessary to form a catalyst block and expose the catalyst block at one end of the buried wiring groove.
本発明によれば、ビア配線或いは埋込配線をカーボンナノチューブの特長を生かしつつ、炭素原子のみから構成しているので化学的な安定性を高めるとともに、良好な電気伝導特性を有する配線を実現することができる。 According to the present invention, via wiring or embedded wiring is made up of only carbon atoms while taking advantage of the characteristics of carbon nanotubes, so that chemical stability is improved and wiring having good electrical conduction characteristics is realized. be able to.
本発明は、半導体集積回路装置等の電子デバイスを構成する層間絶縁膜にビアホール或いは埋込配線用溝の少なくとも一方を構成する凹部を形成したのち、凹部にカーボンナノチューブ束を成長させ、次いで、カーボンナノチューブ束の空間間隙にC60等のフラーレンを充填した後にイオン衝撃によってフラーレンの充填密度を高め、次いで、電子線を照射することによってフラーレンを重合させて重合フラーレンに変換して、カーボンナノチューブ束と重合フラーレンからなるカーボンベース配線を構成するものである。 In the present invention, after forming a recess that constitutes at least one of a via hole or a trench for embedded wiring in an interlayer insulating film constituting an electronic device such as a semiconductor integrated circuit device, a carbon nanotube bundle is grown in the recess, After filling the space gap of the nanotube bundle with C60 or other fullerene, the filling density of the fullerene is increased by ion bombardment, and then the fullerene is polymerized by irradiating with an electron beam to be converted into a polymerized fullerene. It constitutes a carbon base wiring made of fullerene.
ここで、図2乃至図6を参照して、本発明の実施例1のカーボンベース配線の形成方法を説明するが、半導体基板内の素子構造は本発明の技術内容とは直接関連しないので、最上層の構成のみを説明する。
図2参照
まず、下層配線11上を覆う下層層間絶縁膜12にレジストパターン13をマスクとして下層配線11に達するビアホール14を形成したのち、全面にCo微粒子15を撒布する。
Here, with reference to FIG. 2 thru | or FIG. 6, although the formation method of the carbon base wiring of Example 1 of this invention is demonstrated, since the element structure in a semiconductor substrate is not directly related to the technical content of this invention, Only the structure of the top layer will be described.
See Figure 2
First, a
次いで、レジストパターン13を除去したのち、原料ガスとしてアセチレン(C2 H2 )、キャリアガスとしてH2 を用いたホットフィラメントCVD法を用いて、基板温度を例えば600℃とした状態でCo微粒子15の触媒作用を利用してカーボンナノチューブ束16を、ビアホール14から若干突出する長さまで成長させてビア配線ベースとする。
Then, after removing the
次いで、再び、レジストを塗布したのち、カーボンナノチューブ束16を成長させたビアホール14が露出するように露光・現像して開口部18を有するレジストパターン17を形成したのち、慣用の形成方法、例えば、真空蒸着法或いはスパッタリング法を用いてC60に代表されるフラーレン19を撒布し、カーボンナノチューブ束16の隙間をフラーレン19で埋め込む。
Next, after applying a resist again, the
図3参照
次いで、Arイオン20を照射することによって埋め込んだフラーレン19をビアホール14の底部まで十分に充填する。
See Figure 3
Next, the fullerene 19 buried by irradiating
次いで、レジストパターン17を除去したのち、数keV、例えば、3keVの加速エネルギーで、例えば、20nAの電子線21を1分照射することによって、フラーレン19を重合させて重合フラーレン22に変換してカーボンベースビア配線23を形成する。 なお、この時、フラーレン19の反応性は高いので、この電子線照射工程でカーボンナノチューブが破壊されることはない。
Next, after removing the
図4参照
図4は、重合フラーレンの概略的分子構造の説明図であり、鎖状に結合したり、格子状に結合したり、或いは、六方最密構造状に結合したりして、フラーレン単体では中性の絶縁体であったものが電気伝導性を有するようになる。
See Figure 4
FIG. 4 is an explanatory diagram of the schematic molecular structure of polymerized fullerene, which is neutral in the form of fullerene alone by binding in a chain, in a lattice, or in a hexagonal close-packed structure. What was an insulator of this will have electrical conductivity.
したがって、このカーボンベースビア配線23においては、密度が疎なカーボンナノチューブ束16では不足する電気伝導性と機械的強度を、重合によって電気伝導性を持つとともに強固に結合した重合フラーレン22で補って電流の流れる方向の断面積を増加する。
Therefore, in this carbon-based via
図5参照
次いで、全面を上層層間絶縁膜24で覆ったのち、レジストパターン25をマスクとして露出部にカーボンベースビア配線23を含むように埋込配線用溝26を形成する。
See Figure 5
Next, after covering the entire surface with the upper
次いで、再び、全面にCo微粒子27を撒布したのちレジストパターン25を除去し、次いで、原料ガスとしてアセチレン(C2 H2 )、キャリアガスとしてH2 を用いたホットフィラメントCVD法を用いて、基板温度を例えば600℃とした状態でCo微粒子27の触媒作用を利用してカーボンナノチューブ束28を、例えば、埋込配線用溝26の深さに相当する長さまで成長させて埋込配線ベースとする。
Next, the Co
次いで、再び、レジストを塗布したのち、カーボンナノチューブ束28を成長させた埋込配線用溝26が露出するように露光・現像して開口部30を有するレジストパターン29を形成したのち、再び、セルを用いてC60に代表されるフラーレン31を撒布し、カーボンナノチューブ束28の隙間をフラーレン31で埋め込む。
Next, after applying a resist again, exposure and development are performed so that the embedded
図6参照
次いで、Arイオン32を照射することによって埋め込んだフラーレン31を埋込配線用溝26の底部まで十分に充填したのち、レジストパターン29を除去し、次いで、数keV、例えば、3keVの加速エネルギーで、例えば、20nAの電子線33を1分照射することによって、フラーレン31を重合させて重合フラーレン34に変換してカーボンベース埋込配線35を形成する。
See FIG.
Next, after fully filling the
以降は、多層配線構造において必要とする層数の数だけ上記のビア配線の形成工程及び埋込配線の形成工程を繰り返すことによって半導体集積回路装置が完成する。 Thereafter, the semiconductor integrated circuit device is completed by repeating the above-described via wiring formation process and embedded wiring formation process for the number of layers required in the multilayer wiring structure.
このように、本発明の実施例1においては、電気的特性は優れているが、密度を十分に上げることが困難であったカーボンナノチューブビア或いはカーボンナノチューブ配線の欠点を重合フラーレンで補っているので、カーボンのみでビア或いは配線を構成することができ、それによって、電気的特性が優れるとともに化学的に安定なビア或いは配線を実現することができる。 Thus, in Example 1 of the present invention, although the electrical characteristics are excellent, the defects of the carbon nanotube via or the carbon nanotube wiring, which has been difficult to sufficiently increase the density, are compensated by the polymerized fullerene. In addition, vias or wirings can be formed of only carbon, and thereby, vias or wirings that have excellent electrical characteristics and are chemically stable can be realized.
次に、図7乃至図9を参照して、本発明の実施例2のカーボンベース配線の形成方法を説明するが、この場合も半導体基板内の素子構造は本発明の技術内容とは直接関連しないので、最上層の構成のみを説明する。
図7参照
まず、上記の実施例1と全く同様にカーボンベースビア配線23を形成したのち、全面にスパッタリング法を用いて厚さが、例えば、100nmのTi膜を堆積させ、次いで、レジストパターン36をマスクとしてイオンミリングを施すことによって配線を形成する方向の幅が20nm以下、例えば、10nmで、配線を形成しない方向の幅が50nm以上、例えば、50nmのTiブロック37をカーボンベースビア配線23と重なるように形成する。
Next, with reference to FIGS. 7 to 9, a method for forming the carbon base wiring of the second embodiment of the present invention will be described. In this case as well, the element structure in the semiconductor substrate is directly related to the technical contents of the present invention. Therefore, only the structure of the top layer will be described.
See FIG.
First, after forming the carbon base via wiring 23 in exactly the same manner as in the first embodiment, a Ti film having a thickness of, for example, 100 nm is deposited on the entire surface by using the sputtering method, and then the resist
次いで、レジストパターン36を除去したのち、スパッタリング法を用いて全面に触媒となる厚さが、例えば、2.5nmのCo膜38を全面に蒸着し、次いで、Tiブロック37の近傍のみを被覆するようにエッチングする。
Next, after removing the resist
次いで、全面に上層層間絶縁膜39を堆積させたのち、レジストパターン40をマスクとしてCo膜38で覆われたTiブロック37の配線を形成する方向の側端面が露出するように埋込配線用溝41を形成する。
Next, after depositing an upper
図8参照
次いで、レジストパターン40を除去したのち、内部を1×10-3Pa程度の高真空にしたチャンバー内で、ホットフィラメントCVD法を用いてカーボンナノチューブの成長を行う。
See FIG.
Next, after removing the resist
この時、アセチレン:Ar=1:9の流量比の混合ガスを流し、総圧1kPaとした状態で、基板温度を540℃として成長を行うと、Co膜38で覆われたTiブロック37の露出側端面からカーボンナノチューブ束42が埋込配線用溝41に沿って横方向に成長する。
At this time, when a mixed gas having a flow ratio of acetylene: Ar = 1: 9 is flowed and the total pressure is 1 kPa and the substrate temperature is 540 ° C., the
この場合のカーボンナノチューブ束42の長さは成長時間によって決まり、また、触媒の状態にもよるが、カーボンナノチューブ束42を構成するカーボンナノチューブは概ね5〜30nmの直径を有する多層カーボンナノチューブとなる。
In this case, the length of the
また、この場合、カーボンナノチューブの成長方向は下地依存性があり、本発明のように下地をTi膜とし、その上に2.5nmのCo膜を設けて540℃の成長温度で成長させた場合、カーボンナノチューブの長さはTi膜の膜厚が厚くなるにしたがって短くなり、20nmを超えると成長しなくなる(必要ならば、特開2006−202942号公報参照)。
したがって、100nmの厚さのあるTiブロック37の露出頂面上にはカーボンナノチューブは成長しない。
In this case, the growth direction of the carbon nanotubes depends on the base, and when the base is a Ti film and a Co film of 2.5 nm is provided thereon and grown at a growth temperature of 540 ° C. as in the present invention. The length of the carbon nanotube becomes shorter as the thickness of the Ti film increases, and the carbon nanotube does not grow when it exceeds 20 nm (see JP-A-2006-202942 if necessary).
Therefore, carbon nanotubes do not grow on the exposed top surface of the
次いで、再び、レジストを塗布したのち、カーボンナノチューブ束42を成長させた埋込配線用溝41が露出するように露光・現像して開口部44を有するレジストパターン43を形成したのち、再び、セルを用いてC60に代表されるフラーレン45を撒布し、カーボンナノチューブ束42の隙間をフラーレン45で埋め込んだのち、Arイオン46を照射することによって埋め込んだフラーレン45を埋込配線用溝41の底部まで十分に充填する。
Next, after applying a resist again, exposure and development are performed so that the embedded
図9参照
次いで、レジストパターン43を除去したのち、数keV、例えば、3keVの加速エネルギーで、例えば、20nAの電子線47を1分照射することによって、フラーレン45を重合させて重合フラーレン48に変換してカーボンベース埋込配線49を形成する。
See FIG.
Next, after removing the resist
以降は、多層配線構造において必要とする層数の数だけ上記のビア配線の形成工程及び埋込配線の形成工程を繰り返すことによって半導体集積回路装置が完成する。 Thereafter, the semiconductor integrated circuit device is completed by repeating the above-described via wiring formation process and embedded wiring formation process for the number of layers required in the multilayer wiring structure.
このように、本発明の実施例2においては、カーボンベース埋込配線49を構成するカーボンナノチューブを埋込配線方向に沿って横方向成長したカーボンナノチューブを用いているので、埋込配線をより低抵抗にすることができる。
As described above, in Example 2 of the present invention, the carbon nanotubes constituting the carbon-based embedded
即ち、カーボンナノチューブを長軸方向の電気伝導率は高いものの、単軸方向の電気伝導率は低いため、上記の実施例1の場合には、電気伝導性に優れるカーボンナノチューブを用いているにも拘わらず必ずしも充分な特性はえられないが、実施例2においては、ビア配線においても埋込配線においても、電流の流れる方向にカーボンナノチューブを成長させているので、電気伝導性に優れるカーボンナノチューブの特性を有効に発揮することができる。 That is, although the carbon nanotube has a high electrical conductivity in the long axis direction, the electrical conductivity in the uniaxial direction is low. Therefore, in the case of Example 1 described above, the carbon nanotube having excellent electrical conductivity is used. Nevertheless, sufficient characteristics are not always obtained, but in Example 2, carbon nanotubes are grown in the direction of current flow in both via wiring and embedded wiring, so that the carbon nanotubes having excellent electrical conductivity can be obtained. The characteristic can be exhibited effectively.
次に、図10乃至図12を参照して、本発明の実施例3のカーボンベースビア配線の形成方法を説明するが、この場合も半導体基板内の素子構造は本発明の技術内容とは直接関連しないので、最上層の構成のみを説明する。
図10参照
まず、上記の実施例1と同様に、下層配線11上を覆う下層層間絶縁膜12にレジストパターン13をマスクとして下層配線11に達するビアホール14を形成したのち、全面にCo微粒子15を撒布する。
Next, with reference to FIGS. 10 to 12, a method for forming the carbon-based via wiring according to the third embodiment of the present invention will be described. In this case as well, the element structure in the semiconductor substrate is directly related to the technical contents of the present invention. Since it is not related, only the structure of the top layer will be described.
See FIG.
First, as in the first embodiment, via
次いで、レジストパターン13を除去したのち、原料ガスとしてアセチレン(C2 H2 )、キャリアガスとしてH2 を用いたホットフィラメントCVD法を用いて、基板温度を例えば600℃とした状態でCo微粒子15の触媒作用を利用してカーボンナノチューブ束51を、例えば、ビアホール14の深さの1/□程度の長さに成長させる。
Then, after removing the resist
次いで、再び、レジストを塗布したのち、カーボンナノチューブ束51を成長させたビアホール14が露出するように露光・現像して開口部18を有するレジストパターン17を形成したのち、慣用の形成方法、例えば、真空蒸着法或いはスパッタリング法を用いてC60に代表されるフラーレン19を撒布し、カーボンナノチューブ束51の隙間をフラーレン19で埋め込む。
Next, after applying a resist again, the resist
次いで、Arイオン20を照射することによって埋め込んだフラーレン19をビアホール14の底部まで十分に充填する。
Next, the
図11参照
次いで、レジストパターン17を除去したのち、再び、原料ガスとしてアセチレン(C2 H2 )、キャリアガスとしてH2 を用いたホットフィラメントCVD法を用いて、基板温度を例えば600℃とした状態で露出するカーボンナノチューブ束51の端部を成長起点としてカーボンナノチューブ束51を、ビアホール14の深さの1/□程度の長さに成長させる。
See FIG.
Then, after removing the resist
次いで、再び、レジストを塗布したのち、カーボンナノチューブ束51を成長させたビアホール14が露出するように露光・現像して開口部53を有するレジストパターン52を形成したのち、慣用の形成方法、例えば、真空蒸着法或いはスパッタリング法を用いてC60に代表されるフラーレン19を撒布し、カーボンナノチューブ束51の隙間をフラーレン19で埋め込む。
Next, after applying a resist again, the resist
次いで、Arイオン20を照射することによって埋め込んだフラーレン19をビアホール14の底部まで十分に充填する。
Next, the
図12参照
次いで、このような一連の工程を、カーボンナノチューブ束51がビアホール14の上端部に達するまで全体で□回繰り返すことによって、ビアホール14内をカーボンナノチューブ束51とフラーレン19で埋め込む。
See FIG.
Next, such a series of steps is repeated □ times until the
次いで、レジストパターン52を除去したのち、数keV、例えば、3keVの加速エネルギーで、例えば、20nAの電子線21を1分照射することによって、フラーレン19を重合させて重合フラーレン22に変換してカーボンベースビア配線54を形成する。
Next, after removing the resist
このように、本発明の実施例3においては、カーボンナノチューブ束の成長とフラーレンの重点を複数回の工程に分けて行っているので、カーボンナノチューブ束が途中でファンデルワース力によって結合することなく、それによって、ビアホール内に超高密度のカーボンナノチューブ束を成長させることができ、電気抵抗をより低抵抗化することができる。 As described above, in Example 3 of the present invention, the growth of the carbon nanotube bundle and the emphasis on fullerene are performed in a plurality of steps, so that the carbon nanotube bundle is not bonded by van der Waals force in the middle. As a result, an ultra-high density carbon nanotube bundle can be grown in the via hole, and the electrical resistance can be further reduced.
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、各実施例においては触媒層としてNiを用いているが、Niに限られるものではなく、CoやFe或いはNiを含めたこれらの合金を用いても良いものである。 Although the embodiments of the present invention have been described above, the present invention is not limited to the configurations and conditions described in the embodiments, and various modifications can be made. Ni is used for the layer, but the layer is not limited to Ni, and Co, Fe, or an alloy containing Ni may be used.
また、上記の各実施例においては、フラーレンとしてC60を用いているがC60に限られるものではなく、他の構造のフラーレンを用いても良いものであり、さらには、C60を含めた各種のフラーレンを混合して用いても良いものである。 In each of the above embodiments, C60 is used as the fullerene, but the fullerene is not limited to C60, and other fullerenes may be used, and various fullerenes including C60 are also available. May be used in combination.
また、上記の各実施例においては、フラーレンを重合する際に、電子線を照射しているが、電子線照射に限られるものではなく、例えば、紫外線を照射してフラーレンの炭素結合の一部を開環して重合反応させるようにしても良いものである。 In each of the above embodiments, the electron beam is irradiated when fullerene is polymerized. However, it is not limited to the electron beam irradiation. For example, a part of carbon bonds of fullerene is irradiated by irradiating ultraviolet rays. The ring may be opened to cause a polymerization reaction.
また、上記の各実施例においては、フラーレンの充填密度を高めるためにArイオンを照射しているが、Arイオン照射は必須ではなく、フラーレン撒布後にレジストを除去して、直ちに電子線を照射して重合させても良いものである。 In each of the above embodiments, Ar ions are irradiated to increase the fullerene packing density. However, Ar ion irradiation is not essential. After the fullerene is distributed, the resist is removed and an electron beam is immediately irradiated. And may be polymerized.
また、上記の各実施例においては、ビア配線と埋込配線の両方をカーボンナノチューブを重合フラーレンで埋め込んだカーボンベース配線で構成しているが、ビア配線のみカーボンベース配線で構成し、埋込配線は通常のCu埋込配線で構成しても良いものである。 In each of the above embodiments, both the via wiring and the embedded wiring are configured by carbon base wiring in which carbon nanotubes are embedded with polymer fullerene. However, only the via wiring is configured by carbon base wiring, and the embedded wiring is formed. May be composed of ordinary Cu embedded wiring.
或いは、ビア配線を通常のTiN膜を介した埋込Wビアで構成し、埋込配線を上記の実施例1或いは実施例2に示したカーボンベース配線で構成しても良いものである。 Alternatively, the via wiring may be constituted by a buried W via via a normal TiN film, and the buried wiring may be constituted by the carbon-based wiring shown in the first or second embodiment.
また、上記の実施例3においては、フラーレンの撒布工程毎にArイオンを照射して充填密度を高めているが、Arイオン工程はフラーレンの撒布工程毎に行う必要は必ずしもなく、最後の撒布工程の後に1回行うようにしても良いものである。 In Example 3 described above, Ar ions are irradiated for each fullerene distribution step to increase the packing density. However, the Ar ion step is not necessarily performed every fullerene distribution step, and the final distribution step is performed. It may be performed once after.
また、上記の実施例3においては、フラーレンの重合工程を最後に1回行っているが、フラーレンの撒布工程毎にArイオンを照射して充填密度を高めたのちに逐次行っても良いものである。 In Example 3 described above, the fullerene polymerization step is performed once at the end, but may be performed successively after increasing the packing density by irradiating Ar ions for each fullerene distribution step. is there.
また、上記の実施例3においては、ビア配線の形成工程として説明しているが、この場合も、このビア配線に接続する埋込配線を上記の実施例1或いは実施例2の同様に形成しても良いものである。 In the third embodiment, the via wiring is formed. However, in this case as well, the embedded wiring connected to the via wiring is formed in the same manner as in the first or second embodiment. It is good.
なお、上記の実施例1のように埋込配線を形成する場合に、ビア配線と同様に、カーボンナノチューブ束の成長工程及びフラーレンの充填工程を複数回繰り返してカーボンベース埋込配線を形成しても良いものである。 When the embedded wiring is formed as in the first embodiment, the carbon nanotube embedded wiring is formed by repeating the carbon nanotube bundle growth step and the fullerene filling step a plurality of times as in the case of the via wiring. Is also good.
ここで再び図1を参照して、本発明の詳細な特徴を改めて説明する。
再び、図1参照
(付記1) カーボンナノチューブ束3の間隙を重合フラーレン6で埋め込んだカーボンベース配線を有することを特徴とする電子デバイス。
(付記2) 上記カーボンベース配線が、ビア配線或いは埋込配線の少なくとも一方を構成することを特徴とする付記1記載の電子デバイス。
(付記3) 上記カーボンベース配線が少なくとも埋込配線を構成しており、且つ、前記埋込配線の延在方向と上記カーボンナノチューブ束3の成長方向が略直交していることを特徴とする付記2記載の電子デバイス。
(付記4) 上記カーボンベース配線が少なくとも埋込配線を構成しており、且つ、上記カーボンナノチューブ束3の成長方向が前記埋込配線の延在方向に沿っていることを特徴とする付記2記載の電子デバイス。
(付記5) 層間絶縁膜1に凹部2を形成したのち、前記凹部2にカーボンナノチューブ束3を成長させ、次いで、前記カーボンナノチューブ束3の空間間隙にフラーレン4を充填した後に電子線5を照射することによって、前記フラーレン4を重合させて重合フラーレン6に変換する工程を有することを特徴とする電子デバイスの製造方法。
(付記6) 上記フラーレン4をカーボンナノチューブ束3の空間間隙に充填した後、イオン衝撃を行って、前記カーボンナノチューブ束3の空間におけるフラーレン4に充填密度を高める工程を有することを特徴とする付記6記載の電子デバイスの製造方法。
(付記7) 付記5記載の一連の工程を複数回繰り返すことによって上記凹部2にカーボンナノチューブ束3の間隙を重合フラーレン6で埋め込んだカーボンベース配線を設けることを特徴とする電子デバイスの製造方法。
(付記8) 層間絶縁膜1に凹部2を形成したのち、前記凹部2にカーボンナノチューブ束3を成長させる工程と前記カーボンナノチューブ束3の空間間隙にフラーレン4を充填する工程を複数回繰り返す工程を有することを特徴とする電子デバイスの製造方法。
(付記9) 上記層間絶縁膜1に設けた凹部2が、ビアホール或いは埋込配線用溝の少なくとも一方を構成することを特徴とする付記5乃至8のいずれか1に記載の電子デバイスの製造方法。
(付記10) 上記凹部2が少なくとも埋込配線用溝を構成しており、且つ、前記埋込配線用溝内に、埋込配線用溝の延在方向と略直交方向に上記カーボンナノチューブ束3を成長させることを特徴とする付記9記載の電子デバイスの製造方法。
(付記11) 上記凹部2が埋込配線用溝であり、且つ、前記埋込配線用溝の一側端部に触媒ブロックが露出させ、前記触媒ブロックを起点として前記埋込用配線溝に沿って上記カーボンナノチューブ束3を横方向成長させることを特徴とする付記5または6に記載の電子デバイスの製造方法。
The detailed features of the present invention will be described again with reference to FIG. 1 again.
Again see Figure 1
(Supplementary Note 1) An electronic device having a carbon-based wiring in which a gap between carbon nanotube bundles 3 is filled with polymer fullerene 6.
(Supplementary note 2) The electronic device according to
(Supplementary note 3) The supplementary note, wherein the carbon-based wiring constitutes at least a buried wiring, and the extending direction of the buried wiring and the growth direction of the carbon nanotube bundle 3 are substantially orthogonal to each other. 2. The electronic device according to 2.
(Supplementary note 4) The
(Additional remark 5) After forming the recessed
(Additional remark 6) After filling the
(Supplementary note 7) A method of manufacturing an electronic device, characterized in that a carbon-based wiring in which a gap between carbon nanotube bundles 3 is embedded in a polymerization fullerene 6 is provided in the
(Supplementary Note 8) After forming the
(Supplementary note 9) The method for manufacturing an electronic device according to any one of
(Additional remark 10) The said recessed
(Additional remark 11) The said recessed
本発明の活用例としては、半導体装置のカーボンベース配線が典型的なものであるが、半導体装置の配線に限られるものではなく、液晶表示装置や、光偏向装置等の強誘電体デバイス等の各種の電子デバイスに適用されるものである。 As an application example of the present invention, a carbon base wiring of a semiconductor device is typical, but it is not limited to a wiring of a semiconductor device, and a liquid crystal display device, a ferroelectric device such as an optical deflection device, etc. The present invention is applied to various electronic devices.
1 層間絶縁膜
2 凹部
3 カーボンナノチューブ束
4 フラーレン
5 電子線
6 重合フラーレン
11 下層配線
12 下層層間絶縁膜
13 レジストパターン
14 ビアホール
15 Co微粒子
16 カーボンナノチューブ束
17 レジストパターン
18 開口部
19 フラーレン
20 Arイオン
21 電子線
22 重合フラーレン
23 カーボンベースビア配線
24 上層層間絶縁膜
25 レジストパターン
26 埋込配線用溝
27 Co微粒子
28 カーボンナノチューブ束
29 レジストパターン
30 開口部
31 フラーレン
32 Arイオン
33 電子線
34 重合フラーレン
35 カーボンベース埋込配線
36 レジストパターン
37 Tiブロック
38 Co膜
39 上層層間絶縁膜
40 レジストパターン
41 埋込配線用溝
42 カーボンナノチューブ束
43 レジストパターン
44 開口部
45 フラーレン
46 Arイオン
47 電子線
48 重合フラーレン
49 カーボンベース埋込配線
51 カーボンナノチューブ束
52 レジストパターン
53 開口部
54 カーボンベースビア配線
DESCRIPTION OF
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006269057A JP5055929B2 (en) | 2006-09-29 | 2006-09-29 | Manufacturing method of electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006269057A JP5055929B2 (en) | 2006-09-29 | 2006-09-29 | Manufacturing method of electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008091517A true JP2008091517A (en) | 2008-04-17 |
JP5055929B2 JP5055929B2 (en) | 2012-10-24 |
Family
ID=39375392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006269057A Expired - Fee Related JP5055929B2 (en) | 2006-09-29 | 2006-09-29 | Manufacturing method of electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5055929B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010147237A (en) * | 2008-12-18 | 2010-07-01 | Fujitsu Ltd | Method of manufacturing wiring structure, and wiring structure |
JP2012501079A (en) * | 2008-08-29 | 2012-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Semiconductor devices with carbon-based materials for through-hole vias |
US9209125B2 (en) | 2013-08-30 | 2015-12-08 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
CN110844879A (en) * | 2019-11-14 | 2020-02-28 | 常州大学 | In-situ controllable bonding method of amorphous nanowires and porous film |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002329723A (en) * | 2001-05-02 | 2002-11-15 | Fujitsu Ltd | Integrated circuit device and its manufacturing method |
JP2003176113A (en) * | 2001-12-12 | 2003-06-24 | Inst Of Physical & Chemical Res | Fullerene polymer, fullerene polymer structure and method for manufacturing the same |
WO2004051726A1 (en) * | 2002-11-29 | 2004-06-17 | Nec Corporation | Semiconductor device and its manufacturing method |
WO2006043329A1 (en) * | 2004-10-22 | 2006-04-27 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
-
2006
- 2006-09-29 JP JP2006269057A patent/JP5055929B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002329723A (en) * | 2001-05-02 | 2002-11-15 | Fujitsu Ltd | Integrated circuit device and its manufacturing method |
JP2003176113A (en) * | 2001-12-12 | 2003-06-24 | Inst Of Physical & Chemical Res | Fullerene polymer, fullerene polymer structure and method for manufacturing the same |
WO2004051726A1 (en) * | 2002-11-29 | 2004-06-17 | Nec Corporation | Semiconductor device and its manufacturing method |
WO2006043329A1 (en) * | 2004-10-22 | 2006-04-27 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012501079A (en) * | 2008-08-29 | 2012-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Semiconductor devices with carbon-based materials for through-hole vias |
JP2010147237A (en) * | 2008-12-18 | 2010-07-01 | Fujitsu Ltd | Method of manufacturing wiring structure, and wiring structure |
US9209125B2 (en) | 2013-08-30 | 2015-12-08 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
CN110844879A (en) * | 2019-11-14 | 2020-02-28 | 常州大学 | In-situ controllable bonding method of amorphous nanowires and porous film |
CN110844879B (en) * | 2019-11-14 | 2020-09-22 | 常州大学 | In-situ controllable bonding method of amorphous nanowires and porous film |
Also Published As
Publication number | Publication date |
---|---|
JP5055929B2 (en) | 2012-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI461350B (en) | Triodes using nanofabric articles and methods of making the same | |
KR100827524B1 (en) | Method for manufacturing semiconductor device | |
TWI461349B (en) | Carbon nanotube wiring and its manufacturing method | |
JP5550515B2 (en) | Graphene wiring and manufacturing method thereof | |
JP4212258B2 (en) | Integrated circuit device and integrated circuit device manufacturing method | |
JP2009070911A (en) | Wiring structure, semiconductor device, and manufacturing method of wiring structure | |
TWI336897B (en) | Ultra low k plasma cvd nanotube/spin-on dielectrics with improved properties for advanced nanoelectronic device fabrication | |
US8981569B2 (en) | Semiconductor device with low resistance wiring and manufacturing method for the device | |
KR20120035854A (en) | Graphene interconnection and method of manufacturing the same | |
JP4364253B2 (en) | Wiring, electronic device, and method of manufacturing electronic device | |
Song et al. | Graphene/h‐BN heterostructures: recent advances in controllable preparation and functional applications | |
KR100858453B1 (en) | Electrical connection structure, manufacturing method thereof and semiconductor integrated circuit device | |
US9171907B2 (en) | Graphene transistor | |
KR20070089912A (en) | Electrical circuit with a nanostructure and method for contacting a nanostructure | |
JP2012049268A (en) | Method for manufacturing semiconductor substrate | |
JP2014183212A (en) | Graphene wiring and method of manufacturing the same | |
JP5055929B2 (en) | Manufacturing method of electronic device | |
JP2008041954A (en) | Carbon wiring structure and its manufacturing method | |
Li et al. | Low-resistivity long-length horizontal carbon nanotube bundles for interconnect applications—Part I: Process development | |
JP2008251701A (en) | Wiring structure and its forming method | |
JP5233147B2 (en) | Electronic device and manufacturing method thereof | |
Chen et al. | Through-silicon-via interposers with Cu-level electrical conductivity and Si-level thermal expansion based on carbon nanotube-Cu composites for microelectronic packaging applications | |
JP2006202942A (en) | Electronic device equipped with nanotube wiring and its manufacturing method | |
US7365003B2 (en) | Carbon nanotube interconnects in porous diamond interlayer dielectrics | |
US8531029B2 (en) | Electron beam induced deposition of interface to carbon nanotube |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090611 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |