JP2008085098A - Wiring substrate, and electronic apparatus - Google Patents
Wiring substrate, and electronic apparatus Download PDFInfo
- Publication number
- JP2008085098A JP2008085098A JP2006263862A JP2006263862A JP2008085098A JP 2008085098 A JP2008085098 A JP 2008085098A JP 2006263862 A JP2006263862 A JP 2006263862A JP 2006263862 A JP2006263862 A JP 2006263862A JP 2008085098 A JP2008085098 A JP 2008085098A
- Authority
- JP
- Japan
- Prior art keywords
- via conductor
- insulating substrate
- conductor
- wiring board
- metal material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
近年の電子部品の著しい小型化、高密度実装化に伴い、電子部品がマウントされる配線基板も高性能化が望まれている。その方法としては、パターン状の回路導体を微細化してサイズを縮小する方法、或いは、回路導体を3次元的に多層化する方法等が採用されている。 Along with the recent remarkable downsizing and high-density mounting of electronic components, a wiring board on which electronic components are mounted is also required to have high performance. As the method, a method of reducing the size by miniaturizing a patterned circuit conductor, a method of multilayering the circuit conductor three-dimensionally, or the like is adopted.
回路導体を3次元的に多層化する方法としては、絶縁基板がビア導体によって上下面が電気的に接続された配線基板を複数積層する方法が採用され、各層間での所望の導通を確保することによって小型化、高集積化等に対応すべく回路設計が行われている。 As a method of multilayering circuit conductors three-dimensionally, a method of laminating a plurality of wiring boards whose upper and lower surfaces are electrically connected by via conductors is employed to ensure desired conduction between the layers. As a result, circuit design has been performed to cope with downsizing, high integration, and the like.
このような3次元高密度配線を有する配線基板は、加工性が良好な樹脂製の基板を用いたプリント配線基板の分野では広く実用化されているが、絶縁特性や放熱特性に優れるセラミック基板(アルミナ質焼結体、窒化アルミニウム質焼結体、炭化ケイ素質焼結体等)においても需要が高まっている。このようなセラミック基板を用いた上記多層配線基板の製造方法に用いられる配線基板の製造方法としては、所謂コファイア法とポストファイア法が知られている。 A wiring board having such a three-dimensional high-density wiring is widely put into practical use in the field of a printed wiring board using a resin-made substrate having good workability, but a ceramic substrate having excellent insulating characteristics and heat dissipation characteristics ( There is also an increasing demand for alumina sintered bodies, aluminum nitride sintered bodies, silicon carbide sintered bodies, and the like. The so-called cofire method and postfire method are known as a method of manufacturing a wiring substrate used in the method of manufacturing a multilayer wiring substrate using such a ceramic substrate.
コファイア法とは、セラミックグリーンシート(以下、グリーンシートともいう)と呼ばれる焼結前のセラミック前駆体にビアを穿孔した後にこのビアに金属粉末を有機バインダー中に分散させたペースト状の物質(以下、金属ペーストともいう)を充填し、ついで脱脂,焼成する方法である。 The cofire method is a paste-like substance (hereinafter referred to as ceramic green sheet (hereinafter also referred to as green sheet)) in which vias are drilled in a ceramic precursor before sintering and metal powder is dispersed in an organic binder. , Also referred to as a metal paste), followed by degreasing and firing.
一方ポストファイア法とは、ビアが形成されたセラミック焼結体に金属ペーストを充填して再焼成する方法であり、汎用的な方法としては、グリーンシートを所定形状に加工し、脱脂,焼成した後、セラミック焼結体にレーザーやサンドブラストを用いて穿孔し、エッチング法や銅めっき法を用いてビア導体を形成する方法である。 On the other hand, the post-fire method is a method in which a ceramic paste with vias is filled with a metal paste and refired. As a general-purpose method, a green sheet is processed into a predetermined shape, degreased and fired. Thereafter, the ceramic sintered body is drilled using a laser or sand blast, and a via conductor is formed using an etching method or a copper plating method.
いずれの方法においても、絶縁基板前駆体又は絶縁基板に穿孔した後、上下面の導通のためのビア導体を形成する方法である。 In any method, after drilling the insulating substrate precursor or the insulating substrate, via conductors for conduction on the upper and lower surfaces are formed.
ポストファイア法においては、焼成後の絶縁基板にビアを形成するため、ビアの寸法や、位置精度を高く形成できる反面、ビアにめっき法等でビア導体を充填した場合の熱膨張係数の違いによって、絶縁基板にクラックが発生したり、絶縁基板とビア導体の接合強度が低下して接合信頼性が低下したり、絶縁基板とビア導体が剥離したりすることで、装置の長期信頼性を低下させる問題を発生させやすい傾向があった。 In the post-fire method, since vias are formed in the insulating substrate after firing, the via dimensions and position accuracy can be formed with high accuracy, but due to the difference in thermal expansion coefficient when the via conductor is filled with via conductors by plating etc. The long-term reliability of the equipment is reduced by cracks in the insulating substrate, the bonding strength between the insulating substrate and the via conductor is reduced and the bonding reliability is reduced, or the insulating substrate and the via conductor are peeled off. There was a tendency to cause problems.
それらの問題の対策を行なったポストファイア法も検討されている。例えば、下記の特許文献1には、絶縁基板に斜めになったビアや、上下面でビアの中心軸がずれたビアを形成し、それによって、絶縁基板とビア導体の熱膨張係数の違いによる接合部の剥離の発生を防止するというものである。
しかしながら、特許文献1に述べられているようなポストファイア法によれば、基板の厚み方向の熱膨張係数の違いは緩和させられるものの、基板の平面方向の熱膨張係数の違いに対しては、それまでの充填ビアと変わらないため、開口径が小さい場合は問題無いが、ビアの開口部の開口径が大きくなったり、ビアの形成密度を高めた場合、絶縁基板とビア導体の熱膨張係数の差によって、絶縁基板に加わる応力が大きくなるため、絶縁基板にクラックが発生したり、絶縁基板とビア導体とが剥離したりしやすくなる傾向があり、絶縁基板との接続信頼性が低下したり、基板の表面の素子で発生した熱を効果的に裏面に伝えることができないという問題点があった。
However, according to the post-fire method as described in
本発明は、かかる従来技術の問題点に鑑み完成されたものであり、その目的は、絶縁基板の上下面の配線導体同士の導通のためのビア導体にボイドが生じたり、ビア導体と絶縁基板とが剥離したり、絶縁基板にクラックが生じたりするのを抑制することのできる導通信頼性の高い配線基板を提供することにある。 The present invention has been completed in view of the problems of the prior art. The object of the present invention is to create a void in the via conductor for conduction between the wiring conductors on the upper and lower surfaces of the insulating substrate, or to connect the via conductor and the insulating substrate. It is an object of the present invention to provide a wiring board with high conduction reliability capable of suppressing the occurrence of peeling and cracks in the insulating board.
本発明の配線基板は、第1および第2の面を有する絶縁基板と、前記第1の面側に位置している第1の部分と前記第2の面側に位置している第2の部分とからなり、前記絶縁基板に貫通して形成されたビア導体とを備え、前記ビア導体の前記第1の部分は、前記第1の面に開口した第1の凹部を有しており、前記ビア導体の前記第2の部分は、前記第2の面に開口した第2の凹部を有しているとともに、前記第1の部分の中心軸に対してずれた中心軸を有することを特徴とする。 The wiring board of the present invention includes an insulating substrate having first and second surfaces, a first portion located on the first surface side, and a second portion located on the second surface side. A via conductor formed through the insulating substrate, wherein the first portion of the via conductor has a first recess opening in the first surface; The second portion of the via conductor has a second concave portion opened in the second surface, and has a central axis that is shifted from a central axis of the first portion. And
本発明の配線基板は、前記第1の凹部および前記第2の凹部に、前記ビア導体より電気抵抗の小さい金属材料が充填されていることを特徴とする。 The wiring board according to the present invention is characterized in that the first concave portion and the second concave portion are filled with a metal material having an electric resistance smaller than that of the via conductor.
本発明の配線基板は、第1および第2の面を有する絶縁基板と、前記第1の面側に位置している第1の部分と前記第2の面側に位置している第2の部分とからなり、前記絶縁基板に貫通して形成されたビア導体とを備え、前記ビア導体の前記第1の部分は、前記第1の面に開口した第1の凹部を有しており、前記ビア導体の前記第2の部分は、前記第2の面に開口した第2の凹部を有しているとともに、前記第1の部分の直径と異なる直径を有することを特徴とする。 The wiring board of the present invention includes an insulating substrate having first and second surfaces, a first portion located on the first surface side, and a second portion located on the second surface side. A via conductor formed through the insulating substrate, wherein the first portion of the via conductor has a first recess opening in the first surface; The second portion of the via conductor has a second recess opening in the second surface and has a diameter different from the diameter of the first portion.
本発明の配線基板は、前記第1の凹部および前記第2の凹部に、前記ビア導体より電気抵抗の小さい金属材料が充填されていることを特徴とする。 The wiring board according to the present invention is characterized in that the first concave portion and the second concave portion are filled with a metal material having an electric resistance smaller than that of the via conductor.
本発明の配線基板は、第1および第2の面を有する絶縁基板と、第1の面側に位置している第1の部分と第2の面側に位置している第2の部分とからなり、絶縁基板に貫通して形成されたビア導体とを備え、ビア導体の第1の部分は、第1の面に開口した第1の凹部を有しており、ビア導体の第2の部分は、第2の面に開口した第2の凹部を有しているとともに、第1の部分の中心軸に対してずれた中心軸を有することにより、ビアに埋め込んだビア導体と絶縁基板の熱膨張係数の違いによる応力が集中するビアの開口部分を凹部によって応力を小さくすることができるために、ビアを形成した絶縁基板にクラック等が発生するのを有効に抑制するので、ビアを大型にすることができ、また、高密度に形成することができる。また、ビア導体の第1の部分と第2の部分の中心軸がずれた中心軸を有することにより、ビア導体を形成する場合に、メッキ等でほぼ壁面から同じ厚みで形成されていく場合でも、ずれている部分の断面が最も狭くなっているので、ずれている部分でビアが塞がり易くなる。またペーストの埋め込みで形成するのであれば、上面視してずれている境の部分の断面が急に狭くなっていることによってより多くのペーストが表面張力で集まるので、よりビアが塞がり易くなり、生産性が向上する。また、ビア導体中に混入した気泡は凹部から良好に排出でき、ビア導体中にボイドが生じるのを有効に防止できる。 The wiring board of the present invention includes an insulating substrate having first and second surfaces, a first portion located on the first surface side, and a second portion located on the second surface side. A via conductor formed through the insulating substrate, wherein the first portion of the via conductor has a first recess opened in the first surface, and the second portion of the via conductor. The portion has a second recess opened in the second surface and has a central axis that is offset from the central axis of the first portion, so that the via conductor embedded in the via and the insulating substrate Since the stress can be reduced by the recess in the via opening where stress due to the difference in thermal expansion coefficient is concentrated, it is possible to effectively suppress the occurrence of cracks in the insulating substrate on which the via is formed. And can be formed at a high density. In addition, when the via conductor is formed by having a central axis that is shifted from the central axis of the first portion and the second portion of the via conductor, even when the via conductor is formed with the same thickness from the wall surface. Since the cross section of the displaced portion is the narrowest, the via is easily blocked at the displaced portion. Also, if it is formed by embedding paste, more paste gathers due to surface tension because the cross section of the boundary that is shifted from the top is suddenly narrowed, so it becomes easier to close the via, Productivity is improved. In addition, air bubbles mixed in the via conductor can be discharged well from the recess, and voids can be effectively prevented from being generated in the via conductor.
本発明の配線基板は、第1の凹部および第2の凹部に、ビア導体より電気抵抗の小さい金属材料が充填されていることにより、低抵抗金属材料によって電気特性を向上できる。そして、低抵抗金属材料と絶縁基板との熱膨張係数差による応力をビア導体で効果的に抑制することができるので、絶縁基板のクラック発生や、絶縁基板と金属材料の接続信頼性の低下は小さく押さえることができる。 In the wiring board of the present invention, the first recess and the second recess are filled with a metal material having an electric resistance smaller than that of the via conductor, so that the electrical characteristics can be improved by the low resistance metal material. Since stress due to the difference in thermal expansion coefficient between the low-resistance metal material and the insulating substrate can be effectively suppressed by the via conductor, the occurrence of cracks in the insulating substrate and the decrease in the connection reliability between the insulating substrate and the metal material Can be held small.
本発明の配線基板は、第1および第2の面を有する絶縁基板と、第1の面側に位置している第1の部分と第2の面側に位置している第2の部分とからなり、絶縁基板に貫通して形成されたビア導体とを備え、ビア導体の第1の部分は、第1の面に開口した第1の凹部を有しており、ビア導体の第2の部分は、第2の面に開口した第2の凹部を有しているとともに、第1の部分の直径と異なる直径を有することにより、第1の面もしくは第2の面から見た絶縁基板のビア同士の間隔を狭めることなくビアの密度をより高めることができるので、絶縁基板のクラック発生や、絶縁基板と金属材料の接続信頼性の低下無しに配線導体の密度を高めることができる。 The wiring board of the present invention includes an insulating substrate having first and second surfaces, a first portion located on the first surface side, and a second portion located on the second surface side. A via conductor formed through the insulating substrate, wherein the first portion of the via conductor has a first recess opened in the first surface, and the second portion of the via conductor. The portion has a second recess opened in the second surface and has a diameter different from the diameter of the first portion, so that the insulating substrate viewed from the first surface or the second surface can be used. Since the density of vias can be further increased without narrowing the distance between vias, the density of wiring conductors can be increased without the occurrence of cracks in the insulating substrate and the decrease in connection reliability between the insulating substrate and the metal material.
本発明の配線基板を図1に基づいて詳細に説明する。 The wiring board of the present invention will be described in detail with reference to FIG.
図1は、本発明の配線基板の実施の形態の例を示す縦断面図である。また、図2は、本発明の配線基板の実施の形態の他の例を示す縦断面図である。これらの図において1は絶縁基板、2aは第1の部分のビア、2bは第2の部分のビア、2aと2bを合わせてビア2となっている。3は配線導体、4aは第1の部分のビア導体、4bは第2の部分のビア導体、4aと4bを合わせてビア導体4となっている。5は金属材料、6は凹部である。なお、配線基板の縦断面とは、絶縁基板1の厚み方向、すなわち絶縁基板1の主面に垂直な方向に配線基板を切断したときの断面をいうので、図1に示されたビアの断面はビアの縦断面を示している。
FIG. 1 is a longitudinal sectional view showing an example of an embodiment of a wiring board according to the present invention. FIG. 2 is a longitudinal sectional view showing another example of the embodiment of the wiring board of the present invention. In these drawings,
絶縁基板1は、酸化アルミニウム(アルミナ:Al2O3)質焼結体,窒化アルミニウム(AlN)質焼結体等のセラミック絶縁材料等から成り、絶縁基板1が例えば酸化アルミニウム質焼結体から成る場合、先ずアルミナ(Al2O3)やシリカ(SiO2),カルシア(CaO),マグネシア(MgO)等の原料粉末に適当な有機溶剤,溶媒を添加混合して泥漿状と成し、これを従来周知のドクターブレード法やカレンダーロール法等によりシート状に成形してグリーンシートを得る。その後、グリーンシートを所定形状に打ち抜き加工するとともに必要に応じて複数枚積層し、これを約1600℃の温度で焼成することにより製作される。また、その後、必要に応じて絶縁基板1の主面に研磨加工を施す場合もある。
The
なお、絶縁基板1の材料として、特に酸化アルミニウム質焼結体や窒化アルミニウム質焼結体を用いた場合には、これらの材料の熱伝導率が40W/m・K以上と高いため、高放熱性という観点から、LD(レーザダイオード),LED(Light Emitting Diode),高速CPU(Central Processing Unit)等の発熱量の大きい各種半導体素子を搭載する配線基板に好適に使用することができる。
In particular, when an aluminum oxide sintered body or an aluminum nitride sintered body is used as the material of the
第1の部分のビア2a、第2の部分のビア2bは、例えば、上下面で穴の位置をずらして形成したレジストを用いることで、絶縁基板1を貫通するように従来周知のフォトリソグラフィ法を用いたブラスト法や、エッチング法等により第1の部分のビア2aと第2の部分のビア2bの中心軸がずれた状態に穿孔される。なお、ブラストの条件や、エッチングの条件を調整することにより、第1の部分内と第2の部分内では、ほぼストレートの断面のビア2a、ビア2bや鼓状、すり鉢状等の各種の断面形状のビア2a、ビア2bとすることができ、ビア2aとビア2bの接続する部分には、ビア2aの径とビア2bの径より小さな径の開通部が形成される。
For the first part via 2a and the second part via 2b, a well-known photolithography method is used so as to penetrate the
ビア2a、ビア2bの穴径は50〜500umとすることが好ましい。50μm未満の場合は、開通部の大きさが不安定になりやすく、熱や電気の抵抗値が大きくなる傾向があり、500μを超える場合は、絶縁基板1にクラックが発生しやすくなる傾向がある。
The hole diameter of the via 2a and the via 2b is preferably 50 to 500 μm. When the thickness is less than 50 μm, the size of the opening portion tends to become unstable, and the resistance value of heat and electricity tends to increase. When the thickness exceeds 500 μm, cracks tend to occur in the insulating
ビア2a、ビア2bの中心軸のズレ寸法は20〜400umとすることが好ましい。20μm未満の場合は、ビア2aとビア2bが接続した開通部の径がビア2aとビア2bに近いため、中心軸をずらせたことによっても、ビア2が開通部で充填されにくくなるため、生産性が向上しにくい傾向がある。400μを超える場合は、ビア2の径を大きくしても開通部を通って表裏間の熱を有効に伝えるビア導体の割合が低くなるので熱伝導特性が低くなる傾向がある。 The displacement dimension of the central axis of the via 2a and the via 2b is preferably 20 to 400 μm. When the diameter is less than 20 μm, the diameter of the opening portion where the via 2a and the via 2b are connected is close to the via 2a and the via 2b, and therefore the via 2 is difficult to be filled in the opening portion even if the center axis is shifted. Tend to be difficult to improve. If it exceeds 400 μm, even if the diameter of the via 2 is increased, the ratio of the via conductor that effectively transfers the heat between the front and back through the opening portion is reduced, so that the heat conduction characteristic tends to be lowered.
また、ビア導体4は、銀,パラジウム,白金,金,チタン,ジルコニウム,ハフニウム,クロム,アルミニウム,モリブデン,タングステン,銅およびニッケル−クロム合金等の金属で形成することができ、好ましくは、絶縁基板1がセラミックスから成り、ビア導体4を、金属ペーストを焼成して成るものとするのがよい。これにより、絶縁基板1にビア導体を強固に接合して導通信頼性をより高めることができる。また、ビア導体4の凹部6に金属材料5を充填して、充填された金属材料5の電気抵抗率をビア導体4よりも小さくする場合、凹部6内の金属材料5と絶縁基板1との熱膨張係数差による応力をビア導体4で、より効果的に抑制することができる。
The via conductor 4 can be formed of a metal such as silver, palladium, platinum, gold, titanium, zirconium, hafnium, chromium, aluminum, molybdenum, tungsten, copper and nickel-chromium alloy, and preferably an insulating substrate. 1 is made of ceramics, and the via conductor 4 is preferably formed by firing a metal paste. As a result, the via conductor can be firmly joined to the insulating
ここで、凹部6に充填された金属材料5の電気抵抗率をビア導体4よりも小さくするとは、金属材料5の物性的な電気抵抗率がビア導体4と等しくても、そのビア導体4より大きくても、金属材料5が凹部6に充填された場合に、結果的に凹部6に充填された金属材料5の電気抵抗率がビア導体4より小さければよい。これは、ビア導体4を形成した方法と別の方法で金属材料5を凹部6に充填させることにより実現できる。例えば、ビア導体4の主成分が銀であり、金属材料5が銀よりもやや電気抵抗率の大きい銅である場合、ビア導体4をメタライズ法により形成する一方、凹部6に金属材料5をめっきにより充填すると、凹部6に充填された金属材料5の電気抵抗率をビア導体4の電気抵抗率よりも小さくすることができる。なお、金属材料5の物性としての電気抵抗率がビア導体4より小さい場合には、凹部6に充填された金属材料5の電気抵抗率をより確実にビア導体4より小さくすることができる。
Here, the electrical resistivity of the metal material 5 filled in the
なお、ビア導体4となる金属ペーストは焼成後のセラミックスから成る絶縁基板1に塗布して焼成してもよく、焼成前のグリーンシートの状態の絶縁基板1に塗布してグリーンシートと同時に焼成してもよい。好ましくは、焼成後のセラミックスから成る絶縁基板1に金属ペーストを塗布してこれを焼成するのがよい。これにより、絶縁基板1の焼成による収縮によって位置ずれが生じるのを抑制でき、非常に位置精度の高い配線基板を形成できる。また、金属ペースト中に混入した気泡はビア導体4の凹部6を介して良好に排出され、ビア導体4中にボイドが生じるのを有効に防止できる。
The metal paste that becomes the via conductor 4 may be applied to the insulating
焼成後のセラミックスから成る絶縁基板1に金属ペーストを塗布してこれを焼成する場合、使用する金属ペーストは、例えば銀粉末または銅粉末から成る金属粉末と、ガラス粉末や金属酸化物等の結合材を金属粉末に対し例えば1〜5質量%含有させ、適当な有機溶剤、溶媒を添加混合し、混練することによって金属ペーストを製作することにより作製できる。
When a metal paste is applied to the insulating
また、焼成前のグリーンシートの状態の絶縁基板1に塗布してグリーンシートと同時に焼成する場合、例えばタングステンやモリブデン,マンガン等の高融点金属から成り、これらの粉末に有機溶剤,溶媒を添加混合した金属ペーストを作製してもよい。
Also, when it is applied to the insulating
これらのペースト状の金属混合物をスクリーン印刷等で、セラミックス(焼成後のセラミックスやグリーンシート)等に被着し、焼成することによって金属層を形成する方法を一般にメタライズ法という。 A method of forming a metal layer by depositing these paste-like metal mixtures on ceramics (fired ceramics or green sheets) by screen printing or the like and firing them is generally called a metallization method.
ビア導体4は、例えば銀粉末を主成分とした金属ペーストをスクリーン印刷等でビア2に埋め込み、それを適当な乾燥温度、例えば120℃で乾燥することにより、ビア2内壁面に形成すると同時にビア2を塞ぐことができる。その後、約850℃で焼成することで、ビア導体4を形成する。 The via conductor 4 is formed on the inner wall surface of the via 2 by embedding a metal paste mainly composed of silver powder in the via 2 by screen printing or the like, and drying it at an appropriate drying temperature, for example, 120 ° C. 2 can be blocked. Then, the via conductor 4 is formed by baking at about 850 degreeC.
この際、金属ペーストに有機成分を含ませておくことにより、金属ペーストの焼成時に有機成分が除去され、体積が収縮することとなり、ビア導体4がビア2の内面およびビア2aとビア2bの接続する開口部を充填するように形成され、中心軸が互いにずれたビア2a、2bの表面に各々凹部6を形成することができる。このような凹部6の大きさは金属ペーストに含有する有機成分(バインダーとしての樹脂や溶剤、界面活性剤など)を調整することにより、所望のものとすることができる。
At this time, by including an organic component in the metal paste, the organic component is removed when the metal paste is baked, and the volume shrinks, and the via conductor 4 connects the inner surface of the via 2 and the connection between the via 2a and the via 2b. The
ここで、金属ペーストに含有する有機樹脂の体積を、含有する金属粉末の体積より多くすると、乾燥、焼成時に樹脂が分解して大幅に体積が収縮するので、より薄いビア導体4の厚みでビア2を塞ぐことができ、絶縁基板1とビア導体4との熱膨張係数差による応力をより効果的に防ぐことができるようになる。
Here, if the volume of the organic resin contained in the metal paste is larger than the volume of the contained metal powder, the resin decomposes during drying and firing and the volume shrinks significantly. 2 can be blocked, and stress due to a difference in thermal expansion coefficient between the insulating
このような金属ペーストとしては、例えば、バインダーとしての樹脂の体積を樹脂と金属粉末の合計体積に対して50〜75%とするのが良い(なお、金属粉末の体積はバルクで換算した場合の体積とする)。50%未満の場合は、厚みが0.2mm以下程度の薄い絶縁基板1に形成したビア2a、ビア2bに金属ペーストを埋め込んだ場合に絶縁基板1に加わる応力が大きくなりやすい傾向があり、75%を超えた場合は、ビア導体4が薄くなりすぎ、抵抗値が大きくなる傾向がある。
As such a metal paste, for example, the volume of the resin as the binder is preferably 50 to 75% with respect to the total volume of the resin and the metal powder (in addition, the volume of the metal powder is in the case of conversion in bulk) Volume). If it is less than 50%, the stress applied to the insulating
なお、ビア導体4は、ビア2a、ビア2bの内壁に予めスパッタリング法および蒸着法によりチタン,クロム,アルミニウム,モリブデン,タングステン,銅およびニッケル−クロム合金のうちの少なくとも1種から成る金属を成膜しておき、それから金属ろう材ペーストを埋め込んでも良い。 The via conductor 4 is formed by depositing a metal made of at least one of titanium, chromium, aluminum, molybdenum, tungsten, copper and nickel-chromium alloy on the inner walls of the via 2a and via 2b in advance by sputtering and vapor deposition. A metal braze paste may then be embedded.
ビア導体4のビア内壁面の厚みは1〜50μmが良い。1μm未満の場合は内壁面との密着性が低下しやすくなり、50μmを上回る場合は、ボイドが発生しやすくなり、電気特性、熱伝導特性が低下しやすくなる。 The thickness of the via inner wall surface of the via conductor 4 is preferably 1 to 50 μm. When the thickness is less than 1 μm, the adhesion to the inner wall surface tends to be lowered, and when it exceeds 50 μm, voids are likely to be generated, and the electrical characteristics and the heat conduction characteristics are likely to be lowered.
なお、図1に示された配線基板では、ビア2a、ビア2bの中心軸がずれていることで、ビア2a、ビア2bの接続部分の開通部が急に狭くなっていることが重要である。また、ビア2の形状は、ビア導体4と絶縁基板1との熱膨張係数の違いによる応力が集中する空間を避けてビア導体4を形成すればよく、そのためにはビア2a、ビア2bの中心軸がずれていればビア2a、2bの形状は任意であってよい。また、どんな形状のビア2a、2bであっても、凹部6が形成されていればビア導体4中に混入した気泡を排出することは可能である。
In the wiring board shown in FIG. 1, it is important that the opening portion of the connection portion of the via 2a and the via 2b is suddenly narrowed because the central axes of the via 2a and the via 2b are shifted. . The via 2 may be formed so as to avoid the space where stress due to the difference in thermal expansion coefficient between the via conductor 4 and the insulating
また、金属材料5は、例えば電解めっき法によりビア導体4の第1の面に開口した凹部6内に充填される。金属材料5は、銅や銀、チタン、およびこれらの合金等のビア導体4よりも電気抵抗率の小さいものから成ることが好ましい。凹部6に充填された金属材料5は、ビア2の内側の導体の電気抵抗を小さくして電気特性を向上させるとともに、熱伝導性を良好にして、配線基板に搭載された電子素子で発生した熱をビア2の内側の導体を介して配線基板の下面から外部へ良好に熱伝導させる機能を有する。好ましくは、金属材料5は、銅を90%以上含む銅合金から成るのがよく、この場合、縦弾性係数が一般的に銀系のビア導体4より大きく、また電気伝導性、耐マイグレーション性を考慮すると最も良い。よって、金属材料5を銅めっきにより凹部6内に充填することで、ビア2内部の導体の電気抵抗が小さく、耐マイグレーション性も良く、更には熱放散性の良い配線基板を得ることができる。
Further, the metal material 5 is filled in the
本発明の配線基板では、ビア導体4の縦弾性係数を、凹部6に充填された金属材料5の縦弾性係数よりも小さくするのが好ましい。これにより、凹部6に充填された金属材料5と絶縁基板1との熱膨張係数の違いによるビア2の水平方向への応力を凹部6に充填された金属材料5より縦弾性率が小さいビア導体4が緩衝材となり抑えることができる。ここで、凹部6に充填された金属材料5より縦弾性係数の小さいビア導体4とは、ビア導体4を構成している金属材料の物性としての縦弾性係数がたとえ金属材料5より大きい場合でも、その金属がビア導体4となり、かつ金属材料5が凹部6に充填された場合に、ビア導体4中に多数の微小な空隙があることにより、結果的にビア導体4を形成している状態の縦弾性係数が凹部6に充填された金属材料5より小さければよい。なお、ビア導体4より縦弾性係数が大きい金属材料5を凹部6に充填した場合には、凹部6に充填された金属材料5の縦弾性係数をより確実にビア導体4より大きくすることができる。
In the wiring board of the present invention, it is preferable to make the longitudinal elastic modulus of the via conductor 4 smaller than the longitudinal elastic modulus of the metal material 5 filled in the
また、ビア2a、2bの中心軸がずれていることで、ビア導体4がビア2a、ビア2bの接続部で急に狭くなるので、ビア2を効率よく塞ぐことができる。また、ビア2a、ビア2bの基板深さ方向の長さが絶縁基板1の厚みの1/2となることで、凹部6に充填された金属材料5とビア導体4が絶縁基板1と熱膨張係数が違うことによる絶縁基板1に対して垂直な方向へ働く応力を1/2に抑えるので、ビア導体4と絶縁基板1との間に剥離が発生したり、絶縁基板1にクラックが生じるのを有効に抑制した導通信頼性の高い配線基板を提供できる。
In addition, since the via axes of the vias 2a and 2b are shifted, the via conductor 4 is suddenly narrowed at the connection portion between the vias 2a and 2b, so that the
また、図3のように、ビア導体の第1の部分は、第1の面に開口した第1の凹部を有しており、ビア導体の第2の部分は、第2の面に開口した第2の凹部を有しているとともに、第1の部分の直径と異なる直径で形成することで、第1の面もしくは第2の面から見た絶縁基板のビア同士の間隔を狭めることなくビアの密度をより高めることができるので、絶縁基板のクラック発生や、絶縁基板と金属材料の接続信頼性の低下無しに配線導体の密度を高めることができる。 Further, as shown in FIG. 3, the first portion of the via conductor has a first recess opened in the first surface, and the second portion of the via conductor opened in the second surface. Via having a second recess and having a diameter different from the diameter of the first portion, the vias of the insulating substrate viewed from the first surface or the second surface are not reduced. Therefore, the density of the wiring conductor can be increased without generating cracks in the insulating substrate and reducing the connection reliability between the insulating substrate and the metal material.
なお、ビア導体4および凹部6に充填された金属材料5の縦弾性係数は、例えばナノインデンテーション法により測定することができる。ナノインデンテーション法とは、測定試料に対して例えばダイヤモンド製の圧子をある荷重まで押し込んだ後、その圧子を取り除くまでの荷重と変位との関係から、硬さやヤング率(縦弾性係数)を求める方法である。このナノインデンテーション法を用いて凹部6に充填された金属材料5の縦弾性係数を測定する場合、絶縁基板1をその主面に垂直な方向に切断する等して凹部6内の金属材料5を露出させ、その露出した金属材料5に圧子を押し込めばよい。また、ビア導体4の縦弾性係数を測定する場合も、絶縁基板1を主面に平行な方向に切断する等してビア導体4を露出させ、その露出したビア導体4に圧子を押し込めばよい。
The longitudinal elastic modulus of the metal material 5 filled in the via conductor 4 and the
また、上記絶縁基板1の両主面を研磨した後、絶縁基板1の上下面に従来周知の薄膜形成技術により形成された配線導体3がビア2内に埋め込まれたビア導体4や金属材料5により電気的に接続される。
Further, after polishing both main surfaces of the insulating
なお、上述した配線基板の上面に形成された配線導体3に電子部品を搭載し、ビア導体4を介して配線基板の下面に形成された配線導体3に電気的に接続して成る電子装置は、非常に動作信頼性の高い電子装置となる。
An electronic device in which an electronic component is mounted on the
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を行うことは何等差し支えない。 Note that the present invention is not limited to the above-described embodiment, and various modifications may be made without departing from the scope of the present invention.
1 :絶縁基板
2 :ビア
2a:第1の部分のビア
2b:第2の部分のビア
3 :配線導体
4 :ビア導体
5 :金属材料
6 :凹部
DESCRIPTION OF SYMBOLS 1: Insulation board | substrate 2: Via 2a: Via of the 1st part 2b: Via of the 2nd part 3: Wiring conductor 4: Via conductor 5: Metal material 6: Concave part
Claims (6)
前記第1の面側に位置している第1の部分と前記第2の面側に位置している第2の部分とからなり、前記絶縁基板に貫通して形成されたビア導体とを備え、
前記ビア導体の前記第1の部分は、前記第1の面に開口した第1の凹部を有しており、
前記ビア導体の前記第2の部分は、前記第2の面に開口した第2の凹部を有しているとともに、前記第1の部分の中心軸に対してずれた中心軸を有することを特徴とする配線基板。 An insulating substrate having first and second surfaces;
A via conductor formed of a first portion located on the first surface side and a second portion located on the second surface side, and penetrating through the insulating substrate; ,
The first portion of the via conductor has a first recess opening in the first surface;
The second portion of the via conductor has a second concave portion opened in the second surface, and has a central axis that is shifted from a central axis of the first portion. Wiring board.
前記第1の面側に位置している第1の部分と前記第2の面側に位置している第2の部分とからなり、前記絶縁基板に貫通して形成されたビア導体とを備え、
前記ビア導体の前記第1の部分は、前記第1の面に開口した第1の凹部を有しており、
前記ビア導体の前記第2の部分は、前記第2の面に開口した第2の凹部を有しているとともに、前記第1の部分の直径と異なる直径を有することを特徴とする配線基板。 An insulating substrate having first and second surfaces;
A via conductor formed of a first portion located on the first surface side and a second portion located on the second surface side, and penetrating through the insulating substrate; ,
The first portion of the via conductor has a first recess opening in the first surface;
The wiring board, wherein the second portion of the via conductor has a second recess opening in the second surface and has a diameter different from the diameter of the first portion.
前記配線基板の前記配線導体に電気的に接続されており、前記配線基板の前記第1の面に搭載された電子部品と、を備えた電子装置。 The wiring board according to claim 5;
And an electronic component electrically connected to the wiring conductor of the wiring board and mounted on the first surface of the wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006263862A JP2008085098A (en) | 2006-09-28 | 2006-09-28 | Wiring substrate, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006263862A JP2008085098A (en) | 2006-09-28 | 2006-09-28 | Wiring substrate, and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008085098A true JP2008085098A (en) | 2008-04-10 |
Family
ID=39355634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006263862A Pending JP2008085098A (en) | 2006-09-28 | 2006-09-28 | Wiring substrate, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008085098A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054761A (en) * | 2007-08-27 | 2009-03-12 | Kyocera Corp | Wiring board, mounting board and mounting structure, and manufacturing method of wiring board |
US20110097853A1 (en) * | 2009-10-28 | 2011-04-28 | Electronics And Telecommunications Research Institute | Via forming method and method of manufacturing multi-chip package using the same |
CN103096619A (en) * | 2011-10-28 | 2013-05-08 | 精工爱普生株式会社 | Circuit substrate, electronic device, electronic apparatus and method of manufacturing circuit substrate |
JP2020098874A (en) * | 2018-12-19 | 2020-06-25 | 日本特殊陶業株式会社 | Wiring board and manufacturing method thereof |
-
2006
- 2006-09-28 JP JP2006263862A patent/JP2008085098A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054761A (en) * | 2007-08-27 | 2009-03-12 | Kyocera Corp | Wiring board, mounting board and mounting structure, and manufacturing method of wiring board |
US20110097853A1 (en) * | 2009-10-28 | 2011-04-28 | Electronics And Telecommunications Research Institute | Via forming method and method of manufacturing multi-chip package using the same |
US8486830B2 (en) * | 2009-10-28 | 2013-07-16 | Electronics And Telecommunications Research Institute | Via forming method and method of manufacturing multi-chip package using the same |
CN103096619A (en) * | 2011-10-28 | 2013-05-08 | 精工爱普生株式会社 | Circuit substrate, electronic device, electronic apparatus and method of manufacturing circuit substrate |
JP2013098209A (en) * | 2011-10-28 | 2013-05-20 | Seiko Epson Corp | Circuit board, electronic device, electronic equipment, and circuit board manufacturing method |
JP2020098874A (en) * | 2018-12-19 | 2020-06-25 | 日本特殊陶業株式会社 | Wiring board and manufacturing method thereof |
JP7217142B2 (en) | 2018-12-19 | 2023-02-02 | 日本特殊陶業株式会社 | Wiring board and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006310779A (en) | Circuit board and electronic device | |
WO2006057205A1 (en) | Element mounting substrate and method for manufacturing same | |
JP6400928B2 (en) | Wiring board and electronic device | |
JP2007096032A (en) | Insulating board, method of manufacturing the same and semiconductor device | |
JP2006319314A (en) | Circuit board and its manufacturing method | |
JP2008085098A (en) | Wiring substrate, and electronic apparatus | |
JP5349007B2 (en) | Wiring board and manufacturing method thereof | |
JP2009158576A (en) | Multilayer ceramic substrate for electronic component inspecting tool | |
JP2007250996A (en) | Wiring board, electronic device equipped with wiring board, and probe card | |
JP4639174B2 (en) | Multilayer ceramic substrate for wafer electrical inspection apparatus and method of manufacturing the same | |
JP2008159969A (en) | Circuit board, electronic apparatus, and method of manufacturing circuit board | |
JP2006066658A (en) | Manufacturing method of circuit substrate | |
JP2008251782A (en) | Ceramic wiring board and its manufacturing method | |
JP2006245592A (en) | Wiring board | |
JP6477875B2 (en) | Component mounting board | |
JP4422453B2 (en) | Wiring board | |
JPH11103141A (en) | Wiring board | |
JP2011228727A (en) | Wiring board, electronic equipment with the wiring board, and probe card | |
JP2000138319A (en) | Wiring board | |
JP2008071843A (en) | Multilayer ceramic substrate, and manufacturing method thereof | |
JP3688919B2 (en) | Ceramic multilayer wiring board | |
JP2010053010A (en) | Method for producing ceramic sintered compact and fixture for microwave heating | |
JP2002111211A (en) | Ceramic wiring board | |
JP3795946B2 (en) | Wiring board | |
JP2015162575A (en) | Wiring board and multilayer wiring board |