JP2008078507A - Selective formation method of electric conductor and manufacturing method of semiconductor device - Google Patents
Selective formation method of electric conductor and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2008078507A JP2008078507A JP2006257936A JP2006257936A JP2008078507A JP 2008078507 A JP2008078507 A JP 2008078507A JP 2006257936 A JP2006257936 A JP 2006257936A JP 2006257936 A JP2006257936 A JP 2006257936A JP 2008078507 A JP2008078507 A JP 2008078507A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- metal
- recess
- metal compound
- supercritical fluid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、導電体を所定の箇所に選択的に設ける技術に係り、特に微細でアスペクト比の高い孔や凹部あるいは溝等の内部に超臨界流体を用いて導電体を選択的に設けることができる導電体の選択形成方法、およびこの方法を用いて微細な配線やプラグ、あるいは電極等を設けることができる半導体装置の製造方法に関する。 The present invention relates to a technique for selectively providing a conductor at a predetermined position, and in particular, a conductor can be selectively provided using a supercritical fluid inside a hole, a concave portion, or a groove having a fine and high aspect ratio. The present invention relates to a method for selectively forming a conductor, and a method for manufacturing a semiconductor device in which fine wirings, plugs, electrodes, or the like can be provided using this method.
集積回路などのマイクロエレクトロニクス素子を製造するためには、微細でアスペクト比の高い配線形成用溝やプラグ形成用孔、あるいは電極形成用凹部などの細孔の内部に金属を隙間なく充填する工程が必須となっている。通常、そのような工程では、予め細孔の開口部が形成された基板や絶縁膜等の表面上に金属の薄膜を堆積させて、金属薄膜が開口部から細孔の内部に侵入する現象を利用している。すなわち、細孔の内部に金属薄膜を埋め込む、いわゆるダマシン工程と称される埋め込み法が一般的に採用されている。 In order to manufacture a microelectronic element such as an integrated circuit, there is a process of filling a metal inside a fine hole such as a wiring forming groove, a plug forming hole, or an electrode forming concave part with a fine and high aspect ratio without gaps. It is essential. Usually, in such a process, a metal thin film is deposited on the surface of a substrate or an insulating film in which pore openings are formed in advance, and the phenomenon that the metal thin film enters the pores from the openings. We are using. That is, a so-called damascene process embedding method in which a metal thin film is embedded in the pores is generally employed.
しかし、従来の埋め込み法では、細孔内にその上方から金属薄膜を堆積させるため、細孔内への金属薄膜の侵入が不十分な場合には、細孔内にボイドが発生してしまう。それどころか、細孔内への金属薄膜の侵入が極端に少ない場合には、埋め込み配線等が断線する原因となってしまう。また、一般的な埋め込み法では、細孔の内部にのみ金属を充填すれば十分であり、細孔の外部の金属薄膜は不要となる。このため、細孔内への金属の埋め込み工程が終了した後には、基板や絶縁膜上に堆積した金属薄膜をCMP法などによって除去する工程が必要となる。すなわち、一般的な埋め込み法は成膜原料が無駄になり易く、かつ、工程数も増え易いので、不経済であるとともに効率も低い。このような問題は、細孔内に金属を選択的に充填できる技術が開発されれば解決することができる。そのような技術の一つとして、いわゆる選択堆積法と称される技術がある。そして、この選択堆積法は、例えばCVD法を用いて試みられている。 However, in the conventional embedding method, since a metal thin film is deposited from above in the pores, voids are generated in the pores when penetration of the metal thin film into the pores is insufficient. On the contrary, if the penetration of the metal thin film into the pore is extremely small, the embedded wiring or the like may be disconnected. Further, in a general embedding method, it is sufficient to fill the inside of the pores with a metal, and a metal thin film outside the pores is unnecessary. For this reason, after the process of embedding the metal in the pores is completed, a process of removing the metal thin film deposited on the substrate or the insulating film by a CMP method or the like is necessary. That is, a general embedding method is not economical and has low efficiency because the film forming raw material is likely to be wasted and the number of steps is likely to increase. Such a problem can be solved if a technique capable of selectively filling metal into the pores is developed. One such technique is a so-called selective deposition method. And this selective deposition method is tried using CVD method, for example.
ところが、CVD法は、一般的に成膜温度をはじめとするプロセス温度が高く、プロセス温度依存性が高い。それとともに、CVD法は原料やエネルギーの消費も激しい。このため、CVD法はプロセスマージンが小さい。また、CVD法は不純物が混入し易いという問題も有している。さらに、CVD法により金属膜を成膜する、いわゆる金属CVD法は下地依存性を利用するので、成膜する膜および下地層ともに材料系が限定される。金属CVD法では、実質的に金属等の導電体の上にしか金属膜を成膜することができない。特に、液体原料を使用する、いわゆる有機金属CVD法は液体原料が一般的に不安定であり、プロセスマージンがより小さい。 However, the CVD method generally has a high process temperature including a film forming temperature, and is highly dependent on the process temperature. At the same time, the CVD method consumes a lot of raw materials and energy. For this reason, the CVD method has a small process margin. Further, the CVD method has a problem that impurities are easily mixed. Furthermore, since a metal film is formed by a CVD method, so-called metal CVD method uses base dependency, the material system of the film to be formed and the base layer is limited. In the metal CVD method, a metal film can be formed substantially only on a conductor such as metal. In particular, in the so-called organometallic CVD method using a liquid source, the liquid source is generally unstable and the process margin is smaller.
また、CVD法以外の一般的な薄膜の成膜方法としてはPVD法が挙げられるが、このPVD法はCVD法に比べて段差被覆性が低いという問題を有している。このため、PVD法により金属薄膜を成膜して細孔を埋め込もうとすると、埋め込み不良を起こすおそれが高くなる。ひいては、埋め込み配線等の断線を引き起こすおそれが高くなる。なお、PVD法は、その原理上選択堆積法を行うことができない。さらに、PVD法やCVD法はプロセス密度が低いので、スループットが遅いという問題も有している。 Further, as a general thin film forming method other than the CVD method, there is a PVD method, but this PVD method has a problem that the step coverage is lower than that of the CVD method. For this reason, when a metal thin film is formed by the PVD method to embed the pores, there is a high risk of causing burying defects. As a result, there is a high risk of causing disconnection of embedded wiring or the like. Note that the PVD method cannot perform the selective deposition method because of its principle. Furthermore, the PVD method and the CVD method have a problem that the throughput is slow because the process density is low.
さらに、近年は半導体装置をはじめとする様々な電子デバイスの小型化が一段と進んでいる。これに伴って、集積回路などのマイクロエレクトロニクス素子のさらなる微細化および高集積化が著しい。微細化された集積回路においては、その内部の配線やプラグ、あるいは電極等の構造が以前のものに比べて複雑化、立体化、あるいは細線化されている。このような構造からなる配線やプラグ、あるいは電極を効率よく形成するためには、例えば、いわゆる垂直ナノ配線などを効率よく形成することができる技術が必須となる。すなわち、さらなる微細化が図られた集積回路を製造するためには、微細かつ高アスペクト比の配線形成用溝やプラグ形成用孔、あるいは電極形成用凹部などの内部に金属を隙間なく、かつ、効率よく充填することができる技術が必須となる。 Furthermore, in recent years, various electronic devices including semiconductor devices have been further miniaturized. Accordingly, further miniaturization and higher integration of microelectronic elements such as integrated circuits are remarkable. In a miniaturized integrated circuit, the structure of its internal wiring, plugs, electrodes, etc. is more complicated, three-dimensional, or thinner than the previous one. In order to efficiently form wiring, plugs, or electrodes having such a structure, for example, a technique capable of efficiently forming so-called vertical nanowirings is essential. That is, in order to manufacture an integrated circuit with further miniaturization, there is no gap between the metal inside the fine and high aspect ratio wiring forming grooves, plug forming holes, or electrode forming recesses, and A technique that enables efficient filling is essential.
ところが、前述したように、CVD法やPVD法を用いる従来のダマシン法やサブトラクト法は工程が複雑になり易く、かつ、工程数も削減し難い。このため、生産効率が低く、かつ、生産コストも抑制し難い。また、埋め込み性や充填性についても限界が見え始めている。すなわち、従来の細孔埋め込み技術では、集積回路のさらなる微細化や高集積化に追従していくことが極めて困難となることが予想される。このような従来の細孔埋め込み技術の問題を解決すべく、最近、いわゆる超臨界流体を用いて金属膜を成膜して微細孔を選択的に埋め込む、超臨界化学堆積法と称される埋め込み技術が提案されている(例えば非特許文献1、2参照)。
前述した超臨界法は、その研究および開発が始まったばかりであり、実際の製品としての集積回路や半導体装置を製造する工程に耐え得る実用段階には未だ達していない。 The supercritical method described above has just begun research and development, and has not yet reached a practical stage that can withstand the process of manufacturing integrated circuits and semiconductor devices as actual products.
本発明は、以上説明したような課題を解決するためになされたものであり、その目的とするところは、下地の材質に拘らず、微細でアスペクト比の高い孔や凹部あるいは溝等の内部に超臨界流体を用いて導電体を効率よく選択的に、かつ、容易に設けることができる導電体の選択形成方法を提供することにある。それとともに、そのような導電体の選択形成方法を用いて微細な配線やプラグ、あるいは電極等を効率よく、かつ、容易に設けることができる半導体装置の製造方法を提供することにある。 The present invention has been made in order to solve the problems described above, and the object of the present invention is to provide fine, high aspect ratio holes, recesses, grooves, or the like regardless of the material of the base. An object of the present invention is to provide a method for selectively forming a conductor, which can efficiently and selectively provide a conductor using a supercritical fluid. In addition, it is an object of the present invention to provide a method for manufacturing a semiconductor device in which fine wirings, plugs, electrodes, or the like can be efficiently and easily provided using such a method for selectively forming a conductor.
前記課題を解決するために、本発明の一態様に係る導電体の選択形成方法は、導電体を設ける凹部が形成された被処理体および前記導電体の主成分となる金属を含む金属化合物を超臨界流体を含む雰囲気下に配置するとともに、前記金属化合物の少なくとも一部を前記超臨界流体中に溶解させ、前記超臨界流体中に溶解した前記金属化合物を前記被処理体の表面に接触させて前記凹部内に選択的に導入するとともに、前記凹部内に導入された前記金属化合物を前記凹部内で凝集させて前記金属化合物から前記金属を析出させ、前記雰囲気中から前記超臨界流体を除去して前記凹部内に析出した前記金属を固化させることにより前記凹部内に前記導電体を設ける、ことを特徴とするものである。 In order to solve the above problems, a method for selectively forming a conductor according to one embodiment of the present invention includes a target object in which a recess for providing a conductor is formed and a metal compound including a metal that is a main component of the conductor. It is arranged in an atmosphere containing a supercritical fluid, and at least a part of the metal compound is dissolved in the supercritical fluid, and the metal compound dissolved in the supercritical fluid is brought into contact with the surface of the object to be processed. Selectively introducing into the recess, and aggregating the metal compound introduced into the recess in the recess to precipitate the metal from the metal compound, thereby removing the supercritical fluid from the atmosphere. And the said conductor is provided in the said recessed part by solidifying the said metal which precipitated in the said recessed part, It is characterized by the above-mentioned.
この導電体の選択形成方法においては、被処理体に形成された凹部内に設ける導電体の主成分となる金属を含む金属化合物を、超臨界流体中に溶解させて流動性に富んでいる状態で被処理体の表面に接触させる。これにより、金属化合物を被処理体の表面上で滑らかに流動させて、被処理体の表面よりも低い構造からなる凹部内に自己整合的に、かつ、選択的に導入することができる。また、超臨界流体中に溶解している金属化合物は、その流動性により、凹部が微細でアスペクト比が高くても、その内側に空洞を作ることなく底部から上部に向けて順次凹部内に導入される。さらに、超臨界流体中に溶解している金属化合物は、凹部の内側の表面の材質に拘らず、被処理体の表面上から凹部内に自己整合的に、かつ、選択的に流れ込む。これにより、導電体の主成分となる金属は、その下地の材質に拘らず、凹部内で自己整合的に、かつ、選択的に析出して固化される。したがって、本発明の一態様に係る導電体の選択形成方法によれば、導電体を、その下地の材質に拘らず、微細でアスペクト比の高い孔や凹部あるいは溝等の内部に効率よく選択的に、かつ、容易に設けることができる。 In this method of selectively forming an electric conductor, a metal compound containing a metal as a main component of an electric conductor provided in a recess formed in an object to be processed is dissolved in a supercritical fluid and is rich in fluidity. To make contact with the surface of the object. As a result, the metal compound can smoothly flow on the surface of the object to be processed, and can be selectively introduced in a self-aligned manner into the recess having a structure lower than the surface of the object to be processed. In addition, the metal compound dissolved in the supercritical fluid is introduced into the recess sequentially from the bottom to the top without creating a cavity inside even if the recess is fine and the aspect ratio is high due to its fluidity. Is done. Further, the metal compound dissolved in the supercritical fluid flows in a self-aligned manner and selectively into the recess from the surface of the object to be processed regardless of the material of the inner surface of the recess. As a result, the metal that is the main component of the conductor is deposited and solidified in a self-aligned manner and selectively in the recess, regardless of the material of the underlying layer. Therefore, according to the method for selectively forming an electric conductor according to one embodiment of the present invention, the electric conductor can be efficiently and selectively contained in a hole, a recess, a groove, or the like that is fine and has a high aspect ratio regardless of the material of the base. And can be provided easily.
また、前記課題を解決するために、本発明の他の態様に係る半導体装置の製造方法は、基板本体およびこの基板本体の上方に設けられた絶縁膜のうちの少なくとも一方に導電体を設ける凹部が形成された半導体基板と、前記導電体の主成分となる金属を含む金属化合物とを、超臨界流体を含む雰囲気下に配置するとともに、前記金属化合物の少なくとも一部を前記超臨界流体中に溶解させ、前記超臨界流体中に溶解した前記金属化合物を前記半導体基板の表面に接触させて前記凹部内に選択的に導入するとともに、前記凹部内に導入された前記金属化合物を前記凹部内で凝集させて前記金属化合物から前記金属を析出させ、前記凹部内に析出した前記金属を固化させることにより前記凹部内に前記導電体を設ける、ことを特徴とするものである。 In order to solve the above problems, a method of manufacturing a semiconductor device according to another aspect of the present invention includes a recess in which a conductor is provided on at least one of a substrate body and an insulating film provided above the substrate body. And a metal compound containing a metal that is a main component of the conductor is placed in an atmosphere containing a supercritical fluid, and at least a part of the metal compound is placed in the supercritical fluid. The metal compound dissolved and dissolved in the supercritical fluid is brought into contact with the surface of the semiconductor substrate and selectively introduced into the recess, and the metal compound introduced into the recess is introduced into the recess. The conductor is provided in the recess by agglomerating to deposit the metal from the metal compound and solidifying the metal deposited in the recess. .
この半導体装置の製造方法においては、半導体基板の基板本体およびこの基板本体の上方に設けられた絶縁膜のうちの少なくとも一方に形成された凹部内に設ける導電体の主成分となる金属を含む金属化合物を、超臨界流体中に溶解させて流動性に富んでいる状態で半導体基板の表面に接触させる。これにより、金属化合物を半導体基板の表面上で滑らかに流動させて、半導体基板の表面よりも低い構造からなる凹部内に自己整合的に、かつ、選択的に導入することができる。また、超臨界流体中に溶解している金属化合物は、その流動性により、凹部が微細でアスペクト比が高くても、その内側に空洞を作ることなく底部から上部に向けて順次凹部内に導入される。さらに、超臨界流体中に溶解している金属化合物は、凹部の内側の表面の材質に拘らず、半導体基板の表面上から凹部内に自己整合的に、かつ、選択的に流れ込む。これにより、導電体の主成分となる金属は、その下地の材質に拘らず、凹部内で自己整合的に、かつ、選択的に析出して固化される。したがって、本発明の他の態様に係る半導体装置の製造方法によれば、微細な配線やプラグ、あるいは電極等を効率よく、かつ、容易に設けることができる。 In this method of manufacturing a semiconductor device, a metal containing a metal as a main component of a conductor provided in a recess formed in at least one of a substrate body of a semiconductor substrate and an insulating film provided above the substrate body The compound is dissolved in a supercritical fluid and brought into contact with the surface of the semiconductor substrate in a state where the compound is rich in fluidity. As a result, the metal compound can be smoothly introduced on the surface of the semiconductor substrate and can be selectively introduced in a self-aligned manner into the recess having a structure lower than the surface of the semiconductor substrate. In addition, the metal compound dissolved in the supercritical fluid is introduced into the recess sequentially from the bottom to the top without creating a cavity inside even if the recess is fine and the aspect ratio is high due to its fluidity. Is done. Further, the metal compound dissolved in the supercritical fluid flows selectively into the recess from the surface of the semiconductor substrate in a self-aligned manner regardless of the material of the inner surface of the recess. As a result, the metal that is the main component of the conductor is deposited and solidified in a self-aligned manner and selectively in the recess, regardless of the material of the underlying layer. Therefore, according to the method for manufacturing a semiconductor device according to another aspect of the present invention, fine wirings, plugs, electrodes, or the like can be provided efficiently and easily.
本発明の一態様に係る金属体の選択形成方法によれば、下地の材質に拘らず、微細でアスペクト比の高い孔や凹部あるいは溝等の内部に超臨界流体を用いて金属体を効率よく選択的に、かつ、容易に設けることができる。 According to the method for selectively forming a metal body according to an aspect of the present invention, the metal body can be efficiently formed using a supercritical fluid inside a hole, a concave portion, or a groove having a high aspect ratio regardless of the material of the base. It can be provided selectively and easily.
また、本発明の他の態様に係る半導体装置の製造方法によれば、本発明に係る金属体の選択形成方法を用いて配線やプラグ、あるいは電極等を効率よく、かつ、容易に設けることができる。 In addition, according to the method for manufacturing a semiconductor device according to another aspect of the present invention, wiring, plugs, electrodes, or the like can be efficiently and easily provided using the metal body selective formation method according to the present invention. it can.
以下、本発明に係る各実施形態を図面を参照しつつ説明する。 Hereinafter, embodiments according to the present invention will be described with reference to the drawings.
(第1の実施の形態)
先ず、本発明に係る第1実施形態について図1〜図8を参照しつつ説明する。図1は、本実施形態に係る導電体の選択形成装置を簡略化して示すブロック図である。図2は、図1に示す導電体の選択形成装置が備える反応容器の内部を簡略化して示す断面図である。図3は、本実施形態に係る導電体の選択形成方法を模式的に示す図である。図4は、本実施形態に係る導電体の選択形成方法を示す断面図である。図5は、本実施形態に係る導電体の選択形成方法を示す模式的に示す図である。図6は、本実施形態に係る導電体の選択形成方法の処理条件を表にして示す図である。図7は、図6に示す処理条件により形成された導電体の付近をSEM写真を用いて示す斜視図である。図8は、図6に示す処理条件により形成された導電体の付近をSEM写真を用いて示す断面図である。
(First embodiment)
First, a first embodiment according to the present invention will be described with reference to FIGS. FIG. 1 is a block diagram schematically showing a conductor selective forming apparatus according to the present embodiment. FIG. 2 is a simplified cross-sectional view showing the inside of the reaction vessel provided in the conductor selective forming apparatus shown in FIG. FIG. 3 is a diagram schematically showing a method for selectively forming a conductor according to the present embodiment. FIG. 4 is a cross-sectional view showing a method for selectively forming a conductor according to the present embodiment. FIG. 5 is a diagram schematically showing a method for selectively forming a conductor according to the present embodiment. FIG. 6 is a table showing the processing conditions of the method for selectively forming a conductor according to the present embodiment. FIG. 7 is a perspective view showing the vicinity of the conductor formed under the processing conditions shown in FIG. 6 using an SEM photograph. FIG. 8 is a cross-sectional view showing the vicinity of the conductor formed under the processing conditions shown in FIG. 6 using an SEM photograph.
本実施形態においては、超臨界流体が有する液体と同等の溶解力、気体と同等の高拡散性、略ゼロに近い表面張力、および高密度性を利用して、微細でアスペクト比の高い凹部の内部に導電体を選択的に設ける技術について説明する。この技術においては、超臨界流体を溶媒として利用するとともに、導電体の原料となる金属化合物を超臨界流体中に溶質として溶解させる。また、この技術においては、導電体を設ける下地の材質ではなく、下地の構造もしくは物理的形状を利用して、導電体の原料となる金属化合物を凹部の内部に自己整合的に、かつ、選択的に導入する。以下、具体的かつ詳細に説明する。 In the present embodiment, by utilizing the dissolving power equivalent to the liquid that the supercritical fluid has, the high diffusibility equivalent to the gas, the surface tension close to zero, and the high density, the concave portion with a fine and high aspect ratio is formed. A technique for selectively providing a conductor inside will be described. In this technique, a supercritical fluid is used as a solvent, and a metal compound that is a raw material for the conductor is dissolved as a solute in the supercritical fluid. Also, in this technology, the metal compound that is the raw material of the conductor is selected in a self-aligned manner inside the recess by utilizing the structure or physical shape of the base, not the base material on which the conductor is provided. Introduced. Hereinafter, it demonstrates concretely and in detail.
先ず、図1および図2を参照しつつ、本実施形態に係る導電体の選択形成装置1について説明する。
First, the conductor selective forming
図1に示すように、導電体の選択形成装置1の最上流部には、第1および第2の2本のボンベ2,3が設けられている。第1のボンベ2の内部には、図示は省略するが、超臨界流体の原料となる二酸化炭素(CO2 )が液体の状態で収容されている。二酸化炭素は、約31℃かつ約7.4MPaの雰囲気下において、液相(液体)および気相(気体)の両方の性質を併せ持つ、液体でも気体でもない超臨界流体となる。具体的には、二酸化炭素は、約31℃かつ約7.4MPaの雰囲気下において、液体と同等の溶解能、気体と同等の高拡散性、略ゼロに近い表面張力、および高密度性を有する状態になる。第1のボンベ2の内部圧力は、約5〜6MPaに設定されている。第1のボンベ2は送液用ポンプ4に接続されている。第1のボンベ2から送出された二酸化炭素は、その圧力を送液用ポンプ4により約8MPaまで昇圧される。送液用ポンプ4を通過した二酸化炭素の圧力は第1の圧力計6によって計測される。
As shown in FIG. 1, first and
第2のボンベ3の内部には、後述する導電体21の主成分となる金属20を含む金属化合物18からの金属10の析出を促進させる物質として水素(H2 )が収容されている。水素には、超臨界流体に対する金属化合物18の飽和溶解度を高める作用(エントレーナ効果)がある。超臨界流体中に過剰に溶解した金属化合物18に含まれる金属は、過剰に溶解した分だけ析出し易くなる。第2のボンベ3は圧力調整器7に接続されている。第2のボンベ3から送出された水素は、その圧力を圧力調整器7により約0.3MPaまで減圧される。圧力調整器7を通過した水素は、逆止弁5および第1のバルブ8を経た後、第1の圧力計6を通過した二酸化炭素と合流点Jにおいて合流する。
Inside the
合流点Jを通過した二酸化炭素および水素の流れは、分岐点Dにおいて2方向に分岐される。一方は、第2のバルブ9および第3のバルブ10を経て導電体21が設けられる被処理体16および金属化合物18が配置される耐圧反応容器11の内部に供給される。これに対して、他方は、背圧弁12を経て導電体の選択形成装置1の外部に排出される。背圧弁12は、圧力調整器7と同様に機能して、導電体の選択形成装置1のライン全体の圧力を適正な値に保持されるように調整する。なお、導電体の選択形成装置1のライン全体の圧力は、分岐点Dと背圧弁12との中間部に設けられた第2の圧力計13によって計測される。
The flow of carbon dioxide and hydrogen that has passed through the junction J is branched in two directions at a branch point D. One is supplied through the
例えば、導電体の選択形成装置1のライン全体の圧力が約±10%の範囲で、かつ、所定の間隔で周期的に上下するように、ライン全体の圧力を第2の圧力計13で監視しつつ背圧弁12を所定の周期で開閉する。すると、耐圧反応容器11の内部の雰囲気の圧力も、約±10%の範囲で、かつ、所定の間隔で周期的に上下する。これにより、耐圧反応容器11内の雰囲気の密度が約±10%の範囲で、かつ、所定の間隔で周期的に不均一になる。すなわち、耐圧反応容器11内の雰囲気の密度にパルス状の揺らぎを生じさせることができる。ひいては、耐圧反応容器11内に供給された超臨界流体の原料となる二酸化炭素の密度にパルス状の揺らぎを生じさせることができる。超臨界流体の密度に揺らぎが生じると、超臨界流体を溶媒としてこれに溶解する溶質としての金属化合物の溶解度が増大する。
For example, the pressure of the entire line of the conductor selective forming
また、耐圧反応容器11の周囲には、耐圧反応容器11の内部を加熱するためのマントルヒータ14が設けられている。マントルヒータ14は、耐圧反応容器11の高さ方向に沿って上から順番に上部マントルヒータ14a、中部マントルヒータ14b、下部マントルヒータ14c、の3層構造となっている。それとともに、マントルヒータ14は、その高さ方向の中央部が図1中一点鎖線A−A’で示す耐圧反応容器11の高さ方向の中央部に一致して配置されている。また、上中下の各マントルヒータ14a,14b,14cは、互いに独立に作動して耐圧反応容器11の内部をその上部、中央部、および下部から個別に加熱することができる。
A
例えば、上中下の各マントルヒータ14a,14b,14cのうち上部マントルヒータ14aだけを所定の間隔で周期的に作動させると、耐圧反応容器11の内部はその上部側から所定の間隔で周期的に偏って加熱される。すると、耐圧反応容器11の内部はその上部が下部よりも所定の間隔で周期的に高温となり、耐圧反応容器11の内部に温度むらが生じる。耐圧反応容器11の内部温度が不均一になると、耐圧反応容器11内の雰囲気に所定の間隔で周期的に対流が生じる。これにより、耐圧反応容器11内の雰囲気の上部および下部に所定の間隔で周期的に密度の差が生じる。すなわち、耐圧反応容器11内の雰囲気にパルス状の密度の揺らぎが生じる。この結果、背圧弁12を断続的に開閉するのと同様に、耐圧反応容器11内に供給された超臨界流体の原料となる二酸化炭素の密度にパルス状の揺らぎを生じさせることができる。
For example, when only the
このような現象は、上部マントルヒータ14aのみならず、中部マントルヒータ14bや下部マントルヒータ14cを個別に、かつ、断続的に作動させることによっても生じさせることができる。あるいは、上中下の各マントルヒータ14a,14b,14cのうち、いずれか2つを組み合わせて断続的に作動させることによっても同様の現象を生じさせることができる。すなわち、上中下の各マントルヒータ14a,14b,14cを個別に、かつ、断続的に作動させることによっても、背圧弁12を断続的に開閉するのと同様に、耐圧反応容器11内の雰囲気を部分的に所定の間隔で周期的に不均一にして、耐圧反応容器11内の雰囲気にパルス状の密度の揺らぎを生じさせることができる。これに対して、上中下の各マントルヒータ14a,14b,14cを一斉に作動させると、耐圧反応容器11内の雰囲気は加熱むらが生じることなく、全体的に万遍なく加熱される。すなわち、耐圧反応容器11内の雰囲気は、その密度にパルス状の密度の揺らぎが生じることは殆どない。
Such a phenomenon can be caused not only by the
図2に示すように、耐圧反応容器11の内部には、導電体21を設ける微細かつ高アスペクト比の凹部15が複数個形成された被処理体16が収容される。被処理体16は、耐圧反応容器11の内部に設けられた被処理体支持台としての台座17の上に各凹部15を上方に向けた姿勢で載置される。また、耐圧反応容器11の内部には、導電体21の主成分となる金属20を含む金属化合物18も収容される。なお、図示は省略するが、耐圧反応容器11にはその内部を観察するための窓が設けられている。
As shown in FIG. 2, an
次に、図2〜図5を参照しつつ、本実施形態に係る導電体の選択形成方法について説明する。本実施形態の導電体の選択形成方法とは、具体的には前述した導電体の選択形成装置1を用いて被処理体16の表層部に形成された複数個の微細かつ高アスペクト比の凹部15の内部に選択的に導電体21を設ける方法である。
Next, a method for selectively forming a conductor according to the present embodiment will be described with reference to FIGS. Specifically, the method of selectively forming a conductor according to the present embodiment is a plurality of fine and high aspect ratio recesses formed in the surface layer portion of the object to be processed 16 by using the conductor selective forming
先ず、図2に示すように、耐圧反応容器11の内部にシリコン基板16および金属化合物18を配置する。本実施形態では、被処理体としてシリコン(Si)からなるシリコン基板16を用いる。また、本実施形態では、白金族に属する金属の一種であるルテニウム(Ru)を各凹部15内に設ける。したがって、金属化合物18には、ルテニウムを含む材料を用いる。ここでは、金属化合物18として、有機金属錯体(プリカーサ)の一種である固相(固体)のシクロペンタジエニルルテニウム(Ru(C5H5)2 ,RuCp2 )を、シリコン基板16とともに耐圧反応容器11の内部に配置する。このシクロペンタジエニルルテニウムの融点は、約200℃である。
First, as shown in FIG. 2, the
次に、図3(a)に示すように、導電体の選択形成装置1の送液用ポンプ4、逆止弁5、圧力調整器7、第1のバルブ8、第2のバルブ9、第3のバルブ10、および背圧弁12を作動させて、シリコン基板16および固体のシクロペンタジエニルルテニウム18が収容された耐圧反応容器11の内部に水素および液体の二酸化炭素をそれぞれ適性量ずつ供給する。この状態においては、シクロペンタジエニルルテニウム18は固体のままで存在している。
Next, as shown in FIG. 3 (a), the
次に、図3(b)に示すように、マントルヒータ14を作動させて耐圧反応容器11をその外側から加熱する。それとともに、図示しないポンプを作動させて耐圧反応容器11内を加圧する。これにより、耐圧反応容器11内の雰囲気の温度を約31℃に到達させるとともに、耐圧反応容器11内の雰囲気の圧力(全圧)を約7.4MPaに到達させる。すると、この段階で耐圧反応容器11内の二酸化炭素は液体から超臨界流体に相変位する。そして、超臨界流体となった二酸化炭素は、前述したように、液体と同等の溶解能、気体と同等の高拡散性、略ゼロに近い表面張力、および高密度性を有する。
Next, as shown in FIG.3 (b), the
続けて、耐圧反応容器11内の雰囲気の温度および圧力をさらに上げて、耐圧反応容器11内の雰囲気の温度を約200℃に到達させるとともに、耐圧反応容器11内の雰囲気の圧力(全圧)を約8MPaに到達させる。すると、この段階で固体の有機金属錯体であるシクロペンタジエニルルテニウム18は融解して固相(固体)から液相(液体)に相変位する。そして、液体となったシクロペンタジエニルルテニウム18aは、少なくともその一部が分子状となって、液体と同等の溶解能を有する超臨界流体の二酸化炭素中に溶解して混合する。すなわち、超臨界流体となった二酸化炭素は溶媒として振る舞うとともに、分子状となったシクロペンタジエニルルテニウム18bは溶質として振る舞う。本実施形態では、液体のシクロペンタジエニルルテニウム18aからルテニウムが析出し易いように、シクロペンタジエニルルテニウム18aを超臨界流体となった二酸化炭素に対して過飽和状態になるまで溶解させる。
Subsequently, the temperature and pressure of the atmosphere in the pressure-
分子状のシクロペンタジエニルルテニウム18bを超臨界流体となった二酸化炭素に対して過飽和状態になるまで溶解させるためには、前述したように、超臨界流体となった二酸化炭素を含む雰囲気中に水素を添加すればよい。この方法によれば、耐圧反応容器11内に過剰の固体のシクロペンタジエニルルテニウム18を導入することなく、水素のエントレーナ効果により超臨界流体となった二酸化炭素へのシクロペンタジエニルルテニウム18aの溶解度を増大させることができる。
In order to dissolve the
なお、超臨界流体となった二酸化炭素は、化学反応の観点において極めて安定した物体である。したがって、分子状のシクロペンタジエニルルテニウム18bが超臨界流体の二酸化炭素に対して過飽和となった状態では、分子状のシクロペンタジエニルルテニウム18bおよび二酸化炭素は、それぞれの相が互いに分離した二相分離状態で耐圧反応容器11内の雰囲気中に共存する。すなわち、分子状のシクロペンタジエニルルテニウム18bと超臨界流体の二酸化炭素とが互いに化学反応を起こして変質するおそれは殆どない。また、超臨界流体の二酸化炭素は気体と同等の高拡散性を有しているので、分子状のシクロペンタジエニルルテニウム18bは超臨界流体の二酸化炭素中に万遍なく略均一に溶解している。
Carbon dioxide that has become a supercritical fluid is an extremely stable object in terms of chemical reaction. Therefore, in a state where the
図4(a)に示すように、分子状のシクロペンタジエニルルテニウム18bや超臨界流体の二酸化炭素、あるいは水素19が共存する雰囲気中に異質な物体としてのシリコン基板16が存在すると、親和力によって分子状のシクロペンタジエニルルテニウム18bがシリコン基板16に向けて引き寄せられる。そして、分子状のシクロペンタジエニルルテニウム18bはシリコン基板16の表面に接触して吸着または付着する。しかるに、分子状のシクロペンタジエニルルテニウム18bは、表面張力が略ゼロに近い超臨界流体の二酸化炭素中に溶解していることにより、その流動性が非常に富んだ高密度状態になっている。このため、シリコン基板16の表面に吸着または付着した分子状のシクロペンタジエニルルテニウム18bは、図4(a)に示すように、シリコン基板16の表面に沿って滑らかに流動してシリコン基板16の表面よりも低い構造からなる各凹部15内に自己整合的に、かつ、選択的に導入される。すなわち、シリコン基板16の表面に吸着または付着した分子状のシクロペンタジエニルルテニウム18bは、各凹部15内に優先的に導入される。
As shown in FIG. 4A, when the
図4(b)に示すように、各凹部15内に分子状のシクロペンタジエニルルテニウム18bが侵入すると、シリコン基板16の表面付近で耐圧反応容器11内の雰囲気の密度に揺らぎが生じる。ひいては、超臨界流体の二酸化炭素の密度に揺らぎが生じる。具体的には、耐圧反応容器11内の雰囲気や超臨界流体の二酸化炭素の密度は、耐圧反応容器11内の上部で高く、下部で低くなる。すると、超臨界流体の二酸化炭素中に過飽和状態で溶解していた複数の分子状のシクロペンタジエニルルテニウム18b同士は、互いに引き寄せ合って毛細管現象により凝集する。この結果、各凹部15内に液体のシクロペンタジエニルルテニウム18aが析出する。
As shown in FIG. 4B, when the
図4(c)に示すように、各凹部15内で析出した液体のシクロペンタジエニルルテニウム18aは、一般的な液体と同様に、各凹部15の内側をそれらの底部から上部に向けて順次満たしていく。前述したように、超臨界流体の二酸化炭素は高密度性を有しているので、超臨界流体の二酸化炭素中に溶解している分子状のシクロペンタジエニルルテニウム18bは各凹部15の内側に殆ど隙間を作ることなく入り込むことができる。したがって、各凹部15の内側は、それらの底部から上部に向けて順次隙間なく液体のシクロペンタジエニルルテニウム18aによって満たされてゆく。
As shown in FIG. 4 (c), the
そして、各凹部15内で析出した液体のシクロペンタジエニルルテニウム18aは、水素19と反応して還元される。これにより、導電体21の主成分となるルテニウム20が、液体のシクロペンタジエニルルテニウム18aから分解されて各凹部15内に析出する。したがって、本実施形態においては、各凹部15の内側がそれらの底部から上部に向けて順次隙間なく液体のシクロペンタジエニルルテニウム18aによって満たされるのと併行して、各凹部15の内側にはそれらの底部から上部に向けて順次隙間なくルテニウム20が析出していく。このシクロペンタジエニルルテニウム18aからのルテニウム20の析出反応は、次の化学式(1)により表される。
The
RuIICp2 +H2 → Ru0 +2HCp・・・(1)
なお、この化学式(1)により表されるルテニウムの析出反応において、水素19はシクロペンタジエニルルテニウム18aに対する還元剤として機能する。そして、各凹部15内で析出したルテニウム20は、毛細管凝集により各凹部15内にそれらの底部から上部に向けて順次堆積していく。各凹部15の内側がルテニウム20で殆ど隙間なく満たされるまで、各凹部15内にルテニウム20を析出させる。また、上記化学式(1)で表される化学反応に応じて水素(H2 )19が消費されると、超臨界流体状態の二酸化炭素中のシクロペンタジエニルルテニウム18bの溶解度が低下するので、ルテニウム20の凝集がますます進行する。
Ru II Cp 2 + H 2 → Ru 0 + 2HCp (1)
In the ruthenium precipitation reaction represented by the chemical formula (1),
そして、図4(d)に示すように、各凹部15の内側からシリコン基板16の表面上にルテニウム20が溢れ出すまでルテニウム20を堆積させた後、導電体の選択形成装置1の送液用ポンプ4、逆止弁5、圧力調整器7、第1のバルブ8、第2のバルブ9、第3のバルブ10、およびマントルヒータ14等を停止させる。これにより、耐圧反応容器11内の雰囲気の加熱および加圧を停止して耐圧反応容器11内の雰囲気の温度および圧力を下げる。それとともに、耐圧反応容器11内への二酸化炭素や水素19の供給等を停止する。続けて、耐圧反応容器11内から二酸化炭素や水素19等を排気する。
Then, as shown in FIG. 4 (d), after
この結果、図5に示すように、シリコン基板16の表層部に形成された微細で高アスペクト比の複数個の凹部15の内部およびその開口部付近に、導電体としてのルテニウム単体からなる薄膜21が選択的に設けられる。各凹部15の内部は、空乏(ボイド)が形成されることなく、ルテニウム薄膜(Ru薄膜)21によって略隙間なく充填されている。
As a result, as shown in FIG. 5, a
次に、以上説明した本実施形態に係る導電体の選択的形成方法を用いて本発明者等が行った実験について、図6〜図8を参照しつつ説明する。 Next, experiments conducted by the inventors using the method for selectively forming a conductor according to the present embodiment described above will be described with reference to FIGS.
本発明者等は、図6に示すように、処理条件の一部を幾つか変更した設定の下で前述した導電体の選択的形成方法を試みた。具体的には、ルテニウム薄膜21の原料となるシクロペンタジエニルルテニウム18の量を、約25mg/ccまたは約5mg/ccのいずれかに設定した。それとともに、超臨界流体となる二酸化炭素に添加する水素19の添加圧力を、約1MPaまたは約0.2MPaのいずれかに設定した。なお、シリコン基板16等が収容される耐圧反応容器11内の雰囲気の圧力(全圧)は、約12MPaに設定した。また、ルテニウム薄膜21を堆積させる際の処理温度は、約250℃に設定した。そして、導電体の選択的形成方法を実行する際の処理時間は、約15分に設定した。
As shown in FIG. 6, the present inventors tried the above-described method for selectively forming a conductor under a setting in which some of the processing conditions were changed. Specifically, the amount of
また、図6には記載していないが、本発明者等は、シリコン基板16として構成が異なる第1〜第4の4種類のシリコン基板を用いた。具体的には、第1のシリコン基板は、基板本体としてのシリコン層の上に絶縁膜としての二酸化シリコン膜(SiO2 膜)が設けられた構成からなる。また、第2のシリコン基板は、第1のシリコン基板の二酸化シリコン膜の表面がルテニウムとは別体の他の導電体である金(Au)の薄膜によりコーティングされた構成からなる。また、第3のシリコン基板は、第1のシリコン基板の二酸化シリコン膜の表面がルテニウムとは別体の他の導電体である窒化チタニウム(チタンナイトライド、TiN)の薄膜によりコーティングされた構成からなる。さらに、第4のシリコン基板は、第3のシリコン基板のチタンナイトライド薄膜の表面が、さらに金薄膜によりコーティングされた構成からなる。
Although not shown in FIG. 6, the present inventors used first to fourth types of silicon substrates having different configurations as the
本発明者等は、これら第1〜第4の各シリコン基板の表層部に微細でアスペクト比の高い凹部(溝、孔)を複数個形成し、それら各凹部の内部にルテニウムからなる導電体を形成することを試みた。第1〜第4の各シリコン基板は、耐圧反応容器11内において超臨界流体である二酸化炭素の中にシクロペンタジエニルルテニウム18および水素19とともに封止された状態に配置される。このような処理方法をバッチ法と称する。ここでは、バッチ法を用いた各実験のうち、第2のシリコン基板16bに形成された各凹部15内にルテニウムからなる薄膜21を形成した実験の結果について、図7および図8を参照しつつ説明する。図7および図8には、シクロペンタジエニルルテニウム18の量を約25mg/ccに設定するとともに、水素19の添加圧力を約1.0MPaに設定して前述したバッチ法を行った結果についてSEM写真を用いて示す。
The inventors of the present invention formed a plurality of fine recess portions (grooves, holes) having a high aspect ratio in the surface layer portion of each of the first to fourth silicon substrates, and provided a conductor made of ruthenium inside each of the recess portions. Attempted to form. Each of the first to fourth silicon substrates is disposed in a sealed state in a pressure
図7に示すように、第2のシリコン基板16bの表面を構成する金の薄膜24の上には、各凹部15に沿って選択的にルテニウム薄膜21が形成されたことが確認された。また、図8に示すように、各凹部15は、第2のシリコン基板16bの基板本体であるシリコン層22の上に設けられた絶縁膜としての二酸化シリコン膜23内に形成されている。そして、第2のシリコン基板16bの表面と同様に、各凹部15の内側表面も金の薄膜24により全面的に覆われている。各凹部15の寸法は、底部の幅が約130nm、開口部の幅が約200nm、そして深さが約2μmに形成されている。すなわち、各凹部15のアスペクト比は、約10〜15である。このような構成からなる第2のシリコン基板16bに対して前述したバッチ法を行った結果、図8に示すように、各凹部15の内側は、それらの底部から上部にかけて殆ど隙間なく充填されていることが確認された。
As shown in FIG. 7, it was confirmed that the ruthenium
以上説明したように、この第1実施形態においては、液体と同等の溶解能、気体と同等の高拡散性、略ゼロに近い表面張力、高密度性、および化学的に安定している超臨界流体となった二酸化炭素中に、ルテニウム薄膜21の原料となる液体状のシクロペンタジエニルルテニウム18aを溶解させる。これにより、シクロペンタジエニルルテニウム18aは、複数の凹部15が微細でアスペクト比が約10〜15という高い形状を有していても、その内部を殆ど隙間なく充填することができる。また、シクロペンタジエニルルテニウム18aは、ルテニウム薄膜21の下地となる各凹部15の内側表面の材質(化学的性情)に拘らず、シリコン基板16の表面よりも低い構造からなる各凹部15内に自己整合的に、かつ、選択的に流れ込む。すなわち、導電体の主成分となる金属は、その下地の材質に拘らず、下地の構造もしくは物理的形状を利用して、各凹部15内を優先的に満たすことができる。このような原理を利用する導電体の形成方法(導電体薄膜の堆積方法)は、形状敏感堆積法とも称される。
As described above, in the first embodiment, the solubility equal to that of a liquid, the high diffusibility equivalent to that of a gas, the surface tension close to substantially zero, the high density, and the supercriticality that is chemically stable.
そして、各凹部15の内側は、その底部から上部(開口部)に向けて順次シクロペンタジエニルルテニウム18aによって殆ど隙間なく充填される。それとともに、各凹部15内を殆ど隙間なく優先的に充填したシクロペンタジエニルルテニウム18aからは、各凹部15の底部から上部に向けて順次シクロペンタジエニルルテニウム18aから析出したルテニウム20によって満たされていく。この結果、各凹部15は、たとえ微細でアスペクト比の高くても、その下地の材質に拘らず、ルテニウム薄膜21によって効率よく選択的に、かつ、容易に殆ど隙間を作らずに埋め込まれる。このように、各凹部15をその底部から上部に向けて順次埋め込んだり、あるいは充填したりしていく成膜方法(堆積方法)は、ボトムアップ成膜法(ボトムアップ堆積法)とも称することができる。
The inside of each
また、超臨界流体と形状敏感堆積法とを組み合わせた本実施形態の導電体の選択形成方法は、CVD法に比べて不純物が混入するおそれが低い。また、本実施形態の導電体の選択形成方法は、PVD法やCVD法に比べてはるかに高密度なプロセスであるので、高アスペクト比で複雑な形状の凹部15を効率よく容易に埋め込んで、複雑な形状の部品をより高速で作成することができる。すなわち、本実施形態の導電体の選択形成方法は、PVD法やCVD法に比べて高スループットである。例えば、PVD法やCVD法では、凹部のみならず凹部が形成されている層の表面全体に導電体の膜が形成されてしまう。これに対して、本実施形態の導電体の選択形成方法は、凹部15の内側もしくはその付近にのみ選択的に導電体の膜を形成することができるので、PVD法やCVD法に比べて原料が無駄になり難いとともに、全面CMP工程等の工程を省略することができる。すなわち、本実施形態の導電体の選択形成方法は、PVD法やCVD法に比べて生産効率が高い。
In addition, the method for selectively forming a conductor according to this embodiment, which combines a supercritical fluid and a shape-sensitive deposition method, is less likely to be contaminated with impurities than the CVD method. In addition, the method for selectively forming a conductor according to the present embodiment is a much higher density process than the PVD method or the CVD method. Therefore, the
また、液体原料を利用する有機金属CVD法では液体原料が化学的に不安定でプロセスマージンが小さいのに対して、本実施形態の導電体の選択形成方法は、原料が化学的安定しておりプロセスマージンが大きい。それとともに、本実施形態の導電体の選択形成方法は、ルテニウム薄膜21をPVD法やCVD法に比べて低温で成膜可能であるため堆積温度のプロセスマージンが広い。すなわち、本実施形態の導電体の選択形成方法は、プロセス温度依存性を緩和することもできる。さらに、本実施形態の導電体の選択形成方法は、PVD法やCVD法に比べて高価で希少な原料の回収率が高く、再利用も容易である。このように、本実施形態の導電体の選択形成方法は、PVD法やCVD法に比べて省原料、省エネルギーであるので、プロセス効率がよく環境にも優しい。さらには、本実施形態の導電体の選択形成方法によれば、PVD法やCVD法に比べて工程を省略したり、あるいは原料の使用量を抑制もしくは低減したりすることができるので、PVD法やCVD法に比べて製造コストを容易に抑制もしくは低減することができる。
In addition, in the metal organic chemical vapor deposition method using a liquid material, the liquid material is chemically unstable and the process margin is small, whereas in the selective formation method of the conductor of this embodiment, the material is chemically stable. Large process margin. At the same time, the method for selectively forming a conductor according to the present embodiment has a wide process margin of deposition temperature because the ruthenium
(第2の実施の形態)
次に、本発明に係る第2実施形態について図9〜図13を参照しつつ説明する。図9は、本実施形態に係る導電体の選択形成方法により形成された導電体の付近をSEM写真を用いて示す断面図または斜視図である。図10は、本実施形態に係る導電体の選択形成方法により形成された導電体の付近をSEM写真を用いて示す断面図または平面図である。図11は、本実施形態に係る導電体の選択形成方法により形成された導電体の付近をSEM写真を用いて示す断面図または斜視図である。図12は、図9〜図10に示す導電体を形成する際の処理条件を表にして示す図である。図13は、本実施形態に係る導電体の選択形成方法による結果を図12に示す処理条件ごとに分類して表にして示す図である。なお、前述した第1実施形態と同一部分には同一符号を付して、それらの詳しい説明を省略する。
(Second Embodiment)
Next, a second embodiment according to the present invention will be described with reference to FIGS. FIG. 9 is a cross-sectional view or perspective view showing the vicinity of a conductor formed by the method for selectively forming a conductor according to the present embodiment using an SEM photograph. FIG. 10 is a cross-sectional view or plan view showing the vicinity of a conductor formed by the method for selectively forming a conductor according to the present embodiment using an SEM photograph. FIG. 11 is a cross-sectional view or perspective view showing the vicinity of a conductor formed by the method for selectively forming a conductor according to the present embodiment using an SEM photograph. FIG. 12 is a table showing the processing conditions for forming the conductor shown in FIGS. 9 to 10. FIG. 13 is a table showing the results obtained by the method for selectively forming conductors according to the present embodiment, classified according to the processing conditions shown in FIG. In addition, the same code | symbol is attached | subjected to the same part as 1st Embodiment mentioned above, and those detailed description is abbreviate | omitted.
本実施形態においては、前述した第1実施形態において本発明者等が行った実験を、処理条件を若干変えて行った結果について説明する。 In the present embodiment, a description will be given of the results of experiments performed by the present inventors in the first embodiment described above with slightly different processing conditions.
図12に示すように、本実施形態においては、第1実施形態で説明した実験と異なり、ルテニウム薄膜21の原料となるシクロペンタジエニルルテニウム(Ru(Cp)2 )18の量を、約50mg/ccまたは約10mg/ccのいずれかに設定した。他の処理条件は第1実施形態で説明した実験と同様である。このような処理条件の下、前述した第1〜第4の各シリコン基板に対して、第1実施形態で説明した導電体の選択形成方法を用いたルテニウム薄膜21の形成を試みた。そして、第1〜第4の各シリコン基板に対して、ルテニウム薄膜21の堆積状況(埋め込み性)および形状敏感性(選択性)の2点について実験結果を分析した。
As shown in FIG. 12, in this embodiment, unlike the experiment described in the first embodiment, the amount of cyclopentadienyl ruthenium (Ru (Cp) 2 ) 18 that is a raw material of the ruthenium
図9(a)〜(d)に示すように、第1のシリコン基板16aは、基板本体としてのシリコン層22の上に絶縁膜としての二酸化シリコン膜(SiO2 膜)23が設けられた構成からなる。また、第2のシリコン基板16bは、第1のシリコン基板16aの二酸化シリコン膜23の表面が金(Au)の薄膜24によりコーティングされた構成からなる。また、第3のシリコン基板16cは、第1のシリコン基板16aの二酸化シリコン膜23の表面がチタンナイトライド(TiN)の薄膜31によりコーティングされた構成からなる。さらに、第4のシリコン基板16dは、第3のシリコン基板16cのチタンナイトライド薄膜31の表面が、さらに金薄膜24によりコーティングされた構成からなる。
As shown in FIGS. 9A to 9D, the
先ず、図9(a)には、シクロペンタジエニルルテニウム18の量を約50mg/ccに設定するとともに水素19の添加圧力を約1MPaに設定した上で、第1のシリコン基板16aに対して第1実施形態で説明した導電体の選択形成方法によりルテニウム薄膜21を形成する実験を行った結果を示す。図9(a)に示す写真から明らかなように、ルテニウム薄膜21は各凹部15を殆ど隙間なく埋め込んで堆積されており、ルテニウム薄膜21の堆積状況は良好である。しかし、ルテニウム薄膜21は各凹部15およびその開口部付近のみならず、第1のシリコン基板16aの表面上に全面的に堆積している。したがって、ルテニウム薄膜21の形状敏感性は余り期待することができない。
First, in FIG. 9A, the amount of
次に、図9(b)には、シクロペンタジエニルルテニウム18の量を約50mg/ccに設定するとともに水素19の添加圧力を約1MPaに設定した上で、第2のシリコン基板16bに対して第1実施形態で説明した導電体の選択形成方法によりルテニウム薄膜21を形成する実験を行った結果を示す。図9(b)に示す写真から明らかなように、ルテニウム薄膜21は各凹部15を埋め込むように堆積されており、ルテニウム薄膜21の堆積状況は良好である。また、ルテニウム薄膜21は、各凹部15に沿ってその内部および開口部付近に選択的に堆積している。したがって、ルテニウム薄膜21の形状敏感性も良好である。
Next, in FIG. 9B, the amount of
次に、図9(c)には、シクロペンタジエニルルテニウム18の量を約50mg/ccに設定するとともに水素19の添加圧力を約1MPaに設定した上で、第3のシリコン基板16cに対して第1実施形態で説明した導電体の選択形成方法によりルテニウム薄膜21を形成する実験を行った結果を示す。図9(c)に示す写真から明らかなように、ルテニウム薄膜21は各凹部15を殆ど隙間なく埋め込んで堆積されており、ルテニウム薄膜21の堆積状況は良好である。しかし、第1のシリコン基板16aの場合と同様に、ルテニウム薄膜21は各凹部15およびその開口部付近のみならず、第3のシリコン基板16cの表面上に全面的に厚肉形状で堆積している。したがって、ルテニウム薄膜21の形状敏感性は余り期待することができない。
Next, in FIG. 9C, the amount of
次に、図9(d)には、シクロペンタジエニルルテニウム18の量を約50mg/ccに設定するとともに水素19の添加圧力を約1MPaに設定した上で、第4のシリコン基板16dに対して第1実施形態で説明した導電体の選択形成方法によりルテニウム薄膜21を形成する実験を行った結果を示す。図9(d)に示す写真から明らかなように、ルテニウム薄膜21は各凹部15を殆ど隙間なく埋め込んで堆積されており、ルテニウム薄膜21の堆積状況は良好である。しかし、第1および第3の各シリコン基板16a,16cの場合と同様に、ルテニウム薄膜21は各凹部15およびその開口部付近のみならず、第4のシリコン基板16dの表面上に全面的に厚肉形状で堆積している。したがって、ルテニウム薄膜21の形状敏感性は余り期待することができない。
Next, in FIG. 9 (d), the amount of
次に、図10(a)には、シクロペンタジエニルルテニウム18の量を約10mg/ccに設定するとともに水素19の添加圧力を約1MPaに設定した上で、第1のシリコン基板16aに対して第1実施形態で説明した導電体の選択形成方法によりルテニウム薄膜21を形成する実験を行った結果を示す。図10(a)に示す写真から明らかなように、ルテニウム薄膜21は各凹部15を殆ど隙間なく埋め込んで堆積されており、ルテニウム薄膜21の堆積状況は良好である。また、ルテニウム薄膜21は、各凹部15に沿ってその内部および開口部付近に選択的に堆積している。したがって、ルテニウム薄膜21の形状敏感性も良好である。
Next, in FIG. 10A, the amount of
次に、図10(b)には、シクロペンタジエニルルテニウム18の量を約10mg/ccに設定するとともに水素19の添加圧力を約1MPaに設定した上で、第2のシリコン基板16bに対して第1実施形態で説明した導電体の選択形成方法によりルテニウム薄膜21を形成する実験を行った結果を示す。図10(b)に示す写真から明らかなように、ルテニウム薄膜21は各凹部15を偏って埋め込んでおり、その堆積状況は余り期待することができない。また、ルテニウム薄膜21は各凹部15およびその開口部付近のみならず、第3のシリコン基板16cの表面上に山形状で盛り上がるように堆積している。したがって、ルテニウム薄膜21の形状敏感性は悪い。
Next, in FIG. 10B, the amount of
次に、図10(c)には、シクロペンタジエニルルテニウム18の量を約10mg/ccに設定するとともに水素19の添加圧力を約1MPaに設定した上で、第3のシリコン基板16cに対して第1実施形態で説明した導電体の選択形成方法によりルテニウム薄膜21を形成する実験を行った結果を示す。図10(c)に示す写真から明らかなように、ルテニウム薄膜21は各凹部15を殆ど埋め込んでおらす、その堆積状況は悪い。また、ルテニウム薄膜21は各凹部15およびその開口部付近のみならず、第3のシリコン基板16cの表面上のどこにも殆ど堆積していない。したがって、ルテニウム薄膜21の形状敏感性も悪い。
Next, in FIG. 10C, the amount of
次に、図10(d)には、シクロペンタジエニルルテニウム18の量を約10mg/ccに設定するとともに水素19の添加圧力を約1MPaに設定した上で、第4のシリコン基板16dに対して第1実施形態で説明した導電体の選択形成方法によりルテニウム薄膜21を形成する実験を行った結果を示す。図10(d)に示す写真から明らかなように、ルテニウム薄膜21は各凹部15を部分的ではあるが、殆ど隙間なく埋め込んで堆積されており、ルテニウム薄膜21の堆積状況は良好である。また、ルテニウム薄膜21は、各凹部15に沿ってその内部および開口部付近に選択的に堆積している。したがって、ルテニウム薄膜21の形状敏感性も良好である。
Next, in FIG. 10D, the amount of
次に、図11(a)には、シクロペンタジエニルルテニウム18の量を約10mg/ccに設定するとともに水素19の添加圧力を約0.2MPaに設定した上で、第1のシリコン基板16aに対して第1実施形態で説明した導電体の選択形成方法によりルテニウム薄膜21を形成する実験を行った結果を示す。図11(a)に示す写真から明らかなように、ルテニウム薄膜21は各凹部15を殆ど埋め込んでおらず、ルテニウム薄膜21の堆積状況は悪い。これに伴って、ルテニウム薄膜21の形状敏感性は判断不可能である。
Next, FIG. 11A shows the
次に、図11(b)には、シクロペンタジエニルルテニウム18の量を約10mg/ccに設定するとともに水素19の添加圧力を約0.2MPaに設定した上で、第2のシリコン基板16bに対して第1実施形態で説明した導電体の選択形成方法によりルテニウム薄膜21を形成する実験を行った結果を示す。図11(b)に示す写真から明らかなように、ルテニウム薄膜21は各凹部15を部分的ではあるが、埋め込んで堆積されており、ルテニウム薄膜21の堆積状況は良好である。しかし、ルテニウム薄膜21は各凹部15およびその開口部付近のみならず、第4のシリコン基板16dの表面上に全面的に厚肉形状で堆積している。したがって、ルテニウム薄膜21の形状敏感性は悪い。
Next, in FIG. 11B, the amount of
次に、図11(c)には、シクロペンタジエニルルテニウム18の量を約10mg/ccに設定するとともに水素19の添加圧力を約0.2MPaに設定した上で、第3のシリコン基板16cに対して第1実施形態で説明した導電体の選択形成方法によりルテニウム薄膜21を形成する実験を行った結果を示す。図11(c)に示す写真から明らかなように、ルテニウム薄膜21は各凹部15およびその開口部付近のみならず、第3のシリコン基板16cの表面上のどこにも殆ど堆積していない。したがって、ルテニウム薄膜21の堆積状況は悪い。これに伴って、ルテニウム薄膜21の形状敏感性は判断不可能である。
Next, in FIG. 11C, the amount of
次に、図11(d)には、シクロペンタジエニルルテニウム18の量を約10mg/ccに設定するとともに水素19の添加圧力を約0.2MPaに設定した上で、第4のシリコン基板16dに対して第1実施形態で説明した導電体の選択形成方法によりルテニウム薄膜21を形成する実験を行った結果を示す。図11(d)に示す写真から明らかなように、ルテニウム薄膜21は各凹部15を殆ど隙間なく埋め込んで堆積されており、ルテニウム薄膜21の堆積状況は良好である。しかし、ルテニウム薄膜21は各凹部15およびその開口部付近のみならず、第4のシリコン基板16dの表面上に全面的に厚肉形状で堆積している。これに伴って、ルテニウム薄膜21の形状敏感性は判断不可能である。
Next, in FIG. 11D, the amount of
以上、図9(a)〜(d)、図10(a)〜(d)、および図11(a)〜(d)を参照しつつ説明した本実施形態の実験の結果を、図13に表としてまとめて示す。図13中○印は良好を表す。また、図13中△印は可もなく不可もないことを表す。そして、図13中×印は不良を表す。図13に示されている結果からは、シクロペンタジエニルルテニウム(Ru(Cp)2 )18の量が多いほどルテニウム薄膜21の形状敏感性は向上することが分かった。また、添加する水素19の量は、多過ぎるとルテニウム薄膜21の成膜反応が不安定になる場合もあることが分かった。
The results of the experiment of the present embodiment described above with reference to FIGS. 9A to 9D, FIGS. 10A to 10D, and FIGS. 11A to 11D are shown in FIG. It shows together as a table. In FIG. 13, “◯” indicates good. Further, in FIG. 13, the Δ mark indicates that it is neither possible nor impossible. And the x mark in FIG. 13 represents a defect. From the results shown in FIG. 13, it was found that the shape sensitivity of the ruthenium
さらに、図13に示されている結果、ならびに図9(a)〜(d)、図10(a)〜(d)、および図11(a)〜(d)に示されている写真から、ルテニウム薄膜21の下地の材質は、形状敏感堆積には殆ど関係がないことが分かった。ルテニウム薄膜21の下地の材質は、ルテニウム薄膜21の堆積量に影響を及ぼすことが分かった。具体的には、ルテニウム薄膜21の下地の材質がAu薄膜24やTiN薄膜31などの導電体からなる場合、ルテニウム薄膜21の下地の材質がSiO2 膜23等の絶縁膜からなる場合に比べてルテニウム薄膜21の堆積量が増大することが分かった。したがって、ルテニウム薄膜21の堆積量を増大させたい場合には、ルテニウム薄膜21の下地を導電体により形成すればよい。
Further, from the results shown in FIG. 13 and the photographs shown in FIGS. 9 (a) to (d), FIGS. 10 (a) to (d), and FIGS. 11 (a) to (d), It was found that the material of the ruthenium
以上説明したように、この第2実施形態によれば、前述した第1実施形態と同様の効果を得ることができる。 As described above, according to the second embodiment, the same effects as those of the first embodiment described above can be obtained.
(第3の実施の形態)
次に、本発明に係る第3実施形態について図14を参照しつつ説明する。図14は、本実施形態に係る導電体の選択形成方法により形成された導電体の付近をSEM写真を用いて示す断面図である。なお、前述した第1および第2の各実施形態と同一部分には同一符号を付して、それらの詳しい説明を省略する。
(Third embodiment)
Next, a third embodiment according to the present invention will be described with reference to FIG. FIG. 14 is a cross-sectional view showing the vicinity of a conductor formed by the method for selectively forming a conductor according to the present embodiment using an SEM photograph. In addition, the same code | symbol is attached | subjected to the same part as each 1st and 2nd embodiment mentioned above, and those detailed description is abbreviate | omitted.
本実施形態においては、シリコン基板16の凹部15に設ける導電体として、銅(Cu)からなる薄膜を設けることとする。
In the present embodiment, a thin film made of copper (Cu) is provided as the conductor provided in the
本実施形態で用いるシリコン基板は、具体的には、第2実施形態において説明した第4のシリコン基板16dである。すなわち、本実施形態で用いるシリコン基板16dは、図14に示すように、基板本体としてのシリコン層(Si層)22の上に絶縁膜としての二酸化シリコン膜(SiO2 膜)23が設けられた構成を基礎とする。そして、二酸化シリコン膜23の内部に微細でかつアスペクト比の高い凹部15が複数個形成されている。各凹部15は、その幅が約100nmで、かつ、深さが約500nmに形成されている。すなわち、本実施形態における各凹部15のアスペクト比は、約5である。
Specifically, the silicon substrate used in the present embodiment is the
また、各凹部15の内側表面をはじめとして、二酸化シリコン膜23の表面上には、チタンナイトライド(TiN)の薄膜31が全面的にコーティングされている。さらに、このTiN薄膜31の表面上には金(Au)の薄膜24が全面的にコーティングされている。Au薄膜24は、蒸着法によりTiN薄膜31の表面上に成膜される。これにより、TiN薄膜31がすることを抑制するとともに、銅(Cu)薄膜41を設ける下地層の表面導電性を回復もしくは向上させる。
A
Cu薄膜41の原料となるCuを含む金属化合物としては、例えば有機金属錯体の一種であるジイソブチリルメタナート銅(Cu(C7H15O2 )2 ,Cu(dibm)2 )を用いる。また、耐圧反応容器11内の雰囲気の圧力(全圧)は、約13MPaに設定する。また、耐圧反応容器11内の雰囲気の温度は、約230℃に設定する。また、水素19の添加圧力は約0.3MPaに設定する。さらに、Cu薄膜41を成膜(堆積)する処理時間は、約15分に設定した。このような条件の下、第1実施形態において説明した導電体の選択形成方法を実行する。
As a metal compound containing Cu that is a raw material of the Cu
この結果、図14に示すように、各凹部15のうちの幾つかの内部およびその上方に選択的にCu薄膜41を堆積させることができた。
As a result, as shown in FIG. 14, the Cu
以上説明したように、この第3実施形態によれば、ルテニウムの代わりに銅を用いた場合でも、前述した第1および第2の各実施形態と同様の効果を得ることができる。すなわち、Cu薄膜41を用いた場合でも、第1実施形態のRu薄膜21を用いる場合と同様に、各凹部15の内側をボトムアップ成膜法(ボトムアップ堆積法)により埋め込むことができる。
As described above, according to the third embodiment, even when copper is used instead of ruthenium, the same effects as those of the first and second embodiments described above can be obtained. That is, even when the Cu
(第4の実施の形態)
次に、本発明に係る第4実施形態について図15を参照しつつ説明する。図15は、本実施形態に係る半導体装置の製造方法を示す断面図である。なお、前述した第1〜第3の各実施形態と同一部分には同一符号を付して、それらの詳しい説明を省略する。
(Fourth embodiment)
Next, a fourth embodiment according to the present invention will be described with reference to FIG. FIG. 15 is a cross-sectional view illustrating the method for manufacturing the semiconductor device according to the present embodiment. In addition, the same code | symbol is attached | subjected to the same part as each 1st-3rd embodiment mentioned above, and those detailed description is abbreviate | omitted.
本実施形態においては、第1実施形態において説明した導電体の選択形成方法を用いて、半導体装置を製造する技術について説明する。具体的には、前述した導電体の選択形成方法を用いて、トレンチキャパシタの埋め込み電極を形成する。 In the present embodiment, a technique for manufacturing a semiconductor device using the conductor selective formation method described in the first embodiment will be described. Specifically, the buried electrode of the trench capacitor is formed using the above-described method for selectively forming a conductor.
図15に示すように、本実施形態で用いるシリコン基板16は、その基板本体がP型のシリコン層(Si層)22によって構成されている。また、このP型シリコン層22の表層部はPウェル51となっている。そして、シリコン基板16の表層部でもあるPウェル51の内部に微細かつアスペクト比の高い凹部(トレンチ)52が形成されている。トレンチ52の内側の表層部にはn型の不純物がイオン注入などにより導入されており、トレンチキャパシタ58のカソード53となる。また、トレンチ52の内部には、容量絶縁膜となるシリコン酸化膜(SiO2 膜)54がカソード53の表面を覆って設けられている。さらに、シリコン基板16の表層部には、素子分離領域55や図示しないトランジスタのソース領域またはドレイン領域となるn+ 型の不純物拡散領域56が形成されている。
As shown in FIG. 15, the
このような構造からなるシリコン基板16を耐圧反応容器11内に収容した後、第1実施形態において説明した導電体の選択形成方法を実行する。この際、トレンチ52内に設ける導電体をRuにより形成する場合には、前述した第1および第2の各実施形態の処理条件のうち、堆積性および形状敏感性が共に良好な処理条件を採用すれば良い。これにより、微細でアスペクト比の高いトレンチ52の内部およびその開口部周辺に選択的に、かつ、殆ど隙間を作らずにトレンチキャパシタ58の埋め込み電極となるRu膜57を成膜することができる。Ru膜57の成膜処理が終了した後、シリコン基板16を耐圧反応容器11の内部から取り出して、エッチング処理などによってRu膜57を所望の埋め込み電極の形状に成形する。これにより、シリコン基板16の表層部に、Ru膜を用いて所望の形状に形成された埋め込み電極としてのプレート電極57が設けられる。ひいては、シリコン基板16の表層部に、カソード53、容量絶縁膜54、およびプレート電極57からなるトレンチキャパシタ58が設けられる。
After the
この後、トレンチキャパシタ58が設けられたシリコン基板16の表面上に、周知の技術によってワード59やビット線60、ビット線60と不純物拡散領域56との導通を得るためのコンタクトプラグ61、および層間絶縁膜62などを設ければよい。なお、プレート電極57と同様に、コンタクトプラグ61も第1実施形態において説明した導電体の選択形成方法により形成しても構わないのはもちろんである。これまでの工程により、図15に示す構造からなる半導体装置63を得る。
Thereafter, the
以上説明したように、この第4実施形態によれば、前述した第1〜第3の各実施形態と同様の効果を得ることができる。また、立体的で複雑な形状を有するプレート電極57を備えるトレンチキャパシタ58も効率よく、かつ、容易に形成することができる。ひいては、トレンチキャパシタ58を備える半導体装置63を効率よく、かつ、容易に製造することができる。このような半導体装置63は生産効率が良く、製造工程も簡略化することができるので、安価に製造することができる。
As described above, according to the fourth embodiment, the same effects as those of the first to third embodiments described above can be obtained. Further, the trench capacitor 58 including the
(第5の実施の形態)
次に、本発明に係る第5実施形態について図16を参照しつつ説明する。図16は、本実施形態に係る半導体装置の製造方法を示す断面図である。なお、前述した第1〜第4の各実施形態と同一部分には同一符号を付して、それらの詳しい説明を省略する。
(Fifth embodiment)
Next, a fifth embodiment according to the present invention will be described with reference to FIG. FIG. 16 is a cross-sectional view showing the method for manufacturing a semiconductor device according to this embodiment. In addition, the same code | symbol is attached | subjected to the same part as each 1st-4th embodiment mentioned above, and those detailed description is abbreviate | omitted.
本実施形態においても、前述した第4実施形態と同様に、第1実施形態において説明した導電体の選択形成方法を用いて、半導体装置を製造する技術について説明する。ただし、本実施形態では、第4実施形態と異なり、前述した導電体の選択形成方法を用いて多層配線構造を形成する。 In the present embodiment as well, as in the fourth embodiment described above, a technique for manufacturing a semiconductor device using the conductor selective formation method described in the first embodiment will be described. However, in the present embodiment, unlike the fourth embodiment, the multilayer wiring structure is formed using the above-described method for selectively forming a conductor.
先ず、図16(a)に示すように、配線とプラグとが別体に形成された、いわゆるシングルダマシン構造からなる上層配線を備える多層配線構造を形成する場合について説明する。 First, as shown in FIG. 16A, a case will be described in which a multilayer wiring structure including an upper layer wiring having a so-called single damascene structure in which wirings and plugs are formed separately is described.
先ず、シリコン基板16の基板本体22の上に、周知のCVD法により第1層目の層間絶縁膜23aを設ける。続けて、下層配線となる第1層目の配線73を設けるための下層配線形成用凹部71を、周知のエッチング工程などによって第1層目の層間絶縁膜23a中に形成する。続けて、周知のCVD法やCMP法などにより、下層配線用バリアメタル膜72および下層配線となるCu膜73を下層配線形成用凹部71内に埋め込む。これにより、第1層目の層間絶縁膜23a中に下層配線となる第1層目の配線73が設けられる。
First, a first
続けて、下層Cu配線73が設けられた第1層目の層間絶縁膜23aの上に、周知のCVD法により第2層目の層間絶縁膜のうち下層側となる層間絶縁膜23bを設ける。続けて、下層Cu配線73と上層配線79との導通を得るためのヴィアプラグ76を設けるためのヴィアホール74を、周知のエッチング工程などによって第2層目の下層側層間絶縁膜23b中に形成する。続けて、周知のCVD法などにより、ヴィアプラグ用バリアメタル膜75をヴィアホール74の内側表面をはじめとする第2層目の下層側層間絶縁膜23bの表面上に成膜する。
Subsequently, an
続けて、バリアメタル膜75が設けられたシリコン基板16を耐圧反応容器11内に収容する。この後、第1実施形態において説明した導電体の選択形成方法を実行する。この際、ヴィアプラグ76をCuにより形成する場合には、前述した第3実施形態の処理条件を採用すれば良い。これにより、微細でアスペクト比の高いヴィアホール74の内部およびその開口部周辺に選択的に、かつ、殆ど隙間を作らずにヴィアプラグとなるCu膜76を成膜することができる。Cu膜76の成膜処理が終了した後、シリコン基板16を耐圧反応容器11の内部から取り出して、周知のCMP処理などによってCu膜76およびバリアメタル膜75をヴィアホール74の内部に埋め込む。これにより、第2層目の下層側層間絶縁膜23b中にCuヴィアプラグ76が設けられる。
Subsequently, the
続けて、Cuヴィアプラグ76が設けられた第2層目の下層側層間絶縁膜23bの上に、周知のCVD法により第2層目の層間絶縁膜のうち上層側となる層間絶縁膜23cを設ける。続けて、上層配線79を設けるための上層配線形成用凹部77を、周知のエッチング工程などによって第2層目の上層側層間絶縁膜23c中に形成する。続けて、周知のCVD法などにより、上層配線用バリアメタル膜78を上層配線形成用凹部77の内側表面をはじめとする第2層目の上層側層間絶縁膜23cの表面上に成膜する。
Subsequently, an
続けて、バリアメタル膜78が設けられたシリコン基板16を再び耐圧反応容器11内に収容する。この後、第1実施形態において説明した導電体の選択形成方法を実行する。この際、上層配線79をCuにより形成する場合には、Cuヴィアプラグ76を形成した場合と同様に、前述した第3実施形態の処理条件を採用すれば良い。これにより、微細な上層配線形成用凹部77の内部およびその開口部周辺に選択的に、かつ、殆ど隙間を作らずに上層配線となるCu膜79を成膜することができる。Cu膜79の成膜処理が終了した後、シリコン基板16を再び耐圧反応容器11の内部から取り出して、周知のCMP処理などによってCu膜79およびバリアメタル膜78を上層配線形成用凹部77の内部に埋め込む。これにより、第2層目の上層側層間絶縁膜23c中に、Cuヴィアプラグ76と別体に形成された第2層目の配線79が設けられる。すなわち、いわゆるシングルダマシン構造からなる上層Cu配線79が第2層目の上層側層間絶縁膜23c中に設けられる。
Subsequently, the
これまでの工程により、図16(a)に示すように、シングルダマシン構造からなる上層Cu配線79と下層Cu配線73とが、バリアメタル膜75,78およびCuヴィアプラグ76を介して導通された上下2層の多層配線構造を備える半導体装置80を得る。
16A, the
次に、図16(b)に示すように、配線とプラグとが一体に形成された、いわゆるデュアルダマシン構造からなる上層配線を備える多層配線構造を形成する場合について説明する。 Next, as shown in FIG. 16B, a case will be described in which a multilayer wiring structure including an upper layer wiring having a so-called dual damascene structure in which wiring and a plug are integrally formed is described.
先ず、前述した半導体装置80を製造する場合と同様の工程により、第1層目の層間絶縁膜23a中に下層Cu配線73を設ける。
First, the lower
続けて、下層Cu配線73が設けられた第1層目の層間絶縁膜23aの上に、周知のCVD法により第2層目の層間絶縁膜23dを設ける。続けて、上層配線を設けるための上層配線形成用凹部81および上層配線と下層Cu配線73との導通を得るためのヴィアプラグを設けるためのヴィアホール82を、周知のエッチング工程などによって第2層目の層間絶縁膜23d中に互いに連通させて一体に形成する。続けて、周知のCVD法などにより、上層配線用バリアメタル膜83をヴィアホール82の内側表面をはじめとする第2層目の層間絶縁膜23dの表面上に成膜する。
Subsequently, a second
続けて、バリアメタル膜83が設けられたシリコン基板16を耐圧反応容器11内に収容する。この後、第1実施形態において説明した導電体の選択形成方法を実行する。この際、上層配線およびヴィアプラグをCuにより形成する場合には、前述した半導体装置80を製造する場合と同様に、第3実施形態の処理条件を採用すれば良い。これにより、微細でアスペクト比の高いヴィアホール82および上層配線形成用凹部81の内部、ならびに上層配線形成用凹部81の開口部周辺に選択的に、かつ、殆ど隙間を作らずにヴィアプラグおよび上層配線となるCu膜を成膜することができる。Cu膜の成膜処理が終了した後、シリコン基板16を耐圧反応容器11の内部から取り出して、周知のCMP処理などによってCu膜およびバリアメタル膜83をヴィアホール82および上層配線形成用凹部81の内部に埋め込む。これにより、第2層目の層間絶縁膜23d中に、Cuヴィアプラグ84と一体に形成された第2層目の配線85が設けられる。すなわち、いわゆるデュアルダマシン構造からなる上層Cu配線85が第2層目の層間絶縁膜23d中に設けられる。
Subsequently, the
これまでの工程により、図16(b)に示すように、デュアルダマシン構造からなる上層Cu配線85と下層Cu配線73とが、バリアメタル膜72,83およびCuヴィアプラグ84を介して導通された上下2層の多層配線構造を備える半導体装置86を得る。
16B, the upper Cu wiring 85 and the
以上説明したように、この第5実施形態によれば、前述した第1〜第4の各実施形態と同様の効果を得ることができる。また、上層Cu配線79,85およびCuヴィアプラグ76,84と同様に、下層Cu配線73も第1実施形態において説明した導電体の選択形成方法により形成しても構わないのはもちろんである。
As described above, according to the fifth embodiment, the same effects as those of the first to fourth embodiments described above can be obtained. Further, like the upper layer Cu wirings 79 and 85 and the Cu via
なお、本発明に係る導電体の選択形成方法および半導体装置の製造方法は、前述した第1〜第5の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成、あるいは製造工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。 The method for selectively forming a conductor and the method for manufacturing a semiconductor device according to the present invention are not limited to the first to fifth embodiments described above. Without departing from the spirit of the present invention, a part of the configuration or manufacturing process can be changed to various settings, or various settings can be appropriately combined and used. .
例えば、超臨界流体となった二酸化炭素中に液体のシクロペンタジエニルルテニウム18aを過剰に溶解させる方法は、第1実施形態において採用した超臨界流体となった二酸化炭素中に水素19を混入させる方法のみには限定されない。耐圧反応容器11内の容積に対するシクロペンタジエニルルテニウム18の仕込み量を増やすことにより、超臨界流体となった二酸化炭素中に液体のシクロペンタジエニルルテニウム18aを過剰に溶解させても構わない。この場合、本発明に係る導電体の選択形成処理を行うのに先立って、耐圧反応容器11内に過剰のシクロペンタジエニルルテニウム18を予め収容しておけばよい。
For example, in the method of excessively dissolving
また、第1、第2、および第4の各実施形態においては、各凹部15内に設ける導電体として、いわゆるグルー膜として検討されているルテニウム薄膜21を成膜した。また、第3および第5の各実施形態においては、各凹部15内に設ける導電体として、Cu薄膜41,76,79,84,85を成膜した。しかし、各凹部15内に設けられる導電体は、必ずしもルテニウムや銅には限定されない。各凹部15内に設けられる導電体としては、ルテニウム以外の白金族に属する金属を主成分とする導電体でも構わない。具体的には、本発明に係る導電体の選択形成処理によれば、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、あるいはオスミウム(Os)を主成分とする導電体を凹部15内に設けることもできる。
In each of the first, second, and fourth embodiments, the ruthenium
また、ルテニウム20,21を含む有機金属錯体(プリカーサ)は、前述したシクロペンタジエニルルテニウム(Ru(C5H5)2 ,RuCp2 )18には限定されない。ルテニウム20,21を含む有機金属錯体としては、シクロペンタジエニルルテニウム18以外にも、例えばRuCpMe,Ru(C5HF6O2 )2 ,Ru(C11H19O2 )3 等の有機Ru化合物や含酸素Ru錯体などを用いても、第1、第2、および第4の各実施形態と同様の効果を得ることができる。同様に、Cu41を含む有機金属錯体は、前述したジイソブチリルメタナート銅(Cu(C7H15O2 )2 ,Cu(dibm)2 )には限定されない。Cu41を含む有機金属錯体としては、ジイソブチリルメタナート銅以外にも、例えばCu+2 (ヘキサフルオロアセチルアセトネート)2 , Cu+2 (アセチルアセトネート)2 , Cu+2 (2,2,6,6−テトラメチル−3,5−ヘプタンジオン)2 等を用いても、第3および第5の各実施形態と同様の効果を得ることができる。また、これら導電体の主成分となる金属を含む金属化合物(有機金属錯体)は、処理前における相(状態)が必ずしも固相(固体)である必要はない。導電体の主成分となる金属を含む金属化合物の処理前における相(状態)は、液相(液体)であっても構わない。
The organometallic complex (precursor) containing
また、各凹部15内に設けられる導電体は、必ずしもルテニウムや銅などの単一の金属からなる金属単体には限定されない。例えば、各凹部15内に設けられる導電体は、2種類以上の金属からなる合金でも構わない。各凹部15内に設けられる導電体は、少なくとも少なくとも1種類の金属を含んで導電性を有していれば良い。例えば、本発明に係る導電体の選択形成方法において、銅を含む金属化合物としての有機金属錯体およびアルミニウムを含む金属化合物としての有機金属錯体を超臨界流体の二酸化炭素中に溶解させる。このようにすれば、銅とアルミニウムの合金を各凹部15内に設けることも可能である。
Further, the conductor provided in each
また、超臨界流体の原料は二酸化炭素には限定されない。他の超臨界流体の原料としては、例えばエタン(C2H6 )、一酸化二窒素(N2O)、ブタン(C3H8 )、アンモニア(NH3 )、ヘキサン(C6H14 )、メタノール(CH3OH)、エタノール(C2H5OH)、あるいは水(H2O)などが挙げられる。これら各材料のうち、エタン(C2H6 )は超臨界流体となる臨界温度が約32℃であるとともに、臨界圧力が約4.9MPaである。また、一酸化二窒素(N2O)は超臨界流体となる臨界温度が約36℃であるとともに、臨界圧力が約7.2MPaである。すなわち、エタン(C2H6 )および一酸化二窒素(N2O)は、二酸化炭素と同程度に扱い易い材料である。 The raw material for the supercritical fluid is not limited to carbon dioxide. Examples of other supercritical fluid materials include ethane (C 2 H 6 ), dinitrogen monoxide (N 2 O), butane (C 3 H 8 ), ammonia (NH 3 ), and hexane (C 6 H 14 ). , Methanol (CH 3 OH), ethanol (C 2 H 5 OH), water (H 2 O), and the like. Among these materials, ethane (C 2 H 6 ) has a critical temperature at which it becomes a supercritical fluid is about 32 ° C., and a critical pressure is about 4.9 MPa. In addition, dinitrogen monoxide (N 2 O) has a critical temperature of about 36 ° C., which becomes a supercritical fluid, and a critical pressure of about 7.2 MPa. That is, ethane (C 2 H 6 ) and dinitrogen monoxide (N 2 O) are materials that are as easy to handle as carbon dioxide.
また、超臨界流体となった二酸化炭素中に溶解させるシクロペンタジエニルルテニウム18aの量は、前述した過飽和の状態でなくとも構わない。所望するルテニウム20の析出速度に応じて、超臨界流体となった二酸化炭素中に溶解させるシクロペンタジエニルルテニウム18aの量を亜飽和、もしくは飽和状態に設定しても構わない。
Further, the amount of
また、超臨界流体となった二酸化炭素中に、ルテニウム20の析出を促進させる物質である水素19を必ずしも混入させる必要はない。超臨界流体となった二酸化炭素中に水素19を混入させる代わりに、第1実施形態で説明したように、耐圧反応容器11内の雰囲気の温度および圧力の少なくとも一方を変化させて不均一にすることにより、超臨界流体の密度に揺らぎを生じさせても構わない。このような方法によっても、超臨界流体の密度を不均一にして密度の揺らぎを生じさせ、シクロペンタジエニルルテニウム18aからのルテニウム20の析出を促進させることができる。あるいは、このような方法と超臨界流体中への水素19の混入とを併用しても構わない。
Further, it is not always necessary to mix
また、耐圧反応容器11内の雰囲気の温度を変化させて不均一にすることにより、超臨界流体の密度に揺らぎを生じさせる方法は、第1実施形態において説明した上中下の各マントルヒータ14a,14b,14cを互いに独立に作動させる方法には限定されない。例えば、図1中一点鎖線A−A’で示す耐圧反応容器11およびマントルヒータ14の初期設定における高さ方向の中央の位置から耐圧反応容器11自体をずらすことにより、実質的に耐圧反応容器11をマントルヒータ14で偏って加熱する設定としても構わない。このような方法によっても、上中下の各マントルヒータ14a,14b,14cを互いに独立に作動させる場合と同様の効果を得ることができる。
Further, the method of causing fluctuations in the density of the supercritical fluid by changing the temperature of the atmosphere in the pressure
また、超臨界流体中に水素19を混入するタイミングは、必ずしも超臨界流体となった二酸化炭素中にシクロペンタジエニルルテニウム18aを溶解させる処理と併行している必要はない。例えば、各凹部15の内側を一旦シクロペンタジエニルルテニウム18aで満たした後、超臨界流体中に水素19を混入しても構わない。
Further, the timing of mixing the
また、本発明に係る導電体の選択形成方法の応用例は、第5実施形態において説明した半導体装置の製造方法には限定されない。本発明に係る導電体の選択形成方法の他の応用例としては、例えば高密度磁気記録媒体(ナノドット磁気記録媒体)や非線形光学素子等の製造方法が挙げられる。あるいは、本発明に係る導電体の選択形成方法は、CMOS等の微細な半導体素子の内部に微細な配線を形成する工程において、配線の基礎となる導電体からなるシード膜を微細かつ高アスペクト比の孔や溝などの凹部の中に形成する工程にも適用可能であるのはもちろんである。 Further, the application example of the method for selectively forming a conductor according to the present invention is not limited to the method for manufacturing a semiconductor device described in the fifth embodiment. Other application examples of the method for selectively forming a conductor according to the present invention include, for example, a method for manufacturing a high-density magnetic recording medium (nanodot magnetic recording medium), a nonlinear optical element, or the like. Alternatively, in the method of selectively forming a conductor according to the present invention, in a step of forming a fine wiring inside a fine semiconductor element such as a CMOS, a seed film made of a conductor serving as a basis of the wiring is formed with a fine and high aspect ratio. Of course, the present invention can also be applied to a process of forming in a recess such as a hole or groove.
さらに、図示を伴う具体的かつ詳細な説明は省略するが、本発明者等が行った実験によれば、本発明に係る導電体の選択形成方法を用いることにより、第3実施形態のように幅が約100nmの凹部はもちろんのこと、幅が約10nm以下の極めて微細な凹部の内側にも、導電体を選択的に設けることが可能であることが分かった。すなわち、本発明に係る導電体の選択形成方法によれば、従来のCVD法やPVD法などでは内部を隙間なく埋め込むことが事実上殆ど不可能である極めて微細で高アスペクト比の凹部の内部にも、効率よく、かつ、容易に導電体を隙間なく埋め込むことができることが分かった。すなわち、本発明に係る導電体の選択形成方法は、今後、さらに微細で複雑な構造や形状を有する導電体を必要とする様々な素子やデバイスの製造工程にも、十分適用できることが分かった。 Furthermore, although detailed and detailed explanations with illustrations are omitted, according to experiments conducted by the present inventors, by using the method for selectively forming a conductor according to the present invention, as in the third embodiment, It has been found that a conductor can be selectively provided not only in a recess having a width of about 100 nm but also in an extremely fine recess having a width of about 10 nm or less. That is, according to the method for selectively forming a conductor according to the present invention, it is virtually impossible to bury the inside without a gap by a conventional CVD method or PVD method, etc., inside an extremely fine and high aspect ratio recess. However, it has been found that the conductor can be embedded efficiently and easily without a gap. That is, it has been found that the method for selectively forming a conductor according to the present invention can be sufficiently applied to manufacturing processes of various elements and devices that require a conductor having a finer and more complicated structure and shape in the future.
15…凹部、16…シリコン基板(半導体基板、被処理体)、18a…第1のシリコン基板(半導体基板、被処理体)、18b…第2のシリコン基板(半導体基板、被処理体)、18c…第3のシリコン基板(半導体基板、被処理体)、18d…第4のシリコン基板(半導体基板、被処理体)、18…固相のシクロペンタジエニルルテニウム(有機金属錯体、導電体の主成分となる金属を含む金属化合物)、18a…液相のシクロペンタジエニルルテニウム(導電体の主成分となる金属を含む金属化合物)、18b…分子状のシクロペンタジエニルルテニウム(導電体の主成分となる金属を含む金属化合物)、19…水素(金属化合物からの金属の析出を促進させる物質)、20,21…ルテニウム単体(導電体)、22…シリコン層(基板本体)、23…絶縁膜(基板本体の上方に設けられた絶縁膜)、23a…第1層目の層間絶縁膜(基板本体の上方に設けられた絶縁膜)、23b…第2層目の下層側の層間絶縁膜(基板本体の上方に設けられた絶縁膜)、23c…第2層目の上層側の層間絶縁膜(基板本体の上方に設けられた絶縁膜)、23d…第2層目の層間絶縁膜(基板本体の上方に設けられた絶縁膜)、24…Au薄膜(凹部の内側の表面を形成する導電体とは別体の他の導電体)、31…TiN薄膜(凹部の内側の表面を形成する導電体とは別体の他の導電体)、41…Cu単体(導電体)、51…Pウェル(基板本体の表層部)、52…トレンチ(基板本体に形成された導電体を設ける凹部)、57…プレート電極(Ru膜、トレンチキャパシタの埋め込み電極)、58…トレンチキャパシタ、62…層間絶縁膜(基板本体の上方に設けられた絶縁膜)、63,80,86…半導体装置、72,75,78,83…バリアメタル膜(凹部の内側の表面を形成する導電体とは別体の他の導電体)、74,82…ヴィアホール(基板本体の上方に設けられた絶縁膜に形成された導電体を設ける凹部)、76,84…ヴィアプラグ、77,81…上層配線形成用凹部(基板本体の上方に設けられた絶縁膜に形成された導電体を設ける凹部)、79,85…上層Cu配線 15 ... concave portion, 16 ... silicon substrate (semiconductor substrate, object to be processed), 18a ... first silicon substrate (semiconductor substrate, object to be processed), 18b ... second silicon substrate (semiconductor substrate, object to be processed), 18c ... third silicon substrate (semiconductor substrate, object to be processed), 18d ... fourth silicon substrate (semiconductor substrate, object to be processed), 18 ... solid phase cyclopentadienyl ruthenium (organometallic complex, main conductor) A metal compound containing a component metal), 18a... Cyclopentadienyl ruthenium in a liquid phase (metal compound containing a metal as a main component of a conductor), 18b... Molecular cyclopentadienyl ruthenium (main of a conductor) Metal compound containing metal as component), 19 ... Hydrogen (substance that promotes precipitation of metal from metal compound), 20, 21 ... Ruthenium simple substance (conductor), 22 ... Silicon layer (substrate) Body), 23 ... insulating film (insulating film provided above the substrate body), 23a ... first layer interlayer insulating film (insulating film provided above the substrate body), 23b ... second layer lower layer Side interlayer insulating film (insulating film provided above the substrate body), 23c... Second interlayer insulating film (insulating film provided above the substrate body), 23d. Interlayer insulating film (insulating film provided above the substrate body), 24 ... Au thin film (another conductor different from the conductor forming the inner surface of the recess), 31 ... TiN thin film (the recess Other conductors separate from the conductor that forms the inner surface), 41... Cu alone (conductor), 51... P well (surface layer portion of the substrate body), 52... Trench (formed in the substrate body) Recessed portion where conductor is provided), 57... Plate electrode (Ru film, trench capacitor embedded electrode) 58 ... trench capacitor, 62 ... interlayer insulating film (insulating film provided above the substrate body), 63, 80, 86 ... semiconductor device, 72, 75, 78, 83 ... barrier metal film (on the inner surface of the recess) Other conductors separate from the conductor to be formed), 74, 82... Via holes (recesses provided with conductors formed in an insulating film provided above the substrate body), 76, 84. 77, 81... Upper layer wiring formation recesses (recesses provided with a conductor formed in an insulating film provided above the substrate body), 79, 85... Upper layer Cu wirings
Claims (26)
前記超臨界流体中に溶解した前記金属化合物を前記被処理体の表面に接触させて前記凹部内に選択的に導入するとともに、前記凹部内に導入された前記金属化合物を前記凹部内で凝集させて前記金属化合物から前記金属を析出させ、
前記凹部内に析出した前記金属を固化させることにより前記凹部内に前記導電体を設ける、
ことを特徴とする導電体の選択形成方法。 An object to be processed in which a recess for providing a conductor is formed and a metal compound containing a metal as a main component of the conductor are placed in an atmosphere containing a supercritical fluid, and at least a part of the metal compound is placed in the supercritical state. Dissolved in the fluid,
The metal compound dissolved in the supercritical fluid is brought into contact with the surface of the object to be treated and selectively introduced into the recess, and the metal compound introduced into the recess is aggregated in the recess. And depositing the metal from the metal compound,
Providing the conductor in the recess by solidifying the metal deposited in the recess,
A method for selectively forming a conductor.
前記超臨界流体中に溶解した前記金属化合物を前記半導体基板の表面に接触させて前記凹部内に選択的に導入するとともに、前記凹部内に導入された前記金属化合物を前記凹部内で凝集させて前記金属化合物から前記金属を析出させ、
前記凹部内に析出した前記金属を固化させることにより前記凹部内に前記導電体を設ける、
ことを特徴とする半導体装置の製造方法。 A semiconductor substrate on which at least one of a substrate body and an insulating film provided above the substrate body is provided with a recess for providing a conductor, and a metal compound containing a metal that is a main component of the conductor, Placing in an atmosphere containing a critical fluid and dissolving at least a portion of the metal compound in the supercritical fluid;
The metal compound dissolved in the supercritical fluid is brought into contact with the surface of the semiconductor substrate and selectively introduced into the recess, and the metal compound introduced into the recess is aggregated in the recess. Depositing the metal from the metal compound;
Providing the conductor in the recess by solidifying the metal deposited in the recess,
A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006257936A JP2008078507A (en) | 2006-09-22 | 2006-09-22 | Selective formation method of electric conductor and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006257936A JP2008078507A (en) | 2006-09-22 | 2006-09-22 | Selective formation method of electric conductor and manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008078507A true JP2008078507A (en) | 2008-04-03 |
Family
ID=39350237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006257936A Withdrawn JP2008078507A (en) | 2006-09-22 | 2006-09-22 | Selective formation method of electric conductor and manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008078507A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110998802A (en) * | 2017-08-10 | 2020-04-10 | 株式会社富士金 | Fluid supply device and fluid supply method |
-
2006
- 2006-09-22 JP JP2006257936A patent/JP2008078507A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110998802A (en) * | 2017-08-10 | 2020-04-10 | 株式会社富士金 | Fluid supply device and fluid supply method |
CN110998802B (en) * | 2017-08-10 | 2023-08-29 | 株式会社富士金 | Fluid supply device and fluid supply method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220115505A1 (en) | Copper-filled trench contact for transistor performance improvement | |
US8698318B2 (en) | Superfilled metal contact vias for semiconductor devices | |
US8227335B2 (en) | Forming a copper diffusion barrier | |
US7737028B2 (en) | Selective ruthenium deposition on copper materials | |
US9786604B2 (en) | Metal cap apparatus and method | |
TWI443224B (en) | Method of forming a metal layer over a patterned dielectric by wet chemical deposition including an electroless and a powered phase | |
US10002834B2 (en) | Method and apparatus for protecting metal interconnect from halogen based precursors | |
US7799681B2 (en) | Method for forming a ruthenium metal cap layer | |
US20100164108A1 (en) | Integrating a bottomless via to promote adsorption of antisuppressor on exposed copper surface and enhance electroplating superfill on noble metals | |
TW201133710A (en) | Method of forming a through-silicon | |
CN104979278A (en) | Method for forming interconnects | |
EP1760771A1 (en) | Semiconductor device and method for fabricating the same | |
TW201814833A (en) | Method for manufacturing semiconductor structure | |
US20200135558A1 (en) | Cobalt interconnect structure | |
US6043149A (en) | Method of purifying a metal line in a semiconductor device | |
JP4505485B2 (en) | Conductor forming apparatus, conductor forming method, and semiconductor device manufacturing method | |
JP2008078507A (en) | Selective formation method of electric conductor and manufacturing method of semiconductor device | |
CN108666261A (en) | Semiconductor structure and forming method thereof | |
US20100112776A1 (en) | Apparatus for forming conductor, method for forming conductor, and method for manufacturing semiconductor device | |
US7892975B2 (en) | Method for selectively forming electric conductor and method for manufacturing semiconductor device | |
JP2007258390A (en) | Semiconductor device and manufacturing method therefor | |
JP2005079156A (en) | Wiring forming method | |
JP4740071B2 (en) | Semiconductor device | |
KR20050073038A (en) | Method for forming a metal layer in a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080611 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110317 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110603 |