JP2008076666A - Driving circuit for organic el element - Google Patents

Driving circuit for organic el element Download PDF

Info

Publication number
JP2008076666A
JP2008076666A JP2006254830A JP2006254830A JP2008076666A JP 2008076666 A JP2008076666 A JP 2008076666A JP 2006254830 A JP2006254830 A JP 2006254830A JP 2006254830 A JP2006254830 A JP 2006254830A JP 2008076666 A JP2008076666 A JP 2008076666A
Authority
JP
Japan
Prior art keywords
ground
organic
output stage
wiring
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006254830A
Other languages
Japanese (ja)
Inventor
Masahiro Sasaki
雅浩 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2006254830A priority Critical patent/JP2008076666A/en
Publication of JP2008076666A publication Critical patent/JP2008076666A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a driving circuit for an organic EL element capable of suppressing the variation of ground potential caused by ground wiring resistance, thereby preventing image quality from degrading. <P>SOLUTION: A common ground line 90 is laid out in two adjacent output stages respectively. Then two adjacent lines of the laid-out ground line are connected respectively by another ground line 91. A similar operation is repeated to connect ground parts of respective output stages finally up to ground terminals 41 and 42. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は有機EL(エレクトロ・ルミネッセンス=電界発光)素子の駆動回路に関する。詳細には本発明は、電流出力型駆動回路である、例えば、マトリクス状に配列された有機EL素子からなる表示装置の駆動回路におけるグランド配線レイアウトに関するものである。   The present invention relates to a drive circuit for an organic EL (electroluminescence = electroluminescence) element. More specifically, the present invention relates to a ground wiring layout in a drive circuit of a display device which is a current output type drive circuit, for example, a display device composed of organic EL elements arranged in a matrix.

図1に従来技術の全体回路構成を示す。
有機EL素子をマトリクス状に配列した有機ELパネル10は、データ線駆動回路(カラムドライバ)11と走査線駆動回路(ロードライバ)12により駆動される。走査線駆動回路12は、行方向に配列した一連の素子群を列方向に順次走査し、データ線駆動回路11により、走査線駆動回路12により走査されて選択されている行の素子群に駆動電流を選択的に供給して、有機EL素子を選択的に発光駆動している。データ線駆動回路11は、データ線と同等もしくはデータ線より多数の定電流源で構成されており、各定電流源はカレントミラー回路で構成されている。コントロール回路13からの制御信号により、電流変調や出力パルス幅変調等の変調を行い、有機ELパネル10の階調表示を行っている。
FIG. 1 shows the overall circuit configuration of the prior art.
An organic EL panel 10 in which organic EL elements are arranged in a matrix is driven by a data line driving circuit (column driver) 11 and a scanning line driving circuit (low driver) 12. The scanning line driving circuit 12 sequentially scans a series of element groups arranged in the row direction in the column direction, and is scanned by the data line driving circuit 11 by the scanning line driving circuit 12 to drive the element groups in the selected row. A current is selectively supplied to selectively drive the organic EL element to emit light. The data line driving circuit 11 is composed of a constant current source equal to or more than the data line, and each constant current source is composed of a current mirror circuit. In accordance with a control signal from the control circuit 13, modulation such as current modulation and output pulse width modulation is performed, and gradation display of the organic EL panel 10 is performed.

図2に従来技術のデータ線駆動回路のブロック図を示す。
データ線駆動回路11は、各種制御信号を生成する制御信号生成部20、RGBごとの基準電流を生成する基準電流生成部21、nビットのシフトレジスタ22およびnチヤンネルの出力段23で構成されている。
FIG. 2 is a block diagram of a conventional data line driving circuit.
The data line driving circuit 11 includes a control signal generation unit 20 that generates various control signals, a reference current generation unit 21 that generates a reference current for each RGB, an n-bit shift register 22, and an n-channel output stage 23. Yes.

図3に出力段の一部の回路構成を示す。
実際は、基準電流生成回路21がRGB各色ごとに配置されるが、図3では省略し1色分のみを示している。RGB各色ごとに基準電流生成部21により生成された基準電流を、トランジスタM0とトランジスタM1〜Mnからなるカレントミラー回路によってnチャンネルの出力段23に折り返し、さらに出力PMOSトランジスタで構成したカレントミラー回路より出力する。
FIG. 3 shows a partial circuit configuration of the output stage.
Actually, the reference current generation circuit 21 is arranged for each color of RGB, but is omitted in FIG. 3 and only one color is shown. The reference current generated by the reference current generator 21 for each RGB color is folded back to an n-channel output stage 23 by a current mirror circuit composed of a transistor M0 and transistors M1 to Mn, and further from a current mirror circuit composed of an output PMOS transistor. Output.

図3に示した回路構成をチップ上に配置する従来のレイアウト例を図4に示す。
図4に示したように、基準電流生成回路21を含む出力段23のグランドライン40は全出力チャネルで共通である。グランド端子であるグランドパッド41,42は、出力パッドピッチの不均一を無くすためにチップの図中左右に配置される。
FIG. 4 shows a conventional layout example in which the circuit configuration shown in FIG. 3 is arranged on a chip.
As shown in FIG. 4, the ground line 40 of the output stage 23 including the reference current generating circuit 21 is common to all output channels. The ground pads 41 and 42, which are ground terminals, are arranged on the left and right sides of the chip in order to eliminate unevenness of the output pad pitch.

したがって、図5に示す様に、出力段23に流れる電流Iref1,Iref2,…,Iref(N)のグランド電流は、左側のブロックは左側のグランドパッド41ヘ、右側のブロックは右側のグランドパッド42へ流れる。   Therefore, as shown in FIG. 5, the currents Iref1, Iref2,..., Iref (N) flowing through the output stage 23 are grounded to the left ground pad 41 in the left block and to the right ground pad 42 in the right block. To flow.

また、大画面の有機ELパネルにおいては有機ELドライバは1チップあたりの出力端子数が多く、今後さらなる大画面化に伴って狭ピッチ・多出力化の傾向が進むことから、グランドラインがより長くなり、グランドラインの配線抵抗が無視できなくなることが予測される。   In addition, in organic EL panels with large screens, the organic EL driver has a large number of output terminals per chip, and the trend toward narrower pitches and multiple outputs will increase as the screen size increases in the future. Therefore, it is predicted that the wiring resistance of the ground line cannot be ignored.

グランドラインの配線抵抗が無視できない状況になると、図5に示したように、参照符号Rで示した各配線抵抗の電圧降下Vdropによる影響が大きくなる。図5から分かるように、グランド端子に近くなるほど電流Irefが集中するため、グランド端子の近くほど配線抵抗による電圧降下が大きくなる。   When the wiring resistance of the ground line cannot be ignored, as shown in FIG. 5, the influence of the voltage drop Vdrop of each wiring resistance indicated by the reference symbol R becomes large. As can be seen from FIG. 5, since the current Iref is concentrated closer to the ground terminal, the voltage drop due to the wiring resistance becomes larger closer to the ground terminal.

したがって、グランド電位のチップ内分布は、図6に示したように上に凸の放物線(図中実線で示したライン)となる。従来技術では、基準電流Irefをカレントミラー回路で各出力段23に折り返している(図5中のNodeA)。具体的には、ダイオード接続されたNMOSトランジスタM0に基準電流Irefを流すことによって決まるトランジスタM0のVgs(=NodeAにおける基準電圧)をNMOSトランジスタM1〜Mnの各ゲートに入力し、基準電流Irefと同等の出力電流(Iref1〜Iref(N))を各出力段23に折り返している。   Accordingly, the distribution of the ground potential in the chip becomes a parabola that protrudes upward as shown in FIG. 6 (a line indicated by a solid line in the figure). In the prior art, the reference current Iref is returned to each output stage 23 by a current mirror circuit (Node A in FIG. 5). Specifically, Vgs (= reference voltage at NodeA) of the transistor M0 determined by flowing the reference current Iref to the diode-connected NMOS transistor M0 is input to the gates of the NMOS transistors M1 to Mn and is equivalent to the reference current Iref. Output currents (Iref1 to Iref (N)) are returned to the output stages 23.

ここで、チップ内のGND電位が図6に示したような分布を持ってしまうと、各出力段23においてNMOSトランジスタM1〜Mnの各Vgs(Vref−Vgnd)が基準電流生成部21におけるNMOSトランジスタM0のVgsと異なり、また各出力段23においてNMOSトランジスタM1〜Mnのグランド電位が異なることで各Vgsも異なるため、基準電流生成部21で作られた基準電流Irefが各出力段23に正確に折り返されなくなってしまう。   Here, if the GND potential in the chip has a distribution as shown in FIG. 6, the Vgs (Vref−Vgnd) of the NMOS transistors M <b> 1 to Mn in each output stage 23 becomes the NMOS transistor in the reference current generator 21. Since the Vgs are different due to the different ground potentials of the NMOS transistors M1 to Mn in each output stage 23, unlike the Vgs of M0, the reference current Iref generated by the reference current generator 21 is accurately supplied to each output stage 23. It wo n’t be wrapped.

したがって、実際の出力電流の分布は図7に示すような形状となってしまい、これにより画像の品質を著しく低下させる。   Therefore, the actual distribution of the output current has a shape as shown in FIG. 7, and this significantly reduces the image quality.

本発明の目的は、出力段におけるグランド電位が一定となるようなグランド配線レイアウトを備えることでこのような課題を解決する有機EL素子の駆動回路を提供することである。   An object of the present invention is to provide a drive circuit for an organic EL element that solves such a problem by providing a ground wiring layout in which the ground potential at the output stage is constant.

上記目的を達成するために提供される本発明は、マトリクス状に配置された複数の有機EL素子の各列を一定の周期で走査するための複数の走査線と、該走査線と交わる向きに配列される複数のデータ線と、該データ線に夫々が接続される複数の駆動源を有し、基準電源にしたがった該駆動源からの駆動電流を、該データ線を通じて前記有機EL素子の走査されている列に供給するデータ線駆動手段とを有する有機EL素子の駆動回路において、前記駆動電流が流れたときの前記複数の駆動源の各出力段のグランド電位が一定になるように、該出力段から前記基準電源への各グランド配線の抵抗値が一定とされたグランド配線レイアウトを有する。   In order to achieve the above object, the present invention provides a plurality of scanning lines for scanning each column of a plurality of organic EL elements arranged in a matrix at a constant cycle, and in a direction crossing the scanning lines. A plurality of data lines arranged and a plurality of drive sources connected to the data lines, respectively, and a drive current from the drive source according to a reference power source is scanned with the organic EL element through the data lines. In an organic EL element driving circuit having a data line driving means for supplying to a column, the ground potential of each output stage of the plurality of driving sources when the driving current flows is constant. A ground wiring layout in which the resistance value of each ground wiring from the output stage to the reference power supply is constant.

上記の本発明回路において、前記有機EL素子はモノクロ用であり、前記グランド配線レイアウトは、前記出力段のグランド部位がトーナメント表におけるトーナメント参加者部位に該当し、該グランド部位が複数のグランド配線によってトーナメント表状に接続されることで優勝決定に該当する部位において該グランド配線が一つにまとめられ、前記複数のグランド配線の同一回戦部分における配線抵抗は等しくかつ2分割された部位において次戦のグランド配線に接続され、前記優勝決定に該当する部位と前記基準電源のグランド部位が別のグランド配線によって接続されていて良い。   In the above-described circuit according to the present invention, the organic EL element is for monochrome, and in the ground wiring layout, the ground part of the output stage corresponds to a tournament participant part in a tournament table, and the ground part is formed by a plurality of ground wirings. By connecting to the tournament table, the ground wiring is combined into one in the part corresponding to the winning decision, the wiring resistance in the same round part of the plurality of ground wirings is equal, and the part of the next game is divided into two parts. It is connected to the ground wiring, and the portion corresponding to the winning decision and the ground portion of the reference power supply may be connected by another ground wiring.

また上記の本発明回路において、前記有機EL素子はカラー用であってR素子,G素子,およびB素子から構成され、前記グランド配線レイアウトは、該各色用素子を一つのグループとし、該グループについて、前記出力段のグランド部位がトーナメント表におけるトーナメント参加者(グループ)部位に該当し、該グランド部位が複数のグランド配線によってトーナメント表状に接続されることで優勝決定に該当する部位において該グランド配線が一つにまとめられ、前記複数のグランド配線の同一回戦部分における配線抵抗は等しくかつ2分割された部位において次戦のグランド配線に接続され、前記優勝決定に該当する部位と前記基準電源のグランド部位が別のグランド配線によって接続されていて良い。   In the above-described circuit of the present invention, the organic EL element is for color and is composed of an R element, a G element, and a B element, and the ground wiring layout includes the elements for each color as one group. The ground part of the output stage corresponds to a tournament participant (group) part in the tournament table, and the ground part is connected to the tournament table by a plurality of ground wirings in the part corresponding to the winning decision. Are connected to the ground wiring of the next round in the two divided parts, and the ground resistance of the reference power supply and the part corresponding to the winning decision are combined. The parts may be connected by another ground wiring.

本発明によれば、出力段から基準電源への各グランド配線の抵抗値が一定とされたグランド配線レイアウトを有することで、グランド配線抵抗によるグランド電位の変動を抑えることが可能となるため、結果として一様な出力電流分布を得ることができ、画像品質を低下させることがない。   According to the present invention, since the ground wiring layout in which the resistance value of each ground wiring from the output stage to the reference power supply is made constant, it is possible to suppress the fluctuation of the ground potential due to the ground wiring resistance. As a result, a uniform output current distribution can be obtained, and image quality is not deteriorated.

(実施形態1)
図8は本発明に係る有機EL素子の駆動回路の実施形態1の要部回路を示す。有機EL素子はモノクロ用であり、図8において、トランジスタM1,M2,…,M(n)は基準電流生成部21のトランジスタM0とによりカレントミラー回路を成すもので、配線抵抗R,R’,R’’は、データ線駆動回路11のnチャンネル出力段23のグランド配線の等価抵抗を示す。
(Embodiment 1)
FIG. 8 shows a main circuit of Embodiment 1 of the drive circuit for the organic EL element according to the present invention. The organic EL element is for monochrome, and in FIG. 8, transistors M1, M2,..., M (n) form a current mirror circuit with the transistor M0 of the reference current generator 21, and the wiring resistances R, R ′, R ″ represents an equivalent resistance of the ground wiring of the n-channel output stage 23 of the data line driving circuit 11.

グランド配線は、各トランジスタM1〜Mnに流れる基準電流Iref1〜Iref2が、全て同じ値のグランド配線等価抵抗を介してグランド41,42ヘ流れるように配置する。これによって、配線抵抗による電圧降下量が出力段の全チャンネルにおいて等しくなるため、Iref1,Iref2,…,Iref(n)流れたときのトランジスタM1〜Mnのグランド電位が一定となって図5に示したような不均一なグランド電位分布が改善され、出力段の全チャンネルにおいて均一な分布が得られる。したがって、各トランジスタM1〜MnのVgsも均一となるため、結果的に出力電流分布を均一にすることができる。   The ground wiring is arranged so that the reference currents Iref1 to Iref2 flowing through the transistors M1 to Mn all flow to the grounds 41 and 42 via the ground wiring equivalent resistance of the same value. As a result, the amount of voltage drop due to the wiring resistance becomes equal in all the channels of the output stage, so that the ground potential of the transistors M1 to Mn when Iref1, Iref2,. Such a non-uniform ground potential distribution is improved, and a uniform distribution is obtained in all channels of the output stage. Accordingly, the Vgs of the transistors M1 to Mn are also uniform, and as a result, the output current distribution can be uniform.

図9は本実施形態において実際にレイアウトしたグランド配線の例を示す。
図9において、出力段1はトランジスタM1を含む出力段回路、出力段2はトランジスタM2を含む出力段回路、…、出力段nはトランジスタM(n)を含む出力段回路である。
FIG. 9 shows an example of ground wiring actually laid out in the present embodiment.
9, the output stage 1 is an output stage circuit including a transistor M1, the output stage 2 is an output stage circuit including a transistor M2,..., And the output stage n is an output stage circuit including a transistor M (n).

図9に示すように、隣接する2つの出力段で共通のグランドライン90をそれぞれレイアウトする。次にレイアウトしたグランドラインにおいて隣接する2つのラインを別のグランドライン91でそれぞれ接続する。同様の作業を繰り返し行い、最終的にグランド端子41,42まで、各出力段のグランド部位を接続する。   As shown in FIG. 9, a common ground line 90 is laid out at two adjacent output stages. Next, two adjacent lines in the laid out ground line are connected by another ground line 91. The same operation is repeated, and finally the ground portion of each output stage is connected to the ground terminals 41 and 42.

図示した通り、グランド配線レイアウトはトーナメント表状となっており、各出力段のグランド部位がトーナメント表におけるトーナメント参加者部位に該当する。各出力段のグランド部位が複数のグランド配線によってトーナメント表状に接続されることで優勝決定に該当する部位において複数のグランド配線が一つにまとめられている。複数のグランド配線の同一回戦部分における配線抵抗が等しくかつ2分割された部位において次戦のグランド配線に接続され、優勝決定に該当する部位と基準電源となる基準電流生成部21ののグランド部位41,42とは別のグランド配線80によって接続される。   As shown in the figure, the ground wiring layout is a tournament table, and the ground part of each output stage corresponds to the tournament participant part in the tournament table. The ground parts of each output stage are connected in a tournament table by a plurality of ground wirings, so that a plurality of ground wirings are grouped together in a part corresponding to the winning decision. The ground resistance 41 of the reference current generator 21 serving as a reference power source is connected to the ground wiring of the next game at the part where the wiring resistance in the same round part of the plurality of ground wirings is equal and divided into two parts. , 42 are connected by a ground wiring 80 different from the above.

(実施形態2)
図10は本発明に係る有機EL素子の駆動回路の実施形態2の要部回路を示す。有機EL素子はカラー用であり、R素子,G素子,およびB素子から構成される。図10および以下の図11において各色の要素ごとに参照符号R,G,およびBを付し、他は実施形態1と同様に標記した。
(Embodiment 2)
FIG. 10 shows a main circuit of Embodiment 2 of the drive circuit for an organic EL element according to the present invention. The organic EL element is for color and is composed of an R element, a G element, and a B element. In FIG. 10 and the following FIG. 11, reference symbols R, G, and B are assigned to each color element, and the others are marked in the same manner as in the first embodiment.

カラー表示を行う場合、出力段は通常RGBRGB…の配列となる。R,G,Bにおいて、それぞれの発光効率が異なる場合は駆動電流がR,G,Bで異なるため、実施形態1と同様の構成ではペアごとに流れる電流にアンバランスが生じ、結果的に電圧降下量の均一性が崩れ、出力電流の均一性も悪化し、画像品質を悪化させてしまう。   When performing color display, the output stage is normally arranged in RGBRGB. In R, G, and B, when the luminous efficiencies are different, the drive currents are different in R, G, and B. Therefore, in the same configuration as in the first embodiment, the current flowing for each pair is unbalanced, resulting in voltage The uniformity of the drop amount is broken, the uniformity of the output current is also deteriorated, and the image quality is deteriorated.

そこで本実施形態では、隣接するR出力段、G出力段、B出力段を、図10に示したように1つのグループとして扱うことでグループ間の電流アンバランスを無くすことができることから、電圧降下量の均一性を確保することが可能となる。したがって、カラー用の有機EL素子の駆動回路にあっても出力電流分布を均一にすることが可能となる。   Therefore, in this embodiment, since the adjacent R output stage, G output stage, and B output stage are handled as one group as shown in FIG. 10, current imbalance between the groups can be eliminated. It becomes possible to ensure the uniformity of the amount. Therefore, it is possible to make the output current distribution uniform even in the drive circuit of the organic EL element for color.

図11は本実施形態において実際にレイアウトしたグランド配線の例を示す。
図11において、出力段1はトランジスタRM1を含む出力段回路、出力段2はトランジスタGM1を含む出力段回路、出力段3はトランジスタBM1を含む出力段回路、出力段4はトランジスタRM2を含む出力段回路、出力段5はトランジスタGM2を含む出力段回路、出力段6はトランジスタBM2を含む出力段回路、…、出力段(n−2)はトランジスタRM(n)を含む出力段回路、出力段(n−1)はトランジスタGM(n)を含む出力段回路、出力段nはトランジスタBM(n)を含む出力段回路である。
FIG. 11 shows an example of ground wiring actually laid out in the present embodiment.
In FIG. 11, output stage 1 is an output stage circuit including transistor RM1, output stage 2 is an output stage circuit including transistor GM1, output stage 3 is an output stage circuit including transistor BM1, and output stage 4 is an output stage including transistor RM2. Circuit, output stage 5 is an output stage circuit including transistor GM2, output stage 6 is an output stage circuit including transistor BM2,..., Output stage (n-2) is an output stage circuit including transistor RM (n), output stage ( n-1) is an output stage circuit including the transistor GM (n), and the output stage n is an output stage circuit including the transistor BM (n).

本実施形態においては、図11に示すように、隣接する3つの(R,G,B出力段)出力段に共通のグランドラインをそれぞれレイアウトする。次にレイアウトしたグランドラインにおいて隣接する2つのラインを別のグランドライン110でそれぞれ接続する。同様の作業を繰り返し行い、最終的にグランド端子41,42まで、各出力段のグランド部位を接続する。   In the present embodiment, as shown in FIG. 11, common ground lines are laid out in three adjacent (R, G, B output stages) output stages. Next, two adjacent lines in the laid out ground line are connected by another ground line 110. The same operation is repeated, and finally the ground portion of each output stage is connected to the ground terminals 41 and 42.

従来の有機EL表示パネルの全体構成の一例を概略的に示すブロック図である。It is a block diagram which shows roughly an example of the whole structure of the conventional organic electroluminescent display panel. 従来の有機EL表示パネルのデータ線駆動回路のブロック図である。It is a block diagram of a data line driving circuit of a conventional organic EL display panel. 従来の有機EL表示パネルのデータ線駆動回路の出力段の一部を示す回路図である。It is a circuit diagram which shows a part of output stage of the data line drive circuit of the conventional organic EL display panel. 図3に示した回路構成をチップ上に配置する従来のレイアウト例を示す図である。It is a figure which shows the example of the conventional layout which arrange | positions the circuit structure shown in FIG. 3 on a chip | tip. 従来のレイアウト例における出力電流分布および電圧降下分布を示す図である。It is a figure which shows the output current distribution and voltage drop distribution in the example of a conventional layout. 従来のレイアウト例におけるグランド電位分布を示す図である。It is a figure which shows the ground potential distribution in the example of a conventional layout. 従来のレイアウト例における出力電流分布のイメージを示す図である。It is a figure which shows the image of the output current distribution in the example of a conventional layout. 本発明に係る有機EL素子の駆動回路の実施形態1の要部を示す回路図である。It is a circuit diagram which shows the principal part of Embodiment 1 of the drive circuit of the organic EL element which concerns on this invention. 本発明の実施形態1において実際にレイアウトしたグランド配線の例を示す図である。It is a figure which shows the example of the ground wiring actually laid out in Embodiment 1 of this invention. 本発明に係る有機EL素子の駆動回路の実施形態2の要部を示す回路図である。It is a circuit diagram which shows the principal part of Embodiment 2 of the drive circuit of the organic EL element which concerns on this invention. 本発明の実施形態2において実際にレイアウトしたグランド配線の例を示す図である。It is a figure which shows the example of the ground wiring actually laid out in Embodiment 2 of this invention.

符号の説明Explanation of symbols

10 有機ELパネル
11 データ線駆動回路(カラムドライバ)
12 走査線駆動回路(ロードライバ)
13 コントロール回路
20 制御信号生成部
21 基準電流生成部
22 nビットのシフトレジスタ
23 nチヤンネルの出力段
41,42 基準電流生成部のグランド
90,91,110,111 グランド配線
R,R’,R’’ グランド配線の等価抵抗
10 Organic EL Panel 11 Data Line Drive Circuit (Column Driver)
12 Scanning line drive circuit (low driver)
13 Control circuit 20 Control signal generator 21 Reference current generator 22 n-bit shift register 23 n-channel output stage 41, 42 Ground of reference current generator 90, 91, 110, 111 Ground wiring R, R ′, R ′ '' Equivalent resistance of ground wiring

Claims (3)

マトリクス状に配置された複数の有機EL素子の各列を一定の周期で走査するための複数の走査線と、
該走査線と交わる向きに配列される複数のデータ線と、
該データ線に夫々が接続される複数の駆動源を有し、基準電源にしたがった該駆動源からの駆動電流を、該データ線を通じて前記有機EL素子の走査されている列に供給するデータ線駆動手段と
を有する有機EL素子の駆動回路において、
前記駆動電流が流れたときの前記複数の駆動源の各出力段のグランド電位が一定になるように、該出力段から前記基準電源への各グランド配線の抵抗値が一定とされたグランド配線レイアウトを有することを特徴とする有機EL素子の駆動回路。
A plurality of scanning lines for scanning each column of a plurality of organic EL elements arranged in a matrix at a constant period;
A plurality of data lines arranged in a direction intersecting with the scanning lines;
A data line having a plurality of drive sources each connected to the data line and supplying a drive current from the drive source according to a reference power source to the scanned column of the organic EL element through the data line In an organic EL element drive circuit having a drive means,
A ground wiring layout in which the resistance value of each ground wiring from the output stage to the reference power supply is constant so that the ground potential of each output stage of the plurality of driving sources is constant when the driving current flows A drive circuit for an organic EL element, comprising:
請求項1に記載の駆動回路において、
前記有機EL素子はモノクロ用であり、
前記グランド配線レイアウトは、前記出力段のグランド部位がトーナメント表におけるトーナメント参加者部位に該当し、該グランド部位が複数のグランド配線によってトーナメント表状に接続されることで優勝決定に該当する部位において該グランド配線が一つにまとめられ、前記複数のグランド配線の同一回戦部分における配線抵抗は等しくかつ2分割された部位において次戦のグランド配線に接続され、前記優勝決定に該当する部位と前記基準電源のグランド部位が別のグランド配線によって接続されてなることを特徴とする有機EL素子の駆動回路。
The drive circuit according to claim 1,
The organic EL element is for monochrome use,
In the ground wiring layout, the ground part of the output stage corresponds to a tournament participant part in the tournament table, and the ground part is connected to the tournament table by a plurality of ground wirings in the part corresponding to the winning decision. The ground wirings are combined into one, the wiring resistances in the same round part of the plurality of ground wirings are equal and connected to the ground wiring of the next game in the divided part, the part corresponding to the winning decision and the reference power supply The organic EL element drive circuit is characterized in that the ground portions are connected by another ground wiring.
請求項1に記載の駆動回路において、
前記有機EL素子はカラー用であってR素子,G素子,およびB素子から構成され、
前記グランド配線レイアウトは、該各色用素子を一つのグループとし、該グループについて、前記出力段のグランド部位がトーナメント表におけるトーナメント参加者(グループ)部位に該当し、該グランド部位が複数のグランド配線によってトーナメント表状に接続されることで優勝決定に該当する部位において該グランド配線が一つにまとめられ、前記複数のグランド配線の同一回戦部分における配線抵抗は等しくかつ2分割された部位において次戦のグランド配線に接続され、前記優勝決定に該当する部位と前記基準電源のグランド部位が別のグランド配線によって接続されてなることを特徴とする有機EL素子の駆動回路。
The drive circuit according to claim 1,
The organic EL element is for color and is composed of an R element, a G element, and a B element.
In the ground wiring layout, the elements for each color are grouped, and the ground part of the output stage corresponds to a tournament participant (group) part in the tournament table, and the ground part is formed by a plurality of ground wirings. By connecting to the tournament table, the ground wiring is combined into one in the part corresponding to the winning decision, and the wiring resistance in the same round part of the plurality of ground wirings is equal and divided into two parts in the next game. A drive circuit for an organic EL element, which is connected to a ground wiring, wherein a portion corresponding to the winning decision and a ground portion of the reference power source are connected by another ground wiring.
JP2006254830A 2006-09-20 2006-09-20 Driving circuit for organic el element Pending JP2008076666A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006254830A JP2008076666A (en) 2006-09-20 2006-09-20 Driving circuit for organic el element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006254830A JP2008076666A (en) 2006-09-20 2006-09-20 Driving circuit for organic el element

Publications (1)

Publication Number Publication Date
JP2008076666A true JP2008076666A (en) 2008-04-03

Family

ID=39348804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006254830A Pending JP2008076666A (en) 2006-09-20 2006-09-20 Driving circuit for organic el element

Country Status (1)

Country Link
JP (1) JP2008076666A (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03163614A (en) * 1989-11-21 1991-07-15 Fujitsu Ltd Semiconductor integrated circuit
JPH03222632A (en) * 1990-01-26 1991-10-01 Nec Corp Current supplying circuit
JPH0448704A (en) * 1990-06-15 1992-02-18 Tosoh Corp Manufacture of barium ferrite magnetic powder
JP2000299435A (en) * 1999-04-12 2000-10-24 Toshiba Microelectronics Corp Wiring structure for circuit
JP2002202823A (en) * 2000-12-28 2002-07-19 Nec Corp Driving circuit and constant-current driving device using the same
JP2004206045A (en) * 2002-10-31 2004-07-22 Casio Comput Co Ltd Current generating and supplying circuit and control method therefor, and display device provided therewith
JP2004363887A (en) * 2003-06-04 2004-12-24 Casio Comput Co Ltd Current generating/supplying circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03163614A (en) * 1989-11-21 1991-07-15 Fujitsu Ltd Semiconductor integrated circuit
JPH03222632A (en) * 1990-01-26 1991-10-01 Nec Corp Current supplying circuit
JPH0448704A (en) * 1990-06-15 1992-02-18 Tosoh Corp Manufacture of barium ferrite magnetic powder
JP2000299435A (en) * 1999-04-12 2000-10-24 Toshiba Microelectronics Corp Wiring structure for circuit
JP2002202823A (en) * 2000-12-28 2002-07-19 Nec Corp Driving circuit and constant-current driving device using the same
JP2004206045A (en) * 2002-10-31 2004-07-22 Casio Comput Co Ltd Current generating and supplying circuit and control method therefor, and display device provided therewith
JP2004363887A (en) * 2003-06-04 2004-12-24 Casio Comput Co Ltd Current generating/supplying circuit

Similar Documents

Publication Publication Date Title
CN1536549B (en) Display device, source drive circuit and display panel
JP4735911B2 (en) Drive circuit and constant current drive device using the same
JP4941906B2 (en) Organic EL drive circuit and organic EL display device using the same
JP2000293245A (en) Constant-current driving device and constant-current driven semiconductor integrated circuit
JP6272712B2 (en) Drive device for display device
JP2005311591A (en) Current driver
WO2013088930A1 (en) Light source control device and game machine
JP7410676B2 (en) Drive and recording device
JP4151882B2 (en) Organic EL drive circuit and organic EL display device
WO2007037220A1 (en) D/a conversion circuit, organic el drive circuit, and organic el display device
KR20110103453A (en) Organic el display device, mother substrate thereof, and inspection method therefor
JP4958402B2 (en) Flat panel display driver
US7193403B2 (en) Current driver
JP2004254190A (en) Electronic circuit, electronic apparatus, electro-optical apparatus and electronic equipment
JP2008076666A (en) Driving circuit for organic el element
JP2004341516A (en) Common anode passive matrix type organic light emitting diode (oled) display, driving circuit therefor, method for precharging same organic light emitting diode, and arrangement
JP2006189711A (en) Current driving circuit
JP5506843B2 (en) Self-luminous display drive circuit
CN1716365A (en) Organic el drive circuit and organic EL display device
JP2008058398A (en) Driving device of organic el display device
JP4635020B2 (en) Gradation voltage selection circuit and display control circuit
JP2021089402A (en) Display driver and display device
KR20070082505A (en) Device for driving display panel and method thereof
JP4798989B2 (en) Display device and display method
JP2006163507A (en) Reference potential generation circuit and display device provided with same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110816

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110916