JP2008072762A - Temperature-compensated crystal oscillator - Google Patents
Temperature-compensated crystal oscillator Download PDFInfo
- Publication number
- JP2008072762A JP2008072762A JP2007299971A JP2007299971A JP2008072762A JP 2008072762 A JP2008072762 A JP 2008072762A JP 2007299971 A JP2007299971 A JP 2007299971A JP 2007299971 A JP2007299971 A JP 2007299971A JP 2008072762 A JP2008072762 A JP 2008072762A
- Authority
- JP
- Japan
- Prior art keywords
- crystal oscillator
- temperature
- electrode pad
- electrode
- electrode pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
Description
本発明は、携帯用通信機器等の電子機器に用いられる温度補償水晶発振器に関するものである。 The present invention relates to a temperature compensated crystal oscillator used in electronic equipment such as portable communication equipment.
従来、携帯用通信機器等の電子機器に温度補償水晶発振器が用いられている。 Conventionally, a temperature-compensated crystal oscillator has been used in electronic equipment such as portable communication equipment.
かかる従来の温度補償水晶発振器としては、例えば図21に示す如く、下面に複数個の外部端子22が被着されている平板状基板21の上面に、内部に水晶振動素子24が収容されており、下面側に取付けられた枠状基体27が取付けられている容器体23を接合させるとともに、前記枠状基体27の内壁面と容器体23の下面とで囲まれるキャビティ部25に前記水晶振動素子24の振動に基づいて発振出力を制御するIC素子26配設し、これらのIC素子26を前記容器体23の下面に搭載した構造のものが知られている(例えば、特許文献1参照)。
As such a conventional temperature-compensated crystal oscillator, for example, as shown in FIG. 21, a
尚、前記容器体23は、その内部に収容されている水晶振動素子を大気と遮断して気密封止するためのものであり、電気絶縁性材料から成る基板の上面にシールリングを、該シールリングの内側に水晶振動素子をそれぞれ取着させ、前記シールリングの上面に金属製の蓋体をシーム溶接(抵抗溶接)等で接合することによって水晶振動素子が収容されている空間を気密封止している。
The
また、このような容器体23の基板や上述した枠状基体21は、通常、ガラス−セラミック等のセラミック材料によって一体的に形成されており、その内部及び表面には配線導体が形成され、従来周知のセラミックグリーンシート積層法等を採用することによって製作されていた。
In addition, the substrate of the
また、IC素子26の実装領域には、図22に示すように、例えばIC素子26の各電極と接続する複数の電極パッド28は、例えば特開2001−291742号に記載されているように、例えば2列で、一方の列に5つの電極パッド、もう一.方の列に6つの電極パッドが配置されていた。なお、図22中の矩形状の実線は、IC素子26の実装領域を示す。
IC素子26は、複数個の接続パッドを有したフリップチップ型のIC素子26が用いられており、かかるフリップチップ型のIC素子26を実装用基体23の下面に搭載する場合は、IC素子26の実装領域の電極パッド28に半田などの導電性接合部材を介して、接続パッドに対応する電極パッドに当接させた上、半田等の導電性接合部材を高温で加熱・溶融させることによってIC素子26を実装用基体23に電気的・機械的に接続させていた。
As the
しかし、上述した温度補償水晶発振器において、その平面形状が7mm×5mm、5mm×3mm、さらに、3mm×2mmと小型化され、それに伴いIC素子26の小型化が強く求められる。その結果、IC素子26の実装領域が小さくなり、各電極パッド28の間隔も狭くしなくてはならず、接合信頼性が低下して、さらに、電極パッド28に接続する引き回し配線導体29の自由度が制約を受けてしまうという問題があった。
However, in the above-described temperature compensated crystal oscillator, the planar shape is reduced to 7 mm × 5 mm, 5 mm × 3 mm, and further 3 mm × 2 mm, and accordingly, the
また、温度補償水晶発振器では、水晶振動素子24の固有温度特性に応じて、IC素子27の発振制御により発振出力を平坦化させるために、IC素子26を実装する前に、予め水晶振動素子24の固有の温度特性を測定しておく必要がある。この電極パッドの小型化によってこの測定を行うことも困難となり、生産性が大きく低下してしまう。
Further, in the temperature compensated crystal oscillator, in order to flatten the oscillation output by the oscillation control of the
本発明は上述した課題に鑑み案出されたもので、その目的は、IC素子の接合信頼性を維持・向上させ、かつ発振器全体を小型化にすることができる温度補償水晶発振器を提供することにある。 The present invention has been devised in view of the above-described problems, and an object of the present invention is to provide a temperature compensated crystal oscillator capable of maintaining and improving the junction reliability of an IC element and miniaturizing the entire oscillator. It is in.
本発明の温度補償水晶発振器は、水晶振動素子と、前記水晶振動素子の温度特性を補償する温度補償データに基づいて発振出力を制御するIC素子と、を有する温度補償水晶発振器であって、前記IC素子は実装用基体に実装され、前記実装用基体のIC素子実装領域には、複数の電極パッドがm行×n列(m、nは2以上の自然数)の行列状に配置されており、前記IC素子の一主面に設けられる複数の接続パッドを対応する前記電極パッドに電気的に接続したことを特徴とするものである。 A temperature-compensated crystal oscillator according to the present invention is a temperature-compensated crystal oscillator having a crystal resonator element and an IC element that controls an oscillation output based on temperature compensation data for compensating temperature characteristics of the crystal resonator element, The IC elements are mounted on a mounting substrate, and a plurality of electrode pads are arranged in a matrix of m rows × n columns (m and n are natural numbers of 2 or more) in the IC element mounting region of the mounting substrate. A plurality of connection pads provided on one main surface of the IC element are electrically connected to the corresponding electrode pads.
また、前記実装用基体のIC素子実装領域に配置される複数の電極パッドのうち少なくとも1個が、前記IC素子の接続パッドに接合されるダミー電極パッドである。 In addition, at least one of the plurality of electrode pads arranged in the IC element mounting region of the mounting substrate is a dummy electrode pad bonded to the connection pad of the IC element.
また、前記複数個の電極パッドは、行方向及び列方向に一定間隔で一直線状に配列し、且つ全ての行と全ての列とが直交するように配置されている。 The plurality of electrode pads are arranged in a straight line at regular intervals in the row direction and the column direction, and are arranged so that all the rows and all the columns are orthogonal to each other.
また、前記実装用基体は少なくとも2つの絶縁層を積層してなり、該2つの絶縁層間には、前記電極パッドの直下もしくは直上に配置されたビアホール導体と接続する配線導体が介在されている。 The mounting substrate is formed by laminating at least two insulating layers, and a wiring conductor connected to a via-hole conductor disposed immediately below or directly above the electrode pad is interposed between the two insulating layers.
また、前記m、nの双方が3以上であり、且つ、前記ビアホール導体を介して前記配線導体に接続する電極パッドを周囲に他の電極パッドが取り囲むように配置されている。 Further, both m and n are 3 or more, and the electrode pads connected to the wiring conductors via the via-hole conductors are arranged so as to surround other electrode pads.
また、前記IC素子は、半導体素子の一主面上にIC素子の各接続パッドを各電極パッド形成位置に対応させるための再配線層を配設してなる。 Further, the IC element is formed by disposing a rewiring layer on one main surface of the semiconductor element so that each connection pad of the IC element corresponds to each electrode pad forming position.
また、前記水晶振動子は前記実装用基体に接合される容器体に収容されており、前記実装用基体は、平板状をなすとともに、前記容器体の下面には少なくとも前記IC素子の高さ以上の厚みを有したスペーサ部が設けられている。 The crystal resonator is housed in a container body bonded to the mounting substrate. The mounting substrate has a flat plate shape, and the lower surface of the container body is at least the height of the IC element. A spacer portion having a thickness of 1 mm is provided.
また、前記実装用基体の上面にはIC素子を収容するキャビティが形成されているとともに、該実装用基体のキャビティ開口周囲の上面と前記容器体の下面とが接合されている。 A cavity for accommodating an IC element is formed on the upper surface of the mounting substrate, and the upper surface around the cavity opening of the mounting substrate and the lower surface of the container body are joined.
また、前記実装用基体はIC素子が収容されるキャビティを有しているとともに、前記実装用基体は、前記キャビティの開口周囲面を下面として、前記容器体の下面に接合されている。 The mounting substrate has a cavity in which an IC element is accommodated, and the mounting substrate is bonded to the lower surface of the container body with the opening peripheral surface of the cavity as a lower surface.
また、前記接続パッドは対応する前記電極パッドよりも大きく形成されている。 The connection pads are formed larger than the corresponding electrode pads.
前記実装用基体の下面には表面実装用外部端子が設けられており、前記複数の電極パッドは、前記水晶振動素子と電気的に接続される複数の水晶電極パッド、前記表面実装用外部端子と電気的に接続される発振出力電極パッド、グランド電極パッド、電源電圧パッド、及び複数の書き込み制御用電極パッドを含むものである。 Surface mounting external terminals are provided on the lower surface of the mounting substrate, and the plurality of electrode pads include a plurality of crystal electrode pads electrically connected to the crystal resonator element, and the surface mounting external terminals. It includes an oscillation output electrode pad, a ground electrode pad, a power supply voltage pad, and a plurality of write control electrode pads that are electrically connected.
また本発明の温度補償水晶発振器は、実装用基体の上面に開口するキャビティを形成するとともに、該キャビティ内に水晶振動素子及び該水晶振動素子の温度特性を補償する温度補償データに基づいて所定発振出力を制御するIC素子を収容してなり、前記実装用基体の下面を実装面とするものであって、
前記キャビティ底面のIC素子実装領域には、前記水晶振動素子に接続する一対の水晶電極パッド、発振出力電極パッド、グランド電極パッド、電源電圧電極パッド及び温度補償データ書込用の書込電極パッドを含む複数の電極パッドがm行×n列(m、nは2以上の自然数)の行列状に配置されており、前記IC素子の下面に設けられる複数の接続パッドを対応する前記電極パッドに電気的に接続したことを特徴とするものである。
The temperature-compensated crystal oscillator according to the present invention forms a cavity opened on the upper surface of the mounting substrate, and oscillates at a predetermined frequency based on the crystal oscillation element and temperature compensation data for compensating the temperature characteristics of the crystal oscillation element in the cavity. An IC element for controlling output is accommodated, and the lower surface of the mounting substrate is a mounting surface,
In the IC element mounting area on the bottom surface of the cavity, a pair of crystal electrode pads, oscillation output electrode pads, ground electrode pads, power supply voltage electrode pads, and write electrode pads for writing temperature compensation data are connected to the crystal resonator elements. The plurality of electrode pads are arranged in a matrix of m rows × n columns (m and n are natural numbers of 2 or more), and the plurality of connection pads provided on the lower surface of the IC element are electrically connected to the corresponding electrode pads. It is characterized by having been connected.
また前記キャビティ底面のIC素子実装領域に配置される複数の電極パッドのうち少なくとも1個が、前記IC素子の接続パッドに接合されるダミー電極パッドである。 In addition, at least one of the plurality of electrode pads arranged in the IC element mounting region on the bottom surface of the cavity is a dummy electrode pad bonded to the connection pad of the IC element.
また、前記複数個の電極パッドは、行方向及び列方向に一定間隔で一直線状に配列し、且つ全ての行と全ての列とが直交するように配置されている。 The plurality of electrode pads are arranged in a straight line at regular intervals in the row direction and the column direction, and are arranged so that all the rows and all the columns are orthogonal to each other.
また、前記実装用基体は少なくとも2つの絶縁層を積層してなり、該2つの絶縁層間には、前記電極パッドの直下もしくは直上に配置されたビアホール導体と接続する配線導体が介在されている。 The mounting substrate is formed by laminating at least two insulating layers, and a wiring conductor connected to a via-hole conductor disposed immediately below or directly above the electrode pad is interposed between the two insulating layers.
また、前記m、nの双方が3以上であり、且つ、前記ビアホール導体を介して前記配線導体に接続する電極パッドを周囲に他の電極パッドが取り囲むように配置されている。 Further, both m and n are 3 or more, and the electrode pads connected to the wiring conductors via the via-hole conductors are arranged so as to surround other electrode pads.
また、前記IC素子は、半導体素子の一主面上にIC素子の各接続パッドを各電極パッド形成位置に対応させるための再配線層を配設してなる。 Further, the IC element is formed by disposing a rewiring layer on one main surface of the semiconductor element so that each connection pad of the IC element corresponds to each electrode pad forming position.
本発明の温度補償水晶発振器によれば、容器体の下面領域には、少なくとも前記水晶振動素子に接続する複数、例えば2つの水晶電極パッド、表面実装用外部端子に接続する発振出力電極パッド、グランド電極パッド、電源電圧電極パッド、発振制御電極パッド及び少なくとも2つの書き込み制御用電極パッドが配置されている。即ち、少なくとも8つの電極パッドが形成され、しかも、これが縦横に、すなわち、m行×n列(m、nは2以上の自然数)の行列状(マトリックス状)に形成されている。そして、IC素子の接続パッドは、該各電極パッドに対応して電気的に接続されている。従って、電極パッドは、3行3列以上の、3行4列など行列状に均等に分散されるように配置されている。 According to the temperature compensated crystal oscillator of the present invention, at least a plurality of, for example, two crystal electrode pads connected to the crystal resonator element, an oscillation output electrode pad connected to the external terminal for surface mounting, and a ground are provided on the lower surface region of the container body. An electrode pad, a power supply voltage electrode pad, an oscillation control electrode pad, and at least two write control electrode pads are arranged. That is, at least eight electrode pads are formed, and they are formed vertically and horizontally, that is, in a matrix (matrix) of m rows × n columns (m and n are natural numbers of 2 or more). The connection pads of the IC element are electrically connected corresponding to the electrode pads. Therefore, the electrode pads are arranged so as to be evenly distributed in a matrix such as 3 rows and 3 columns and 3 rows and 4 columns.
これにより、電極パッドをIC素子の実装領域の略全域を用いて形成できるため、IC素子が小型化しても、IC素子実装領域における電極パッドの占有率を高めることができ、容器体の無駄なスペース、ICチップの実装領域内のデッドスペースを防止でき、温度補償水晶発振器の小型化に大きく寄与できる。 As a result, the electrode pads can be formed using substantially the entire mounting area of the IC element, so that even if the IC element is downsized, the occupation rate of the electrode pad in the IC element mounting area can be increased, and the container body is wasted. Space and dead space in the IC chip mounting area can be prevented, and the temperature compensated crystal oscillator can be greatly reduced in size.
また、IC素子を、導電性接合部材を介して電極パッドに極接合するにあたり、IC素子の下面略全域に接合部分を分散させることができるため、IC素子の安定した接合が可能となる。 In addition, when the IC element is pole-bonded to the electrode pad via the conductive bonding member, the bonding portion can be dispersed over substantially the entire lower surface of the IC element, so that the IC element can be stably bonded.
このような電極パッドに対応したIC素子は、半導体素子の実装面に積層配線基板(再配線層)を一体的に設け、前記積層配線基板(再配線層)をエポキシ等の樹脂により保護された構造のものであり、この積層配線基板の実装面に、電極パッドの配置に対応するように接続パッドを形成する。このようなIC素子を用いることにより、非常に簡単に上述の電極パッドにIC素子を実装し、電気的に接続することができる。 In an IC element corresponding to such an electrode pad, a laminated wiring board (rewiring layer) is integrally provided on the mounting surface of the semiconductor element, and the laminated wiring board (rewiring layer) is protected by a resin such as epoxy. A connection pad is formed on the mounting surface of the multilayer wiring board so as to correspond to the arrangement of the electrode pads. By using such an IC element, the IC element can be mounted and electrically connected to the above electrode pad very easily.
また、容器体のIC素子の実装領域にm行×n列(m、nは2以上の自然数)の行列状に配置された複数の電極パッドのうち少なくとも1個が、IC素子の接続パッドに接続されるダミー電極パッドである。たとえば、上述のように、最低数である8つの電極パッドが必要など、ダミー電極パッドを1つ設けることにより、電極パッドを3×3の正規な行列状に配列することができる。これより、このダミー電極は、IC素子の全く機能しない接続パッドに対応させることにより、IC素子の接合強度が向上し、従来、広く用いられていたIC素子の接合強度を向上させるためのアンダーフィル樹脂が不要とすることも可能となる。 Further, at least one of a plurality of electrode pads arranged in a matrix of m rows × n columns (m and n are natural numbers of 2 or more) in the mounting area of the IC element of the container body is a connection pad of the IC element. It is a dummy electrode pad to be connected. For example, as described above, by providing one dummy electrode pad that requires a minimum number of eight electrode pads, the electrode pads can be arranged in a 3 × 3 regular matrix. As a result, the dummy electrode improves the bonding strength of the IC element by making it correspond to the connection pad where the IC element does not function at all, and the underfill for improving the bonding strength of the widely used IC element in the past. It is also possible to dispense with resin.
また、前記複数個の電極パッドは、行方向及び列方向に一定間隔で一直線状に配列し、且つ全ての行と全ての列とが直交するように配置されている。これにより、IC素子の接合点で偏りがなくなり、IC素子の接合信頼性が向上するとともに、IC素子の再配線層の設計が非常に簡単となる。 The plurality of electrode pads are arranged in a straight line at regular intervals in the row direction and the column direction, and are arranged so that all the rows and all the columns are orthogonal to each other. As a result, there is no bias at the junction points of the IC elements, the junction reliability of the IC elements is improved, and the design of the rewiring layer of the IC elements becomes very simple.
また、前記実装用基体は少なくとも2つの絶縁層を積層してなり、該2つの絶縁層間には、前記電極パッドの直下もしくは直上に配置されたビアホール導体と接続する配線導体が介在されている。即ち、電極パッドから実装用基体の表面に引き回す配線導体を排除することができるため、露出した配線導体に異物が付着することによるショートを防止でき、また、電極パッド領域から導電性接合部材の流れだしを防止できる。これによって、信頼性の高いIC素子の接合が可能となる。 The mounting substrate is formed by laminating at least two insulating layers, and a wiring conductor connected to a via-hole conductor disposed immediately below or directly above the electrode pad is interposed between the two insulating layers. That is, since the wiring conductor routed from the electrode pad to the surface of the mounting substrate can be eliminated, it is possible to prevent a short circuit due to foreign matter adhering to the exposed wiring conductor, and the flow of the conductive bonding member from the electrode pad region. Can prevent dashi. As a result, highly reliable IC elements can be bonded.
また、前記m、nの双方が3以上であり、且つ、前記ビアホール導体を介して前記配線導体に接続する電極パッドを周囲に他の電極パッドが取り囲むように配置されている。これにより、行列状に配置された電極パッドのうち、内部領域に位置する電極パッドから、実装用基体の表面に引き回し配線導体を形成する必要がないため、電極パッド間のショートを防止することができる。ここで、取り囲まれるように配置された電極パッドとは、行及び列方向に隣接する3個又は4個の電極パッドを有する電極パッドをいう。 Further, both m and n are 3 or more, and the electrode pads connected to the wiring conductors via the via-hole conductors are arranged so as to surround other electrode pads. As a result, it is not necessary to form a wiring conductor from the electrode pad located in the inner region to the surface of the mounting substrate among the electrode pads arranged in a matrix, thereby preventing a short circuit between the electrode pads. it can. Here, the electrode pad arranged so as to be surrounded refers to an electrode pad having three or four electrode pads adjacent in the row and column directions.
また、前記実装用基体は、平板状をなしており、前記容器体の下面には少なくともIC素子の高さ以上の厚みを有したスペーサ部が設けられている。 The mounting substrate has a flat plate shape, and a spacer portion having a thickness of at least the height of the IC element is provided on the lower surface of the container body.
また、前記実装用基体の上面にはIC素子を収容するキャビティが形成されているとともに、該実装用基体のキャビティ開口周囲の上面と前記容器体の下面とが接合されている。 A cavity for accommodating an IC element is formed on the upper surface of the mounting substrate, and the upper surface around the cavity opening of the mounting substrate and the lower surface of the container body are joined.
また、前記実装用基体はIC素子を収容したキャビティが形成されているとともに、前記実装用基体は、該実装用基板のキャビティ開口周囲面を下面として、前記容器体の下面に接合されている。 The mounting substrate is formed with a cavity containing an IC element, and the mounting substrate is bonded to the lower surface of the container body with the cavity opening peripheral surface of the mounting substrate as the lower surface.
また本発明の温度補償水晶発振器によれば、実装用基体の上面に開口するキャビティを形成するとともに、該キャビティ内に水晶振動素子及び該水晶振動素子の温度特性を補償する温度補償データに基づいて所定発振出力を制御するIC素子を収容してなり、前記実装用基体の下面を実装面とするものであって、前記キャビティ底面のIC素子実装領域には、少なくとも8つの電極パッドが形成され、しかも、これがm行×n列(m、nは2以上の自然数)の行列状に形成されている。そして、IC素子の接続パッドは、該各電極パッドに対応して電気的に接続されている。従って、電極パッドは、3行3列以上の、3行4列など行列状に配置されている。 Further, according to the temperature compensated crystal oscillator of the present invention, a cavity opened in the upper surface of the mounting substrate is formed, and based on the temperature compensation data for compensating for the quartz resonator element and the temperature characteristics of the quartz resonator element in the cavity. An IC element for controlling a predetermined oscillation output is accommodated, and the lower surface of the mounting base is used as a mounting surface, and at least eight electrode pads are formed in the IC element mounting region on the bottom surface of the cavity, Moreover, this is formed in a matrix of m rows × n columns (m and n are natural numbers of 2 or more). The connection pads of the IC element are electrically connected corresponding to the electrode pads. Therefore, the electrode pads are arranged in a matrix such as 3 rows and 3 columns and 3 rows and 4 columns.
これにより、電極パッドをIC素子の実装領域の略全域を用いて形成できるため、IC素子が小型化しても、IC実装領域における電極パッドの占有率を高めることができ、容器体の無駄なスペース、ICチップの実装領域内のデッドスペースを防止でき、温度補償水晶発振器の小型化に大きく寄与できる。 As a result, since the electrode pads can be formed using substantially the entire mounting area of the IC element, the occupation ratio of the electrode pads in the IC mounting area can be increased even if the IC element is downsized, and the wasteful space of the container body Therefore, dead space in the IC chip mounting area can be prevented, and the temperature compensated crystal oscillator can be greatly reduced in size.
また、IC素子を、導電性接合部材を介して電極パッドに極接合するにあたり、IC素子の下面略全域に接合部分を分散させることができるため、IC素子の安定した接合が可能となる。 In addition, when the IC element is pole-bonded to the electrode pad via the conductive bonding member, the bonding portion can be dispersed over substantially the entire lower surface of the IC element, so that the IC element can be stably bonded.
このような電極パッドに対応したIC素子は、半導体素子の実装面に積層配線基板(再配線層)を配設し、前記積層配線基板(再配線層)をエポキシ等の樹脂により保護された構造のものであり、この積層配線基板の実装面に、電極パッドの配置に対応するように接続パッドを形成する。このようなIC素子を用いることにより、非常に簡単に上述の電極パッドにIC素子を搭載し、電気的に接続することができる。 An IC element corresponding to such an electrode pad has a structure in which a laminated wiring board (rewiring layer) is disposed on a mounting surface of a semiconductor element, and the laminated wiring board (rewiring layer) is protected by a resin such as epoxy. The connection pads are formed on the mounting surface of the multilayer wiring board so as to correspond to the arrangement of the electrode pads. By using such an IC element, the IC element can be mounted and electrically connected to the above electrode pad very easily.
また、実装用基体のキャビティ底面のIC素子実装領域にm行×n列(m、nは2以上の自然数)の行列状に配置された複数の電極パッドは、IC素子に接続するダミー電極パッドを含むものである。たとえば、上述のように、最低数である8つの電極パッドが必要など、ダミー電極パッドを1つ設けることにより、電極パッドを3×3の正規な行列状に配列することができる。これより、このダミー電極は、IC素子の全く機能しない接続パッドに対応させることにより、IC素子の接合強度が向上し、従来、広く用いられていたIC素子の接合強度を向上させるためのアンダーフィル樹脂を不要とすることもでき、このアンダーフィル樹脂を用いることによって生じるアウターガスによる水晶振動素子への悪影響を適切に防止することが可能となる。 A plurality of electrode pads arranged in a matrix of m rows × n columns (m and n are natural numbers of 2 or more) in the IC element mounting region on the bottom surface of the cavity of the mounting substrate are dummy electrode pads connected to the IC elements. Is included. For example, as described above, by providing one dummy electrode pad that requires a minimum number of eight electrode pads, the electrode pads can be arranged in a 3 × 3 regular matrix. As a result, the dummy electrode improves the bonding strength of the IC element by making it correspond to the connection pad where the IC element does not function at all, and the underfill for improving the bonding strength of the widely used IC element in the past. It is possible to eliminate the need for a resin, and it is possible to appropriately prevent the adverse effect of the outer gas generated by using this underfill resin on the crystal resonator element.
また、前記複数個の電極パッドは、行方向及び列方向に一定間隔で一直線状に配列し、且つ全ての行と全ての列とが直交するように配置されている。これにより、IC素子の接合点で偏りがなくなり、IC素子の接合信頼性が向上するとともに、IC素子の再配線層の設計が非常に簡単となる。 The plurality of electrode pads are arranged in a straight line at regular intervals in the row direction and the column direction, and are arranged so that all the rows and all the columns are orthogonal to each other. As a result, there is no bias at the junction points of the IC elements, the junction reliability of the IC elements is improved, and the design of the rewiring layer of the IC elements becomes very simple.
また、前記実装用基体は少なくとも2つの絶縁層を積層してなり、該2つの絶縁層間には、前記電極パッドの直下もしくは直上に配置されたビアホール導体と接続する配線導体が介在されている。即ち、電極パッドから実装用基体の表面に引き回す配線導体を排除することができるため、露出した配線導体に異物が付着することによるショートを防止でき、また、電極パッド領域から導電性接合部材の流れだしを防止できる。これによって、信頼性の高いIC素子の接合が可能となる。 The mounting substrate is formed by laminating at least two insulating layers, and a wiring conductor connected to a via-hole conductor disposed immediately below or directly above the electrode pad is interposed between the two insulating layers. That is, since the wiring conductor routed from the electrode pad to the surface of the mounting substrate can be eliminated, it is possible to prevent a short circuit due to foreign matter adhering to the exposed wiring conductor, and the flow of the conductive bonding member from the electrode pad region. Can prevent dashi. As a result, highly reliable IC elements can be bonded.
また、前記m、nの双方が3以上であり、且つ、前記ビアホール導体を介して前記配線導体に接続する電極パッドを周囲に他の電極パッドが取り囲むように配置されている。これにより、行列状に配置された電極パッドのうち、内部領域に位置する電極パッドから、実装用基体の表面に引き回し配線導体を形成する必要がないため、電極パッド間のショートを防止することができる。ここで、取り囲まれるように配置された電極パッドとは、行及び列方向に隣接する3個又は4個の電極パッドを有する電極パッドをいう。 Further, both m and n are 3 or more, and the electrode pads connected to the wiring conductors via the via-hole conductors are arranged so as to surround other electrode pads. As a result, it is not necessary to form a wiring conductor from the electrode pad located in the inner region to the surface of the mounting substrate among the electrode pads arranged in a matrix, thereby preventing a short circuit between the electrode pads. it can. Here, the electrode pad arranged so as to be surrounded refers to an electrode pad having three or four electrode pads adjacent in the row and column directions.
これらにより、本発明では、温度補償水晶発振器の小型化に対応して、IC素子の小型化をおこなっても、IC素子の接合信頼性を維持向上させながら、発振器全体の小型化に大きく寄与できる。 Accordingly, in the present invention, even if the IC element is miniaturized in response to the miniaturization of the temperature compensated crystal oscillator, it can greatly contribute to the miniaturization of the entire oscillator while maintaining and improving the junction reliability of the IC element. .
以下、本発明の請求項1に対応する温度補償水晶発振器を添付図面に基づいて詳細に説明する。 Hereinafter, a temperature compensated crystal oscillator corresponding to claim 1 of the present invention will be described in detail with reference to the accompanying drawings.
図1は本発明の一実施形態に係る温度補償水晶発振器の斜視図、図2は図1の温度補償水晶発振器の断面図である。 FIG. 1 is a perspective view of a temperature compensated crystal oscillator according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of the temperature compensated crystal oscillator of FIG.
これらの図に示す温度補償水晶発振器は、内部に水晶振動素子5を収容した容器体1の下面に、IC素子7を取着させた平板状の実装用基体6が接合された構造を有している。
The temperature-compensated crystal oscillator shown in these drawings has a structure in which a
前記容器体1は、例えば、ガラス−セラミック、アルミナセラミックス等のセラミック材料から成る積層基板2と、42アロイやコバール,リン青銅等の金属から成るシールリング3と、シールリング3と同様の金属から成る蓋体4とから成り、前記積層基板2の上面にシールリング3を取着させ、その上面に蓋体4を載置・固定させることによって容器体1が構成され、シールリング3の内側に位置する積層基板2の上面に水晶振動素子5が実装される。
The
前記容器体1は、積層基板2の上面、シールリング3の内面及び蓋体4の下面とで囲まれる空間を有し、この空間内に水晶振動素子5を収容して気密封止している。積層基板2の上面には水晶振動素子5の振動電極に接続される一対の搭載パッド8a、8b(尚、8bは図には現れない)が形成されている。
The
また、前記積層基板2は、図2に示すように、その下面側に脚部2c、2dを有するものである。この脚部2c、2dは、積層基板2と同質の材料によって形成され、脚部2c、2dの下面には、複数の容器体側接合電極13が形成されている。
Further, as shown in FIG. 2, the
また、脚部2c、2dを含む積層基板2の内部には、第1のビアホール導体9a、第5のビアホール導体9f及び配線導体9bを有している。
The
尚、前記容器体1の積層基板2は、ガラス−セラミック等のセラミック材料から成る場合、例えば、セラミック材料粉末に適当な有機溶剤等を添加・混合して得たセラミックグリーンシートの表面等に搭載パッド8a、8bや配線導体9bとなる導体ペーストを所定パターンに印刷・塗布するとともに、第1のビアホール導体9a、第5のビアホール導体9fとなる導体が形成され、これを複数枚積層してプレス成形した後、高温で焼成することによって製作される。
When the
また前記容器体1のシールリング3及び蓋体4は従来周知の金属加工法を採用し、42アロイ等の金属を所定形状に成形することによって製作され、得られたシールリング3を積層基板2の上面に予め被着させておいた導体層にロウ付けし、続いて水晶振動素子5を導電性接合部材16を用いて積層基板2の上面に実装・固定した後、水晶振動素子5の初期周波数調整を行なった後、所定雰囲気にして上述の蓋体4を従来周知の抵抗溶接等によってシールリング3の上面に接合することによって容器体1が組み立てられるこのようにシールリング3と蓋体4とを抵抗溶接によって接合する場合、シールリング3や蓋体4の表面には予めNiメッキ層やAuメッキ層等を被着させておく。
The
また、容器体1の内部に収容される水晶振動素子5は、所定の結晶軸でカットした水晶片の両主面に一対の振動電極を被着・形成してなり、所定の周波数で振動を起こす。水晶振動素子5は、一対の振動電極を導電性接合部材16を介して積層基板2上面の搭載パッド8a、8b(図面では、8を付している)に電気的に接続させることによって積層基板2の上面に搭載され、これによって水晶振動素子5と容器体1との電気的接続及び機械的接続が同時になされる。
The
ここで容器体1の金属製蓋体4を容器体1の積層基板2や実装用基体6の各電極、配線導体を介して後述するグランド端子用の外部端子14に接続させておけば、その使用時、蓋体4がアースされることによりシールド機能が付与され、水晶振動素子5や後述するIC素子7を外部からの不要な電磁ノイズから保護することができる。
Here, if the
次に、実装用基体6は、例えば、ガラス−セラミック、アルミナセラミックス等のセラミック材料から成る基板6a、6bを積層してなり、実装用基体6の内部には、第1のビアホール導体9a、第5のビアホール導体9f及び配線導体9bを有しており、第4のビアホール導体9e、第2のビアホール導体9c、第3のビアホール導体9d及び配線導体9bを有する。
Next, the mounting
この実装用基体6をガラス−セラミック等のセラミック材料から形成する場合には、例えば、セラミック材料粉末に適当な有機溶剤等を添加・混合して得たセラミックグリーンシートの表面等配線導体9bとなる導体ペーストを所定パターンに印刷・塗布するとともに、第4のビアホール導体9e、第2のビアホール導体9c、第3のビアホール導体9dとなる導体が形成され、これを複数枚積層してプレス成形した後、高温で焼成することによって製作される。
When the mounting
また、実装用基体6上面中央には、前記容器体1の脚部2c、2dの間に配されるIC素子7の接続パッド11に接続される複数個の電極パッド10が形成されている。すなわち、前記脚部2c、2dは、それによって出来た容器体1の凹部底面と実装用基体6の上面との間にIC素子7を実装させるための空間を確保するスペーサとして機能するものである。
A plurality of
実装用基体6の上面のIC素子7が実装される領域には、図3(a)に示すように、IC素子7の接続パッド11に半田などの導電性接合部材17を介して接続する2つ水晶電極パッド10d、10f、発振出力電極パッド10a、グランド電極パッド10h、電源電圧電極パッド10c、発振制御電極パッド10i及び少なくもと2以上の書き込み制御用電極パッド10b、10e、10g(全体で符号10を付す)が、例えば3行3例となる行列状に配置されている。そして、IC素子7の接続パッド11と該各電極パッド10とが半田バンプで接続される場合には、接続パッド11の電極形状が、それに対応する電極パッド10を包含する形状、即ち、若干大きく形成しておくことが望ましい。このようにすると、接続パッド11に半田ボールを形成しても、ボール落ちなどがなく、また、IC素子が若干位置ずれしても、隣接しあう導電性接合部材17との短絡を回避できる。
As shown in FIG. 3A, the
ここで、縦横に、すなわちm行×n列(m、nは2以上の自然数)の行列状に配置された複数の電極パッド10において、それぞれの行または列に配置される電極パッド10は、図3(a)に示すような正規な行列状の配置ではなく、図3(b)及び図3(c)に示すような配置にしても良い。すなわち、2以上の電極パッド10が直線状に配置されている場合には、1行または1列であるものとみなす。たとえばIC素子7の実装領域に複数個の電極パッド10が図3(b)に示すように配置されている場合、各電極パッド10の配列は3×2の行列状の配置となり、また、図3(c)に示すような場合には、各電極パッド10の配列は3×4の行列状の配置となる。
Here, in the plurality of
なお、上述のように、温度補償水晶発振の動作のために8つの電極パッドが必要とする場合、電極パッド全体を3×3の行列状に配列させるために、1つダミー電極パッドを設ける。また、書き込み制御用電極パッド10の増加によって、電極パッド数の全体が増える場合、ダミー電極パッドを含めて,3×4の行列状に配列させたり、4×4の行列状に配列させたり、4×5の行列状に配列させる。
As described above, when eight electrode pads are required for the operation of the temperature compensated crystal oscillation, one dummy electrode pad is provided to arrange the entire electrode pads in a 3 × 3 matrix. Further, when the total number of electrode pads increases due to the increase in the write
また、実装用基体6の内部には、図4に示すように、配線導体9bと、配線導体9bに接続し、実装用基体6の下方に延びる第4のビアホール導体9eと、この配線導体9bから上方に延びる第2のビアホール導体9c及び第3のビアホール導体9dが形成されている。これらの配線導体9bや第1乃至第3のビアホール導体9a、9c、9dは、通常の実装用基体6の製造方法によって形成される。
Further, as shown in FIG. 4, the mounting
他方、積層基板2の内部には、配線導体9bと、配線導体9bに接続し、積層基板2の上方に延びる第1のビアホール導体9aと、この配線導体9bから下方に延びる第5のビアホール導体9fとが形成されている。これらの配線導体9bや第4乃至第5のビアホール導体9e、9fは、通常の積層基板2の製造方法によって形成される。
On the other hand, inside the
第4のビアホール導体9eは、外部端子14と所定配線導体9bとを接続するものである。
The fourth via-hole conductor 9e connects the
第5のビアホール導体9fは、積層基板2の下面の容器体側接合電極13と所定配線導体9bとを接続するものである。
The fifth via-
ここで、第1のビアホール導体9aは、積層基板2の上面に位置する水晶振動素子5が接続される搭載パッド8と所定配線導体9bとを接続するものである。また、同様に、グランド電位となる配線導体9とシールリング3とを接続するものである。
Here, the first via-
第2のビアホール導体9cは、実装用基体6の上面の各電極パッド10と所定配線導体9bと接続するものである。
The second via-
また、第3のビアホール導体9dは、実装用基体6の上面の実装用基体側接合電極12と所定配線導体9bと接続するものである。
The third via-
従って、水晶電極パッド10d、10fは、図7の分解図のように、第2のビアホール導体9c、配線導体9b、第3のビアホール導体9d、実装用基体側接合電極12、容器体側接合電極13、第5のビアホール導体9f、配線導体9b、第1のビアホール導体9aを介して水晶振動素子5の搭載パッド8に接続している。また、第2のビアホール導体9c、配線導体9b、第3のビアホール導体9dを介して実装用基体側接合電極12に接続している。
Accordingly, as shown in the exploded view of FIG. 7, the
また、発振出力電極パッド10aは、図8の分解図の右側のように、第2のビアホール導体9c、配線導体9b、第3のビアホール導体9dを介して実装用基体側接合電極12に接続している。
The oscillation
グランド電極パッド10hは、図8の分解図の左側のように第2のビアホール導体9c、配線導体9b、第3のビアホール導体9dを介して実装用基体側接合電極12に接続している。同時に、この実装用基体側接合電極12は、容器体側接合電極13、第5のビアホール導体9f、第1のビアホール導体9aを介してシールリング3に接続している。
The
また、電源電圧電極パッド10c、発振制御電極パッド10iは、発振出力電極パッド10aと同様に、第2のビアホール導体9c、配線導体9b、第3のビアホール導体9dを介して実装用基体側接合電極12に接続している。
Similarly to the oscillation
さらに、書き込み制御用電極パッド10b、10e、10gは、第2のビアホール導体9c、配線導体9b、第3のビアホール導体9dを介して実装用基体側接合電極12に接続している。
Further, the write
また、実装用基体6は、図5の下面図に示すように、その上面には容器体1下面の対応する容器体側接合電極13に電気的及びまたは機械的に接続される複数個の実装用基体側接合電極12(図面では、点線で示す)が形成されている。また実装用基体6の下面には4つの外部端子14a〜14d(発振出力端子14a、グランド端子14b、電源電圧端子14c、発振制御端子14d)が実装用基体6下面の四隅にそれぞれ設けられており、これらの接合電極12と外部端子14とは実装用基体6の角部に形成した導体膜等を介して電気的に接続されている。また、外部端子14と接合電極12とが厚み方向に重なる場合には、ビアホール導体9によって接続してもよい。
Further, as shown in the bottom view of FIG. 5, the mounting
ここで、容器体1の下面の容器体側接合電極13と実装用基体6の上面の実装用基体側接合電極12は、一対一に対応して、その間に導電性接合部材18を介して強固に接合される。本実施形態では、実装用基体6上面には一方側につき5つの実装用基体側接合電極12が形成されている。これらの合計10つの実装用基体側接合電極12のうち、容器体1の対応する10つの容器体側接合電極13を通じて延出するものは、水晶電極パッド10d、10f及び書き込み電極パッド10b、10e、10gに接続する実装用基体側接合電極12のみであり、グランド電極パッド10h、電源電圧電極パッド10c、発振制御電極パッド10i、発振出力電極パッド10aは実装用基体側接合電極12に接続されていない。なお、これらグランド電極パッド10h、電源電圧電極パッド10c、発振制御電極パッド10i、発振出力電極パッド10aは、実装用基体側接合電極12を介さず、第2のビアホール導体9c、配線導体9bおよび第4のビアホール導体9eを介して外部端子14に電気的に接続している。
Here, the container body-
水晶電極パッド(水晶振動素子5)に接続する容器体側接合電極13は、水晶振動素子5の気密封止状態の振動特性を測定する測定用パッドとして用いる。また、測定用パッドとしては、IC素子7を実装する前の水晶電極パッド10d、10fを大きく形成して、これを用いて測定することもできる。
The container-
また、書き込み制御電極パッドに接続する容器体側接合電極13は、発振器の側面に設けた温度補償回路に温度補償データを書き込むための書込端子に接続している。例えば、図9に示すように、容器体1の脚部2c、2dと実装用基体6との接合部分の凹みを利用して、この凹部1a内に容器体側接合電極13の一部を露出させておき、これらの書込端子にデータ書込装置のプローブ針を当て、IC素子7の温度補償回路内に設けられているメモリに水晶振動素子5の温度特性に応じた温度補償データを書き込むことができる。この経路は、容器体側接合電極13または実装用基体側接合電極12から第3のビアホール導体9d、配線導体9b、第2のビアホール導体9cを介して接続されることになる。また、このような書込端子は、容器体1の脚部2c、2d等と一体的に設けられる外部の捨代部に配置させておき、温度補償データの書き込みが終了した後でこの捨代部を容器体1の脚部2c、2d等から切り離すようにしても良い。
Further, the container body
上述の4個の外部端子14は、温度補償水晶発振器をマザーボードの所定回路配線と電気的に接続させる。外部端子14のうち、グランド外部端子14bおよび発振出力外部端子14aを、電源電圧外部端子14cおよび発振制御外部端子14dから離れて配するようにすれば、発振出力にノイズの干渉するのを有効に防止することができる。
The four
前記実装用基体6の各電極パッド10に接続されるIC素子7は、図6(a)及び(b)に示すように、半導体素子7aの一主面上にIC素子7の各接続パッドを各電極パッド形成位置に対応させるための再配線層7bを配設してなる矩形状のフリップチップ型ICが用いられている。半導体素子7aには、周囲の温度状態を検知する感温度素子、水晶振動素子5の温度特性を補償する温度補償データが書き込まれる記憶素子、周囲の温度に対応する所定温度補償データに基づいて前記水晶振動素子5の振動特性を補正する温度補償回路、該温度補償回路に接続されて所定の発振出力を生成する発振回路等が設けられている。
As shown in FIGS. 6A and 6B, the
また、半導体素子7aの実装面側に内部接続電極7cが形成されている。この内部接続電極7cの配列は、半導体素子7aに集積された各素子、各回路形成領域に避けて形成されることから全く規則性がない。
An internal connection electrode 7c is formed on the mounting surface side of the
そこで、半導体素子7aの実装面には、複数の絶縁層7d、所定配線層(絶縁層の厚み方向のビアホール導体を含む)7e及び接続パッド11を有する再配線層7bが形成される。これにより、再配線層7bの実装面には、規則がなく形成された内部接続電極7cを電極パッド10の形成位置に対応するように行列状に変換した接続パッド11が形成されている。しかも、これらの接続パッド11は、実装面に均一に分散して形成されることになり、電極パッド10に接合されたときに、接合部分を均等に分散でき、接合強度の向上を図ることができる。
Therefore, a
なお、IC素子7と電極パッド10との接合強度を向上させるために、この接続パッド11として、内部接続電極7cに接続しないダミー接続パッドを形成してもよい。
In order to improve the bonding strength between the
このようなIC素子7は、その下面に設けた複数の接続パッド11を、実装用基体6上面の対応する電極パッド10に半田や金バンプ等の導電性接合部材17を介して電気的に接続させることによって実装用基体6の上面に取着される。これによってIC素子7内の所定素子、回路が、第2のビアホール導体9c、配線導体9b等を介して水晶振動素子5や実装用基体6下面の外部端子14等と電気的に接続される。
In such an
以上のように、本発明の温度補償水晶発振器によれば、水晶電極パッド10d、10f、外部端子14a、14b、14c、14dに接続する発振出力電極パッド10a、グランド電極パッド10h、電源電圧電極パッド10c、発振制御電極パッド10i及び少なくとも2つの書き込み制御用電極パッド10b、10e、10gが、それぞれ縦横に行列状に形成されている。そして、IC素子7の接続パッド11は、該各電極パッド10に対応して形成されて、電気的に接続されている。従って、電極パッド10をIC素子7の実装領域の全域に、行列状に均等に分散されるように配置されている。
As described above, according to the temperature compensated crystal oscillator of the present invention, the
これにより、IC素子7が小型化しても、IC素子7の実装領域内に電極パッド10を効率よく形成でき、占有率を高めることができる。即ち、実装用基体6の無駄なスペースであるIC素子7実装領域内におけるデッドスペースを削減でき、温度補償水晶発振器の小型化に大きく寄与できる。
Thereby, even if the
また、IC素子7が導電性接合部材17を介して電極パッド10に極接合するにあたり、この接合部分をIC素子7の実装領域内に均一に分散させることができるため、IC素子7の安定した接合が可能となる。
In addition, when the
IC素子7は、半導体素子7aの一主面上にIC素子7の各接続パッドを各電極パッド形成位置に対応させるための再配線層7bを配設してなる構造であり、接続パッド11を簡単、確実に電極パッド10に電気的に接続することができる。
The
また、電極パッド10には、IC素子7に接続するダミー電極パッドを形成しても構わない。たとえば、最低数である8つの電極パッドが必要など、ダミー電極パッドを1つ設けることにより、電極パッドを3×3の正規な行列状に配列することができる。これにより、このダミー電極は、IC素子7の全く機能しない接続パッド11に対応させることにより、IC素子7の接合強度が向上し、従来、広く用いられていたIC素子の接合強度を向上させるアンダーフィル樹脂が不要とすることも可能となる。
Further, a dummy electrode pad connected to the
また、図3(a)の点線に示すように、複数個の電極パッド10は、行方向及び列方向に一定間隔で一直線状に配列し、且つ全ての行と全ての列とが直交するように配置されている。これにより、IC素子7の接合点に偏りがなくなり、IC素子7の接合信頼性が向上するとともに、IC素子7の再配線層7bの設計が非常に簡単となる。
3A, the plurality of
また、実装用基体6の内部の第2のビアホール導体9cが、電極パッド10にそのまま接続しているため、電極パッド10から実装用基体6の上面に引き回す配線導体を減少させることができ、配線導体に異物の付着によるショートの発生を低減できるとともに、引き回し配線導体の設計自由度が向上する。なお、すべての電極パッドを第2のビアホール導体9cで接続する必要はない。これは、実装用基体6の強度を考慮してのことであり例えば、縦横に配列された電極パッド10のうち、最外周に配置した電極パッド、例えば、水晶電極パッド10d、10fについては、実装用基体6の上面を引き回しても構わない。このようにすれば、実質的に水晶電極パッド10d、10fの形状を大きくできるため、水晶振動素子5の初期特性を測定するためのパッドとして好都合である。
Further, since the second via-
また、配線導体9bに第2のビアホール導体9cを介して接続する電極パッド10は、行列状に配置された電極パッド10のうち周囲に他の電極パッド10が取り囲むように配置された電極パッド10eである。これにより、内部領域に位置する電極パッド10から、実装用基体6の上面に引き回し配線導体を形成する必要がないため、電極パッド間のショートを防止することができる。
The
また、実装用基体6の上面には、前記外部端子14に導通しない実装用基体側接合電極12が形成され、前記積層基板2下面には、前記実装用基体側接合電極12に対応して容器体側接合電極13が形成され、前記容器体側接合電極13と前記実装用基体側接合電極13とが導電性接合部材18を介して接合されている。これらの構造により、容器体側接合電極13に電気的な機能があっても、なくとも、その間で機械的な接合が達成できるため、容器体1と実装用基体6との機械的な接合強度を向上させることができる。
A mounting substrate-
また、前記発振出力電極パッド10a、グランド電極パッド10h、発振制御パッド10i及び電源電圧電極パッド10cは、前記配線導体9bを介して前記外部端子14に接続されている。これにより、実装用基体6下面における各外部端子14の配置の最適化を図ることができ、温度補償水晶発振器の小型化に大きく寄与できる。
The oscillation
これらにより、本発明では、温度補償水晶発振器の小型化に対応して、IC素子7の小型化をしても、IC素子7の接合信頼性を維持、向上させながら、発振器全体の小型化に充分に対応できる。
Accordingly, in the present invention, in response to the miniaturization of the temperature-compensated crystal oscillator, even if the
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。 In addition, this invention is not limited to the above-mentioned embodiment, A various change, improvement, etc. are possible in the range which does not deviate from the summary of this invention.
例えば上述した実施形態においては、容器体1の蓋体4をシールリング3を介して積層基板2に接合させるようにしたが、これに代えて、積層基板2の上面に接合用のメタライズパターンを形成しておき、このメタライズパターンに対して蓋体4をダイレクトに溶接するようにしても構わない。
For example, in the embodiment described above, the
また上述した実施形態においては、容器体1の積層基板2上面に直接シールリング3を取着させるようにしたが、これに代えて、積層基板2の上面に基板2と同材質のセラミック材料等から成る枠体を一体的に取着させた上、該枠体の上面にシールリング3を取着させるようにしても構わない。
Further, in the above-described embodiment, the
更に上述した実施形態においては、蓋体4を容器体1の本体に対し溶接することによって蓋体4を接合するようにしたが、これに代えて、蓋体4をAu−Sn等のロウ材を介して容器体1の本体に接合するようにしても構わない。
Further, in the above-described embodiment, the
また更に上述した実施形態においては、容器体1の下面に一対の脚部2c、2dを取着させるように形成したが、これに代えて、各脚部2c、2dをそれぞれ2個に分断して得た4個の脚部を容器体1の下面に取着させるようにしたり、或いは、脚部2c、2dのうち一方のみを2つに分断して得た3個の脚部を容器体1の下面に取着させるようにしても良い。
Furthermore, in the above-described embodiment, the pair of
更にまた上述した実施形態においては、実装用基体6上面と容器体1の下面との接合により出来た空間には、IC素子7のみを配置しているが、電源電圧の配線導体とグランド電位との間や、発振出力の配線導体とグランド電位との間に接続されるコンデンサなどの電子部品素子を配置させるようにしても構わない。
Furthermore, in the embodiment described above, only the
次に、本発明の他の実施の形態について説明する。この実施の形態では、図10に示すように、実装用基体6の上面にはIC素子を収容するキャビティが形成されているとともに、該実装用基体6のキャビティ開口周囲の上面と容器体1の下面とが接合されている。この実装用基体6は、積層された基板6a、6bに、略矩形状の脚部6c、6dが形成されたものである。
Next, another embodiment of the present invention will be described. In this embodiment, as shown in FIG. 10, a cavity for accommodating an IC element is formed on the upper surface of the mounting
そして脚部6c、6dによって前記実装用基体6の上面と前記容器体1の下面の間にできる空間にIC素子7を配置するように、図3(a)に示すように実装用基体6の上面に各電極パッド10を形成することにより、本実施の形態の温度補償水晶発振器が形成される。
Then, as shown in FIG. 3A, the mounting
このような温度補償水晶発振器を構成する場合においても、先に述べた図1の実施の形態と同様の効果を有する。 Even when such a temperature-compensated crystal oscillator is configured, the same effects as those of the embodiment of FIG. 1 described above are obtained.
また、本発明のさらに他の実施の形態について説明する。この実施の形態では、図11に示すように、前記実装用基体6が、容器体1の下面に接合されているとともに、実装用基体6の下面にIC素子を収容したキャビティが形成されている。この実装用基体6は、積層された基板6a、6bに、略矩形状の脚部6c、6dが形成されたものであり、容器体1とは、該容器体1下面と実装用基体6の基板6a、6b側との接合により取付けられている。
Still another embodiment of the present invention will be described. In this embodiment, as shown in FIG. 11, the mounting
このような温度補償水晶発振器を構成する場合においても、先に述べた図1の実施の形態と同様の効果を有する。 Even when such a temperature-compensated crystal oscillator is configured, the same effects as those of the embodiment of FIG. 1 described above are obtained.
次に、本発明の請求項10に対応する温度補償水晶発振器を図12、図13に基づいて詳細に説明する。なお、上述の請求項1に対応する温度補償水晶発振器と同様の構成については説明を省略し、相違する点についてのみ説明することとする。 Next, a temperature compensated crystal oscillator according to claim 10 of the present invention will be described in detail with reference to FIGS. The description of the same configuration as that of the temperature-compensated crystal oscillator corresponding to the first aspect will be omitted, and only the difference will be described.
温度補償水晶発振器は、図12及び図13のように構成される。 The temperature compensated crystal oscillator is configured as shown in FIGS.
これらの図に示す温度補償水晶発振器1は、キャビティ部にIC素子7を取着させた実装用基体6の上面に、水晶振動素子5が接合された構造を有している。
The temperature-compensated
温度補償水晶発振器1は、例えば、ガラス−セラミック、アルミナセラミックス等のセラミック材料から成る平板状基板6a,6b及び枠状基体6cが積層された実装用基体6と、42アロイやコバール,リン青銅等の金属から成るシールリング3と、シールリング3と同様の金属から成る蓋体4とから成り、前記実装用基体6の上面にシールリング3を取着させ、その上面に蓋体4を載置・固定させることによって構成され、前記実装用基体6のキャビティ内にIC素子7を取着させ、且つ実装用基体6の上面にシールリング3の内側に位置するように水晶振動素子5が実装されている。枠状基体6cの上面には水晶振動素子5の振動電極に接続される一対の搭載パッド8a、8b(尚、8bは図には現れない)が形成されている。
The temperature-compensated
また、平板状基板6bの上面中央のIC素子7が実装される領域には、図14に示すように、IC素子7の接続パッド11に半田などの導電性接合部材17を介して接続する一対の水晶電極パッド10d、10f、発振出力電極パッド10a、グランド電極パッド10h、電源電圧電極パッド10c、発振制御電極パッド10i及び少なくとも2以上の温度補償データ書込用の書込電極パッド10b、10e、10g(全体で符号10を付す)が、例えば3行3列となる行列状に配置されている。
Further, as shown in FIG. 14, in a region where the
このような温度補償水晶発振器を構成する場合においても、先に述べた本発明の請求項1に係る温度補償水晶発振器と同様の効果を有する。 Even when such a temperature compensated crystal oscillator is configured, the same effect as the temperature compensated crystal oscillator according to the first aspect of the present invention described above is obtained.
1・・・容器体
2・・・積層基板
2c,2d・・・一対の脚部
3・・・シールリング
4・・・蓋体
5・・・水晶振動素子
6・・・実装用基体
6a・・平板状基板
6b・・平板状基板
6c・・枠状基体
7・・・IC素子
8・・・搭載パッド
9・・・ビアホール導体
9a・・・第1のビアホール導体
9b・・・積層基板の配線導体
9c・・・第2のビアホール導体
9d・・・第3のビアホール導体
9e・・・第4のビアホール導体
9f・・・第5のビアホール導体
10・・・電極パッド
11・・・接続パッド
12・・・実装用基体側接合電極
13・・・容器体側接合電極
14・・・外部端子
16・・・導電性接合部材
17・・・導電性接合部材
18・・・導電性接合部材
DESCRIPTION OF
Claims (19)
前記水晶振動素子の温度特性を補償する温度補償データに基づいて発振出力を制御するIC素子と、を有する温度補償水晶発振器であって、
前記IC素子は実装用基体に実装され、
前記実装用基体のIC素子実装領域には、複数の電極パッドがm行×n列(m、nは2以上の自然数)の行列状に配置されており、前記IC素子の一主面に設けられる複数の接続パッドを対応する前記電極パッドに電気的に接続したことを特徴とする温度補償水晶発振器。 A crystal oscillator,
An IC element for controlling an oscillation output based on temperature compensation data for compensating a temperature characteristic of the crystal oscillation element,
The IC element is mounted on a mounting substrate,
In the IC element mounting area of the mounting substrate, a plurality of electrode pads are arranged in a matrix of m rows × n columns (m and n are natural numbers of 2 or more), and provided on one main surface of the IC element. A temperature-compensated crystal oscillator, wherein a plurality of connection pads are electrically connected to the corresponding electrode pads.
前記複数の電極パッドは、前記水晶振動素子と電気的に接続される複数の水晶電極パッド、前記表面実装用外部端子と電気的に接続される発振出力電極パッド、グランド電極パッド、電源電圧パッド、及び複数の書き込み制御用電極パッドを含むことを特徴とする請求項1記載の温度補償水晶発振器。 Surface mounting external terminals are provided on the lower surface of the mounting substrate,
The plurality of electrode pads are a plurality of crystal electrode pads electrically connected to the crystal resonator element, an oscillation output electrode pad electrically connected to the surface mount external terminal, a ground electrode pad, a power supply voltage pad, 2. The temperature compensated crystal oscillator according to claim 1, further comprising a plurality of write control electrode pads.
前記キャビティ底面のIC素子実装領域には、複数の電極パッドがm行×n列(m、nは2以上の自然数)の行列状に配置されており、前記IC素子の下面に設けられる複数の接続パッドを対応する前記電極パッドに電気的に接続したことを特徴とする温度補償水晶発振器。 A cavity is formed in the upper surface of the mounting substrate, and a quartz resonator element and an IC element that controls a predetermined oscillation output based on temperature compensation data for compensating temperature characteristics of the quartz resonator element are accommodated in the cavity. A temperature compensated crystal oscillator,
In the IC element mounting region on the bottom surface of the cavity, a plurality of electrode pads are arranged in a matrix of m rows × n columns (m and n are natural numbers of 2 or more), and a plurality of electrode pads are provided on the lower surface of the IC element. A temperature-compensated crystal oscillator, wherein a connection pad is electrically connected to the corresponding electrode pad.
前記複数の電極パッドは、前記水晶振動素子と電気的に接続される複数の水晶電極パッド、前記表面実装用外部端子と電気的に接続される発振出力電極パッド、グランド電極パッド、電源電圧パッド、及び複数の書き込み制御用電極パッドを含むことを特徴とする請求項12記載の温度補償水晶発振器。 Surface mounting external terminals are provided on the lower surface of the mounting substrate,
The plurality of electrode pads are a plurality of crystal electrode pads electrically connected to the crystal resonator element, an oscillation output electrode pad electrically connected to the surface mount external terminal, a ground electrode pad, a power supply voltage pad, 13. The temperature compensated crystal oscillator according to claim 12, further comprising a plurality of write control electrode pads.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007299971A JP2008072762A (en) | 2003-05-29 | 2007-11-20 | Temperature-compensated crystal oscillator |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003152390 | 2003-05-29 | ||
JP2003183455 | 2003-06-26 | ||
JP2007299971A JP2008072762A (en) | 2003-05-29 | 2007-11-20 | Temperature-compensated crystal oscillator |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004160101A Division JP2005039791A (en) | 2003-05-29 | 2004-05-28 | Temperature compensated crystal oscillator |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008072762A true JP2008072762A (en) | 2008-03-27 |
Family
ID=39293869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007299971A Pending JP2008072762A (en) | 2003-05-29 | 2007-11-20 | Temperature-compensated crystal oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008072762A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009278399A (en) * | 2008-05-15 | 2009-11-26 | Epson Toyocom Corp | Piezoelectric device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11121477A (en) * | 1997-10-21 | 1999-04-30 | Toshiba Corp | Semiconductor device and its manufacture |
JP2000077942A (en) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | Surface mounting type quartz oscillator |
WO2000033455A1 (en) * | 1998-12-02 | 2000-06-08 | Seiko Epson Corporation | Piezoelectric device and method of manufacture thereof |
JP2000278047A (en) * | 1999-03-24 | 2000-10-06 | Nippon Dempa Kogyo Co Ltd | Surface mount crystal oscillator and its manufacture |
JP2000349191A (en) * | 1999-06-04 | 2000-12-15 | Toshiba Corp | Semiconductor device and wiring circuit device |
JP2002198453A (en) * | 2000-12-27 | 2002-07-12 | Kyocera Corp | Package for accommodating electronic component and electronic component device |
JP2002329839A (en) * | 2001-02-27 | 2002-11-15 | Toyo Commun Equip Co Ltd | Surface mount electronic component and its manufacturing method, and sheet-like base material |
JP2003133707A (en) * | 2001-10-24 | 2003-05-09 | Matsushita Electric Ind Co Ltd | Method and apparatus for placing electronic component |
-
2007
- 2007-11-20 JP JP2007299971A patent/JP2008072762A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11121477A (en) * | 1997-10-21 | 1999-04-30 | Toshiba Corp | Semiconductor device and its manufacture |
JP2000077942A (en) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | Surface mounting type quartz oscillator |
WO2000033455A1 (en) * | 1998-12-02 | 2000-06-08 | Seiko Epson Corporation | Piezoelectric device and method of manufacture thereof |
JP2000278047A (en) * | 1999-03-24 | 2000-10-06 | Nippon Dempa Kogyo Co Ltd | Surface mount crystal oscillator and its manufacture |
JP2000349191A (en) * | 1999-06-04 | 2000-12-15 | Toshiba Corp | Semiconductor device and wiring circuit device |
JP2002198453A (en) * | 2000-12-27 | 2002-07-12 | Kyocera Corp | Package for accommodating electronic component and electronic component device |
JP2002329839A (en) * | 2001-02-27 | 2002-11-15 | Toyo Commun Equip Co Ltd | Surface mount electronic component and its manufacturing method, and sheet-like base material |
JP2003133707A (en) * | 2001-10-24 | 2003-05-09 | Matsushita Electric Ind Co Ltd | Method and apparatus for placing electronic component |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009278399A (en) * | 2008-05-15 | 2009-11-26 | Epson Toyocom Corp | Piezoelectric device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008182767A (en) | Crystal oscillator | |
JP3285847B2 (en) | Surface mount type crystal oscillator | |
JP4795602B2 (en) | Oscillator | |
US7872537B2 (en) | Surface-mount crystal oscillator | |
JP2006129417A (en) | Piezoelectric oscillator | |
JP3398331B2 (en) | Manufacturing method of temperature compensated crystal oscillator | |
JP4091868B2 (en) | Surface mount temperature compensated crystal oscillator | |
JP2000114877A (en) | Piezoelectric oscillator | |
JP2005065104A (en) | Surface mounted piezoelectric vibrator and its manufacturing method | |
JP4724518B2 (en) | Piezoelectric oscillator | |
JP2005039791A (en) | Temperature compensated crystal oscillator | |
JP2004260598A (en) | Surface mount temperature compensation crystal oscillator | |
JP2005020546A (en) | Surface mount crystal oscillator | |
JP2008072762A (en) | Temperature-compensated crystal oscillator | |
JP2006060281A (en) | Piezoelectric oscillator | |
JP4578231B2 (en) | Piezoelectric oscillator and manufacturing method thereof | |
JP2005253007A (en) | Temperature compensated crystal oscillator | |
JP2008187751A (en) | Surface mount piezoelectric oscillator | |
JP2005244641A (en) | Temperature compensated crystal oscillator | |
JP4376148B2 (en) | Piezoelectric oscillator | |
JP4429034B2 (en) | Piezoelectric oscillator | |
JP4336213B2 (en) | Piezoelectric oscillator | |
JP2005244671A (en) | Temperature compensated crystal oscillator | |
JP2005217782A (en) | Piezoelectric oscillator | |
JP2008042603A (en) | Piezoelectric device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100824 |