JP2008072411A - Coefficient interpolation equipment - Google Patents

Coefficient interpolation equipment Download PDF

Info

Publication number
JP2008072411A
JP2008072411A JP2006248847A JP2006248847A JP2008072411A JP 2008072411 A JP2008072411 A JP 2008072411A JP 2006248847 A JP2006248847 A JP 2006248847A JP 2006248847 A JP2006248847 A JP 2006248847A JP 2008072411 A JP2008072411 A JP 2008072411A
Authority
JP
Japan
Prior art keywords
value
coefficient
interpolation
coefficient interpolation
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006248847A
Other languages
Japanese (ja)
Inventor
Masahiko Akino
正彦 秋野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korg Inc
Original Assignee
Korg Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korg Inc filed Critical Korg Inc
Priority to JP2006248847A priority Critical patent/JP2008072411A/en
Publication of JP2008072411A publication Critical patent/JP2008072411A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Complex Calculations (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide coefficient interpolation equipment interpolating coefficients while preventing the occurrence of edges. <P>SOLUTION: When the coefficient interpolation equipment is stopped while a VALUE 16 is "1" and a difference (Difference) is not "0", a control portion 100 turns on switches 110, 111, and 112 to the (a) side and subsequently has a connection state of the switches 110, 111, and 112 as shown in a figure. After adding a delta 62 to a previous value 64 and setting the difference to the delta 62, the control portion 100 clears the difference and sets the VALUE 16 to "-1+RATE" and starts up coefficient interpolation. Since the interpolating processing for finding a coefficient between two values is performed based on an S-shaped function, the occurrence of edges and noise can be prevented. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、時間軸上で前後する2つの係数間における係数補間処理技術の改良に関する。   The present invention relates to an improvement of a coefficient interpolation processing technique between two coefficients moving back and forth on the time axis.

従来の係数補間技術として、2点間を直線で補間する方法やローパスフィルタを使用して係数変化の平滑化を行うようにしたもの等が提案されてきた。例えば、電子ボリューム切換え時において、操作者からの操作により係数補間部に入力される減衰係数が切換えられた際に、この係数補間部が切換え前後の減衰係数を順次、減衰器22に供給することによって、切換えノイズの発生等を防ぐ係数補間処理が提案されていた(例えば、特許文献1参照)。これはIIR型のフィルタ等による係数変化の平滑化を行うものであった。   As a conventional coefficient interpolation technique, a method of interpolating between two points with a straight line, a technique of smoothing coefficient changes using a low-pass filter, and the like have been proposed. For example, when switching the electronic volume, when the attenuation coefficient input to the coefficient interpolation unit is switched by an operation from the operator, the coefficient interpolation unit sequentially supplies the attenuation coefficient before and after the switching to the attenuator 22. Thus, there has been proposed a coefficient interpolation process for preventing the occurrence of switching noise (see, for example, Patent Document 1). This is to smooth the coefficient change by an IIR type filter or the like.

特開2000−341786号公報(第4−7頁、第6図)JP 2000-341786 (page 4-7, Fig. 6)

このように係数補間処理については各種の技術が開示されていた。しかしながら、従来のように、直線や多次元関数を利用して単に係数補間処理を行うのでは、多数の係数をメモリに記憶させておく必要がある。しかも、現在値近傍や目標値近傍では急激に係数が変化しエッジ(急激に係数値が変化する部分)が発生するため、ノイスが発生してしまう。これに対処するため、係数テーブルの標本数を増加させたり、目標値近傍で微分係数が不連続になることを避けるべくローパスフィルタによる平滑化処理を行ってきた。このことを図3(a)を参照して説明する。   As described above, various techniques have been disclosed for coefficient interpolation processing. However, if the coefficient interpolation process is simply performed using a straight line or a multidimensional function as in the prior art, it is necessary to store a large number of coefficients in a memory. In addition, the coefficient changes abruptly in the vicinity of the current value or the target value, and an edge (a portion in which the coefficient value changes abruptly) occurs, resulting in noise. In order to cope with this, smoothing processing using a low-pass filter has been performed in order to avoid increasing the number of samples in the coefficient table and discontinuous differential coefficients near the target value. This will be described with reference to FIG.

図3(a)における点線は直線補間、曲線は平滑化処理によるものである。例えば、符号A部においては両補間方法によってもエッジが生成され、他のB部〜E部においてもエッジが発生していた。このようなエッジは、ノイズ発生を余儀なくされてしまうという問題があった。即ち、直線補間処理や平滑化処理ではノイズの発生を防止するのには満足のいくものではなかった。   The dotted line in FIG. 3A is obtained by linear interpolation, and the curve is obtained by smoothing processing. For example, an edge is generated in the code A part by both interpolation methods, and an edge is also generated in the other parts B to E. Such an edge has a problem that noise is inevitably generated. That is, the linear interpolation process and the smoothing process are not satisfactory for preventing the occurrence of noise.

本発明は、かかる従来の課題を解決するためになされたもので、エッジの発生を阻止して係数補間処理を行う係数補間装置を提供することを目的とする。   The present invention has been made to solve such a conventional problem, and an object of the present invention is to provide a coefficient interpolation apparatus that performs coefficient interpolation processing while preventing the occurrence of edges.

上記目的を達成するために、本発明者は、鋭意研究の結果、時間的に前後する2点の間を係数補間するには、この2点において微分係数が「0」、且つ、この2点間において単調な関数であればエッジの発生を防止できることを見出した。   In order to achieve the above object, as a result of earnest research, the present inventor conducted a coefficient interpolation between two points that fluctuate in time, and the differential coefficient is “0” at these two points. It was found that the generation of edges can be prevented if the function is monotonic.

つまり、本発明は、現在の係数値である現在値と時間軸上でこれより後に存在する目標とする係数値である目標値との間の係数補間をする装置において、
前記現在値および前記目標値のそれぞれに対する時間軸上の位置において微分値が「0」となり、且つ、前記現在値と前記目標値との時間間隔において単調に変化する関数に、基づいて両値の間の係数補間を行う補間処理手段を備えたことを特徴とするようにした。この構成によれば、現在値および目標値のそれぞれに対する時間軸上の位置において微分係数が「0」、且つ、この2点間の時間間隔において単調な関数であればエッジの発生を防止できノイズの発生を阻止することが可能になる。
That is, the present invention provides an apparatus for interpolating a coefficient between a current value that is a current coefficient value and a target value that is a target coefficient value that exists later on the time axis.
Based on a function in which the differential value is “0” at a position on the time axis with respect to each of the current value and the target value, and changes monotonically in the time interval between the current value and the target value. Interpolation processing means for interpolating coefficients between them is provided. According to this configuration, if the differential coefficient is “0” at the position on the time axis with respect to each of the current value and the target value, and if the function is a monotonous function in the time interval between these two points, the occurrence of an edge can be prevented and noise can be prevented. Can be prevented.

なお、前記関数は「f(X)=2・X−X・abs(X):(abs(X)はXの絶対値、−1≦X≦1)」とするのが好ましいが、他の関数でも上記条件を満たすものなら良い。例えば、SIN間数、COS間数等の三角関数において、所定の位相に対する部分を利用する等でも良いし、3次以上の高次関数の或る部分を採用しても良い。さらに、他の装置でも補間係数を利用可能なように、係数補間処理によって順次発生する補間係数を他の装置に出力可能に構成することも好ましい。   The function is preferably “f (X) = 2 · X−X · abs (X): (abs (X) is an absolute value of X, −1 ≦ X ≦ 1)”. Any function that satisfies the above conditions may be used. For example, in a trigonometric function such as the number of SINs or the number of COSs, a part corresponding to a predetermined phase may be used, or a part of a higher order function of the third or higher order may be adopted. Furthermore, it is also preferable that the interpolation coefficient generated sequentially by the coefficient interpolation process can be output to another apparatus so that the other apparatus can use the interpolation coefficient.

本発明によれば、エッジの発生を阻止して係数補間処理を行う係数補間装置を実現することが可能になるという効果が得られる。   According to the present invention, there is an effect that it is possible to realize a coefficient interpolation apparatus that performs coefficient interpolation processing while preventing the generation of edges.

以下、本発明を実施するための最良の形態を図面を参照しつつ説明する。   The best mode for carrying out the present invention will be described below with reference to the drawings.

なお、以下では補間関数の一例として「f(X)=2・X−X・abs(X):(abs(X)はXの絶対値、−1≦X≦1)」なる2次関数を利用することを想定している。図4にこの関数の形状を実線で示す。図4に示すようにS文字型の関数(S字型関数)となることが分かる。Xが「−1」、「+1」において、微分係数が「0」となり、その間においては、関数f(X)が単調に変化している。   Hereinafter, as an example of the interpolation function, a quadratic function “f (X) = 2 · X−X · abs (X): (abs (X) is an absolute value of X, −1 ≦ X ≦ 1)” is used. It is assumed to be used. FIG. 4 shows the shape of this function with a solid line. As shown in FIG. 4, it is understood that the function is an S character type function (S character type function). When X is “−1” and “+1”, the differential coefficient is “0”, and the function f (X) changes monotonously in the meantime.

(係数補間装置1)
さて、図1は本発明の実施形態である係数補間装置1の構成や動作の説明図である。制御部100は、各スイッチ110、111、112を連動して制御する機能を有し、係数補間機能を起動させる前には各スイッチ110、111、112において「b」側にスイッチをオンし、係数補間機能の起動時には、各スイッチ110、111、112を「a」側にオンさせる構成となっている。図中左上側の符号10は加算器、15はリミッタ、18は固定係数値であり、符号16は生成されたValue値が記憶される。始めに「Rate(0<Rate<1)」を設定すると、係数補間機能が未起動であるのでスイッチ110はb側に接続されている。この場合、Value値16とRateの値ろが加算器10に加算され、これがリミッタ15によってリミットされて新たなVALUE値16とする処理を繰り返し実行する。なお、リミッタ15はVALUE値16を「−1」から「+1」までの値に制限する。
(Coefficient interpolation device 1)
FIG. 1 is an explanatory diagram of the configuration and operation of the coefficient interpolation apparatus 1 according to the embodiment of the present invention. The control unit 100 has a function of controlling the switches 110, 111, and 112 in conjunction with each other. Before starting the coefficient interpolation function, the switches 110, 111, and 112 are turned on to the “b” side, When the coefficient interpolation function is activated, the switches 110, 111, and 112 are turned on to the “a” side. In the upper left of the figure, reference numeral 10 denotes an adder, 15 denotes a limiter, 18 denotes a fixed coefficient value, and 16 denotes a generated value value. First, when “Rate (0 <Rate <1)” is set, the coefficient interpolation function is not activated, so the switch 110 is connected to the b side. In this case, the value 16 and the value of the rate are added to the adder 10, and this is limited by the limiter 15 to repeatedly execute a process of setting a new value 16. The limiter 15 limits the value 16 to a value from “−1” to “+1”.

一方、係数補間起動時には、スイッチ110がa側にオンするので、Reteと符号18の固定値「−1」とが加算器10に加算され、この値がリミッタ15でリミットされ、VALUE値16となり、次にスイッチ110はb側にオンする。かくして、VALUE値の右上に記載した図のようにVALUE値16が変化する。つまり、RATEはVALUE値の変化速度を調整するパラメータとなっている。   On the other hand, when the coefficient interpolation is started, the switch 110 is turned on to the a side, so that Rete and the fixed value “−1” of the sign 18 are added to the adder 10, and this value is limited by the limiter 15 to become the VALUE value 16. Then, the switch 110 is turned on to the b side. Thus, the VALUE value 16 changes as shown in the upper right figure of the VALUE value. That is, RATE is a parameter for adjusting the rate of change of the VALUE value.

次に、図面右上側において、ビットシフタ26は、VALUE値16を左に1ビットシフトさせ即ち2倍して加算器28に送る。一方、VALUE値は絶対値部20によって絶対値とされ、乗算器22で乗算され、乗算器24で「−1」倍されて加算器28に入力される。そして、リミッタ30は加算器28の加算結果を「−1」、「+1」で制限しこれが加算器40に入力される。この時の波形を加算器40の右下に図示している。変数Aは「−1≦A≦1」であり、図4の縦軸に対応している。加算器40は固定値「1」とリミッタ30からの信号を加算してビットシフタ42に送る。ビットシフタ42は与えられたデジタル値を右方向に1ビットシフトさせ、即ち「1/2」倍して乗算器50に送る構成となっている。この時の波形をビットシフタ42の左に図示している。なお、この時変数Aは「0≦A’≦1」なる変数A’となっている。   Next, on the upper right side of the drawing, the bit shifter 26 shifts the VALUE value 16 by 1 bit to the left, that is, doubles it and sends it to the adder 28. On the other hand, the VALUE value is converted to an absolute value by the absolute value unit 20, multiplied by the multiplier 22, multiplied by “−1” by the multiplier 24, and input to the adder 28. The limiter 30 limits the addition result of the adder 28 to “−1” and “+1”, and the result is input to the adder 40. The waveform at this time is shown in the lower right of the adder 40. The variable A is “−1 ≦ A ≦ 1” and corresponds to the vertical axis of FIG. The adder 40 adds the fixed value “1” and the signal from the limiter 30 and sends the result to the bit shifter 42. The bit shifter 42 is configured to shift a given digital value by one bit in the right direction, that is, multiply it by “½” and send it to the multiplier 50. The waveform at this time is shown on the left side of the bit shifter 42. At this time, the variable A is a variable A ′ of “0 ≦ A ′ ≦ 1”.

乗算器50はデルタ62の値とビットシフタ42からの値とを乗算し、この乗算結果を加算器52に送る。加算器52から送られてくる値がK(係数)となる。そして、係数補間機能が起動された場合には、係数Kが順次生成、出力される構成となっている。   The multiplier 50 multiplies the value of the delta 62 and the value from the bit shifter 42 and sends the multiplication result to the adder 52. The value sent from the adder 52 is K (coefficient). When the coefficient interpolation function is activated, the coefficient K is sequentially generated and output.

さて、図左側中部の「差分(Difference)」の与え方について説明する。図5において横方向が時間軸であるとする。縦方向は係数の値となる。今、最初の2点P1、P2のみで説明すると、P1の値が現在値、P2の値が目標値となり、その差が差分となる。係数補間未起動時の場合、各スイッチ110、111、112がすべてb側にオンしているため、デルタ(Delta)52、前回値(Previous)64はそのまま値を保存している。   Now, how to give “Difference” in the left middle part of the figure will be described. In FIG. 5, it is assumed that the horizontal direction is a time axis. The vertical direction is a coefficient value. Now, if only the first two points P1 and P2 are described, the value of P1 is the current value, the value of P2 is the target value, and the difference is the difference. When the coefficient interpolation is not started, since all the switches 110, 111, and 112 are turned on to the b side, the delta 52 and the previous value (Previous) 64 store the values as they are.

次に係数補間機能の起動動作を説明する。制御部100は、VALUE値16が「1」のままであり補間装置が停止状態で、且つ、差分(Difference)が「0」でない場合、各スイッチ110、111、112を夫々、a側にオンする結果、各スイッチ110、111、112の接続状態は図1に示すようになる。そして、デルタ62を前回値64に加算し、差分をデルタ62にセットした後、差分をクリアし、VALUE値16を「−1+RATE」とし、係数補間が起動すると同時に制御部100は、各スイッチ110、111、112を夫々b側にオンして、係数補間状態となる。   Next, the activation operation of the coefficient interpolation function will be described. When the VALUE value 16 remains “1”, the interpolation device is in a stopped state, and the difference (Difference) is not “0”, the control unit 100 turns on each of the switches 110, 111, and 112 to the a side. As a result, the connection states of the switches 110, 111, and 112 are as shown in FIG. Then, the delta 62 is added to the previous value 64, the difference is set to the delta 62, the difference is cleared, the VALUE value 16 is set to “−1 + RATE”, and the coefficient interpolation is activated. , 111 and 112 are turned on to the b side, respectively, to enter the coefficient interpolation state.

上述したようにして、ビットシフト42から値が送られてくると、乗算器50は、その値とデルタ62とを乗算し、その結果を加算器52に送る。加算器52は、乗算器52の乗算結果と前回値64とを加算し、係数Kが得られることになる。このような動作を繰り返して係数補間処理が順次実行されていく。   As described above, when a value is sent from the bit shift 42, the multiplier 50 multiplies the value by the delta 62 and sends the result to the adder 52. The adder 52 adds the multiplication result of the multiplier 52 and the previous value 64 to obtain the coefficient K. The coefficient interpolation process is sequentially executed by repeating such an operation.

(係数補間装置2)
図2は本発明の他の良好な実施形態である係数補間装置2の構成や動作の説明図である。図1と同じものには同じ符号を付加しその説明は省略する。この装置では、図1における加算器40、ビットシフタ42、固定値「+1」44が除かれている。この装置においては、差分の代わりにターゲット(Target)値を設定し、デルタ62の代わりゴール(Goal)72を設定している。ゴール72の値は直接の「目標値」である。制御部100は、VALUE値16が「1」のままである補間停止状態で、且つ、ターゲットとゴール72とが異なる時に、ゴール72を前回値64に転送し、ターゲットをゴール72にセットして、VALUEを「−1+RATE」として、係数補間が起動する。
(Coefficient interpolation device 2)
FIG. 2 is an explanatory diagram of the configuration and operation of the coefficient interpolation device 2 which is another preferred embodiment of the present invention. The same components as those shown in FIG. In this apparatus, the adder 40, the bit shifter 42, and the fixed value “+1” 44 in FIG. 1 are removed. In this apparatus, a target value is set instead of the difference, and a goal 72 is set instead of the delta 62. The value of the goal 72 is a direct “target value”. The control unit 100 transfers the goal 72 to the previous value 64 and sets the target to the goal 72 when the VALUE value 16 remains “1” and the target and the goal 72 are different. , VALUE is set to “−1 + RATE”, and coefficient interpolation is activated.

加算器52は、「乗算器50からの乗算結果」、「ゴール値」、「前回値」、「前回値を乗算器74で乗算し、更に乗算器76で係数「−1」を乗算した乗算結果」の4種類の値を加算し、その加算結果がビットシフト73で「1/2」倍された係数Kを供給する動作を繰り返すことによって係数補間が順次実行されていく。   The adder 52 multiplies “the multiplication result from the multiplier 50”, “goal value”, “previous value”, “multiply the previous value by the multiplier 74, and further multiply the coefficient“ −1 ”by the multiplier 76. Coefficient interpolation is sequentially performed by repeating the operation of adding the four types of “result” and supplying the coefficient K obtained by multiplying the addition result by “1/2” by the bit shift 73.

図3(b)は本発明のS字型関数での係数補間結果であり、符号A部〜E部においてエッジが生成されない。係数補間開始時のA部でエッジが全く発生していない点が特に特徴的であり、係数補間開始時のノイズ発生を阻止することが可能になる。   FIG. 3B shows a coefficient interpolation result using the S-shaped function of the present invention, and no edge is generated in the parts A to E. The point that no edge is generated at the part A at the start of coefficient interpolation is particularly characteristic, and it becomes possible to prevent the generation of noise at the start of coefficient interpolation.

以上説明してきたように、本発明の実施形態によれば、現在値および目標値のそれぞれに対する時間軸上の位置において微分係数が「0」、且つ、この2点間の時間間隔において単調な関数であればエッジの発生を防止できノイズの発生を阻止することが可能になる。なお、両装置1、2で得られた係数Kを他の装置(例えば音楽装置等)に出力可能な構成として、あらゆる分野において本係数補間処理を採用することが可能になる。   As described above, according to the embodiment of the present invention, the differential coefficient is “0” at the position on the time axis with respect to each of the current value and the target value, and the monotonous function in the time interval between the two points. Then, it is possible to prevent the generation of edges and to prevent the generation of noise. It should be noted that this coefficient interpolation processing can be adopted in all fields as a configuration that can output the coefficient K obtained by both apparatuses 1 and 2 to another apparatus (for example, a music apparatus).

以上説明してきたように、本発明の係数補間装置によれば例えば音楽分野における楽音信号データに対する係数補間処理等を実現することができる。   As described above, according to the coefficient interpolation apparatus of the present invention, for example, coefficient interpolation processing for musical tone signal data in the music field can be realized.

係数補間装置1の説明図である。It is explanatory drawing of the coefficient interpolation apparatus. 係数補間装置2の説明図である。It is explanatory drawing of the coefficient interpolation apparatus. 従来技術および本発明による係数補間結果の説明図である。It is explanatory drawing of the coefficient interpolation result by a prior art and this invention. S字型補間関数の説明図である。It is explanatory drawing of a S-shaped interpolation function. 動作の説明図である。It is explanatory drawing of operation | movement.

符号の説明Explanation of symbols

1 係数補間装置
2 係数補間装置
10 加算器
15 リミッタ
20 絶対値部
22 乗算器
24 乗算器
26 ビットシフタ
28 加算器
30 リミッタ
40 加算器
42 ビットシフタ
50 乗算器
52 加算器
100 制御部
110 スイッチ
111 スイッチ
112 スイッチ
1 Coefficient Interpolator 2 Coefficient Interpolator 10 Adder 15 Limiter 20 Absolute Value Unit 22 Multiplier 24 Multiplier 26 Bit Shifter 28 Adder 30 Limiter 40 Adder 42 Bit Shifter 50 Multiplier 52 Adder 100 Control Unit 110 Switch 111 Switch 112 Switch

Claims (3)

現在の係数値である現在値と時間軸上でこれより後に存在する目標とする係数値である目標値との間の係数補間処理を行う装置において、
前記現在値および前記目標値のそれぞれに対する時間軸上の位置において微分値が「0」となり、且つ、前記現在値と前記目標値との時間間隔において単調に変化する関数、に基づいて両値の間の係数補間処理を行う係数補間処理手段を備えたことを特徴とする係数補間装置。
In an apparatus that performs a coefficient interpolation process between a current value that is a current coefficient value and a target value that is a target coefficient value that exists later on the time axis,
The differential value is “0” at the position on the time axis with respect to each of the current value and the target value, and the two values are based on a function that changes monotonically in the time interval between the current value and the target value. A coefficient interpolation apparatus comprising coefficient interpolation processing means for performing a coefficient interpolation process.
請求項1に記載の装置において、
前記係数補間処理関数が係数補間処理に用いる関数は、
「f(X)=2・X−X・abs(X):(abs(X)はXの絶対値、−1≦X≦1)」であることを特徴とする係数補間装置。
The apparatus of claim 1.
The function used by the coefficient interpolation processing function for coefficient interpolation processing is:
A coefficient interpolating device characterized in that “f (X) = 2 · X−X · abs (X): (abs (X) is an absolute value of X, −1 ≦ X ≦ 1)”.
請求項1および2のいずれか一項に記載の係数補間装置は、
前記係数補間処理によって順次発生する補間係数を他の装置に出力可能に構成したことを特徴とする係数補間装置。
The coefficient interpolation apparatus according to any one of claims 1 and 2,
A coefficient interpolating apparatus configured to be able to output interpolation coefficients sequentially generated by the coefficient interpolating process to another apparatus.
JP2006248847A 2006-09-14 2006-09-14 Coefficient interpolation equipment Pending JP2008072411A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006248847A JP2008072411A (en) 2006-09-14 2006-09-14 Coefficient interpolation equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006248847A JP2008072411A (en) 2006-09-14 2006-09-14 Coefficient interpolation equipment

Publications (1)

Publication Number Publication Date
JP2008072411A true JP2008072411A (en) 2008-03-27

Family

ID=39293608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006248847A Pending JP2008072411A (en) 2006-09-14 2006-09-14 Coefficient interpolation equipment

Country Status (1)

Country Link
JP (1) JP2008072411A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62114319A (en) * 1985-11-06 1987-05-26 ザ・グラス・バレー・グループ・インコーポレイテッド Waveform shaping circuit
JP2000341786A (en) * 1999-05-26 2000-12-08 Mitsubishi Electric Corp Electronic volume switching method and its device
JP2002345072A (en) * 2001-05-15 2002-11-29 Matsushita Electric Ind Co Ltd Multiplication coefficient complementary device, multiplication coefficient complementary method and multiplication coefficient complementary program

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62114319A (en) * 1985-11-06 1987-05-26 ザ・グラス・バレー・グループ・インコーポレイテッド Waveform shaping circuit
JP2000341786A (en) * 1999-05-26 2000-12-08 Mitsubishi Electric Corp Electronic volume switching method and its device
JP2002345072A (en) * 2001-05-15 2002-11-29 Matsushita Electric Ind Co Ltd Multiplication coefficient complementary device, multiplication coefficient complementary method and multiplication coefficient complementary program

Similar Documents

Publication Publication Date Title
JP5068373B2 (en) Signal processing circuit
US8606837B2 (en) Digital signal processing
JP3760385B2 (en) Method and apparatus for quadratic interpolation
JP2006523407A (en) FIR filter device for compliant enlargement and reduction
CN108572266B (en) Waveform generating device
JP2008072411A (en) Coefficient interpolation equipment
JP4901416B2 (en) Digital filter device
JP4640321B2 (en) Waveform generation circuit
JP3743625B2 (en) Variable delay device
JP3223280B2 (en) Waveform data interpolation device
JP2006050429A (en) Signal processing apparatus, method and program
JP2006333473A (en) Signal generating apparatus and method
JP2001345762A (en) Method for generating signal
JP2008104039A (en) Filter circuit
JP2008092665A (en) Controller of ac-ac direct converter
KR100664017B1 (en) Apparatus for digital automatic gain control
TWI325226B (en) Signal interpolation apparatus and method
WO2006100967A1 (en) Digital filter
JP5014312B2 (en) Apparatus and method for real-time interpolation of discrete signals
JP5665770B2 (en) Signal generation apparatus and signal generation method
JP2000341786A (en) Electronic volume switching method and its device
JP2004153761A (en) Interpolation apparatus
JPH0683346A (en) Musical sound processor
JP2001285065A (en) Device and method for controlling digital signal
JP2006180423A (en) Digital filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120604