JP2008066970A - Auto range current mirror circuit - Google Patents

Auto range current mirror circuit Download PDF

Info

Publication number
JP2008066970A
JP2008066970A JP2006241662A JP2006241662A JP2008066970A JP 2008066970 A JP2008066970 A JP 2008066970A JP 2006241662 A JP2006241662 A JP 2006241662A JP 2006241662 A JP2006241662 A JP 2006241662A JP 2008066970 A JP2008066970 A JP 2008066970A
Authority
JP
Japan
Prior art keywords
current
transistor
current mirror
stage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006241662A
Other languages
Japanese (ja)
Other versions
JP4758306B2 (en
Inventor
Fu-Yang Shih
富洋 史
Hsu-Yuan Chin
旭▲げん▼ 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dianjing Science & Technology
Dianjing Science & Technology Co Ltd
Original Assignee
Dianjing Science & Technology
Dianjing Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dianjing Science & Technology, Dianjing Science & Technology Co Ltd filed Critical Dianjing Science & Technology
Priority to JP2006241662A priority Critical patent/JP4758306B2/en
Publication of JP2008066970A publication Critical patent/JP2008066970A/en
Application granted granted Critical
Publication of JP4758306B2 publication Critical patent/JP4758306B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multi-stage auto range current mirror circuit which automatically and appropriately switches amplification factors of current mirrors according to the input bias current appropriate for driving circuit of OLED products which needs to generate many small driving currents and therefore needs a very accurate and correct current. <P>SOLUTION: The auto range current mirror circuit comprises a current sensing circuit and current mirrors which each have an adjustable amplification factor and are located at the previous and subsequent stages. The current sensing circuit has a threshold current set for it in advance and receives an input current of the current mirror located at the previous stage, and compares the input current with the threshold current. Then, the current sensing circuit outputs control signals to the current mirrors located at the previous and subsequent stages in order to adjust the amplification factors to be appropriate. As a result, the bias current of the current mirror located at the subsequent stage is amplified by an appropriate amplification factor in order to enhance the quality of an output current of the current mirror located at the subsequent stage. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、カレントミラー回路に関し、より詳細には、現入力バイアス電流に従って増幅率を自動的に適正に切り換えるカレントミラー回路に関する。   The present invention relates to a current mirror circuit, and more particularly to a current mirror circuit that automatically switches an amplification factor appropriately according to a current input bias current.

一般的に、カレントミラーは、複数のトランジスタ素子から構成されている。カレントミラーの一つのタイプは、トランジスタ素子としてＭＯＳＦＥＴを使う。ＭＯＳＦＥＴの材料的な特性から、カレントミラーに異なるバイアス電流を供給することは、該カレントミラーの出力電流の正確さに影響を与える。   Generally, a current mirror is composed of a plurality of transistor elements. One type of current mirror uses a MOSFET as a transistor element. Due to the material characteristics of the MOSFET, supplying a different bias current to the current mirror affects the accuracy of the output current of the current mirror.

カレントミラーに適用されたＭＯＳＦＥＴは、殆どが飽和領域で動作する。ＭＯＳＦＥＴが飽和領域で動作する場合、該ＭＯＳＦＥＴのソース電流Idsとゲート電圧Vgsとの単純な関係は、Ids=[μCOX(W/L)(Vgs-Vth)2/2]で表される。各ＭＯＳＦＥＴのパラメータμ, COX, W, L およびVth は製造プロセスで決まり、そのため、カレントミラーのＭＯＳＦＥＴのパラメータは異なる。カレントミラーの各ＭＯＳＦＥＴのμCOX(W/L)の積は大きくは変化しないが、異なるバイアス電流がカレントミラーに入力すると、(Vgs-Vth)値は変化する。すなわち、小さな入力バイアス電流がカレントミラーに入力すると、(Vgs-Vth)の値が減少する。ＭＯＳＦＥＴの材料特性から、ＭＯＳＦＥＴが長時間にわたって作動されると、パラメータVthは安定しない。不安定なVthは、ソース電流Idsに直接的な影響を与える。すなわち、バイアス電流信号の低下は、カレントミラーの出力電流に、より大きな誤差を引き起こす。 Most MOSFETs applied to the current mirror operate in the saturation region. If the MOSFET operates in the saturation region, a simple relationship between the source current I ds and the gate voltage V gs of the MOSFET is, I ds = [μC OX ( W / L) (V gs -V th) 2/2] It is represented by The parameters μ, C OX , W, L and V th of each MOSFET are determined by the manufacturing process, and therefore the parameters of the MOSFET of the current mirror are different. Although the μC OX (W / L) product of each MOSFET of the current mirror does not change greatly, when a different bias current is input to the current mirror, the (V gs −V th ) value changes. That is, when a small input bias current is input to the current mirror, the value of (V gs −V th ) decreases. Due to the material properties of the MOSFET, the parameter V th is not stable when the MOSFET is operated for a long time. Unstable V th directly affects the source current I ds . That is, the decrease in the bias current signal causes a larger error in the output current of the current mirror.

図１５を参照するに、実際のカレントミラー回路装置は、直列に接続された２つのカレントミラーを含む２段構成である。第１段のカレントミラーは、２つのＭＯＳＦＥＴ（Ｍ1、Ｍ２）で構成されており、１０：１の増幅率と、１入力および１出力とを有する。第２段のカレントミラーは、３つのＭＯＳＦＥＴ（Ｍ３、Ｍ４、Ｍ５）で構成されており、１：１０の増幅率と、前記第１段のカレントミラーの前記出力に接続される１つの入力と、２つの出力とを有する。   Referring to FIG. 15, the actual current mirror circuit device has a two-stage configuration including two current mirrors connected in series. The first stage current mirror is composed of two MOSFETs (M1, M2) and has a 10: 1 amplification factor, one input and one output. The second stage current mirror is composed of three MOSFETs (M3, M4, M5), and has a 1:10 amplification factor and one input connected to the output of the first stage current mirror. It has two outputs.

第１段カレントミラーの入力端に供給する入力電流(IIN)が１００μＡであると仮定すると、第１段カレントミラーの増幅率（１０：１）に従って第１段カレントミラーの前記出力に生成されるバイアス電流（IＢ）は約１０μＡ（例えば、９．４μＡ）である。前記バイアス電流（IＢ）は、第２段のカレントミラーの前記入力に供給され、そのとき、第２段のカレントミラーは、増幅率(１：１０)に従って２つの前記出力に２つの出力電流(IOUT1、IOUT2)(約１００μＡ、例えば８８．０μＡ)を生成する。さらに、第１段のカレントミラーの入力に供給している入力電流(IIN)が１０μＡであるならば、第１段のカレントミラーの出力に生成されるバイアス電流(IＢ)は約1μＡ（例えば、０．９μＡ）である。第２段のカレントミラーは、そのとき２つの出力に２つの出力電流(IOUT1、IOUT2)(約１０μＡ、例えば８．１μＡ)を生成する。したがって、第２段のカレントミラーの入力端に、より小さなバイアス電流が入力されると、前記出力電流(IOUT1、IOUT2)の誤差は増加する。 Assuming that the input current (I IN ) supplied to the input terminal of the first stage current mirror is 100 μA, it is generated at the output of the first stage current mirror according to the amplification factor (10: 1) of the first stage current mirror. The bias current (I B ) is about 10 μA (eg, 9.4 μA). The bias current (I B ) is supplied to the input of a second stage current mirror, where the second stage current mirror has two output currents at two outputs according to an amplification factor (1:10). (I OUT1 , I OUT2 ) (approximately 100 μA, eg, 88.0 μA) is generated. Further, if the input current (I IN ) supplied to the input of the first stage current mirror is 10 μA, the bias current (I B ) generated at the output of the first stage current mirror is about 1 μA ( For example, 0.9 μA). The second stage current mirror then generates two output currents (I OUT1 , I OUT2 ) (approximately 10 μA, for example 8.1 μA) at the two outputs. Therefore, when a smaller bias current is input to the input end of the second stage current mirror, the error of the output current (I OUT1 , I OUT2 ) increases.

ＬＥＤ（発光ダイオード）あるいはＯＬＥＤ（有機発光ダイオードまたは有機エレクトロルミネッセンス）等の製品の駆動回路など、高精度の正確さを必要とする電流の適用に関して、出力電流の誤差は、無視し難く、より重要となる。ＯＬＥＤ製品の駆動回路は、多数の小さな駆動電流を生成する必要があるので、ＯＬＥＤ製品の入力電流と駆動電流との間の誤差および駆動電流間の歪みは、入力電流と大きな信号モードで作動する他の製品の他の駆動回路によって生成される駆動電流のそれより明らかに大きく、より悪い。さらに、最大のバイアス電流がＭＯＳＦＥＴ標準規格の制限に従って制限されるので、その出力電流の範囲は制限される。ＭＯＳＦＥＴへのバイアス電流入力が最大バイアス電流よりもはるかに低いならば、出力電流の誤差は極めて増大し、この出力電流の大きな誤差は、高精度の正確さを必要とする駆動回路のための改善に制限を加える。   For current applications that require high precision accuracy, such as drive circuits for products such as LEDs (Light Emitting Diodes) or OLEDs (Organic Light Emitting Diodes or Organic Electroluminescence), output current errors are more difficult to ignore and more important It becomes. Since the drive circuit of the OLED product needs to generate a large number of small drive currents, the error between the input current and the drive current of the OLED product and the distortion between the drive currents operate in the input current and large signal mode. Obviously larger and worse than that of the drive current generated by other drive circuits of other products. Furthermore, since the maximum bias current is limited according to the limitations of the MOSFET standard, its output current range is limited. If the bias current input to the MOSFET is much lower than the maximum bias current, the output current error will increase significantly, and this large output current error is an improvement for driver circuits that require high precision accuracy. Add restrictions to

前記した欠点を克服するために、本発明は、前記した問題を緩和もしくは除去すべく、自動的に、増幅率を適正に切り換えるカレントミラー回路を提供する。   In order to overcome the above-mentioned drawbacks, the present invention provides a current mirror circuit that automatically switches the amplification factor appropriately to alleviate or eliminate the above-mentioned problems.

本発明の主たる目的は、自動的に、現時点の入力バイアス電流に従って増幅率を適正に切り換える多段構成のカレントミラー回路を提供することにある。   The main object of the present invention is to provide a multi-stage current mirror circuit that automatically switches the amplification factor appropriately according to the current input bias current.

カレントミラー回路は、電流感知回路と、それぞれが調整可能の増幅率を有する前段および後段のカレントミラーとを備える。前記電流感知回路はしきい値電流を予め設定し、前記前段のカレントミラーの入力電流を受ける。前記電流感知回路は、入力電流をしきい値電流と比較し、次に、増幅率を適正に調整するために、前記前段および後段階のカレントミラーに制御信号を出力する。これにより、前記後段のカレントミラーのバイアス電流は、該後段のカレントミラーの出力電流の品質を高めるために、適正な増幅率で増幅される。   The current mirror circuit includes a current sensing circuit and front and rear current mirrors each having an adjustable amplification factor. The current sensing circuit presets a threshold current and receives an input current of the previous stage current mirror. The current sensing circuit compares an input current with a threshold current, and then outputs a control signal to the front and rear current mirrors in order to properly adjust the amplification factor. As a result, the bias current of the subsequent current mirror is amplified with an appropriate amplification factor in order to improve the quality of the output current of the subsequent current mirror.

本発明の他の目的、利点および新規な特徴は、添付図面に関連する以下の詳細な説明からより明白になるであろう。   Other objects, advantages and novel features of the invention will become more apparent from the following detailed description when taken in conjunction with the accompanying drawings.

図１を参照するに、本発明に係るオートレンジカレントミラー回路は、前段カレントミラー２０、任意（オプション）の中段カレントミラー４０、後段カレントミラー３０および電流感知回路１０を含む。   Referring to FIG. 1, the auto-ranging current mirror circuit according to the present invention includes a front stage current mirror 20, an optional (optional) middle stage current mirror 40, a rear stage current mirror 30, and a current sensing circuit 10.

前段カレントミラー２０は、調整可能な第１の増幅率を有し、現時点の入力電流に従ってバイアス電流を生成するために使われる。後段カレントミラー３０は、調整可能な第２の増幅率を有し、前段カレントミラー２０と直列に直接接続することができる。後段カレントミラー３０は、複数の出力電流を提供するために使われる。また、後段カレントミラー３０は、どのようなタイプのカレントミラーであっても良いが少なくとも1つの中段カレントミラー４０を経て、さらに前段カレントミラー３０に接続されている。各中段カレントミラー４０は、少なくとも1つの前段カレントミラーユニット４１と、対応する前段カレントミラーユニット４１に接続された少なくとも1つの後段カレントミラーユニット４２とを有する。最後の前段カレントミラーユニット４１は、後段カレントミラー３０に接続されており、最初の後段カレントミラーユニット４２は前段カレントミラー２０に接続されている。さらに、前記中段カレントミラーは複数の出力電流を提供する。   The pre-stage current mirror 20 has an adjustable first amplification factor and is used to generate a bias current according to the current input current. The rear stage current mirror 30 has an adjustable second amplification factor, and can be directly connected in series with the front stage current mirror 20. The rear stage current mirror 30 is used to provide a plurality of output currents. The rear stage current mirror 30 may be any type of current mirror, but is further connected to the front stage current mirror 30 via at least one middle stage current mirror 40. Each middle-stage current mirror 40 includes at least one front-stage current mirror unit 41 and at least one rear-stage current mirror unit 42 connected to the corresponding front-stage current mirror unit 41. The last front-stage current mirror unit 41 is connected to the rear-stage current mirror 30, and the first rear-stage current mirror unit 42 is connected to the front-stage current mirror 20. Further, the middle stage current mirror provides a plurality of output currents.

前記中段カレントミラーを有する前記カレントミラー回路の前記した構成に基づくと、前段カレントミラー２０をＮ個の中段カレントミラー４０に接続することができ、各中段カレントミラー４０をさらにＭ個の後段階カレントミラー３０に接続することができる。したがって、前記カレントミラー回路は、全体的にＮ×Ｍ個の出力電流を提供するために、Ｎ×Ｍ個の後段カレントミラー３０を含む。   Based on the configuration of the current mirror circuit having the middle-stage current mirror, the front-stage current mirror 20 can be connected to N middle-stage current mirrors 40, and each middle-stage current mirror 40 is further connected to M rear-stage current mirrors. It can be connected to the mirror 30. Accordingly, the current mirror circuit includes N × M rear-stage current mirrors 30 in order to provide N × M output currents as a whole.

電流感知回路１０は、前段カレントミラー２０の入力電流の大きさを検出し、また決定するために使われる。入力電流が、予め設定されたしきい値電流すなわちプリセットしきい値電流より低いと、電流感知回路１０は前段および後段カレントミラー２０、３０へ、それらの増幅率を同時に調整するために、制御信号を出力する。したがって、バイアス電流は前段カレントミラー２０の最初の増幅率で増幅されないが、前記出力電流の大きさはなお一定に維持される。   The current sensing circuit 10 is used to detect and determine the magnitude of the input current of the previous stage current mirror 20. When the input current is lower than a preset threshold current, that is, a preset threshold current, the current sensing circuit 10 controls the control signal to the front and rear current mirrors 20 and 30 to adjust their amplification factors simultaneously. Is output. Therefore, the bias current is not amplified at the initial amplification factor of the front-stage current mirror 20, but the magnitude of the output current is still maintained constant.

電流感知回路１０は、多くの異なる好適な実施例を有し、それらの３つが次の通り記載されている。図２を参照するに、電流感知回路１０の第１の実施例は、電圧変換器１０１および電圧比較器１０２を含む。   The current sensing circuit 10 has many different preferred embodiments, three of which are described as follows. Referring to FIG. 2, the first embodiment of the current sensing circuit 10 includes a voltage converter 101 and a voltage comparator 102.

電圧変換器１０１は、入力端子および出力端子を有する。前記入力電流は電圧変換器１０１の前記入力端子に供給され、該電圧変換器は前記入力電流に対応する入力電圧に変換する。   The voltage converter 101 has an input terminal and an output terminal. The input current is supplied to the input terminal of the voltage converter 101, and the voltage converter converts the input current into an input voltage corresponding to the input current.

電圧比較器１０２は、２つの入力端子と、１つの出力端子とを有する。前記入力端子の一方は、電圧変換器１０１の前記出力端子に接続されており、他方の入力端子は基準電圧に接続されている。電圧比較器１０２は、出力電圧を決定するために、前記入力電圧と前記基準電圧とを比較する。電圧比較器１０２の前記出力電圧は、制御信号として使われる。   The voltage comparator 102 has two input terminals and one output terminal. One of the input terminals is connected to the output terminal of the voltage converter 101, and the other input terminal is connected to a reference voltage. The voltage comparator 102 compares the input voltage with the reference voltage to determine an output voltage. The output voltage of the voltage comparator 102 is used as a control signal.

さらに、図３を参照するに、電流感知回路１０の第２の実施例は、第１の実施例に類似しており、電圧変換器１０１ａと電圧比較器１０２とを含む。電圧変換器１０１ａは、入力電流および基準電流を対応する入力電圧および対応する基準電圧にそれぞれ変換し、２つの入力端子と２つの出力端子とを有する。前記２つの入力端子は、前記入力電流と前記基準電流とにそれぞれ接続され、前記２つの出力端子は電圧比較器１０２に接続されている。電圧比較器１０２は、制御信号として使われる出力電圧を決定するために、前記入力電圧と前記基準電圧とを比較する。   Further, referring to FIG. 3, the second embodiment of the current sensing circuit 10 is similar to the first embodiment and includes a voltage converter 101a and a voltage comparator 102. Voltage converter 101a converts an input current and a reference current into a corresponding input voltage and a corresponding reference voltage, respectively, and has two input terminals and two output terminals. The two input terminals are connected to the input current and the reference current, respectively, and the two output terminals are connected to the voltage comparator 102. The voltage comparator 102 compares the input voltage with the reference voltage to determine an output voltage used as a control signal.

さらに、図４を参照するに、電流感知回路１０の第３の実施例は、電流比較器１０３を含む。電流比較器１０３は、前記入力電流と前記基準電流とを直接受け取り、次に、制御信号としての結果を出力するために、当該両電流を比較する。   Still referring to FIG. 4, a third embodiment of the current sensing circuit 10 includes a current comparator 103. The current comparator 103 directly receives the input current and the reference current, and then compares the two currents in order to output a result as a control signal.

さらに、アナログカレントミラーまたはデジタルカレントミラーなどの多くのタイプの前段および後段カレントミラー２０、３０がある。   In addition, there are many types of front and rear current mirrors 20, 30 such as analog current mirrors or digital current mirrors.

図５ないし１１に関し、前段または後段のカレントミラー２０、３０は、ＭＯＳトランジスタで構成することができ、基本的な２トランジスタ電流源、少なくとも1つの付加トランジスタおよび少なくとも1つのスイッチを含むことができる。基本的な２トランジスタ電流源は、入力端および出力端と、第１のトランジスタと、第２のトランジスタとを有する。前記入力端は、前記入力電流に関連（接続）されている。各トランジスタはソース、ドレインおよびゲート端子を有する。第１のトランジスタのドレインおよびゲートの各端子は、前記入力端に接続されている。前記第１および第２のトランジスタのゲート端子は、互いに接続されている。第２のトランジスタのドレイン端子は、前記出力端に接続されている。前記第１および第２のトランジスタのソース端子、互いに接続されている。前段または後段の前記カレントミラー２０、３０の増幅率は、前記各ＭＯＳトランジスタのオン、オフ状態を制御することにより、適正に調整される   5 to 11, the front-stage or rear-stage current mirrors 20 and 30 can be composed of MOS transistors, and can include a basic two-transistor current source, at least one additional transistor, and at least one switch. A basic two-transistor current source has an input end and an output end, a first transistor, and a second transistor. The input end is related (connected) to the input current. Each transistor has a source, a drain and a gate terminal. The drain and gate terminals of the first transistor are connected to the input terminal. The gate terminals of the first and second transistors are connected to each other. The drain terminal of the second transistor is connected to the output terminal. The source terminals of the first and second transistors are connected to each other. The amplification factors of the current mirrors 20 and 30 at the front stage or the rear stage are appropriately adjusted by controlling the on / off states of the MOS transistors.

まず、図５を参照するに、前段または後段のカレントミラー２０、３０の第１実施例は、基本的な２トランジスタ（Ｍ１、Ｍ２）電流源、付加トランジスタ（Ｍ５）およびスイッチ（ＳＷ１）を含む。   First, referring to FIG. 5, the first embodiment of the current stage 20, 30 at the front stage or the rear stage includes a basic two-transistor (M1, M2) current source, an additional transistor (M5), and a switch (SW1). .

付加トランジスタ（Ｍ５）は、ソース、ドレインおよびゲートの各端子を有する。付加トランジスタ（Ｍ５）は、前記基本的な２トランジスタ電流源の第１のトランジスタ（Ｍ１）と並列に接続されている。付加トランジスタ（Ｍ５）のゲート、ソースおよびドレインの各端子は、第１のトランジスタ（Ｍ１）のゲート、ソースおよびドレインの各端子に接続されている。スイッチ（ＳＷ１）は、付加トランジスタおよび第１のトランジスタ（Ｍ５、Ｍ１）の２つのドレイン端子間に接続されている。したがって、スイッチ（ＳＷ１）のオン、オフ状態の制御は、付加トランジスタ（Ｍ５）が基本的な２トランジスタ（Ｍ１、Ｍ２）電流源に接続されるか否かを決定する。第１および付加のトランジスタ（Ｍ１、Ｍ５）の幅（チャンネル幅）および長さ（チャンネル長）の比(以下、Ｗ／Ｌと称す。)は、同一であり、第２のトランジスタ（Ｍ２）のそれより大きい。例えば、付加のまたは第１のトランジスタ（Ｍ１）のＷ／ＬをＷ１：Ｌ１で表し、第２のトランジスタのＷ／ＬをＷ２：Ｌ２で表すことができ、ここでＷ１＞Ｗ２であり、Ｌ１＞Ｌ２である。   The additional transistor (M5) has a source terminal, a drain terminal, and a gate terminal. The additional transistor (M5) is connected in parallel with the first transistor (M1) of the basic two-transistor current source. The gate, source, and drain terminals of the additional transistor (M5) are connected to the gate, source, and drain terminals of the first transistor (M1). The switch (SW1) is connected between the two drain terminals of the additional transistor and the first transistor (M5, M1). Therefore, the on / off control of the switch (SW1) determines whether the additional transistor (M5) is connected to a basic two-transistor (M1, M2) current source. The ratio of the width (channel width) and the length (channel length) of the first and additional transistors (M1, M5) (hereinafter referred to as W / L) is the same, and the second transistor (M2) has the same ratio. Greater than that. For example, the W / L of the additional or first transistor (M1) can be represented by W1: L1, and the W / L of the second transistor can be represented by W2: L2, where W1> W2 and L1 > L2.

図６に関し、カレントミラーの第２の実施例は、図５に示された第１の実施例と同じ素子を有する。しかしながら、スイッチ（ＳＷ１）は、付加トランジスタ（Ｍ５）のゲート、ソースおよびドレインの各端子に接続されており、付加トランジスタ（Ｍ５）のゲート端子は、第１のトランジスタ（Ｍ１）のゲート端子に接続されていない。   With reference to FIG. 6, the second embodiment of the current mirror has the same elements as the first embodiment shown in FIG. However, the switch (SW1) is connected to the gate, source, and drain terminals of the additional transistor (M5), and the gate terminal of the additional transistor (M5) is connected to the gate terminal of the first transistor (M1). It has not been.

図７に関し、カレントミラーの第３の実施例は、図５に示された第１の実施例に類似する。第１および第３の両実施例の違いは、付加トランジスタ（Ｍ５）が第２のトランジスタ（Ｍ２）に並列に接続されおり、該第２および付加トランジスタ（Ｍ２、Ｍ５）の前記幅および長さ比が同一であり、第１のトランジスタ（Ｍ１）のそれより大きいことである。図８に関し、カレントミラーの第４の実施例は、図６に示された第２の実施例に類似する。付加トランジスタ（Ｍ５）は第２のトランジスタ（Ｍ２）に並列に接続されており、該第２および付加の両トランジスタ（Ｍ２、Ｍ５）の前記幅および長さ比は、同一であり、第１のトランジスタ（Ｍ１）のそれより大きい。   With respect to FIG. 7, the third embodiment of the current mirror is similar to the first embodiment shown in FIG. The difference between the first and third embodiments is that the additional transistor (M5) is connected in parallel to the second transistor (M2), and the width and length of the second and additional transistors (M2, M5) are different. The ratio is the same and is greater than that of the first transistor (M1). With reference to FIG. 8, the fourth embodiment of the current mirror is similar to the second embodiment shown in FIG. The additional transistor (M5) is connected in parallel to the second transistor (M2), and the width and length ratios of the second and additional transistors (M2, M5) are the same, and the first transistor It is larger than that of the transistor (M1).

図９に関し、カレントミラーの第５の実施例は、第１のトランジスタ（Ｍ１）および第２のトランジスタ（Ｍ２）で構成される基本的な２トランジスタ（Ｍ１、Ｍ２）電流源と、２つの付加トランジスタ（Ｍ３、Ｍ５）と、２つのスイッチ（ＳＷ１、ＳＷ２）とを備える。２つの付加トランジスタ（Ｍ３、Ｍ５）は、第１および第２のトランジスタ（Ｍ１、Ｍ２）にそれぞれ並列に接続されている。一方のスイッチ（ＳＷ１）は、一方の付加トランジスタ（Ｍ５）のドレイン端子と第１のトランジスタ（Ｍ１）のドレイン端子との間に接続されており、他方のスイッチ（ＳＷ２）は、他方の付加トランジスタ（Ｍ３）のドレイン端子と第２のトランジスタ（Ｍ２）のドレイン端子との間に接続されている。   Referring to FIG. 9, the fifth embodiment of the current mirror includes a basic two-transistor (M1, M2) current source composed of a first transistor (M1) and a second transistor (M2) and two additional elements. Transistors (M3, M5) and two switches (SW1, SW2) are provided. The two additional transistors (M3, M5) are connected in parallel to the first and second transistors (M1, M2), respectively. One switch (SW1) is connected between the drain terminal of one additional transistor (M5) and the drain terminal of the first transistor (M1), and the other switch (SW2) is connected to the other additional transistor (M2). It is connected between the drain terminal of (M3) and the drain terminal of the second transistor (M2).

図１０に関し、カレントミラーの第６の実施例は、カレントミラーの第５の実施例に類似しているが、２つの付加トランジスタ（Ｍ５、Ｍ３）のゲート端子が第１および第２のトランジスタ（Ｍ１、Ｍ２）のゲート端子に接続されていない。一方のスイッチ（ＳＷ１）は一方の付加トランジスタ（Ｍ５）のドレインおよびソースの各端子に接続されおり、他方のスイッチ（ＳＷ２）は、他方の付加トランジスタ（Ｍ３）のドレインおよびソースの各端子に接続されている。   Referring to FIG. 10, the sixth embodiment of the current mirror is similar to the fifth embodiment of the current mirror, but the gate terminals of the two additional transistors (M5, M3) are the first and second transistors ( M1 and M2) are not connected to the gate terminals. One switch (SW1) is connected to the drain and source terminals of one additional transistor (M5), and the other switch (SW2) is connected to the drain and source terminals of the other additional transistor (M3). Has been.

図１１に関し、カレントミラーの第７の実施例は、基本的な２トランジスタ（Ｍ１、Ｍ２）電流源と、３つの付加トランジスタ（Ｍ５、Ｍ６、Ｍ７）と、３つのスイッチ（ＳＷ１、ＳＷ２、ＳＷ３）とを備える。３つの付加トランジスタ（Ｍ５、Ｍ６、Ｍ７）は第１のトランジスタ（Ｍ１）に接続されている。前記スイッチ（ＳＷ１、ＳＷ２、ＳＷ３）は、付加トランジスタ（Ｍ５、Ｍ６、Ｍ７）のドレイン端子と、第１のトランジスタ（Ｍ１）のドレイン端子との間に、それぞれ接続されている。   Referring to FIG. 11, the seventh embodiment of the current mirror includes a basic two-transistor (M1, M2) current source, three additional transistors (M5, M6, M7), and three switches (SW1, SW2, SW3). ). The three additional transistors (M5, M6, M7) are connected to the first transistor (M1). The switches (SW1, SW2, SW3) are connected between the drain terminals of the additional transistors (M5, M6, M7) and the drain terminal of the first transistor (M1), respectively.

一般的に、各付加トランジスタのオン、オフ状態を制御するには、該付加トランジスタのゲートまたはドレイン端子に異なる電圧を供給することがより良い。第１および第２のトランジスタの両増幅率を同時に調整することが必要とされている場合、前記付加トランジスタの他の端子の電圧レベルをも変更するように考慮することができる。カレントミラーの上記の実施例は、カスコード（Cascode）カレントミラーなどのカレントミラーの他の構成を適用することができる。さらに、ＮＭＯＳ、ＰＭＯＳまたはＮＭＯＳとＰＭＯＳとの組合せでスイッチを構成することができる。   In general, in order to control the on / off state of each additional transistor, it is better to supply different voltages to the gate or drain terminal of the additional transistor. If it is necessary to simultaneously adjust both amplification factors of the first and second transistors, it can be considered to change the voltage level of the other terminal of the additional transistor. The above embodiments of the current mirror can be applied to other configurations of the current mirror such as a cascode current mirror. Furthermore, a switch can be configured by NMOS, PMOS, or a combination of NMOS and PMOS.

図１２に関し、本発明に係るカレントミラー回路の第１の実施例は、直列に接続された前段および後段のカレントミラー２０、３０と、前段カレントミラー２０に接続された電流感知回路１０とを含む。本実施例の前記カレントミラー回路は、定出力電流を生成し該出力電流の誤差を低減するために、前記前段および後段のカレントミラー２０、３０の増幅率を自動的に適正に調整する。   12, the first embodiment of the current mirror circuit according to the present invention includes front-stage and rear-stage current mirrors 20 and 30 connected in series, and a current sensing circuit 10 connected to the front-stage current mirror 20. . The current mirror circuit of this embodiment automatically adjusts the amplification factors of the preceding and succeeding current mirrors 20 and 30 automatically and appropriately in order to generate a constant output current and reduce an error in the output current.

前記電流感知回路は、電圧変換器と、電圧比較器（ＣＭＰ１）とを備える。この実施例では、前記電圧変換器は、ＭＯＳトランジスタ（Ｍ６）と、抵抗体（Ｒ１）とを有する。抵抗体（Ｒ１）は、ＭＯＳトランジスタ（Ｍ６）に直列に接続されている。電圧比較器（ＣＭＰ１）の一方の入力端は、基準電圧（Ｖref）に接続されており、他方の入力端は、抵抗体（Ｒ１）での電圧降下による入力電圧（Ｖ１）を得るために、ＭＯＳトランジスタ（Ｍ６）と抵抗体（Ｒ１）との間のノードに接続されている。   The current sensing circuit includes a voltage converter and a voltage comparator (CMP1). In this embodiment, the voltage converter has a MOS transistor (M6) and a resistor (R1). The resistor (R1) is connected in series with the MOS transistor (M6). One input terminal of the voltage comparator (CMP1) is connected to the reference voltage (Vref), and the other input terminal is used to obtain an input voltage (V1) due to a voltage drop at the resistor (R1). It is connected to a node between the MOS transistor (M6) and the resistor (R1).

前段のカレントミラー２０は、図５に示された前記第１の実施例を用い、２つの増幅率を有する。第１のカレントミラー２０のＭＯＳトランジスタ（Ｍ５）は付加トランジスタ（Ｍ６）に接続されている。前記スイッチ（ＳＷ１）のオン、オフ状態は、電流感知回路１０により制御される。前段のカレントミラー２０は、電圧比較器（ＣＭＰ１）の出力電圧に従って増幅率を適正に調整するために、先ず、スイッチ（ＳＷ１）がオンまたはオフのいずれの状態にあるべきかを決定される。次に、前段のカレントミラー２０は、現時点の増幅率に従ってバイアス電流（ＩＢ）を出力する。 The current mirror 20 at the front stage uses the first embodiment shown in FIG. 5 and has two amplification factors. The MOS transistor (M5) of the first current mirror 20 is connected to the additional transistor (M6). The on / off state of the switch (SW1) is controlled by the current sensing circuit 10. In order to properly adjust the amplification factor according to the output voltage of the voltage comparator (CMP1), the current mirror 20 in the previous stage first determines whether the switch (SW1) should be in an on state or an off state. Next, the previous stage current mirror 20 outputs a bias current (I B ) according to the current amplification factor.

この実施例では、後段のカレントミラー３０は、基本的な２トランジスタ（Ｍ３、Ｍ４）電流源と、第１、第２および第３の付加トランジスタ（Ｍ７、Ｍ８、Ｍ９）と、電流感知回路１０により制御を受ける２つのスイッチ（ＳＷ２、ＳＷ３）とを備える。２トランジスタ（Ｍ３、Ｍ４）電流源は、第１のトランジスタ（Ｍ３）と、第２のトランジスタ（Ｍ４）とを有する。３つの付加トランジスタ（Ｍ７、Ｍ８、Ｍ９）は、基本的な２トランジスタ（Ｍ３、Ｍ４）電流源の第２のトランジスタ（Ｍ４）に並列に接続される。第１の付加トランジスタ（Ｍ７）のドレイン端子は、1つのスイッチ（ＳＷ２）を経て第２のトランジスタ（Ｍ４）のドレイン端子に接続される。第３の付加トランジスタ（Ｍ９）のドレイン端子は、他のスイッチ（ＳＷ３）を経て第２の付加トランジスタ（Ｍ８）のドレイン端子に接続される。したがって、後段のカレントミラー３０は、バイアス電流（ＩＢ）によって現時点の増幅率で２つの出力電流(IＯＵＴ１、IＯＵＴ２)を生成する。 In this embodiment, the subsequent current mirror 30 includes a basic two-transistor (M3, M4) current source, first, second, and third additional transistors (M7, M8, M9), and a current sensing circuit 10. And two switches (SW2, SW3) that are controlled by. The two-transistor (M3, M4) current source has a first transistor (M3) and a second transistor (M4). The three additional transistors (M7, M8, M9) are connected in parallel to the second transistor (M4) of the basic two-transistor (M3, M4) current source. The drain terminal of the first additional transistor (M7) is connected to the drain terminal of the second transistor (M4) through one switch (SW2). The drain terminal of the third additional transistor (M9) is connected to the drain terminal of the second additional transistor (M8) via another switch (SW3). Therefore, the subsequent current mirror 30 generates two output currents (I OUT1 and I OUT2 ) at the current amplification factor by the bias current (I B ).

電流感知回路１０に供給される部分電流は、抵抗体（Ｒ１）での降下電圧（Ｖ１）に対応することから、抵抗体（Ｒ１）への入力電流(IＩＮ)と同一である。比較器（ＣＭＰ１）は基準電圧（Ｖref）を抵抗体（Ｒ１）での降下電圧（Ｖ１）と比較する。基準電圧（Ｖref）と、抵抗体（Ｒ１）での降下電圧（Ｖ１）との間の比較結果は、スイッチ（ＳＷ１、ＳＷ２、ＳＷ３）のオンまたはオフの状態を制御するために使われる。 Since the partial current supplied to the current sensing circuit 10 corresponds to the voltage drop (V1) at the resistor (R1), it is the same as the input current (I IN ) to the resistor (R1). The comparator (CMP1) compares the reference voltage (Vref) with the voltage drop (V1) at the resistor (R1). The comparison result between the reference voltage (Vref) and the voltage drop (V1) at the resistor (R1) is used to control the on / off state of the switches (SW1, SW2, SW3).

入力電流(IＩＮ)がしきい値電流より低いとき、スイッチ（ＳＷ１、ＳＷ２、ＳＷ３）は、前段および後段のカレントミラー２０、３０の増幅率を調整するためにオフ状態に制御される。バイアス電流（ＩＢ）は増幅されるが、出力電流(IＯＵＴ１、IＯＵＴ２)は、双方共、一定に保持される。出力電流の精度を高めるために、電流感知回路１０は、前段および後段のカレントミラー２０、３０が動作する前に作動される必要がある。電力を節約するために、電流感知回路１０が制御信号を出力した後、前記カレントミラー回路の安定性を保持するために、前記電流感知回路の作動を停止させることができる。前記カレントミラー回路が不安定な電力問題のある他のシステム回路に応用される場合、電流感知回路１０は停止されない。 When the input current (I IN ) is lower than the threshold current, the switches (SW1, SW2, SW3) are controlled to be in an off state in order to adjust the amplification factors of the current mirrors 20 and 30 at the front stage and the rear stage. The bias current (I B ) is amplified, but the output currents (I OUT1 , I OUT2 ) are both held constant. In order to increase the accuracy of the output current, the current sensing circuit 10 needs to be activated before the current mirrors 20 and 30 at the front and rear stages operate. In order to save power, after the current sensing circuit 10 outputs a control signal, the current sensing circuit can be deactivated to maintain the stability of the current mirror circuit. When the current mirror circuit is applied to another system circuit having an unstable power problem, the current sensing circuit 10 is not stopped.

前段および後段のカレントミラー２０、３０は、バイアス電流（ＩＢ）の調整が可能となるように用いられている。しかしながら、バイアス電流（ＩＢ）の違い（変化）は、出力電流(IＯＵＴ１、IＯＵＴ２)の値に影響を与えない。 The front-stage and rear-stage current mirrors 20 and 30 are used so that the bias current (I B ) can be adjusted. However, the difference (change) in the bias current (I B ) does not affect the values of the output currents (I OUT1 , I OUT2 ).

例えば、前段および後段の現在の増幅率がそれぞれ１０：１および１：１０であり、またしきい値電流が５０μＡであると仮定する。入力電流(IＩＮ)が、しきい値電流より大きい１００μＡであるならば、バイアス電流（ＩＢ）は１０μＡであり、初めの出力電流(IＯＵＴ１、IＯＵＴ２)は、双方共、１００μＡである。入力電流(IＩＮ)が、しきい値電流より低い１０μＡであるならば、３つのスイッチ（ＳＷ１、ＳＷ２、ＳＷ３）は、オフ状態に切り換えられる。その結果、前段のカレントミラー２０および後段のカレントミラー３０の現時点の増幅率は５：１および１：５に自動的に適合され、そのとき、バイアス電流（ＩＢ）は２μＡになる。したがって、出力電流(IＯＵＴ１、IＯＵＴ２)は、双方共、１０μＡになる。 For example, assume that the current amplification factors of the front and rear stages are 10: 1 and 1:10, respectively, and the threshold current is 50 μA. If the input current (I IN ) is 100 μA larger than the threshold current, the bias current (I B ) is 10 μA, and the initial output currents (I OUT1 , I OUT2 ) are both 100 μA. . If the input current (I IN ) is 10 μA lower than the threshold current, the three switches (SW1, SW2, SW3) are switched to the off state. As a result, the current amplification factors of the front-stage current mirror 20 and the rear-stage current mirror 30 are automatically adapted to 5: 1 and 1: 5, and at that time, the bias current (I B ) is 2 μA. Accordingly, the output currents (I OUT1 and I OUT2 ) are both 10 μA.

もし、前段カレントミラー２０および後段カレントミラー３０の増幅率が５：１および１：５に適合されないならば、バイアス電流（ＩＢ）は僅かに１μＡになるであろう。しかし、バイアス電流（ＩＢ）は、オフ状態にあるスイッチ（ＳＷ１、ＳＷ２、ＳＷ３）を有する前段および後段のカレントミラー２０、３０のそれよりも２倍高い。したがって、より高いバイアス電流（ＩＢ）は、出力電流の誤差を低下させる。 If the amplification factors of the front-stage current mirror 20 and the rear-stage current mirror 30 are not adapted to 5: 1 and 1: 5, the bias current (I B ) will be only 1 μA. However, the bias current (I B ) is twice as high as that of the front-stage and rear-stage current mirrors 20, 30 having the switches (SW 1, SW 2, SW 3) in the off state. Therefore, a higher bias current (I B ) reduces the output current error.

出力電流の精度を高めるために、カレントミラー回路は、さらに、現時点の入力電流を比較するための複数の異なるしきい値電流を有する。さらに図１３を参照するに、本発明に係るカレントミラー回路の複数のしきい値電流を有する第２の実施例は、２つのしきい値電流を備えるべく、さらに２つの電流感知回路１０を使用する。各電流感知回路１０は、図１２の第１実施例のそれと同一である。ここで、しきい値電流とは、抵抗体（Ｒ１、Ｒ２）を流れるそれぞれの電流を意味する。   In order to increase the accuracy of the output current, the current mirror circuit further has a plurality of different threshold currents for comparing the current input current. Still referring to FIG. 13, the second embodiment of the current mirror circuit having a plurality of threshold currents according to the present invention uses two more current sensing circuits 10 to provide two threshold currents. To do. Each current sensing circuit 10 is the same as that of the first embodiment of FIG. Here, the threshold current means respective currents flowing through the resistors (R1, R2).

この実施例では、前段カレントミラー２０は、基本的な２トランジスタ（Ｍ１、Ｍ２）電流源と、２つの付加トランジスタ（Ｍ５、Ｍ６）とを有する。２つの付加トランジスタ（Ｍ５、Ｍ６）は、２つのスイッチ（ＳＷ１、ＳＷ２）を経て基本的な２トランジスタ（Ｍ１、Ｍ２）電流源の第１のトランジスタ（Ｍ１）にそれぞれ並列に接続される。   In this embodiment, the front stage current mirror 20 has a basic two-transistor (M1, M2) current source and two additional transistors (M5, M6). The two additional transistors (M5, M6) are respectively connected in parallel to the first transistor (M1) of the basic two-transistor (M1, M2) current source via two switches (SW1, SW2).

後段のカレントミラー３０は、基本的な２トランジスタ（Ｍ３、Ｍ４）電流源と、２つの付加トランジスタ（Ｍ９、Ｍ１０）とを有する。２つの付加トランジスタ（Ｍ９、Ｍ１０）は、２つのスイッチ（ＳＷ３、ＳＷ４）を経て基本的なトランジスタ（Ｍ３、Ｍ４）電流源の第２のトランジスタ（Ｍ４）に接続される。   The rear-stage current mirror 30 includes a basic two-transistor (M3, M4) current source and two additional transistors (M9, M10). The two additional transistors (M9, M10) are connected to the second transistor (M4) of the basic transistor (M3, M4) current source via two switches (SW3, SW4).

２つの電流感知回路１０が異なるＷ／Ｌを有する２つのトランジスタ（Ｍ７、Ｍ８）を用い、それらが前記入力電流に接続されるなら、２つのしきい値電流が予め設定される。従って、本実施例の前記カレントミラー回路は、３つの増幅率を有する。   If the two current sensing circuits 10 use two transistors (M7, M8) with different W / L and they are connected to the input current, two threshold currents are preset. Therefore, the current mirror circuit of this embodiment has three amplification factors.

入力電流(IＩＮ)の部分電流が電流感知回路１０の２つの抵抗体（Ｒ１、Ｒ２）を流れるとき、抵抗体（Ｒ１、Ｒ２）でのそれぞれの電圧降下によって２つの異なる電圧（Ｖ１、Ｖ２）が生じる。電流感知回路１０の２つの比較器（ＣＭＰ１、ＣＭＰ２）は、それぞれ対応する電圧Ｖ１およびＶ２と、共通の基準電圧（Ｖref）とを比較する。電圧（Ｖ１、Ｖ２）と基準電圧（Ｖref）との比較結果（Ｖcmp1、Ｖcmp2）は、前段のカレントミラー２０のスイッチ（ＳＷ１、ＳＷ３）および後段のカレントミラー３０のスイッチ（ＳＷ２、ＳＷ４）のオン、オフ状態を制御するためにそれぞれ用いられる。入力電流(IＩＮ)が小さい方の前記しきい値電流より小さいとき、４つのスイッチ（ＳＷ１ないしＳＷ４）は、オフ状態に維持される。入力電流（IＩＮ）が大きい方の前記しきい値電流より小さく、しかし、小さい方の前記しきい値電流より大きいとき、スイッチ（ＳＷ１、ＳＷ３）はオン状態に切り換えられ、スイッチ（ＳＷ２、ＳＷ４）は、そのままオフ状態に維持される。入力電流(IＩＮ)が大きい方の前記しきい値電流より大きいとき、さらにスイッチ（ＳＷ２、ＳＷ４）)がオン状態に切り換えられる。したがって、バイアス電流（ＩＢ）は増幅され、出力電流(IＯＵＴ)は不変に保持される。すなわち、複数のしきい値電流は出力電流の精度を改善し、出力電流(IＯＵＴ)の調整範囲を増大させることを可能にするが、出力電流(IＯＵＴ)に影響を与えない。 When a partial current of the input current (I IN ) flows through the two resistors (R1, R2) of the current sensing circuit 10, two different voltages (V1, V2) are caused by respective voltage drops at the resistors (R1, R2). ) Occurs. The two comparators (CMP1, CMP2) of the current sensing circuit 10 respectively compare the corresponding voltages V1 and V2 with a common reference voltage (Vref). The comparison results (Vcmp1, Vcmp2) between the voltages (V1, V2) and the reference voltage (Vref) indicate that the switches (SW1, SW3) of the current mirror 20 in the front stage and the switches (SW2, SW4) of the current mirror 30 in the rear stage are on. , Used to control the off state, respectively. When the input current (I IN ) is smaller than the smaller threshold current, the four switches (SW1 to SW4) are maintained in the off state. When the input current (I IN ) is smaller than the larger threshold current, but larger than the smaller threshold current, the switches (SW1, SW3) are turned on, and the switches (SW2, SW4) ) Is kept off as it is. When the input current (I IN ) is larger than the larger threshold current, the switches (SW2, SW4) are further turned on. Therefore, the bias current (I B ) is amplified and the output current (I OUT ) is held unchanged. That is, the plurality of threshold current to improve the accuracy of the output current, but makes it possible to increase the adjustment range of the output current (I OUT), does not affect the output current (I OUT).

さらに、出力電流の精度を高めるために、電流感知回路１０は、前段および後段のカレントミラー２０、３０が動作する前に作動される必要がある。電流感知回路１０が入力電流(IＩＮ)をしきい値電流と比較し終えた後、エネルギーを節約し、スイッチ（ＳＷ１ないしＳＷ４）の頻繁な切り換えを避けるために、前記電流感知回路の作動を停止させることができる。 Further, in order to increase the accuracy of the output current, the current sensing circuit 10 needs to be activated before the current mirrors 20 and 30 at the front stage and the rear stage are operated. After the current sensing circuit 10 finishes comparing the input current (I IN ) with the threshold current, the current sensing circuit is activated to save energy and avoid frequent switching of the switches (SW1 to SW4). Can be stopped.

前記カレントミラー回路の第２の実施例で、電流感知回路１０は、２つのしきい値電流をもつために、異なるＷ／Ｌを有する２つのトランジスタ（Ｍ７、Ｍ８）を使用する。しかしながら、これは、２つのしきい値電流をもつための唯一の方法ではない。例えば、２つの電流感知回路１０は、同じＷ／Ｌを有する２つのトランジスタを使うが、２つの異なる抵抗体を使用する。それにより、２つの抵抗体（Ｒ１、Ｒ２）に対応する電圧降下で得られる２つの電圧（Ｖ１、Ｖ２）は、異なる。さらに、２つの電流感知回路１０は、２つのしきい値電流をもつために、同一のＷ／Ｌ、同一の抵抗体（Ｒ１、Ｒ２）および異なる電圧比較器（ＣＭＰ１、ＣＭＰ２）を有する２つのトランジスタを用いることができる。   In the second embodiment of the current mirror circuit, the current sensing circuit 10 uses two transistors (M7 and M8) having different W / L in order to have two threshold currents. However, this is not the only way to have two threshold currents. For example, the two current sensing circuits 10 use two transistors having the same W / L, but use two different resistors. Thereby, the two voltages (V1, V2) obtained by the voltage drop corresponding to the two resistors (R1, R2) are different. Further, since the two current sensing circuits 10 have two threshold currents, two current sensing circuits 10 having the same W / L, the same resistor (R1, R2), and different voltage comparators (CMP1, CMP2) A transistor can be used.

さらに、図１４を参照するに、カレントミラー回路は、マルチチャネル出力を有するＯＬＥＤ駆動回路に適用されている。ひし形記号で指定された第１の曲線および矩形記号で指定された第２の曲線は、従来のカレントミラーおよび本発明の前記カレントミラー回路におけるバイアス電流（ＩＢ）と出力電流(IＯＵＴ)との関係をそれぞれ表している。第２実施例のカレントミラー回路の２つのしきい値電流は２つの位置に示されており、それらは２つの出力電流６５μＡと１３０μＡ上にそれぞれ位置する。三角記号で指定された第３の曲線および交差記号で指定された第４の曲線は、従来のカレントミラーおよび本発明のカレントミラー回路における電流の歪みと出力電流(IＯＵＴ)との関係をそれぞれ表す。従来のカレントミラーの電流の歪みは約４．７％であり、本発明のカレントミラー回路の電流の歪みは、出力電流が最小のレベル（２４μＡ）にあるとき、わずかに約２．８％である。 Further, referring to FIG. 14, the current mirror circuit is applied to an OLED driving circuit having a multi-channel output. A first curve designated by a rhombus symbol and a second curve designated by a rectangular symbol represent a bias current (I B ) and an output current (I OUT ) in a conventional current mirror and the current mirror circuit of the present invention. Represents the relationship. The two threshold currents of the current mirror circuit of the second embodiment are shown in two positions, which are located on two output currents of 65 μA and 130 μA, respectively. The third curve designated by the triangle symbol and the fourth curve designated by the cross symbol represent the relationship between the current distortion and the output current (I OUT ) in the conventional current mirror and the current mirror circuit of the present invention, respectively. To express. The current distortion of the conventional current mirror is about 4.7%, and the current distortion of the current mirror circuit of the present invention is only about 2.8% when the output current is at the minimum level (24 μA). is there.

前記したところに基づき、マルチチャネル出力を要求するＯＬＥＤまたはＬＥＤ製品の駆動回路などの安定した電流源に本発明に係るカレントミラー回路を適用する場合、本発明に係るカレントミラー回路は、ＯＬＥＤまたはＬＥＤ製品の駆動回路のこの要件と満たすために、直列接続された複数のカレントミラーを用いて適用することができる。これにより、出力電流の歪みと電源の品質は大幅に高められて、出力電流の調整範囲は増大する。したがって、本発明のカレントミラー回路を備えるＯＬＥＤまたはＬＥＤ製品の駆動回路は、より広い動作範囲に適用し、その結果、製品価格および製造費を削減し、顧客の利便性を増大させることができる。   Based on the above, when the current mirror circuit according to the present invention is applied to a stable current source such as a drive circuit of an OLED or LED product that requires multi-channel output, the current mirror circuit according to the present invention is an OLED or LED. To meet this requirement of the product drive circuit, it can be applied with multiple current mirrors connected in series. As a result, the distortion of the output current and the quality of the power source are greatly improved, and the adjustment range of the output current is increased. Therefore, the driving circuit of the OLED or LED product including the current mirror circuit of the present invention can be applied to a wider operating range, and as a result, the product price and the manufacturing cost can be reduced and the convenience of the customer can be increased.

本発明の多数の特徴および利点が発明の構造および作用の詳細と共に前述の説明に記述されたが、その開示は単に説明のためである。添付の請求項の用語の広い一般的な意味によって示されるすべての範囲にわたって本発明の原理内での細部の変更、特に、形状、寸法および部品の配置で変更が可能である。   While numerous features and advantages of the invention have been described in the foregoing description, together with details of the structure and operation of the invention, the disclosure is illustrative only. Variations in detail within the principles of the invention, particularly in shape, size and arrangement of parts, are possible over the full range indicated by the broad general meaning of the terms of the appended claims.

本発明によるカレントミラー回路のブロック図である。It is a block diagram of the current mirror circuit by this invention. 図１に示した前記カレントミラー回路内の電流感知回路の第１実施例のブロック図である。FIG. 2 is a block diagram of a first embodiment of a current sensing circuit in the current mirror circuit shown in FIG. 1. 図１に示した前記カレントミラー回路内の電流感知回路の第２実施例のブロック図である。FIG. 3 is a block diagram of a second embodiment of a current sensing circuit in the current mirror circuit shown in FIG. 1. 図１に示した前記カレントミラー回路内電流感知回路の第３実施例のブロック図である。FIG. 6 is a block diagram of a third embodiment of the current mirror circuit current sensing circuit shown in FIG. 1. 図１に示した前記カレントミラー回路内の調整可能な増幅率を有するカレントミラーの第１実施例の回路図である。FIG. 2 is a circuit diagram of a first embodiment of a current mirror having an adjustable amplification factor in the current mirror circuit shown in FIG. 1. 図１に示した前記カレントミラー回路内の調整可能な増幅率を有するカレントミラーの第２実施例の回路図である。FIG. 3 is a circuit diagram of a second embodiment of a current mirror having an adjustable amplification factor in the current mirror circuit shown in FIG. 1. 図１に示した前記カレントミラー回路内の調整可能な増幅率を有するカレントミラーの第３実施例の回路図である。FIG. 6 is a circuit diagram of a third embodiment of a current mirror having an adjustable amplification factor in the current mirror circuit shown in FIG. 1. 図１に示した前記カレントミラー回路内の調整可能な増幅率を有するカレントミラーの第４実施例の回路図である。FIG. 6 is a circuit diagram of a fourth embodiment of a current mirror having an adjustable amplification factor in the current mirror circuit shown in FIG. 1. 図１に示した前記カレントミラー回路内の調整可能な増幅率を有するカレントミラーの第５実施例の回路図である。FIG. 6 is a circuit diagram of a fifth embodiment of a current mirror having an adjustable amplification factor in the current mirror circuit shown in FIG. 1. 図１に示した前記カレントミラー回路内の調整可能な増幅率を有するカレントミラーの第６実施例の回路図である。FIG. 9 is a circuit diagram of a sixth embodiment of a current mirror having an adjustable amplification factor in the current mirror circuit shown in FIG. 1. 図１に示した前記カレントミラー回路内の調整可能な増幅率を有するカレントミラーの第７実施例の回路図である。FIG. 9 is a circuit diagram of a seventh embodiment of a current mirror having an adjustable amplification factor in the current mirror circuit shown in FIG. 1. 本発明よるカレントミラー回路の第１実施例の回路図である。1 is a circuit diagram of a first embodiment of a current mirror circuit according to the present invention; FIG. 本発明よるカレントミラー回路の第２実施例の回路図である。FIG. 6 is a circuit diagram of a second embodiment of a current mirror circuit according to the present invention. 本発明および従来技術の両関係のグラフであり、その一方は、本発明によるカレントミラー回路の出力電流(IＯＵＴ)およびバイアス電流（ＩＢ）／電流歪みを示し、他方は従来のカレントミラーの出力電流(IＯＵＴ)およびバイアス電流（ＩＢ）／電流歪みを示すグラフである。FIG. 4 is a graph of both the relationship between the present invention and the prior art, one showing the output current (I OUT ) and bias current (I B ) / current distortion of a current mirror circuit according to the present invention, the other showing the current mirror of the conventional current mirror. it is a graph showing the output current (I OUT) and the bias current (I B) / current distortion. 従来技術による従来のカレントミラー回路の回路図。The circuit diagram of the conventional current mirror circuit by a prior art.

符号の説明Explanation of symbols

１０ 電流感知回路
２０ 前段カレントミラー
３０ 後段カレントミラー
４０ 中段カレントミラー
４１ 前段カレントミラーユニット
４２ 後段カレントミラーユニット
１０１、１０１ａ 電圧変換器
１０２ 電圧比較器
１０３ 電流比較器
Ｍ１〜Ｍ９ トランジスタ
ＳＷ１〜ＳＷ４ スイッチ DESCRIPTION OF SYMBOLS 10 Current sensing circuit 20 Previous stage current mirror 30 Rear stage current mirror 40 Middle stage current mirror 41 Front stage current mirror unit 42 Rear stage current mirror unit 101, 101a Voltage converter 102 Voltage comparator 103 Current comparator M1-M9 Transistors SW1-SW4 switch

Claims (16)

第１の調整可能な増幅率と、入力電流に関連する電流入力端子と、電流出力端子とを有し、前記電流出力端子にバイアス電流を生成する前段カレントミラーと、
第２の調整可能な増幅率と、前記前段カレントミラーの前記電流出力端子に接続された入力端子と、少なくとも1つの出力端子とを有し、前記前段カレントミラーからバイアス電流を受けるように該前段カレントミラーに直列に接続され、前記出力端子に出力電流を生成すべく前記第２の増幅率で前記バイアス電流を増幅する後段カレントミラーと、
前記前段および後段のカレントミラーと前記入力電流とにそれぞれ電気的に接続された少なくとも1つの電流感知回路であって予めしきい値電流が設定された電流感知回路とを含み、
前記電流感知回路は、現入力電流に従って増幅率を適正に調整すべく前記前段および後段のカレントミラーに制御信号を出力する、オートレンジカレントミラー回路。 A pre-stage current mirror having a first adjustable gain, a current input terminal related to the input current, and a current output terminal, and generating a bias current at the current output terminal;
A second adjustable gain; an input terminal connected to the current output terminal of the previous stage current mirror; and at least one output terminal; A rear-stage current mirror connected in series to a current mirror and amplifying the bias current at the second amplification factor to generate an output current at the output terminal;
Including at least one current sensing circuit electrically connected to the input current and the current mirror of the front and rear stages, and a current sensing circuit having a preset threshold current,
The current sensing circuit is an auto-range current mirror circuit that outputs a control signal to the preceding and succeeding current mirrors in order to appropriately adjust the amplification factor according to the current input current. さらに、予め異なるしきい値電流がそれぞれに設定された複数の電流感知回路を含む、請求項1に記載のカレントミラー回路。   2. The current mirror circuit according to claim 1, further comprising a plurality of current sensing circuits each having a different threshold current set in advance. さらに、前記前段および後段のカレントミラー間で直列に接続された少なくとも1つの中段カレントミラーを含む、請求項1に記載のカレントミラー回路。   2. The current mirror circuit according to claim 1, further comprising at least one middle stage current mirror connected in series between the front stage and rear stage current mirrors. 前記中段カレントミラーは、前記後段カレントミラーに接続された少なくとも１つの前段カレントミラーユニットと、前記前段カレントミラーに接続された少なくとも一つの後段カレントミラーユニットとを含み、該後段カレントミラーユニットは出力電流を供給する、請求項３に記載のカレントミラー回路。   The middle-stage current mirror includes at least one front-stage current mirror unit connected to the rear-stage current mirror and at least one rear-stage current mirror unit connected to the front-stage current mirror, and the rear-stage current mirror unit includes an output current The current mirror circuit according to claim 3, wherein 前記電流感知回路は、前記入力電流を対応する電圧に変換するために前記前段カレントミラーの前記電流入力端子に接続された電圧変換器と、電圧比較器とを含み、
前記電圧変換器は、前記前段カレントミラーの前記入力端子に接続された入力端子と、前記対応電圧を出力する出力端子とを有し、
前記電圧比較器は、前記電圧変換器の前記出力端子に接続された第１の入力端子と、基準電圧に接続された第２の入力端子と、前記基準電圧を前記入力電流に対応して変換された電圧と比較することによって電圧を生成するために前記前段および後段のカレントミラーに電気的に接続された出力端子とを有する、請求項１に記載のカレントミラー回路。 The current sensing circuit includes a voltage converter connected to the current input terminal of the previous-stage current mirror for converting the input current into a corresponding voltage, and a voltage comparator.
The voltage converter has an input terminal connected to the input terminal of the previous stage current mirror, and an output terminal for outputting the corresponding voltage,
The voltage comparator has a first input terminal connected to the output terminal of the voltage converter, a second input terminal connected to a reference voltage, and converts the reference voltage corresponding to the input current. The current mirror circuit according to claim 1, further comprising: an output terminal electrically connected to the preceding and succeeding current mirrors for generating a voltage by comparing with the measured voltage. 前記電流感知回路は、電流比較器を含み、該電流比較器は、前記前段カレントミラーの前記電流入力端子および基準電流にそれぞれ接続された２つの入力端子と、前記基準電流を前記入力電流と比較することによって電流を生成するために前記前段および後段のカレントミラーに電気的に接続された出力端子とを有する、請求項１に記載のカレントミラー回路。   The current sensing circuit includes a current comparator, which compares the reference current with the input current and two input terminals respectively connected to the current input terminal and a reference current of the previous stage current mirror. 2. The current mirror circuit according to claim 1, further comprising: an output terminal electrically connected to the front-stage and rear-stage current mirrors in order to generate a current. 前記前段および後段の両カレントミラーは、それぞれ、
前記出力電流を生成するために前記入力電流に接続された基本的な２トランジスタ電流源と、
該トランジスタ電流源に並列に接続された少なくとも１つの付加トランジスタと、
対応する前記付加トランジスタと前記基本的な２トランジスタ電流源との間に接続され、前記前段および後段のカレントミラーの増幅率を調整するために、対応する前記付加トランジスタを前記基本的な２トランジスタ電流源に電気的に接続するか否かを決めるための少なくとも１つのスイッチとを含む、請求項１に記載のカレントミラー回路。 Both the front and rear current mirrors are respectively
A basic two-transistor current source connected to the input current to generate the output current;
At least one additional transistor connected in parallel to the transistor current source;
The corresponding additional transistor is connected between the corresponding additional transistor and the basic two-transistor current source, and the corresponding additional transistor is connected to the basic two-transistor current in order to adjust the amplification factor of the current mirror in the front stage and the rear stage. 2. A current mirror circuit according to claim 1, comprising at least one switch for determining whether to electrically connect to the source. 前記前段カレントミラーは、
前記出力電流を生成するために前記入力電流に接続された基本的な２トランジスタ電流源と、
該トランジスタ電流源に並列に接続され、また前記電流入力端子に接続された少なくとも１つの付加トランジスタと、
対応する前記付加トランジスタと前記基本的な２トランジスタ電流源との間に接続され、前記前段カレントミラーの増幅率を調整するために、対応する前記付加トランジスタを前記基本的な２トランジスタ電流源に電気的に接続するか否かを決めるための少なくとも１つのスイッチとを含む、請求項１に記載のカレントミラー回路。 The previous stage current mirror is:
A basic two-transistor current source connected to the input current to generate the output current;
At least one additional transistor connected in parallel to the transistor current source and connected to the current input terminal;
Connected between the corresponding additional transistor and the basic two-transistor current source, the corresponding additional transistor is electrically connected to the basic two-transistor current source in order to adjust the amplification factor of the previous stage current mirror. The current mirror circuit according to claim 1, further comprising at least one switch for determining whether or not to connect to each other. 前記前段カレントミラーは、
前記出力電流を生成するために前記入力電流に接続された基本的な２トランジスタ電流源と、
該トランジスタ電流源に並列に接続され、また前記電流出力端子に接続された少なくとも１つの付加トランジスタと、
対応する前記付加トランジスタと前記基本的な２トランジスタ電流源との間に接続され、前記前段カレントミラーの増幅率を調整するために、対応する前記付加トランジスタを前記基本的な２トランジスタ電流源に電気的に接続するか否かを決めるための少なくとも１つのスイッチとを含む、請求項１に記載のカレントミラー回路。 The previous stage current mirror is:
A basic two-transistor current source connected to the input current to generate the output current;
At least one additional transistor connected in parallel to the transistor current source and connected to the current output terminal;
Connected between the corresponding additional transistor and the basic two-transistor current source, the corresponding additional transistor is electrically connected to the basic two-transistor current source in order to adjust the amplification factor of the previous stage current mirror. The current mirror circuit according to claim 1, further comprising at least one switch for determining whether or not to connect to each other. 前記前段カレントミラーは、
前記出力電流を生成するために前記入力電流に接続された基本的な２トランジスタ電流源と、
２つの付加トランジスタであって前記電流入力端子および前記トランジスタ電流源に並列に、また前記電流出力端子および前記トランジスタ電流源に並列にそれぞれ接続された付加トランジスタと、
２つのスイッチであってそれぞれが対応する前記付加トランジスタと前記基本的な２トランジスタ電流源との間に接続され、前記前段カレントミラーの増幅率を調整するために、対応する前記付加トランジスタを前記基本的な２トランジスタ電流源に電気的に接続するか否かを決めるためのスイッチとを含む、請求項１に記載のカレントミラー回路。 The previous stage current mirror is:
A basic two-transistor current source connected to the input current to generate the output current;
Two additional transistors connected in parallel to the current input terminal and the transistor current source, and connected in parallel to the current output terminal and the transistor current source, respectively.
Two switches, each connected between the corresponding additional transistor and the basic two-transistor current source, for adjusting the amplification factor of the previous stage current mirror, the corresponding additional transistor being the basic transistor 2. A current mirror circuit according to claim 1, further comprising a switch for determining whether or not to electrically connect to a typical two-transistor current source. 前記後段カレントミラーは、
少なくとも１つの出力電流を生成するために前記入力電流に接続された基本的な２トランジスタ電流源と、
該トランジスタ電流源に並列に接続され、また前記電流入力端子に接続された少なくとも１つの付加トランジスタと、
対応する前記付加トランジスタと前記基本的な２トランジスタ電流源との間に接続され、前記後段カレントミラーの増幅率を調整するために、対応する前記付加トランジスタを前記基本的な２トランジスタ電流源に電気的に接続するか否かを決めるための少なくとも１つのスイッチとを含む、請求項１に記載のカレントミラー回路。 The latter stage current mirror is
A basic two-transistor current source connected to the input current to generate at least one output current;
At least one additional transistor connected in parallel to the transistor current source and connected to the current input terminal;
Connected between the corresponding additional transistor and the basic two-transistor current source, the corresponding additional transistor is electrically connected to the basic two-transistor current source in order to adjust the amplification factor of the subsequent current mirror. The current mirror circuit according to claim 1, further comprising at least one switch for determining whether or not to connect to each other. 前記後段カレントミラーは、
少なくとも１つの出力電流を生成するために前記入力電流に接続された基本的な２トランジスタ電流源と、
該トランジスタ電流源に並列に接続され、また対応する前記出力端子に接続された少なくとも１つの付加トランジスタと、
対応する前記付加トランジスタと前記基本的な２トランジスタ電流源との間に接続され、前記後段カレントミラーの増幅率を調整するために、対応する前記付加トランジスタを前記基本的な２トランジスタ電流源に電気的に接続するか否かを決めるための少なくとも１つのスイッチとを含む、請求項１に記載のカレントミラー回路。 The latter stage current mirror is
A basic two-transistor current source connected to the input current to generate at least one output current;
At least one additional transistor connected in parallel to the transistor current source and connected to the corresponding output terminal;
Connected between the corresponding additional transistor and the basic two-transistor current source, the corresponding additional transistor is electrically connected to the basic two-transistor current source in order to adjust the amplification factor of the subsequent current mirror. The current mirror circuit according to claim 1, further comprising at least one switch for determining whether or not to connect to each other. 前記後段カレントミラーは、
少なくとも１つの前記出力電流を生成するために前記入力電流に接続された基本的な２トランジスタ電流源と、
２つの付加トランジスタであって前記入力端子および前記トランジスタ電流源に並列に、また前記出力端子および前記トランジスタ電流源に並列にそれぞれ接続された付加トランジスタと、
２つのスイッチであってそれぞれが対応する前記付加トランジスタと前記基本的な２トランジスタ電流源との間に接続され、前記後段カレントミラーの増幅率を調整するために、対応する前記付加トランジスタを前記基本的な２トランジスタ電流源に電気的に接続することを決めるためのスイッチとを含む、請求項１に記載のカレントミラー回路。 The latter stage current mirror is
A basic two-transistor current source connected to the input current to generate at least one of the output currents;
Two additional transistors connected in parallel to the input terminal and the transistor current source, and in parallel to the output terminal and the transistor current source,
Two switches, each connected between the corresponding additional transistor and the basic two-transistor current source, for adjusting the amplification factor of the subsequent current mirror, the corresponding additional transistor being the basic transistor 2. A current mirror circuit as claimed in claim 1, including a switch for determining electrical connection to a typical two-transistor current source. 前記各付加トランジスタはドレイン端子、ソース端子およびゲート源を有するＭＯＳトランジスタである、請求項１４に記載のカレントミラー回路。   The current mirror circuit according to claim 14, wherein each additional transistor is a MOS transistor having a drain terminal, a source terminal, and a gate source. 前記各スイッチは前記ドレイン端子に接続されている、請求項１４に記載のカレントミラー回路。   The current mirror circuit according to claim 14, wherein each of the switches is connected to the drain terminal. 前記各スイッチは、前記ドレイン端子、前記ソース端子および前記ゲート源に接続されている、請求項１４に記載のカレントミラー回路。   The current mirror circuit according to claim 14, wherein each of the switches is connected to the drain terminal, the source terminal, and the gate source.
JP2006241662A 2006-09-06 2006-09-06 Auto range current mirror circuit Expired - Fee Related JP4758306B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006241662A JP4758306B2 (en) 2006-09-06 2006-09-06 Auto range current mirror circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006241662A JP4758306B2 (en) 2006-09-06 2006-09-06 Auto range current mirror circuit

Publications (2)

Publication Number Publication Date
JP2008066970A true JP2008066970A (en) 2008-03-21
JP4758306B2 JP4758306B2 (en) 2011-08-24

Family

ID=39289296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006241662A Expired - Fee Related JP4758306B2 (en) 2006-09-06 2006-09-06 Auto range current mirror circuit

Country Status (1)

Country Link
JP (1) JP4758306B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010100683A1 (en) * 2009-03-05 2010-09-10 パナソニック株式会社 Reference current trimming circuit and a/d converter having the reference current trimming circuit
KR20120033998A (en) * 2010-09-30 2012-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Control circuit, dcdc converter, and driving method
JP2019097000A (en) * 2017-11-21 2019-06-20 ローム株式会社 Current mirror circuit

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310908A (en) * 1986-07-02 1988-01-18 Fuji Electric Co Ltd Composite current mirror circuit
JPS63100520A (en) * 1986-10-17 1988-05-02 Hitachi Ltd Constant current source circuit
JPH0348506A (en) * 1989-04-19 1991-03-01 Nec Corp Current variable circuit
JPH0482715U (en) * 1990-11-26 1992-07-17
JPH08102627A (en) * 1994-10-03 1996-04-16 Toshiba Corp Semiconductor integrated circuit
JPH1065463A (en) * 1996-08-15 1998-03-06 Nec Corp Current comparator circuit
JP2001042827A (en) * 1999-08-03 2001-02-16 Pioneer Electronic Corp Display device and driving circuit of display panel
JP2003308044A (en) * 2002-02-14 2003-10-31 Rohm Co Ltd Organic el driving circuit and organic el display device
JP2003323145A (en) * 2002-04-26 2003-11-14 Toshiba Matsushita Display Technology Co Ltd Current output type driving device and display device using the same
JP2004279633A (en) * 2003-03-14 2004-10-07 Matsushita Electric Ind Co Ltd Current driving device
JP2004334124A (en) * 2003-05-12 2004-11-25 Matsushita Electric Ind Co Ltd Current driving device and display device
JP2005084577A (en) * 2003-09-11 2005-03-31 Matsushita Electric Ind Co Ltd Current driving device and display device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310908A (en) * 1986-07-02 1988-01-18 Fuji Electric Co Ltd Composite current mirror circuit
JPS63100520A (en) * 1986-10-17 1988-05-02 Hitachi Ltd Constant current source circuit
JPH0348506A (en) * 1989-04-19 1991-03-01 Nec Corp Current variable circuit
JPH0482715U (en) * 1990-11-26 1992-07-17
JPH08102627A (en) * 1994-10-03 1996-04-16 Toshiba Corp Semiconductor integrated circuit
JPH1065463A (en) * 1996-08-15 1998-03-06 Nec Corp Current comparator circuit
JP2001042827A (en) * 1999-08-03 2001-02-16 Pioneer Electronic Corp Display device and driving circuit of display panel
JP2003308044A (en) * 2002-02-14 2003-10-31 Rohm Co Ltd Organic el driving circuit and organic el display device
JP2003323145A (en) * 2002-04-26 2003-11-14 Toshiba Matsushita Display Technology Co Ltd Current output type driving device and display device using the same
JP2004279633A (en) * 2003-03-14 2004-10-07 Matsushita Electric Ind Co Ltd Current driving device
JP2004334124A (en) * 2003-05-12 2004-11-25 Matsushita Electric Ind Co Ltd Current driving device and display device
JP2005084577A (en) * 2003-09-11 2005-03-31 Matsushita Electric Ind Co Ltd Current driving device and display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010100683A1 (en) * 2009-03-05 2010-09-10 パナソニック株式会社 Reference current trimming circuit and a/d converter having the reference current trimming circuit
KR20120033998A (en) * 2010-09-30 2012-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Control circuit, dcdc converter, and driving method
JP2016119700A (en) * 2010-09-30 2016-06-30 株式会社半導体エネルギー研究所 Semiconductor device
KR101947365B1 (en) 2010-09-30 2019-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Control circuit, dcdc converter, and driving method
JP2019097000A (en) * 2017-11-21 2019-06-20 ローム株式会社 Current mirror circuit

Also Published As

Publication number Publication date
JP4758306B2 (en) 2011-08-24

Similar Documents

Publication Publication Date Title
JP5093037B2 (en) Load drive circuit
US7449873B2 (en) Voltage controlled current source device
JP5814892B2 (en) Current detection circuit and current control device using the same
JP4103859B2 (en) Reference voltage generation circuit
KR100431256B1 (en) Digital-to-analog converter
JP2000081920A (en) Current output circuit
US7352245B2 (en) Auto-range current mirror circuit
US10613570B1 (en) Bandgap circuits with voltage calibration
WO2010100683A1 (en) Reference current trimming circuit and a/d converter having the reference current trimming circuit
JP2011166724A (en) Current driving circuit, and light-emitting apparatus employing the same
CN113851077A (en) Constant current source driving module of LED display screen and constant current source gain control method
US7663470B2 (en) Trimming circuit and electronic circuit
JP4758306B2 (en) Auto range current mirror circuit
US7705578B2 (en) Switching regulator
JP4255632B2 (en) Electrical load disconnection detector
US20120126719A1 (en) Led driver circuit and method
US8729959B1 (en) Voltage generating apparatus
US7602239B2 (en) Variable gain amplifier circuits
US6940329B2 (en) Hysteresis circuit used in comparator
US8149019B2 (en) Chopper type comparator and A/D converter
US8058854B2 (en) Drive circuit
JP3907640B2 (en) Overcurrent protection circuit
WO2012137670A1 (en) Load current detection circuit
US10578664B2 (en) Drive circuit for insulated-gate semiconductor element
US20070229160A1 (en) Control circuit for controlling a current and/or voltage of an electronic circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100907

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110602

R150 Certificate of patent or registration of utility model

Ref document number: 4758306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees