JP2008066571A - Semiconductor laser element, and its manufacturing method - Google Patents
Semiconductor laser element, and its manufacturing method Download PDFInfo
- Publication number
- JP2008066571A JP2008066571A JP2006244064A JP2006244064A JP2008066571A JP 2008066571 A JP2008066571 A JP 2008066571A JP 2006244064 A JP2006244064 A JP 2006244064A JP 2006244064 A JP2006244064 A JP 2006244064A JP 2008066571 A JP2008066571 A JP 2008066571A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- semiconductor laser
- forming
- light emitting
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、半導体レーザ素子およびその製造方法に関し、特に、高出力でレーザ光を出射可能な半導体レーザ素子およびその製造方法に関する。 The present invention relates to a semiconductor laser device and a manufacturing method thereof, and more particularly to a semiconductor laser device capable of emitting laser light with high output and a manufacturing method thereof.
従来、電流注入幅(ストライプ幅)を10μm以上に形成することによって、高出力でレーザ光を出射することが可能なブロードエリア型の半導体レーザ素子が知られている(たとえば、特許文献1参照)。 Conventionally, there has been known a broad area type semiconductor laser element capable of emitting laser light with high output by forming a current injection width (stripe width) to 10 μm or more (for example, see Patent Document 1). .
上記特許文献1には、ストライプ幅が10μm以上のストライプリッジを有するとともに、活性層およびp型クラッド層における発光領域の両側の領域を二次元フォトニック結晶化したブロードエリア型の半導体レーザ素子が記載されている。このような従来のブロードエリア型半導体レーザ素子では、一般的に、活性層(発光層)が形成されている素子表面(上面)の素子長さ方向に素子分離溝を形成し、素子分離溝の底面に素子分離溝と平行にスクライブラインを設けた後、素子に応力を加えることによって、素子分離が行われる。
しかしながら、上記した従来のブロードエリア型半導体レーザ素子では、素子分離溝を形成し、素子分離溝の底面に素子分離溝と平行にスクライブラインを設けた後、素子に応力を加えることによって素子分離を行う際に、素子分離後のエッジ部に欠けが発生するという不都合があった。このため、エッジ部が欠けることによって活性層(発光層)内に結晶欠陥が引き起こされ、半導体レーザ素子の高出力動作時に、活性層(発光層)内の結晶欠陥が伸張および増殖するという不都合があった。その結果、素子特性が低下するという問題点があった。 However, in the conventional broad area type semiconductor laser element described above, an element isolation groove is formed, a scribe line is provided on the bottom surface of the element isolation groove in parallel with the element isolation groove, and then element isolation is performed by applying stress to the element. When performing, there was an inconvenience that the edge portion after element separation was chipped. For this reason, a crystal defect is caused in the active layer (light emitting layer) due to the lack of the edge portion, and the crystal defect in the active layer (light emitting layer) expands and proliferates at the time of high output operation of the semiconductor laser device. there were. As a result, there has been a problem that device characteristics are deteriorated.
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、素子特性が低下するのを抑制することが可能な半導体レーザ素子およびその製造方法を提供することである。 The present invention has been made in order to solve the above-described problems, and one object of the present invention is to provide a semiconductor laser device capable of suppressing degradation of device characteristics and a method for manufacturing the same. It is to be.
上記目的を達成するために、この発明の第1の局面における半導体レーザ素子は、基板と、基板の表面上に形成された発光層と発光層の電流注入領域を制限する電流ブロック層とを含む素子部と、電流注入領域を挟んで対向するとともに、素子部の上面から発光層より深い位置に達し、かつ、素子部の側端面と平行に延びるように設けられた一対の溝部とを備えている。 In order to achieve the above object, a semiconductor laser device according to a first aspect of the present invention includes a substrate, a light emitting layer formed on the surface of the substrate, and a current blocking layer for limiting a current injection region of the light emitting layer. The element portion is opposed to the current injection region, and has a pair of grooves provided so as to reach a position deeper than the light emitting layer from the upper surface of the element portion and to extend in parallel with the side end surface of the element portion. Yes.
この第1の局面による半導体レーザ素子では、上記のように、電流注入領域を挟んで対向するとともに、素子部の上面から発光層より深い位置に達し、かつ、素子部の側端面と平行に延びるように一対の溝部を設けることによって、素子部(発光層)の電流注入領域側と側端面側とを、溝部により隔てることができるので、素子分離の際に側端面のエッジ部に欠けが生じ、その欠けによって発光層内に結晶欠陥が引き起こされた場合でも、発光層内の結晶欠陥が電流注入領域に伸張するのを抑制することができる。すなわち、発光層内の結晶欠陥は、発光層の側端面近傍の領域に存在することになるため、素子部(発光層)の電流注入領域側と側端面側とを隔てる溝部によって、結晶欠陥が電流注入領域に伸張するのを妨げることができる。これにより、電流注入領域に対応した発光領域において、結晶欠陥が増殖するのを抑制することができるので、半導体レーザ素子を高出力で動作させた場合でも、素子の劣化速度が速くなるのを抑制することができる。その結果、素子特性が低下するのを抑制することができる。 In the semiconductor laser device according to the first aspect, as described above, they face each other across the current injection region, reach a position deeper than the light emitting layer from the upper surface of the element portion, and extend parallel to the side end surface of the element portion. By providing a pair of grooves as described above, the current injection region side and the side end face side of the element part (light emitting layer) can be separated by the groove part, so that the edge part of the side end face is chipped during element isolation. Even when crystal defects are caused in the light emitting layer due to the chipping, the crystal defects in the light emitting layer can be prevented from extending to the current injection region. That is, crystal defects in the light emitting layer are present in a region near the side end face of the light emitting layer. Therefore, the crystal defect is caused by the groove part separating the current injection region side and the side end face side of the element part (light emitting layer). Extension to the current injection region can be prevented. As a result, it is possible to suppress the growth of crystal defects in the light emitting region corresponding to the current injection region. Therefore, even when the semiconductor laser device is operated at a high output, the deterioration rate of the device is prevented from increasing. can do. As a result, it is possible to suppress deterioration of element characteristics.
上記第1の局面による半導体レーザ素子において、好ましくは、溝部は、素子部の側端面と平行に延びるように、素子部の全長にわたって設けられている。このように構成すれば、素子部(発光層)の電流注入領域側と側端面側とを、溝部により完全に分離することができるので、素子分離の際に側端面のエッジ部に欠けが生じ、その欠けによって発光層内に結晶欠陥が引き起こされた場合でも、発光層内の結晶欠陥が電流注入領域に伸張するのを有効に抑制することができる。これにより、電流注入領域に対応した発光領域において、結晶欠陥が増殖するのを有効に抑制することができるので、半導体レーザ素子を高出力で動作させた場合でも、素子の劣化速度が速くなるのを有効に抑制することができる。その結果、素子特性が低下するのを有効に抑制することができる。 In the semiconductor laser device according to the first aspect, preferably, the groove portion is provided over the entire length of the element portion so as to extend in parallel with the side end face of the element portion. With this configuration, since the current injection region side and the side end face side of the element portion (light emitting layer) can be completely separated by the groove portion, the edge portion of the side end face is chipped during element separation. Even when crystal defects are caused in the light emitting layer due to the chipping, the crystal defects in the light emitting layer can be effectively suppressed from extending into the current injection region. This effectively suppresses the growth of crystal defects in the light emitting region corresponding to the current injection region, so that even when the semiconductor laser device is operated at a high output, the deterioration rate of the device is increased. Can be effectively suppressed. As a result, it is possible to effectively suppress the deterioration of element characteristics.
上記第1の局面による半導体レーザ素子において、溝部を、素子部の上面から基板に達する深さに設けることができる。 In the semiconductor laser device according to the first aspect, the groove portion can be provided at a depth reaching the substrate from the upper surface of the element portion.
上記第1の局面による半導体レーザ素子において、好ましくは、素子部上には、発光層に電流を注入するための電極が形成されており、溝部は、平面的に見て、電極を挟んで対向するように設けられている。このように構成すれば、溝部は、電極が形成されない領域に設けられるので、溝部を設ける際に、素子部の上面を覆う電極を除去する工程を省略することができる。これにより、発光層に電流を注入するための電極が素子部上に形成されている場合でも、製造工程が増加するのを抑制しながら、溝部を設けることができる。 In the semiconductor laser device according to the first aspect, preferably, an electrode for injecting a current into the light emitting layer is formed on the element portion, and the groove portion is opposed to the electrode as viewed in a plan view. It is provided to do. If comprised in this way, since a groove part is provided in the area | region in which an electrode is not formed, the process of removing the electrode which covers the upper surface of an element part can be skipped when providing a groove part. Thereby, even when the electrode for injecting an electric current into the light emitting layer is formed on the element portion, the groove portion can be provided while suppressing an increase in the number of manufacturing steps.
上記第1の局面による半導体レーザ素子において、好ましくは、素子部の両側端面には、溝部と平行に延びるように、段差部が設けられており、基板の裏面であって、段差部の底面の真下に位置する領域には、段差部と平行に延びるように、スクライブラインが設けられている。このように構成すれば、素子分離を行う部分の厚みを小さくすることができるので、容易に、基板の裏面に設けたスクライブラインを起点として素子分離を行うことができる。これにより、素子分離の際に、溝部に割れおよび欠けなどが発生するのを抑制することができるので、溝部を容易に設けることができるとともに、溝部に割れおよび欠けなどが発生することに起因して、発光層に結晶欠陥が引き起こされるのを抑制することができる。 In the semiconductor laser device according to the first aspect, preferably, stepped portions are provided on both side end faces of the element portion so as to extend in parallel with the groove portion, and are the back surface of the substrate, the bottom surface of the stepped portion. A scribe line is provided in a region located directly below so as to extend in parallel with the stepped portion. With this configuration, the thickness of the portion where element isolation is performed can be reduced, so that element isolation can be easily performed starting from a scribe line provided on the back surface of the substrate. As a result, it is possible to suppress the occurrence of cracks and chips in the groove during element isolation, so that the groove can be easily provided and the grooves are cracked and chipped. Thus, it is possible to suppress crystal defects from being caused in the light emitting layer.
この場合において、好ましくは、段差部の底面は、溝部の底面よりも深い位置に設けられている。このように構成すれば、溝部の底面下部の厚みよりも、素子分離を行う部分の厚みを小さくすることができるので、より容易に、基板の裏面に設けたスクライブラインを起点として素子分離を行うことができる。これにより、素子分離の際に、溝部に割れおよび欠けなどが発生するのを有効に抑制することができるので、溝部をより容易に設けることができるとともに、溝部に割れおよび欠けなどが発生することに起因して、発光層に結晶欠陥が引き起こされるのを有効に抑制することができる。 In this case, preferably, the bottom surface of the stepped portion is provided at a position deeper than the bottom surface of the groove portion. With this configuration, the thickness of the portion where element isolation is performed can be made smaller than the thickness of the bottom portion of the bottom of the groove portion, so that element isolation is more easily performed using the scribe line provided on the back surface of the substrate as a starting point. be able to. As a result, it is possible to effectively suppress the occurrence of cracks and chips in the groove during element isolation, so that the groove can be provided more easily and cracks and chips are generated in the groove. As a result, it is possible to effectively prevent crystal defects from being caused in the light emitting layer.
この発明の第2の局面における半導体レーザ素子の製造方法は、基板の表面上に、発光層と発光層の電流注入領域を制限する電流ブロック層とを含む素子部を形成する工程と、電流注入領域を挟んで対向するとともに、素子部の上面から基板に達する深さを有し、かつ、所定の方向に延びるように、一対の第1溝部を形成する工程と、素子部に、第1溝部の延びる方向と直交する共振器面を形成する工程と、第1溝部に沿って、一対の第1溝部の外側で素子分離を行う工程とを備えている。 According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor laser device, comprising: forming a light emitting layer and a current blocking layer for limiting a current injection region of the light emitting layer on a surface of a substrate; A step of forming a pair of first groove portions so as to face each other across the region and have a depth reaching the substrate from the upper surface of the element portion and extend in a predetermined direction; and the first groove portion in the element portion Forming a resonator surface orthogonal to the extending direction of the first and second elements, and isolating the element outside the pair of first groove portions along the first groove portions.
この第2の局面による半導体レーザ素子の製造方法では、上記のように、電流注入領域を挟んで対向するとともに、素子部の上面から基板に達する深さを有し、かつ、所定の方向に延びるように、一対の第1溝部を形成する工程を備えることによって、素子部(発光層)の電流注入領域側と素子分離を行う領域側とを、第1溝部により隔てることができるので、素子分離の際に側端面のエッジ部に欠けが生じ、その欠けによって発光層内に結晶欠陥が引き起こされた場合でも、発光層内の結晶欠陥が電流注入領域に伸張するのを抑制することができる。すなわち、発光層内の結晶欠陥は、発光層の素子分離を行う領域の近傍の領域に存在することになるため、素子部(発光層)の電流注入領域側と素子分離を行う領域側とを隔てる第1溝部によって、結晶欠陥が電流注入領域に伸張するのを妨げることができる。これにより、電流注入領域に対応した発光領域において、結晶欠陥が増殖するのを抑制することができるので、半導体レーザ素子を高出力で動作させた場合でも、素子の劣化速度が速くなるのを抑制することができる。その結果、素子特性が低下するのを抑制することができる。 In the method of manufacturing the semiconductor laser device according to the second aspect, as described above, the semiconductor laser device is opposed to the current injection region, has a depth reaching the substrate from the upper surface of the device portion, and extends in a predetermined direction. Thus, by providing the step of forming a pair of first groove portions, the current injection region side of the element portion (light emitting layer) and the region side for element isolation can be separated from each other by the first groove portion. In this case, even when a chip occurs in the edge portion of the side end face and a crystal defect is caused in the light emitting layer due to the chip, it is possible to suppress the crystal defect in the light emitting layer from extending into the current injection region. That is, crystal defects in the light emitting layer are present in a region in the vicinity of the region of the light emitting layer where element isolation is performed. Therefore, the current injection region side of the element portion (light emitting layer) and the region side where element isolation is performed The separated first groove can prevent the crystal defect from extending into the current injection region. As a result, it is possible to suppress the growth of crystal defects in the light emitting region corresponding to the current injection region. Therefore, even when the semiconductor laser device is operated at a high output, the deterioration rate of the device is prevented from increasing. can do. As a result, it is possible to suppress deterioration of element characteristics.
上記第2の局面による半導体レーザ素子の製造方法において、好ましくは、第1溝部を形成する工程は、素子部に共振器面を形成した際に、素子部の全長にわたって、素子部の共振器面と直交する方向に延びるように、第1溝部を形成する工程を含む。このように構成すれば、素子部(発光層)の電流注入領域側と素子分離する領域側とを、第1溝部により完全に分離することができるので、素子分離の際に側端面のエッジ部に欠けが生じ、その欠けによって発光層内に結晶欠陥が引き起こされた場合でも、発光層内の結晶欠陥が電流注入領域に伸張するのを有効に抑制することができる。これにより、電流注入領域に対応した発光領域において、結晶欠陥が増殖するのを有効に抑制することができるので、半導体レーザ素子を高出力で動作させた場合でも、素子の劣化速度が速くなるのを有効に抑制することができる。その結果、素子特性が低下するのを有効に抑制することができる。 In the method of manufacturing a semiconductor laser device according to the second aspect, preferably, in the step of forming the first groove portion, when the resonator surface is formed in the element portion, the resonator surface of the element portion extends over the entire length of the element portion. Forming a first groove so as to extend in a direction orthogonal to the first direction. With this configuration, the current injection region side of the element portion (light emitting layer) and the element isolation region side can be completely separated by the first groove portion. Even when a chip is formed and a crystal defect is caused in the light emitting layer due to the chip, it is possible to effectively suppress the crystal defect in the light emitting layer from extending into the current injection region. This effectively suppresses the growth of crystal defects in the light emitting region corresponding to the current injection region, so that even when the semiconductor laser device is operated at a high output, the deterioration rate of the device is increased. Can be effectively suppressed. As a result, it is possible to effectively suppress the deterioration of element characteristics.
上記第2の局面による半導体レーザ素子の製造方法において、好ましくは、第1溝部を形成する工程の前に、素子部上に、発光層に電流を注入するための電極を形成する工程を備え、第1溝部を形成する工程は、平面的に見て、電極を挟んで対向するように、一対の第1溝部を形成する工程を含む。このように構成すれば、電極が形成されない領域に第1溝部を設けることになるので、第1溝部を形成する際に、素子部の上面を覆う電極を除去する工程を省略することができる。これにより、発光層に電流を注入するための電極を素子部上に形成した場合でも、製造工程が増加するのを抑制しながら、第1溝部を形成することができる。 In the method of manufacturing a semiconductor laser device according to the second aspect, preferably, before the step of forming the first groove portion, a step of forming an electrode for injecting current into the light emitting layer on the element portion, The step of forming the first groove portion includes a step of forming a pair of first groove portions so as to be opposed to each other with the electrode interposed therebetween in plan view. If comprised in this way, since a 1st groove part will be provided in the area | region in which an electrode is not formed, the process of removing the electrode which covers the upper surface of an element part can be skipped when forming a 1st groove part. Thereby, even when an electrode for injecting current into the light emitting layer is formed on the element portion, the first groove portion can be formed while suppressing an increase in the number of manufacturing steps.
上記第2の局面による半導体レーザ素子の製造方法において、好ましくは、第1溝部を形成する工程は、第1溝部をエッチングにより形成する工程を含む。このように構成すれば、第1溝部を、電流注入領域を挟んで対向するとともに、素子部の上面から基板に達する深さを有し、かつ、所定の方向に延びるように形成する場合でも、エッチングにより、容易に第1溝部を形成することができる。 In the method of manufacturing a semiconductor laser device according to the second aspect, preferably, the step of forming the first groove includes a step of forming the first groove by etching. With this configuration, even when the first groove portion is opposed to the current injection region, has a depth reaching the substrate from the upper surface of the element portion, and extends in a predetermined direction, The first groove can be easily formed by etching.
上記第2の局面による半導体レーザ素子の製造方法において、好ましくは、素子分離を行う工程は、一対の第1溝部の外側に、第1溝部と平行に延びるように、第2溝部を形成する工程と、基板の裏面であって、第2溝部の底面の真下に位置する領域に、第2溝部と平行に延びるように、スクライブラインを設ける工程と、スクライブラインを起点として基板を分割する工程とを含む。このように構成すれば、素子分離を行う部分の厚みを小さくすることができるので、スクライブラインを起点として基板を分割する工程により、容易に、素子分離を行うことができる。これにより、基板を分割する工程の際に、第1溝部に割れおよび欠けなどが発生するのを抑制することができるので、第1溝部を容易に形成することができるとともに、第1溝部に割れおよび欠けなどが発生することに起因して、発光層に結晶欠陥が引き起こされるのを抑制することができる。 In the method for manufacturing a semiconductor laser device according to the second aspect, preferably, the step of performing element isolation is a step of forming a second groove portion outside the pair of first groove portions so as to extend in parallel with the first groove portion. And a step of providing a scribe line so as to extend in parallel with the second groove portion in a region located on the back surface of the substrate and directly below the bottom surface of the second groove portion, and a step of dividing the substrate from the scribe line as a starting point. including. With this configuration, the thickness of the portion where element isolation is performed can be reduced, so that the element isolation can be easily performed by the process of dividing the substrate starting from the scribe line. Thereby, in the process of dividing the substrate, it is possible to suppress the occurrence of cracks and chips in the first groove portion, so that the first groove portion can be easily formed and the first groove portion is cracked. In addition, the occurrence of crystal defects in the light-emitting layer due to occurrence of chips and the like can be suppressed.
この場合において、好ましくは、第2溝部を形成する工程は、第2溝部を、第1溝部より深く形成する工程を有している。このように構成すれば、第1溝部の底面下部の厚みよりも、素子分離する部分の厚みを小さくすることができるので、スクライブラインを起点として基板を分割する工程により、より容易に、素子分離を行うことができる。これにより、基板を分割する工程の際に、第1溝部に割れおよび欠けなどが発生するのを有効に抑制することができるので、第1溝部をより容易に形成することができるとともに、第1溝部に割れおよび欠けなどが発生することに起因して、発光層に結晶欠陥が引き起こされるのを有効に抑制することができる。 In this case, preferably, the step of forming the second groove includes a step of forming the second groove deeper than the first groove. According to this structure, the thickness of the portion where the element is separated can be made smaller than the thickness of the bottom portion of the bottom of the first groove, so that the element separation can be performed more easily by the process of dividing the substrate starting from the scribe line. It can be performed. Thereby, in the step of dividing the substrate, it is possible to effectively suppress the occurrence of cracks and chips in the first groove portion, so that the first groove portion can be formed more easily and the first groove portion can be formed. It is possible to effectively suppress the occurrence of crystal defects in the light emitting layer due to the occurrence of cracks and chips in the groove.
以下、本発明の実施形態を図面に基づいて説明する。なお、本発明の一実施形態による半導体レーザ素子は、高出力でレーザ光を出射可能であるとともに、発光パターンが単峰性でないブロードエリア型の半導体レーザ素子である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. The semiconductor laser device according to an embodiment of the present invention is a broad area type semiconductor laser device that can emit laser light with high output and has a light emission pattern that is not unimodal.
図1は、本発明の一実施形態による半導体レーザ素子の全体斜視図であり、図2は、図1に示した一実施形態による半導体レーザ素子の平面図である。図3〜図6は、図1に示した一実施形態による半導体レーザ素子の構造を説明するための図である。まず、図1〜図6を参照して、本発明の一実施形態による半導体レーザ素子の構造について説明する。 FIG. 1 is an overall perspective view of a semiconductor laser device according to an embodiment of the present invention, and FIG. 2 is a plan view of the semiconductor laser device according to the embodiment shown in FIG. 3 to 6 are views for explaining the structure of the semiconductor laser device according to the embodiment shown in FIG. First, the structure of a semiconductor laser device according to an embodiment of the present invention will be described with reference to FIGS.
一実施形態による半導体レーザ素子の素子部50は、図1および図2に示すように、共振器面60に直交する方向(矢印Y方向)に、約1000μmの長さ(L1)を有しているとともに、共振器面60に沿った方向(矢印X方向)に、約800μmの幅(W1)を有している。なお、素子部50には、劈開面からなる一対の共振器面60が形成されている。
As shown in FIGS. 1 and 2, the
また、本実施形態による半導体レーザ素子は、図1および図3に示すように、約100μmの厚みを有するGaAs基板1上に、約3.3μmの厚みを有するn型Al0.48Ga0.52Asからなるn型クラッド層2が形成されている。n型クラッド層2上には、発光層3が形成されている。この発光層3は、図4に示すように、約9nmの厚みを有するGaAsからなる2つの量子井戸層3aと、約8nmの厚みを有するAl0.39Ga0.61Asからなる1つの障壁層3bとが交互に積層されたMQW(多重量子井戸)構造を有する活性層3cを含んでいる。また、活性層3cを挟むように、約30nmの厚みを有するAl0.39Ga0.61Asからなる光ガイド層3dおよび3eが設けられている。そして、活性層3c、光ガイド層3dおよび3eとによって、発光層3が構成されている。なお、GaAs基板1は、本発明の「基板」の一例である。
In addition, as shown in FIGS. 1 and 3, the semiconductor laser device according to the present embodiment is formed on an
また、発光層3の光ガイド層3e上には、図3に示すように、約1.2μmの厚みを有するp型Al0.49Ga0.51Asからなるp型クラッド層4が形成されている。p型クラッド層4上には、約0.5μmの厚みを有するp型GaAsからなるp型コンタクト層5が形成されている。p型コンタクト層5上には、約0.5μmの厚みを有するp型GaAsからなるp型キャップ層6が形成されている。p型キャップ層6上の所定の領域には、電流ブロック層7が形成されている。この電流ブロック層7は、図2、図3、および、図5に示すように、平面的に見て、電流注入領域70に対応する領域に開口部7cを有している。また、電流ブロック層7の開口部7cに対応する領域に形成された電流注入領域70は、図2に示すように、約360μmの幅W2を有するとともに、共振器面60に対して直交する方向(矢印Y方向)に延びる細長状(ストライプ状)に形成されている。
Further, as shown in FIG. 3, a p-
また、素子部50の共振器面60の近傍には、電流ブロック層7によって、各共振器面60から約25μmの長さL2を有する電流非注入領域7dがそれぞれ形成されている。このように、共振器面60近傍に電流非注入領域7dを形成することにより、高出力動作時において、共振器面60近傍の温度上昇が抑制され、COD(Catastrophic Optical Damage)による半導体レーザ素子の破壊が抑制される。
Further, in the vicinity of the
また、図1および図3に示すように、電流ブロック層7は、p型キャップ層6側から、約0.6μmの厚みを有するn型Al0.7Ga0.3Asからなるn型AlGaAs層7aと、約0.3μmの厚みを有するn型GaAs層7bとが積層された2層構造を有している。
As shown in FIGS. 1 and 3, the
そして、図3に示すように、p型キャップ層6上および電流ブロック層7上には、p型キャップ層6および電流ブロック層7側から、Cr層と、Au層と、Pt層と、Au層とが順次積層された約2.3μmの厚みを有するp側電極8が形成されている。なお、P側電極8は、本発明の「電極」の一例である。また、GaAs基板1の裏面上には、GaAs基板1側から、Au層と、Ge層と、Au層と、Ni層と、Au層と、Pt層と、Au層とが順次積層された約1.2μmの厚みを有するn側電極9が形成されている。
As shown in FIG. 3, the Cr layer, the Au layer, the Pt layer, and the Au layer are formed on the p-
ここで、本実施形態では、図1〜図3に示すように、半導体レーザ素子には、電流注入領域70を挟んで対向する一対の溝部20がエッチングにより形成されている。この溝部20は、約10μmの幅W3(図3参照)を有するとともに、共振器面60に直交する方向である矢印Y方向に延びるように、素子部50の全長にわたって形成されている。また、溝部20は、図1および図3に示すように、素子部50の上面から発光層3より深い位置であるGaAs基板1に達する深さまで形成されている。なお、一対の溝部20は、エッチングにより形成されているため、発光層3に結晶欠陥が引き起こされることなく、溝部20が形成される。また、図2に示すように、一対の溝部20は、平面的に見て、p側電極8を挟んで対向するように設けられている。
Here, in the present embodiment, as shown in FIGS. 1 to 3, a pair of
また、本実施形態では、図1〜図3に示すように、素子部50の共振器面60と直交する方向(矢印Y方向)に延びる両側端面には、側端面に沿って延びるように、素子部50の全長にわたって、段差部30aが設けられている。この段差部30aは、後述する溝部30(図17参照)で素子を分離する際に形成されたものである。また、段差部30aの底面は、約5μmの幅(W4)を有している。また、段差部30aの底面は、GaAs基板1に形成されているとともに、一対の溝部20よりも深い位置に形成されている。
Further, in the present embodiment, as shown in FIGS. 1 to 3, both end surfaces extending in the direction orthogonal to the resonator surface 60 (the arrow Y direction) of the
また、本実施形態では、図1、図3、および、図6に示すように、GaAs基板1の裏面であるとともに、両側端面に設けられた段差部30aの底面の真下に位置する領域には、素子分離の際に基点となったスクライブライン40が段差部30aと平行に延びるように設けられている。具体的には、スクライブライン40は、GaAs基板1の裏面のエッジ部に設けられている。このスクライブライン40は、図6に示すように、各共振器面60からそれぞれ50μm以上の長さL3だけ離れた位置に設けられている。すなわち、スクライブライン40は、素子部50の長さ方向(矢印Y方向)の中心から対称に、素子部50の長さ(L1:約1000μm)よりも小さい長さである約900μmの長さ(L4)に設けられている。
Further, in the present embodiment, as shown in FIGS. 1, 3, and 6, the region located on the back surface of the
また、図2に示すように、レーザ光を出射する側(A側)の共振器面60には、約142nmの合計厚みを有する前面反射率4%の前面誘電体層10が形成されている。この前面誘電体層10は、共振器面60側から、約2nmの厚みを有するSi層と、約140nmの厚みを有するAl2O3層とによって構成されている。また、レーザ光を出射する側と反対側(B側)の共振器面60には、約590nmの合計厚みを有する後面反射率95%の後面誘電体層11が形成されている。この後面誘電体層11は、共振器面60側から、約120nmの厚みを有するAl2O3層と、約55nmの厚みを有するSi層と、約120nmの厚みを有するAl2O3層と、約55nmの厚みを有するSi層と、約120nmの厚みを有するAl2O3層とによって構成されている。
Further, as shown in FIG. 2, a
本実施形態では、上記のように、電流注入領域70を挟んで対向するとともに、素子部50の上面からGaAs基板1に達する深さを有し、かつ、素子部50の側端面と平行に延びるように、素子部50の全長にわたり一対の溝部20を設けることによって、素子部50の電流注入領域70側と側端面側とを、溝部20により完全に分離することができるので、素子分離の際に側端面のエッジ部に欠けが生じ、その欠けによって発光層3(活性層3c)内に結晶欠陥が引き起こされた場合でも、発光層3内の結晶欠陥が電流注入領域70に伸張するのを有効に抑制することができる。すなわち、発光層3内の結晶欠陥は、発光層3の側端面近傍の領域に存在することになるため、素子部50の電流注入領域70側と側端面側とを隔てる溝部20によって、結晶欠陥が電流注入領域70に伸張するのを妨げることができる。これにより、電流注入領域70に対応した発光領域において、結晶欠陥が増殖するのを有効に抑制することができるので、半導体レーザ素子を高出力で動作させた場合でも、素子の劣化速度が速くなるのを有効に抑制することができる。その結果、素子特性が低下するのを有効に抑制することができる。
In the present embodiment, as described above, they face each other with the
また、本実施形態では、溝部20を、平面的に見て、P側電極8を挟んで対向するように設けることによって、溝部20を設ける際に、素子部50の上面を覆うP側電極8を除去する工程を省略することができるので、発光層3に電流を注入するためのP側電極8が素子部50上に形成されている場合でも、製造工程が増加するのを抑制しながら、溝部20を設けることができる。
In the present embodiment, the
図7〜図20は、図1に示した本発明の一実施形態による半導体レーザ素子の製造方法を説明するための図である。次に、図1〜図5、および、図7〜図20を参照して、本発明の一実施形態による半導体レーザ素子の製造方法について説明する。 7 to 20 are views for explaining a method of manufacturing the semiconductor laser device according to the embodiment of the present invention shown in FIG. Next, with reference to FIGS. 1-5 and FIGS. 7-20, the manufacturing method of the semiconductor laser element by one Embodiment of this invention is demonstrated.
まず、図7に示すように、MOCVD法(Metal Organic Chemical Vapor Deposition:有機金属気相成長法)などを用いて、約350μmの厚みを有するとともに、{100}結晶面から約4°傾斜したGaAs基板1の上面上に、約3.3μmの厚みを有するn型Al0.48Ga0.52Asからなるn型クラッド層2、発光層3、約1.2μmの厚みを有するp型Al0.49Ga0.51Asからなるp型クラッド層4、約0.5μmの厚みを有するp型GaAsからなるp型コンタクト層5、および、約0.5μmの厚みを有するp型GaAsからなるp型キャップ層6を順次成長させる。
First, as shown in FIG. 7, GaAs having a thickness of about 350 μm and an inclination of about 4 ° from the {100} crystal plane using MOCVD (Metal Organic Chemical Vapor Deposition) or the like. On the upper surface of the
なお、発光層3は、図4に示したように、約30nmの厚みを有するAl0.39Ga0.61Asからなる光ガイド層3d上に、MQW構造を有する活性層3c、および、約30nmの厚みを有するAl0.39Ga0.61Asからなる光ガイド層3eを順次成長させることにより形成する。また、活性層3cは、約9nmの厚みを有するGaAsからなる2つの量子井戸層3aと、約8nmの厚みを有するAl0.39Ga0.61Asからなる1つの障壁層3bとを交互に積層することにより形成する。
As shown in FIG. 4, the
次に、図8に示すように、p型キャップ層6上に、p型キャップ層6側から、約0.6μmの厚みを有するn型Al0.18Ga0.82Asからなるn型AlGaAs層7aと、約0.3μmの厚みを有するn型GaAs層7bとを順次成長させることによって、n型AlGaAs層7aとn型GaAs層7bとの2層からなる電流ブロック層7を形成する。
Next, as shown in FIG. 8, n-type AlGaAs made of n-type Al 0.18 Ga 0.82 As having a thickness of about 0.6 μm on the p-
そして、図9に示すように、フォトリソグラフィ技術を用いて、電流ブロック層7上の所定の領域にレジスト膜12を形成する。その後、図10に示すように、形成したレジスト膜12をマスクとして、電流ブロック層7をエッチングする。これにより、図2および図5に示したような、幅W2(約360μm)を有する、電流注入領域70に対応する開口部7cが電流ブロック層7に形成される。その後、形成したレジスト膜12を除去することにより、図11に示す形状を得る。
Then, as shown in FIG. 9, a resist
次に、図12に示すように、真空蒸着法などを用いて、p型キャップ層6上および電流ブロック層7上に、p型キャップ層6および電流ブロック層7側から、Cr層と、Au層と、Pt層と、Au層とが順次積層された約2.3μmの合計厚みを有するp側電極8を形成する。
Next, as shown in FIG. 12, the Cr layer and Au are formed on the p-
続いて、図13に示すように、フォトリソグラフィ技術を用いて、電流ブロック層7上およびp側電極8上の所定の領域にレジスト膜13を形成する。次に、図14に示すように、形成したレジスト膜13をマスクとして、GaAs基板1に達する深さまで、素子部50の全長にわたってエッチングを行う。これにより、図1〜図3に示したような、電流注入領域70およびP側電極8を挟んで対向するとともに、矢印Y方向に延びる一対の溝部20が形成される。なお、溝部20は、本発明の「第1溝部」の一例である。その後、形成したレジスト膜13を除去することにより、図15に示す形状を得る。
Subsequently, as shown in FIG. 13, a resist
次に、図16に示すように、フォトリソグラフィ技術を用いて、再度、電流ブロック層7上およびp側電極8上の所定の領域にレジスト膜14を形成する。そして、図17に示すように、形成したレジスト膜14をマスクとして、GaAs基板1に達する深さまで、素子部50の全長にわたってエッチングを行う。この際、先に形成した溝部20の深さよりも深くなるように、エッチングを行う。これにより、溝部20と平行に延びる溝部30が形成される。その後、形成したレジスト膜14を除去する。なお、溝部30は、本発明の「第2溝部」の一例である。
Next, as illustrated in FIG. 16, a resist
次に、GaAs基板1の裏面を研磨等の方法を用いて、GaAs基板1の厚みが約100μmの厚みになるまで薄くする。これは、後の素子分離工程において、GaAs基板1を割りやすくするためである。次に、図18に示すように、真空蒸着法などを用いて、GaAs基板1の裏面上に、GaAs基板1側から、Au層と、Ge層と、Au層と、Ni層と、Au層と、Pt層と、Au層とが順次積層された約1.2μmの合計厚みを有するn側電極9を形成する。そして、GaAs基板1をX方向に劈開し、一対の共振器面60を形成するとともに、形成した共振器面60に誘電体層を形成する。具体的には、図2に示したように、素子部50のレーザ光を出射する側(A側)の共振器面60に、共振器面60側から、約2nmの厚みを有するSi層と、約140nmの厚みを有するAl2O3層とが積層された約142nmの厚みを有するとともに、前面反射率4%の前面誘電体層10を形成する。また、レーザ光を出射する側と反対側(B側)の共振器面60に、共振器面60側から、約120nmの厚みを有するAl2O3層と、約55nmの厚みを有するSi層と、約120nmの厚みを有するAl2O3層と、約55nmの厚みを有するSi層と、約120nmの厚みを有するAl2O3層とが積層された約590nmの厚みを有するとともに、後面反射率95%の後面誘電体層11を形成する。
Next, the back surface of the
次に、図19および図20に示すように、GaAs基板1の裏面であって、溝部30の底面の真下に位置する領域に、溝部30と平行に延びるスクライブライン40を設ける。この際、図20に示すように、各共振器面60からそれぞれ50μm以上の長さL3だけ離れるようにスクライブライン40を形成する。具体的には、素子部50の長さ方向(矢印Y方向)の中心から対称に、素子部50の長さ(L1:約1000μm)よりも小さい長さである約900μmの長さ(L4)にスクライブライン40を形成する。これにより、素子分離の際に、GaAs基板1のコーナ部に欠けが発生するのが抑制される。
Next, as shown in FIG. 19 and FIG. 20, a
最後に、素子に応力を加えることによって、GaAs基板1を分割し、素子分離を行う。このようにして、図1に示した本発明の一実施形態による半導体レーザ素子が形成される。
Finally, by applying stress to the element, the
本実施形態では、上記のように、電流注入領域70を挟んで対向するとともに、素子部50の上面からGaAs基板1に達する深さを有し、かつ、矢印Y方向に延びるように、素子部50の全長にわたり一対の溝部20を形成することによって、素子部50の電流注入領域70側と素子分離を行う領域側とを、溝部20により完全に分離することができるので、素子分離の際に側端面のエッジ部に欠けが生じ、その欠けによって発光層3内に結晶欠陥が引き起こされた場合でも、発光層3内の結晶欠陥が電流注入領域70に伸張するのを有効に抑制することができる。すなわち、発光層3内の結晶欠陥は、発光層3の素子分離を行う領域の近傍の領域に存在することになるため、素子部50の電流注入領域70側と素子分離を行う領域側とを隔てる溝部20によって、結晶欠陥が電流注入領域70に伸張するのを妨げることができる。これにより、電流注入領域70に対応した発光領域において、結晶欠陥が増殖するのを有効に抑制することができるので、半導体レーザ素子を高出力で動作させた場合でも、素子の劣化速度が速くなるのを有効に抑制することができる。その結果、素子特性が低下するのを有効に抑制することができる。
In the present embodiment, as described above, the element portion has a depth reaching the
また、本実施形態では、平面的に見て、P側電極8を挟んで対向するように、一対の溝部20を形成することによって、溝部20を形成する際に、素子部50の上面を覆うP側電極8を除去する工程を省略することができるので、発光層3に電流を注入するためのP側電極8を素子部50上に形成した場合でも、製造工程が増加するのを抑制しながら、溝部20を形成することができる。
In the present embodiment, the pair of
また、本実施形態では、溝部20をエッチングにより形成することによって、溝部20を、電流注入領域70を挟んで対向するとともに、素子部50の上面からGaAs基板1に達する深さを有し、かつ、矢印Y方向に延びるように形成する場合でも、エッチングにより、容易に溝部20を形成することができる。
Further, in the present embodiment, by forming the
また、本実施形態では、素子分離を行う際に、一対の溝部20の外側に、溝部20と平行に延びるように、溝部30を形成し、GaAs基板1の裏面であって、溝部30の底面の真下に位置する領域に、溝部30と平行に延びるように、スクライブライン40を設け、かつ、スクライブライン40を起点としてGaAs基板1を分割することによって、素子分離を行う部分の厚みを小さくすることができるので、素子分離工程の際に、容易に、スクライブライン40を起点としてGaAs基板1を分割することができる。これにより、GaAs基板1を分割する際に、溝部20に割れおよび欠けなどが発生するのを抑制することができるので、溝部20を容易に形成することができるとともに、溝部20に割れおよび欠けなどが発生することに起因して、発光層3に結晶欠陥が引き起こされるのを抑制することができる。
In the present embodiment, when element isolation is performed, the
また、本実施形態では、溝部30を、溝部20より深く形成することによって、溝部20の底面下部の厚みよりも、素子分離する部分の厚みを小さくすることができるので、素子分離工程の際に、より容易に、スクライブライン40を起点としてGaAs基板1を分割することができる。これにより、GaAs基板1を分割する際に、溝部20に割れおよび欠けなどが発生するのを有効に抑制することができるので、溝部20をより容易に形成することができるとともに、溝部20に割れおよび欠けなどが発生することに起因して、発光層3に結晶欠陥が引き起こされるのを有効に抑制することができる。
In the present embodiment, by forming the
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiment but by the scope of claims for patent, and includes all modifications within the meaning and scope equivalent to the scope of claims for patent.
たとえば、上記実施形態では、一対の溝部を、素子部の全長にわたって形成した例を示したが、本発明はこれに限らず、一対の溝部は、素子部のほぼ全長にわたって形成されていればよく、一部に溝部が形成されていない部分があってもよい。 For example, in the above-described embodiment, an example in which the pair of groove portions is formed over the entire length of the element portion has been described. However, the present invention is not limited thereto, and the pair of groove portions may be formed over substantially the entire length of the element portion. In addition, there may be a part where a groove is not formed.
また、上記実施形態では、一対の溝部を、素子部の上面からGaAs基板に達する深さまで形成した例を示したが、本発明はこれに限らず、一対の溝部は、発光層よりも深い位置に達していれば、GaAs基板に達していなくてもよい。 In the above-described embodiment, an example in which the pair of groove portions is formed from the upper surface of the element portion to the depth reaching the GaAs substrate is shown. However, the present invention is not limited to this, and the pair of groove portions is deeper than the light emitting layer. If it has reached, it does not have to reach the GaAs substrate.
また、上記実施形態では、素子部の両側端面に段差部を設けるとともに、段差部の底面の位置を、一対の溝部の底面よりも深い位置に設けた例を示したが、本発明はこれに限らず、段差部の底面は、一対の溝部の底面と同一または一対の溝部の底面よりも浅い位置に設けるようにしてもよい。なお、段差部の底面を、一対の溝部の底面と同じ深さ位置に設けた場合には、溝部を形成する工程と同一工程で、段差部となる前の溝部を形成することができるので、製造工程が増加するのを抑制しながら、段差部を設けることができる。 Further, in the above embodiment, the step portion is provided on both end faces of the element portion, and the bottom surface of the step portion is provided at a position deeper than the bottom surface of the pair of groove portions. However, the bottom surface of the stepped portion may be provided at the same position as the bottom surface of the pair of groove portions or shallower than the bottom surface of the pair of groove portions. In addition, when the bottom surface of the stepped portion is provided at the same depth position as the bottom surface of the pair of groove portions, the groove portion before the stepped portion can be formed in the same step as the step of forming the groove portion. The step portion can be provided while suppressing an increase in the number of manufacturing steps.
また、上記実施形態では、素子部の両側端面に段差部を設けた例を示したが、本発明はこれに限らず、一対の溝部の外側の領域で素子分離が行われれば、素子部の両側端面に段差部を設けない構成にしてもよい。 Moreover, in the said embodiment, although the example which provided the level | step-difference part in the both-ends end surface of the element part was shown, this invention will not be restricted to this, If element isolation is performed in the area | region outside a pair of groove part, You may make it the structure which does not provide a level | step-difference part in a both-ends end surface.
また、上記実施形態では、スクライブラインを、各共振器面からそれぞれ50μm以上離れた位置に設けた例を示したが、本発明はこれに限らず、スクライブラインを、各共振器面に達するように、素子部の全長にわたって設けるようにしてもよい。すなわち、スクライブラインの長さを、素子部の長さと同じ長さに構成してもよい。
Moreover, in the said embodiment, although the example which provided the scribe line in the
1 GaAs基板(基板)
2 n型クラッド層
3 発光層
3a 量子井戸層
3b 障壁層
3c 活性層
3d、3e 光ガイド層
4 p型クラッド層
5 p型コンタクト層
6 p型キャップ層
7 電流ブロック層
8 p側電極(電極)
9 n側電極
10 前面誘電体層
11 後面誘電体層
20 溝部(第1溝部)
30a 段差部
30 溝部(第2溝部)
40 スクライブライン
50 素子部
60 共振器面
70 電流注入領域
1 GaAs substrate (substrate)
2 n-
9 N-
40
Claims (12)
前記基板の表面上に形成された発光層と前記発光層の電流注入領域を制限する電流ブロック層とを含む素子部と、
前記電流注入領域を挟んで対向するとともに、前記素子部の上面から前記発光層より深い位置に達し、かつ、前記素子部の側端面と平行に延びるように設けられた一対の溝部とを備えることを特徴とする、半導体レーザ素子。 A substrate,
An element portion including a light emitting layer formed on the surface of the substrate and a current blocking layer for limiting a current injection region of the light emitting layer;
And a pair of grooves provided so as to face each other with the current injection region interposed therebetween, to reach a position deeper than the light emitting layer from the upper surface of the element portion, and to extend in parallel to a side end surface of the element portion. A semiconductor laser device characterized by the above.
前記溝部は、平面的に見て、前記電極を挟んで対向するように設けられていることを特徴とする、請求項1〜3のいずれか1項に記載の半導体レーザ素子。 An electrode for injecting current into the light emitting layer is formed on the element portion,
4. The semiconductor laser device according to claim 1, wherein the groove portion is provided so as to be opposed to each other with the electrode interposed therebetween in a plan view.
前記基板の裏面であって、前記段差部の底面の真下に位置する領域には、前記段差部と平行に延びるように、スクライブラインが設けられていることを特徴とする、請求項1〜4のいずれか1項に記載の半導体レーザ素子。 On both side end faces of the element part, a step part is provided so as to extend in parallel with the groove part,
5. A scribe line is provided in a region on the back surface of the substrate, which is located directly below the bottom surface of the step portion, so as to extend in parallel with the step portion. The semiconductor laser device according to any one of the above.
前記電流注入領域を挟んで対向するとともに、前記素子部の上面から前記基板に達する深さを有し、かつ、所定の方向に延びるように、一対の第1溝部を形成する工程と、
前記素子部に、前記第1溝部の延びる方向と直交する共振器面を形成する工程と、
前記第1溝部に沿って、一対の前記第1溝部の外側で素子分離を行う工程とを備えることを特徴とする、半導体レーザ素子の製造方法。 Forming a light emitting layer and an element portion including a current blocking layer for limiting a current injection region of the light emitting layer on a surface of the substrate;
Forming a pair of first grooves so as to face each other across the current injection region, to have a depth reaching the substrate from the upper surface of the element portion, and to extend in a predetermined direction;
Forming a resonator surface perpendicular to the direction in which the first groove extends in the element portion;
And a step of separating the elements outside the pair of first groove portions along the first groove portions.
前記素子部上に、前記発光層に電流を注入するための電極を形成する工程を備え、
前記第1溝部を形成する工程は、平面的に見て、前記電極を挟んで対向するように、一対の前記第1溝部を形成する工程を含むことを特徴とする、請求項7または8に記載の半導体レーザ素子の製造方法。 Before the step of forming the first groove,
Forming an electrode for injecting a current into the light emitting layer on the element portion;
9. The method according to claim 7, wherein the step of forming the first groove portion includes a step of forming a pair of the first groove portions so as to face each other with the electrode interposed therebetween in a plan view. The manufacturing method of the semiconductor laser element of description.
一対の前記第1溝部の外側に、前記第1溝部と平行に延びるように、第2溝部を形成する工程と、
前記基板の裏面であって、前記第2溝部の底面の真下に位置する領域に、前記第2溝部と平行に延びるように、スクライブラインを設ける工程と、
前記スクライブラインを起点として前記基板を分割する工程とを含むことを特徴とする、請求項7〜10のいずれか1項に記載の半導体レーザ素子の製造方法。 The step of separating the elements includes
Forming a second groove portion on the outside of the pair of first groove portions so as to extend in parallel with the first groove portion;
Providing a scribe line so as to extend in parallel with the second groove portion in a region located on the back surface of the substrate and directly below the bottom surface of the second groove portion;
The method for manufacturing a semiconductor laser device according to claim 7, comprising a step of dividing the substrate with the scribe line as a starting point.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006244064A JP2008066571A (en) | 2006-09-08 | 2006-09-08 | Semiconductor laser element, and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006244064A JP2008066571A (en) | 2006-09-08 | 2006-09-08 | Semiconductor laser element, and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008066571A true JP2008066571A (en) | 2008-03-21 |
Family
ID=39288995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006244064A Withdrawn JP2008066571A (en) | 2006-09-08 | 2006-09-08 | Semiconductor laser element, and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008066571A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022501815A (en) * | 2018-09-19 | 2022-01-06 | オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツングOSRAM OLED GmbH | Gain-guided semiconductor laser and its manufacturing method |
-
2006
- 2006-09-08 JP JP2006244064A patent/JP2008066571A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022501815A (en) * | 2018-09-19 | 2022-01-06 | オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツングOSRAM OLED GmbH | Gain-guided semiconductor laser and its manufacturing method |
US20220029388A1 (en) * | 2018-09-19 | 2022-01-27 | Osram Oled Gmbh | Gain-guided semiconductor laser and method of manufacturing the same |
JP7297875B2 (en) | 2018-09-19 | 2023-06-26 | オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツング | Gain-guided semiconductor laser and manufacturing method thereof |
US11984704B2 (en) | 2018-09-19 | 2024-05-14 | Osram Oled Gmbh | Gain-guided semiconductor laser and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5151400B2 (en) | Manufacturing method of semiconductor device | |
JP3822976B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4938267B2 (en) | Laser diode manufacturing method | |
JP4272239B2 (en) | Semiconductor optical device manufacturing method | |
JP2011077339A (en) | Semiconductor laser | |
JP2010267871A (en) | Semiconductor laser, and method of manufacturing the same | |
JP2008311434A (en) | Manufacturing method of semiconductor optical element | |
JP2009071162A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2008205139A (en) | Nitride semiconductor laser device | |
JP5273459B2 (en) | Manufacturing method of semiconductor laser | |
JP2008021885A (en) | Semiconductor wafer, manufacturing method therefor, semiconductor device, and manufacturing method therefor | |
KR20080014613A (en) | Semiconductor optical device and manufacturing method therefor | |
JP2011124521A (en) | Semiconductor laser and method of manufacturing the same | |
JP4959644B2 (en) | Semiconductor laser device, semiconductor wafer, and manufacturing method of semiconductor laser device | |
JP2008300802A (en) | Semiconductor laser element and method of manufacturing same | |
JP2008053476A (en) | Semiconductor chip and manufacturing method thereof | |
JP4244058B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP2006093682A (en) | Semiconductor laser and method of manufacturing the same | |
JP4613395B2 (en) | Semiconductor laser device and manufacturing method thereof | |
JP2008066571A (en) | Semiconductor laser element, and its manufacturing method | |
JP4771801B2 (en) | Semiconductor laser element | |
JP5689297B2 (en) | Semiconductor laser device and manufacturing method thereof | |
JP2004193232A (en) | Semiconductor laser device and manufacturing method thereof | |
JP2009290122A (en) | Semiconductor laser device, method for manufacturing same, and method for manufacturing semiconductor element | |
WO2023145562A1 (en) | Semiconductor laser element and method for producing semiconductor laser element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090831 |
|
A711 | Notification of change in applicant |
Effective date: 20100125 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101126 |